CN209993594U - 基于陶瓷衬底的三维集成封装转接板 - Google Patents

基于陶瓷衬底的三维集成封装转接板 Download PDF

Info

Publication number
CN209993594U
CN209993594U CN201921216567.7U CN201921216567U CN209993594U CN 209993594 U CN209993594 U CN 209993594U CN 201921216567 U CN201921216567 U CN 201921216567U CN 209993594 U CN209993594 U CN 209993594U
Authority
CN
China
Prior art keywords
ceramic substrate
conductive
dimensional integrated
holes
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921216567.7U
Other languages
English (en)
Inventor
刘瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Fuyi Electronic Technology Co Ltd
Original Assignee
Suzhou Fuyi Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Fuyi Electronic Technology Co Ltd filed Critical Suzhou Fuyi Electronic Technology Co Ltd
Priority to CN201921216567.7U priority Critical patent/CN209993594U/zh
Application granted granted Critical
Publication of CN209993594U publication Critical patent/CN209993594U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本实用新型公开了一种基于陶瓷衬底的三维集成封装转接板。所述三基于陶瓷衬底的三维集成封装转接板包括陶瓷衬底,陶瓷衬底内分布有多个通孔,通孔沿厚度方向贯穿所述陶瓷衬底,通孔内填充有导电材料而形成导电通道,导电通道的两端分别与分布在所述陶瓷衬底第一表面、第二表面的导电线路和/或功能模块、焊球电连接,所述第一表面与第二表面背对设置。本实用新型所提供的陶瓷基三维封装基板的绝缘性能好、热学性能匹配好,在高温下工作仍能保持非常良好的结构;本实用新型还可以在根据实际需求进行陶瓷的调制,更好的满足热学膨胀系数方面的匹配。

Description

基于陶瓷衬底的三维集成封装转接板
技术领域
本实用新型涉及一种三维集成封装转接板,特别涉及一种基于陶瓷衬底的三维集成封装转接板,属于机械技术领域。
背景技术
三维通孔技术是一项高密度封装技术,正在逐渐取代目前工艺比较成熟的引线键合技术,被认为是第四代封装技术。主要通过铜、钨、多晶硅等导电物质的填充,实现通孔的垂直电气互连。通孔技术可以通过垂直互连减小互联长度,减小信号延迟,降低电容/电感,实现芯片间的低功耗,高压通讯,增加宽带和实现器件集成的小型化。基于TSV技术的3D封装主要有以下几个方面优势:1)更好的电气互连性能,2)更宽的带宽,3)更高的互连密度,4)更低的功耗,5)更小的尺寸,6)更轻的质量。
目前硅基三维封装机板还存在良率低、容易短路、器件容易损坏等方面的缺点;例如硅基底的三维封装基板,其制作工艺主要包括深硅刻蚀形成微孔,绝缘层/阻挡层/种子层的沉积,深孔填充,化学机械抛光,减薄、pad的制备及再分布线制备等工艺技术。
以及,目前常用的硅基三维封装基板,主要通过刻蚀工艺形成通孔,然后利用薄膜沉积工艺制备绝缘层、阻挡层和种子层的淀积,结合电化学/化学工艺进行金属材料的填充,利用刻蚀和光刻的方式进行多余金属材料去除和再分布引线(RDL)电镀,再通过磨抛工艺进行晶圆减薄,最后进行晶圆/芯片对准、键合与切片。此种三维结构存在两方面的问题:一方面硅基材料本身是半导体,在进行减薄和抛光的时候,很容易造成硅材料和金属填充材料之间的短路;另一方面,硅材料的热膨胀系数和大多数的金属材料热膨胀系数差异较大,在电子器件工作器件,很容易因为热膨胀系数失配现象而导致器件失效。
实用新型内容
本实用新型的主要目的在于提供一种基于陶瓷衬底的三维集成封装转接板,进而克服现有技术中的不足。
为实现前述实用新型目的,本实用新型采用的技术方案包括:
本实用新型实施例提供了一种基于陶瓷衬底的三维集成封装转接板,其包括陶瓷衬底,所述陶瓷衬底内分布有多个通孔,所述通孔沿厚度方向贯穿所述陶瓷衬底,所述通孔内填充有导电材料而形成导电通道,所述导电通道的两端分别与分布在所述陶瓷衬底第一表面、第二表面的导电线路和/或功能模块、焊球电连接,所述第一表面与第二表面背对设置。
在一些较为具体的实施方案中,所述导电通道的长度略大于或等于所述陶瓷衬底的厚度。
在一些较为具体的实施方案中,所述导电材料包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金,但不限于此。
在一些较为具体的实施方案中,所述通孔的深度为50-1000μm。
在一些较为具体的实施方案中,所述导电线路为再分布线。
优选的,所述再分布线的厚度为50-5000nm。
在一些较为具体的实施方案中,所述导电线路的材质包括金、铜、银、铝中的任意一种,但不限于此。
在一些较为具体的实施方案中,所述焊球的直径为100-1000μm。
在一些较为具体的实施方案中,所述焊球的材质包括金-锡,铜-锡、银-锡中的任意一种或两种以上的组合,但不限于此。
本实用新型实施例还提供了一种基于陶瓷衬底的三维集成封装转接板的制作方法,其包括:
采用3D打印方式制作形成具有多个通孔的陶瓷坯体,将所述陶瓷坯体经烧结处理后形成具有多个通孔的陶瓷衬底,所述通孔沿厚度方向贯穿所述陶瓷衬底;
在所述通孔内填充导电材料而形成导电通道;
在所述陶瓷衬底的第一表面形成导电线路,并使所述导电线路与导电通道电连接;
在所述陶瓷衬底的第二表面形成焊球,并使所述焊球与导电通道电连接,所述第一表面与第二表面背对设置。
在一些较为具体的实施方案中,所述的制作方法具体包括:提供一具有多个柱状结构的模具,并采用3D打印的方式在所述模具内打印陶瓷粉体,进而形成陶瓷坯体;
将所述的陶瓷坯体与模具分离,获得具有多个通孔的陶瓷坯体,之后依次进行预烧结处理、二次烧结处理,从而获得具有多个通孔的陶瓷衬底;
或者,对所述的陶瓷坯体进行预烧结处理,之后将陶瓷坯体与模具分离,获得具有多个通孔的陶瓷坯体,其后进行二次烧结处理,从而获得具有多个通孔的陶瓷衬底;
或者,对所述的陶瓷坯体进行预烧结处理,使所述模具热分解而被去除,获得具有多个通孔的陶瓷坯体,其后进行二次烧结处理,从而获得具有多个通孔的陶瓷衬底;
或者,对所述的陶瓷坯体依次进行预烧结处理、二次烧结处理,且使所述模具在二次烧结处理过程中热分解而被去除,从而获得具有多个通孔的陶瓷衬底。
进一步的,所述模具包括一支撑板以及垂直设置在支撑板板面上的多个柱状结构。
进一步的,所述预烧结处理的温度为300-700℃,所述二次烧结的温度为1000-1500℃。
在一些较为具体的实施方案中,所述的制作方法包括:先制作具有多个盲孔的陶瓷坯体或陶瓷衬底,之后对所述陶瓷坯体或陶瓷衬底进行减薄处理,以使所述盲孔的两端分别由陶瓷坯体或陶瓷衬底的第一表面、第二表面露出而形成所述的通孔。
在一些较为具体的实施方案中,所述通孔或盲孔的深度为50-1000μm。
在一些较为具体的实施方案中,所述的制作方法包括:采用金属沉积的方式形成所述的导电通道。
优选的,所述导电材料的材质包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金,但不限于此。
在一些较为具体的实施方案中,所述导电通道的长度略大于或等于所述陶瓷衬底的厚度。
在一些较为具体的实施方案中,所述的制作方法包括:采用光刻、溅射中的任意一种方式形成所述的导电线路。
在一些较为具体的实施方案中,所述导电线路为再分布线。
优选的,所述再分布线的厚度为50-5000nm。
在一些较为具体的实施方案中,所述导电线路的材质包括金、铜、银、铝中的任意一种,但不限于此。
在一些较为具体的实施方案中,所述的制作方法包括:采用光刻、电镀、回流中的任意一种方式形成所述的焊球。
在一些较为具体的实施方案中,所述焊球的直径为100-1000um。
在一些较为具体的实施方案中,所述焊球的材质包括金-锡,铜-锡、银-锡中的任意一种或两种以上的组合,但不限于此。
与现有技术相比,本实用新型的优点包括:
1)本实用新型实施例提供的基于陶瓷衬底的三维集成封装转接板制作工艺简单、绝缘性能好、热学性能匹配好;
2)本实用新型采用陶瓷衬底,并通过陶瓷共烧工艺和微纳米加工工艺相结合,从而制作形成性能稳定的陶瓷基三维封装基板;
3)本实用新型实施例提供的三维封装基板具有良好的电绝缘性能,在高温下工作仍能保持非常良好的结构;而且还可以在根据实际需求进行陶瓷的调制,更好的满足热学膨胀系数方面的匹配。
附图说明
图1是本实用新型一典型实施案例中一种基于陶瓷衬底的三维集成封装转接板的结构示意图;
图2是本实用新型一典型实施案例中一种基于陶瓷衬底的三维集成封装转接板的制作工艺流程示意图;
图3是本实用新型一典型实施案例中一种基于陶瓷衬底的三维集成封装转接板的制作工艺流程结构示意图。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本实用新型的技术方案。如下将结合附图以及具体实施例对该技术方案、其实施过程及原理等作进一步的解释说明。
请参阅图1,本实用新型一典型实施例提供的一种基于陶瓷衬底的三维集成封装转接板(亦可称之为陶瓷基三维封装基板、三维封装转接板、三维封装基板等)包括陶瓷衬底1,陶瓷衬底具有相背对设置的第一表面和第二表面,在陶瓷衬底1内间隔设置有复数个导电通道2,所述导电通道的两端分别由陶瓷衬底1的第一表面、第二表面露出,在陶瓷衬底1的第一表面还设置有复数个再分布线3,在陶瓷衬底1的第二表面还设置有复数个焊球4,部分导电通道2与再分布线3电连接,另一部分导电通道2与焊球4电连接,与焊球4连接的导电通道的另一端还与功能芯片5电连接,功能芯片5设置在陶瓷衬底1的第一表面。
具体的,复数个导电通道2呈阵列分布,相邻两个导电通道分别与焊球、再分布线连接;其中的导电通道2主要由呈阵列设置在陶瓷衬底1上的通孔以及填充在通孔内的导电材料组成,此处的导电通道可以称之为金属柱或金属通道等;其中通孔的深度为50-1000μm,导电通道2的长度略大于或等于陶瓷衬底的厚度;导电材料的材质包括金、银、铜、镍等金属或两种以上金属形成的合金。
具体的,任一所述导电通道不同时与所述再分布线、焊球连接,所述再分布线与焊球间隔分布,所述功能芯片经所述导电通道与所述焊球连接。
具体的,再分布线的厚度为50-5000nm,再分布线的材质包括金、铜、银、铝等金属;焊球的直径为100-1000um,焊球的材质包括金-锡,铜-锡、银-锡等。
实施例1
请参阅图2和图3,一种基于陶瓷衬底的三维集成封装转接板的制作方法,可以包括如下步骤:
1)先采用3D打印设备制作塑料的竖针模具,竖针模具包括支撑板以及垂直设置在支撑板板面上的多个柱状结构;
2)以竖针模具作为模具,采用3D打印设备在竖针模具上打印陶瓷粉体,进而形成陶瓷坯体,其中,模具的柱状结构的顶端由陶瓷坯体的表面露出;
3)将陶瓷坯体于300-700℃条件下进行预烧结,除去竖针模具进而形成具有多个通孔的陶瓷坯体;之后再将该具有多个通孔的陶瓷坯体于1000-1500℃条件下进行二次烧结,进而形成具有多个通孔的陶瓷衬底,该通孔沿厚度方向贯穿陶瓷衬底;
4)采用化学或电化学的方式在通孔内沉积导电材料而形成导电通道;
5)采用光刻或溅射的方式在陶瓷衬底的第一表面沉积形成再分布线,再分布线与部分导电通道电连接;
6)采用光刻、电镀、回流等工艺在陶瓷衬底的第二表面形成焊球,焊球与另一部分导电通道电连接,其中第一表面与第二表面相背对设置。
实施例2
请参阅图2和图3,一种基于陶瓷衬底的三维集成封装转接板的制作方法,可以包括如下步骤:
1)先采用3D打印设备制作塑料的竖针模具,竖针模具包括支撑板以及垂直设置在支撑板板面上的多个柱状结构;
2)以竖针模具作为模具,采用3D打印设备在竖针模具上打印陶瓷粉体,进而形成陶瓷坯体,其中,模具的柱状结构完全设置在陶瓷坯体内;
3)将陶瓷坯体于300-700℃条件下进行预烧结,除去竖针模具进而形成具有多个盲孔的陶瓷坯体;之后再将该具有多个盲孔的陶瓷坯体于1000-1500℃条件下进行二次烧结,进而形成具有多个盲孔的陶瓷衬底;
4)对该具有多个盲孔的陶瓷衬底进行减薄、抛光处理,使盲孔的两端分别由陶瓷衬底的第一表面、第二表面露出而形成通孔;
5)采用化学或电化学的方式在通孔内沉积导电材料而形成导电通道;
6)采用光刻或溅射的方式在陶瓷衬底的第一表面沉积形成再分布线,再分布线与部分导电通道电连接;
7)采用光刻、电镀、回流等工艺在陶瓷衬底的第二表面形成焊球,焊球与另一部分导电通道电连接,其中第一表面与第二表面相背对设置。
需要说明的是,在前述实施例2中的三维集成封装转接板的制作方法中,还可以在形成具有多个盲孔的陶瓷坯体后对陶瓷坯体进行减薄抛光处理以使盲孔的两端分别由陶瓷衬底的第一表面、第二表面露出而形成通孔。
在前述实施例2中的三维集成封装转接板的制作方法中,还可以先在陶瓷衬底的盲孔内制作形成导电通道,之后再进行减薄抛光处理,使导电通道的两端分别由陶瓷衬底的第一表面、第二表面露出。
需要说明的是,前述实施例1与实施例2中制作形成的基于陶瓷衬底的三维集成封装转接板中,再分布线与焊球与不同的导电通道连接,即同一导电通道不同时与再分布线、焊球连接,与再分布线、焊球连接的导电通道间隔分布。
具体的,前述实施例1与实施例2中,复数个导电通道2呈阵列分布,相邻两个导电通道分别与焊球、再分布线连接;其中的通孔或盲孔的深度50-1000um,导电通道的长度略大于或等于陶瓷衬底的厚度;导电材料的材质包括金、银、铜、镍中的任意一种或由两种以上的金属组成的合金。
具体的,前述实施例1与实施例2中,再分布线的厚度为50-5000nm,再分布线的材质包括金、铜、银、铝等;焊球的直径为100-1000um,焊球的材质包括金-锡,铜-锡、银-锡等。
前述实施例1与实施例2中,陶瓷衬底以隔热陶瓷材料为主。
本实用新型采用陶瓷衬底,并通过陶瓷共烧工艺和微纳米加工工艺相结合,从而制作形成性能稳定的陶瓷基三维封装基板,制作工艺简单,且所获陶瓷基三维封装基板的绝缘性能好、热学性能匹配好,在高温下工作仍能保持非常良好的结构。而且,本实用新型还可以在根据实际需求进行陶瓷的调制,更好的满足热学膨胀系数方面的匹配。
应当理解,上述实施例仅为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。

Claims (10)

1.一种基于陶瓷衬底的三维集成封装转接板,其特征在于包括陶瓷衬底,所述陶瓷衬底内分布有多个通孔,所述通孔沿厚度方向贯穿所述陶瓷衬底,所述通孔内填充有导电材料而形成导电通道,所述导电通道的两端分别与分布在所述陶瓷衬底第一表面、第二表面的导电线路和/或功能模块、焊球电连接,所述第一表面与第二表面背对设置。
2.根据权利要求1所述的基于陶瓷衬底的三维集成封装转接板,其特征在于:所述导电通道的长度略大于或等于所述陶瓷衬底的厚度。
3.根据权利要求1所述的基于陶瓷衬底的三维集成封装转接板,其特征在于:所述通孔呈阵列分布在所述陶瓷衬底内。
4.根据权利要求1或3所述的基于陶瓷衬底的三维集成封装转接板,其特征在于:所述通孔的深度为50-1000 μm。
5.根据权利要求1所述的基于陶瓷衬底的三维集成封装转接板,其特征在于:所述导电线路为再分布线。
6.根据权利要求5所述的基于陶瓷衬底的三维集成封装转接板,其特征在于:所述再分布线的厚度为50-5000 nm。
7.根据权利要求1所述的基于陶瓷衬底的三维集成封装转接板,其特征在于:所述焊球的直径为100-1000 μm。
8.根据权利要求5所述的基于陶瓷衬底的三维集成封装转接板,其特征在于:任一所述导电通道不同时与所述再分布线、焊球连接。
9.根据权利要求8所述的基于陶瓷衬底的三维集成封装转接板,其特征在于:所述再分布线与焊球间隔分布。
10.根据权利要求1所述的基于陶瓷衬底的三维集成封装转接板,其特征在于:所述导电线路和/或功能模块经所述导电通道与所述焊球连接。
CN201921216567.7U 2019-07-31 2019-07-31 基于陶瓷衬底的三维集成封装转接板 Active CN209993594U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921216567.7U CN209993594U (zh) 2019-07-31 2019-07-31 基于陶瓷衬底的三维集成封装转接板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921216567.7U CN209993594U (zh) 2019-07-31 2019-07-31 基于陶瓷衬底的三维集成封装转接板

Publications (1)

Publication Number Publication Date
CN209993594U true CN209993594U (zh) 2020-01-24

Family

ID=69297836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921216567.7U Active CN209993594U (zh) 2019-07-31 2019-07-31 基于陶瓷衬底的三维集成封装转接板

Country Status (1)

Country Link
CN (1) CN209993594U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299342A (zh) * 2019-07-31 2019-10-01 苏州甫一电子科技有限公司 基于陶瓷衬底的三维集成封装转接板及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299342A (zh) * 2019-07-31 2019-10-01 苏州甫一电子科技有限公司 基于陶瓷衬底的三维集成封装转接板及其制作方法

Similar Documents

Publication Publication Date Title
US9455181B2 (en) Vias in porous substrates
US9570429B2 (en) Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package
US9659812B2 (en) Microelectronic elements with post-assembly planarization
US7863189B2 (en) Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US6582992B2 (en) Stackable semiconductor package and wafer level fabrication method
CN108598061B (zh) 一种陶瓷转接板结构及其制造方法
CN104851812A (zh) 半导体元件及其制作方法
CN111968942A (zh) 一种转接板侧壁互联射频模组的互联工艺
CN210272322U (zh) 基于玻璃衬底的三维集成封装转接板
CN209993594U (zh) 基于陶瓷衬底的三维集成封装转接板
CN111370386A (zh) 扇出型系统级封装结构及其制作方法
CN115513182A (zh) 一种半导体封装结构及其制备方法
CN113629020B (zh) 一种毫米波封装结构及其制备方法
CN205984981U (zh) 双向集成埋入式芯片重布线基板结构
CN113066780B (zh) 转接板堆叠模组、多层模组和堆叠工艺
CN212303700U (zh) Led芯片系统级封装结构
CN112490187B (zh) 半导体互联结构及其制备方法
CN211480019U (zh) 扇出型系统级封装结构
CN110299342A (zh) 基于陶瓷衬底的三维集成封装转接板及其制作方法
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
CN205984940U (zh) 双向集成埋入式芯片重布线pop封装结构
CN211980611U (zh) 扇出型系统级封装结构
CN210467766U (zh) 一种降低等效介电常数的转接板结构
CN113035811B (zh) 硅通孔结构、封装结构及其制造方法
WO2023279516A1 (zh) 微凸块及其形成方法、芯片互连结构及方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant