CN108598061B - 一种陶瓷转接板结构及其制造方法 - Google Patents

一种陶瓷转接板结构及其制造方法 Download PDF

Info

Publication number
CN108598061B
CN108598061B CN201810420392.5A CN201810420392A CN108598061B CN 108598061 B CN108598061 B CN 108598061B CN 201810420392 A CN201810420392 A CN 201810420392A CN 108598061 B CN108598061 B CN 108598061B
Authority
CN
China
Prior art keywords
insulating layer
surface insulating
ceramic substrate
ceramic
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810420392.5A
Other languages
English (en)
Other versions
CN108598061A (zh
Inventor
孙雅婷
丁桂甫
孙云娜
石现
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201810420392.5A priority Critical patent/CN108598061B/zh
Publication of CN108598061A publication Critical patent/CN108598061A/zh
Application granted granted Critical
Publication of CN108598061B publication Critical patent/CN108598061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种陶瓷转接板结构，包括：陶瓷基板；设置在所述陶瓷基板第一面的第一表面绝缘层；设置在所述陶瓷基板与第一面相对的第二面的第二表面绝缘层；以及设置在所述陶瓷基板内且贯穿所述陶瓷基板的导电通孔。

Description

一种陶瓷转接板结构及其制造方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种陶瓷转接板结构及其制造方法。
背景技术
自集成电路发明以来，随着电子器件小型化的不断发展，电子系统的集成度越来越高，然而目前器件的物理尺寸已经接近二维器件的技术极限，单纯通过缩小x-y方向的器件尺寸对于性能的提升已经十分有限。
三维集成技术作为一种系统级封装的新方法，充分利用了z方向的空间，成为大规模集成的一种有效途径。而其中基板通孔技术是实现3D堆叠封装的主要趋势，通过垂直互连，使得转接板的正反两面都能够制作电路，大幅缩短芯片和芯片之间的互连距离，从而降低延时，提高响应速度，基板通孔技术由于其与众不同的优势，在很长一段时间内，都将是高性能和高密度三维封装的关键技术。
目前基板通孔技术中应用广泛的是硅通孔(TSV)技术、玻璃通孔(TGV)技术和陶瓷通孔(TCV)技术。其中，由于TSV技术易于通过深反应离子刻蚀(DRIE)硅得到高深宽比的TSV孔，并且硅的加工工艺和集成电路工艺兼容，硅与集成电路非常匹配的热膨胀系数(CTE)，因此TSV技术成为目前3D硅集成和3D IC集成的核心。但是由于硅的半导体特性，为避免过孔金属导体与硅基底之间形成互连，在金属导体与硅基底之间需要制作绝缘层，然而在硅基底-绝缘层-过孔之间会形成TSV电阻和寄生电容，同时当TSV中金属导体与TSV周围硅基底的电势差不一致时，会出现MOS效应，进而影响其高频性能。玻璃由于其本身透明、绝缘且高频性能较好，也在一些领域得到应用，但是玻璃的热导率较低，杨氏模量较大。因此，在一些3D堆叠功率芯片的制作过程中，玻璃基底难以达到较好的散热效果，进而影响集成芯片的性能。综上，硅和玻璃作为3D转接板基底材料均存在一定的弊端。
目前，陶瓷热导率高，耐高温，绝缘性能好，热膨胀系数与硅接近，机械强度高，介电常数可调，因而陶瓷是作为3D封装转接板的理想材料选择之一。陶瓷材料作为封装基板的研究较为广泛，他能至少部分的克服上述硅基板和玻璃基板的缺点。但由于高温压制陶瓷基板致密度低于硅基板和玻璃基板，基板内部存在孔隙，因此随着陶瓷转接板通孔密度的增加，通孔间可能通过孔隙产生串扰，进而严重影响信号的完整性，无法满足封装转接板的精细电路设计要求。
因此，本发明提出了一种陶瓷转接板结构及其制造方法至少部分的解决或改善背景技术所提到的上述问题，满足了陶瓷材料作为封装用转接板的需求。
发明内容
针对现有技术中存在的问题，根据本发明的一个实施例，提供一种陶瓷转接板结构，包括：
陶瓷基板；
设置在所述陶瓷基板第一面的第一表面绝缘层；
设置在所述陶瓷基板与第一面相对的第二面的第二表面绝缘层；以及
设置在所述陶瓷基板内且贯穿所述陶瓷基板的导电通孔。
在本发明的一个实施例中，所述陶瓷基板材料为氮化铝、氮化硼、氧化铍、氧化铝。
在本发明的一个实施例中，所述第一绝缘层和/或第二绝缘层材料为聚酰亚胺。
在本发明的一个实施例中，所述第一绝缘层和/或第二绝缘层材料为氧化硅、氮化硅。
在本发明的一个实施例中，陶瓷转接板结构还包括：
设置在所述第一绝缘层上方且电连接至所述导电通孔的导电线路和焊盘；
设置在所述第一绝缘层上方且电连接至所述焊盘的芯片；
覆盖于所述芯片及所述导电线路的塑封层；
设置在所述第二绝缘层上且电连接至所述导电通孔的外接焊盘；以及
设置在所述外接焊盘上的焊球。
在本发明的一个实施例中，所述芯片通过倒装焊电连接至所述焊盘和/或通过引线键合电连接至所述焊盘。
根据本发明的另一个实施例，提供一种陶瓷转接板的制造方法，包括：
提供陶瓷基板；
在所述陶瓷基板内形成通孔；
在所述陶瓷基板的上下两面分别形成第一表面绝缘层和第二表面绝缘层；
在所述通孔的内壁以及第一表面绝缘层和第二表面绝缘层的外表面形成电镀种子层；
在所述电镀种子层表面光刻形成电镀掩膜和电镀开口；
电镀填充形成导电通孔；以及
去除电镀掩膜和多余电镀种子层。
在本发明的另一个实施例中，所述形成通孔的方式为选自超声波钻孔、干法刻蚀、湿法刻蚀、喷砂、激光钻孔、预成型。
在本发明的另一个实施例中，所述形成第一表面绝缘层和第二表面绝缘层的方法进一步包括：
在真空状态下浸润聚酰亚胺；
在高速离心机内以一定角度旋转陶瓷基板；
固化；以及
抛光。
根据本发明的又一个实施例，提供一种陶瓷转接板的制造方法，包括：
提供陶瓷基板；
在所述陶瓷基板内形成通孔；
在所述陶瓷基板的上下两面分别形成第一表面绝缘层和第二表面绝缘层；
在所述通孔内压填导电浆料并固化；以及
研磨、抛光多余的导电浆料。
本发明提供一种陶瓷转接板结构及其制造方法，基于陶瓷通孔(TCV)制作和表面绝缘层涂覆等工艺，实现陶瓷基板上下表面的导电互连，同时在双面满足制作精细电路等要求，从而形成可用于三维封装用的陶瓷转接板。基于本发明的该陶瓷通孔转接板具有热导率高、耐高温、绝缘性能好、热膨胀系数与硅接近、机械强度高以及介电常数可调等优点。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的一种陶瓷转接板结构100的剖面示意图。
图2A至图2G示出根据本发明的一个实施例形成一种陶瓷转接板结构100的过程剖面投影示意图。
图3示出的是根据本发明的一个实施例形成一种陶瓷转接板结构100的流程图300。
图4A至图4E示出根据本发明的另一实施例形成一种陶瓷转接板结构100的过程剖面投影示意图。
图5示出的是根据本发明的另一实施例形成一种陶瓷转接板结构100的流程图500。
图6示出根据本发明的又一个实施例基于陶瓷转接板形成三维封装结构600的剖面示意图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种陶瓷转接板结构及其制造方法，基于陶瓷通孔(TCV)制作和表面绝缘层涂覆等工艺，实现陶瓷基板上下表面的导电互连，同时在双面满足制作精细电路等要求，从而形成可用于三维封装用的陶瓷转接板。基于本发明的该陶瓷通孔转接板具有热导率高、耐高温、绝缘性能好、热膨胀系数与硅接近、机械强度高以及介电常数可调等优点。
下面结合图1来详细介绍根据本发明的一个实施例的一种陶瓷转接板结构。图1示出根据本发明的一个实施例的一种陶瓷转接板结构100的剖面示意图，如图1所示，该陶瓷转接板结构100进一步包括陶瓷基板101、第一表面绝缘层102、第二表面绝缘层103以及导电通孔104。
陶瓷基板101的材料选自高热导率的绝缘陶瓷材料，如氮化铝、氮化硼、氧化铍、氧化铝等，其厚度和结构尺寸大小可以根据设计需要选定。
第一表面绝缘层102设置在陶瓷基板101的第一面上，由于陶瓷基板101的材料为陶瓷高温烧结而成，陶瓷基板间存在孔隙，因此直接在其表面制作精细电路存在电学和热学缺陷，制作第一表面绝缘层102后能有利于后续的表面电路制作，进行重新布局布线设计，并进行导电焊盘等制作，有效改善陶瓷基板存在的多孔性问题，大大提高陶瓷转接板电学性能和热学性能。在本发明的一个具体实施例中，第一表面绝缘层102是通过在陶瓷基板101的第一面上进行聚酰亚胺旋涂、浸润、固化、抛光形成。具体而言，在本发明的一个优选实施例中，形成第一表面绝缘层102可包括使陶瓷基板在真空状态下浸润聚酰亚胺，从而填充基板内部的孔隙，隔断基板内部可能存在的信号串扰，提高信号完整性，然后使用高速离心机以一定角度旋转陶瓷基板，从而使通孔内的聚酰亚胺离开通孔并减薄陶瓷基板表面的聚酰亚胺层。然而本领域的技术人员应该知晓，除聚酰亚胺材料外，还可以使用其他材料实现类似或者等同的功能，如可以在陶瓷基板101通过CVD沉积致密的钝化层(如氧化硅、氮化硅等)，又例如可以在陶瓷基板101上浸润旋涂流动性绝缘介质。因此，本发明的表面绝缘层在此处起到的作用为改善陶瓷材料表面的电学和热学特性。具有改善后续的表面电路制作、重新布局布线制作以及导电焊盘制作等功能的功能层都属于本发明的保护范围。
第二表面绝缘层103设置在陶瓷基板101的与第一面相对的第二面上，第二表面绝缘层103的制作方法以及起到的作用与第一表面绝缘层102类似。
导电通孔104贯穿陶瓷基板101，其具体位置根据电路设计要求确定。导电通孔104可以通过金属电镀填充形成，导电填孔物可以是铜、钨、铝、镍等金属，或其它具有良好导电性能的混合物，但不限于此。填孔工艺可以是电镀、溅射、镶嵌或填压等方法，但不限于此。例如，可通过电镀种子层沉积、光刻、铜电镀填充以及去除光刻胶及多余电镀种子层形成导电填孔物；也可以通过导电浆料填充固化形成，如通过导电银浆填充、固化、研磨抛光形成。
下面结合图2A至图2G以及图3来详细描述形成陶瓷转接板结构100的过程。图2A至图2G示出根据本发明的一个实施例形成一种陶瓷转接板结构100的过程剖面投影示意图；图3示出的是根据本发明的一个实施例形成一种陶瓷转接板结构100的流程图300。
首先，在步骤301，如图2A所示，在提供陶瓷基板201。陶瓷基板201的尺寸、厚度以及材料是根据设计需要确定的。例如，可结合考虑散热、绝缘以及介电性能来确定。陶瓷基板201的上下表面基本平整，以达到后续工艺的要求，其材料一般选自高热导率的绝缘陶瓷材料，如氮化铝、氮化硼、氧化铍、氧化铝等。
接下来，在步骤302，如图2B所示，在陶瓷基板201内形成通孔202。具体形成通孔202的方法可以选自超声波钻孔、干法刻蚀、湿法刻蚀、喷砂、激光钻孔、预成型等方法。在本发明的一个具体实施例中，通过在陶瓷基片上旋涂约20微米的正胶并进行对应工艺形成通孔刻蚀的掩膜层；然后进行干法刻蚀形成通孔202，通孔202直径约为50至150微米。在本发明的又一个具体实施例中，可以通过激光打孔技术直接形成通孔202，其直径约为100微米。
然后，在步骤303，如图2C所示，在陶瓷基板的上下两面分别形成第一表面绝缘层203和第二表面绝缘层204。在本发明的一个具体实施例中，第一表面绝缘层203和第二表面绝缘层204都是通过在陶瓷基板201的第一面和第二面上进行聚酰亚胺旋涂、浸润、固化、抛光形成。具体而言，在本发明的一个优选实施例中，形成第一表面绝缘层203和第二表面绝缘层204可包括使陶瓷基板在真空状态下浸润聚酰亚胺，从而填充基板内部的孔隙，隔断基板内部可能存在的信号串扰，提高信号完整性，然后使用高速离心机以一定角度旋转陶瓷基板，从而使通孔内的聚酰亚胺离开通孔并减薄陶瓷基板表面的聚酰亚胺层。然而，本领域的技术人员应该知晓，除聚酰亚胺材料外，还可以使用其他材料实现类似或者等同的功能，如可以在陶瓷基板201通过CVD沉积致密的钝化层(如氧化硅、氮化硅等)，又例如可以在陶瓷基板201上浸润旋涂流动性绝缘介质。因此，本发明的表面绝缘层在此处起到的作用为改善陶瓷材料表面的电学和热学特性。具有改善后续的表面电路制作、重新布局布线制作以及导电焊盘制作等功能的功能层都属于本发明的保护范围。
在本发明的一些其他实施例中，上述步骤302和步骤303的顺序可以颠倒，以实现更精细的通孔工艺要求。
接下来，在步骤304，如图2D所示，在通孔203的内壁以及第一表面绝缘层203和第二表面绝缘层204的外表面形成电镀种子层。在本发明的一个具体实施例中，该电镀种子层通过PVD/溅射形成。此外，该电镀种子层还可以通过电化学沉积等方法形成。
然后，在步骤305，如图2E所示，在两面分别光刻形成电镀掩膜206/207和电镀开口。在本发明的一个具体实施例中，采用贴干膜、图形曝光、显影等工艺形成；在本发明的又一具体实施例中，采用旋涂光刻胶、烘干、图形曝光、显影等工艺形成。
接下来，在步骤306，如图2F所示，电镀填充形成导电通孔208。在本发明的一个具体实施例中，采用两面双向同步电镀填充，保证TCV填充无孔洞，具体方法为采用两块铜平板或含磷铜平板作为阳极，基片放置于电镀液中，尽量保证电镀过程中陶瓷基片平行于两个阳极板，通适量电流电镀铜。此外，在本发明的其他一些实施例中，电镀形成的导电通孔可以有一定空洞，从而降低电镀应力对基板的影响。
最后，在步骤307，如图2G所示，去除两面的光刻胶及多余的电镀种子层，形成最终的陶瓷转接板结构。
由于本发明的该陶瓷转接板结构100还可以通过在通孔中压注导电浆料形成导电通孔，因此，下面结合图4A至图2E以及图5来详细描述另一种形成陶瓷转接板结构100的过程。图4A至图4E示出根据本发明的另一实施例形成一种陶瓷转接板结构100的过程剖面投影示意图；图5示出的是根据本发明的另一实施例形成一种陶瓷转接板结构100的流程图500。
首先，在步骤501，如图4A所示，和前述方法类似，在提供陶瓷基板401。陶瓷基板401的尺寸、厚度以及材料可以根据设计需要确定。例如，可结合考虑散热、绝缘以及介电性能来确定。陶瓷基板401的上下表面需要基本平整，以达到后续工艺的要求，其材料一般选自高热导率的绝缘陶瓷材料，如氮化铝、氮化硼、氧化铍、氧化铝等。
接下来，在步骤502，如图4B所示，也和前述方法类似，在陶瓷基板401内形成通孔402。具体形成通孔402的方法可以选自超声波钻孔、干法刻蚀、湿法刻蚀、喷砂、激光钻孔、预成型等方法。在本发明的一个具体实施例中，通过在陶瓷基片上旋涂约20微米的正胶并进行对应工艺形成通孔刻蚀的掩膜层；然后进行干法刻蚀形成通孔402，通孔402直径约为50至150微米。在本发明的又一个具体实施例中，可以通过激光打孔技术直接形成通孔402，其直径约为100微米。
然后，在步骤403，如图4C所示，同样和前述方法类似，在陶瓷基板的上下两面分别形成第一表面绝缘层403和第二表面绝缘层404。在本发明的一个具体实施例中，第一表面绝缘层403和第二表面绝缘层404都是通过在陶瓷基板401的第一面和第二面上进行聚酰亚胺旋涂、浸润、固化、抛光形成。具体而言，在本发明的一个优选实施例中，形成第一表面绝缘层403和第二表面绝缘层404可包括使陶瓷基板在真空状态下浸润聚酰亚胺，从而填充基板内部的孔隙，隔断基板内部可能存在的信号串扰，提高信号完整性，然后使用高速离心机以一定角度旋转陶瓷基板，从而使通孔内的聚酰亚胺离开通孔并减薄陶瓷基板表面的聚酰亚胺层。然而本领域的技术人员应该知晓，除聚酰亚胺材料外，还可以使用其他材料实现类似或者等同的功能，如可以在陶瓷基板401通过CVD沉积致密的钝化层(如氧化硅、氮化硅等)，又例如可以在陶瓷基板401上浸润旋涂流动性绝缘介质。因此，本发明的表面绝缘层在此处起到的作用为改善陶瓷材料表面的电学和热学特性。具有改善后续的表面电路制作、重新布局布线制作以及导电焊盘制作等功能的功能层都属于本发明的保护范围。
在本发明的一些其他实施例中，上述步骤502和步骤503的顺序可以颠倒，以实现更精细的通孔工艺要求。
接下来，在步骤504，如图4D所示，在通孔403内压填导电浆料405并固化。在本发明的一个具体实施例中，通过压注导电银浆并固化形成，压注并固化后导电银浆的高度需超出基板表面，以保证后续的导电性能可靠性。在本法的其他一些实施例中，可以压注其他导电浆料来形成导电通孔填充。
最后，在步骤505，如图4E所示，研磨、抛光多余的导电浆料，形成最终的陶瓷转接板结构。可采用机械研磨、化学机械抛光等工艺或者工艺的组合来完成该步骤。
基于本发明提供的该种陶瓷转接板结构具有热导率高、耐高温、绝缘性能好、热膨胀系数与硅接近、机械强度高以及介电常数可调等优点。可用于集成电路、LED芯片、MEMS传感器等的三维封装。
下面结合图6来详细描述一种基于本发明的陶瓷转接板形成的三维封装结构。图6示出根据本发明的又一个实施例基于陶瓷转接板形成三维封装结构600的剖面示意图。如图6所示，该三维封装结构600进一步包括陶瓷基板601、第一表面绝缘层602、第二表面绝缘层603、导电通孔604、导电线路605、芯片焊盘606、引线焊盘607、第一芯片608、第二芯片609、塑封层610、外接焊盘611以及外接焊球612。
陶瓷基板601、第一表面绝缘层602、第二表面绝缘层603以及导电通孔604一起构成前述本发明的陶瓷转接板结构，具体不在详述。
导电线路605制作在第一表面绝缘层602之上，可以通过标准的加成法工艺形成。在本发明的一个实施例中，通过沉积电镀种子层、制作光刻电镀掩膜、电镀铜、去除光刻胶、去除多余电镀种子层形成。在本发明的另一实施例中，导电线路605可以有多层。
芯片焊盘606和引线焊盘607同样设置在第一表面绝缘层602之上。在本发明的一个实施例中，芯片焊盘606和引线焊盘607可以与导电线路605处于同一金属层，并且通过一次图形化电镀工艺形成。在本发明的另一实施例中，具有多层导电线路，芯片焊盘606和引线焊盘607与最外层导电线路处于同一金属层。在本发明的又一实施例中，芯片焊盘606和引线焊盘607与第一表面绝缘层602之间设置有导电线路。
第一芯片608通过焊球焊接在芯片焊盘606上，从而形成第一芯片608和陶瓷转接板的电连接。在本发明的一个具体实施例中，第一芯片608通过倒装焊焊接在芯片焊盘606上。
第二芯片609贴装在陶瓷转接板的对应区域，通过键合工艺将引线键合至引线焊盘607上，从而形成第二芯片609到陶瓷转接板的电连接。引线可以为金线或者铜线。
塑封层610覆盖第一芯片608、第二芯片609以及导电线路605、引线、芯片焊盘606以及引线焊盘607的裸露部分，对其起到绝缘和保护作用。
外接焊盘611设置在第一表面绝缘层602之上，并电连接至导电通孔602，外接焊球612设置在外接焊盘上，起到与外接电路进行信号和电源连接作用。其中外接焊盘通常通过电镀工艺形成，外接焊球可以通过电镀、回流焊形成，也可以通过植球、回流焊形成。
通过本发明提供的该种陶瓷转接板结构及其制造方法，基于陶瓷通孔(TCV)制作和表面绝缘层涂覆等工艺，实现陶瓷基板上下表面的导电互连，同时在双面满足制作精细电路等要求，从而形成可用于三维封装用的陶瓷转接板。基于本发明的该陶瓷通孔转接板具有热导率高、耐高温、绝缘性能好、热膨胀系数与硅接近、机械强度高以及介电常数可调等优点。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (8)

1.一种陶瓷转接板结构，包括：
陶瓷基板；
设置在所述陶瓷基板第一面的第一表面绝缘层；
设置在所述陶瓷基板与第一面相对的第二面的第二表面绝缘层；以及
设置在所述陶瓷基板内且贯穿所述陶瓷基板的导电通孔，其中所述第一表面绝缘层和第二表面绝缘层填充陶瓷基板内部的孔隙，所述第一表面绝缘层和/或第二表面绝缘层材料为聚酰亚胺。
2.如权利要求1所述的陶瓷转接板结构，其特征在于，所述陶瓷基板材料为氮化铝、氮化硼、氧化铍、氧化铝。
3.如权利要求1所述的陶瓷转接板结构，其特征在于，还包括：
设置在所述第一表面绝缘层上方且电连接至所述导电通孔的导电线路和焊盘；
设置在所述第一表面绝缘层上方且电连接至所述焊盘的芯片；
覆盖于所述芯片及所述导电线路的塑封层；
设置在所述第二表面绝缘层上且电连接至所述导电通孔的外接焊盘；以及
设置在所述外接焊盘上的焊球。
4.如权利要求3所述的陶瓷转接板结构，其特征在于，所述芯片通过倒装焊电连接至所述焊盘和/或通过引线键合电连接至所述焊盘。
5.一种陶瓷转接板的制造方法，包括：
提供陶瓷基板；
在所述陶瓷基板内形成通孔；
在所述陶瓷基板的上下两面分别形成第一表面绝缘层和第二表面绝缘层，其中所述第一表面绝缘层和第二表面绝缘层填充陶瓷基板内部的孔隙，所述第一表面绝缘层和/或第二表面绝缘层材料为聚酰亚胺；
在所述通孔的内壁以及第一表面绝缘层和第二表面绝缘层的外表面形成电镀种子层；
在所述电镀种子层表面光刻形成电镀掩膜和电镀开口；
电镀填充形成导电通孔；以及
去除电镀掩膜和多余电镀种子层。
6.如权利要求5所述的方法，其特征在于，所述形成通孔的方式为选自超声波钻孔、干法刻蚀、湿法刻蚀、喷砂、激光钻孔、预成型。
7.如权利要求6所述的方法，其特征在于，所述形成第一表面绝缘层和第二表面绝缘层的方法进一步包括：
在真空状态下浸润聚酰亚胺；
在高速离心机内以一定角度旋转陶瓷基板；
固化；以及
抛光。
8.一种陶瓷转接板的制造方法，包括：
提供陶瓷基板；
在所述陶瓷基板内形成通孔；
在所述陶瓷基板的上下两面分别形成第一表面绝缘层和第二表面绝缘层，其中所述第一表面绝缘层和第二表面绝缘层填充陶瓷基板内部的孔隙，所述第一表面绝缘层和/或第二表面绝缘层材料为聚酰亚胺；
在所述通孔内压填导电浆料并固化；以及
研磨、抛光多余的导电浆料。
CN201810420392.5A 2018-05-04 2018-05-04 一种陶瓷转接板结构及其制造方法 Active CN108598061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810420392.5A CN108598061B (zh) 2018-05-04 2018-05-04 一种陶瓷转接板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810420392.5A CN108598061B (zh) 2018-05-04 2018-05-04 一种陶瓷转接板结构及其制造方法

Publications (2)

Publication Number Publication Date
CN108598061A CN108598061A (zh) 2018-09-28
CN108598061B true CN108598061B (zh) 2020-09-01

Family

ID=63620862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810420392.5A Active CN108598061B (zh) 2018-05-04 2018-05-04 一种陶瓷转接板结构及其制造方法

Country Status (1)

Country Link
CN (1) CN108598061B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299342A (zh) * 2019-07-31 2019-10-01 苏州甫一电子科技有限公司 基于陶瓷衬底的三维集成封装转接板及其制作方法
CN110634792B (zh) * 2019-09-26 2023-01-24 上海航天电子通讯设备研究所 一种电气互连基板制造方法
CN110854065A (zh) * 2019-11-27 2020-02-28 西安电子科技大学 一种高深宽比tsv硅通孔的制备方法
CN115136300A (zh) * 2020-03-16 2022-09-30 华为技术有限公司 电子设备、芯片封装结构及其制作方法
CN113624394A (zh) * 2020-05-08 2021-11-09 精量电子（深圳）有限公司 压力传感器
CN113015339A (zh) * 2021-03-01 2021-06-22 鹤山市世拓电子科技有限公司 一种嵌埋陶瓷线路板的制作方法及嵌埋陶瓷线路板
CN113754457B (zh) * 2021-09-27 2024-02-23 惠州市芯瓷半导体有限公司 一种多层板及制作方法
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102170755A (zh) * 2011-04-25 2011-08-31 衢州威盛精密电子科技有限公司 一种陶瓷手机线路板的生产工艺
CN205960015U (zh) * 2015-11-12 2017-02-15 深圳恒宝士线路板有限公司 一种填充金属线路的陶瓷基板结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544908B1 (ko) * 2002-04-01 2006-01-24 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품 및 그 제조방법
US20170040247A1 (en) * 2015-08-08 2017-02-09 Yuci Shen Substrate core with effective through substrate vias and method for making the same
CN106220246A (zh) * 2016-07-26 2016-12-14 湖南柳鑫电子新材料有限公司 一种陶瓷基板烧制用陶瓷片及其处理方法
CN206999770U (zh) * 2017-07-11 2018-02-13 上海福垄消防工程有限公司 复合铝合金基材防火散热装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102170755A (zh) * 2011-04-25 2011-08-31 衢州威盛精密电子科技有限公司 一种陶瓷手机线路板的生产工艺
CN205960015U (zh) * 2015-11-12 2017-02-15 深圳恒宝士线路板有限公司 一种填充金属线路的陶瓷基板结构

Also Published As

Publication number Publication date
CN108598061A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
CN108598061B (zh) 一种陶瓷转接板结构及其制造方法
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
TWI631670B (zh) 使用埋入式架橋矽穿通孔內連件的半導體封裝
TWI528519B (zh) 封裝結構及傳輸線之形成方法
US9748216B2 (en) Apparatus and method for a component package
US9136143B2 (en) Thermally enhanced structure for multi-chip device
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
JP3214470B2 (ja) マルチチップモジュール及びその製造方法
TW201630147A (zh) 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN112750810A (zh) 半导体封装件及制造方法
KR20230098518A (ko) 반도체 패키지 및 제조 방법
CN103943614A (zh) 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法
CN111834306A (zh) 半导体装置和包括该半导体装置的电子设备
CN110010589B (zh) 堆叠型半导体封装方法及封装结构
CN210272322U (zh) 基于玻璃衬底的三维集成封装转接板
CN114823357A (zh) 晶圆级封装方法以及封装结构
CN111799188A (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
TWI262587B (en) Leadframe and the manufacturing method thereof
CN116130457A (zh) 具有硅桥互连结构的2.5d封装结构及其制作方法
CN114649292A (zh) 一种三维扇出型封装结构及其制作方法
CN110957291A (zh) 一种晶圆级双面扇出结构及其封装方法
CN112136209A (zh) 集成转接件的第一元件、互联结构及其制备方法
CN111554676B (zh) 一种局部带宽增强的转接板封装结构及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant