CN110957291A - 一种晶圆级双面扇出结构及其封装方法 - Google Patents

一种晶圆级双面扇出结构及其封装方法 Download PDF

Info

Publication number
CN110957291A
CN110957291A CN201911307226.5A CN201911307226A CN110957291A CN 110957291 A CN110957291 A CN 110957291A CN 201911307226 A CN201911307226 A CN 201911307226A CN 110957291 A CN110957291 A CN 110957291A
Authority
CN
China
Prior art keywords
layer
chip
forming
conductive
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911307226.5A
Other languages
English (en)
Inventor
姚大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhongke Zhixin Integration Technology Co ltd
Original Assignee
Jiangsu Zhongke Zhixin Integration Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Zhongke Zhixin Integration Technology Co ltd filed Critical Jiangsu Zhongke Zhixin Integration Technology Co ltd
Priority to CN201911307226.5A priority Critical patent/CN110957291A/zh
Publication of CN110957291A publication Critical patent/CN110957291A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member

Abstract

本发明公开了一种晶圆级双面扇出结构，包括正面具有芯片焊盘的芯片；设置在芯片周围的导电通道；包覆芯片及导电通道的塑封层；形成于塑封层的背面，且与芯片和导电通道电连接的第一重布线层；以及覆盖第一重布线层的表面和间隙的第一介质层。

Description

一种晶圆级双面扇出结构及其封装方法
技术领域
本发明涉及集成电路封装技术领域，特别涉及一种晶圆级双面扇出结构封装技术。
背景技术
扇出型封装属于先进封装技术，由于其不需要转接板(Interposer)、底部填充(Underfill)，并且省略黏晶、打线等制程，大多采用在芯片表面或背面重新布线(Redistribution)与凸点(Bumping)技术作为I/O导电互连手段，逐步占据了市场地位。并且扇出型晶圆级封装作为一种晶圆级加工的嵌入式芯片封装方法，能够有效解决芯片的信号I/O间距和PCB的线宽不能很好匹配的问题。
虽然扇出型封装有很多优点，如设计灵活、较好的电性能及热性能、高频应用、高密度布线和成本更低。但是现有的扇出型封装结构多为单面封装，封装结构单位面积的I/O数量较少，难以满足高密度芯片的系统集成的需求。
发明内容
为解决现有技术中的全部或部分问题，本发明一方面提供一种晶圆级双面扇出结构，包括：
芯片，所述芯片的正面具有芯片焊盘，所述芯片的表面覆盖有第二介质层，所述芯片的芯片焊盘上具有芯片凸点，所述芯片凸点贯穿第二介质层，从而将芯片焊盘从第二介质层的外表面引出；
导电通道，所述导电通道设置在所述芯片的周围；
塑封层，所述塑封层包覆所述芯片及所述导电通道；
第一重布线层，所述第一重布线层形成于所述塑封层的背面，所述第一重布线层电连接至所述芯片和所述导电通道；以及
第一介质层，所述第一介质层覆盖所述第一重布线层的表面和间隙。
进一步地，所述晶圆级双面扇出结构还包括第二重布线层以及覆盖所述第二重布线层的表面和间隙的第三介质层。所述第二重布线层设置在所述塑封层的正面，并且电连接至导电通道。
进一步地，所述晶圆级双面扇出结构还包括电连接至导电通道的第二芯片。
进一步地，所述晶圆级双面扇出结构还包括电连接至导电通道的外接焊球。
进一步地，所述第一重布线层实现对所述芯片凸点的扇出互连。
进一步地，所述第二介质层材料为氧化硅。
进一步地，所述第一介质层材料为聚酰亚胺，或聚苯并噁唑等。
进一步地，所述塑封层材料为树脂材料。
本发明另一方面提供一种晶圆级双面扇出结构的封装方法，包括：
在临时基板上覆盖临时键合膜；
通过图形化电镀形成第一重布线层；
在所述第一重布线层表面形成第一介质层；
将芯片贴装于所述第一介质层上，芯片凸点与所述第一重布线层电连通；
形成塑封层；以及
在所述塑封层上形成贯穿塑封层的导电通道。
进一步地，所述导电通道的形成包括：
从所述芯片边缘外尺寸叠加最小公差位置的塑封层表面，利用激光烧掉塑封材料，钻孔达到所述第一重布线层的底盘；
在孔内溅射导电粘附层与金属种子层，电学沉积金属填充整个通道，或者填充导电金属浆，固化成为导电通道。
进一步地，所述封装方法还包括以下步骤中的一个或多个：
在塑封层表面通过沉积电镀种子层、形成电镀开口和掩膜、电镀、去除电镀掩膜以及去除裸露电镀种子层形成第二重布线层；
在所述导电通道上倒装带芯片凸点的第二芯片；
通过电镀或植球的工艺在导电通道上形成外接焊球。
进一步地，所述封装方法还包括：
在晶圆表面形成第二介质层；
去除部分第二介质层，以露出芯片焊盘；
在芯片焊盘上形成芯片凸点；
减薄晶圆；
分割晶圆以形成单个芯片或者多芯片集成模块。
本发明提供一种晶圆级双面扇出结构及其封装方法，基于最近垂直互连原则，选择芯片边缘外尺寸叠加最小公差位置，在重布线层上制备堆叠封装的导电通道底盘，然后在塑封后从背面的塑封表面开孔，露出底盘。通过填充导电材料，最终实现双面扇出封装结构。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明一个实施例的形成的一种晶圆级双面扇出结构100的剖面示意图；
图2A至图2D示出根据本发明的一个实施例形成该种晶圆级双面扇出结构100的过程剖面示意图；以及
图3示出根据本发明的一个实施例形成该种晶圆级双面扇出结构100的流程图300。
具体实施方式
以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种晶圆级双面扇出结构及其封装方法，基于最近垂直互连原则，选择芯片边缘外尺寸叠加最小公差位置，在重布线层上制备堆叠封装的导电通道底盘，然后在塑封后从背面的塑封表面开孔，露出底盘。通过填充导电材料，最终实现双面扇出封装结构。
下面结合图1来详细介绍根据本发明一个实施例的形成的一种晶圆级双面扇出结构。图1示出根据本发明一个实施例的形成的一种晶圆级双面扇出结构100的剖面示意图。如图1所示，晶圆级双面扇出结构100包括芯片101，导电通道102，第一重布线层121，第一介质层111以及塑封层103。
芯片101可以为CPU、DSP、GPU、FPGA等逻辑芯片，也可以为DRAM、Flash等存储芯片，还可以为SOC等其他类型芯片或传感器。本发明对芯片101的类型不做限制，任何类型的芯片均可适用于本发明的实施例。芯片101的正面具有金属互连和芯片焊盘等结构(未示出)，在芯片101的正面覆盖有第二介质层112，其芯片焊盘上具有芯片凸点104。芯片凸点104贯穿第二介质层112，从而将芯片焊盘从第二介质层112的外表面引出。在本发明的一个实施例中，第二介质层112的材料为氧化硅。在本发明的又一个实施例中，芯片凸点104的材料为铜，上端为锡或含银金属。在本发明的另一个实施例中，芯片101为单颗或者平面排列的多颗相同或不同种类的芯片。
导电通道102设置在芯片101的外围。导电通道102的高度大于所述芯片101的厚度。在本发明的一个实施例中，导电通道102的材料为金属银或纳米铜。
塑封层103被设置成包覆所述芯片101及所述导电通道102，但露出导电通道102的上下金属头以及芯片凸点104。导电通道102的上金属头从塑封层103的正面露出，而导电通道102的下金属头和芯片凸点104从塑封层103的背面露出。在本发明的一个实施例中，塑封层103为树脂材料。
第一重布线层121形成于所述塑封层103的背面，实现与导电通道102以及芯片101的电互连。在本发明的一个实施例中，第一重布线层121实现对芯片101的扇出功能。在本发明的又一个实施例中，第一重布线层121可以具有一层或多层，其中最外层具有外接焊盘。
第一介质层111覆盖第一重布线层121的表面及金属导线间的间隙，起到绝缘保护的作用。在本发明的一个实施例中，第一介质层111的材料为聚酰亚胺或聚苯并噁唑。
在本发明的一个实施例中，所述塑封层103的表面形成有第二重布线层，所述第二重布线层与所述导电通道102电连接。
在本发明的另一个实施例中，所述塑封层103的表面形成连接有第二芯片，所述第二芯片的芯片焊盘与所述导电通道102电连接。
在本发明的又一个实施例中，所述塑封层103的表面形成外接焊球，所述外接焊球与所述导电通道102电连接。
下面结合图2A至图2D以及图3来详细描述形成该种晶圆级双面扇出结构。图2A至图2D示出根据本发明的一个实施例形成该种晶圆级双面扇出结构100的过程剖面示意图；图3示出根据本发明的一个实施例形成该种晶圆级双面扇出结构100的流程图300。
首先，在步骤301，形成芯片凸点。如图2A所示，在晶圆表面形成第二介质层112，然后采用湿法刻蚀去除部分第二介质层112，以暴露芯片焊盘，在所述芯片焊盘上形成芯片凸点104，最后减薄晶圆背面厚度以达到设计要求，并进行晶圆分割，得到单个芯片；
接下来，在步骤302，在临时基板001上覆盖临时键合膜002。其中临时基板可以为晶圆、玻璃等载板材料，临时键合膜002为可通过加热或激光照射等可拆键合的粘接材料。
接下来，在步骤303，如图2B所示，在临时键合膜002表面形成第一重布线层121以及第一介质层111。在本发明的一个实施例中，第一重布线层121的具体形成方法可以通过沉积电镀种子层、形成电镀开口和掩膜、电镀、去除电镀掩膜以及去除裸露电镀种子层形成。可多次重复上述方法，从而多层重布线层。第一重布线层121的材料可以为铜、铝、钨等导电金属材料；第一介质层111可以通过旋涂、沉积、层压等工艺形成，其材料可以为聚酰亚胺等绝缘材料。最后在第一介质层111的表面露出与芯片焊盘相对应的焊盘。
接下来，在步骤304，将芯片101贴装于所述第一重布线层121对应的焊盘上。在本发明的一个实施例中，芯片101通过芯片凸点104倒装键合到预设的第一重布线层的焊盘上。
接下来，在步骤305，如图2C所示，形成塑封层103。塑封层103包覆芯片101以及第一介质层111的顶面。
接下来，在步骤306，如图2D所示，形成导电通道102。在本发明的一个实施例中，导电通道102具体形成方法可以包括：在芯片101边缘外尺寸叠加最小公差位置的塑封层103处，从塑封层103的表面，利用激光烧除塑封材料方法，钻孔达到预先制备的第一重布线层121的底盘。然后可以在导电通道内溅射导电粘附层与金属种子层，电镀填充整个通道；或者填充导电金属浆料，固化成为导电通道。
接下来，在步骤307，在塑封层103表面形成与导电通道102电连接的模块。在本发明的一个实施例中，所述模块的形成可以包括在塑封层103表面通过沉积电镀种子层、形成电镀开口和掩膜、电镀、去除电镀掩膜以及去除裸露电镀种子层形成第二重布线层。在本发明的另一个实施例中，所述模块的形成可以包括在所述导电通道102上倒装带芯片凸点的第二芯片。在本发明的又一个实施例中，所述模块的形成可以是通过电镀或植球的工艺在导电通道102上形成外接焊球。
最后，在步骤308，去除临时基板001及临时键合膜002。具体去除方法可以依据临时键合膜002的特性，采用加热拆键合、激光照射拆键合等方式实现，并可采用进一步的清洗工艺来彻底清除掉临时键合膜002。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种晶圆级双面扇出结构，其特征在于，包括：
芯片，所述芯片的正面具有芯片焊盘；
导电通道，所述导电通道设置在所述芯片的周围；
塑封层，所述塑封层包覆所述芯片及所述导电通道；
第一重布线层，所述第一重布线层形成于所述塑封层的背面，所述第一重布线层电连接至所述芯片和所述导电通道；以及
第一介质层，所述第一介质层覆盖所述第一重布线层的表面和间隙。
2.如权利要求1所述的结构，其特征在于，所述芯片表面覆盖有第二介质层，所述芯片的芯片焊盘上具有芯片凸点，所述芯片凸点贯穿第二介质层，从而将所述芯片凸点电连接至所述第一重布线层。
3.如权利要求1所述的结构，其特征在于，所述第一重布线层实现对所述芯片凸点的扇出互连。
4.如权利要求1所述的结构，其特征在于，还包括第二重布线层，所述第二重布线层设置在所述塑封层的正面，并且电连接至所述导电通道。
5.如权利要求1所述的结构，其特征在于，还包括电连接至导电通道的第二芯片。
6.如权利要求1所述的结构，其特征在于，还包括电连接至导电通道的外接焊球。
7.一种晶圆级双面扇出结构的封装方法，其特征在于，包括步骤：
在临时基板上覆盖临时键合膜；
通过图形化电镀形成第一重布线层；
在所述第一重布线层形成第一介质层；
将芯片贴装于所述第一介质层上，芯片凸点与所述第一重布线层电连通；
形成塑封层；以及
在所述塑封层上形成贯穿塑封层的导电通道。
8.如权利要求7所述的方法，其特征在于，所述导电通道的形成包括：
从所述芯片边缘外尺寸叠加最小公差位置的塑封层表面，利用激光烧掉塑封材料，钻孔达到所述第一重布线层的底盘；
在孔内溅射导电粘附层与金属种子层，电镀填充整个通道，或者填充导电金属浆料，固化成为导电通道。
9.如权利要求7所述的方法，其特征在于，还包括以下步骤中的一个或多个:
在塑封层表面通过沉积电镀种子层、形成电镀开口和掩膜、电镀、去除电镀掩膜以及去除裸露电镀种子层形成第二重布线层；
在所述导电通道上倒装带芯片凸点的第二芯片；
通过电镀或植球的工艺在导电通道上形成外接焊球。
10.如权利要求7所述的方法，其特征在于，还包括：
在晶圆表面形成第二介质层；
去除部分第二介质层，以露出芯片焊盘；
在芯片焊盘上形成芯片凸点；
减薄晶圆；
分割晶圆以形成单个芯片。
CN201911307226.5A 2019-12-18 2019-12-18 一种晶圆级双面扇出结构及其封装方法 Pending CN110957291A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911307226.5A CN110957291A (zh) 2019-12-18 2019-12-18 一种晶圆级双面扇出结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911307226.5A CN110957291A (zh) 2019-12-18 2019-12-18 一种晶圆级双面扇出结构及其封装方法

Publications (1)

Publication Number Publication Date
CN110957291A true CN110957291A (zh) 2020-04-03

Family

ID=69982533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911307226.5A Pending CN110957291A (zh) 2019-12-18 2019-12-18 一种晶圆级双面扇出结构及其封装方法

Country Status (1)

Country Link
CN (1) CN110957291A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023093854A1 (zh) * 2021-11-25 2023-06-01 青岛歌尔微电子研究院有限公司 电子封装结构、电子封装结构的制作方法以及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576575A (zh) * 2013-10-10 2015-04-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105070665A (zh) * 2015-07-16 2015-11-18 北京工业大学 一种晶圆级薄片封装工艺
CN105244341A (zh) * 2015-09-01 2016-01-13 华进半导体封装先导技术研发中心有限公司 半导体器件的fowlp封装结构及制作方法
CN106960800A (zh) * 2016-01-11 2017-07-18 美光科技公司 封装上封装构件与制作半导体器件的方法
CN109300863A (zh) * 2018-09-28 2019-02-01 中国科学院微电子研究所 半导体封装结构以及半导体封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576575A (zh) * 2013-10-10 2015-04-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105070665A (zh) * 2015-07-16 2015-11-18 北京工业大学 一种晶圆级薄片封装工艺
CN105244341A (zh) * 2015-09-01 2016-01-13 华进半导体封装先导技术研发中心有限公司 半导体器件的fowlp封装结构及制作方法
CN106960800A (zh) * 2016-01-11 2017-07-18 美光科技公司 封装上封装构件与制作半导体器件的方法
CN109300863A (zh) * 2018-09-28 2019-02-01 中国科学院微电子研究所 半导体封装结构以及半导体封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023093854A1 (zh) * 2021-11-25 2023-06-01 青岛歌尔微电子研究院有限公司 电子封装结构、电子封装结构的制作方法以及电子设备

Similar Documents

Publication Publication Date Title
US10867897B2 (en) PoP device
US11094639B2 (en) Semiconductor package
US9748216B2 (en) Apparatus and method for a component package
US8829666B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US8860079B2 (en) Semiconductor packages and methods of packaging semiconductor devices
CN107706521B (zh) 扇出型天线封装结构及其制备方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
US9230901B2 (en) Semiconductor device having chip embedded in heat spreader and electrically connected to interposer and method of manufacturing the same
TWI697085B (zh) 半導體元件及其形成方法
TW200303609A (en) Semiconductor device and manufacturing method thereof
TW201812888A (zh) 製作半導體元件的方法
US11145614B2 (en) Semiconductor device and method of manufacture
US20210358824A1 (en) Integrated fan-out package, package-on-package structure, and manufacturing method thereof
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
US20230343663A1 (en) Electronic package and manufacturing method thereof
CN107622996B (zh) 三维高密度扇出型封装结构及其制造方法
US20220293482A1 (en) Semiconductor device and manufacturing method thereof
CN110854093A (zh) 一种三维叠层封装结构及其制造方法
CN110957291A (zh) 一种晶圆级双面扇出结构及其封装方法
CN115132593B (zh) 一种三维封装结构及其制备方法
CN110649002A (zh) 一种集成天线的扇出型封装结构及其制造方法
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
US20240096838A1 (en) Component-embedded packaging structure
CN210516718U (zh) 一种封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200403