CN110767554A - 一种降低等效介电常数的硅基转接板结构及其制备方法 - Google Patents

一种降低等效介电常数的硅基转接板结构及其制备方法 Download PDF

Info

Publication number
CN110767554A
CN110767554A CN201911119080.1A CN201911119080A CN110767554A CN 110767554 A CN110767554 A CN 110767554A CN 201911119080 A CN201911119080 A CN 201911119080A CN 110767554 A CN110767554 A CN 110767554A
Authority
CN
China
Prior art keywords
silicon
adapter plate
interposer
dielectric constant
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911119080.1A
Other languages
English (en)
Inventor
周云燕
宗小雪
楚姣
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201911119080.1A priority Critical patent/CN110767554A/zh
Publication of CN110767554A publication Critical patent/CN110767554A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种降低等效介电常数的转接板结构，包括：第一转接板；第一导电通孔，所述第一导电通孔贯穿设置在所述第一转接板内；第一绝缘层，所述第一绝缘层覆盖所述第一转接板的上表面；第一布局布线层，所述第一布局布线层设置在所述第一绝缘层上方，且与所述第一导电通孔电连接；第二转接板，所述第二转接板的设置在所述第一转接板的下方；第二导电通孔，所述第二导电通孔贯穿设置在所述第二转接板内，且与所述第一导电通孔电连接；第二绝缘层，所述第二绝缘层覆盖所述第二转接板的下表面；第二布局布线层，所述第二布局布线层设置在所述第二绝缘层的下方，且与所述第二导电通孔电连接；以及内部空腔，所述内部空腔设置在所述第一转接板与所述第二转接板的键合面附近。

Description

一种降低等效介电常数的硅基转接板结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种降低等效介电常数的硅基转接板结构及其制备方法。
背景技术
随着微电子技术的不断发展，用户对系统的小型化、多功能、低功耗、高可靠性的要求越来越高，尤其是近年来便携式手持终端市场需求的井喷，如手提电脑、智能手机和平板电脑等，要求更高的集成度和互连能力。为了满足高密度互连，实现更高的集成度，实现系统的高频高速性能，减小传输延时，采用低介电常数的介电材料(低K介质材料)是一种非常有效的技术途径。
虽然低K介质材料对于高频高速系统的传输性能具有明显的改善，但是低K材料本身的开发、工艺验证和可靠性等方面都存在较长的周期和成本。基于硅基转接板的集成作为高频高速系统的一种典型架构，工艺成熟，但是硅的相对介电常数大于10，对高速系统会带来较大的传输时延。
针对低K材料的开发、工艺验证和可靠性等方面都存在较长的周期和较高的成本，以及现有的硅基转接板介电常数较大带来较大的传输时延等问题，本发明提出一种降低等效介电常数的硅基转接板结构及其制备方法，降低了硅基的等效介电常数，可以改善系统的传输性能，而且不改变工艺的材料体系，与所有现有工艺兼容，降低了成本，扩展了硅基转接板的应用场景。
发明内容
针对低K材料的开发、工艺验证和可靠性等方面都存在较长的周期和较高的成本，以及现有的硅基转接板介电常数较大带来较大的传输时延等问题，根据本发明的一个实施例，提供一种降低等效介电常数的转接板结构，包括：
第一转接板；
第一导电通孔，所述第一导电通孔贯穿设置在所述第一转接板内；
第一绝缘层，所述第一绝缘层覆盖所述第一转接板的上表面；
第一布局布线层，所述第一布局布线层设置在所述第一绝缘层上方，且与所述第一导电通孔电连接；
第二转接板，所述第二转接板的设置在所述第一转接板的下方；
第二导电通孔，所述第二导电通孔贯穿设置在所述第二转接板内，且与所述第一导电通孔电连接；
第二绝缘层，所述第二绝缘层覆盖所述第二转接板的下表面；
第二布局布线层，所述第二布局布线层设置在所述第二绝缘层的下方，且与所述第二导电通孔电连接；以及
内部空腔，所述内部空腔设置在所述第一转接板与所述第二转接板的键合面附近。
在本发明的一个实施例中，所述第一布局布线层和或第二布局布线层具有M层，其中M≥2。
在本发明的一个实施例中，所述内部空腔从所述第一转接板的下表面向所述第一转接板内部延伸形成；或者所述内部空腔从所述第二转接板的上表面向所述第二转接板内部延伸形成。
在本发明的一个实施例中，所述内部空腔由所述第一转接板的下表面向所述第一转接板内部延伸形成的第一空腔和由所述第二转接板的上表面向所述第二转接板内部延伸形成的第二空腔配合构成。
在本发明的一个实施例中，该降低等效介电常数的转接板结构还包括设置在所述内部空腔内的低介电常数材料，所述低介电常数材料的介电常数低于所述第一转接板、第二转接板的介电常数。
在本发明的一个实施例中，所述第一转接板和或所述第二转接板为硅基转接板。
根据本发明的另一个实施例，提供一种降低等效介电常数的转接板结构的制造方法，包括：
提供上硅衬底；
在上硅衬底的第一面向内部上形成第一导电硅通孔；
在上硅衬底的第一面形成第一绝缘层；
在第一绝缘层上形成第一布局布线层；
在第一布局布线层上方临时键合第一载板；
减薄上硅衬底的背面，形成第一导电硅通孔的背面露头；
在减薄后的上硅衬底背面形成镂空腔体，形成上硅转接板结构；
重复上述步骤，形成下硅转接板结构；
对上硅转接板结构和下硅转接板结构进行晶圆级键合；以及
去除临时键合载板获得最终封装结构。
在本发明的另一个实施例中，该降低等效介电常数的转接板结构的制造方法还包括在所述镂空腔体内设置低介电常数材料，所述低介电常数材料的介电常数低于硅衬底。
在本发明的另一个实施例中，所述在第一布局布线层上方临时键合第一载板是通过激光可拆键合胶将所述第一载板粘贴在所述第一布局布线层上方。
在本发明的另一个实施例中，所述去除临时键合载板进一步包括：
从载板面进行激光照射；
去除载板；以及
进行清洗。
本发明提供一种降低等效介电常数的硅基转接板结构及其制备方法，首先，通过在硅转接板上先制作硅通孔及单面布局布线后；接下来，对硅转接板的背面进行硅通孔露头减薄；然后在硅转接板背面形成空腔；最后将两个完成空腔制作的硅转接板进行键合，形成含有内部空腔、上下表面通过导电硅通孔互连的硅基转接板结构。基于本发明的该种降低等效介电常数的硅基转接板结构的内部空腔充满空气，可以有效降低硅基转接板的等效介电常数，实现三维堆叠结构。与传统的硅基转接板对比，采用镂空结构后，等效介电常数的仿真结果对比如图2所示，图2中实线为传统的硅基转接板等效介电常数，虚线为镂空的等效介电常数，从图2可以看出，采用镂空结构，等效介电常数明显降低，且在毫米波范围内等效介电常数降低最为明显。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的一种降低等效介电常数的硅基转接板结构100的剖面示意图。
图2示出根据本发明的一个实施例的一种降低等效介电常数的硅基转接板结构与传统的硅基转接板的等效介电常数仿真结果示意图。
图3A至图3J示出根据本发明的一个实施例形成该种降低等效介电常数的硅基转接板结构100的过程剖面示意图。
图4示出的是根据本发明的一个实施例形成该种降低等效介电常数的硅基转接板结构100的流程图400。
图5示出根据本发明的又一实施例的一种降低等效介电常数的硅基转接板结构500的剖面示意图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种降低等效介电常数的硅基转接板结构及其制备方法，首先，通过在硅转接板上先制作硅通孔及单面布局布线后；接下来，对硅转接板的背面进行硅通孔露头减薄；然后在硅转接板背面形成空腔；最后将两个完成空腔制作的硅转接板进行键合，形成含有内部空腔、上下表面通过导电硅通孔互连的硅基转接板结构。基于本发明的该种降低等效介电常数的硅基转接板结构的内部空腔充满空气，可以有效降低硅基转接板的等效介电常数，实现三维堆叠结构。与传统的硅基转接板对比，采用镂空结构后，等效介电常数的仿真结果对比如图2所示，图2中实线为传统的硅基转接板等效介电常数，虚线为镂空的等效介电常数，从图2可以看出，采用镂空结构，等效介电常数明显降低，且在毫米波范围内等效介电常数降低最为明显。
下面结合图1来详细介绍根据本发明的一个实施例的一种降低等效介电常数的硅基转接板结构。图1示出根据本发明的一个实施例的一种降低等效介电常数的硅基转接板结构100的剖面示意图，如图1所示，该降低等效介电常数的硅基转接板结构100进一步包括第一硅基转接板110、第一硅通孔120、第一绝缘层130、第一布局布线层140、第二硅基转接板150、第二硅通孔160、第二绝缘层170、第二布局布线层180以及内部空腔190。
第一硅基转接板110设置在整体封装结构的上部。在本发明的一个实施例中，第一硅基转接板110的厚度在80微米至300微米之间。
第一硅通孔120贯穿设置在第一硅基转接板110上。在本发明的一个实施例中，第一硅通孔120的主体填充材料为铜金属，在铜金属与硅侧壁之间设置有防止铜向硅材料中扩散的阻挡层，如铬、钨等材料。
第一绝缘层130设置在第一硅基转接板110的上面，材料可以为二氧化硅、氮化硅等无机绝缘层或者为树脂、PI等有机绝缘层。在本发明的一个实施例中，第一绝缘层130可以通过CVD沉积、旋涂以及贴片设置在第一硅基转接板110的上面。
第一布局布线层140设置在第一绝缘层130的上方，且与第一硅通孔120电连接。在本发明的给一个实施例中，第一布局布线层140可以为单层或多层，当为多层时(图中未示出)，在同层金属间和相邻层金属间还设置有介质层，起到绝缘和机械支撑作用。
第二硅基转接板150键合设置在第一硅基转接板110的下方。
第二硅通孔160贯穿设置在第二硅基转接板150上，且与第一硅通孔120电连接。在本发明的一个实施例中，与第一硅通孔120类似，主体填充材料为铜金属，在铜金属与硅侧壁之间设置有防止铜向硅材料中扩散的阻挡层，如铬、钨等材料。
第二绝缘层170设置在第二硅基转接板150的下面，材料也可以为二氧化硅、氮化硅等无机绝缘层或者为树脂、PI等有机绝缘层。在本发明的一个实施例中，第二绝缘层170可以通过CVD沉积、旋涂以及贴片设置在第二硅基转接板150的下面。
第二布局布线层180设置在第二绝缘层170的上方，且与第二硅通孔160电连接。在本发明的给一个实施例中，第二布局布线层180也可以为单层或多层，当为多层时(图中未示出)，在同层金属间和相邻层金属间还设置有介质层，起到绝缘和机械支撑作用。
内部空腔190位于第一硅基转接板110和第二硅基转接板150的键合面所在的内部，避开第一硅通孔120、第二硅通孔160。在本发明的一个实施例中，内部空腔190为长方体镂空结构。在本发明的又一实施例中，内部空腔190还可以为类球体、类椎体等其他形式的镂空结构。在本发明的再一实施例中，内部空腔190可以是第一硅基转接板110和第二硅基转接板150的键合面对称镂空后键合形成，还可以是不对称镂空或者单面镂空后键合形成。
在图1所示的实施例中，示出了三个内部空腔190。然而，本领域的技术人员应该理解，本发明对内部空腔190的数量没有限制。本领域的技术人员可以根据实际需要设置任意数量和尺寸的内部空腔190，该硅基转接板结构中的内部空腔190可以按照阵列的方式设置。
下面结合图3A至图3J以及图4来详细描述形成该种降低等效介电常数的硅基转接板结构100的过程。图3A至图3J示出根据本发明的一个实施例形成该种降低等效介电常数的硅基转接板结构100的过程剖面示意图；图4示出的是根据本发明的一个实施例形成该种降低等效介电常数的硅基转接板结构100的流程图400。
首先，在步骤401，如图3A所示，提供上硅衬底311。上硅衬底311可以为200mm或300mm的晶圆。在本发明的一个实施例总，上硅衬底311可以为纯硅材料的晶圆衬底，也可以为带表面氧化层的晶圆。
接下来，在步骤402，如图3B所示，在上硅衬底311的第一面上形成TSV 312，TSV312为盲孔。在本发明的一个具体实施例中，可以通过激光通孔、侧壁及种子层沉积、电镀等工艺形成TSV 312。
然后，在步骤403，如图3C所示，在上硅衬底311的第一面形成第一绝缘层313。第一绝缘层313可以为氧化硅、氮化硅等无机绝缘层，也可以为树脂、PI等有机绝缘层。
接下来，在步骤404，如图3D所示，在第一绝缘层313上形成第一布局布线层314，第一布局布线层314与TSV 312电连接。在本发明的一个实施例中，第一布局布线层314可以为单层或多层，在同层金属间以及相邻层金属间还设置有层间介质层(图中未示出)起到绝缘和机械支撑作用。
然后，在步骤405，如图3E所示，在第一布局布线层314上方临时键合载板315。在本发明的一个实施例中，可以采用激光可拆键合胶在第一布局布线层314上方粘贴临时键合载板315。
接下来，在步骤406，如图3F所示，减薄上硅衬底311的背面，形成TSV312的背面露头。
然后，在步骤407，如图3G所示，在减薄后的上硅衬底311背面形成镂空腔体316，从而获得上硅转接板结构310。在本发明的一个实施例中，镂空腔体316可以通过图形化刻蚀形成。在图3G所示的实施例中，示出了三个镂空腔体316。然而，本领域的技术人员应该理解，本发明对镂空腔体316的数量没有限制。本领域的技术人员可以根据实际需要设置任意数量和尺寸的镂空腔体316，该硅基转接板结构中的镂空腔体316可以按照阵列的方式设置。
接下来，在步骤408，如图3H所示，重复步骤410至步骤470，形成下硅转接板结构320。下硅转接板结构320对应的包括下硅衬底321、TSV322、第二绝缘层323、第二布局布线层324、载板325以及镂空腔体326。在图3H所示的实施例中，示出了三个镂空腔体326。然而，本领域的技术人员应该理解，本发明对镂空腔体326的数量没有限制。本领域的技术人员可以根据实际需要设置任意数量和尺寸的镂空腔体326，该硅基转接板结构中的镂空腔体326可以按照阵列的方式设置。
然后，在步骤409，如图3I所示，对上硅转接板结构310和下硅转接板结构320进行晶圆级键合。在本发明的一个实施例中，TSV322与TSV312电连接，从而实现第一布局布线层314和第二布局布线层324之间的电互连。在本发明的又一实施例中，镂空腔体316和镂空腔体326对称键合，形成一体化的镂空结构。在本发明的其他实施例中，上硅转接板310和下硅转接板320可以只有一个具有镂空结构，或者两个都具有镂空结构，但不一定对称分布。
最后，在步骤410，如图3J所示，去除临时键合载板315、325。在本发明的一个实施例中，键合载板315、325通过激光可拆键合技术拆除，具体步骤包括从载板测进行激光照射，去除载板，清洗获得最终结构。
下面结合图5来介绍根据本发明的又一实施例的一种降低等效介电常数的硅基转接板结构。图5示出根据本发明的又一实施例的一种降低等效介电常数的硅基转接板结构500的剖面示意图。如图5所示，该降低等效介电常数的硅基转接板结构500进一步包括第一硅基转接板510、第一硅通孔520、第一绝缘层530、第一布局布线层540、第二硅基转接板550、第二硅通孔560、第二绝缘层570、第二布局布线层580、内部空腔590以及低K介质材料595。
在图5所示的实施例中，示出了三个内部空腔590。然而，本领域的技术人员应该理解，本发明对内部空腔590的数量没有限制，本领域的技术人员可以根据实际需要设置任意数量和尺寸的内部空腔590，该硅基转接板结构中的内部空腔590可以按照阵列的方式设置。
该降低等效介电常数的硅基转接板结构500与前述降低等效介电常数的硅基转接板结构100的区别仅在于在内部空腔590设置有低K介质材料595，所述低K介质材料，是相对于硅衬底为低K介质材料。
基于本发明提供的该种降低等效介电常数的硅基转接板结构及其制备方法，首先，通过在硅转接板上先制作硅通孔及单面布局布线后；接下来，对硅转接板的背面进行硅通孔露头减薄；然后在硅转接板背面形成空腔；最后将两个完成空腔制作的硅转接板进行键合，形成含有内部空腔、上下表面通过导电硅通孔互连的硅基转接板结构。基于本发明的该种降低等效介电常数的硅基转接板结构的内部空腔充满空气，可以有效降低硅基转接板的等效介电常数，实现三维堆叠结构。与传统的硅基转接板对比，采用镂空结构后，等效介电常数的仿真结果对比如图2所示，图2中实线为传统的硅基转接板等效介电常数，虚线为镂空的等效介电常数，从图2可以看出，采用镂空结构，等效介电常数明显降低，且在毫米波范围内等效介电常数降低最为明显。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种降低等效介电常数的转接板结构，包括：
第一转接板；
第一导电通孔，所述第一导电通孔贯穿设置在所述第一转接板内；
第一绝缘层，所述第一绝缘层覆盖所述第一转接板的上表面；
第一布局布线层，所述第一布局布线层设置在所述第一绝缘层上方，且与所述第一导电通孔电连接；
第二转接板，所述第二转接板的设置在所述第一转接板的下方；
第二导电通孔，所述第二导电通孔贯穿设置在所述第二转接板内，且与所述第一导电通孔电连接；
第二绝缘层，所述第二绝缘层覆盖所述第二转接板的下表面；
第二布局布线层，所述第二布局布线层设置在所述第二绝缘层的下方，且与所述第二导电通孔电连接；以及
内部空腔，所述内部空腔设置在所述第一转接板与所述第二转接板的键合面附近。
2.如权利要求1所述的降低等效介电常数的转接板结构，其特征在于，所述第一布局布线层和或第二布局布线层具有M层，其中M≥2。
3.如权利要求1所述的降低等效介电常数的转接板结构，其特征在于，所述内部空腔从所述第一转接板的下表面向所述第一转接板内部延伸形成；或者所述内部空腔从所述第二转接板的上表面向所述第二转接板内部延伸形成。
4.如权利要求1所述的降低等效介电常数的转接板结构，其特征在于，所述内部空腔由所述第一转接板的下表面向所述第一转接板内部延伸形成的第一空腔和由所述第二转接板的上表面向所述第二转接板内部延伸形成的第二空腔配合构成。
5.如权利要求1所述的降低等效介电常数的转接板结构，其特征在于，内部空腔按阵列的方式设置在转接板结构内，并且还包括设置在所述内部空腔内的低介电常数材料，所述低介电常数材料的介电常数低于所述第一转接板、第二转接板的介电常数。
6.如权利要求1所述的降低等效介电常数的转接板结构，其特征在于，所述第一转接板和或所述第二转接板为硅基转接板。
7.一种降低等效介电常数的转接板结构的制造方法，包括：
提供上硅衬底；
在上硅衬底的第一面向内部上形成第一导电硅通孔；
在上硅衬底的第一面形成第一绝缘层；
在第一绝缘层上形成第一布局布线层；
在第一布局布线层上方临时键合第一载板；
减薄上硅衬底的背面，形成第一导电硅通孔的背面露头；
在减薄后的上硅衬底背面形成镂空腔体，形成上硅转接板结构；
重复上述步骤，形成下硅转接板结构；
对上硅转接板结构和下硅转接板结构进行晶圆级键合；以及
去除临时键合载板获得最终封装结构。
8.如权利要求7所述的降低等效介电常数的转接板结构的制造方法，其特征在于，还包括在所述镂空腔体内设置低介电常数材料，所述低介电常数材料的介电常数低于硅衬底。
9.如权利要求7所述的降低等效介电常数的转接板结构的制造方法，其特征在于，所述在第一布局布线层上方临时键合第一载板是通过激光可拆键合胶将所述第一载板粘贴在所述第一布局布线层上方。
10.如权利要求7所述的降低等效介电常数的转接板结构的制造方法，其特征在于，所述去除临时键合载板进一步包括：
从载板面进行激光照射；
去除载板；以及
进行清洗。
CN201911119080.1A 2019-11-15 2019-11-15 一种降低等效介电常数的硅基转接板结构及其制备方法 Pending CN110767554A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911119080.1A CN110767554A (zh) 2019-11-15 2019-11-15 一种降低等效介电常数的硅基转接板结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911119080.1A CN110767554A (zh) 2019-11-15 2019-11-15 一种降低等效介电常数的硅基转接板结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110767554A true CN110767554A (zh) 2020-02-07

Family

ID=69337905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911119080.1A Pending CN110767554A (zh) 2019-11-15 2019-11-15 一种降低等效介电常数的硅基转接板结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110767554A (zh)

Similar Documents

Publication Publication Date Title
TW586196B (en) System on a package fabricated on a semiconductor or dielectric wafer
KR102424009B1 (ko) 고속 데이터 송신을 위한 반도체 패키지 및 그 제조 방법
TWI446509B (zh) 具有覆蓋通孔之金屬墊之微電子元件
US8592932B2 (en) Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
TWI480996B (zh) 多功能及遮蔽之三維互連
EP1851797B1 (en) Device and method for fabricating double-sided soi wafer scale package with through via connections
US7863189B2 (en) Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
CN102468279B (zh) 集成电路装置及其制造方法
US7985620B2 (en) Method of fabricating via first plus via last IC interconnect
TWI511248B (zh) 多孔基材中之通路
WO2020010136A1 (en) Molded direct bonded and interconnected stack
US20210159163A1 (en) Selective interconnects in back-end-of-line metallization stacks of integrated circuitry
JP2012525696A (ja) 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体
CN110867429A (zh) 一种tsv转接板互连结构
CN104332455A (zh) 一种基于硅通孔的片上半导体器件结构及其制备方法
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
US20120193809A1 (en) Integrated circuit device and method for preparing the same
CN210467766U (zh) 一种降低等效介电常数的转接板结构
CN102496579B (zh) 一种在转接板上实现电绝缘的方法
CN110767554A (zh) 一种降低等效介电常数的硅基转接板结构及其制备方法
CN113629020B (zh) 一种毫米波封装结构及其制备方法
US11876077B2 (en) Semiconductor device and method of manufacturing the same
CN209804636U (zh) 半导体封装结构
Shorey et al. Glass solutions for wafer level packaging
TW202109693A (zh) 用於高速資料傳輸的半導體封裝及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination