TW202226396A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202226396A
TW202226396A TW110148271A TW110148271A TW202226396A TW 202226396 A TW202226396 A TW 202226396A TW 110148271 A TW110148271 A TW 110148271A TW 110148271 A TW110148271 A TW 110148271A TW 202226396 A TW202226396 A TW 202226396A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor wafer
insulating layer
inorganic insulating
layer
Prior art date
Application number
TW110148271A
Other languages
English (en)
Other versions
TWI841894B (zh
Inventor
大場隆之
Original Assignee
國立大學法人東京工業大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立大學法人東京工業大學 filed Critical 國立大學法人東京工業大學
Publication of TW202226396A publication Critical patent/TW202226396A/zh
Application granted granted Critical
Publication of TWI841894B publication Critical patent/TWI841894B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

一種半導體裝置的製造方法，具有以下工序：準備界定有複數個產品區域的第一基板，將半導體晶片積層體及半導體晶片固定於第一基板的一個面的各個產品區域；使第一基板的一個面的相反側即另一個面側薄化；在第一基板的另一個面形成第一無機絕緣層；形成貫通第一無機絕緣層及第一基板且與半導體晶片積層體的電極墊直接電連接的第一垂直佈線，並且形成貫通第一無機絕緣層及第一基板且與半導體晶片的電極墊直接電連接的第二垂直佈線；以及在第一無機絕緣層的與第一基板相反側的面形成將第一垂直佈線與第二垂直佈線直接電連接的第一水平佈線。

Description

半導體裝置及其製造方法
發明領域
本發明係關於半導體裝置及其製造方法。
發明背景
近年來，半導體應用產品作為智慧手機等的各種便攜機器用途等其小型化、薄化、輕量化正在急劇發展。另外，伴隨於此，搭載於半導體應用產品的半導體裝置亦要求小型化、高密度化。因此，提出了使複數個半導體晶片積層的半導體晶片積層體。被積層的半導體晶片例如為記憶體晶片(例如，參照特許文獻1)。 ＜先前技術文獻＞ ＜專利文獻＞
專利文獻1：日本特開2005-209814號公報
＜發明欲解決之問題＞
上述那樣的半導體晶片積層體例如安裝於中介層之上，並且藉由設於中介層的佈線與同樣安裝於中介層之上的其他的半導體晶片電連接。但是，由於設於中介層的佈線的絕緣層使用有機材料，因此若使佈線間距變窄則漏電流增加，從而佈線的高密度化困難。
另外，由於半導體晶片積層體和半導體晶片與中介層的連接利用凸塊(焊料凸塊等)，因此凸塊的接觸電阻、凸塊自身的電阻使佈線整體的電阻增加，而且凸塊的連接不良成為使佈線的可靠性降低的原因。
本發明是鑒於上述而成的，其課題在於，將半導體晶片積層體與半導體晶片連接的佈線的高密度化以及高可靠化。 ＜用於解決問題之手段＞
本半導體裝置的製造方法具有以下工序：準備界定有複數個產品區域的第一基板，以使各個電極墊形成側朝向該第一基板側的方式將半導體晶片積層體以及半導體晶片固定於該第一基板的一個面的各個該產品區域；使該第一基板的該一個面的相反側即另一個面側薄化；在該第一基板的另一個面形成第一無機絕緣層；形成貫通該第一無機絕緣層以及該第一基板且與該半導體晶片積層體的電極墊直接電連接的第一垂直佈線，並且形成貫通該第一無機絕緣層以及該第一基板且與該半導體晶片的電極墊直接電連接的第二垂直佈線；以及在該第一無機絕緣層的與該第一基板相反側的面形成將該第一垂直佈線的一部分與該第二垂直佈線的一部分直接電連接的第一水平佈線。 ＜發明之功效＞
根據公開的技術，將半導體晶片積層體與半導體晶片連接的佈線的高密度化以及高可靠化成為可能。
較佳實施例之詳細說明
以下，參照圖式對用於實施發明的方式進行說明。需要說明的是，在各圖中，對相同構成部分付與相同符號，有時省略重複的說明。 ＜第一實施方式＞ [半導體裝置的構造]
圖1是舉例示出第一實施方式的半導體裝置的剖視圖。參照圖1，第一實施方式的半導體裝置1具有基板10、半導體晶片積層體30、半導體晶片40、基板61、無機絕緣層71等、垂直佈線81a等、以及水平佈線層91等。
需要說明的是，在本申請中，俯視是指，自基板61的一個面的法線方向觀察對象物，俯視形狀是指，基板61的一個面的法線方向觀察對象物的形狀。
半導體晶片積層體30以及半導體晶片40以使各個電極墊形成側朝向基板61側的方式固定於基板61的一個面(在圖1中為下表面)。基板61例如為矽，但是亦可以使用鍺、藍寶石、玻璃等。基板61的厚度可以設定為例如約1μm～10μm。半導體晶片積層體30與半導體晶片40的彼此相對的側面的間隔可以設定為例如約10～100μm。
半導體晶片積層體30以及半導體晶片40的各個電極墊形成側可以藉由例如黏合層22固定於基板61的一個面。作為黏合層22的材料，可以使用例如主要組成為苯環丁烯的熱硬化性的絕緣性樹脂(例如，二乙烯基矽氧烷苯環丁烯：DVS-BCB)。另外，作為黏合層22的材料，亦可以使用主要組成為環氧類樹脂、丙烯酸類樹脂、聚醯亞胺類樹脂的熱硬化性的絕緣性樹脂、以及添加了二氧化矽等的固體微粉末的絕緣性複合材料等。黏合層22的厚度可以設定為例如約1μm～5μm。另外，作為黏合層22的材料，可以使用含有羥基的材料。在該情況下的黏合層22的厚度可以設定為例如約1nm～10nm。
在半導體晶片積層體30以及半導體晶片40的、各個電極墊形成側的相反側即背面側，固定有基板10。基板10例如為矽，但是亦可以使用鍺、藍寶石、玻璃、銅等的金屬等。基板10的厚度可以設定為任意的厚度。
半導體晶片積層體30以及半導體晶片40的各自的背面側可以藉由例如黏合層21固定於基板10。作為黏合層21的材料，例如，可以使用與黏合層22相同的材料。但是，黏合層21與黏合層22亦可以為不同的材料。黏合層21的厚度可以設定為例如約1μm～5μm。需要說明的是，半導體裝置1可以藉由去除基板10以及黏合層21而不具有基板10以及黏合層21。
於基板61的一個面設有覆蓋半導體晶片積層體30以及半導體晶片40的側面的樹脂層50。樹脂層50配置於基板61與基板10的彼此相對的面之間。作為樹脂層50的材料，可以使用例如主要組成為苯環丁烯(BCB)的熱硬化性的絕緣性樹脂。另外，作為樹脂層50的材料，亦可以使用主要組成為環氧類樹脂、丙烯酸類樹脂、聚醯亞胺系樹脂的熱硬化性的絕緣性樹脂、以及添加了二氧化矽等的固體微粉末的絕緣性複合材料等。
在基板61的一個面的相反側即另一個面(在圖1中為上表面)設有無機絕緣層71。作為無機絕緣層71的材料，可以使用例如SiO 2、SiON、Si 3N 4、以及包括多孔質的材料。無機絕緣層71的厚度可以設定為例如約0.1μm～0.5μm。無機絕緣層71只要能夠確保絕緣性即可，可以設定為較薄。由於半導體裝置1的彎曲與無機絕緣層71等的成膜溫度、厚度成比例，因此從降低半導體裝置1的彎曲的觀點出發，優選無機絕緣層71的厚度設定為能夠獲得絕緣耐性的最小厚度，具體而言設定為約100nm。對於無機絕緣層72～74亦相同。藉由將無機絕緣層71～74設定為較薄即約100nm，還能夠有助於半導體裝置1的整體的薄化。
設有垂直佈線81a，其貫通無機絕緣層71以及基板61，並且與半導體晶片積層體30的半導體晶片305的貫通電極37(參照後述圖2)直接電連接。另外，設有垂直佈線81b，其貫通無機絕緣層71以及基板61，並且與半導體晶片40的電極墊43直接電連接。在垂直佈線81a和81b與無機絕緣層71和基板61之間，設有絕緣層62。作為絕緣層62的材料，可以使用例如SiO 2、SiON、Si 3N 4等。絕緣層62的厚度可以設定為例如約0.05μm～0.5μm。在基板61具有電絕緣性的情況下，可以不使用絕緣層62。
在俯視中，垂直佈線81a以及81b的俯視形狀例如為圓形或多邊形。在垂直佈線81a以及81b的俯視形狀為圓形的情況下，垂直佈線81a以及81b的直徑可以設定為例如約0.5μm～5μm。需要說明的是，垂直佈線是指，在無機絕緣層、基板的內部相對於無機絕緣層、基板的表面大致垂直設置的佈線，但是並不表示其相對於無機絕緣層、基板的表面嚴格垂直。
在無機絕緣層71的與基板61相反側的面(在圖1中為上表面)上設有水平佈線層91。水平佈線層91包括將垂直佈線81a和垂直佈線81b直接電連接的水平佈線、以及僅與垂直佈線81a或垂直佈線81b直接電連接的電極墊。如後所述，垂直佈線81a、垂直佈線81b以及水平佈線層91可以在同一工序中一體形成，亦可以分開形成。
垂直佈線81a、81b以及水平佈線層91的材料例如為銅。垂直佈線81a、81b以及水平佈線層91可以為複數個金屬積層的構造。具體而言，例如，作為垂直佈線81a、81b以及水平佈線層91，可以使用在Ti層、TiN層之上積層Au層、Al層、Cu層等的積層體等。作為垂直佈線81a、81b以及水平佈線層91，亦可以使用在Ni層之上積層Au層的積層體、在Ni層之上依次積層Pd層和Au層的積層體、代替Ni而使用由Co、Ta、Ti、TiN等的高熔點金屬構成的層且在該層之上積層Cu層或Al層的積層體或鑲嵌結構狀的佈線等。
在水平佈線層91中，水平佈線以及電極墊的厚度可以設定為例如約0.5μm～5μm。在水平佈線層91中，水平佈線的線寬(line)/間隙(space)可以設定為例如約5μm/1μm、3μm/0.5μm、1μm/0.5μm。在水平佈線層91中，電極墊的直徑可以設定為例如與垂直佈線81a以及81b的直徑相同，或者可以設定為例如比垂直佈線81a以及81b的直徑大約0.5μm～5μm。電極墊的間距(pitch)可以設定為例如與水平佈線的間距相同。在水平佈線的線寬為3μm以下的情況下，電極墊尺寸可以設定為與水平佈線的線寬相同。
需要說明的是，水平佈線是指，在無機絕緣層、基板的表面、內部相對於無機絕緣層、基板的表面大致平行設置的佈線，但是並不表示相對於無機絕緣層、基板的表面嚴格平行。
在無機絕緣層71的與基板61相反側的面設有覆蓋水平佈線層91的無機絕緣層72。無機絕緣層72的材料、厚度可以設定為例如與無機絕緣層71相同。另外，設有貫通無機絕緣層72，並且與水平佈線層91的電極墊直接電連接的垂直佈線82a。另外，設有貫通無機絕緣層72，與水平佈線層91的電極墊直接電連接的垂直佈線82b。而且，在無機絕緣層72的與無機絕緣層71相反側的面(在圖1中為上表面)設有水平佈線層92。水平佈線層92包括將垂直佈線82a與垂直佈線82b直接電連接的水平佈線、以及僅與垂直佈線82a或垂直佈線82b直接電連接的電極墊。
如後所述，垂直佈線82a、垂直佈線82b以及水平佈線層92可以在同一工序中一體形成，亦可以分別形成。垂直佈線82a、82b以及水平佈線層92的材料、水平佈線層92中的水平佈線以及電極墊的厚度、水平佈線的線寬/間隙、水平佈線層92中的電極墊的直徑、間距可以設定為例如與垂直佈線81a、垂直佈線81b以及水平佈線層91的情況相同。
在無機絕緣層72的與無機絕緣層71相反側的面設有覆蓋水平佈線層92的無機絕緣層73。無機絕緣層73的材料、厚度可以設定為例如與無機絕緣層71相同。另外，設有貫通無機絕緣層73，並且與水平佈線層92的電極墊直接電連接的垂直佈線83a。另外，設有貫通無機絕緣層73，與水平佈線層92的電極墊直接電連接的垂直佈線83b。而且，在無機絕緣層73的與無機絕緣層72相反側的面(在圖1中為上表面)設有水平佈線層93。水平佈線層93包括將垂直佈線83a與垂直佈線83b直接電連接的水平佈線、以及僅與垂直佈線83b直接電連接的電極墊。
如後所述，垂直佈線83a、垂直佈線83b以及水平佈線層93可以在同一工序中一體形成，亦可以分別形成。垂直佈線83a、83b以及水平佈線層93的材料、水平佈線層93中的水平佈線以及電極墊的厚度、水平佈線的線寬/間隙、水平佈線層93中的電極墊的直徑、間距可以設定為例如與垂直佈線81a、垂直佈線81b以及水平佈線層91的情況相同。
在無機絕緣層73的與無機絕緣層72相反側的面設有覆蓋水平佈線層93的無機絕緣層74。無機絕緣層74的材料、厚度可以設定為例如與無機絕緣層71相同。另外，設有貫通無機絕緣層74，並且與水平佈線層93的電極墊直接電連接的垂直佈線84b。而且，在無機絕緣層74的與無機絕緣層73相反側的面(在圖1中為上表面)設有與垂直佈線84b直接電連接的電極墊94。電極墊94成為用於將半導體裝置1與其他的基板、其他的半導體裝置等電連接的外部連接端子。可以在無機絕緣層74的與無機絕緣層73相反側的面設置水平佈線。
如後所述，垂直佈線84b與電極墊94可以在同一工序中一體形成，亦可以分開形成。垂直佈線84b以及電極墊94的材料、電極墊94的直徑、間距可以設定為例如與垂直佈線81b以及水平佈線層91的電極墊的情況相同。
圖2是僅舉例示出圖1的半導體晶片積層體的局部放大剖視圖。參照圖1以及圖2，對半導體晶片積層體30以及半導體晶片40的構造進行說明。
半導體晶片積層體30具有半導體晶片30 1、30 2、30 3、30 4、以及30 5以使電極墊形成側朝向相同方向依次積層且不同的層的半導體晶片彼此藉由貫通電極37的連接而能夠傳遞信號以及供給電力的構造。半導體晶片積層體30能夠藉由晶圓堆疊(wafer-on-wafer)的技術進行製作。
半導體晶片30 1具有主體31、半導體積體電路32、以及電極墊33。另外，半導體晶片30 2、30 3、30 4、以及30 5各自具有主體31、半導體積體電路32、電極墊33、絕緣層36、以及貫通電極37。半導體晶片30 2、30 3、30 4、以及30 5各自的厚度可以設定為例如約5μm～15μm。半導體晶片30 1的厚度可以適當決定。
在半導體晶片30 1～30 5中，主體31例如由矽、氮化鎵、碳化矽等構成。半導體積體電路32例如在矽、氮化鎵、碳化矽等中形成有擴散層(未圖示)、絕緣層(未圖示)、通孔(未圖示)、以及佈線層(未圖示)等，其設於主體31的一個面側。
電極墊33藉由未圖示的絕緣膜(二氧化矽膜等)設於半導體積體電路32的上表面側。電極墊33與設於半導體積體電路32的佈線層(未圖示)電連接。電極墊33的俯視形狀可以設定為例如矩形、圓形等。在電極墊33的俯視形狀為圓形的情況下，電極墊33的直徑可以設定為例如約5μm～10μm。電極墊33的間距可以設定為例如與水平佈線層91的水平佈線的間距相同。
作為電極墊33，可以使用例如在Ti層、TiN層之上積層Au層、Al層、Cu層等的積層體等。作為電極墊33，亦可以使用在Ni層之上積層Au層的積層體、在Ni層之上依次積層Pd層和Au層的積層體、代替Ni而使用由Co、Ta、Ti、TiN等的高熔點金屬構成的層且在該層之上積層Cu層或Al層的積層體或鑲嵌結構狀的佈線等。
在半導體晶片30 2～30 5中，可以在主體31的背面設置成為障壁層的絕緣層。在該情況下，作為絕緣層的材料，例如可以使用SiO 2、SiON、Si 3N 4等。絕緣層的厚度可以設定為例如約0.05μm～0.5μm。在半導體晶片30 1～30 5中，通過在主體31的背面側形成絕緣層(障壁層)，能夠降低半導體晶片自背面側被金屬雜質污染的可能性，並且在下層配置半導體晶片的情況下，能夠與下層的半導體晶片絕緣。
雖然上下相鄰的半導體晶片不藉由例如黏合層等而直接接合，但是在需要的情況下(例如，半導體積體電路32的表面不平坦的情況等)可以藉由黏合層等進行接合。在除了最下層的各半導體晶片中，形成有貫通除了最下層的各半導體晶片而使成為基座的半導體晶片301的電極墊33的上表面露出的通孔，在通孔的內壁(側壁)中設有絕緣層36。作為絕緣層36的材料，可以使用例如SiO 2、SiON、Si 3N 4等。絕緣層36的厚度可以設定為例如約0.05μm～0.5μm。在通孔內，以與絕緣層36相接的方式填充有貫通電極37。另外，在主體31中事先埋設絕緣層，在該絕緣層比貫通電極37的直徑大的情況下，可以不使用絕緣層36。
位於絕緣層36內的貫通電極37的俯視形狀為例如圓形或多邊形。在位於絕緣層36內的貫通電極37的俯視形狀為圓形的情況下，其直徑可以設定為例如約0.5μm～5μm。位於電極墊33之上的貫通電極37的俯視形狀例如為圓形或多邊形。在位於電極墊33之上的貫通電極37的俯視形狀為圓形的情況下，其直徑可以設定為例如與位於絕緣層36內的貫通電極37的直徑相同、或者可以設定為例如比位於絕緣層36內的貫通電極37的直徑大約0.5μm～2μm。貫通電極37的間距可以設定為例如與水平佈線層91的水平佈線的間距相同。
貫通電極37的材料例如為銅。貫通電極37可以為複數個金屬積層的構造。具體而言，例如，作為貫通電極37，可以使用在Ti層、TiN層之上積層Au層、Al層、Cu層等的積層體等。作為貫通電極37，亦可以使用在Ni層之上積層Au層的積層體、在Ni層之上依次積層Pd層和Au層的積層體、代替Ni而使用由Co、Ta、Ti、TiN等的高熔點金屬構成的層且在該層之上積層Cu層或Al層的積層體或鑲嵌結構狀的佈線等。
如此，各個半導體晶片的電極墊33彼此藉由形成於電極墊33的上表面而且在通孔內隔著絕緣層36形成的貫通電極37直接電連接。需要說明的是，有時將電極墊33和貫通電極37的形成於電極墊33的上表面的部分一同僅稱為電極墊。另外，電極墊33與半導體積體電路32中包含的電晶體連接，在加工貫通電極37時，在貫通電極37的密度最好一樣的情況下，可以設定為即使不存在電晶體和上下基板的導通亦可以進行設置。即，可以存在未進行電連接的孤立的電極墊33、貫通電極37。藉由存在孤立的電極墊33、貫通電極37，能夠提高散熱性。
在半導體晶片30 1～30 5中，對於是否形成與電晶體連接的電極墊33，可以根據規格任意決定。由此，能夠使貫通電極37僅與積層的半導體晶片中的期望的半導體晶片連接。例如，能夠將相同的信號跳過第三層的半導體晶片而供給至第四層的半導體晶片、第二層的半導體晶片，或者將不同的信號供給至各層的半導體晶片。
半導體晶片30 1～30 5可以具有相同的功能，亦可以具有不同的功能。例如，可以將半導體晶片30 1～30 5全部設定為記憶體晶片。或者，可以將半導體晶片30 1～30 4設定為記憶體晶片，將半導體晶片30 5設定為邏輯晶片。另外，可以將半導體晶片30 1～30 3設定為記憶體晶片，將半導體晶片30 4設定為邏輯晶片，將半導體晶片30 5設定為控制器晶片。
另外，在半導體晶片積層體30中，雖然積層有5個半導體晶片，但是不限於此，可以積層任意個數的半導體晶片。
返回圖1，半導體晶片40具有主體41、半導體積體電路42、以及電極墊43。半導體晶片40的主體41、半導體積體電路42、電極墊43的材料等可以設定為例如與半導體晶片30 1～30 5的主體31、半導體積體電路32、電極墊33相同。半導體晶片40可以設定為例如邏輯晶片。 [半導體裝置的製造工序]
接下來，對第一實施方式的半導體裝置的製造工序進行說明。圖3～圖14是舉例示出第一實施方式的半導體裝置的製造工序的圖。
首先，在圖3所示工序中，準備未薄化的基板61。在基板61中，界定有複數個產品區域A、以及使各個產品區域A分離的劃線區域B。產品區域A例如縱橫排列。位於劃線區域B中的C表示切割刀等切斷基板61的位置(以下，稱為｢切斷位置C｣)。在此，作為一個例子，將基板61的材料設定為矽晶圓。基板61為例如圓形，直徑φ1為例如6英寸(約150mm)、8英寸(約200mm)、12英寸(約300mm)等。基板61厚度為例如0.625mm(φ1=6英寸的情況下)、0.725mm(φ1=8英寸的情況下)、0.775mm(φ1=12英寸的情況下)等。需要說明的是，在之後的圖4～圖14中，參照圖3中所示產品區域A的一個剖面進行說明。
接下來，在圖4所示工序中，以使各個電極墊形成側朝向基板61側(即面朝下狀態)的方式將半導體晶片積層體30以及半導體晶片40固定於基板61的一個面的各個產品區域A。基板61與半導體晶片積層體30以及半導體晶片40例如可以藉由黏合層22進行固定。對於黏合層22的材料等，與上述相同。黏合層22例如可以藉由旋轉塗布法形成於基板61的一個面。黏合層22亦可以替代旋轉塗布法而使用黏貼薄膜狀的黏合劑的方法等形成於基板61的一個面。需要說明的是，對於半導體晶片積層體30，能夠藉由晶圓堆疊的技術進行製作。
接下來，在圖5所示工序中，在基板61的一個面上，形成至少覆蓋固定於各個產品區域A的半導體晶片積層體30以及半導體晶片40的側面的樹脂層50。需要說明的是，在該工序中，只要能夠將半導體晶片積層體30的側面以及半導體晶片40的側面密封至在後述圖6所示工序中半導體晶片積層體30以及半導體晶片40薄化後半導體晶片積層體30的側面以及半導體晶片40的側面被樹脂層50完全密封的位置即可。但是，亦可以以覆蓋半導體晶片積層體30的側面和背面、以及半導體晶片40的側面和背面的方式形成樹脂層50。
對於樹脂層50的材料等，如上所述。例如藉由壓縮成形法在基板61之上填充後，加熱至規定的硬化溫度之上而使其硬化，從而形成樹脂層50。需要說明的是，樹脂層50可以代替壓縮成形法而使用刮勺法以形成，亦可以使用黏貼薄膜狀的樹脂的方法以形成。
接下來，在圖6所示工序中，藉由研磨機等對樹脂層50的不需要部分、以及固定於各個產品區域A中的半導體晶片積層體30以及半導體晶片40的背面側進行磨削，使固定於各個產品區域A的半導體晶片積層體30以及半導體晶片40的背面側薄化且露出。由此，半導體晶片積層體30以及半導體晶片40薄化，並且薄化後的半導體晶片積層體30以及半導體晶片40的側面被樹脂層50密封。此時，可以並用乾式拋光、CMP(Chemical Mechanical Polishing)、濕式蝕刻等。在圖6所示積層數的情況下，薄化後的半導體晶片積層體30以及半導體晶片40的厚度可以設定為例如約20μm～50μm。需要說明的是，各個半導體晶片30 1～30 5的最小厚度、以及半導體晶片40的最小厚度可以設定為4μm。
接下來，在圖7所示工序中，準備成為支承體的基板10，在固定於各個產品區域A的半導體晶片積層體30以及半導體晶片40的、各個電極墊形成側的相反側即背面側，固定基板10。在此，作為一個例子，將基板10設定為矽晶圓。基板10的厚度可以設定為例如與薄化前的基板61的厚度相同。基板10與半導體晶片積層體30以及半導體晶片40例如可以藉由黏合層21進行固定。對於黏合層21的材料等，如上所述。黏合層21可以藉由例如與黏合層22相同的方法形成於半導體晶片積層體30和半導體晶片40的背面之上、以及樹脂層50之上。
接下來，在圖8所示工序中，藉由研磨機等對基板61的另一個面側進行磨削，使基板61的另一個面側薄化。此時，可以並用乾式拋光、CMP、濕式蝕刻等。薄化後的基板61的厚度可以設定為例如約1μm～10μm。藉由將薄化後的基板61的厚度設定為約1μm～10μm，通孔的加工時間大幅縮短，藉由薄化，縱橫比得到緩和，埋入性、覆蓋率得到改善。需要說明的是，圖8所示構造以與圖7所示構造體上下反轉的狀態進行繪圖。
接下來，在圖9所示工序中，在基板61的另一個面形成無機絕緣層71。對於無機絕緣層71的材料、厚度，與上述相同。無機絕緣層71例如可以藉由電漿CVD法等形成。無機優選絕緣層71在藉由例如DHF(Dilute Hydrogen Fluoride)洗淨、氬濺射使基板61的表面露出後形成。由此，能夠形成膜密度較大、且耐濕性以及電絕緣耐性優異的無機絕緣層71。需要說明的是，僅對於晶圓形狀能夠進行旋轉塗布，但是有機絕緣層膜密度較小，耐濕性、電絕緣耐性不充分，亦不具備微細加工性。另外，藉由旋轉塗布進行塗布的有機絕緣層在塗布後需要藉由熱處理進行緻密化。與此相對，無機絕緣層71在具備微細加工性這點比有機絕緣層優異，另外，由於膜密度較大，因此在不需要藉由熱處理進行緻密化這點亦比有機絕緣層優異。
接下來，在圖10所示工序中，形成通孔71x以及71y。通孔71x以貫通無機絕緣層71以及基板61，並且使半導體晶片積層體30的半導體晶片30 5的貫通電極37的表面露出的方式形成。通孔71y以貫通無機絕緣層71以及基板61，並且使半導體晶片40的電極墊43的表面露出的方式形成。通孔71x以及71y可以藉由例如乾式蝕刻等形成。通孔71x以及71y例如俯視為圓形，其直徑可以設定為例如約0.5μm～5μm。
接下來，在圖11所示工序中，形成垂直佈線81a、81b以及水平佈線層91。垂直佈線81a、81b以及水平佈線層91可以藉由例如鑲嵌佈線而一體形成。在該情況下，首先，在無機絕緣層71的上表面形成與無機絕緣層71相比蝕刻耐性較高的絕緣膜(例如，膜厚約10nm～50nm的SiN膜等)，而且在絕緣膜之上形成與水平佈線層91相同厚度的掩膜層(例如，SiO 2膜等)。然後，對掩膜層實施蝕刻加工，形成使垂直佈線81a、81b以及水平佈線層91的形成區域開口的開口部。
接下來，形成覆蓋通孔71x以及71y的內壁面的絕緣層62。例如藉由電漿CVD法等形成連續覆蓋通孔71x和71y的內壁面、以及在通孔71x和71y內露出的貫通電極37和電極墊43的上表面的絕緣層，並且藉由RIE(Reactive Ion Etching)等去除覆蓋通孔71x以及71y的內壁面的部分之外的部分，從而形成絕緣層62。
接下來，例如，藉由濺射法等形成連續覆蓋自掩膜層的開口部露出的部分的障壁層(例如，Ta/TaN層、Ti/TiN層等)，而且藉由濺射法等在障壁層之上形成供電層(例如，Cu層等)。接下來，藉由經由供電層進行供電的電解電鍍法，於在掩膜層的開口部內露出的供電層之上形成電解電鍍層(例如，Cu層等)。電解電鍍層填埋通孔71x以及71y內且自掩膜層的上表面突出。並且，藉由CMP等使自掩膜層的上表面突出的電解電鍍層的上表面側平坦化。之後，去除掩膜層。在去除掩膜層時，在掩膜層的下層形成的絕緣膜成為蝕刻停止層。如上所述，可以在供電層之上一體形成積層有電解電鍍層的垂直佈線81a、81b以及水平佈線層91。
需要說明的是，可以分別形成垂直佈線81a、81b以及水平佈線層91。在該情況下，例如，與上述相同，在形成絕緣層62後，藉由與上述相同的電解電鍍法，在通孔71x以及71y內形成垂直佈線81a以及81b。需要說明的是，在垂直佈線81a以及81b中，自無機絕緣層71的上表面突出的部分藉由CMP等平坦化。接下來，藉由濺射法等形成連續覆蓋無機絕緣層71的上表面、垂直佈線81a以及81b的上端面的障壁層(例如，Ta/TaN、Ti/TiN等)，而且藉由濺射法等在障壁層之上形成金屬層(例如，Al等)。並且，藉由光刻法使金屬層以及障壁層圖案化，從而形成水平佈線層91。
接下來，在圖12所示工序中，將圖9～圖11的工序重複需要的次數。但是，不形成絕緣層62。即，藉由與圖9相同的方法，在無機絕緣層71的與基板61相反側的面(在圖12中為上表面)形成覆蓋水平佈線層91的無機絕緣層72。並且，在形成貫通無機絕緣層72的通孔後，例如藉由鑲嵌佈線使垂直佈線82a、82b以及水平佈線層92一體形成。接下來，在無機絕緣層72的與無機絕緣層71相反側的面(在圖12中為上表面)形成覆蓋水平佈線層92的無機絕緣層73。並且，在形成貫通無機絕緣層73的通孔後，例如藉由鑲嵌佈線使垂直佈線83a、83b以及水平佈線層93一體形成。接下來，在無機絕緣層73的與無機絕緣層72相反側的面(在圖12中為上表面)形成覆蓋水平佈線層93的無機絕緣層74。並且，在形成貫通無機絕緣層74的通孔後，例如藉由鑲嵌佈線使垂直佈線84b以及電極墊94一體形成。藉由該工序，半導體晶片積層體30的貫通電極37與半導體晶片40的電極墊43的需要的部分彼此藉由垂直佈線81a～83a、垂直佈線81b～83b、以及水平佈線層91～93的水平佈線電連接。
需要說明的是，如在圖11的工序中說明的那樣，可以分別形成垂直佈線82a、82b以及水平佈線層92。另外，可以分別形成垂直佈線83a、83b以及水平佈線層93。另外，可以分別形成垂直佈線84b和電極墊94。另外，其可以與鑲嵌佈線適當組合。例如，可以分別形成垂直佈線81a、81b以及水平佈線層91，將第二層之後的佈線、即垂直佈線82a、82b以及水平佈線層92、垂直佈線83a、83b以及水平佈線層93、垂直佈線84b以及電極墊94設定為鑲嵌佈線。
接下來，在圖12所示工序之後，藉由切割刀等將圖12所示構造體在切斷位置C切斷而使其單片化，從而製造多個圖1所示半導體裝置1。需要說明的是，在單片化之前，可以設置去除基板10的至少一部分的工序。例如，如圖13所示，可以藉由研磨機等對基板10的背面側進行磨削，使基板10薄化。或者，如圖14所示，可以藉由研磨機等對基板10以及黏合層21進行磨削而將其去除，進一步對半導體晶片積層體30、半導體晶片40、以及樹脂層50的背面側進行磨削，使半導體晶片積層體30、半導體晶片40、以及樹脂層50薄化。藉由追加這些工序，可以使半導體裝置1的整體薄化。
如此，在半導體裝置1中，作為用於設置將半導體晶片積層體30與半導體晶片40電連接的佈線的絕緣層，使用無機絕緣層71～74，並不使用使用了有機材料的絕緣層。並且，使用無機絕緣層71～74，在晶圓級別進行包括垂直佈線以及水平佈線的多層佈線。由此，能夠減少多層佈線間的漏電流，進行高密度化。
在半導體裝置1中，藉由在晶圓級別進行多層佈線，並且不藉由以往用於連接的凸塊而進行電連接，能夠消除凸塊的電阻和凸塊的寄生電容。例如，以往的佈線與凸塊的系列電阻為約100mΩ，與此相對，在半導體裝置1中能夠設定為約70mΩ。即，在半導體裝置1中，與以往相比能夠將水平佈線的電阻削減約30%。
另外，在半導體裝置1中，藉由在晶圓級別進行多層佈線，能夠將水平佈線的線寬/間隙設定為約5μm/1μm、3μm/0.5μm、1μm/0.5μm。以往，由於水平佈線的線寬/間隙為約2μm/2μm，因此在半導體裝置1中，能夠使水平佈線的整合程度最大提高至以往的約4倍，水平佈線的密度與多層化的數量成比例增加，將半導體晶片積層體30與半導體晶片40連接的佈線的高密度化成為可能。
由此，在半導體裝置1中，由於能夠擴大資料匯流排的位元寬度，寬頻化(頻寬的擴大)成為可能。例如，藉由將無機絕緣層每1層的佈線密度設定為4倍而進行4層化，能夠將頻寬擴大至16倍。換言之，若為相同頻寬，則能夠以1/16的周波數傳遞資料，能夠將耗費電力削減至1/16。
另外，在半導體裝置1中，不使用凸塊，而是將形成於無機絕緣層71～74的垂直佈線與半導體晶片積層體30和半導體晶片40的各個電極墊直接電連接。由此，佈線電阻減小，能夠以低耗費電力實現寬頻的半導體裝置1。另外，藉由取消使用凸塊的機械連接，對於將半導體晶片積層體30與半導體晶片40連接的佈線，能夠實現對於溫度應力等的高可靠化。
另外，以往垂直佈線的長度為約50μm，與此相對，在半導體裝置1中可以設定為約10μm。其結果，在半導體裝置1中，若將垂直佈線的截面積設定為固定，則能夠將垂直佈線每一層的電阻設定為以往的1/5。 ＜第一實施方式的變形例1＞
在第一實施方式的變形例1中，示出了在形成於基板的凹部中固定半導體晶片積層體以及半導體晶片的例子。需要說明的是，在第一實施方式的變形例1中，有時省略對於與已經說明的實施方式相同的構成部件的說明。
圖15是舉例示出第一實施方式的變形例1的半導體裝置的剖視圖。參照圖15，第一實施方式的變形例1的半導體裝置1A在基板61被置換為基板61A這點與半導體裝置1(參照圖1等)不同。
在基板61A的一個面(在圖15中為下表面)設有在基板10側開口的凹部61x。凹部61x的俯視形狀例如為矩形。凹部61x的側壁的厚度可以設定為例如約20μm～100μm。半導體晶片積層體30以及半導體晶片40以使各個電極墊形成側朝向凹部61x的底面側的方式固定於凹部61x內。在基板61A中，可以在包圍半導體晶片積層體30以及半導體晶片40的外周側的部分(成為凹部61x的側壁的部分)事先埋設例如Cu佈線。或者，可以在半導體晶片積層之後，藉由以上說明的佈線形成方法形成Cu佈線。這些佈線根據需要可以作為用於電源供給、用於使熱傳遞變好的佈線進行利用。
圖16～圖18是舉例示出第一實施方式的變形例1的半導體裝置的製造工序的圖。
首先，在圖16所示工序中，準備未薄化的基板61A。在基板61A中界定有複數個產品區域A、以及用於使各個產品區域A分離的劃線區域B。產品區域A例如縱橫排列。位於劃線區域B中的C表示切割刀等切斷基板61A的位置(以下，稱為｢切斷位置C｣)。在各個產品區域A分別設有一個凹部61x，凹部61x的側壁的部分成為切斷位置C。凹部61x例如藉由在平坦的基板61A實施RIE(Reactive Ion Etching)等以形成。
在此，作為一個例子，將基板61的材料設定為矽晶圓。基板61為例如圓形，直徑φ1為例如6英寸(約150mm)、8英寸(約200mm)、12英寸(約300mm)等。基板61厚度為例如0.625mm(φ1=6英寸的情況下)、0.725mm(φ1=8英寸的情況下)、0.775mm(φ1=12英寸的情況下)等。需要說明的是，在之後的圖17以及圖18中，參照圖16中所示產品區域A的一個剖面進行說明。
接下來，在圖17所示工序中，以使各個電極墊形成側朝向凹部61x的底面側(即在面朝下狀態下)的方式，將半導體晶片積層體30以及半導體晶片40固定於在基板61A的各個產品區域A中形成的凹部61x。基板61A與半導體晶片積層體30和半導體晶片40可以藉由例如黏合層22進行固定。對於黏合層22的材料、形成方法等，如上所述。
接下來，在圖18所示工序中，形成覆蓋在基板61A的各個產品區域A中形成的凹部61x中固定的半導體晶片積層體30以及半導體晶片40的至少側面的樹脂層50。需要說明的是，在該工序中，與第一實施方式相同，只要能夠將半導體晶片積層體30的側面以及半導體晶片40的側面密封至在半導體晶片積層體30以及半導體晶片40薄化後半導體晶片積層體30的側面以及半導體晶片40的側面被樹脂層50完全密封的位置即可。但是，亦可以以覆蓋半導體晶片積層體30的側面和背面、以及半導體晶片40的側面和背面的方式形成樹脂層50。例如，樹脂層50可以以填充凹部61x的方式形成。對於樹脂層50的材料、形成方法等，與上述相同。
之後，執行與第一實施方式的圖6～圖12相同的工序，在切斷位置C藉由切割刀等進行切斷而進行單片化，從而製造多個圖15所示半導體裝置1A。需要說明的是，與第一實施方式的圖13以及圖14相同，在單片化之前，可以設置去除基板10的至少一部分的工序。藉由追加這些工序，可以使半導體裝置1A的整體薄化。
如此，藉由在基板61A的產品區域A設置凹部61x，在凹部61x內固定半導體晶片積層體30以及半導體晶片40，能夠將樹脂層50的體積設定為比第一實施方式小。若樹脂層50的體積較大，則存在因樹脂層50的較大的應力而基板變形的情況。藉由設置凹部61x，能夠提高基板61A的強度且能夠減小樹脂層50的體積，因此能夠抑制基板61A的變形。
即，藉由設置俯視形狀為矩形的凹部61x，不需要在劃線區域中設置的樹脂層50。樹脂層50例如在有機材料中填充二氧化矽等的填充材，熱膨脹係數較大，與半導體裝置的部分的體積、用於部件的黏合的黏合層的體積相比成為大幾位的體積。亦就是說，由於在樹脂層中因溫度變化產生較大的應力，因此在填充樹脂層後的施加溫度的工藝中晶圓較大彎曲。若彎曲較大，則容易產生無法成膜、無法進行光刻、圖案化等的故障。藉由不需要劃線區域中設置的樹脂層50，樹脂層50整體的體積較小，從而能夠降低應力，能夠抑制晶圓的彎曲。
以上，對優選實施方式等進行了詳細說明，但是不限於上述實施方式等，只要不脫離申請專利範圍中記載的範圍，可以對上述實施方式等施加各種變形以及置換。
例如，在上述實施方式中，示出了在基板之上固定半導體晶片積層體和半導體晶片，並且藉由垂直佈線和水平佈線將兩者電連接的例子。但是，可以在基板之上固定半導體晶片積層體和第二半導體晶片積層體固定，並且藉由垂直佈線和水平佈線將兩者電連接。亦就是說，可以代替與半導體晶片積層體並列設置的半導體晶片，將第二半導體晶片積層體以使電極墊形成側朝向基板側的方式進行固定。
另外，在上述實施方式中，雖然以使用俯視為圓形的半導體基板(矽晶圓)的情況為例進行了說明，但是半導體基板不限於俯視為圓形，例如可以使用俯視為長方形等的板狀的半導體基板。
另外，半導體基板的材料不限於矽，可以使用例如鍺、藍寶石等。
1,1A:半導體裝置 10,61,61A:基板 21,22:黏合層 30:半導體晶片積層體 30 1,30 2,30 3,30 4,30 5,40:半導體晶片 31,41:主體 32,42:半導體積體電路 33,43,94:電極墊 36,44,62:絕緣層 37:貫通電極 50:樹脂層 61x:凹部 71,72,73,74:無機絕緣層 71x,71y,74x:通孔 81a,81b,82a,82b,83a,83b,84b:垂直佈線 91,92,93:水平佈線層
[圖1]是舉例示出第一實施方式的半導體裝置的剖視圖。 [圖2]是僅舉例示出圖1的半導體晶片積層體的局部放大剖視圖。 [圖3]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其1)。 [圖4]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其2)。 [圖5]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其3)。 [圖6]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其4)。 [圖7]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其5)。 [圖8]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其6)。 [圖9]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其7)。 [圖10]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其8)。 [圖11]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其9)。 [圖12]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其10)。 [圖13]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其11)。 [圖14]是舉例示出第一實施方式的半導體裝置的製造工序的圖(其12)。 [圖15]是舉例示出第一實施方式的變形例1的半導體裝置的剖視圖。 [圖16]是舉例示出第一實施方式的變形例1的半導體裝置的製造工序的圖(其1)。 [圖17]是舉例示出第一實施方式的變形例1的半導體裝置的製造工序的圖(其2)。 [圖18]是舉例示出第一實施方式的變形例1的半導體裝置的製造工序的圖(其3)。
10,61:基板
21,22:黏合層
30:半導體晶片積層體
40:半導體晶片
94:電極墊
62:絕緣層
50:樹脂層
71,72,73,74:無機絕緣層
81a,81b,82a,82b,83a,83b,84b:垂直佈線
91,92,93:水平佈線層
C:切斷位置

Claims (13)

  1. 一種半導體裝置的製造方法，具有以下工序： 準備界定有複數個產品區域的第一基板，以使各個電極墊形成側朝向該第一基板側的方式將半導體晶片積層體以及半導體晶片固定於該第一基板的一個面的各個該產品區域； 使該第一基板的該一個面的相反側即另一個面側薄化； 在該第一基板的另一個面形成第一無機絕緣層； 形成貫通該第一無機絕緣層以及該第一基板且與該半導體晶片積層體的電極墊直接電連接的第一垂直佈線，並且形成貫通該第一無機絕緣層以及該第一基板且與該半導體晶片的電極墊直接電連接的第二垂直佈線；以及 在該第一無機絕緣層的與該第一基板相反側的面形成將該第一垂直佈線的一部分與該第二垂直佈線的一部分直接電連接的第一水平佈線。
  2. 如請求項1之半導體裝置的製造方法，其進一步具有以下工序： 在該第一無機絕緣層的與該第一基板相反側的面形成覆蓋該第一水平佈線的第二無機絕緣層； 形成貫通該第二無機絕緣層且與該第一垂直佈線的一部分直接電連接的第三垂直佈線，並且形成貫通該第二無機絕緣層且與該第二垂直佈線的一部分直接電連接的第四垂直佈線；以及 在該第二無機絕緣層的與該第一無機絕緣層相反側的面形成將該第三垂直佈線的一部分與該第四垂直佈線的一部分直接電連接的第二水平佈線。
  3. 如請求項1或2之半導體裝置的製造方法，其進一步具有在該第一基板的一個面形成至少覆蓋固定於各個該產品區域的該半導體晶片積層體以及該半導體晶片的側面的樹脂層的工序。
  4. 如請求項1至3中任一項之半導體裝置的製造方法，其進一步具有使固定於各個該產品區域的該半導體晶片積層體以及該半導體晶片的背面側薄化的工序。
  5. 如請求項1至4中任一項之半導體裝置的製造方法，其中， 在該第一基板的各個該產品區域形成凹部， 在以使該各個電極墊形成側朝向該第一基板側的方式進行固定的工序中， 以使各個電極墊形成側朝向該凹部的底面側的方式將該半導體晶片積層體以及該半導體晶片固定於各個該凹部。
  6. 如請求項1至5中任一項之半導體裝置的製造方法，其中， 在使該第一基板的另一個面側薄化的工序之前， 具有在固定於各個該產品區域的該半導體晶片積層體以及該半導體晶片的、各個該電極墊形成側的相反側即背面側固定第二基板的工序。
  7. 如請求項6之半導體裝置的製造方法，其中， 在形成該第一水平佈線的工序之後， 具有去除該第二基板的至少一部分的工序。
  8. 如請求項1至7中任一項之半導體裝置的製造方法，其中， 在將該半導體晶片積層體以及該半導體晶片固定於該第一基板的一個面的工序中，代替該半導體晶片而以使電極墊形成側朝向該第一基板側的方式將第二半導體晶片積層體固定於該第一基板的一個面。
  9. 一種半導體裝置，具有： 第一基板； 半導體晶片積層體以及半導體晶片，其以使各個電極墊形成側朝向該第一基板側的方式固定於該第一基板的一個面； 第一無機絕緣層，其設於該第一基板的一個面的相反側即另一個面； 第一垂直佈線，其貫通該第一無機絕緣層以及該第一基板，並且與該半導體晶片積層體的電極墊直接電連接； 第二垂直佈線，其貫通該第一無機絕緣層以及該第一基板，並且與該半導體晶片的電極墊直接電連接；以及 第一水平佈線，其設於該第一無機絕緣層的與該第一基板相反側的面，並且將該第一垂直佈線的一部分與該第二垂直佈線的一部分直接電連接。
  10. 如請求項9之半導體裝置，其進一步具有： 第二無機絕緣層，其設於該第一無機絕緣層的與該第一基板相反側的面，並且覆蓋該第一水平佈線； 第三垂直佈線，其貫通該第二無機絕緣層，並且與和該第一水平佈線未連接的該第一垂直佈線的一部分直接電連接； 第四垂直佈線，其貫通該第二無機絕緣層，並且與和該第一水平佈線未連接的該第二垂直佈線的一部分直接電連接；以及 第二水平佈線，其設於該第二無機絕緣層的與該第一無機絕緣層相反側的面，並且將該第三垂直佈線的一部分與該第四垂直佈線的一部分直接電連接。
  11. 如請求項9或10之半導體裝置，其進一步具有設於該第一基板的一個面且覆蓋該半導體晶片積層體以及該半導體晶片的側面的樹脂層。
  12. 如請求項9至11中任一項之半導體裝置，其中， 在該第一基板的一個面設置凹部， 該半導體晶片積層體以及該半導體晶片以使各個電極墊形成側朝向該凹部的底面側的方式固定於該凹部內。
  13. 如請求項9至12中任一項之半導體裝置，其中， 第二半導體晶片積層體代替該半導體晶片而以使電極墊形成側朝向該第一基板側的方式被固定。
TW110148271A 2020-12-25 2021-12-22 半導體裝置及其製造方法 TWI841894B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020217061A JP2022102371A (ja) 2020-12-25 2020-12-25 半導体装置及びその製造方法
JP2020-217061 2020-12-25

Publications (2)

Publication Number Publication Date
TW202226396A true TW202226396A (zh) 2022-07-01
TWI841894B TWI841894B (zh) 2024-05-11

Family

ID=

Also Published As

Publication number Publication date
US12002781B2 (en) 2024-06-04
JP2022102371A (ja) 2022-07-07
US20220208710A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
TWI671814B (zh) 堆疊晶粒和形成接合結構的方法
TWI546915B (zh) 多重中介層基板電路組件以及其製造方法
US9899281B2 (en) Integrated circuits protected by substrates with cavities, and methods of manufacture
US9252127B1 (en) Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
JP4865197B2 (ja) 半導体装置およびその製造方法
TWI411084B (zh) 半導體元件與其形成方法
TW201822311A (zh) 用於散熱的封裝結構的製造方法
JP5091221B2 (ja) 半導体装置
JP2007180529A (ja) 半導体装置およびその製造方法
TWI418000B (zh) 半導體結構及其形成方法
TW202234536A (zh) 半導體封裝及封裝組件及製造方法
TW201539596A (zh) 中介體及其製造方法
JP2008135553A (ja) 基板積層方法及び基板が積層された半導体装置
WO2024066466A1 (zh) 集成电路封装结构及制备方法
US20060267190A1 (en) Semiconductor device, laminated semiconductor device, and method for producing semiconductor device
JP5171726B2 (ja) 半導体装置
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
TWI790702B (zh) 半導體封裝及製造半導體封裝的方法
TWI773400B (zh) 半導體元件及其製造方法
TW202226396A (zh) 半導體裝置及其製造方法
TWI841894B (zh) 半導體裝置及其製造方法
TWI820545B (zh) 半導體裝置及其製造方法
KR20230043271A (ko) 반도체 칩 및 반도체 패키지
TWI822153B (zh) 封裝結構及其形成方法
TW202403984A (zh) 半導體封裝