CN112366139B - 一种用于5g移动终端的存储元件封装及其形成方法 - Google Patents

一种用于5g移动终端的存储元件封装及其形成方法 Download PDF

Info

Publication number
CN112366139B
CN112366139B CN202011251335.2A CN202011251335A CN112366139B CN 112366139 B CN112366139 B CN 112366139B CN 202011251335 A CN202011251335 A CN 202011251335A CN 112366139 B CN112366139 B CN 112366139B
Authority
CN
China
Prior art keywords
wiring layer
resin layer
layer
resin
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011251335.2A
Other languages
English (en)
Other versions
CN112366139A (zh
Inventor
侯新飞
崔文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Mingzhang Semiconductor Technology Co ltd
Original Assignee
Suzhou Mingzhang Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Mingzhang Semiconductor Technology Co ltd filed Critical Suzhou Mingzhang Semiconductor Technology Co ltd
Priority to CN202011251335.2A priority Critical patent/CN112366139B/zh
Publication of CN112366139A publication Critical patent/CN112366139A/zh
Application granted granted Critical
Publication of CN112366139B publication Critical patent/CN112366139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种用于5G移动终端的存储元件封装及其形成方法，在本发明的用于5G移动终端的存储元件封装的形成过程中，通过在相邻的存储元件之间设置一层树脂层，并通过设置各存储元件之间的树脂层的厚度逐渐减少，一方面可以确保在存储元件安装时避免存储元件之间直接接触，进而降低存储元件碎裂的风险，且通过优化各存储元件的表面的树脂层具体厚度范围，确保存储元件封装的承载性能的同时，尽量减少整个存储元件封装厚度，实现了小型化存储元件封装的设计。且通过设置各布线层的一部分嵌入到各树脂层周边的凹槽中，进而在存储元件封装的两侧面分别设置控制芯片和缓存芯片，有效提高了整个存储元件封装的集成度。

Description

一种用于5G移动终端的存储元件封装及其形成方法
技术领域
本发明涉及半导体存储元件封装领域，特别是涉及一种用于5G移动终端的存储元件封装及其形成方法。
背景技术
第五代移动通信技术(简称5G或5G技术)是最新一代蜂窝移动通信技术，也是继4G、3G和2G系统之后的延伸。5G的性能目标是高数据速率、减少延迟、节省能源、降低成本、提高系统容量和大规模设备连接。近年来，5G技术已经成为通信业和学术界探讨的热点。由于移动数据的需求爆炸式增长，现有移动通信系统难以满足未来需求，急需研发新一代5G系统。而随着5G技术的快速发展，相关的中央处理器芯片、存储芯片等半导体元件的封装技术也要向“低功率、高运算速度、高可靠性、高密度”方面发展。其中，如何改变现有的存储元件封装的结构，以提高存储元件封装的综合性能，这引起了人们的重视。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种用于5G移动终端的存储元件封装及其形成方法。
为实现上述目的，本发明提出的一种用于5G移动终端的存储元件封装的形成方法，包括以下步骤：
(1)提供第一临时基板，在所述第一临时基板上设置第一树脂层，在所述第一树脂层的周边设置第一凹槽，接着在所述第一树脂层上形成第一布线层，所述第一布线层的一部分嵌入到所述第一凹槽中，接着在所述第一树脂层上设置第一存储元件，使得所述第一存储元件直接电连接至所述第一布线层。
(2)接着在所述第一树脂层上设置第二树脂层，使得所述第二树脂层覆盖所述第一存储元件，接着对所述第二树脂层的表面进行减薄处理，使得减薄后的所述第一存储元件的表面的所述第二树脂层的厚度为20-30微米，接着在所述第二树脂层的周边设置第二凹槽，接着所述第二树脂层上形成第二布线层，所述第二布线层的一部分嵌入到所述第二凹槽中，接着在所述第二树脂层上设置第二存储元件，使得所述第二存储元件直接电连接至所述第二布线层。
(3)接着在所述第二树脂层上设置第三树脂层，使得所述第三树脂层覆盖所述第二存储元件，接着对所述第三树脂层的表面进行减薄处理，使得减薄后的所述第二存储元件的表面的所述第三树脂层的厚度为10-20微米，接着在所述第三树脂层的周边设置第三凹槽，接着所述第三树脂层上形成第三布线层，所述第三布线层的一部分嵌入到所述第三凹槽中，接着在所述第三树脂层上设置第三存储元件，使得所述第三存储元件直接电连接至所述第三布线层。
(4)接着在所述第三树脂层上设置第四树脂层，使得所述第四树脂层覆盖所述第三存储元件，接着对所述第四树脂层的表面进行减薄处理，使得减薄后的所述第三存储元件的表面的所述第四树脂层的厚度为5-10微米，接着在所述第四树脂层的周边设置第四凹槽，接着所述第四树脂层上形成第四布线层，所述第四布线层的一部分嵌入到所述第四凹槽中，接着在所述第四树脂层上设置第四存储元件，使得所述第四存储元件直接电连接至所述第四布线层。
(5)接着在所述第四树脂层上设置第五树脂层，使得所述第五树脂层覆盖所述第四存储元件，接着对所述第五树脂层的表面进行减薄处理，使得减薄后的所述第四存储元件的表面的所述第五树脂层的厚度为150-300微米。
(6)接着将所述第一临时基板旋转90度，然后在所述第一、第二、第三、第四、第五树脂层的第一侧面形成第五布线层，所述第五布线层与所述第一、第二、第三、第四凹槽中的所述第一、第二、第三、第四布线层直接连接，接着在所述第五布线层上设置控制芯片，接着在所述第五布线层上形成第六树脂层，所述第六树脂层覆盖所述控制芯片和所述第五布线层。
(7)接着将所述第一临时基板旋转180度，然后在所述第一、第二、第三、第四、第五树脂层的第二侧面形成第六布线层，所述第六布线层与所述第一、第二、第三、第四凹槽中的所述第一、第二、第三、第四布线层直接连接，接着在所述第六布线层上设置缓存芯片，接着在所述第六布线层上形成第七树脂层，所述第七树脂层覆盖所述缓存芯片和所述第六布线层。
(8)接着去除所述第一临时基板，在对应所述第一凹槽的所述第一树脂层中形成第一通孔，接着在所述第一通孔中形成导电凸块，使得所述导电凸块与所述第一布线层直接电连接。
作为优选，在所述步骤(1)中，所述第一存储元件具有面向所述第一布线层的第一导电焊盘，在所述第一布线层中形成第一贯穿孔，将导电焊料设置于所述第一贯穿孔中，进而使得所述第一导电焊盘通过导电焊料电连接至所述第一布线层。
作为优选，在所述步骤(2)中，所述第二存储元件具有面向所述第二布线层的第二导电焊盘，在所述第二布线层中形成第二贯穿孔，将导电焊料设置于所述第二贯穿孔中，进而使得所述第二导电焊盘通过导电焊料电连接至所述第二布线层，所述第二布线层的厚度小于所述第一布线层的厚度。
作为优选，在所述步骤(3)中，所述第三存储元件具有面向所述第三布线层的第三导电焊盘，在所述第三布线层中形成第三贯穿孔，将导电焊料设置于所述第三贯穿孔中，进而使得所述第三导电焊盘通过导电焊料电连接至所述第三布线层，所述第三布线层的厚度小于所述第二布线层的厚度。
作为优选，在所述步骤(4)中，所述第四存储元件具有面向所述第四布线层的第四导电焊盘，在所述第四布线层中形成第四贯穿孔，将导电焊料设置于所述第四贯穿孔中，进而使得所述第四导电焊盘通过导电焊料电连接至所述第四布线层，所述第四布线层的厚度小于所述第三布线层的厚度。
作为优选，所述第一、第二、第三、第四、第五、第六、第七树脂层包括环氧树脂以及均匀分布于所述环氧树脂中的导热填料。
作为优选，在所述步骤(8)中，在形成所述第一通孔之后，进一步刻蚀位于所述第一凹槽中的所述第一布线层，以形成贯穿所述第一凹槽中的所述第一布线层并延伸进入所述第二树脂层的第二通孔，进而形成填满所述第一通孔和所述第二通孔的所述导电凸块。
本发明还提出一种用于5G移动终端的存储元件封装，其采用上述方法形成的。
本发明与现有技术相比具有下列优点：
在本发明的用于5G移动终端的存储元件封装的形成过程中，通过在相邻的存储元件之间设置一层树脂层，并通过设置各存储元件之间的树脂层的厚度逐渐减少，一方面可以确保在存储元件安装时避免存储元件之间直接接触，进而降低存储元件碎裂的风险，且通过优化各存储元件的表面的树脂层具体厚度范围，确保存储元件封装的承载性能的同时，尽量减少整个存储元件封装厚度，实现了小型化存储元件封装的设计。且通过设置各布线层的一部分嵌入到各树脂层周边的凹槽中，进而在存储元件封装的两侧面分别设置控制芯片和缓存芯片，有效提高了整个存储元件封装的集成度。
附图说明
图1-图8为本发明实施例中用于5G移动终端的存储元件封装的各形成过程的结构示意图。
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。另外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并
非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图8所示，本实施例提供一种用于5G移动终端的存储元件封装及其形成方法。
在具体的实施例中，本发明提出的一种用于5G移动终端的存储元件封装的形成方法，如图1所示，首先进行步骤(1)，提供第一临时基板11，在所述第一临时基板11上设置第一树脂层12，在所述第一树脂层12的周边设置第一凹槽121，接着在所述第一树脂层上形成第一布线层13，所述第一布线层13的一部分嵌入到所述第一凹槽121中，接着在所述第一树脂层12上设置第一存储元件14，使得所述第一存储元件14直接电连接至所述第一布线层13。
在具体的实施例中，所述第一存储元件14具有面向所述第一布线层13的第一导电焊盘，在所述第一布线层13中形成第一贯穿孔，将导电焊料15设置于所述第一贯穿孔中，进而使得所述第一导电焊盘通过导电焊料15电连接至所述第一布线层13。
在具体的实施例中，所述第一临时基板11具体可以是塑料基板、不锈钢基板、铜基板、铝基板、硅基板、陶瓷基板中的一种，在形成所述第一树脂层12之前，在所述第一临时基板11上先设置一可剥离粘结层，进而方便后续第一临时基板11的剥离。
在具体的实施例中，所述第一树脂层12包括环氧树脂，进一步的，所述第一树脂层中还具有氮化硅微粒、氮化铝微粒、氮化硼微粒、氧化铝微粒等导热填料。
在具体的实施例中，通过激光切割工艺形成所述第一凹槽121，具体的，根据实际需要，在所述第一树脂层12四个侧边或者相对的两个侧边中的每个侧边上均形成多个间隔设置的第一凹槽121，在优选的实施例中，所述第一凹槽121的深度与所述第一树脂层12的厚度的比值为0.1-0.3，更优选的，所述第一凹槽121的深度与所述第一树脂层12的厚度的比值为0.15、0.2或0.25，通过设置将所述第一凹槽121的深度与所述第一树脂层12的厚度的比值设置为较小的值，便于后续形成的第一布线层13与其它布线之间进行稳定的电连接的同时，保证述第一树脂层12在所述第一凹槽121的区域也具有足够的厚度，以便于后续形成的导电凸块可以嵌入到所述第一树脂层12中。
在具体的实施中，接着在所述第一树脂层12上形成第一布线层13，具体的，所述第一布线层13的材料包括金、银、铜、镍、钛、钯、铬中的一种或多种，所述第一布线层13通过电镀、化学镀、物理气相沉积或化学气相沉积工艺形成，所述第一布线层13可以是单层金属或多层金属。
在具体的实施例中，通过所述第一布线层13进行激光刻蚀处理以形成所述第一贯穿孔，接着将导电焊料15设置于所述第一贯穿孔中，进而使得所述第一导电焊盘嵌入到所述第一贯穿孔中进而通过导电焊料15电连接至所述第一布线层13，上述结构的设置可以提高第一存储元件14与所述第一布线层13的电连接的稳定性。
接着如图2所示，接着进行步骤(2)，接着在所述第一树脂层12上设置第二树脂层16，使得所述第二树脂层16覆盖所述第一存储元件14，接着对所述第二树脂层16的表面进行减薄处理，使得减薄后的所述第一存储元件14的表面的所述第二树脂层16的厚度为20-30微米，更优选的为25微米，接着在所述第二树脂层16的周边设置第二凹槽161，接着所述第二树脂层16上形成第二布线层17，所述第二布线层17的一部分嵌入到所述第二凹槽161中，接着在所述第二树脂层17上设置第二存储元件18，使得所述第二存储元件18直接电连接至所述第二布线层17。
在具体的实施例中，在所述步骤(2)中，所述第二存储元件18具有面向所述第二布线层17的第二导电焊盘，在所述第二布线层17中形成第二贯穿孔，将导电焊料15设置于所述第二贯穿孔中，进而使得所述第二导电焊盘通过导电焊料15电连接至所述第二布线层17，所述第二布线层17的厚度小于所述第一布线层的厚度，由于第二布线层17远离所述存储元件封装的导电凸块，进而较薄的第二布线层17即可实现稳固的电连接，同时，较薄的第二布线层17则可以进一步减少所述存储元件封装的总体厚度。
在具体的实施例中，所述第二树脂层16包括环氧树脂，进一步的，所述第二树脂层16中还具有氮化硅微粒、氮化铝微粒、氮化硼微粒、氧化铝微粒等导热填料。
在具体的实施例中，通过激光切割工艺形成所述第二凹槽161，具体的，根据实际需要，在所述第二树脂层16四个侧边或者相对的两个侧边中的每个侧边上均形成多个间隔设置的第二凹槽161，在优选的实施例中，所述第二凹槽161的深度与所述第二树脂层16的厚度的比值为0.2-0.4，更优选的，所述第二凹槽161的深度与所述第二树脂层16的厚度的比值为0.25、0.3或0.35，在具体的实施例中，设置所述第二树脂层16的厚度小于所述第一树脂层12的厚度，以减薄该存储元件封装，因此，由于后续形成的第二布线层17的厚度小于所述第一布线层13的厚度，且第二树脂层16的厚度小于所述第一树脂层12的厚度，因此需要设置所述第二凹槽161的深度与所述第二树脂层16的厚度的比值设置相对较大，便于后续形成的第二布线层17与其它布线之间进行稳定的电连接。
在具体的实施中，接着在所述第二树脂层16上形成第二布线层17，所述第二布线层17的材质、制备工艺与所述第一布线层13的材质、制备工艺相同，且所述第二布线层17的厚度与所述第一布线层13的厚度的比值为0.6-0.8。
在具体的实施例中，通过所述第二布线层17进行激光刻蚀处理以形成所述第二贯穿孔，接着将导电焊料15设置于所述第二贯穿孔中，进而使得所述第二导电焊盘嵌入到所述第二贯穿孔中进而通过导电焊料15电连接至所述第二布线层17，上述结构的设置可以提高第二存储元件18与所述第二布线层17的电连接的稳定性。
接着如图3所示，接着进行步骤(3)，接着在所述第二树脂层16上设置第三树脂层19，使得所述第三树脂层19覆盖所述第二存储元件18，接着对所述第三树脂层19的表面进行减薄处理，使得减薄后的所述第二存储元件18的表面的所述第三树脂层19的厚度为10-20微米，更优选的为15微米，接着在所述第三树脂层19的周边设置第三凹槽191，接着所述第三树脂层19上形成第三布线层20，所述第三布线层20的一部分嵌入到所述第三凹槽191中，接着在所述第三树脂层19上设置第三存储元件21，使得所述第三存储元件21直接电连接至所述第三布线层20。
其中，在所述步骤(3)中，所述第三存储元件21具有面向所述第三布线层20的第三导电焊盘，在所述第三布线层20中形成第三贯穿孔，将导电焊料15设置于所述第三贯穿孔中，进而使得所述第三导电焊盘通过导电焊料15电连接至所述第三布线层20，所述第三布线层20的厚度小于所述第二布线层17的厚度。
在具体的实施例中，所述第三树脂层19包括环氧树脂，进一步的，所述第三树脂层19中还具有氮化硅微粒、氮化铝微粒、氮化硼微粒、氧化铝微粒等导热填料。
在具体的实施例中，通过激光切割工艺形成所述第三凹槽191，具体的，根据实际需要，在所述第三树脂层19四个侧边或者相对的两个侧边中的每个侧边上均形成多个间隔设置的第三凹槽191，在优选的实施例中，所述第三凹槽191的深度与所述第三树脂层19的厚度的比值为0.3-0.5，更优选的，所述第三凹槽191的深度与所述第三树脂层19的厚度的比值为0.35、0.4或0.45，在具体的实施例中，设置所述第三树脂层19的厚度小于所述第二树脂层16的厚度，以减薄该存储元件封装，因此，由于后续形成的第三布线层20的厚度小于所述第二布线层17的厚度，且第三树脂层19的厚度小于所述第二树脂层16的厚度，因此需要设置所述第三凹槽191的深度与所述第三树脂层19的厚度的比值设置相对较大，便于后续形成的第三布线层20与其它布线之间进行稳定的电连接。
在具体的实施中，接着在所述第三树脂层19上形成第三布线层20，所述第三布线层20的材质、制备工艺与所述第一布线层13的材质、制备工艺相同，且所述第三布线层20的厚度与所述第二布线层17的厚度的比值为0.8-0.9。
在具体的实施例中，通过所述第三布线层20进行激光刻蚀处理以形成所述第三贯穿孔，接着将导电焊料15设置于所述第三贯穿孔中，进而使得所述第三导电焊盘嵌入到所述第三贯穿孔中进而通过导电焊料15电连接至所述第三布线层20，上述结构的设置可以提高第三存储元件21与所述第三布线层20的电连接的稳定性。
接着如图4所示，接着进行步骤(4)，接着在所述第三树脂19上设置第四树脂层22，使得所述第四树脂层22覆盖所述第三存储元件21，接着对所述第四树脂层22的表面进行减薄处理，使得减薄后的所述第三存储元件21的表面的所述第四树脂层22的厚度为5-10微米，更优选的为8微米，接着在所述第四树脂层22的周边设置第四凹槽221，接着所述第四树脂层22上形成第四布线层23，所述第四布线层23的一部分嵌入到所述第四凹槽221中，接着在所述第四树脂层22上设置第四存储元件24，使得所述第四存储元件24直接电连接至所述第四布线层23。
其中，在所述步骤(4)中，所述第四存储元件24具有面向所述第四布线层23的第四导电焊盘，在所述第四布线层23中形成第四贯穿孔，将导电焊料15设置于所述第四贯穿孔中，进而使得所述第四导电焊盘通过导电焊料15电连接至所述第四布线层23，所述第四布线层23的厚度小于所述第三布线层20的厚度。
在具体的实施例中，所述第四树脂层22包括环氧树脂，进一步的，所述第四树脂层22中还具有氮化硅微粒、氮化铝微粒、氮化硼微粒、氧化铝微粒等导热填料。
在具体的实施例中，通过激光切割工艺形成所述第四凹槽221，具体的，根据实际需要，在所述第四树脂层22四个侧边或者相对的两个侧边中的每个侧边上均形成多个间隔设置的第四凹槽221，在优选的实施例中，所述第四凹槽221的深度与所述第四树脂层22的厚度的比值为0.4-0.6，更优选的，所述第四凹槽221的深度与所述第四树脂层22的厚度的比值为0.45、0.5或0.55，在具体的实施例中，设置所述第四树脂层22的厚度小于所述第三树脂层19的厚度，以减薄该存储元件封装，因此，由于后续形成的第四布线层23的厚度小于所述第三布线层20的厚度，且第四树脂层22的厚度小于所述第三树脂层19的厚度，因此需要设置所述第四凹槽221的深度与所述第四树脂层22的厚度的比值设置相对较大，便于后续形成的第四布线层23与其它布线之间进行稳定的电连接。
在具体的实施中，接着在所述第四树脂层22上形成第四布线层23，所述第四布线层23的材质、制备工艺与所述第一布线层13的材质、制备工艺相同，且所述第四布线层23的厚度与所述第三布线层20的厚度的比值为0.85-0.95。
在具体的实施例中，通过所述第四布线层23进行激光刻蚀处理以形成所述第四贯穿孔，接着将导电焊料15设置于所述第四贯穿孔中，进而使得所述第四导电焊盘嵌入到所述第四贯穿孔中进而通过导电焊料15电连接至所述第四布线层23，上述结构的设置可以提高第四存储元件24与所述第四布线层23的电连接的稳定性。
接着如图5所示，接着进行步骤(5)，接着在所述第四树脂层22上设置第五树脂层25，使得所述第五树脂层25覆盖所述第四存储元件24，接着对所述第五树脂层25的表面进行减薄处理，使得减薄后的所述第四存储元件24的表面的所述第五树脂层25的厚度为150-300微米，优选的为200微米或250微米。
在具体的实施例中，所述第五树脂层25包括环氧树脂，进一步的，所述第五树脂层25中还具有氮化硅微粒、氮化铝微粒、氮化硼微粒、氧化铝微粒等导热填料。
接着如图6所示，接着进行步骤(6)接着将所述第一临时基板11旋转90度，然后在所述第一、第二、第三、第四、第五树脂层12,16,19,22,25的第一侧面形成第五布线层26，所述第五布线层26与所述第一、第二、第三、第四凹槽中的所述第一、第二、第三、第四布线层13,17,20,23直接连接，接着在所述第五布线层26上设置控制芯片27，接着在所述第五布线层26上形成第六树脂层28，所述第六树脂层覆盖所述控制芯片27和所述第五布线层26。
在具体的实施例中，由于第五布线层26设置于封装结构的侧面，因此，对其厚度没有特别的限定。所述第五布线层26的材质、制备工艺与所述第一布线层13的材质、制备工艺相同，且在安装所述控制芯片27之前，对所述第五布线层26进行激光刻蚀处理以形成贯穿孔，接着将导电焊料设置于所述贯穿孔中，进而将控制芯片27的导电焊盘嵌入到所述贯穿孔中。
在具体的实施例中，所述第六树脂层28包括环氧树脂，进一步的，所述第六树脂层28中还具有氮化硅微粒、氮化铝微粒、氮化硼微粒、氧化铝微粒等导热填料。
接着如图7所示，接着进行步骤(7)接着将所述第一临时基板11旋转180度，然后在所述第一、第二、第三、第四、第五树脂层的第二侧面形成第六布线层29，所述第六布线层29与所述第一、第二、第三、第四凹槽中的所述第一、第二、第三、第四布线层直接连接，接着在所述第六布线层29上设置缓存芯片30，接着在所述第六布线层29上形成第七树脂层31，所述第七树脂层31覆盖所述缓存芯片30和所述第六布线层29。
在具体的实施例中，由于第六布线层29设置于封装结构的侧面，因此，对其厚度没有特别的限定。所述第六布线层27的材质、制备工艺与所述第一布线层13的材质、制备工艺相同，且在安装所述缓存芯片30之前，对所述第六布线层29进行激光刻蚀处理以形成贯穿孔，接着将导电焊料设置于所述贯穿孔中，进而将缓存芯片30的导电焊盘嵌入到所述贯穿孔中。
在具体的实施例中，所述第七树脂层31包括环氧树脂，进一步的，所述第七树脂层31中还具有氮化硅微粒、氮化铝微粒、氮化硼微粒、氧化铝微粒等导热填料。
接着如图8所示，接着进行步骤(8)接着去除所述第一临时基板11，在对应所述第一凹槽121的所述第一树脂层12中形成第一通孔，接着在所述第一通孔中形成导电凸块32，使得所述导电凸块32与所述第一布线层13直接电连接。
其中，在所述步骤(8)中，在形成所述第一通孔之后，进一步刻蚀位于所述第一凹槽121中的所述第一布线层13，以形成贯穿所述第一凹槽121中的所述第一布线层13并延伸进入所述第二树脂层16的第二通孔，进而形成填满所述第一通孔和所述第二通孔的所述导电凸块32。
在具体的实施例中，通过湿法刻蚀或干法刻蚀形成所述第一通孔122和所述第二通孔162，所述导电凸块32的材料包括金、银、铜、镍、钛、钯、铬中的一种或多种，所述导电凸块32通过电镀、化学镀、物理气相沉积或化学气相沉积工艺形成。
如图8所示，本发明还提出一种用于5G移动终端的存储元件封装，其采用上述方法形成的。
本发明与现有技术相比具有下列优点：在本发明的用于5G移动终端的存储元件封装的形成过程中，通过在相邻的存储元件之间设置一层树脂层，并通过设置各存储元件之间的树脂层的厚度逐渐减少，一方面可以确保在存储元件安装时避免存储元件之间直接接触，进而降低存储元件碎裂的风险，且通过优化各存储元件的表面的树脂层具体厚度范围，确保存储元件封装的承载性能的同时，尽量减少整个存储元件封装厚度，实现了小型化存储元件封装的设计。且通过设置各布线层的一部分嵌入到各树脂层周边的凹槽中，进而在存储元件封装的两侧面分别设置控制芯片和缓存芯片，有效提高了整个存储元件封装的集成度。
在一些其他实施例中，本发明提出的本发明提出的一种用于5G移动终端的存储元件封装的形成方法，包括以下步骤：
(1)提供第一临时基板，在所述第一临时基板上设置第一树脂层，在所述第一树脂层的周边设置第一凹槽，接着在所述第一树脂层上形成第一布线层，所述第一布线层的一部分嵌入到所述第一凹槽中，接着在所述第一树脂层上设置第一存储元件，使得所述第一存储元件直接电连接至所述第一布线层。
(2)接着在所述第一树脂层上设置第二树脂层，使得所述第二树脂层覆盖所述第一存储元件，接着对所述第二树脂层的表面进行减薄处理，使得减薄后的所述第一存储元件的表面的所述第二树脂层的厚度为20-30微米，接着在所述第二树脂层的周边设置第二凹槽，接着所述第二树脂层上形成第二布线层，所述第二布线层的一部分嵌入到所述第二凹槽中，接着在所述第二树脂层上设置第二存储元件，使得所述第二存储元件直接电连接至所述第二布线层。
(3)接着在所述第二树脂层上设置第三树脂层，使得所述第三树脂层覆盖所述第二存储元件，接着对所述第三树脂层的表面进行减薄处理，使得减薄后的所述第二存储元件的表面的所述第三树脂层的厚度为10-20微米，接着在所述第三树脂层的周边设置第三凹槽，接着所述第三树脂层上形成第三布线层，所述第三布线层的一部分嵌入到所述第三凹槽中，接着在所述第三树脂层上设置第三存储元件，使得所述第三存储元件直接电连接至所述第三布线层。
(4)接着在所述第三树脂层上设置第四树脂层，使得所述第四树脂层覆盖所述第三存储元件，接着对所述第四树脂层的表面进行减薄处理，使得减薄后的所述第三存储元件的表面的所述第四树脂层的厚度为5-10微米，接着在所述第四树脂层的周边设置第四凹槽，接着所述第四树脂层上形成第四布线层，所述第四布线层的一部分嵌入到所述第四凹槽中，接着在所述第四树脂层上设置第四存储元件，使得所述第四存储元件直接电连接至所述第四布线层。
(5)接着在所述第四树脂层上设置第五树脂层，使得所述第五树脂层覆盖所述第四存储元件，接着对所述第五树脂层的表面进行减薄处理，使得减薄后的所述第四存储元件的表面的所述第五树脂层的厚度为150-300微米。
(6)接着将所述第一临时基板旋转90度，然后在所述第一、第二、第三、第四、第五树脂层的第一侧面形成第五布线层，所述第五布线层与所述第一、第二、第三、第四凹槽中的所述第一、第二、第三、第四布线层直接连接，接着在所述第五布线层上设置控制芯片，接着在所述第五布线层上形成第六树脂层，所述第六树脂层覆盖所述控制芯片和所述第五布线层。
(7)接着将所述第一临时基板旋转180度，然后在所述第一、第二、第三、第四、第五树脂层的第二侧面形成第六布线层，所述第六布线层与所述第一、第二、第三、第四凹槽中的所述第一、第二、第三、第四布线层直接连接，接着在所述第六布线层上设置缓存芯片，接着在所述第六布线层上形成第七树脂层，所述第七树脂层覆盖所述缓存芯片和所述第六布线层。
(8)接着去除所述第一临时基板，在对应所述第一凹槽的所述第一树脂层中形成第一通孔，接着在所述第一通孔中形成导电凸块，使得所述导电凸块与所述第一布线层直接电连接。
在一些其他实施例中，在所述步骤(1)中，所述第一存储元件具有面向所述第一布线层的第一导电焊盘，在所述第一布线层中形成第一贯穿孔，将导电焊料设置于所述第一贯穿孔中，进而使得所述第一导电焊盘通过导电焊料电连接至所述第一布线层。
在一些其他实施例中，在所述步骤(2)中，所述第二存储元件具有面向所述第二布线层的第二导电焊盘，在所述第二布线层中形成第二贯穿孔，将导电焊料设置于所述第二贯穿孔中，进而使得所述第二导电焊盘通过导电焊料电连接至所述第二布线层，所述第二布线层的厚度小于所述第一布线层的厚度。
在一些其他实施例中，在所述步骤(3)中，所述第三存储元件具有面向所述第三布线层的第三导电焊盘，在所述第三布线层中形成第三贯穿孔，将导电焊料设置于所述第三贯穿孔中，进而使得所述第三导电焊盘通过导电焊料电连接至所述第三布线层，所述第三布线层的厚度小于所述第二布线层的厚度。
在一些其他实施例中，在所述步骤(4)中，所述第四存储元件具有面向所述第四布线层的第四导电焊盘，在所述第四布线层中形成第四贯穿孔，将导电焊料设置于所述第四贯穿孔中，进而使得所述第四导电焊盘通过导电焊料电连接至所述第四布线层，所述第四布线层的厚度小于所述第三布线层的厚度。
在一些其他实施例中，所述第一、第二、第三、第四、第五、第六、第七树脂层包括环氧树脂以及均匀分布于所述环氧树脂中的导热填料。
在一些其他实施例中，在所述步骤(8)中，在形成所述第一通孔之后，进一步刻蚀位于所述第一凹槽中的所述第一布线层，以形成贯穿所述第一凹槽中的所述第一布线层并延伸进入所述第二树脂层的第二通孔，进而形成填满所述第一通孔和所述第二通孔的所述导电凸块。
在一些其他实施例中，本发明还提出一种用于5G移动终端的存储元件封装，其采用上述方法形成的。
如上所述，本发明与现有技术相比具有下列优点：在本发明的用于5G移动终端的存储元件封装的形成过程中，通过在相邻的存储元件之间设置一层树脂层，并通过设置各存储元件之间的树脂层的厚度逐渐减少，一方面可以确保在存储元件安装时避免存储元件之间直接接触，进而降低存储元件碎裂的风险，且通过优化各存储元件的表面的树脂层具体厚度范围，确保存储元件封装的承载性能的同时，尽量减少整个存储元件封装厚度，实现了小型化存储元件封装的设计。且通过设置各布线层的一部分嵌入到各树脂层周边的凹槽中，进而在存储元件封装的两侧面分别设置控制芯片和缓存芯片，有效提高了整个存储元件封装的集成度。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种用于5G移动终端的存储元件封装的形成方法，其特征在于：包括以下步骤：
(1)提供第一临时基板，在所述第一临时基板上设置第一树脂层，在所述第一树脂层的周边设置第一凹槽，接着在所述第一树脂层上形成第一布线层，所述第一布线层的一部分嵌入到所述第一凹槽中，接着在所述第一树脂层上设置第一存储元件，使得所述第一存储元件直接电连接至所述第一布线层；
(2)接着在所述第一树脂层上设置第二树脂层，使得所述第二树脂层覆盖所述第一存储元件，接着对所述第二树脂层的表面进行减薄处理，使得减薄后的所述第一存储元件的表面的所述第二树脂层的厚度为20-30微米，接着在所述第二树脂层的周边设置第二凹槽，接着所述第二树脂层上形成第二布线层，所述第二布线层的一部分嵌入到所述第二凹槽中，接着在所述第二树脂层上设置第二存储元件，使得所述第二存储元件直接电连接至所述第二布线层；
(3)接着在所述第二树脂层上设置第三树脂层，使得所述第三树脂层覆盖所述第二存储元件，接着对所述第三树脂层的表面进行减薄处理，使得减薄后的所述第二存储元件的表面的所述第三树脂层的厚度为10-20微米，接着在所述第三树脂层的周边设置第三凹槽，接着所述第三树脂层上形成第三布线层，所述第三布线层的一部分嵌入到所述第三凹槽中，接着在所述第三树脂层上设置第三存储元件，使得所述第三存储元件直接电连接至所述第三布线层；
(4)接着在所述第三树脂层上设置第四树脂层，使得所述第四树脂层覆盖所述第三存储元件，接着对所述第四树脂层的表面进行减薄处理，使得减薄后的所述第三存储元件的表面的所述第四树脂层的厚度为5-10微米，接着在所述第四树脂层的周边设置第四凹槽，接着所述第四树脂层上形成第四布线层，所述第四布线层的一部分嵌入到所述第四凹槽中，接着在所述第四树脂层上设置第四存储元件，使得所述第四存储元件直接电连接至所述第四布线层；
(5)接着在所述第四树脂层上设置第五树脂层，使得所述第五树脂层覆盖所述第四存储元件，接着对所述第五树脂层的表面进行减薄处理，使得减薄后的所述第四存储元件的表面的所述第五树脂层的厚度为150-300微米；
(6)接着将所述第一临时基板旋转90度，然后在所述第一、第二、第三、第四、第五树脂层的第一侧面形成第五布线层，所述第五布线层与所述第一、第二、第三、第四凹槽中的所述第一、第二、第三、第四布线层直接连接，接着在所述第五布线层上设置控制芯片，接着在所述第五布线层上形成第六树脂层，所述第六树脂层覆盖所述控制芯片和所述第五布线层；
(7)接着将所述第一临时基板旋转180度，然后在所述第一、第二、第三、第四、第五树脂层的第二侧面形成第六布线层，所述第六布线层与所述第一、第二、第三、第四凹槽中的所述第一、第二、第三、第四布线层直接连接，接着在所述第六布线层上设置缓存芯片，接着在所述第六布线层上形成第七树脂层，所述第七树脂层覆盖所述缓存芯片和所述第六布线层；
(8)接着去除所述第一临时基板，在对应所述第一凹槽的所述第一树脂层中形成第一通孔，接着在所述第一通孔中形成导电凸块，使得所述导电凸块与所述第一布线层直接电连接。
2.根据权利要求1所述的用于5G移动终端的存储元件封装的形成方法，其特征在于：在所述步骤(1)中，所述第一存储元件具有面向所述第一布线层的第一导电焊盘，在所述第一布线层中形成第一贯穿孔，将导电焊料设置于所述第一贯穿孔中，进而使得所述第一导电焊盘通过导电焊料电连接至所述第一布线层。
3.根据权利要求1所述的用于5G移动终端的存储元件封装的形成方法，其特征在于：在所述步骤(2)中，所述第二存储元件具有面向所述第二布线层的第二导电焊盘，在所述第二布线层中形成第二贯穿孔，将导电焊料设置于所述第二贯穿孔中，进而使得所述第二导电焊盘通过导电焊料电连接至所述第二布线层，所述第二布线层的厚度小于所述第一布线层的厚度。
4.根据权利要求1所述的用于5G移动终端的存储元件封装的形成方法，其特征在于：在所述步骤(3)中，所述第三存储元件具有面向所述第三布线层的第三导电焊盘，在所述第三布线层中形成第三贯穿孔，将导电焊料设置于所述第三贯穿孔中，进而使得所述第三导电焊盘通过导电焊料电连接至所述第三布线层，所述第三布线层的厚度小于所述第二布线层的厚度。
5.根据权利要求1所述的用于5G移动终端的存储元件封装的形成方法，其特征在于：在所述步骤(4)中，所述第四存储元件具有面向所述第四布线层的第四导电焊盘，在所述第四布线层中形成第四贯穿孔，将导电焊料设置于所述第四贯穿孔中，进而使得所述第四导电焊盘通过导电焊料电连接至所述第四布线层，所述第四布线层的厚度小于所述第三布线层的厚度。
6.根据权利要求1所述的用于5G移动终端的存储元件封装的形成方法，其特征在于：所述第一、第二、第三、第四、第五、第六、第七树脂层包括环氧树脂以及均匀分布于所述环氧树脂中的导热填料。
7.根据权利要求1所述的用于5G移动终端的存储元件封装的形成方法，其特征在于：在所述步骤(8)中，在形成所述第一通孔之后，进一步刻蚀位于所述第一凹槽中的所述第一布线层，以形成贯穿所述第一凹槽中的所述第一布线层并延伸进入所述第二树脂层的第二通孔，进而形成填满所述第一通孔和所述第二通孔的所述导电凸块。
8.一种用于5G移动终端的存储元件封装，其特征在于，采用权利要求1-7任一项所述的方法形成的。
CN202011251335.2A 2020-11-11 2020-11-11 一种用于5g移动终端的存储元件封装及其形成方法 Active CN112366139B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011251335.2A CN112366139B (zh) 2020-11-11 2020-11-11 一种用于5g移动终端的存储元件封装及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011251335.2A CN112366139B (zh) 2020-11-11 2020-11-11 一种用于5g移动终端的存储元件封装及其形成方法

Publications (2)

Publication Number Publication Date
CN112366139A CN112366139A (zh) 2021-02-12
CN112366139B true CN112366139B (zh) 2022-09-30

Family

ID=74514336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011251335.2A Active CN112366139B (zh) 2020-11-11 2020-11-11 一种用于5g移动终端的存储元件封装及其形成方法

Country Status (1)

Country Link
CN (1) CN112366139B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569268A (zh) * 2010-12-17 2012-07-11 株式会社东芝 半导体装置及其制造方法
CN110010500A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种高度集成的射频芯片系统级封装工艺
CN210379016U (zh) * 2019-10-29 2020-04-21 中国电子科技集团公司第五十八研究所 一种dram存储芯片三维集成封装结构
CN111146194A (zh) * 2019-12-30 2020-05-12 华进半导体封装先导技术研发中心有限公司 一种系统级封装结构及制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659166B2 (en) * 2010-11-18 2014-02-25 Headway Technologies, Inc. Memory device, laminated semiconductor substrate and method of manufacturing the same
US20200227386A1 (en) * 2019-01-14 2020-07-16 Intel Corporation Dual rdl stacked die package using vertical wire

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569268A (zh) * 2010-12-17 2012-07-11 株式会社东芝 半导体装置及其制造方法
CN110010500A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种高度集成的射频芯片系统级封装工艺
CN210379016U (zh) * 2019-10-29 2020-04-21 中国电子科技集团公司第五十八研究所 一种dram存储芯片三维集成封装结构
CN111146194A (zh) * 2019-12-30 2020-05-12 华进半导体封装先导技术研发中心有限公司 一种系统级封装结构及制造方法

Also Published As

Publication number Publication date
CN112366139A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
US20230223365A1 (en) Semiconductor device and manufacturing method thereof
US11854945B2 (en) Underfill material flow control for reduced die-to-die spacing in semiconductor packages
TWI472006B (zh) 半導體封裝及減少在元件間電磁干擾的方法
US9412675B2 (en) Interconnect structure with improved conductive properties and associated systems and methods
US20080119029A1 (en) Wafer scale thin film package
JP5263546B2 (ja) 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法
TW202123785A (zh) 封裝核心組件及製造方法
KR20100087566A (ko) 반도체 소자 패키지의 형성방법
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
US11545441B2 (en) Semiconductor package having wafer-level active die and external die mount
CN212084995U (zh) 晶圆级封装结构
CN110010475B (zh) 一种射频芯片系统级封装的散热模块制作工艺
CN112289742A (zh) 一种晶圆系统级三维扇出型封装结构及其制作方法
CN112366139B (zh) 一种用于5g移动终端的存储元件封装及其形成方法
CN112382575B (zh) 一种用于5g设备的半导体存储封装及其制备方法
US20190181093A1 (en) Active package substrate having embedded interposer
US10157839B1 (en) Interconnect structure and manufacturing method thereof
CN110957291A (zh) 一种晶圆级双面扇出结构及其封装方法
CN111710672A (zh) 一种半导体封装件及其制备方法
CN112151394A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法
CN112151395A (zh) 三维扇出型指纹识别芯片的封装结构及封装方法
CN112053963B (zh) 一种散热型封装结构及其制备方法
CN213242537U (zh) 一种晶圆系统级三维扇出型封装结构
US11705421B2 (en) Apparatus including solder-core connectors and methods of manufacturing the same
CN116469870A (zh) 中介层、半导体封装结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220909

Address after: Unit 5-B601, Creative Industry Park, No. 328, Xinghu Street, Suzhou Industrial Park, Suzhou Area, China (Jiangsu) Pilot Free Trade Zone, Suzhou City, Jiangsu Province, 215000

Applicant after: Suzhou Mingzhang Semiconductor Technology Co.,Ltd.

Address before: Room 707, block a, Rongsheng Times International Plaza, 9 Beiyuan street, Licheng District, Jinan City, Shandong Province

Applicant before: Ji Nannan knows Information technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant