CN112053963B - 一种散热型封装结构及其制备方法 - Google Patents

一种散热型封装结构及其制备方法 Download PDF

Info

Publication number
CN112053963B
CN112053963B CN202010958928.6A CN202010958928A CN112053963B CN 112053963 B CN112053963 B CN 112053963B CN 202010958928 A CN202010958928 A CN 202010958928A CN 112053963 B CN112053963 B CN 112053963B
Authority
CN
China
Prior art keywords
heat dissipation
heat
layer
packaging
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010958928.6A
Other languages
English (en)
Other versions
CN112053963A (zh
Inventor
孙德瑞
侯新祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shenhongsheng Electronic Co ltd
Original Assignee
Shenzhen Shenhongsheng Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Shenhongsheng Electronic Co ltd filed Critical Shenzhen Shenhongsheng Electronic Co ltd
Priority to CN202010958928.6A priority Critical patent/CN112053963B/zh
Publication of CN112053963A publication Critical patent/CN112053963A/zh
Application granted granted Critical
Publication of CN112053963B publication Critical patent/CN112053963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明涉及一种散热型封装结构及其制备方法，该方法包括以下步骤：形成第一封装组件，形成第二封装组件，将所述第一封装组件贴装在所述柔性线路基板的中间区域，将两个所述第二封装组件分别贴装在所述柔性线路基板的相对的两个端部区域，接着将所述柔性线路基板的相对的两个端部区域向上弯折，以得到第一堆叠封装，接着在散热板的每个散热凸起上均设置一所述第一堆叠封装，使得每个所述散热凸起嵌入到相应的所述凹腔中，接着在所述散热板的上表面和下表面分别设置一电路基板，使得每个所述电路基板电连接多个所述第一堆叠封装。

Description

一种散热型封装结构及其制备方法
技术领域
本发明涉及半导体封装领域，特别是涉及一种散热型封装结构及其制备方法。
背景技术
随着半导体电子信息技术的飞速发展以及人们的消费水平的不断提升，半导体电子设备的功能日益多元化和尺寸日益小型化，使得在半导体电子设备的内部结构中，半导体芯片的数量及功能的密集度逐渐增加，而随着半导体芯片关键尺寸不断减小，这对半导体封装技术也提出了严苛的挑战。随着半导体集成电路的功能越来越强、性能和集成度越来越密集，低成本、高散热、高可靠性、高密度、工作速度快是半导体封装的追逐目标。其中，如何改善现有的POP堆叠封装结构，以确保集成度的同时提高其散热性能，这引起了人们的重视。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种散热型封装结构及其制备方法。
为实现上述目的，本发明提出的一种散热型封装结构的制备方法，包括以下步骤：
(1)提供一第一印刷线路板，在所述第一印刷线路板上设置第一半导体芯片，所述第一半导体芯片包括有源面以及非有源面，所述有源面设置有导电焊盘，所述第一半导体芯片通过所述导电焊盘与所述第一印刷线路板电连接，接着在所述第一印刷线路板上设置第一封装层，接着在所述第一半导体芯片和所述第一封装层中形成多个呈n×n阵列排布的第一通孔，其中，n为大于3的整数，位于所述第一半导体芯片的中心区域的(n-2)×(n-2)的所述第一通孔的深度大于其它的所述第一通孔的深度，接着在多个所述第一通孔中分别形成第一导热金属柱，接着在所述第一印刷线路板的背面植球，以形成第一封装组件。
(2)提供第一载板，在所述第一载板上形成第一重新布线层，在所述第一重新布线层上形成第二重新布线层，接着在所述第二重新布线层上形成第二半导体芯片，所述第二半导体芯片的尺寸小于所述第一半导体芯片的尺寸，所述第二半导体芯片的导电焊盘与所述第二重新布线层直接电连接，接着在所述第二重新布线层上设置第二封装层，接着在所述第二半导体芯片和所述第二封装层中形成多个呈(n-1)×(n-1)阵列排布的第二通孔，其中，n为大于3的整数，位于所述第二半导体芯片的中心区域的(n-2)×(n-2)的所述第二通孔的深度大于其它的所述第二通孔的深度，接着在多个所述第二通孔中分别形成第二导热金属柱，接着去除所述第一载板，接着在所述第一重新布线层上植球，以形成第二封装组件。
(3)提供一柔性线路基板，将所述第一封装组件贴装在所述柔性线路基板的中间区域，将两个所述第二封装组件分别贴装在所述柔性线路基板的相对的两个端部区域，接着将所述柔性线路基板的相对的两个端部区域向上弯折，使得每个所述第二封装组件均贴装至所述第一封装组件的侧壁，进而使得所述第一封装组件与两个所述第二封装组件限定出一个凹腔，以得到第一堆叠封装。
(4)接着提供一散热板，所述散热板的上表面和下表面均设置多个呈矩阵排列的散热凸起，接着在每个散热凸起上均设置一所述第一堆叠封装，使得每个所述散热凸起嵌入到相应的所述凹腔中。
(5)接着在所述散热板的上表面和下表面分别设置一电路基板，使得每个所述电路基板电连接多个所述第一堆叠封装。
作为优选，在所述步骤(1)中，所述第一封装层包括环氧树脂，通过湿法刻蚀或干法刻蚀形成所述第一通孔，所述第一导热金属柱的材料为铜、铝、银、镍、钛、钯、银、铁中的一种或多种，所述第一导热金属柱通过化学气相沉积、溅射、蒸镀、化学镀或电镀工艺形成，所述第一导热金属柱高于所述第一封装层。
作为优选，在所述步骤(2)中，所述第一、第二重新布线层包括多层介电保护层和多层金属布线层，所述介电保护层的材料为环氧树脂、硅胶、磷硅玻璃、聚乙烯醇、有机玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合。
作为优选，在所述步骤(2)中，所述第二封装层包括环氧树脂，通过湿法刻蚀或干法刻蚀形成所述第二通孔，所述第二导热金属柱的材料为铜、铝、银、镍、钛、钯、银、铁中的一种或多种，所述第二导热金属柱通过化学气相沉积、溅射、蒸镀、化学镀或电镀工艺形成，所述第二导热金属柱与所述第二封装层齐平。
作为优选，在所述步骤(3)中，对所述柔性线路基板的相对的两个端部区域向上弯折后，在所述第一封装组件与所述柔性线路基板的中间区域之间的空隙、所述第二封装组件与所述柔性线路基板的端部区域之间的空隙以及所述柔性线路基板与所述第一、第二封装组件之间的空隙中均填充柔性材料以形成一柔性支撑构件。
作为优选，在所述步骤(3)中，形成所述柔性支撑构件之后，在所述凹腔中形成依次层叠的第一导热界面层、第二导热界面层以及第三导热界面层。
作为优选，所述第二导热界面层的厚度大于所述第一导热界面层的厚度并大于所述第三导热界面层的厚度，且所述第二导热界面层的导热系数大于所述第一导热界面层的导热系数并大于所述第三导热界面层的导热系数。
作为优选，在所述步骤(4)中，所述散热板具有一注入口和一流出口，在所述散热板内部具有流体通道。
本发明还提出一种散热型封装结构，其采用上述方法制备的。
本发明与现有技术相比具有下列优点：
在本发明的散热型封装结构的制备过程中，通过在第一半导体芯片和第一封装层中形成多个呈n×n阵列排布的第一通孔，位于所述第一半导体芯片的中心区域的(n-2)×(n-2)的所述第一通孔的深度大于其它的所述第一通孔的深度，通过在所述第二半导体芯片和所述第二封装层中形成多个呈(n-1)×(n-1)阵列排布的第二通孔，位于所述第二半导体芯片的中心区域的(n-2)×(n-2)的所述第二通孔的深度大于其它的所述第二通孔的深度，上述结构的设置可以使得半导体芯片在使用过程中产生的大量的热量快速扩散。通过将所述第一封装组件贴装在所述柔性线路基板的中间区域，将两个所述第二封装组件分别贴装在所述柔性线路基板的相对的两个端部区域，将所述柔性线路基板的相对的两个端部区域向上弯折，使得每个所述第二封装组件均贴装至所述第一封装组件的侧壁，进而使得所述第一封装组件与两个所述第二封装组件限定出一个凹腔，以得到第一堆叠封装，进而提供一散热板，所述散热板的上表面和下表面均设置多个呈矩阵排列的散热凸起，接着在每个散热凸起上均设置一所述第一堆叠封装，使得每个所述散热凸起嵌入到相应的所述凹腔中，上述结构的设置，一方面可以使得堆叠封装快速散热，另一方面则可以提高堆叠封装的集成度。
附图说明
图1-图5为本发明实施例中散热型封装结构的各制备过程的结构示意图。
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。另外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并
非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
请参阅图1～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图5所示，本实施例提供一种散热型封装结构及其制备方法。
在具体的实施例中，如图1所示，首先进行步骤(1)，提供一第一印刷线路板100，在所述第一印刷线路板100上设置第一半导体芯片101，所述第一半导体芯片101包括有源面以及非有源面，所述有源面设置有导电焊盘，所述第一半导体芯片101通过所述导电焊盘与所述第一印刷线路板100电连接，接着在所述第一印刷线路板上设置第一封装层102，接着在所述第一半导体芯片101和所述第一封装层102中形成多个呈n×n阵列排布的第一通孔，其中，n为大于3的整数，位于所述第一半导体芯片的中心区域的(n-2)×(n-2)的所述第一通孔的深度大于其它的所述第一通孔的深度，接着在多个所述第一通孔中分别形成第一导热金属柱103，接着在所述第一印刷线路板100的背面植球104，以形成第一封装组件。
在所述步骤(1)中，所述第一封装层102包括环氧树脂，通过湿法刻蚀或干法刻蚀形成所述第一通孔，所述第一导热金属柱103的材料为铜、铝、银、镍、钛、钯、银、铁中的一种或多种，所述第一导热金属柱103通过化学气相沉积、溅射、蒸镀、化学镀或电镀工艺形成，所述第一导热金属柱103高于所述第一封装层102。
所述第一封装组件的具体制备工艺为：提供一第一印刷线路板100，所述第一印刷线路板100中具有一层或多层金属布线，接着在所述第一印刷线路板100上覆晶安装所述所述第一半导体芯片101，接着在所述第一印刷线路板上设置第一封装层102，所述第一封装层102包括环氧树脂，接着对所述第一半导体芯片101和所述第一封装层102进行刻蚀处理，以形成多个呈n×n阵列排布的第一通孔，其中，n为大于3的整数，其中，位于所述第一半导体芯片101的中心区域的(n-2)×(n-2)的所述第一通孔的深度大于其它的所述第一通孔的深度，接着在多个所述第一通孔中分别形成第一导热金属柱103，所述第一导热金属柱103的材料为金、银、铜、铝、钛、镍中的一种，所述第一导热金属柱103通过磁控溅射、蒸镀、电镀或化学镀工艺形成，更具体的，所述第一导热金属柱103的材料为铜，且通过电镀工艺形成，最后在所述第一印刷线路板100的背面设置焊球104，以形成第一封装组件。
在具体的实施例中，如图2所示，接着进行步骤(2)，提供第一载板，在所述第一载板上形成第一重新布线层201，在所述第一重新布线层201上形成第二重新布线层202，接着在所述第二重新布线层202上形成第二半导体芯片203，所述第二半导体芯片202的尺寸小于所述第一半导体芯片101的尺寸，所述第二半导体芯片203的导电焊盘与所述第二重新布线层202直接电连接，接着在所述第二重新布线层202上设置第二封装层204，接着在所述第二半导体芯片203和所述第二封装层204中形成多个呈(n-1)×(n-1)阵列排布的第二通孔，其中，n为大于3的整数，位于所述第二半导体芯片203的中心区域的(n-2)×(n-2)的所述第二通孔的深度大于其它的所述第二通孔的深度，接着在多个所述第二通孔中分别形成第二导热金属柱205，接着去除所述第一载板，接着在所述第一重新布线层201上植球206，以形成第二封装组件。
在所述步骤(2)中，所述第一、第二重新布线层201-202包括多层介电保护层和多层金属布线层，所述介电保护层的材料为环氧树脂、硅胶、磷硅玻璃、聚乙烯醇、有机玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合。
在所述步骤(2)中，所述第二封装层204包括环氧树脂，通过湿法刻蚀或干法刻蚀形成所述第二通孔，所述第二导热金属柱205的材料为铜、铝、银、镍、钛、钯、银、铁中的一种或多种，所述第二导热金属柱205通过化学气相沉积、溅射、蒸镀、化学镀或电镀工艺形成，所述第二导热金属柱205与所述第二封装层204齐平。
所述第二封装组件的具体制备工艺为：在第一载板上形成第一重新布线层201，在所述第一重新布线层201上形成第二重新布线层202，具体的，所述第一、第二重新布线层201-202包括多层介电保护层和多层金属布线层，所述介电保护层的材料为环氧树脂，所述金属布线层的材料包括铜。接着在所述第二重新布线层202上形成第二半导体芯片203，所述第二半导体芯片202的尺寸小于所述第一半导体芯片101的尺寸，所述第二半导体芯片203的导电焊盘与所述第二重新布线层202直接电连接，接着在所述第二重新布线层202上设置第二封装层204，所述第二封装层204包括环氧树脂，接着在所述第二半导体芯片203和所述第二封装层204中形成多个呈(n-1)×(n-1)阵列排布的第二通孔，其中，n为大于3的整数，通过湿法刻蚀或干法刻蚀形成所述第二通孔，位于所述第二半导体芯片203的中心区域的(n-2)×(n-2)的所述第二通孔的深度大于其它的所述第二通孔的深度，接着在多个所述第二通孔中分别形成第二导热金属柱205，所述第二导热金属柱205的材料为铜，所述第二导热金属柱205通过电镀工艺形成，所述第二导热金属柱205与所述第二封装层204齐平，接着去除所述第一载板，接着在所述第一重新布线层201上植球，以形成第二封装组件。
在具体的实施例中，如图3所示，接着进行步骤(3)，提供一柔性线路基板300，将所述第一封装组件贴装在所述柔性线路基板300的中间区域，将两个所述第二封装组件分别贴装在所述柔性线路基板300的相对的两个端部区域，接着将所述柔性线路基板的相对的两个端部区域向上弯折，使得每个所述第二封装组件均贴装至所述第一封装组件的侧壁，进而使得所述第一封装组件与两个所述第二封装组件限定出一个凹腔301，以得到第一堆叠封装。
其中，在所述步骤(3)中，对所述柔性线路基板300的相对的两个端部区域向上弯折后，在所述第一封装组件与所述柔性线路基板300的中间区域之间的空隙、所述第二封装组件与所述柔性线路基板300的端部区域之间的空隙以及所述柔性线路基板与所述第一、第二封装组件之间的空隙中均填充柔性材料以形成一柔性支撑构件302，所述柔性材料可以为硅胶、环烯烃聚合物、液晶聚合物、橡胶中的一种或多种。
其中，在所述步骤(3)中，形成所述柔性支撑构件之后，在所述凹腔301中形成依次层叠的第一导热界面层、第二导热界面层以及第三导热界面层(未图示)。更具体的，所述第二导热界面层的厚度大于所述第一导热界面层的厚度并大于所述第三导热界面层的厚度，且所述第二导热界面层的导热系数大于所述第一导热界面层的导热系数并大于所述第三导热界面层的导热系数。
在具体的实施例中，所述第一、第二、第三导热界面层的材料可以包括硅、氧化铝、氮化铝、氮化硼或其他适合的材料，且所述第二导热界面层中还具有金属颗粒、石墨、石墨烯、碳纳米管等热传导系数较高的填料，进而使得所述第二导热界面层的导热系数大于所述第一导热界面层的导热系数并大于所述第三导热界面层的导热系数。
在具体的实施例中，如图4所示，接着进行步骤(4)，接着提供一散热板400，所述散热板400的上表面和下表面均设置多个呈矩阵排列的散热凸起401，接着在每个散热凸起401上均设置一所述第一堆叠封装，使得每个所述散热凸起401嵌入到相应的所述凹腔301中。
在所述步骤(4)中，所述散热板400具有一注入口和一流出口，在所述散热板内部具有流体通道，以便于散热介质通过所述散热板。
在具体的实施例中，当所述第一导热金属柱103高于所述第一封装层102时，每个所述散热凸起401的顶面具有相应的凹坑，以便于所述第一导热金属柱103嵌入到相应的凹坑中，进而提高第一封装组件的散热性能。
在具体的实施例中，如图5所示，接着进行步骤(5)，接着在所述散热板400的上表面和下表面分别设置一电路基板500，使得每个所述电路基板500电连接多个所述第一堆叠封装。
在具体的实施例中，所述电路基板500通过导电焊料电连接所述第一堆叠封装。
如图5所示，本发明还提出一种散热型封装结构，其采用上述方法制备的。
在其他实施例中，本发明提出的一种散热型封装结构的制备方法，包括以下步骤：
(1)提供一第一印刷线路板，在所述第一印刷线路板上设置第一半导体芯片，所述第一半导体芯片包括有源面以及非有源面，所述有源面设置有导电焊盘，所述第一半导体芯片通过所述导电焊盘与所述第一印刷线路板电连接，接着在所述第一印刷线路板上设置第一封装层，接着在所述第一半导体芯片和所述第一封装层中形成多个呈n×n阵列排布的第一通孔，其中，n为大于3的整数，位于所述第一半导体芯片的中心区域的(n-2)×(n-2)的所述第一通孔的深度大于其它的所述第一通孔的深度，接着在多个所述第一通孔中分别形成第一导热金属柱，接着在所述第一印刷线路板的背面植球，以形成第一封装组件。
(2)提供第一载板，在所述第一载板上形成第一重新布线层，在所述第一重新布线层上形成第二重新布线层，接着在所述第二重新布线层上形成第二半导体芯片，所述第二半导体芯片的尺寸小于所述第一半导体芯片的尺寸，所述第二半导体芯片的导电焊盘与所述第二重新布线层直接电连接，接着在所述第二重新布线层上设置第二封装层，接着在所述第二半导体芯片和所述第二封装层中形成多个呈(n-1)×(n-1)阵列排布的第二通孔，其中，n为大于3的整数，位于所述第二半导体芯片的中心区域的(n-2)×(n-2)的所述第二通孔的深度大于其它的所述第二通孔的深度，接着在多个所述第二通孔中分别形成第二导热金属柱，接着去除所述第一载板，接着在所述第一重新布线层上植球，以形成第二封装组件。
(3)提供一柔性线路基板，将所述第一封装组件贴装在所述柔性线路基板的中间区域，将两个所述第二封装组件分别贴装在所述柔性线路基板的相对的两个端部区域，接着将所述柔性线路基板的相对的两个端部区域向上弯折，使得每个所述第二封装组件均贴装至所述第一封装组件的侧壁，进而使得所述第一封装组件与两个所述第二封装组件限定出一个凹腔，以得到第一堆叠封装。
(4)接着提供一散热板，所述散热板的上表面和下表面均设置多个呈矩阵排列的散热凸起，接着在每个散热凸起上均设置一所述第一堆叠封装，使得每个所述散热凸起嵌入到相应的所述凹腔中。
(5)接着在所述散热板的上表面和下表面分别设置一电路基板，使得每个所述电路基板电连接多个所述第一堆叠封装。
在一些其他实施例中，在所述步骤(1)中，所述第一封装层包括环氧树脂，通过湿法刻蚀或干法刻蚀形成所述第一通孔，所述第一导热金属柱的材料为铜、铝、银、镍、钛、钯、银、铁中的一种或多种，所述第一导热金属柱通过化学气相沉积、溅射、蒸镀、化学镀或电镀工艺形成，所述第一导热金属柱高于所述第一封装层。
在一些其他实施例中，在所述步骤(2)中，所述第一、第二重新布线层包括多层介电保护层和多层金属布线层，所述介电保护层的材料为环氧树脂、硅胶、磷硅玻璃、聚乙烯醇、有机玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合。
在一些其他实施例中，在所述步骤(2)中，所述第二封装层包括环氧树脂，通过湿法刻蚀或干法刻蚀形成所述第二通孔，所述第二导热金属柱的材料为铜、铝、银、镍、钛、钯、银、铁中的一种或多种，所述第二导热金属柱通过化学气相沉积、溅射、蒸镀、化学镀或电镀工艺形成，所述第二导热金属柱与所述第二封装层齐平。
在一些其他实施例中，在所述步骤(3)中，对所述柔性线路基板的相对的两个端部区域向上弯折后，在所述第一封装组件与所述柔性线路基板的中间区域之间的空隙、所述第二封装组件与所述柔性线路基板的端部区域之间的空隙以及所述柔性线路基板与所述第一、第二封装组件之间的空隙中均填充柔性材料以形成一柔性支撑构件。
在一些其他实施例中，在所述步骤(3)中，形成所述柔性支撑构件之后，在所述凹腔中形成依次层叠的第一导热界面层、第二导热界面层以及第三导热界面层。
在一些其他实施例中，所述第二导热界面层的厚度大于所述第一导热界面层的厚度并大于所述第三导热界面层的厚度，且所述第二导热界面层的导热系数大于所述第一导热界面层的导热系数并大于所述第三导热界面层的导热系数。
在一些其他实施例中，在所述步骤(4)中，所述散热板具有一注入口和一流出口，在所述散热板内部具有流体通道。
在一些其他实施例中，本发明还提出一种散热型封装结构，其采用上述方法制备的。
如上所述，本发明的一种散热型封装结构及其制备方法具有如下有益效果：在本发明的散热型封装结构的制备过程中，通过在第一半导体芯片和第一封装层中形成多个呈n×n阵列排布的第一通孔，位于所述第一半导体芯片的中心区域的(n-2)×(n-2)的所述第一通孔的深度大于其它的所述第一通孔的深度，通过在所述第二半导体芯片和所述第二封装层中形成多个呈(n-1)×(n-1)阵列排布的第二通孔，位于所述第二半导体芯片的中心区域的(n-2)×(n-2)的所述第二通孔的深度大于其它的所述第二通孔的深度，上述结构的设置可以使得半导体芯片在使用过程中产生的大量的热量快速扩散。通过将所述第一封装组件贴装在所述柔性线路基板的中间区域，将两个所述第二封装组件分别贴装在所述柔性线路基板的相对的两个端部区域，将所述柔性线路基板的相对的两个端部区域向上弯折，使得每个所述第二封装组件均贴装至所述第一封装组件的侧壁，进而使得所述第一封装组件与两个所述第二封装组件限定出一个凹腔，以得到第一堆叠封装，进而提供一散热板，所述散热板的上表面和下表面均设置多个呈矩阵排列的散热凸起，接着在每个散热凸起上均设置一所述第一堆叠封装，使得每个所述散热凸起嵌入到相应的所述凹腔中，上述结构的设置，一方面可以使得堆叠封装快速散热，另一方面则可以提高堆叠封装的集成度。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种散热型封装结构的制备方法，其特征在于：包括以下步骤：
（1）提供一第一印刷线路板，在所述第一印刷线路板上设置第一半导体芯片，所述第一半导体芯片包括有源面以及非有源面，所述有源面设置有导电焊盘，所述第一半导体芯片通过所述导电焊盘与所述第一印刷线路板电连接，接着在所述第一印刷线路板上设置第一封装层，接着在所述第一半导体芯片和所述第一封装层中形成多个呈n×n阵列排布的第一通孔，其中，n为大于3的整数，位于所述第一半导体芯片的中心区域的(n-2)×(n-2)的所述第一通孔的深度大于其它的所述第一通孔的深度，接着在多个所述第一通孔中分别形成第一导热金属柱，接着在所述第一印刷线路板的背面植球，以形成第一封装组件；
（2）提供第一载板，在所述第一载板上形成第一重新布线层，在所述第一重新布线层上形成第二重新布线层，接着在所述第二重新布线层上形成第二半导体芯片，所述第二半导体芯片的尺寸小于所述第一半导体芯片的尺寸，所述第二半导体芯片的导电焊盘与所述第二重新布线层直接电连接，接着在所述第二重新布线层上设置第二封装层，接着在所述第二半导体芯片和所述第二封装层中形成多个呈(n-1)×(n-1)阵列排布的第二通孔，其中，n为大于3的整数，位于所述第二半导体芯片的中心区域的(n-2)×(n-2)的所述第二通孔的深度大于其它的所述第二通孔的深度，接着在多个所述第二通孔中分别形成第二导热金属柱，接着去除所述第一载板，接着在所述第一重新布线层上植球，以形成第二封装组件；
（3）提供一柔性线路基板，将所述第一封装组件贴装在所述柔性线路基板的中间区域，将两个所述第二封装组件分别贴装在所述柔性线路基板的相对的两个端部区域，接着将所述柔性线路基板的相对的两个端部区域向上弯折，使得每个所述第二封装组件均贴装至所述第一封装组件的侧壁，进而使得所述第一封装组件与两个所述第二封装组件限定出一个凹腔，以得到第一堆叠封装；
（4）接着提供一散热板，所述散热板的上表面和下表面均设置多个呈矩阵排列的散热凸起，接着在每个散热凸起上均设置一所述第一堆叠封装，使得每个所述散热凸起嵌入到相应的所述凹腔中；
（5）接着在所述散热板的上表面和下表面分别设置一电路基板，使得每个所述电路基板电连接多个所述第一堆叠封装。
2.根据权利要求1所述的散热型封装结构的制备方法，其特征在于：在所述步骤（1）中，所述第一封装层包括环氧树脂，通过湿法刻蚀或干法刻蚀形成所述第一通孔，所述第一导热金属柱的材料为铜、铝、银、镍、钛、钯、银、铁中的一种或多种，所述第一导热金属柱通过化学气相沉积、溅射、蒸镀、化学镀或电镀工艺形成，所述第一导热金属柱高于所述第一封装层。
3.根据权利要求1所述的散热型封装结构的制备方法，其特征在于：在所述步骤（2）中，所述第一、第二重新布线层包括多层介电保护层和多层金属布线层，所述介电保护层的材料为环氧树脂、硅胶、磷硅玻璃、聚乙烯醇、有机玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、钯、镍、金、银、钛中的一种或两种以上组合。
4.根据权利要求3所述的散热型封装结构的制备方法，其特征在于：在所述步骤（2）中，所述第二封装层包括环氧树脂，通过湿法刻蚀或干法刻蚀形成所述第二通孔，所述第二导热金属柱的材料为铜、铝、银、镍、钛、钯、银、铁中的一种或多种，所述第二导热金属柱通过化学气相沉积、溅射、蒸镀、化学镀或电镀工艺形成，所述第二导热金属柱与所述第二封装层齐平。
5.根据权利要求1所述的散热型封装结构的制备方法，其特征在于：在所述步骤（3）中，对所述柔性线路基板的相对的两个端部区域向上弯折后，在所述第一封装组件与所述柔性线路基板的中间区域之间的空隙、所述第二封装组件与所述柔性线路基板的端部区域之间的空隙以及所述柔性线路基板与所述第一、第二封装组件之间的空隙中均填充柔性材料以形成一柔性支撑构件。
6.根据权利要求5所述的散热型封装结构的制备方法，其特征在于：在所述步骤（3）中，形成所述柔性支撑构件之后，在所述凹腔中形成依次层叠的第一导热界面层、第二导热界面层以及第三导热界面层。
7.根据权利要求6所述的散热型封装结构的制备方法，其特征在于：所述第二导热界面层的厚度大于所述第一导热界面层的厚度并大于所述第三导热界面层的厚度，且所述第二导热界面层的导热系数大于所述第一导热界面层的导热系数并大于所述第三导热界面层的导热系数。
8.根据权利要求1所述的散热型封装结构的制备方法，其特征在于：在所述步骤（4）中，所述散热板具有一注入口和一流出口，在所述散热板内部具有流体通道。
9.一种散热型封装结构，其特征在于，采用权利要求1-8任一项所述的方法制备的。
CN202010958928.6A 2020-09-14 2020-09-14 一种散热型封装结构及其制备方法 Active CN112053963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010958928.6A CN112053963B (zh) 2020-09-14 2020-09-14 一种散热型封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010958928.6A CN112053963B (zh) 2020-09-14 2020-09-14 一种散热型封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112053963A CN112053963A (zh) 2020-12-08
CN112053963B true CN112053963B (zh) 2022-08-16

Family

ID=73610812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010958928.6A Active CN112053963B (zh) 2020-09-14 2020-09-14 一种散热型封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112053963B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200810036A (en) * 2006-08-07 2008-02-16 Walton Advanced Eng Inc IC stack package having a plurality of encapsulants sharing a same substrate
CN110943001A (zh) * 2019-11-28 2020-03-31 徐州顺意半导体科技有限公司 一种半导体器件封装及其制备方法
CN111599797A (zh) * 2020-07-27 2020-08-28 甬矽电子(宁波)股份有限公司 柔性基板堆叠封装结构和柔性基板堆叠封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429788B2 (en) * 2006-03-08 2008-09-30 Microelectronics Assembly Technologies, Inc. Thin multichip flex-module
CN110010561B (zh) * 2018-12-31 2021-02-26 浙江臻镭科技股份有限公司 一种多层芯片堆叠的射频结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200810036A (en) * 2006-08-07 2008-02-16 Walton Advanced Eng Inc IC stack package having a plurality of encapsulants sharing a same substrate
CN110943001A (zh) * 2019-11-28 2020-03-31 徐州顺意半导体科技有限公司 一种半导体器件封装及其制备方法
CN111599797A (zh) * 2020-07-27 2020-08-28 甬矽电子(宁波)股份有限公司 柔性基板堆叠封装结构和柔性基板堆叠封装方法

Also Published As

Publication number Publication date
CN112053963A (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
US11133237B2 (en) Package with embedded heat dissipation features
CN112053962B (zh) 一种系统级堆叠封装及其制备方法
US11569147B2 (en) Method of forming semiconductor package with composite thermal interface material structure
US9209106B2 (en) Thermal management circuit board for stacked semiconductor chip device
CN109786340A (zh) 集成扇出封装件及其形成方法
US7678615B2 (en) Semiconductor device with gel-type thermal interface material
JP5263546B2 (ja) 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法
US20070235713A1 (en) Semiconductor device having carbon nanotube interconnects and method of fabrication
CN104051399B (zh) 晶圆级芯片尺寸封装中间结构装置和方法
WO2022110936A1 (zh) 一种功率元件封装结构及其制备方法
JP2009010378A (ja) 擬似チップを有する半導体素子パッケージ
US20230378130A1 (en) Semiconductor structure and method of forming the same
CN112053963B (zh) 一种散热型封装结构及其制备方法
KR20190092399A (ko) 웨이퍼-레벨 액티브 다이 및 외부 다이 마운트를 갖는 반도체 패키지
CN112242363A (zh) 电子封装件
CN112382575B (zh) 一种用于5g设备的半导体存储封装及其制备方法
CN115312406A (zh) 芯片封装结构及制备方法
CN112053961B (zh) 一种半导体封装及其形成方法
US20210272872A1 (en) Thermal management materials for semiconductor devices, and associated systems and methods
US20220102288A1 (en) Semiconductor device and manufacturing method thereof
CN111952202B (zh) 一种指纹识别传感器的封装结构及其形成方法
CN111952203B (zh) 一种指纹识别封装及其形成方法
CN112366139B (zh) 一种用于5g移动终端的存储元件封装及其形成方法
CN111952197B (zh) 一种半导体装置及其封装方法
US11923264B2 (en) Semiconductor apparatus for discharging heat

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220720

Address after: 518000 402, 403, 404, qianhaichengjin building, Yueliangwan Avenue, Liwan community, Nanshan street, Nanshan District, Shenzhen, Guangdong Province

Applicant after: Shenzhen shenhongsheng Electronic Co.,Ltd.

Address before: 1506, Huiyuan Building, 38 Huaneng Road, Lixia District, Jinan City, Shandong Province

Applicant before: SHANDONG AOTIAN ENVIRONMENTAL PROTECTION TECHNOLOGY CO.,LTD.

GR01 Patent grant
GR01 Patent grant