JP6067679B2 - 多孔質基板内のビア - Google Patents

多孔質基板内のビア Download PDF

Info

Publication number
JP6067679B2
JP6067679B2 JP2014506504A JP2014506504A JP6067679B2 JP 6067679 B2 JP6067679 B2 JP 6067679B2 JP 2014506504 A JP2014506504 A JP 2014506504A JP 2014506504 A JP2014506504 A JP 2014506504A JP 6067679 B2 JP6067679 B2 JP 6067679B2
Authority
JP
Japan
Prior art keywords
conductive
openings
interconnects
interconnect
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014506504A
Other languages
English (en)
Other versions
JP2014512692A (ja
Inventor
イリヤス モハメド
イリヤス モハメド
ベルガセム ハーバ
ベルガセム ハーバ
キプリアン ウゾ
キプリアン ウゾ
ピユシュ サヴァリア
ピユシュ サヴァリア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of JP2014512692A publication Critical patent/JP2014512692A/ja
Application granted granted Critical
Publication of JP6067679B2 publication Critical patent/JP6067679B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

（関連出願の相互参照）
本出願は、２０１１年４月２２日に出願された、米国特許出願第１３／０９２，４９５号の出願日の利益を主張するものであり、その開示は、参照により本明細書に援用されている。
本発明は、超小型電子デバイスのパッケージングに関し、特に、半導体デバイスのパッケージングに関する。
超小型電子素子は通常、ダイ又は半導体チップと呼ばれるシリコン若しくはヒ化ガリウムなどの半導体材料の薄スラブを一般的に含む。半導体チップは通常は、個別のパッケージ化されたユニットとして提供される。一部のユニット設計では、半導体チップは、基板又はチップキャリアに実装され、その基板又はチップキャリアも同様に、プリント回路板などの回路パネル上に実装される。
半導体チップの第１面（例えば、前面）内には、能動回路が製造される。この能動回路への電気的接続を促進するために、そのチップには、同じ面上にボンドパッドが設けられる。ボンドパッドは、典型的には、ダイの縁部の周囲に、又は多くのメモリ素子に関してはダイの中心に、規則的な配列で定置される。ボンドパッドは一般的には、厚さ約０．５μｍの、銅又はアルミニウムなどの導電性金属から作られる。ボンドパッドは、単一層又は複数層の金属を含み得る。ボンドパッドのサイズは、デバイスのタイプによって異なるものとなるが、典型的には、１辺が数十〜数百ミクロンの寸法となる。
ボンドパッドと、半導体チップの第１面とは反対側の第２面（例えば、裏面）とを接続するために、シリコン貫通ビア（ＴＳＶ）が使用される。従来のビアは、半導体チップを貫通する穴、及びその穴を貫通して第１面から第２面まで延在する導電材料を含む。ボンドパッドが、ビアに電気的に接続されることにより、ボンドパッドと半導体チップの第２面上の導電性要素との通信を、可能にすることができる。
従来のＴＳＶの穴は、能動回路を収容するために使用可能な第１面の部分を、低減する場合がある。能動回路のために使用することができる、第１面上の利用可能空間の、そのような低減は、各半導体チップを製造するために必要とされるシリコンの量を増大させる可能性があり、このことにより、各チップのコストが増大する恐れがある。
従来のビアは、ビア内側の非最適な応力分布、及び半導体チップと、例えば、そのチップが接合される構造体との、熱膨張係数（ＣＴＥ）の不整合のために、信頼性に課題を有する場合がある。例えば、半導体チップ内部の導電ビアが、比較的薄く、硬い誘電材料によって絶縁される場合、著しい応力が、ビア内部に存在し得る。更には、半導体チップが、ポリマー基板の導電性要素に結合される場合、そのチップと、より高いＣＴＥの基板の構造体との間の電気的接続は、ＣＴＥの不整合による応力を受けることとなる。
いずれのチップの物理的配置構成においても、サイズは重要な考慮事項である。よりコンパクトなチップの物理的配置構成に対する需要は、携帯用電子デバイスの急速な進歩と共に、更に高まってきている。単なる例として、通常「スマートフォン」と称されるデバイスは、高解像度ディスプレイ及び関連する画像処理チップと共に、高性能のデータ処理装置、メモリ、並びに全地球測位システム受信器、電子カメラ、及びローカルエリアネットワーク接続などの付属デバイスを、携帯電話の機能に統合する。そのようなデバイスは、完全なインターネット接続性、フル解像度のビデオなどの娯楽、ナビゲーション、エレクトロニックバンキングなどの能力を全て、ポケットサイズのデバイス内に提供することができる。複合型携帯デバイスは、小さい空間内に多数のチップを詰め込むことを必要とする。更には、一部のチップは、通常「Ｉ／Ｏ」と称される、多くの入出力接続を有する。これらのＩ／Ｏは、他のチップのＩ／Ｏと相互接続されなければならない。この相互接続は、信号伝搬遅延を最小限に抑えるために、短いものとするべきであり、かつ低インピーダンスを有するべきである。この相互接続を形成する構成要素は、その組立体のサイズを著しく増大させるものとするべきではない。同様の必要性は、例えば、インターネット検索エンジンで使用されるようなデータサーバ内でのように、他の用途でも生じる。例えば、複合型チップ間に、短い、低インピーダンスの多数の相互接続子を提供する構造体により、検索エンジンの帯域幅を増大させ、その電力消費を低減することができる。
半導体のビア形成及び相互接続の点で達成されている、これらの進歩にもかかわらず、半導体チップのサイズを最小化しつつ、電気的相互接続の信頼性を高めるための改善が、依然として必要とされている。本発明のこれらの属性は、以降で説明されるような超小型電子パッケージの構築によって、達成することができる。
本発明の一態様によれば、超小型電子ユニットは、前面及びその前面から隔った裏面を有し、かつ複数の能動半導体デバイスを内部に統合する、半導体基板であって、前面に露出した複数の導電パッド、及び裏面の領域全体にわたって対称若しくは非対称の分布で配置構成された複数の開口部を有する、半導体基板と、複数の導電パッドのうちの対応する第１パッド及び第２パッドと電気的に接続された第１導電ビア及び第２導電ビアと、複数の開口部のうちの対応する開口部の内部に延在する複数の第１導電相互接続子及び複数の第２導電相互接続子と、外部要素との相互接続のために裏面に露出した第１導電コンタクト及び第２導電コンタクトとを含み得る。
開口部の分布は、裏面に沿った第１の方向で離間する、少なくともｍ個の開口部、及び第１の方向と直交する裏面に沿った第２の方向で離間する、少なくともｎ個の開口部を含み得る。ｍ及びｎのそれぞれは、１よりも大きいものとすることができる。各第１導電相互接続子は、第１導電ビアに接続されてもよい。各第２導電相互接続子は、第２導電ビアに接続されてもよい。第１導電コンタクト及び第２導電コンタクトは、それぞれ、第１導電相互接続子及び第２導電相互接続子に電気的に接続することができる。複数の第１導電相互接続子は、複数の開口部のうちの少なくとも１つの開口部によって、前面に実質的に平行な水平方向で、複数の第２導電相互接続子から隔てられてもよい。この少なくとも１つの開口部は、絶縁性誘電材料で少なくとも部分的に充填されてもよい。
具体的な実施形態では、各導電相互接続子は、前面に実質的に垂直な鉛直方向で延在する部分を含み得る。複数の第１導電相互接続子は、半導体基板の材料によって、水平方向で互いに隔てられてもよい。一実施形態では、各導電相互接続子は、水平方向で５ミクロン以下の幅を有し得る。例示的実施形態では、各導電ビアは、円錐台形状を有し得る。具体的な実施形態では、第１導電コンタクト及び第２導電コンタクトは、前面に実質的に垂直な鉛直方向で、対応する複数の第１導電相互接続子及び複数の第２導電相互接続子と、位置合わせすることができる。一実施形態では、各パッドは、前面に露出した上面及び上面から隔った底面を有し得る。第１導電ビアは、対応する第１パッド及び第２パッドを貫通して、そのパッドの底面から上面まで延在することができる。
例示的実施形態では、第１導電ビア及び第２導電ビアは、対応する第１パッド及び第２パッドを貫通して延在しない場合がある。具体的な実施形態では、超小型電子ユニットはまた、少なくとも１つの孔も含み得る。各孔は、２つ以上の開口部から、対応する１つのパッドの、少なくとも底面まで延在することができる。第１導電ビア及び第２導電ビアは、少なくとも１つの孔のうちの対応する第１孔及び第２孔の内部に延在することができる。一実施形態では、第１導電ビア及び第２導電ビアは、ドープされた半導体材料を含み得る。例示的実施形態では、第１導電ビア及び第２導電ビアは、それぞれ、第１パッド及び第２パッドに直接接続されてもよい。具体的な実施形態では、第１導電ビア及び第２導電ビアは、対応する第１パッド及び第２パッドと、それらの間に延在する中間導電構造体を介して電気的に接続されてもよい。
本発明の別の態様によれば、配線基板は、８ｐｐｍ／℃未満の実効ＣＴＥを有し、第１表面、及びその第１表面から隔った第２表面を有する基板であって、かつ第１表面と第２表面との間に延在する複数の開口部を有する、基板と、複数の第１導電相互接続子及び複数の第２導電相互接続子であって、各導電相互接続子が、開口部のうちの対応する１つの内部に延在し、第１表面及び第２表面に隣接する末端部を有する、複数の第１導電相互接続子及び複数の第２導電相互接続子と、外部要素との相互接続のために第１表面及び第２表面に露出した第１導電コンタクトのセット並びに第２導電コンタクトのセットとを含み得る。開口部は、第１表面の領域全体にわたって対称又は非対称の分布で配置構成されてもよい。少なくともｍ個の開口部は、第１表面に沿った第１の方向で離間させることができ、少なくともｎ個の開口部は、第１の方向と直交する第１表面に沿った第２の方向で離間させることができる。ｍ及びｎのそれぞれは、１よりも大きいものとすることができる。
第１導電コンタクトの各セットは、第１表面に露出した第１導電コンタクト及び第２表面に露出した第１導電コンタクトを含むことができ、複数の第１導電相互接続子が、そのようなセットを電気的に接続する。第２導電コンタクトの各セットは、第１表面に露出した第２導電コンタクト及び第２表面に露出した第２導電コンタクトを含み得、複数の第２導電相互接続子が、そのようなセットを電気的に接続する。複数の第１導電相互接続子は、第１表面と第２表面との間の少なくとも部分的に絶縁性誘電材料で充填された、複数の開口部のうちの少なくとも１つの内部に延在する絶縁部材によって、第１表面に実質的に平行な水平方向で、複数の第２導電相互接続子から隔てることができる。
一実施形態では、各導電相互接続子は、第１表面に実質的に垂直な鉛直方向で延在する部分を含み得る。複数の第１導電相互接続子は、半導体基板の材料によって、水平方向で、互いに隔てられてもよい。具体的な実施形態では、各導電相互接続子は、水平方向で５ミクロン以下の幅を有し得る。例示的実施形態では、第１導電コンタクトのセット及び第２導電コンタクトのセットは、第１表面に実質的に垂直な鉛直方向で、対応する複数の第１導電相互接続子及び複数の第２導電相互接続子と位置合わせされてもよい。一実施形態では、各開口部は、誘電体層で内側が覆われてもよい。
本発明の更に別の態様によれば、配線基板は、８ｐｐｍ／℃未満の実効ＣＴＥを有し、第１表面及びその第１表面から隔った第２表面を有し、第１表面と第２表面との間に延在する複数の開口部を有する、基板と、複数の開口部の第１サブセットのうちの対応する開口部の内部に延在する、複数の導電相互接続子と、開口部の第２サブセットのうちの対応する開口部の内部に少なくとも部分的に延在する絶縁性誘電材料と、を含み得る。具体的な実施形態では、絶縁性誘電材料は、開口部の第２サブセットのうちの対応する開口部を、完全に充填することができる。一実施形態では、開口部の第２サブセットは、開口部の第１サブセットよりも多くの開口部を含み得る。
本発明の更に別の態様によれば、配線基板は、８ｐｐｍ／℃未未満の実効ＣＴＥを有し、第１表面及びその第１表面から隔った第２表面を有する基板であって、第１の材料の領域を貫通して第１表面と第２表面との間に延在する複数の開口部を有し、各開口部は、第１表面及び第２表面にそれぞれ隣接する第１末端部及び第２末端部を有する、基板を含み得る。この配線基板はまた、開口部の第１サブセットのうちの対応する開口部の内部に延在する複数の導電相互接続子も含んでもよく、各導電相互接続子が、第１表面及び第２表面に隣接する第１末端部及び第２末端部を有する。この配線基板はまた、開口部の第２サブセットのうちの対応する開口部の内部に延在する複数の絶縁部材を含んでもよく、各絶縁部材は、第１表面及び第２表面に隣接して、対応する開口部の内部に、対向する第１末端部分及び第２末端部分を有し、第１末端部分及び第２末端部分は、本質的に誘電材料からなり、この誘電材料は、第１の材料以外のものである。
導電相互接続子のうちの少なくとも２つは、絶縁部材のうちの少なくとも１つの絶縁部材によって互いに隔てられてもよく、それにより、電流は、その少なくとも２つの導電相互接続子間の絶縁部材を通って流れることができず、また電流は、第１末端部分と第２末端部分との間の絶縁部材を通って流れることができない。一実施形態では、絶縁部材は、第１末端部分と第２末端部分との間の空隙を含んでもよい。具体的な実施形態では、基板は、本質的に半導体材料からなるものとすることができる。例示的実施形態では、基板は、本質的にガラス又はセラミック材料からなるものとすることができる。
本発明の更なる態様は、本発明の前述の態様による導電ビア構造、本発明の前述の態様による複合型チップ、又はその双方を、他の電子素子と共に内蔵するシステムを提供する。例えば、このシステムは、単一のハウジング内に配置することができ、そのハウジングは、携帯用ハウジングとすることができる。本発明のこの態様での、好ましい実施形態によるシステムは、同等の従来システムよりも、コンパクトなものにすることができる。
本発明の別の態様によれば、超小型電子ユニットを製造する方法は、半導体基板の第１表面から、その第１表面から隔った第２表面に向けて延在する複数の開口部を形成する工程であって、その基板が、第２表面に露出した複数の導電パッドを有する、工程と、これらの複数の開口部のうちの対応する開口部の内部に延在する複数の第１導電相互接続子及び複数の第２導電相互接続子を形成する工程と、複数の導電パッドのうちの対応する第１パッド及び第２パッドと電気的に接続された第１導電ビア及び第２導電ビアを形成する工程と、を有し得る。開口部は、第１表面の領域全体にわたって対称又は非対称の分布で配置構成されてもよい。少なくともｍ個の開口部は、第１表面に沿った第１の方向で離間してもよく、少なくともｎ個の開口部は、第１の方向と直交する第１表面に沿った第２の方向で離間してもよい。ｍ及びｎのそれぞれは、１よりも大きくてもよい。この基板は、複数の能動半導体デバイスを統合することができる。各第１導電相互接続子は、第１導電ビアに電気的に接続することができる。各第２導電相互接続子は、第２導電ビアに電気的に接続されてもよい。
例示的実施形態では、この方法はまた、複数の開口部のうちの少なくとも１つを少なくとも部分的に充填する、絶縁性誘電材料を堆積させる工程も有し得る。複数の第１導電相互接続子は、複数の開口部のうちの少なくとも１つの開口部によって、第１表面に実質的に平行な水平方向で、複数の第２導電相互接続子から隔てることができる。具体的な実施形態では、各導電相互接続子は、第１表面に実質的に垂直な鉛直方向で延在する部分を含み得る。複数の第１導電相互接続子は、半導体基板の材料によって、第１表面に実質的に平行な水平方向で、互いに隔てることができる。
本発明の更に別の態様によれば、超小型電子ユニットを製造する方法は、半導体基板の第１表面から、その第１表面から隔った第２表面に向けて延在する複数の開口部を形成する工程であって、その基板が、第２表面に露出した複数の導電パッドを有する工程と、開口部の第１サブセット及び第２サブセットのうちの対応する開口部の間に延在する半導体基板の材料を除去して、対応する開口部の第１サブセット及び第２サブセットと同じ広さを持つ領域を占める対応する第１空洞部及び第２空洞部を形成する、工程と、対応する第１空洞部及び第２空洞部の内部に延在する第１導電相互接続子及び第２導電相互接続子を形成する工程と、複数の導電パッドのうちの対応する第１パッド及び第２パッドと電気的に接続される第１導電ビア及び第２導電ビアを形成する工程と、を有し得る。
開口部は、第１表面の領域全体にわたって対称又は非対称の分布で配置構成することができる。少なくともｍ個の開口部は、第１表面に沿った第１の方向で離間させることができ、少なくともｎ個の開口部は、第１の方向と直交する第１表面に沿った第２の方向で離間させることができる。ｍ及びｎのそれぞれは、１よりも大きいものとすることができる。この基板は、複数の能動半導体デバイスを統合することができる。第１導電ビア及び第２導電ビアは、対応する第１導電相互接続子及び第２導電相互接続子と電気的に接続することができる。
具体的な実施形態では、この方法はまた、複数の開口部のうちの少なくとも１つを少なくとも部分的に充填する絶縁性誘電材料を堆積させる工程も有し得る。第１導電相互接続子は、複数の開口部のうちの少なくとも１つの開口部によって、第１表面に実質的に平行な水平方向で、第２導電相互接続子から少なくとも部分的に隔てることができる。一実施形態では、この方法はまた、外部要素との相互接続のために露出した第１導電コンタクト及び第２導電コンタクトを形成する工程を有してもよく、第１導電コンタクト及び第２導電コンタクトは、それぞれ、第１導電相互接続子及び第２導電相互接続子に、電気的に接続される。例示的実施形態では、第１導電コンタクト及び第２導電コンタクトは、第１表面に実質的に垂直な鉛直方向で、対応する第１導電相互接続子及び第２導電相互接続子と、位置合わせすることができる。具体的な実施形態では、この方法はまた、第２表面の上方からパッドに適用される加工処理によって、対応する第１パッド及び第２パッドを貫通して延在する、第１孔及び第２孔を形成する工程も有し得る。
一実施形態では、第１導電ビア及び第２導電ビアは、対応する第１孔及び第２孔の内部に形成され、対応する第１パッド及び第２パッドを貫通して延在することができる。例示的実施形態では、各導電ビアのコンタクト部分は、外部要素との相互接続のために、第２表面に露出させることができる。具体的な実施形態では、第１孔及び第２孔を形成する工程は、それらの孔が半導体基板の厚さを部分的に貫通して延在するように、半導体基板から材料を除去することを含み得る。一実施形態では、第１孔及び第２孔を形成する工程は、対応する第１導電相互接続子及び第２導電相互接続子のそれぞれの表面が対応する孔内部で露出するように実行されてもよい。例示的実施形態では、第１導電ビア及び第２導電ビアが、複数の開口部のうちの一部の内部で露出し、第１導電相互接続子及び第２導電相互接続子が、それぞれ、第１導電ビア及び第２導電ビアと接触して形成されるように、複数の開口部を形成することができる。
本発明の更に別の態様によれば、配線基板を製造する方法は、８ｐｐｍ／℃未満の実効ＣＴＥを有する基板の第１表面から、その第１表面から隔った第２表面に向けて延在する複数の開口部を形成する工程と、複数の第１導電相互接続子及び複数の第２導電相互接続子を形成する工程と、外部要素との相互接続のために第１表面及び第２表面に露出した第１導電コンタクトのセット並びに第２導電コンタクトのセットを形成する工程と、を有し得る。開口部は、第１表面の領域全体にわたって対称又は非対称の分布で配置構成されてもよい。少なくともｍ個の開口部は、第１表面に沿った第１の方向で離間させることができ、少なくともｎ個の開口部は、第１の方向と直交する第１表面に沿った第２の方向で離間させることができる。ｍ及びｎのそれぞれは、１よりも大きいものとすることができる。
各導電相互接続子は、開口部のうちの対応する１つの内部に延在することができ、第１表面及び第２表面に隣接する末端部を有してもよい。第１導電コンタクトの各セットは、第１表面に露出した第１導電コンタクト及び第２表面に露出した第１導電コンタクトを含み得、複数の第１導電相互接続子が、そのようなセットを電気的に接続する。第２導電コンタクトの各セットは、第１表面に露出した第２導電コンタクト及び第２表面に露出した第２導電コンタクトを含んでもよく、複数の第２導電相互接続子が、そのようなセットを電気的に接続する。
一実施形態では、本方法はまた、複数の開口部のうちの少なくとも１つを少なくとも部分的に充填する絶縁性誘電材料を堆積させる工程も有し得る。複数の第１導電相互接続子は、複数の開口部のうちの少なくとも１つの開口部によって、第１表面に実質的に平行な水平方向で、複数の第２導電相互接続子から隔てることができる。具体的な実施形態では、各導電相互接続子は、第１表面に実質的に垂直な鉛直方向で延在する部分を含み得る。複数の第１導電相互接続子は、基板の材料によって、第１表面に実質的に平行な水平方向で、互いに隔てることができる。
本発明の別の態様によれば、配線基板を製造する方法は、８ｐｐｍ／℃未満の実効ＣＴＥを有する基板の第１表面から、その第１表面から隔った第２表面に向けて延在する複数の開口部を形成する工程と、開口部の第１サブセット及び第２サブセットのうちの対応する開口部の間に延在する、半導体基板の材料を除去して、対応する開口部の第１サブセット及び第２サブセットと同じ広さを持つ領域を占める対応する第１空洞部及び第２空洞部を形成する、工程と、対応する第１空洞部及び第２空洞部の内部に延在する第１導電相互接続子及び第２導電相互接続子を形成する工程と、外部要素との相互接続のために第１表面及び第２表面に露出した第１導電コンタクトのセット並びに第２導電コンタクトのセットを形成する工程と、を有し得る。
開口部は、第１表面の領域全体にわたって対称又は非対称の分布で配置構成されてもよい。少なくともｍ個の開口部は、第１表面に沿った第１の方向で離間させることができ、少なくともｎ個の開口部は、第１の方向と直交する第１表面に沿った第２の方向で離間させることができる。ｍ及びｎのそれぞれは、１よりも大きいものとすることができる。第１導電相互接続子及び第２導電相互接続子のそれぞれは、第１表面及び第２表面に隣接する末端部を有し得る。第１導電コンタクトの各セットは、第１表面に露出した第１導電コンタクト及び第２表面に露出した第１導電コンタクトを含み得、第１導電相互接続子が、そのようなセットを電気的に接続する。第２導電コンタクトの各セットは、第１表面に露出した第２導電コンタクト及び第２表面に露出した第２導電コンタクトを含み得、第２導電相互接続子が、そのようなセットを電気的に接続する。
一実施形態では、この方法はまた、複数の開口部のうちの少なくとも１つを少なくとも部分的に充填する絶縁性誘電材料を堆積させる工程も有し得る。第１導電相互接続子は、複数の開口部のうちの少なくとも１つの開口部によって、第１表面に実質的に平行な水平方向で、第２導電相互接続子から少なくとも部分的に隔てることができる。例示的実施形態では、この方法はまた、導電コンタクトを形成する工程の前に、第１表面と第２表面との間の半導体基板の厚さが低減されるように、かつ各導電相互接続子の表面が第２表面に露出するように、第２表面から材料を除去する工程も有し得る。具体的な実施形態では、基板は、本質的に半導体材料からなるものとすることができる。一実施形態では、基板は、本質的にガラス又はセラミック材料からなるものとすることができる。
例示的実施形態では、複数の開口部を形成する工程は、異方性エッチングによって実行されてもよく、基板の第１表面から延在する多孔質シリコンの領域が作り出される。一実施形態では、開口部の対称又は非対称の分布の場所が、マスクによって決定されない場合がある。具体的な実施形態では、第１導電ビア及び第２導電ビアは、対応する第１の電位及び第２の電位に接続可能とすることができる。例示的実施形態では、絶縁性誘電材料を堆積させる工程は、導電相互接続子を形成する工程の前に、実行されてもよい。
本発明の実施形態に係るビア構造を示す側断面図である。 導電コンタクトの場所の投影を点線で示す、図１Ａの線１Ｂ−１Ｂに沿った、図１Ａの超小型電子ユニットの平面断面図である。 基板の裏面に露出した導電コンタクトの諸部分の下に存在する誘電体層を含む、ビア構造の実施形態を示す、図１Ａの超小型電子ユニットの部分断面図である。 図１Ａ及び図１Ｂに示す本発明の実施形態に係る、製造の段階を示す断面図である。 図１Ａ及び図１Ｂに示す本発明の実施形態に係る、製造の段階を示す断面図である。 図１Ａ及び図１Ｂに示す本発明の実施形態に係る、製造の段階を示す断面図である。 線２Ｄ−２Ｄに沿った、図２Ｃに示す製造の段階の一部分の拡大部分断面図である。 図１Ａ及び図１Ｂに示す本発明の実施形態に係る、製造の段階を示す断面図である。 図１Ａ及び図１Ｂに示す本発明の実施形態に係る、製造の段階を示す断面図である。 図１Ａ及び図１Ｂに示す本発明の実施形態に係る、製造の段階を示す断面図である。 図１Ａ及び図１Ｂに示す本発明の実施形態に係る、製造の段階を示す断面図である。 図１Ａ及び図１Ｂに示す本発明の実施形態に係る、製造の段階を示す断面図である。 別の実施形態に係るビア構造を示す側断面図である。 導電コンタクトの場所の投影を点線で示す、図３Ａの線３Ｂ−３Ｂに沿った、図３Ａの超小型電子ユニットの平面断面図である。 更に別の実施形態に係るビア構造を示す断面図である。 更に別の実施形態に係るビア構造を示す断面図である。 図５に示す本発明の実施形態に係る、製造の段階を示す断面図である。 図５に示す本発明の実施形態に係る、製造の段階を示す断面図である。 図５に示す本発明の実施形態に係る、製造の段階を示す断面図である。 図５に示す本発明の実施形態に係る、製造の段階を示す断面図である。 図５に示す本発明の実施形態に係る、製造の段階を示す断面図である。 別の実施形態に係るビア構造を示す断面図である。 図７に示す本発明の実施形態に係る、製造の段階を示す断面図である。 図７に示す本発明の実施形態に係る、製造の段階を示す断面図である。 本発明の一実施形態に係るシステムの概略図である。
図１Ａ及び図１Ｂに示すように、超小型電子ユニット１０は、裏面又は第１表面２１と、その面から隔った前面又は第２表面２２と、前面と裏面との間で貫通して延在する複数のシリコン貫通ビア３０（「ＴＳＶ」）とを有する、シリコン基板２０を含み得る。
一部の実施形態では、超小型電子ユニット１０は、半導体チップ、ウェーハなどとすることができる。基板２０は、好ましくは、８×１０-6／℃（又はｐｐｍ／℃）未満の熱膨張係数（「ＣＴＥ」）を有する。具体的な実施形態では、基板２０は、７×１０-6／℃未満のＣＴＥを有し得る。基板２０は、本質的に、シリコンなどの無機材料からなるものとすることができる。基板２０が、シリコンなどの半導体から作られる実施形態では、その基板の能動半導体領域２３内に、複数の能動半導体デバイス（例えば、トランジスタ、ダイオードなど）を配置することができ、この能動半導体領域２３は、前面２２に位置し、かつ／又は前面２２の下方に位置する。前面２２と裏面２１との間の、基板２０の厚さは、典型的には２００μｍ未満であり、また著しく小さく、例えば、１３０μｍ、７０μｍ、又は更に小さいものにすることができる。
図１Ａでは、裏面２１に平行な方向は、本明細書では「水平」又は「横」方向と称され、その一方で、裏面に垂直な方向は、本明細書では上向き又は下向きの方向と称され、また、本明細書では「鉛直」方向とも称される。本明細書で言及されるこれらの方向は、言及される構造体の座標系内のものである。それゆえ、これらの方向は、通常座標系又は重力座標系に任意の配向で存在することができる。１つの特徴部が、「表面の上方に」、別の特徴部よりも大きい高さで配置されるという記述は、その１つの特徴部が、他方の特徴部よりも、その表面から、同じ直交方向で大きい距離で離れていることを意味する。反対に、１つの特徴部が、「表面の上方に」、別の特徴部よりも小さい高さで配置されるという記述は、その１つの特徴部が、他方の特徴部よりも、その表面から、同じ直交方向で小さい距離で離れていることを意味する。
基板２０はまた、前面２２に露出した複数の導電パッド２４も含み得る。図１Ａ及び図１Ｂでは具体的に示されないが、能動半導体領域２３内の能動半導体デバイスは、典型的には、導電パッド２４に導電接続される。能動半導体デバイスは、それゆえ、基板２０の１つ以上の誘電体層の内部又は上方に延在して組み込まれる配線を通じて、導電的にアクセス可能である。一部の実施形態（図示せず）では、導電パッド２４は、基板２０の前面２２に直接露出しない場合がある。その代わりに、導電パッド２４は、基板２０の前面２２に露出した端子へと延びるトレースに、電気的に接続することができる。導電パッド２４、及び本明細書で開示されるいずれの他の導電構造体も、例えば、銅、アルミニウム、又は金を含めた、任意の導電性金属から作ることができる。導電パッド２４、及び本明細書で開示されるいずれの導電パッドも、円形、楕円形、三角形、正方形、矩形、又は任意の他の形状を含めた、任意の平面図形状を有し得る。
本開示で使用する際、導電性要素が、基板の表面に「露出した」という記述は、その導電性要素が、基板の表面に垂直な方向で、基板の外側から基板の表面に向けて移動する、理論的な点との接触のために、利用可能であることを示す。それゆえ、基板の表面に露出した端子又は他の導電性要素は、そのような表面から突出する場合もあり、そのような表面と同一平面となる場合もあり、又はそのような表面に対して陥没し、基板内の穴若しくは陥凹部を介して露出する場合もある。
基板２０は、前面２２と導電パッド２４との間に位置する、誘電体層２５を更に含み得る。誘電体層２５は、シリコン基板２０から、導電パッド２４を電気的に絶縁する。誘電体層２５は、超小型電子ユニット１０の「パッシベーション層」と称することができる。誘電体層２５は、無機誘電材料若しくは有機誘電材料、又はその双方を含み得る。誘電体層２５は、電着コンフォーマルコーティング、又は他の誘電材料、例えば、写真画像形成ポリマー材料、例えば、はんだマスク材料を含み得る。基板２０は、裏面２１の上に重ね合わされる別の誘電体層（図示せず）を更に含み得る。そのような誘電体層は、基板２０の裏面２１から、導電性要素を電気的に絶縁することができる。
本明細書で説明される実施形態では、誘電体層２５は、基板２０の厚さよりも実質的に薄い厚さを有し得るため、誘電体層２５のＣＴＥが、基板材料のＣＴＥよりも実質的に高い場合であっても、基板は、その基板の材料のＣＴＥとほぼ等しい実効ＣＴＥを有し得る。一実施例では、基板２０は、８×１０-6／℃（又はｐｐｍ／℃）未満の実効ＣＴＥを有し得る。
基板２０はまた、裏面２１から、シリコン基板２０を部分的に貫通し、前面２２に向けて延在する、複数の開口部１２も含み得る。図１Ｂに示すように、開口部１２は、ｍ×ｎ配列で配置構成することができ、ｍ及びｎのそれぞれは１よりも大きい。具体的な実施例では、複数の開口部は、裏面２１の領域全体にわたって、対称又は非対称の分布で配置構成することができ、少なくともｍは、第１の方向Ｄ１で延在し、ｎは、Ｄ１と直交する第２の方向Ｄ２で延在し、ｍ及びｎのそれぞれは１よりも大きい。
具体的な実施形態（図２Ｄに示す）では、開口部１２は、超小型電子素子１０の領域Ａ内のｍ１×ｎ１配列、及び超小型電子素子の領域Ｂ内のｍ２×ｎ２配列を含む、２つ以上の配列で、配置構成することができ、ｍ１は、ｍ２と同じか、又は異なるものとすることができ、ｎ１は、ｎ２と同じか、又は異なるものとすることができる。一実施例では、ｍ１がｍ２と同じであり、かつｎ１がｎ２と同じである場合、ｍ１×ｎ１配列は、基板２０の裏面２１に実質的に平行な水平方向Ｄ３で、ｎ２×ｍ２配列からオフセットさせることができる。
基板２０は、基板２０の厚さＴを部分的に貫通して延在する、複数の孔１４を更に含み得、各孔は、２つ以上の開口部１２から、対応する１つの導電パッド２４を貫通して延在する。各孔１４は、導電パッド２４から、前面２２によって画定される水平面に０〜９０度の角度で、基板２０を通って延在する、内側表面１５を含む。内側表面１５は、一定の傾斜、又は変化する傾斜を有し得る。例えば、前面２２によって画定される水平面に対する、内側表面１５の角度又は傾斜は、内側表面が裏面２１に向けて更に貫入するにつれて、規模が減少する（すなわち、より小さい正、又はより小さい負の、角度若しくは傾斜となる）場合がある。具体的な実施形態では、各孔１４は、対応する導電パッド２４から開口部１２に向けた方向で、先細にすることができる。一部の実施例では、各孔１４は、例えば特に、円錐台形状、円柱、立方体、又は角柱を含めた、任意の３次元形状を有し得る。
開口部１２は、裏面２１から前面２２に向けて、半分を超えて延在し得るため、裏面２１に垂直な方向での、開口部の高さＨ１は、基板２０を通って延在する、孔１４の部分の高さＨ２よりも大きい。
複数のシリコン貫通ビア３０は、開口部１２のうちの対応する開口部の内部に延在する、複数の導電相互接続子４０と、孔１４のうちの対応する孔内部に延在する複数の導電ビア５０と、外部要素との相互接続のために裏面２２に露出した複数の導電コンタクト６０とを含み得る。具体的な実施形態では、複数のＴＳＶ ３０の、第１のＴＳＶ ３０ａ及び第２のＴＳＶ ３０ｂは、対応する第１の電位及び第２の電位に接続可能とすることができる。
各ＴＳＶ３０は、それぞれが単一の共通導電ビア５０及び単一の共通導電コンタクト６０に電気的に接続される、複数の導電相互接続子４０を含み得る。具体的な実施例では、第１のＴＳＶ３０ａは、開口部１２のうちの対応する開口部の内部に延在する複数の第１導電相互接続子４０を含み得、これらの第１導電相互接続子のそれぞれは、単一の共通第１導電ビア５０及び単一の共通第１導電コンタクト６０に接続され、第２のＴＳＶ３０ｂは、複数の開口部のうちの対応する開口部の内部に延在する複数の第２導電相互接続子を含み得、これらの第２導電相互接続子のそれぞれは、単一の共通第２導電ビア及び単一の共通第２導電コンタクトに接続される。
一実施形態では、特定のＴＳＶ３０の、複数の導電相互接続子４０のそれぞれは、裏面２１に実質的に垂直な鉛直方向Ｖで延在する部分４１を含み得、これらの複数の導電相互接続子は、シリコン基板２０の材料によって、裏面に実質的に平行な水平方向Ｈで、互いに隔てられる。そのような実施形態では、導電相互接続子４０のそれぞれの、鉛直延在部分４１は、隣接するシリコン基板２０の材料に、直接接触することができる。具体的な実施例では、各導電相互接続子４０は、水平方向Ｈで５ミクロン以下の幅Ｗを有し得る。
各ＴＳＶ３０はまた、対応する導電ビア５０も含み得る。各導電ビア５０は、対応する孔１４内部に延在することができ、対応する導電パッド２４と電気的に接続することができる。図１Ａに示すように、各導電ビア５０は、対応する導電パッド２４を貫通して延在することができ、基板２０の前面２２に露出したコンタクト部分５１を有し得る。そのような実施形態では、各導電ビア５０の外側表面５２は、対応する孔１４内部に露出した導電パッド２４の内側表面２６に、直接接触することができる。そのような導電パッド２４の内側表面２６は、基板２０の前面２２に露出した導電パッドの上面２７と、その上面から隔った底面２８との間に、延在することができる。一実施形態では、各導電ビア５０は、対応する導電パッド２４を貫通して、その底面２８から上面２７へと延在することができる。
導電ビア５０のそれぞれ（又は本明細書で説明される他の導電コンタクトのいずれか）と、超小型電子ユニット１０の外部の構成要素との接続は、導体塊又は導電性結合材料（図示せず）を介したものとすることができる。そのような導体塊は、比較的低い融点を有する易融金属、例えば、はんだ、スズ、又は複数の金属を含む共晶混合物を含み得る。あるいは、そのような導体塊としては、濡れ性の金属、例えば、はんだ又は別の易融金属よりも高い融点を有する、銅又は他の貴金属若しくは非貴金属を挙げることができる。そのような濡れ性の金属は、対応する特徴部、例えば、相互接続要素の易融金属特徴部と、接合させることができる。具体的な実施形態では、そのような導体塊としては、媒質中に分散された導電材料、例えば、導電ペースト、例えば、金属充填ペースト、はんだ充填ペースト、又は等方導電性接着剤、若しくは異方導電性接着剤を挙げることができる。
対応する孔１４と同様に、各導電ビア５０の外側表面５２は、導電パッド２４から、前面２２によって画定される水平面に０〜９０度の角度で、基板２０を通って延在することができる。外側表面５２は、一定の傾斜、又は変化する傾斜を有し得る。例えば、前面２２によって画定される水平面に対する、外側表面５２の角度又は傾斜は、外側表面が裏面２１に向けて更に貫入するにつれて、規模が減少し得る。具体的な実施形態では、各導電ビア５０は、対応する導電パッド２４から開口部１２に向けた方向で、先細にすることができる。一部の実施例では、各導電ビア５０は、例えば特に、円錐台形状、円柱、立方体、又は角柱を含めた、任意の３次元形状を有し得る。
図１Ａに示すように、導電ビア５０は中実である。他の実施形態（図示せず）では、各導電ビア５０は、誘電材料で充填される内部空間を含み得る。導電ビア５０は、プロセス条件に応じて、中実又は中空のいずれかに形成することができる。適切なプロセス条件下で、内部空間を含む導電ビア５０を製造することができ、次いで、その内部空間を、誘電材料で充填することができる。
各ＴＳＶ３０は、外部要素との相互接続のために裏面２１に露出した対応する導電コンタクト６０を更に含み得る。各導電コンタクト６０は、その導電コンタクトの底面６１で、そのＴＳＶ３０の導電相互接続子４０のそれぞれに、電気的に接続することができる。一実施形態では、各導電コンタクト６０は、そのＴＳＶ３０の、対応する複数の導電相互接続子４０と、鉛直方向Ｖで位置合わせすることができる。そのような実施形態では、図１Ｂに示すように、導電コンタクト６０は、第１の方向Ｄ１で、かつＤ１と直交する第２の方向Ｄ２で、全ての導電相互接続子４０の上に重ね合わせることができる。
具体的な実施形態では、導電コンタクト６０の上面６２によって画定される平面は、基板２０の裏面２１によって画定される平面に実質的に平行とすることができる。図示のように、導電コンタクト６０の底面６１は、基板２０の裏面２１によって画定される平面に、ほぼ位置する。他の実施形態では、導電コンタクト６０の底面６１は、裏面２１によって画定される平面の、上方又は下方に位置し得る。一部の実施形態（図示せず）では、外部要素との相互接続のために、上述のような導体塊又は導電性結合材料を、導電コンタクト６０の上面６２に露出させることができる。
図示のように、導電コンタクト６０は、導電ボンドパッドの形状、例えば、薄い平坦部材の形状を有する。具体的な実施例では、導電コンタクト６０のそれぞれ（及び本明細書で説明される他の導電コンタクトのいずれか）は、例えば、円形パッド形状、矩形形状、楕円形状、正方形形状、三角形形状、又はより複雑な形状を含めた、任意の平面図形状を有し得る。導電コンタクト６０のそれぞれは、例えば、円錐台形状の導電ポストを含めた、任意の３次元形状を有し得る。２０１０年７月８日に出願された、同一所有者の米国特許出願第１２／８３２，３７６号に示され、説明されるような、導電ポストの実施例を使用することができる。
超小型電子ユニット１０は、複数の開口部１２のそれぞれの内部に延在する絶縁性誘電材料７０を更に含み得る。そのような誘電材料７０は、第１のＴＳＶ３０ａの複数の第１導電相互接続子４０と、第２のＴＳＶ３０ｂの複数の第２導電相互接続子４０との間に位置する、少なくとも一部の開口部１２の内部に延在し得ることにより、その誘電材料を収容する開口部のうちの少なくとも１つは、複数の第２導電相互接続子から、複数の第１導電相互接続子を、水平方向Ｈで隔てることができる。誘電材料７０は、少なくとも部分的に、第２のＴＳＶ３０ｂの導電相互接続子４０から、第１のＴＳＶ３０ａの導電相互接続子４０を、電気的に分離することができる。誘電材料７０はまた、基板２０の多孔質シリコン領域Ｒの外周１８付近に位置する開口部１２のうちの、少なくとも一部の内部にも延在し得る。絶縁性誘電材料７０は、無機誘電材料若しくは有機誘電材料、又はその双方を含み得る。具体的な実施形態では、絶縁性誘電材料７０は、柔軟な誘電材料を含み得ることにより、絶縁性誘電材料は、十分に低い弾性係数及び十分な厚さを有し、そのため、その係数及び厚さの産物は、柔軟性をもたらす。
具体的な実施形態では、特定のＴＳＶ３０の導電相互接続子４０の周囲に位置する、一部の開口部１２は、絶縁性誘電材料７０’で、部分的にのみ充填することができ、それにより、その誘電材料と、対応する開口部１２の底面１３との間には、空隙７１が配置される。そのような空隙７１（及び本明細書で説明される他の空隙の全て）は、空気で充填することができ、又は具体的な実施形態では、そのような空隙は、絶縁性誘電材料７０などの誘電材料で充填することができる。
一実施例では、特定のＴＳＶ３０の導電コンタクト６０の下に存在する開口部１２のうちの１つ以上は、導電相互接続子４０で充填するのではなく、開放させたまま残すことができるため、その開口部の内部には、空隙４３が配置される。そのような開口部１２は、絶縁性誘電材料７０’で部分的に充填することができ、それにより、その誘電材料と、対応する開口部の底面１３との間には、空隙４３が配置され得る。具体的な実施例では、特定のＴＳＶ３０の導電コンタクト６０の下に存在する開口部１２のうちの１つ以上は、絶縁性誘電材料７０で完全に充填することができる。
例示的実施形態では、基板２０の材料の一部は、特定のＴＳＶ ３０の導電相互接続子４０のうちの、隣り合う導電相互接続子間で除去することができ、それにより、それらの導電相互接続子のうちの、２つ以上の隣り合う導電相互接続子の間には、導電相互接続子の高さＨ１の少なくとも一部分に沿って、空隙４４が延在する。そのような実施形態では、そのような隣り合う導電相互接続子４０の間に延在する、基板２０の材料の一部分４５が、残存し得るため、空隙４４は、開口部１２の底面１３の深さまで、完全には下方に延在しない。具体的な実施例では、そのような空隙４４は、絶縁性誘電材料７０’で、部分的に又は完全に充填することができる。一実施例では、絶縁性誘電材料７０’は、エポキシとすることができる。
例示的実施形態では、そのような空隙７１、４３、及び４４は、基板２０の内部に、かつ／又はコンタクト６０に対して、かつ／又は導電ビア５０に対して、それらの空隙が存在しない場合ほど大きい応力を発生させることなく、導電相互接続子４０に、追加的な膨張の余地を提供することができる。そのような空隙は、特に、基板２０の材料のＣＴＥと導電相互接続子４０の材料のＣＴＥとの間に、比較的大きい不整合が存在する場合に、そのような実施形態での超小型電子ユニット１０の性能を、改善することができる。
超小型電子ユニット１０は、孔１４のそれぞれの内部に延在して、各孔の内側表面１５の上に重ね合わされる、絶縁性誘電体層７５を更に含み得る。一実施例では、そのような絶縁性誘電体層７５は、孔１４内部に露出した内側表面１５を、コンフォーマルコーティングすることができる。各絶縁性誘電体層７５は、孔１４の内側表面１５から、導電ビア５０を隔離して電気的に絶縁することができ、それにより、導電ビアは、少なくとも部分的に、基板２０の材料から電気的に分離される。具体的な実施形態では、絶縁性誘電体層７５はまた、対応する導電パッド２４の内側表面２６の上にも重ね合わせることができる。そのような実施形態では、導電ビア５０は、導電パッド２４と、内側表面２６ではなく、その上面２７で接触することができる。絶縁性誘電体層７５は、無機誘電材料若しくは有機誘電材料、又はその双方を含み得る。具体的な実施形態では、絶縁性誘電体層７５は、柔軟な誘電材料を含み得る。
図１Ｃに示すように、超小型電子ユニット１０は、基板２０の裏面２１の上に重ね合わされる、絶縁性誘電体層７６を更に含み得ることにより、導電コンタクト６０は、絶縁性誘電体層７６の上に重ね合わされる。一実施例では、そのような絶縁性誘電体層７６は、隣り合う開口部１２の間に延在する、裏面２１の諸部分を、コンフォーマルコーティングすることができる。絶縁性誘電体層７６は、基板２０の材料から、導電コンタクト６０を隔離して、電気的に絶縁することができる。絶縁性誘電体層７６は、無機誘電材料若しくは有機誘電材料、又はその双方を含み得る。具体的な実施形態では、絶縁性誘電体層７６は、柔軟な誘電材料を含み得る。
超小型電子ユニット１０は、開口部１２の内側表面１１の上に重ね合わされる、絶縁性誘電体層（図示せず）を更に含み得ることにより、導電相互接続子４０は、そのような絶縁性誘電体層の内部に延在する。一実施例では、そのような絶縁性誘電体層は、開口部１２の内側表面１１を、コンフォーマルコーティングすることができる。この絶縁性誘電体層は、基板２０の材料から、導電相互接続子４０を隔離して、電気的に絶縁することができる。この絶縁性誘電体層は、無機誘電材料若しくは有機誘電材料、又はその双方を含み得る。具体的な実施形態では、この絶縁性誘電体層は、柔軟な誘電材料を含み得る。
超小型電子ユニット１０（図１Ａ及び図１Ｂ）を製造する方法を、図２Ａ〜２Ｉを参照して、ここで説明する。図２Ａに示すように、シリコン基板２０は、前面２２に位置し、かつ／又は前面２２の下方に位置する、その基板の能動半導体領域２３を有し得る。基板２０はまた、前面２２に露出した複数の導電パッド２４も含み得る。基板２０は、前面２２と導電パッド２４との間に位置する、誘電体層２５を更に含み得る。
図２Ｂに示すように、前面２２と初期裏面２１’との間の、基板２０の厚さを低減することにより、最終裏面２１を露出させることができる。初期裏面２１’の研削、ラッピング、若しくは研磨、又はこれらの組み合わせを使用して、基板２０の厚さを低減することができる。この工程の間に、一例としては、基板２０の初期厚さＴ１（図２Ａに示す）を、約７００μｍから、約１３０μｍ以下の厚さＴ２（図２Ｂに示す）まで低減することができる。
その後、図２Ｃに示すように、基板２０の裏面２１から材料を除去することにより、第１表面から前面２２に向けて延在する複数の開口部１２を形成することができる。具体的な実施例では、開口部１２は、ｍ×ｎ配列で配置構成することができ、ｍ及びｎのそれぞれは１よりも大きく、各開口部は、鉛直方向Ｖで延在する。一実施形態では、複数の開口部１２は、裏面２１の領域全体にわたって対称又は非対称の分布で配置構成することができ、少なくともｍは、第１の方向Ｄ１で延在し、ｎは、Ｄ１と直交する第２の方向Ｄ２で延在し（図１Ｂ）、ｍ及びｎのそれぞれは１よりも大きい。
一実施例では、開口部１２のそれぞれは、水平方向Ｈで５ミクロン以下の幅Ｗ’を有し得る。各開口部１２は、鉛直方向Ｖでの長さＨ１を有し得る。一実施形態では、各開口部１２の、幅Ｗ’に対する長さＨ１の比率は、少なくとも１０とすることができる。具体的な実施例では、各開口部１２の長さＨ１は、少なくとも１５０ミクロンとすることができる。別の実施例では、開口部１２は、水平方向Ｈで１０ミクロン以下のピッチを画定することができる。
具体的な実施形態では、開口部１２は、異方性エッチングによって形成される複数の細孔とすることができ、それにより、基板２０の裏面２１から延在する、多孔質シリコンの領域Ｒが作り出される。そのような異方性エッチングプロセスでは、多孔質シリコンの領域Ｒは、フッ化水素酸ベースの溶液中での、シリコン基板２０の電気化学溶解によって形成することができる。多孔質にさせるシリコン基板２０の裏面２１は、第１電極と接触するフッ化水素酸と接触させて定置することができ、その一方で、前面２２を第２電極と接触させて、陽極化成回路を形成することができる。
高い陽極電流で、シリコン基板２０の裏面２１に、電解研磨を施すことができる。電流が低い場合、表面２１のモルホロジーは、シリコン基板の塊の中に深く穿通する、開口部又は細孔１２の稠密な配列が、支配的なものとなり得る。最初に、細孔１２は、無秩序に分散した配列で、形成を開始することができる。近接する細孔１２が成長すると、それらの除去領域が重なり合い、このことが、水平方向Ｈでの横向きのエッチングを停止させることができる。エッチングは、鉛直方向Ｖでのみ進行することができ、それゆえ、等方性から異方性へと移行する。このプロセスは、自己制御式のものとすることができるが、これは、除去領域が、細孔の内側表面１１に沿ったエッチング停止部としての役割を果たすことにより、最終的には、細孔１２が、直径を更に増大させることができないためである。このことにより、エッチングは、強制的に細孔の底部でのみ実施される。そのような実施形態では、開口部１２の対称又は非対称の分布の場所は、マスクによって決定されるものではない。
そのような異方性エッチングプロセスの後、第１開口部１２は、ｍ×ｎ配列で配置構成することができ、ｍ及びｎのそれぞれは、１よりも大きい。具体的な実施形態では、開口部１２は、図２Ｄに示すように、基板２０の第１領域Ａ内のｍ１×ｎ１配列、及び基板の第２領域Ｂ内のｍ２×ｎ２配列を含む、２つ以上の配列で配置構成することができ、ｍ１は、ｍ２と同じか、又は異なるものとすることができ、ｎ１は、ｎ２と同じか、又は異なるものとすることができる。
具体的な実施形態（図示せず）では、開口部１２が形成された後、絶縁性誘電体層（図示せず）を、開口部１２の内側表面１１の上に重ね合わせて堆積させることができ、それにより、導電相互接続子４０は、開口部の内部に堆積される際（図２Ｇ）、そのような絶縁性誘電体層の内部に延在することとなる。
開口部１２の内側表面１１の上に重ね合わされる絶縁性誘電体層を有する一実施形態では、そのような誘電体層を中に形成することが所望されない開口部を有する、基板の裏面２１の部分に、マスクを適用することができる。開口部１２のうちの、そのような非コーティング開口部は、基板２０の材料に直接接触する部分を有する導電相互接続子４０で、後に充填することができる。そのような導電相互接続子４０は、導電パッド２４の接地パッドを含み得る特定のＴＳＶ ３０内に、含めることができる。
開口部１２の内側表面１１の上に重ね合わされる、そのような絶縁性誘電体層を形成するために、様々な方法を使用することができ、そのような方法を、図２Ｆを参照して以下で説明する。具体的な実施例では、化学気相成長法（ＣＶＤ）又は原子層堆積法（ＡＬＤ）を使用して、開口部１２の内側表面１１の上に重ね合わされる薄い絶縁性誘電体層を堆積させることができる。一実施例では、そのような絶縁性誘電体層を堆積させるための低温プロセス中に、オルトケイ酸テトラエチル（ＴＥＯＳ）を使用することができる。例示的実施形態では、二酸化ケイ素、ホウリンケイ酸ガラス（ＢＰＳＧ）、ホウケイ酸ガラス（ＢＳＧ）、又はリンケイ酸ガラス（ＰＳＧ）の層を、開口部１２の内側表面１１の上に重ね合わせて堆積させることができ、そのようなガラスは、ドープ又はアンドープのものにすることができる。
その後、図２Ｅに示すように、導電相互接続子４０を形成する際（図２Ｇ）に金属の堆積を防ぐことが所望される、基板２０の裏面２１の特定の開口部１２、又は開口部１２群の上に、マスク層１７を重ね合わせて堆積させることができる。例えば、写真画像形成層などのマスク層１７、例えばフォトレジスト層を、裏面２１の諸部分のみを覆うように堆積させ、パターン形成することができる。
その後、図２Ｆに示すように、マスク層１７によって覆われない開口部１２内部に、絶縁性誘電材料７０を延在させて形成することができる。そのような誘電材料７０は、第１のＴＳＶ ３０ａの複数の第１導電相互接続子４０を後に含む開口部１２と、第２のＴＳＶ ３０ｂの複数の第２導電相互接続子４０を後に含む開口部１２との間に位置する、少なくとも一部の開口部１２の内部に延在し得ることにより、絶縁性誘電材料７０を収容する開口部のうちの少なくとも１つは、複数の第２導電相互接続子から、複数の第１導電相互接続子を、水平方向Ｈで隔てることができる。
様々な方法を使用して、絶縁性誘電材料７０を形成することができる。一実施例では、基板２０の裏面２１に、流動性誘電材料を適用することができ、次いで、その流動性材料は、「スピンコーティング」操作の間に、開口部１２の内側表面１１全体にわたって、より均一に分散させることができ、その後に、加熱を含み得る乾燥サイクルが続く。別の実施例では、裏面２１に、熱可塑性の誘電材料のフィルムを適用することができ、その後、その組立体を加熱するか、又は真空環境中で、すなわち、周囲気圧よりも低い圧力下の環境中に定置して、加熱する。別の実施例では、気相成長法を使用して、絶縁性誘電材料７０を形成することができる。
更に別の実施例では、基板２０を含む組立体を、誘電体析出浴液槽中に浸漬させることにより、コンフォーマルな誘電体コーティングすなわち絶縁性誘電材料７０を形成することができる。本明細書で使用する際、「コンフォーマルコーティング」とは、絶縁性誘電材料７０が、開口部１２の内側表面１１の輪郭形状に適合する場合などの、コーティングされている表面の輪郭形状に適合する、特定の材料のコーティングである。例えば、電気泳動堆積又は電解析出を含めた、電気化学堆積法を使用して、このコンフォーマルな誘電材料７０を形成することができる。
一実施例では、電気泳動堆積技術を使用して、コンフォーマルな誘電体コーティングを形成することができ、それにより、コンフォーマルな誘電体コーティングは、組立体の、露出した導電性表面及び半導電性表面上にのみ堆積する。堆積の間は、半導体デバイスのウェーハを、所望の電位に保持し、電極を浴液槽中に浸漬させて、その浴液槽を、異なる所望の電位に保持する。次いで、この組立体を、十分な時間、適切な条件下の浴液槽中に保持することにより、導電性又は半導電性の、基板の露出表面上に、電着したコンフォーマルな誘電材料７０を形成することができ、それらの露出表面としては、開口部１２の内側表面１１に沿ったものが挙げられるが、これに限定されない。電気泳動堆積は、この堆積によってコーティングされる表面と浴液槽との間に、十分に強い電界が維持される限り、実施される。この電気泳動的に堆積されるコーティングは、その堆積のパラメーター、例えば、電圧、濃度などによって制御される、特定の厚さに到達した後に、堆積が停止するという点で、自己制限的である。
電気泳動堆積は、基板２０の導電性及び／又は半導電性の外部表面上に、連続的かつ均一な厚さのコンフォーマルコーティングを形成する。更には、この電気泳動コーティングは、基板２０の裏面２１の上に重ね合わされる、残部のパッシベーション層上には形成されないように、堆積させることができるが、これは、そのパッシベーション層の誘電（非導電）特性によるものである。換言すれば、電気泳動堆積の特性は、誘電材料の層上には、通常は形成されず、また誘電材料の層が、十分な厚さを有する場合であれば、その誘電特性を考慮すると、導電体の上に重ね合わされる誘電体層上には形成されないというものである。典型的には、電気泳動堆積は、約１０ミクロン超〜数十ミクロンの厚さを有する誘電体層上には、生じることがない。コンフォーマルな誘電材料７０は、陰極エポキシ析出前駆体から形成することができるあるいは、ポリウレタン又はアクリル析出前駆体を使用することも可能である。様々な電気泳動コーティング前駆体組成物及び供給元を、以下の表１に記載する。
Figure 0006067679
Figure 0006067679
別の実施例では、誘電材料７０は、電解で形成することができる。このプロセスは、電気泳動堆積法と同様であるが、ただし、堆積層の厚さは、その層が形成される導電性表面又は半導電性表面に対する近接性によって、制限されるものではない。このように、電解で堆積される誘電体層は、要件に基づいて選択される厚さまで形成することができ、処理時間が、その達成される厚さの因子である。
その後、図２Ｇに示すように、裏面２１からマスク層１７を除去することができ、一部の開口部内での誘電材料７０の形成後に非占有のままで維持されている開口部１２内部に、複数の導電相互接続子４０を延在させて形成することができる。導電相互接続子４０は、開口部１２の内側表面１１の上に重ね合わせることができる。
導電相互接続子４０（及び本明細書で説明される他の導電性要素のいずれか）を形成するために、例示的方法では、基板２０及び開口部１２の露出表面上への一次金属層のスパッタリング、めっき、又は機械的堆積のうちの１つ以上によって、金属層を堆積させることを伴う。機械的堆積は、加熱した金属粒子流を、コーティングされる表面上へと、高速で方向付けることを伴い得る。この工程は、例えば、裏面２１及び内側表面１１上へのブランケット堆積によって、実行されてもよい。一実施形態では、この一次金属層は、アルミニウムを含むか、又は本質的にアルミニウムからなる。別の具体的な実施形態では、この一次金属層は、銅を含むか、又は本質的に銅からなる。更に別の実施形態では、この一次金属層は、チタンを含むか、又は本質的にチタンからなる。
導電相互接続子４０（及び本明細書で説明される他の導電性要素のいずれか）を形成するためのプロセスでは、１つ以上の他の例示的な金属を使用することができる。具体的な実施例では、複数の金属層を含む積層体を、１つ以上の前述の表面上に形成することができる。例えば、そのような積層金属層としては、例えば、チタンの層の次に、そのチタンの上に重なり合う銅の層が続くもの（Ｔｉ−Ｃｕ）、ニッケルの層の次に、そのニッケル層の上に重なり合う銅の層が続くもの（Ｎｉ−Ｃｕ）、同様の方式で提供されるニッケル−チタン−銅（Ｎｉ−Ｔｉ−Ｃｕ）の積層体、又はニッケル−バナジウム（Ｎｉ−Ｖ）の積層体を挙げることができる。
本質的には、導電性要素を形成するために使用可能な任意の技術を使用して、本明細書で説明される導電性要素を形成することができるが、参照により本明細書に援用されている、２０１０年７月２３日に出願された同一所有者の米国特許出願第１２／８４２，６６９号でより詳細に論じられるような、特定の技術を採用することができる。それらの技術は、例えば、レーザーを使用して、又はミリング加工若しくはサンドブラスト加工などの機械的プロセスを使用して、選択的に表面を処理することにより、導電性要素が形成される経路に沿って、表面のそれらの部分を、その表面の他の部分とは異なるように処理することを含み得る。例えば、レーザー又は機械的プロセスを使用して、特定の経路のみに沿って、表面から、犠牲層などの材料を剥離又は除去することにより、その経路に沿って延在する溝を形成することができる。次いで、その溝内に、触媒などの材料を堆積させることができ、１つ以上の金属層を、その溝内に堆積させることができる。
導電相互接続子４０の形成後、導電相互接続子のうちの、２つ以上の隣り合う導電相互接続子の間に、空隙４４が延在する一実施形態（図１Ｂに示す）では、そのような空隙４４は、それらの導電相互接続子のうちの隣り合う導電相互接続子の間の、基板２０の材料を除去することによって、形成することができる。具体的な実施例では、次いで、そのような空隙４４は、絶縁性誘電材料７０’で、部分的に又は完全に充填することができる。
その後、図２Ｈに示すように、前面２１及び導電パッド２４上の、その前面及び導電パッドの残余部分を保護することが所望される場所に、マスク層（図示せず）を堆積させることができる。例えば、写真画像形成層、例えばフォトレジスト層を、前面２２及び導電パッド２４の諸部分のみを覆うように堆積させ、パターン形成することができる。次いで、マスク開口部の内部に露出した導電パッド２４の部分に、エッチングプロセスを適用することにより、マスク開口部の下に存在する導電パッドの金属を除去することができる。その結果として、導電パッド２４を貫通して、その上面２７から底面２８まで延在する、孔１４が形成される。
その後、シリコン基板２０を選択的にエッチングすることにより、前面２２から開口部１２まで、その基板の厚さを部分的に貫通して、孔１４を基板内へと延在させる方式で、別のエッチングプロセスを遂行することができる。一実施例では、基板２０の前面２２の上方から、そのようなエッチングプロセスを導電パッド２４に適用することにより、孔１４を形成することができる。具体的な実施形態では、対応するＴＳＶ ３０の、導電相互接続子４０のそれぞれの下面４２が、対応する各孔１４内部に露出する。
パッシベーション層２５の一部分もまた、孔１４の形成の間に除去され、そのような部分は、導電パッド２４のエッチングの間、基板２０のエッチングの間、又は別個のエッチング工程として、貫通エッチングすることができる。エッチング、レーザードリル加工、機械的ミリング加工、又は他の適切な技術を使用して、そのパッシベーション層２５の部分を除去することができる。
具体的な実施形態では、導電パッド２４を貫通し、パッシベーション層２５を貫通し、シリコン基板２０内へと延在する孔１４を形成するための、上述のプロセス工程は、単一のプロセス工程へと組み合わせることができる。例えば、孔１４を形成する際、レーザーを使用して、導電パッド２４、パッシベーション層２５の一部分、及び基板２０の一部分を、単一のプロセス工程で貫通して穿孔することができる。孔１４を作り出すための、このプロセス工程の組み合わせは、本明細書で説明されるいずれの実施形態でも使用することができる。
他の可能な誘電体層除去技術としては、等方性又は異方性の性質とすることができる、様々な選択エッチング技術が挙げられる。異方性エッチングプロセスとしては、エッチングされる表面に向けてイオン流を方向付ける、反応性イオンエッチングプロセスが挙げられる。反応性イオンエッチングプロセスは、一般的には、等方性エッチングプロセスよりも選択性が小さいため、イオンが高入射角で衝突する表面は、イオン流に合わせて配向される表面よりも、エッチングされる程度が大きい。反応性イオンエッチングプロセスを使用する際には、マスク層が、望ましくはパッシベーション層２５の上に重なり合うように堆積され、孔１４と位置合わせされる孔が、そのマスク層内に形成される。そのような方法で、このエッチングプロセスは、孔１４内部に存在する部分以外の、パッシベーション層２５の部分が除去されることを回避する。
その後、図２Ｉに示すように、孔１４のそれぞれの内部に延在して、各孔の内側表面１５の上に重なり合う、絶縁性誘電体層７５を形成することができる。一実施例では、そのような絶縁性誘電体層７５は、孔１４内部に露出した内側表面１５を、コンフォーマルコーティングすることができる。絶縁性誘電体層７５はまた、導電相互接続子４０のうちの隣り合う導電相互接続子の間に延在する、孔１４の下向き表面１９も、コンフォーマルコーティングすることができる。絶縁性誘電体層７５は、図２Ｆに関して上述したものと同様の方法を使用して、形成することができる。
その後、図１Ａを再び参照すると、各ＴＳＶ ３０の導電ビア５０及び導電コンタクト６０を、それぞれ、導電相互接続子４０のうちの対応する導電相互接続子と接触させて形成することができる。各導電ビア５０は、誘電体層７５内部に、対応する孔１４内部に、かつ対応する導電パッド２４を貫通して延在することができ、そのようなパッド２４と、電気的に接続することができる。各導電コンタクト６０は、その導電コンタクトの底面６１で、そのＴＳＶ ３０の導電相互接続子４０のそれぞれと接触させて形成することができる。導電ビア５０及び導電コンタクト６０は、図２Ｇで説明される導電相互接続子４０の形成に関して上述したものと同様の方法を使用して、形成することができる。
図３Ａ及び図３Ｂは、代替的構成を有する、図１Ａ及び図１Ｂの超小型電子ユニットの変形例を示す。超小型電子ユニット３１０は、上述の超小型電子ユニット１０と同じであるが、ただし、超小型電子ユニット３１０は、単一の共通導電ビアと単一の共通導電コンタクトとの間に延在する、複数の導電相互接続子ではなく、単一の導電ビア３５０と単一の導電コンタクト３６０との間に延在する、単一の導電相互接続子３４０をそれぞれが有する、ＴＳＶ ３３０を含む。超小型電子ユニット３１０の導電相互接続子３４０を製造する方法は、図８Ａ及び図８Ｂを参照して以下で説明される。
図３Ａ及び図３Ｂに示すように、基板３２０は、上述の基板２０のものと同様の多孔質シリコン領域Ｒを含み、基板３２０は、裏面３２１から前面３２２に向けて延在する、複数の開口部３１２を含み、これらの開口部は、裏面の領域全体にわたって、対称又は非対称の分布で配置構成され、少なくともｍは、第１の方向Ｄ１で延在し、ｎは、Ｄ１と直交する第２の方向Ｄ２で延在し、ｍ及びｎのそれぞれは１よりも大きい。
各導電相互接続子３４０は、鉛直方向Ｖで、対応する導電コンタクト３６０の下方に存在する、開口部のｍ×ｎ分布の範囲内の、開口部群の場所と同じ広さを持つ裏面３２１に実質的に平行な水平面内の領域を占める、対応する空洞部３１６内部に延在する。
各導電相互接続子３４０は、第１のＴＳＶ ３３０ａの導電相互接続子３４０と、第２のＴＳＶ ３３０ｂの導電相互接続子３４０との間に位置する、開口部３１２内部に延在する誘電材料３７０によって、少なくとも部分的に、隣り合う導電相互接続子から電気的に分離させることができ、それゆえ、誘電材料を収容する開口部のうちの少なくとも１つは、導電相互接続子を、水平方向Ｈで互いに隔てることができる。
一実施形態では、導電相互接続子３４０のそれぞれの、鉛直延在部分３４１ａは、隣接するシリコン基板３２０の材料に、直接接触することができる。具体的な実施形態では、１つ以上の導電相互接続子３４０の鉛直延在部分３４１ｂは、隣接する１つ以上の開口部３１２の絶縁性誘電材料３７０に、直接接触することができる。そのような実施形態では、１つ以上の導電相互接続子３４０の、鉛直延在部分３４１ｂは、水平方向Ｈで、１つ以上の開口部３１２内へと部分的に延在することができる。
各ＴＳＶが、より太い単一の導電相互接続子３４０を含む、そのような実施形態は、より細い複数の導電相互接続子を有するＴＳＶよりも高い電流容量を、そのようなＴＳＶに提供することができる。具体的な実施例では、単一の導電相互接続子３４０をそれぞれが有する、１つ以上のＴＳＶ ３３０（図３Ａ）と、複数の導電相互接続子４０をそれぞれが有する、１つ以上のＴＳＶ ３０（図１Ａ）とを、単一の基板が含み得る。
図４は、代替的構成を有する、図３Ａ及び図３Ｂの超小型電子ユニットの変形例を示す。超小型電子ユニット４１０は、上述の超小型電子ユニット３１０と同じであるが、ただし、超小型電子ユニット４１０は、対応する導電パッド４２４を貫通して延在しない導電ビア４５０をそれぞれが有する、ＴＳＶ ４３０を含む。
そのような実施形態では、各導電ビア４５０は、複数の開口部４１２を形成する前に、対応する導電パッド４２４の底面４２８と接触させて形成することができる（例えば、ビア優先加工処理）。一実施例では、各孔４１４は、２つ以上の開口部４１２から、対応する１つの導電パッド４２４の底面４２８へと延在することができる。導電相互接続子４４０が、シリコン基板４２０を貫通して延在する、対応する空洞部４１６内部に形成される際、各導電相互接続子は、対応する導電ビア４５０の上方部分４５３と接触させて形成することができる。具体的な実施例では、導電相互接続子４４０のそれぞれの底面４４２は、開口部４１２のそれぞれの底面４１３の、基板４２０の鉛直方向Ｖでの場所よりも下方に（すなわち、より前面４２２に近く）延在することができる。
図５は、代替的構成を有する、図１Ａ及び図１Ｂの超小型電子ユニットの変形例を示す。この配線基板５１０は、上述の超小型電子ユニット１０と同じであるが、ただし、配線基板５１０は、その能動半導体領域内に配置することができる複数の能動半導体デバイス（例えば、トランジスタ、ダイオードなど）も、導電ビアも含まず、各ＴＳＶ ５３０は、シリコン基板５２０の各表面に露出し、かつ対応する複数の導電相互接続子５４０と電気的に接続する、導電コンタクト５６０ａ及び導電コンタクト５６０ｂを含む。
具体的な実施形態では、基板５２０は、８ｐｐｍ／℃未満の実効ＣＴＥを有し得る。一実施例では、基板５２０は、本質的に半導体材料からなるものとすることができる。他の実施例では、基板５２０は、本質的にガラス又はセラミック材料からなるものとすることができる。
図５に示す実施形態では、各導電相互接続子５４０は、シリコン基板５２０の第１表面５２１に露出した第１導電コンタクト５６０ａと、第２表面５２２に露出した第２導電コンタクト５６０ｂとの間に延在する。一実施例では、第１導電コンタクト５６０ａ及び第２導電コンタクト５６０ｂは、第１表面５２１に実質的に垂直な鉛直方向Ｖで、対応するＴＳＶ ５３０の対応する複数の導電相互接続子５４０と、位置合わせすることができる。
具体的な実施形態では、特定のＴＳＶ ５３０の導電相互接続子５４０の周囲に位置する、開口部５１２のうちの一部は、絶縁性誘電材料５７０’で、部分的にのみ充填することができ、それにより、基板５２０の第１表面５２１及び第２表面５２２に隣接して位置する、誘電材料５７０’の２つの分離部分の間に、空隙５７１が配置される。
超小型電子ユニット５１０（図５）を製造する方法を、図６Ａ〜６Ｅを参照して、ここで説明する。図６Ａに示すように、基板５２０の第１表面又は裏面５２１から材料を除去することにより、第１表面から第２表面又は前面５２２に向けて延在する複数の開口部５１２を形成することができるそのような開口部５１２は、図１Ａ、１Ｂ、及び図２Ｃを参照して上述された開口部１２と同じものとすることができる。具体的な実施例では、開口部５１２は、ｍ×ｎ配列で（図１Ｂ及び図２Ｄでのように）配置構成することができ、ｍ及びｎのそれぞれは１よりも大きく、各開口部は、鉛直方向Ｖで延在する。一実施形態では、複数の開口部５１２は、第１表面５２１の領域全体にわたって対称又は非対称の分布で配置構成することができ、少なくともｍは、第１の方向Ｄ１で延在し、ｎは、Ｄ１と直交する第２の方向Ｄ２で延在し（図１Ｂでのように）、ｍ及びｎのそれぞれは１よりも大きい。
図１Ａに示す開口部１２と同様に、開口部５１２は、異方性エッチングによって形成される複数の細孔とすることができ、それにより基板５２０の第１表面５２１から延在する、多孔質シリコンの領域Ｒが作り出される。そのような開口部５１２は、図２Ｃに関して上述したものと同じ方法を使用して、形成することができる。
その後、図６Ｂに示すように、導電相互接続子５４０を形成する際（図６Ｄ）に金属の堆積を防ぐことが所望される、基板５２０の第１表面５２１の特定の開口部５１２、又は開口部５１２群の上に、マスク層５１７を重ね合わせて堆積させることができる。マスク層５１７は、図２Ｅを参照して上述されたマスク層１７と同じものとすることができる。
その後、図６Ｃに示すように、マスク層５１７によって覆われない開口部５１２内部に、絶縁性誘電材料５７０を延在させて形成することができる。そのような誘電材料５７０は、第１のＴＳＶ ５３０ａの複数の第１導電相互接続子５４０を後に含む開口部５１２と、第２のＴＳＶ ５３０ｂの複数の第２導電相互接続子５４０を後に含む開口部５１２との間に位置する、少なくとも一部の開口部５１２の内部に延在し得ることにより、絶縁性誘電材料５７０を収容する開口部のうちの少なくとも１つは、複数の第２導電相互接続子から、複数の第１導電相互接続子を、水平方向Ｈで隔てることができる。絶縁性誘電材料５７０は、図２Ｆに関して上述したものと同じ方法を使用して、開口部５１２内部に形成することができる。
その後、図６Ｄに示すように、第１表面５２１からマスク層５１７を除去することができ、一部の開口部内での誘電材料５７０の形成後に非占有のままで維持されている開口部５１２内部に、複数の導電相互接続子５４０を延在させて形成することができる。導電相互接続子５４０は、開口部５１２の内側表面５１１の上に重ね合わせることができる。導電相互接続子５４０は、図２Ｇに関して上述したものと同じ方法を使用して、開口部５１２内部に形成することができる。
その後、図６Ｅに示すように、第１表面５２１と初期第２表面５２２’（図６Ｄ）との間の、基板５２０の厚さを低減することにより、最終第２表面５２２を露出させることができる。各開口部５１２の底面５１３（図６Ｄ）が露出するまで、基板５２０の材料を除去することにより、導電相互接続子５４０のそれぞれの下面５４２を、最終第２表面５２２に露出させることができる。
初期第２表面５２２’の研削、ラッピング、若しくは研磨、又はこれらの組み合わせを使用して、基板５２０の厚さを低減することができる。この工程の間に、一例としては、基板５２０の初期厚さＴ３（図６Ｄに示す）を、約７００μｍから、約１３０μｍ以下の厚さＴ４（図６Ｅに示す）まで低減することができる。
その後、図５を再び参照すると、各ＴＳＶ ５３０の導電コンタクト５６０ａ及び導電コンタクト５６０ｂを、それぞれ、導電相互接続子５４０のうちの対応する導電相互接続子と接触させて、基板５２０の、対応する第１表面５２１及び第２表面５２２に形成することができる。各導電コンタクト５６０ａ及び導電コンタクト５６０ｂは、その導電コンタクトの底面５６１で、そのＴＳＶ ５３０の導電相互接続子５４０のそれぞれと接触させて形成することができる。導電コンタクト６０は、図２Ｇで説明される導電相互接続子５４０の形成に関して上述したものと同様の方法を使用して、形成することができる。
図７は、代替的構成を有する、図１Ａ及び図１Ｂの超小型電子ユニットの変形例を示す。超小型電子ユニット７１０は、上述の超小型電子ユニット５１０と同じであるが、ただし、超小型電子ユニット７１０は、第１表面及び第２表面に露出した共通導電コンタクト間に延在する複数の導電相互接続子ではなく、基板７２０の対応する第１表面７２１及び第２表面７２２に露出した導電コンタクト７６０ａと導電コンタクト７６０ｂとの間に延在する、単一の導電相互接続子７４０をそれぞれが有する、ＴＳＶ ７３０を含む。
各ＴＳＶが、より太い単一の導電相互接続子７４０を含む、そのような実施形態は、より細い複数の導電相互接続子を有するＴＳＶよりも高い電流容量を、そのようなＴＳＶに提供することができる。具体的な実施例では、単一の導電相互接続子７４０をそれぞれが有する、１つ以上のＴＳＶ ７３０（図７）と、複数の導電相互接続子５４０をそれぞれが有する、１つ以上のＴＳＶ ５３０（図５）とを、単一の基板が含み得る。
超小型電子ユニット７１０の導電相互接続子７４０（図７）を製造する方法を、図８Ａ及び図８Ｂを参照して、ここで説明する。この導電相互接続子７４０を製造する方法は、図６Ａ〜６Ｃに示す超小型電子ユニット５１０を参照して上述された工程で、開始することができる。その後、図８Ａに示すように、裏面７２１からマスク層５１７（図６Ｃ）を除去することができ、第１表面７２１から、シリコン基板７２０を部分的に貫通し、初期第２表面７２２’に向けて延在する、空洞部７１６を形成することができる。
空洞部７１６は、図３Ａ及び図３Ｂに関して上述した空洞部３１６と同様のもとすることができ、それにより、各空洞部は、開口部７１２のｍ×ｎ分布の範囲内の、開口部群の場所と同じ広さを持つ裏面７２１に実質的に平行な水平面内の領域を占めることができる。
空洞部７１６は、例えば、基板の第１表面７２１の残余部分を保護することが所望される場所に、マスク層を形成した後、シリコン基板７２０を選択的にエッチングすることによって、形成することができる。例えば、写真画像形成層、例えばフォトレジスト層を、第１表面７２１の諸部分のみを覆うように堆積させ、パターン形成することができ、その後、時限エッチングプロセスを遂行することにより、空洞部７１６を形成することができる。
各空洞部７１６は、第１表面７２１に実質的に垂直な鉛直方向Ｖで延在する内側表面７０６、及び第１表面に実質的に平行な水平方向Ｈで延在する下面７０８を有し得る。そのような下面７０８は、空洞部７１６が位置する、開口部のｍ×ｎ分布の範囲内の、開口部群の場所の底面７１３とほぼ同じ広さを持つことができる。
各空洞部７１６の内側表面７０６は、鉛直又は実質的に鉛直な方向Ｖで、第１表面７２１から下向きに、第１表面に実質的に直角に延在し得る。異方性エッチングプロセス、レーザーダイシング、レーザードリル加工、機械的除去プロセス、例えば特に、のこ引き、ミリング加工、超音波加工を使用して、本質的に鉛直な内側表面７０６を有する、第１空洞部７１６を形成することができる。
具体的な実施形態（図示せず）では、空洞部７１６が形成された後、絶縁性誘電体層（図示せず）を、空洞部の内側表面７０６の上に重ね合わせて堆積させることができ、それにより、導電相互接続子７４０は、開口部の内部に堆積される際（図８Ｂ）、そのような絶縁性誘電体層内部に延在することとなる。
その後、図８Ｂに示すように、空洞部７１６のうちの対応する空洞部内部に、導電相互接続子７４０を延在させて形成することができる。導電相互接続子７４０は、空洞部７１６の内側表面７０６及び下面７０８の上に重ね合わせることができる。導電相互接続子７４０は、図２Ｇに示す導電相互接続子４０に関して上述したものと同様の方法を使用して、形成することができる。
導電相互接続子７４０は、図３Ａ及び図３Ｂに関して上述した導電相互接続子３４０と同様のもとすることができ、それにより、各導電相互接続子７４０は、開口部７１２のｍ×ｎ分布の範囲内の、開口部群の場所と同じ広さを持つ裏面７２１に実質的に平行な水平面内の領域を占めることができる。また、各導電相互接続子７４０は、隣り合う導電相互接続子７４０の間に位置する開口部７１２内部に延在する、誘電材料７７０によって、少なくとも部分的に、隣り合う導電相互接続子から電気的に分離させることができる。
その後、図７を再び参照すると、第１表面７２１と初期第２表面７２２’（図８Ｂ）との間の、基板７２０の厚さを低減することにより、最終第２表面７２２を露出させることができる。各開口部７１２の底面７１３（図６Ｄ）及び各空洞部７０６の底面７０８が除去されるまで、基板７２０の材料を除去することにより、導電相互接続子７４０のそれぞれの下面７４２を、最終第２表面７２２に露出させることができる。初期第２表面７２２’の研削、ラッピング、若しくは研磨、又はこれらの組み合わせを使用して、基板７２０の厚さを低減することができる。この工程の間に、一例としては、基板７２０の初期厚さＴ５（図８Ｂに示す）を、約７００μｍから、約１３０μｍ以下の厚さＴ６（図７に示す）まで低減することができる。
その後、各ＴＳＶ ７３０の導電コンタクト７６０ａ及び導電コンタクト７６０ｂを、それぞれ、導電相互接続子７４０のうちの対応する導電相互接続子と接触させて、基板７２０の、対応する第１表面７２１及び第２表面７２２に形成することができる。各導電コンタクト７６０ａ及び導電コンタクト７６０ｂは、その導電コンタクトの底面７６１で、そのＴＳＶ ７３０の、対応する導電相互接続子７４０と接触させて形成することができる。導電コンタクト７６０ａ及び導電コンタクト７６０ｂは、図２Ｇに示す導電相互接続子４０の形成に関して上述したものと同じ方法を使用して、形成することができる。
上述の超小型電子ユニットは、図９に示すように、多種多様な電子システムの構築に利用することができる。例えば、本発明の更なる実施形態によるシステム９００は、上述のような超小型電子組立体９０６を、他の電子構成要素９０８及び電子構成要素９１０と共に含む。図示の実施例では、構成要素９０８は半導体チップであり、その一方で、構成要素９１０はディスプレイ画面であるが、任意の他の構成要素を使用することもできる。当然ながら、図９では、説明の明瞭性のために、２つの追加構成要素のみが示されるが、このシステムは、任意数のそのような構成要素を含み得る。超小型電子組立体９０６は、上述の超小型電子ユニットのいずれかとすることができる。更なる変形例では、任意数のそのような超小型電子組立体９０６を使用することができる。
超小型電子組立体９０６並びに構成要素９０８及び構成要素９１０は、概略的に破線で示される、共通のハウジング９０１内に実装することができ、必要に応じて、互いに電気的に相互接続されることにより、所望の回路を形成することができる。図示の例示的システムでは、このシステムは、フレキシブルプリント回路板などの回路パネル９０２を含み得、この回路パネルは、構成要素を互いに相互接続する、多数の導電体９０４（図９では、そのうちの１つのみを示す）を含み得る。しかしながら、これは単に例示的なものであり、電気的接続を作り出すための、任意の好適な構造体を使用することができる。
ハウジング９０１は、例えば、携帯電話又は携帯情報端末で使用可能なタイプの、携帯用ハウジングとして示され、このハウジングの表面に、画面９１０を露出させることができる。構造体９０６が、撮像チップなどの受光素子を含む場合は、その構造体に光を導くために、レンズ９１１又は他の光学素子も設けられてもよい。この場合も、図９に示す簡略化されたシステムは、単に例示的なものであり、上述の構造体を使用して、デスクトップコンピュータ、ルーターなどの、通常は固定構造体と見なされるシステムを含めた、他のシステムを製造することができる。
本明細書で開示される、空洞部、孔、及び導電性要素は、２０１０年７月２３日に出願された、同時係属の、本発明の同一譲受人に譲渡された米国特許出願第１２／８４２，５８７号、同第１２／８４２，６１２号、同第１２／８４２，６５１号、同第１２／８４２，６６９号、同第１２／８４２，６９２号、及び同第１２／８４２，７１７号で、並びに米国特許出願公開第２００８／０２４６１３６号で、より詳細に開示されるようなプロセスによって形成することができ、それらの開示は、参照により本明細書に援用されている。
本明細書における発明は、具体的な実施形態を参照して説明されているが、これらの実施形態は、本発明の原理及び適用の単なる例示に過ぎないことを理解されたい。それゆえ、例示的な実施形態には数多くの変更がなされてよいこと、及び添付の請求項によって定義される通りの本発明の趣旨及び範囲から逸脱することなく他の構成が考案されてよいことを理解されたい。
様々な従属請求項、及びそれらの請求項に記載される特徴は、最初の請求項で提示されるものとは異なる方式で組み合わせることができる点が、理解されるであろう。個々の実施形態に関連して説明される特徴は、説明される実施形態の他の特徴と共有することができる点もまた、理解されるであろう。
本発明は、超小型電子ユニット及び配線基板、並びに超小型電子ユニット及び配線基板の製造方法などが含まれるが、これらに限定されない、広範な産業上の利用可能性を享受する。

Claims (42)

  1. 超小型電子ユニットであって、
    前面及び前記前面から隔った裏面を有し、かつ複数の能動半導体デバイスを内部に統合する、半導体基板であって、前記前面に露出した複数の導電パッド、及び前記裏面の領域全体にわたって対称若しくは非対称の分布で配置構成された複数の開口部を有し、少なくともｍ個の開口部が、前記裏面に沿った第１の方向で離間し、ｎ個の開口部が、前記第１の方向と直交する前記裏面に沿った第２の方向で離間し、ｍ及びｎのそれぞれが１よりも大きい、半導体基板と、
    前記複数の導電パッドのうちの対応する第１パッド及び第２パッドと電気的に接続された第１導電ビア及び第２導電ビアと、
    前記複数の開口部のうちの対応する第１サブセットの開口部及び第２サブセットの開口部の内部に延在する複数の第１導電相互接続子及び複数の第２導電相互接続子であって、各第１導電相互接続子が、前記第１導電ビアに接続され、各第２導電相互接続子が、前記第２導電ビアに接続される、複数の第１導電相互接続子及び複数の第２導電相互接続子と、
    外部要素との相互接続のために前記裏面に露出した第１導電コンタクト及び第２導電コンタクトであって、それぞれ、前記第１導電相互接続子及び前記第２導電相互接続子に電気的に接続された第１導電コンタクト及び第２導電コンタクトと、を備え、
    前記複数の第１導電相互接続子が、前記複数の開口部のうちの少なくとも１つの開口部によって、前記前面に実質的に平行な方向で、前記複数の第２導電相互接続子から隔てられ、前記少なくとも１つの開口部が、絶縁性誘電材料で少なくとも部分的に充填され、
    前記複数の第１導電相互接続子は、前記第１の方向で離間する前記第１サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在し、且つ、前記第２の方向で離間する前記第１サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在しており、
    前記複数の第２導電相互接続子は、前記第１の方向で離間する前記第２サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在し、且つ、前記第２の方向で離間する前記第２サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在している、超小型電子ユニット。
  2. 各導電相互接続子が、前記前面に実質的に垂直な鉛直方向で延在する部分を含み、前記複数の第１導電相互接続子が、前記半導体基板の材料によって、水平方向で互いに隔てられる、請求項１に記載の超小型電子ユニット。
  3. 各導電相互接続子が、水平方向で５ミクロン以下の幅を有する、請求項１に記載の超小型電子ユニット。
  4. 各導電ビアが、円錐台形状を有する、請求項１に記載の超小型電子ユニット。
  5. 前記第１導電コンタクト及び前記第２導電コンタクトが、前記前面に実質的に垂直な鉛直方向で、前記対応する複数の第１導電相互接続子及び複数の第２導電相互接続子と位置合わせされる、請求項１に記載の超小型電子ユニット。
  6. 超小型電子ユニットであって、
    前面及び前記前面から隔った裏面を有し、かつ複数の能動半導体デバイスを内部に統合する、半導体基板であって、前記前面に露出した複数の導電パッド、及び前記裏面の領域全体にわたって対称若しくは非対称の分布で配置構成された複数の開口部を有し、少なくともｍ個の開口部が、前記裏面に沿った第１の方向で離間し、ｎ個の開口部が、前記第１の方向と直交する前記裏面に沿った第２の方向で離間し、ｍ及びｎのそれぞれが１よりも大きい、半導体基板と、
    前記複数の導電パッドのうちの対応する第１パッド及び第２パッドと電気的に接続された第１導電ビア及び第２導電ビアと、
    前記複数の開口部のうちの対応する開口部の内部に延在する複数の第１導電相互接続子及び複数の第２導電相互接続子であって、各第１導電相互接続子が、前記第１導電ビアに接続され、各第２導電相互接続子が、前記第２導電ビアに接続される、複数の第１導電相互接続子及び複数の第２導電相互接続子と、
    外部要素との相互接続のために前記裏面に露出した第１導電コンタクト及び第２導電コンタクトであって、それぞれ、前記第１導電相互接続子及び前記第２導電相互接続子に電気的に接続された第１導電コンタクト及び第２導電コンタクトと、を備え、
    前記複数の第１導電相互接続子が、前記複数の開口部のうちの少なくとも１つの開口部によって、前記前面に実質的に平行な方向で、前記複数の第２導電相互接続子から隔てられ、前記少なくとも１つの開口部が、絶縁性誘電材料で少なくとも部分的に充填され、
    各導電パッドが、前記前面に露出した上面及び前記上面から隔った底面を有し、前記第１導電ビアが、前記対応する第１パッド及び第２パッドを貫通して、当該第１パッド及び第２パッドの前記底面から前記上面まで延在する、超小型電子ユニット。
  7. 前記第１導電ビア及び前記第２導電ビアが、前記対応する第１パッド及び第２パッドを貫通して延在しない、請求項１に記載の超小型電子ユニット。
  8. 超小型電子ユニットであって、
    前面及び前記前面から隔った裏面を有し、かつ複数の能動半導体デバイスを内部に統合する、半導体基板であって、前記前面に露出した複数の導電パッド、及び前記裏面の領域全体にわたって対称若しくは非対称の分布で配置構成された複数の開口部を有し、少なくともｍ個の開口部が、前記裏面に沿った第１の方向で離間し、ｎ個の開口部が、前記第１の方向と直交する前記裏面に沿った第２の方向で離間し、ｍ及びｎのそれぞれが１よりも大きい、半導体基板と、
    前記複数の導電パッドのうちの対応する第１パッド及び第２パッドと電気的に接続された第１導電ビア及び第２導電ビアと、
    前記複数の開口部のうちの対応する開口部の内部に延在する複数の第１導電相互接続子及び複数の第２導電相互接続子であって、各第１導電相互接続子が、前記第１導電ビアに接続され、各第２導電相互接続子が、前記第２導電ビアに接続される、複数の第１導電相互接続子及び複数の第２導電相互接続子と、
    外部要素との相互接続のために前記裏面に露出した第１導電コンタクト及び第２導電コンタクトであって、それぞれ、前記第１導電相互接続子及び前記第２導電相互接続子に電気的に接続された第１導電コンタクト及び第２導電コンタクトと、を備え、
    前記複数の第１導電相互接続子が、前記複数の開口部のうちの少なくとも１つの開口部によって、前記前面に実質的に平行な方向で、前記複数の第２導電相互接続子から隔てられ、前記少なくとも１つの開口部が、絶縁性誘電材料で少なくとも部分的に充填され、
    少なくとも１つの孔を更に備え、各孔が、２つ以上の前記開口部から、前記導電パッドのうちの対応する１つの少なくとも底面まで延在し、前記第１導電ビア及び前記第２導電ビアが、前記少なくとも１つの孔のうちの対応する第１孔及び第２孔の内部に延在する、超小型電子ユニット。
  9. 前記第１導電ビア及び前記第２導電ビアが、ドープされた半導体材料を含む、請求項１に記載の超小型電子ユニット。
  10. 超小型電子ユニットであって、
    前面及び前記前面から隔った裏面を有し、かつ複数の能動半導体デバイスを内部に統合する、半導体基板であって、前記前面に露出した複数の導電パッド、及び前記裏面の領域全体にわたって対称若しくは非対称の分布で配置構成された複数の開口部を有し、少なくともｍ個の開口部が、前記裏面に沿った第１の方向で離間し、ｎ個の開口部が、前記第１の方向と直交する前記裏面に沿った第２の方向で離間し、ｍ及びｎのそれぞれが１よりも大きい、半導体基板と、
    前記複数の導電パッドのうちの対応する第１パッド及び第２パッドと電気的に接続された第１導電ビア及び第２導電ビアと、
    前記複数の開口部のうちの対応する開口部の内部に延在する複数の第１導電相互接続子及び複数の第２導電相互接続子であって、各第１導電相互接続子が、前記第１導電ビアに接続され、各第２導電相互接続子が、前記第２導電ビアに接続される、複数の第１導電相互接続子及び複数の第２導電相互接続子と、
    外部要素との相互接続のために前記裏面に露出した第１導電コンタクト及び第２導電コンタクトであって、それぞれ、前記第１導電相互接続子及び前記第２導電相互接続子に電気的に接続された第１導電コンタクト及び第２導電コンタクトと、を備え、
    前記複数の第１導電相互接続子が、前記複数の開口部のうちの少なくとも１つの開口部によって、前記前面に実質的に平行な方向で、前記複数の第２導電相互接続子から隔てられ、前記少なくとも１つの開口部が、絶縁性誘電材料で少なくとも部分的に充填され、
    前記第１導電ビア及び前記第２導電ビアが、それぞれ、前記第１パッド及び前記第２パッドに直接接続される、超小型電子ユニット。
  11. 前記第１導電ビア及び前記第２導電ビアが、前記対応する第１パッド及び第２パッドと、それらの間に延在する中間導電構造体を介して電気的に接続される、請求項１に記載の超小型電子ユニット。
  12. 配線基板であって、
    ８ｐｐｍ／℃未満の実効ＣＴＥを有し、第１表面、及び前記第１表面から隔った第２表面を有する基板であって、前記第１表面と前記第２表面との間に延在する複数の開口部を有し、前記複数の開口部が、前記第１表面の領域全体にわたって対称又は非対称の分布で配置構成され、少なくともｍ個の開口部が、前記第１表面に沿った第１の方向で離間し、ｎ個の開口部が、前記第１の方向と直交する前記第１表面に沿った第２の方向で離間し、ｍ及びｎのそれぞれが１よりも大きい、基板と、
    前記複数の開口部の第１サブセット及び第２サブセットのそれぞれの内部に延在する複数の第１導電相互接続子及び複数の第２導電相互接続子であって、前記複数の第１導電相互接続子は、前記第１の方向で離間する前記第１サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在し、且つ、前記第２の方向で離間する前記第１サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在しており、前記複数の第２導電相互接続子は、前記第１の方向で離間する前記第２サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在し、且つ、前記第２の方向で離間する前記第２サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在しており、各導電相互接続子が、前記第１表面及び前記第２表面に隣接する末端部を有する、複数の第１導電相互接続子及び複数の第２導電相互接続子と、
    外部要素との相互接続のために前記第１表面及び前記第２表面に露出した第１導電コンタクトのセット並びに第２導電コンタクトのセットであって、前記第１導電コンタクトの各セットが、前記第１表面に露出した第１導電コンタクト及び前記第２表面に露出した第１導電コンタクトを含み、前記複数の第１導電相互接続子が、そのようなセットを電気的に接続し、前記第２導電コンタクトの各セットが、前記第１表面に露出した第２導電コンタクト及び前記第２表面に露出した第２導電コンタクトを含み、前記複数の第２導電相互接続子が、そのようなセットを電気的に接続する、第１導電コンタクトのセット及び第２導電コンタクトのセットと、を備え、
    前記複数の第１導電相互接続子が、前記第１表面と前記第２表面との間の少なくとも部分的に絶縁性誘電材料で充填された、前記複数の開口部のうちの少なくとも１つの内部に延在する絶縁部材によって、前記第１表面に実質的に平行な方向で、前記複数の第２導電相互接続子から隔てられる、配線基板。
  13. 各導電相互接続子が、前記第１表面に実質的に垂直な鉛直方向で延在する部分を含み、前記複数の第１導電相互接続子が、当該配線基板の材料によって、水平方向で互いに隔てられる、請求項１２に記載の配線基板。
  14. 各導電相互接続子が、水平方向で５ミクロン以下の幅を有する、請求項１２に記載の配線基板。
  15. 前記第１導電コンタクトのセット及び前記第２導電コンタクトのセットが、前記第１表面に実質的に垂直な鉛直方向で、前記複数の第１導電相互接続子及び前記複数の第２導電相互接続子と位置合わせされる、請求項１２に記載の配線基板。
  16. 各開口部が、誘電体層で内側を覆われる、請求項１２に記載の配線基板。
  17. 前記基板が、本質的に半導体材料からなる、請求項１２に記載の配線基板。
  18. 前記基板が、本質的にガラス又はセラミック材料からなる、請求項１２に記載の配線基板。
  19. 請求項１または１２に記載の構造体と、前記構造体に電気的に接続される１つ以上の他の電子構成要素とを備える、システム。
  20. ハウジングを更に備え、前記構造体及び前記他の電子構成要素が、前記ハウジングに実装される、請求項１９に記載のシステム。
  21. 超小型電子ユニットを製造する方法であって、
    半導体基板の第１表面から、前記第１表面から隔った第２表面に向けて延在する複数の開口部を形成する工程であって、前記複数の開口部が、前記第１表面の領域全体にわたって対称又は非対称の分布で配置構成され、少なくともｍ個の開口部が、前記第１表面に沿った第１の方向で離間し、ｎ個の開口部が、前記第１の方向と直交する前記第１表面に沿った第２の方向で離間し、ｍ及びｎのそれぞれが１よりも大きく、前記半導体基板が、複数の能動半導体デバイスを統合し、前記半導体基板が、前記第２表面に露出した複数の導電パッドを有する、工程と、
    前記複数の開口部のうちの対応する第１サブセットの開口部及び第２サブセットの開口部の内部に延在する複数の第１導電相互接続子及び複数の第２導電相互接続子を形成する工程であって、前記複数の第１導電相互接続子は、前記第１の方向で離間する前記第１サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在し、且つ、前記第２の方向で離間する前記第１サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在しており、前記複数の第２導電相互接続子は、前記第１の方向で離間する前記第２サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在し、且つ、前記第２の方向で離間する前記第２サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在している、という工程と、
    前記複数の導電パッドのうちの対応する第１パッド及び第２パッドと電気的に接続された第１導電ビア及び第２導電ビアを形成する工程であって、各第１導電相互接続子が、前記第１導電ビアに電気的に接続され、各第２導電相互接続子が、前記第２導電ビアに電気的に接続される、工程と、
    前記複数の開口部のうちの少なくとも１つを少なくとも部分的に充填する絶縁性誘電材料を堆積させる工程と、
    を備え、
    前記複数の第１導電相互接続子が、前記複数の開口部のうちの前記少なくとも１つによって、前記第１表面に実質的に平行な方向で、前記複数の第２導電相互接続子から隔てられる、方法。
  22. 各導電相互接続子が、前記第１表面に実質的に垂直な鉛直方向で延在する部分を含み、前記複数の第１導電相互接続子が、前記半導体基板の材料によって、前記第１表面に実質的に平行な水平方向で互いに隔てられる、請求項２１に記載の方法。
  23. 前記絶縁性誘電材料を堆積させる工程が、前記複数の第１導電相互接続子及び前記複数の第２導電相互接続子を形成する前記工程の前に実行される、請求項２１記載の方法。
  24. 外部要素との相互接続のために露出した第１導電コンタクト及び第２導電コンタクトを形成する工程を更に備え、前記第１導電コンタクト及び前記第２導電コンタクトが、それぞれ、前記第１導電相互接続子及び前記第２導電相互接続子に電気的に接続される、請求項２１に記載の方法。
  25. 前記第１導電コンタクト及び前記第２導電コンタクトが、前記第１表面に実質的に垂直な鉛直方向で、前記対応する第１導電相互接続子及び第２導電相互接続子と位置合わせされる、請求項２４に記載の方法。
  26. 前記第１導電ビア及び前記第２導電ビアが、前記複数の開口部のうちの一部の内部で露出し、前記第１導電相互接続子及び前記第２導電相互接続子が、それぞれ、前記第１導電ビア及び前記第２導電ビアと接触して形成される、というように、前記複数の開口部が形成される、請求項２１に記載の方法。
  27. 前記複数の開口部を形成する前記工程が、異方性エッチングによって実行され、前記半導体基板の前記第１表面から延在する多孔質シリコンの領域が作り出される、請求項２１に記載の方法。
  28. 前記開口部の前記対称又は非対称の分布の場所が、マスクによって決定されない、請求項２１に記載の方法。
  29. 前記第１導電ビア及び前記第２導電ビアが、対応する第１の電位及び第２の電位に接続可能である、請求項２１に記載の方法。
  30. 前記第２表面の上方から前記導電パッドに適用される加工処理によって、前記対応する第１パッド及び第２パッドを貫通して延在する第１孔及び第２孔を形成する工程を更に有する、請求項２１に記載の方法。
  31. 前記第１導電ビア及び前記第２導電ビアが、前記対応する第１孔及び第２孔の内部に形成され、前記対応する第１パッド及び第２パッドを貫通して延在する、請求項３０に記載の方法。
  32. 各導電ビアのコンタクト部分が、外部要素との相互接続のために、前記第２表面に露出される、請求項３０に記載の方法。
  33. 前記第１孔及び前記第２孔を形成する工程が、前記第１孔及び前記第２孔が前記半導体基板の厚さを部分的に貫通して延在するように、前記半導体基板から材料を除去することを含む、請求項３０に記載の方法。
  34. 前記第１孔及び前記第２孔を形成する工程が、前記対応する第１導電相互接続子及び第２導電相互接続子のそれぞれの表面が前記対応する孔内部で露出するように実行される、請求項３０に記載の方法。
  35. 前記第１サブセットまたは前記第２サブセットの前記複数の開口部の少なくとも１つは、空隙を有していて、第１及び第２導電相互接続子を有していない、請求項２１に記載の方法。
  36. 前記第１サブセットまたは前記第２サブセットの前記複数の開口部の少なくとも１つは、空隙を有していて、当該空隙を有している当該開口部の少なくとも１つは、部分的に、絶縁性誘電材料で充填されている、請求項２１に記載の方法。
  37. 前記複数の第１及び第２導電相互接続子は、前記半導体基板の半導体材料に直接に接触する部分を有している、請求項２１に記載の方法。
  38. 超小型電子ユニットを製造する方法であって、
    半導体基板の第１表面から、前記第１表面から隔った第２表面に向けて延在する複数の開口部を形成する工程であって、前記複数の開口部が、前記第１表面の領域全体にわたって対称又は非対称の分布で配置構成され、少なくともｍ個の開口部が、前記第１表面に沿った第１の方向で離間し、ｎ個の開口部が、前記第１の方向と直交する前記第１表面に沿った第２の方向で離間し、ｍ及びｎのそれぞれが１よりも大きく、前記半導体基板が、複数の能動半導体デバイスを統合し、前記半導体基板が、前記第２表面に露出した複数の導電パッドを有する、工程と、
    前記複数の開口部の第１サブセット及び第２サブセットのそれぞれの内部に延在する複数の第１導電相互接続子及び複数の第２導電相互接続子を形成する工程であって、前記複数の第１導電相互接続子は、前記第１の方向で離間する前記第１サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在し、且つ、前記第２の方向で離間する前記第１サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在しており、前記複数の第２導電相互接続子は、前記第１の方向で離間する前記第２サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在し、且つ、前記第２の方向で離間する前記第２サブセットの開口部のうちの少なくとも２つの隣り合う開口部の内部に延在している、という工程と、
    前記複数の導電パッドのうちの対応する第１パッド及び第２パッドと電気的に接続された第１導電ビア及び第２導電ビアを形成する工程であって、各第１導電相互接続子が、前記第１導電ビアに電気的に接続され、各第２導電相互接続子が、前記第２導電ビアに電気的に接続される、工程と、
    外部要素との相互接続のために露出した第１導電コンタクト及び第２導電コンタクトを形成する工程であって、前記第１導電コンタクト及び前記第２導電コンタクトが、それぞれ、前記第１導電相互接続子及び前記第２導電相互接続子に電気的に接続され、前記第１及び第２サブセットの開口部は、対応する前記第１及び第２導電コンタクトの下にある、工程と、
    前記複数の開口部の第３サブセットを少なくとも部分的に充填する絶縁性誘電材料を堆積させる工程と、を備え、
    前記複数の第１導電相互接続子は、前記複数の開口部の第３サブセットの少なくとも１つによって、前記第１表面に実質的に平行な方向で、前記複数の第２導電相互接続子から隔てられ、
    前記複数の開口部の第３サブセットの少なくとも幾つかは、前記第１または第２導電コンタクトの下にない、方法。
  39. 前記複数の開口部の第３サブセットの少なくとも幾つかは、前記第１表面に実質的に平行な方向で、前記複数の第１導電相互接続子と前記複数の第２導電相互接続子との間に配置されている、請求項３８に記載の方法。
  40. 各導電相互接続子が、前記第１表面に実質的に垂直な鉛直方向で延在する部分を含み、前記複数の第１導電相互接続子が、前記半導体基板の材料によって、前記第１表面に実質的に平行な水平方向で互いに隔てられる、請求項３８に記載の方法。
  41. 前記第２表面の上方から前記導電パッドに適用される加工処理によって、前記対応する第１パッド及び第２パッドを貫通して延在する第１孔及び第２孔を形成する工程を更に有する、請求項３８に記載の方法。
  42. 前記第１導電ビア及び前記第２導電ビアが、前記対応する第１孔及び第２孔の内部に形成され、前記対応する第１パッド及び第２パッドを貫通して延在する、請求項４１に記載の方法。
JP2014506504A 2011-04-22 2012-04-18 多孔質基板内のビア Active JP6067679B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/092,495 2011-04-22
US13/092,495 US8975751B2 (en) 2011-04-22 2011-04-22 Vias in porous substrates
PCT/US2012/034038 WO2012145373A1 (en) 2011-04-22 2012-04-18 Vias in porous substrates

Publications (2)

Publication Number Publication Date
JP2014512692A JP2014512692A (ja) 2014-05-22
JP6067679B2 true JP6067679B2 (ja) 2017-01-25

Family

ID=46045117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014506504A Active JP6067679B2 (ja) 2011-04-22 2012-04-18 多孔質基板内のビア

Country Status (7)

Country Link
US (2) US8975751B2 (ja)
EP (1) EP2700092B1 (ja)
JP (1) JP6067679B2 (ja)
KR (1) KR101943998B1 (ja)
CN (2) CN106206424B (ja)
TW (1) TWI511248B (ja)
WO (1) WO2012145373A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476566B2 (en) 2009-03-09 2022-10-18 Nucurrent, Inc. Multi-layer-multi-turn structure for high efficiency wireless communication
US8647977B2 (en) * 2011-08-17 2014-02-11 Micron Technology, Inc. Methods of forming interconnects
TWI511257B (zh) * 2013-07-30 2015-12-01 Univ Nat Chiao Tung 半導體元件之內連接結構
US9666521B2 (en) * 2013-08-08 2017-05-30 Invensas Corporation Ultra high performance interposer
US9515017B2 (en) * 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
US9948129B2 (en) 2015-08-07 2018-04-17 Nucurrent, Inc. Single structure multi mode antenna for wireless power transmission using magnetic field coupling having an internal switch circuit
US9941743B2 (en) 2015-08-07 2018-04-10 Nucurrent, Inc. Single structure multi mode antenna having a unitary body construction for wireless power transmission using magnetic field coupling
US11205848B2 (en) 2015-08-07 2021-12-21 Nucurrent, Inc. Method of providing a single structure multi mode antenna having a unitary body construction for wireless power transmission using magnetic field coupling
US9960628B2 (en) 2015-08-07 2018-05-01 Nucurrent, Inc. Single structure multi mode antenna having a single layer structure with coils on opposing sides for wireless power transmission using magnetic field coupling
US9941590B2 (en) 2015-08-07 2018-04-10 Nucurrent, Inc. Single structure multi mode antenna for wireless power transmission using magnetic field coupling having magnetic shielding
US9960629B2 (en) 2015-08-07 2018-05-01 Nucurrent, Inc. Method of operating a single structure multi mode antenna for wireless power transmission using magnetic field coupling
US10636563B2 (en) 2015-08-07 2020-04-28 Nucurrent, Inc. Method of fabricating a single structure multi mode antenna for wireless power transmission using magnetic field coupling
US9941729B2 (en) 2015-08-07 2018-04-10 Nucurrent, Inc. Single layer multi mode antenna for wireless power transmission using magnetic field coupling
US10658847B2 (en) 2015-08-07 2020-05-19 Nucurrent, Inc. Method of providing a single structure multi mode antenna for wireless power transmission using magnetic field coupling
US10063100B2 (en) 2015-08-07 2018-08-28 Nucurrent, Inc. Electrical system incorporating a single structure multimode antenna for wireless power transmission using magnetic field coupling
US10985465B2 (en) 2015-08-19 2021-04-20 Nucurrent, Inc. Multi-mode wireless antenna configurations
KR102011082B1 (ko) 2016-11-25 2019-08-14 건국대학교 글로컬산학협력단 에어 플라즈마 생성 장치
CN109804516B (zh) 2016-08-26 2021-11-02 纽卡润特有限公司 无线连接器系统
US10892646B2 (en) 2016-12-09 2021-01-12 Nucurrent, Inc. Method of fabricating an antenna having a substrate configured to facilitate through-metal energy transfer via near field magnetic coupling
US11264837B2 (en) 2017-02-13 2022-03-01 Nucurrent, Inc. Transmitting base with antenna having magnetic shielding panes
US11277029B2 (en) 2017-05-26 2022-03-15 Nucurrent, Inc. Multi coil array for wireless energy transfer with flexible device orientation
CN108896218A (zh) * 2018-07-13 2018-11-27 河南汇纳科技有限公司 一种压阻式压力传感器及其制造方法
KR102658460B1 (ko) * 2018-11-09 2024-04-18 삼성전자주식회사 마이크로 led 소자의 실장 구조
CN110071047B (zh) * 2019-04-28 2020-12-18 北京航天控制仪器研究所 一种微系统集成应用的硅基转接板制作方法
US11271430B2 (en) 2019-07-19 2022-03-08 Nucurrent, Inc. Wireless power transfer system with extended wireless charging range
US11227712B2 (en) 2019-07-19 2022-01-18 Nucurrent, Inc. Preemptive thermal mitigation for wireless power systems
US11056922B1 (en) 2020-01-03 2021-07-06 Nucurrent, Inc. Wireless power transfer system for simultaneous transfer to multiple devices
JP2022018262A (ja) * 2020-07-15 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置および半導体装置の製造方法
US11283303B2 (en) 2020-07-24 2022-03-22 Nucurrent, Inc. Area-apportioned wireless power antenna for maximized charging volume
CN116783331A (zh) * 2020-12-22 2023-09-19 富士胶片株式会社 金属填充微细结构体及金属填充微细结构体的制造方法
US11881716B2 (en) 2020-12-22 2024-01-23 Nucurrent, Inc. Ruggedized communication for wireless power systems in multi-device environments
US11876386B2 (en) 2020-12-22 2024-01-16 Nucurrent, Inc. Detection of foreign objects in large charging volume applications
JPWO2022138150A1 (ja) * 2020-12-24 2022-06-30
US11695302B2 (en) 2021-02-01 2023-07-04 Nucurrent, Inc. Segmented shielding for wide area wireless power transmitter
US11831174B2 (en) 2022-03-01 2023-11-28 Nucurrent, Inc. Cross talk and interference mitigation in dual wireless power transmitter

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0666595B1 (de) * 1994-02-07 1998-08-19 Siemens Aktiengesellschaft Verfahren zur Herstellung einer kubisch integrierten Schaltungsanordnung
US5581091A (en) * 1994-12-01 1996-12-03 Moskovits; Martin Nanoelectric devices
US6262450B1 (en) * 1998-04-22 2001-07-17 International Business Machines Corporation DRAM stack capacitor with vias and conductive connection extending from above conductive lines to the substrate
JP2003077887A (ja) * 2001-08-31 2003-03-14 Sumitomo Heavy Ind Ltd 半導体基板の加工方法及び装置、並びに半導体基板
US6835246B2 (en) * 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
US6893885B2 (en) * 2002-01-18 2005-05-17 The Regents Of The University Of Michigan Method for electrically and mechanically connecting microstructures using solder
DE10215654A1 (de) 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
JP3696208B2 (ja) 2003-01-22 2005-09-14 株式会社東芝 半導体装置
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4864307B2 (ja) * 2003-09-30 2012-02-01 アイメック エアーギャップを選択的に形成する方法及び当該方法により得られる装置
US7129567B2 (en) 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
US20070032059A1 (en) * 2005-08-02 2007-02-08 Harry Hedler Method of manufacturing a semiconductor structure having a wafer through-contact and a corresponding semiconductor structure
TWI416663B (zh) 2005-08-26 2013-11-21 Hitachi Ltd Semiconductor device manufacturing method and semiconductor device
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
EP2135280A2 (en) 2007-03-05 2009-12-23 Tessera, Inc. Chips having rear contacts connected by through vias to front contacts
JP2010535427A (ja) * 2007-07-31 2010-11-18 テッセラ，インコーポレイテッド 貫通シリコンビアを使用する半導体実装プロセス
JP5656341B2 (ja) 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
KR20090067453A (ko) * 2007-12-21 2009-06-25 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
JP2009181981A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7821107B2 (en) * 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
US7939449B2 (en) * 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
JP2009295719A (ja) * 2008-06-04 2009-12-17 Zycube:Kk 貫通プラグ配線
US8299566B2 (en) * 2008-08-08 2012-10-30 International Business Machines Corporation Through wafer vias and method of making same
US8035198B2 (en) * 2008-08-08 2011-10-11 International Business Machines Corporation Through wafer via and method of making same
WO2010023812A1 (ja) * 2008-08-28 2010-03-04 パナソニック株式会社 半導体装置
JP2010287859A (ja) * 2009-06-15 2010-12-24 Elpida Memory Inc 貫通電極を有する半導体チップ及びそれを用いた半導体装置
JP5280309B2 (ja) 2009-07-17 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements

Also Published As

Publication number Publication date
JP2014512692A (ja) 2014-05-22
CN106206424B (zh) 2019-04-23
TW201248802A (en) 2012-12-01
CN103608913A (zh) 2014-02-26
US20120267789A1 (en) 2012-10-25
TWI511248B (zh) 2015-12-01
EP2700092A1 (en) 2014-02-26
KR20140026521A (ko) 2014-03-05
EP2700092B1 (en) 2023-03-29
KR101943998B1 (ko) 2019-01-30
CN106206424A (zh) 2016-12-07
US20150140807A1 (en) 2015-05-21
CN103608913B (zh) 2016-11-02
WO2012145373A1 (en) 2012-10-26
US8975751B2 (en) 2015-03-10
US9455181B2 (en) 2016-09-27

Similar Documents

Publication Publication Date Title
JP6067679B2 (ja) 多孔質基板内のビア
US10283449B2 (en) Low stress vias
JP6143851B2 (ja) 応力が低減されたｔｓｖ及びインタポーザ構造体
US9433100B2 (en) Low-stress TSV design using conductive particles
JP2014504451A (ja) ウェハでのコンプライアントな相互接続

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161221

R150 Certificate of patent or registration of utility model

Ref document number: 6067679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250