CN106206424B - 多孔基板中的通孔 - Google Patents

多孔基板中的通孔 Download PDF

Info

Publication number
CN106206424B
CN106206424B CN201610882078.XA CN201610882078A CN106206424B CN 106206424 B CN106206424 B CN 106206424B CN 201610882078 A CN201610882078 A CN 201610882078A CN 106206424 B CN106206424 B CN 106206424B
Authority
CN
China
Prior art keywords
conductive
hole
opening
pad
interconnection part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610882078.XA
Other languages
English (en)
Other versions
CN106206424A (zh
Inventor
I·莫哈梅德
B·哈巴
C·尤祖
P·萨瓦利亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of CN106206424A publication Critical patent/CN106206424A/zh
Application granted granted Critical
Publication of CN106206424B publication Critical patent/CN106206424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种微电子单元(10)，所述微电子单元可包括具有正面(22)和背面(21)以及在其中具有有源半导体器件的基板(20)，所述基板具有以对称或非对称分布的方式布置在所述背面的整个区域上的多个开口(12)、连接到暴露在所述正面处的第一焊盘和第二焊盘(24)的第一导电通孔和第二导电通孔(50)以及在所述开口的相应开口内延伸的多个第一导电互连件和第二导电互连件(40)。所述多个第一导电互连件(40)可通过所述开口(12)中的至少一个与所述多个第二导电互连件(40)分隔开，所述至少一个开口至少部分地填充有绝缘材料(70)。所述开口(12)的分布可包括在第一方向D1上间隔开的至少m个开口以及在横向于所述第一方向的第二方向D2上间隔开的n个开口。

Description

多孔基板中的通孔
分案说明
本申请是于2013年12月20日进入中国国家阶段的、申请号为201280030709.5、名称为“多孔基板中的通孔”的专利申请的分案申请。
相关专利申请的交叉引用
本专利申请要求2011年4月22日提交的美国专利申请序列号13/092,495的权益，其公开内容据此以引用方式并入本文。
背景技术
本发明涉及微电子装置的封装，尤其涉及半导体器件的封装。
微电子元件通常包括半导体材料例如硅或砷化镓的薄板，该薄板通常被称为裸片或半导体芯片。半导体芯片通常作为单独的预封装的单元提供。在一些单元设计中，将半导体芯片安装到基板或芯片载体，该基板或芯片载体继而安装在电路面板诸如印刷电路板上。
有源电路被制造在半导体芯片的第一面(例如正面)中。为了有利于电连接到有源电路，芯片在相同的面上设有接合焊盘。接合焊盘通常以规则的阵列放置，其或者围绕裸片的边缘放置，或者对于许多存储器装置而言放置在裸片的中心。接合焊盘通常由大约0.5μm厚的导电金属诸如铜或铝制成。接合焊盘可包括单层或多层金属。接合焊盘的尺寸将随器件类型而有所不同，但其侧边通常测得为数十至数百微米。
使用硅通孔(TSV)将接合焊盘与半导体芯片的与第一面相对的第二面(例如背面)连接。常规的通孔包括穿过半导体芯片的孔以及从第一面延伸穿过该孔到达第二面的导电材料。接合焊盘可以电连接到通孔，以允许在接合焊盘与半导体芯片的第二面上的导电元件之间建立连通。
常规的TSV孔可减小能够用于容纳有源电路的第一面的所述部分。在可用于有源电路的第一面上的可用空间的这种减小可能增加制备每个半导体芯片所需的硅量，从而潜在地增加每个芯片的成本。
由于通孔内部的非最佳应力分布以及在例如半导体芯片与结合有芯片的结构之间的热膨胀系数(CTE)失配，因此常规的通孔可能面临可靠性方面的挑战。例如，当半导体芯片内的导电通孔经由相对薄和刚性的电介质材料而绝缘时，在通孔内可能存在显著的应力。另外，当半导体芯片结合到聚合物基板的导电元件时，芯片和基板的较高CTE结构之间的电连接将由于CTE失配而承受应力。
在芯片的任何物理布置方式中，尺寸是重要的考虑因素。随着便携式电子装置的迅速发展，使芯片的物理布置方式更为紧凑这一需要变得越来越强烈。仅以举例的方式，通常称为“智能手机”的装置将移动电话的功能与强大的数据处理器、存储器和辅助装置例如，全球定位系统接收器、电子相机、局域网络连接、以及高分辨率显示器和相关的图像处理芯片集成在一起。此类装置可以提供诸如全互联网连接、包括全分辨率视频在内的娱乐、导航、电子银行服务以及甚至更多的功能，所有这些功能全部存在于一台袖珍型装置中。复杂的便携式装置需要将很多芯片组装到小的空间中。此外，一些芯片具有通常被称为I/O的多个输入和输出连接。这些I/O必须与其他芯片的I/O互连。所述互连应当是短的，并且应当具有低阻抗以最小化信号传播延迟。形成所述互连的元件不应显著增大组件的尺寸。类似的需求在例如数据服务器(诸如在互联网搜索引擎中使用的那些)的其他应用中出现。例如，在复杂的芯片之间提供多个短的低阻抗互连的结构可以增大搜索引擎的带宽并降低其功率消耗。
虽然已在半导体通孔的形成和互连方面取得了进展，但是仍然需要改进以最小化半导体芯片的尺寸，同时增强电互连的可靠性。本发明的这些属性可通过如下文所述构造的微电子封装而实现。
发明内容
根据本发明的一个方面，微电子单元可包括半导体基板，所述半导体基板具有正面和远离所述正面的背面并且在其中实施有多个有源半导体器件，该基板具有暴露在正面处的多个导电焊盘、以对称或非对称分布的方式布置在整个背面区域上的多个开口、与所述多个导电焊盘中的相应第一焊盘和第二焊盘电连接的第一导电通孔和第二导电通孔、在所述开口的相应的开口内延伸的多个第一导电互连件和第二导电互连件、以及暴露在背面处以用于与外部元件互连的第一导电触点和第二导电触点。
开口的分布可包括在沿背面的第一方向上间隔开的至少m个开口和在沿背面横向于所述第一方向的第二方向上间隔开的至少n个开口。m和n中的每一者均可大于1。每个第一导电互连件可连接到第一导电通孔。每个第二导电互连件可连接到第二导电通孔。第一导电触点和第二导电触点可分别电连接到第一导电互连件和第二导电互连件。所述多个第一导电互连件可在基本平行于正面的水平方向上通过所述多个开口中的至少一个与所述多个第二导电互连件分隔开。所述至少一个开口可至少部分地填充有绝缘电介质材料。
在具体实施例中，每个导电互连件可包括在基本上垂直于正面的竖直方向上延伸的部分。所述多个第一导电互连件可在水平方向上通过半导体基板的材料彼此分隔开。在一个实施例中，每个导电互连件可在水平方向上具有5微米或更小的宽度。在示例性实施例中，每个导电通孔可具有截头圆锥体形状。在具体实施例中，第一导电触点和第二导电触点可在基本上垂直于正面的竖直方向上与相应的多个第一导电互连件和第二导电互连件对齐。在一个实施例中，每个焊盘可具有暴露在正面处的顶面和远离该顶面的底面。第一导电通孔可从相应的第一焊盘和第二焊盘的底面延伸穿过所述第一焊盘和第二焊盘到达其顶面。
在示例性实施例中，第一导电通孔和第二导电通孔可不延伸穿过相应的第一焊盘和第二焊盘。在具体实施例中，微电子单元也可包括至少一个小孔。每个小孔可从所述开口中的两个或更多个延伸至所述焊盘中的相应一个焊盘的至少底面。第一导电通孔和第二导电通孔可在所述至少一个小孔的相应的第一小孔和第二小孔内延伸。在一个实施例中，第一导电通孔和第二导电通孔可包括掺杂的半导体材料。在示例性实施例中，第一导电通孔和第二导电通孔可分别直接连接到第一焊盘和第二焊盘。在具体实施例中，第一导电通孔和第二导电通孔可通过在第一焊盘和第二焊盘之间延伸的中间导电结构与相应的第一焊盘和第二焊盘电连接。
根据本发明的另一个方面，互连基板可包括如下基板：其具有小于8ppm/℃的有效CTE，具有第一表面和远离所述第一表面的第二表面，并具有在第一表面和第二表面之间延伸的多个开口、多个第一导电互连件和第二导电互连件、以及暴露在第一表面和第二表面处以用于与外部元件互连的第一导电触点组和第二导电触点组，其中每个导电互连件在开口的相应一个内延伸并具有与第一表面和第二表面相邻的末端。所述开口能够以对称或非对称分布的方式布置在第一表面的整个区域上。所述开口中的至少m个开口可在沿第一表面的第一方向上间隔开，并且至少n个开口可在沿第一表面横向于所述第一方向的第二方向上间隔开。m和n中的每一者均可大于1。
每组第一导电触点可包括暴露在第一表面处的第一导电触点和暴露在第二表面处的第一导电触点，并且所述多个第一导电互连件与此组第一导电触点电连接。每组第二导电触点可包括暴露在第一表面处的第二导电触点和暴露在第二表面处的第二导电触点，并且多个第二导电互连件与此组第二导电触点电连接。所述多个第一导电互连件可在基本上平行于第一表面的水平方向上通过绝缘构件与所述多个第二导电互连件分隔开，所述绝缘构件在位于第一表面和第二表面之间并至少部分地填充有绝缘电介质材料的所述多个开口中的至少一个内延伸。
在一个实施例中，每个导电互连件可包括在基本上垂直于第一表面的竖直方向上延伸的部分。所述多个第一导电互连件可在水平方向上通过半导体基板的材料彼此分隔开。在具体实施例中，每个导电互连件可在水平方向上具有5微米或更小的宽度。在示例性实施例中，第一导电触点组和第二导电触点组可在基本上垂直于第一表面的竖直方向上与相应的所述多个第一导电互连件和第二导电互连件对齐。在一个实施例中，每个开口可衬有电介质层。
根据本发明的另一个方面，互连基板可包括如下基板：其具有小于8ppm/℃的有效CTE，具有第一表面和远离所述第一表面的第二表面，并具有在第一表面和第二表面之间延伸的多个开口、在开口的第一子集的相应开口内延伸的多个导电互连件以及至少部分地在开口的第二子集的相应开口内延伸的绝缘电介质材料。在具体实施例中，绝缘电介质材料可完全填充开口的第二子集的相应开口。在一个实施例中，开口的第二子集可包括比开口的第一子集更多的开口。
根据本发明的另一个方面，互连基板可包括具有第一表面和远离所述第一表面的第二表面且具有小于8ppm/℃的有效CTE的基板，该基板具有在第一表面和第二表面之间延伸穿过第一材料区域的多个开口，每个开口具有分别与第一表面和第二表面相邻的第一末端和第二末端。互连基板还可包括在开口的第一子集的相应开口内延伸的多个导电互连件，每个导电互连件具有与第一表面和第二表面相邻的第一末端和第二末端。互连基板还可包括在开口的第二子集的相应开口内延伸的多个绝缘构件，每个绝缘构件具有位于邻近第一表面和第二表面的相应开口内的第一端部和相对的第二端部，该第一端部和第二端部基本上由电介质材料组成，该电介质材料与第一材料不同。
导电互连件中的至少两个可通过至少一个绝缘构件彼此分隔开，使得没有电流可流过所述至少两个导电互连件之间的绝缘构件，并且没有电流可流过第一端部和第二端部之间的绝缘构件。在一个实施例中，绝缘构件可包括第一端部和第二端部之间的空隙。在具体实施例中，基板可基本上由半导体材料组成。在示例性实施例中，基板可基本上由玻璃或陶瓷材料组成。
本发明的另外方面提供了包括根据本发明上述方面所述的导电通孔结构、根据本发明上述方面所述的复合芯片、或这两者以及其他电子器件的系统。例如，该系统可以设置在单个外壳中，所述外壳可以是便携式外壳。根据本发明的该方面的优选实施例的系统可能比类似的常规系统更加紧凑。
根据本发明的另一个方面，一种制造微电子单元的方法可包括：形成从半导体基板的第一表面朝着远离所述第一表面的第二表面延伸的多个开口，所述基板具有暴露在第二表面处的多个导电焊盘；形成在所述开口中的相应开口内延伸的多个第一导电互连件和第二导电互连件；以及形成与所述多个导电焊盘中的相应第一焊盘和第二焊盘电连接的第一导电通孔和第二导电通孔。所述开口能够以对称或非对称分布的方式布置在第一表面的整个区域上。所述开口中的至少m个开口可在沿第一表面的第一方向上间隔开，并且至少n个开口可在沿第一表面横向于所述第一方向的第二方向上间隔开。m和n中的每一者均可大于1。该基板可实施有多个有源半导体器件。每个第一导电互连件可电连接到第一导电通孔。每个第二导电互连件可电连接到第二导电通孔。
在示例性实施例中，该方法还可包括沉积至少部分地填充多个开口中的至少一个的绝缘电介质材料。所述多个第一导电互连件可在基本平行于第一表面的水平方向上通过所述多个开口中的至少一个与所述多个第二导电互连件分隔开。在具体实施例中，每个导电互连件可包括在基本上垂直于第一表面的竖直方向上延伸的部分。所述多个第一导电互连件可在基本上平行于第一表面的水平方向上通过半导体基板的材料彼此分隔开。
根据本发明的另一个方面，一种制造微电子单元的方法可包括：形成从半导体基板的第一表面朝着远离所述第一表面的第二表面延伸的多个开口，所述基板具有暴露在第二表面处的多个导电焊盘；移除在开口的第一子集和第二子集的相应开口之间延伸的半导体基板的材料以形成占据与开口的相应第一子集和第二子集共延伸的区域的相应第一腔体和第二腔体；形成在相应的第一腔体和第二腔体内延伸的第一导电互连件和第二导电互连件；以及形成与所述多个导电焊盘中的相应第一焊盘和第二焊盘电连接的第一导电通孔和第二导电通孔。
所述开口能够以对称或非对称分布的方式布置在第一表面的整个区域上。所述开口中的至少m个开口可在沿第一表面的第一方向上间隔开，并且至少n个开口可在沿第一表面横向于所述第一方向的第二方向上间隔开。m和n中的每一者均可大于1。该基板可实施有多个有源半导体器件。所述第一导电通孔和第二导电通孔可与相应的第一导电互连件和第二导电互连件电连接。
在具体实施例中，该方法还可包括沉积至少部分地填充所述多个开口中的至少一个的绝缘电介质材料。所述第一导电互连件可在基本平行于第一表面的水平方向上通过所述多个开口中的至少一个与所述第二导电互连件至少部分地分隔开。在一个实施例中，所述方法还可包括形成被暴露以用于与外部元件互连的第一导电触点和第二导电触点，所述第一导电触点和第二导电触点分别电连接到第一导电互连件和第二导电互连件。在示例性实施例中，第一导电触点和第二导电触点可在基本上垂直于第一表面的竖直方向上与相应的第一导电互连件和第二导电互连件对齐。在具体实施例中，该方法还可包括形成第一小孔和第二小孔，该第一小孔和第二小孔通过从上述第二表面上方施加到相应的第一焊盘和第二焊盘的处理延伸穿过相应的第一焊盘和第二焊盘。
在一个实施例中，第一导电通孔和第二导电通孔可在相应的第一小孔和第二小孔内形成并且延伸穿过相应的第一焊盘和第二焊盘。在示例性实施例中，每个导电通孔的触点部分可暴露在第二表面处以用于与外部元件互连。在具体实施例中，形成第一小孔和第二小孔的步骤可包括从半导体基板移除材料，使得小孔部分地延伸穿过半导体基板的厚度。在一个实施例中，可执行形成第一小孔和第二小孔的步骤，使得每个相应的第一导电互连件和第二导电互连件的表面暴露在相应的小孔内。在示例性实施例中，所述多个开口可被形成为使得第一导电通孔和第二导电通孔暴露在所述多个开口的一些内并且第一导电互连件和第二导电互连件被形成为分别与第一导电通孔和第二导电通孔接触。
根据本发明的另一个方面，一种制造互连基板的方法可包括：形成多个开口，所述多个开口从具有小于8ppm/℃的有效CTE的基板的第一表面朝着远离所述第一表面的第二表面延伸；形成多个第一导电互连件和第二导电互连件；以及形成暴露在第一表面和第二表面处以用于与外部元件互连的第一导电触点组和第二导电触点组。所述开口能够以对称或非对称分布的方式布置在第一表面的整个区域上。所述开口中的至少m个开口可在沿第一表面的第一方向上间隔开，并且至少n个开口可在沿第一表面横向于所述第一方向的第二方向上间隔开。m和n中的每一者均可大于1。
每个导电互连件可在开口的相应之一内延伸并且可以具有与第一表面和第二表面相邻的末端。每组第一导电触点可包括暴露在第一表面处的第一导电触点和暴露在第二表面处的第一导电触点，其中多个第一导电互连件与此组第一导电触点电连接。每组第二导电触点可包括暴露在第一表面处的第二导电触点和暴露在第二表面处的第二导电触点，并且所述多个第二导电互连件与此组第二导电触点电连接。
在一个实施例中，该方法还可包括沉积至少部分地填充所述多个开口中的至少一个的绝缘电介质材料。所述多个第一导电互连件可在基本平行于第一表面的水平方向上通过所述多个开口中的至少一个与所述多个第二导电互连件分隔开。在具体实施例中，每个导电互连件可包括在基本上垂直于第一表面的竖直方向上延伸的部分。所述多个第一导电互连件可在基本上平行于第一表面的水平方向上通过基板的材料彼此分隔开。
根据本发明的另一个方面，一种制造互连基板的方法可包括：形成多个开口，所述多个开口从具有小于8ppm/℃的有效CTE的基板的第一表面朝着远离所述第一表面的第二表面延伸；移除在开口的第一子集和第二子集的相应开口之间延伸的半导体基板的材料以形成占据与开口的相应第一子集和第二子集共延伸的区域的相应第一腔体和第二腔体；形成在相应的第一腔体和第二腔体内延伸的第一导电互连件和第二导电互连件；以及形成暴露在第一表面和第二表面处以用于与外部元件互连的第一导电触点组和第二导电触点组。
所述开口能够以对称或非对称分布的方式布置在第一表面的整个区域上。所述开口中的至少m个开口可在沿第一表面的第一方向上间隔开，并且至少n个开口可在沿第一表面横向于所述第一方向的第二方向上间隔开。m和n中的每一者均可大于1。第一导电互连件和第二导电互连件中的每一个可具有与第一表面和第二表面相邻的末端。每组第一导电触点可包括暴露在第一表面处的第一导电触点和暴露在第二表面处的第一导电触点，并且第一导电互连件与此组第一导电触点电连接。每组第二导电触点可包括暴露在第一表面处的第二导电触点和暴露在第二表面处的第二导电触点，并且第二导电互连件与此组第二导电触点电连接。
在一个实施例中，该方法还可包括沉积至少部分地填充所述多个开口中的至少一个的绝缘电介质材料。所述第一导电互连件可在基本平行于第一表面的水平方向上通过所述多个开口中的至少一个与所述第二导电互连件至少部分地分隔开。在示例性实施例中，该方法还可包括在形成导电触点的步骤之前从第二表面移除材料，使得在第一表面和第二表面之间的半导体基板的厚度减小，并使得每个导电互连件的表面在第二表面处暴露。在具体实施例中，基板可基本上由半导体材料组成。在一个实施例中，基板可基本上由玻璃或陶瓷材料组成。
在示例性实施例中，形成多个开口的步骤可通过各向异性刻蚀执行，使得多孔硅的区域被制备成从基板的第一表面延伸。在一个实施例中，对称或非对称分布的开口的位置可不由掩膜所决定。在具体实施例中，第一导电通孔和第二导电通孔能够连接到相应的第一电位和第二电位。在示例性实施例中，沉积绝缘电介质材料的步骤可在形成导电互连件的步骤之前执行。
附图说明
图1A为示出了根据本发明的一个实施例的通孔结构的侧面剖视图。
图1B为沿图1A的线1B-1B截取的图1A的微电子单元的俯视剖视图，其示出了位于虚线中的导电触点位置的投影。
图1C为图1A的微电子单元的局部剖视图，其示出了包括电介质层的通孔结构的一个实施例，所述电介质层位于暴露在基板背面处的导电触点的一些部分之下。
图2A-2C和2E-2I为示出根据图1A和1B中所示本发明实施例的制造过程的各阶段的剖视图。
图2D为横跨线2D-2D截取的图2C中所示制造阶段的一部分的放大局部剖视图。
图3A为示出了根据另一个实施例的通孔结构的侧面剖视图。
图3B为沿图3A的线3B-3B截取的图3A的微电子单元的俯视剖视图，其示出了位于虚线中的导电触点位置的投影。
图4为示出了根据另一个实施例的通孔结构的剖视图。
图5为示出了根据另一个实施例的通孔结构的剖视图。
图6A-6E为示出根据图5中所示本发明实施例的制造过程的各阶段的剖视图。
图7为示出了根据另一个实施例的通孔结构的剖视图。
图8A和8B为示出根据图7中所示本发明实施例的制造过程的各阶段的剖视图。
图9为根据本发明一个实施例的系统的示意图。
具体实施方式
如图1A和1B所示，微电子单元10可包括具有背面或第一表面21和远离所述背面或第一表面21的正面或第二表面22的硅基板20、以及在所述正面和背面之间延伸穿过的多个硅通孔30(“TSV”)。
在一些实施例中，微电子单元10可以是半导体芯片、晶圆等。基板20优选地具有小于8*10-6/℃(或ppm/℃)的热膨胀系数(“CTE”)。在具体实施例中，基板20可具有小于7*10-6/℃的CTE。基板20可基本上由无机材料诸如硅组成。在基板20由诸如硅的半导体制成的实施例中，多个有源半导体器件(例如，晶体管、二极管等)可设置在位于正面22处和/或正面下方的有源半导体区域23中。正面22和背面21之间的基板20的厚度通常小于200μm并且可能显著更小，例如130μm、70μm或甚至更小。
在图1A中，平行于背面21的方向在本文中被称为“水平”或“横向”方向，而垂直于背面的方向在本文中被称为“向上”或“向下”方向且在本文中还被称为“竖直”方向。在本文中提到的方向处于所提及结构的参照系中。因此，这些方向可以在垂直或重力参照系中以任意取向设置。在陈述一个特征设置在“一个表面上方”比另一个结构更大的高度处时，是指在同样的垂直方向上所述一个结构与所述表面的距离大于所述另一个结构与所述表面的距离。相反，在陈述一个结构设置在“一个表面上方”比另一个结构更小的高度处时，是指在同样的垂直方向上所述一个结构与所述表面的距离小于所述另一个结构与所述表面的距离。
基板20还可包括暴露在正面22处的多个导电焊盘24。虽然未特别地在图1A和1B中示出，但是在有源半导体区域23中的有源半导体器件通常电连接到导电焊盘24。因此，有源半导体器件可通过所采用的在基板20的一个或多个电介质层之内或上方延伸的配线而被以导电方式触及。在一些实施例中(未示出)，导电焊盘24可能不直接暴露在基板20的正面22处。相反，导电焊盘24可电连接到延伸至暴露在基板20的正面22处的端子的迹线。导电焊盘24和本文所公开的任何其他导电结构可由任何导电金属包括例如铜、铝或金制成。导电焊盘24和本文所公开的任何导电焊盘可具有包括圆形、椭圆形、三角形、正方形、矩形或任何其他形状在内的任何俯视图形状。
如本公开中所使用，在陈述导电元件“暴露在”基板的表面处时，是指所述导电元件可用于与在垂直于所述基板表面的方向上从所述基板外部朝所述基板表面移动的理论点接触。因此，暴露在基板的表面处的端子或其他导电元件可从该表面突出；可以与该表面齐平；或可相对于该表面凹进并穿过基板中的孔或凹陷暴露。
基板20还可包括位于正面22和导电焊盘24之间的电介质层25。电介质层25使导电焊盘24与硅基板20电绝缘。电介质层25可称为微电子单元10的“钝化层”。电介质层25可包含无机电介质材料或有机电介质材料或它们二者。电介质层25可包括电沉积的共形涂层或其他电介质材料，例如，可光成像的聚合材料，例如，焊料掩膜材料。基板20还可包括覆盖在背面21上的另一个电介质层(未示出)。这种电介质层可使导电元件与基板20的背面21电绝缘。
在本文所述的实施例中，电介质层25的厚度可显著小于基板20的厚度，使得基板可具有大致等于基板的材料的CTE的有效CTE，即便电介质层25的CTE显著高于基板的材料的CTE。在一个实例中，基板20可具有小于8*10-6/℃(或ppm/℃)的有效CTE。
基板20还可包括从背面21朝着正面22延伸并部分地穿过硅基板20的多个开口12。如图1B所示，开口12能够以m×n阵列布置，m和n中的每一者均大于1。在具体实例中，所述多个开口能够以对称或非对称分布的方式布置在背面21的整个区域上，其中至少m个在第一方向D1上延伸并且n个在横向于所述第一方向的第二方向D2上延伸，m和n中的每一者均大于1。
在具体实施例中(在图2D中示出)，开口12可布置在不止一个阵列中，包括在微电子元件10的区域A中的m1×n1阵列以及在微电子元件的区域B中的m2×n2阵列，其中m1可能与m2相同或不同，n1可能与n2相同或不同。在其中m1与m2相同并且n1与n2相同的一个实例中，m1×n1阵列可在基本上平行于基板20的背面21的水平方向D3上从n2×m2阵列错开。
基板20还可包括部分地延伸穿过基板20的厚度T的多个小孔14，每个小孔从两个或更多个开口12延伸穿过电焊盘24中的相应一个。每个小孔14包括内表面15，所述内表面以介于0至90度之间的角度从导电焊盘24延伸穿过基板20到达由正面22限定的水平面。内表面15可具有恒定的倾斜度或变化的倾斜度。例如，内表面15相对于由正面22限定的水平面的角度或倾斜度的大小可在内表面朝背面21进一步穿透时减小(即，变为较小正值或较小负值)。在具体实施例中，每个小孔14可在从相应的导电焊盘24朝着开口12的方向上逐渐变小。在一些实例中，每个小孔14可具有任何三维形状，除了别的以外，包括例如截头圆锥体形、圆柱体形、立方体形或棱柱形。
开口12可从背面21朝着正面22延伸超过一半，使得开口在垂直于背面21的方向上的高度H1大于延伸穿过基板20的小孔14部分的高度H2。
所述多个硅通孔30可包括在开口12的相应开口内延伸的多个导电互连件40、在小孔14的相应一些小孔内延伸的多个导电通孔50、以及暴露在背面22处以用于与外部元件互连的多个导电触点60。在具体实施例中，所述多个TSV 30中的第一TSV 30a和第二TSV 30b可连接到相应的第一电位和第二电位。
每个TSV 30可包括各自与单个共用导电通孔50和单个共用导电触点60电连接的多个导电互连件40。在具体实例中，第一TSV 30a可包括在开口12的相应一些开口内延伸的多个第一导电互连件40，每个第一导电互连件连接到单个共用的第一导电通孔50和单个共用的第一导电触点60，并且第二TSV 30b可包括在开口的相应一些开口内延伸的多个第二导电互连件，每个第二导电互连件连接到单个共用的第二导电通孔和单个共用的第二导电触点。
在一个实施例中，特定TSV 30的所述多个导电互连件40中的每一个可包括在基本上垂直于背面21的竖直方向V上延伸的部分41，所述多个导电互连件在基本上平行于背面的水平方向H上通过硅基板20的材料彼此分隔开。在此类实施例中，每个导电互连件40的竖直延伸部分41能够直接接触与之相邻的硅基板20的材料。在具体实例中，每个导电互连件40可以在水平方向H上具有5微米或更小的宽度W。
每个TSV 30还可包括相应的导电通孔50。每个导电通孔50可在相应的小孔14内延伸并且可与相应的导电焊盘24电连接。如图1A中所示，每个导电通孔50可延伸穿过相应的导电焊盘24并且可具有暴露在基板20的正面22处的触点部分51。在此类实施例中，每个导电通孔50的外表面52可直接接触暴露在相应的小孔14内的导电焊盘24的内表面26。导电焊盘24的此内表面26可在暴露在基板20的正面22处的导电焊盘的顶面27与远离所述顶面的底面28之间延伸。在一个实施例中，每个导电通孔50可以从相应导电焊盘24的底面28延伸穿过所述导电焊盘24到达其顶面27。
每个导电通孔50(或本文所述的任何其他导电触点)与微电子单元10外部的元件之间的连接可以通过导电块或导电结合材料(未示出)进行。此类导电块可包括具有相对低的熔融温度的易熔金属，如焊料、锡或包含多种金属的低共熔混合物。作为另外一种选择，此类导电块可包括可润湿金属，例如铜或其他贵金属或非贵金属，其熔融温度高于焊料或另一种易熔金属。此类可润湿金属可以结合相应的特征，例如互连元件的易熔金属特征。在具体实施例中，此类导电块可包含散布在介质中的导电材料，例如导电膏，如金属填充膏、焊料填充膏或各向同性的导电粘合剂或各向异性的导电粘合剂。
与相应的小孔14相似，每个导电通孔50的外表面52能够以介于0和90度之间的角度从导电焊盘24延伸穿过基板20到达由正面22限定的水平面。外表面52可具有恒定的倾斜度或变化的倾斜度。例如，外表面52相对于由正面22限定的水平面的角度或倾斜度的大小可在外表面朝背面21进一步穿透时减小。在具体实施例中，每个导电通孔50可在从相应的导电焊盘24朝着开口12的方向上逐渐变小。在一些实例中，每个导电通孔50可具有任何三维形状，除了别的以外，包括例如截头圆锥体形、圆柱体形、立方体形或棱柱形。
如图1A所示，导电通孔50是实心的。在其他实施例中(未示出)，每个导电通孔50可包括填充有电介质材料的内部空间。根据处理条件，导电通孔50可被成形为实心的或中空的。在适当的处理条件下，可制备包括内部空间的导电通孔50，然后可用电介质材料填充该内部空间。
每个TSV 30还可包括暴露在背面21处以用于与外部元件互连的相应导电触点60。每个导电触点60可在导电触点的底面61处电连接到其TSV 30的每个导电互连件40。在一个实施例中，每个导电触点60可在竖直方向V上与其TSV 30的相应多个导电互连件40对齐。在此类实施例中，如图1B所示，导电触点60可在第一方向D1和横向于所述第一方向的第二方向D2上覆盖所有的导电互连件40。
在具体实施例中，由导电触点60的顶面62限定的平面可基本上平行于由基板20的背面21限定的平面。如图所示，导电触点60的底面61大致位于由基板20的背面21限定的平面处。在其他实施例中，导电触点60的底面61可位于由背面21限定的平面上方或下方。在一些实施例中(未示出)，上述的导电块或导电结合材料可暴露在导电触点60的顶面62处以用于与外部元件互连。
如图所示，导电触点60具有导电接合焊盘例如薄的平坦构件的形状。在具体实例中，导电触点60中的每一个(以及本文所述的任何其他导电触点)可具有任何俯视图形状，包括例如圆形焊盘形状、矩形形状、椭圆形形状、正方形形状、三角形形状、或更复杂的形状。导电触点60中的每一个可具有任何三维形状，包括例如截头圆锥体形的导电柱。可使用如在2010年7月8日提交的共同拥有的美国专利申请12/832,376中所示和所述的导电柱的实例。
微电子单元10还可包括在多个开口12的每一个内延伸的绝缘电介质材料70。此类电介质材料70可在位于第一TSV 30a的多个第一导电互连件40与第二TSV 30b的多个第二导电互连件40之间的至少一些开口12内延伸，使得容纳电介质材料的至少一个开口可在水平方向H上将所述多个第一导电互连件与所述多个第二导电互连件分隔开。电介质材料70可使第一TSV 30a的导电互连件40与第二TSV 30b的导电互连件40至少部分地电绝缘。电介质材料70也可以在位于靠近基板20的多孔硅区域R的外周边18的开口12中的至少一些开口内延伸。绝缘电介质材料70可包括无机电介质材料或有机电介质材料或它们二者。在具体实施例中，绝缘电介质材料70可包括顺应性电介质材料，使得绝缘电介质材料具有足够低的弹性模量和足够的厚度以使得该模量和厚度的乘积提供顺应性。
在具体实施例中，位于特定TSV 30的导电互连件40周围的一些开口12可仅部分地填充有绝缘电介质材料70'，使得空隙71位于电介质材料和相应开口12的底面13之间。此类空隙71(以及本文所述的所有其他空隙)可填充有空气，或在特定实施例中，此类空隙可填充有电介质材料，诸如绝缘电介质材料70。
在一个实例中，位于特定的TSV 30的导电触点60之下的一个或多个开口12可保持开放而不是填充有导电互连件40，使得空隙43位于开口之内。此类开口12可部分地填充有绝缘电介质材料70'，使得空隙43可位于电介质材料和相应开口的底面13之间。在具体实例中，位于特定TSV 30的导电触点60之下的一个或多个开口12可完全地填充有绝缘电介质材料70。
在示例性实施例中，可将特定TSV 30的相邻导电互连件40之间的基板20的一些材料移除，使得空隙44沿导电互连件的高度H1的至少一部分在两个或更多个相邻的导电互连件之间延伸。在此类实施例中，可以保留在这些相邻的导电互连件40之间延伸的基板20的材料的一部分45，使得空隙44不向下一直延伸到开口12的底面13的深度。在具体实例中，此类空隙44可部分地或完全地填充有绝缘电介质材料70'。在一个实例中，绝缘电介质材料70'可以是环氧树脂。
在示例性实施例中，此类空隙71、43和44可为导电互连件40提供额外的膨胀空间，而不会在基板20内和/或抵靠触点60和/或抵靠导电通孔50产生如在不存在空隙时那么大的应力。此类空隙可改善此类实施例中的微电子单元10的性能，特别是当基板20的材料的CTE与导电互连件40的材料的CTE之间存在相对大的失配时。
微电子单元10还可包括在每个小孔14内延伸并覆盖每个小孔的内表面15的绝缘电介质层75。在一个实例中，此绝缘电介质层75可共形地涂覆暴露在小孔14内的内表面15。每个绝缘电介质层75可将导电通孔50与小孔14的内表面15分隔开和电绝缘，使得导电通孔至少部分地与基板20的材料电绝缘。在具体实施例中，绝缘电介质层75还可以覆盖相应导电焊盘24的内表面26。在此类实施例中，导电通孔50可在导电焊盘24的顶面27处而非内表面26处接触导电焊盘24。绝缘电介质层75可包括无机电介质材料或有机电介质材料或它们二者。在具体实施例中，绝缘电介质层75可包括顺应性电介质材料。
如图1C所示，微电子单元10还可包括覆盖基板20的背面21的绝缘电介质层76，使得导电触点60覆盖绝缘电介质层76。在一个实例中，此绝缘电介质层76可共形地涂覆在相邻开口12之间延伸的背面21的部分。绝缘电介质层76可将导电触点60与基板20的材料分隔开和电绝缘。绝缘电介质层76可包括无机电介质材料或有机电介质材料或它们二者。在具体实施例中，绝缘电介质层76可包括顺应性电介质材料。
微电子单元10还可包括覆盖开口12的内表面11的绝缘电介质层(未示出)，使得导电互连件40在此绝缘电介质层之内延伸。在一个实例中，此绝缘电介质层可共形地涂覆开口12的内表面11。绝缘电介质层可将导电互连件40与基板20的材料分隔开和电绝缘。绝缘电介质层可包括无机电介质材料或有机电介质材料或它们二者。在具体实施例中，绝缘电介质层可包括顺应性电介质材料。
现在将结合图2A-2I描述一种制造微电子单元10(图1A和1B)的方法。如图2A所示，硅基板20可具有位于正面22处和/或其下方的有源半导体区域23。基板20还可包括暴露在正面22处的多个导电焊盘24。基板20还可包括位于正面22和导电焊盘24之间的电介质层25。
如图2B所示，可减小在正面22和初始背面21'之间的基板20的厚度，由此暴露最终的背面21。可使用对初始背面21'的磨削、研磨或抛光或它们的组合来减小基板20的厚度。在该步骤期间，例如基板20的初始厚度T1(在图2A中示出)可以从约700μm减小至约130μm或更小的厚度T2(在图2B中示出)。
其后，如图2C所示，可将材料从基板20的背面21移除以形成从第一表面朝着正面22延伸的多个开口12。在具体实例中，开口12能够以m×n阵列布置，m和n中的每一者均大于1，每个开口在竖直方向V上延伸。在一个实施例中，所述多个开口12能够以对称或非对称分布的方式布置在背面21的整个区域上，其中至少m个在第一方向D1上延伸并且n个在横向于所述第一方向的第二方向D2上延伸(图1B)，m和n中的每一者均大于1。
在一个实例中，每个开口12可以在水平方向H上具有5微米或更小的宽度W'。每个开口12可以在竖直方向V上具有长度H1。在一个实施例中，每个开口12的长度H1与宽度W'的比率可以为至少10。在具体实例中，每个开口12的长度H1可以为至少150微米。在另一个实例中，各开口12可在水平方向H上限定10微米或更小的间距。
在具体实施例中，开口12可以是通过各向异性蚀刻形成的多个孔，使得多孔硅的区域R被制备成从基板20的背面21延伸。在这种各向异性蚀刻过程中，可通过使硅基板20在基于氢氟酸的溶液中进行电化学溶解而形成多孔硅区域R。制备成多孔的硅基板20的背面21可设置成与接触第一电极的氢氟酸接触，同时正面22可与第二电极接触以形成阳极化电路。
在高阳极电流下，硅基板20的背面21可经历电抛光。当电流较低时，表面21的形态能够变得以很深地穿透至硅基板主体中的开口或孔12的致密阵列为主。最初，孔12可以开始在随机分布的阵列中形成。当相邻的孔12生长时，它们的耗尽区重叠并且这可阻止在水平方向H上的侧向蚀刻。蚀刻可仅在竖直方向V上进行，从而从各向同性改变为各向异性。该过程可以是自调节的，因为耗尽区沿孔的内表面11起到蚀刻阻挡层的作用，因此最终孔12的直径不能进一步增大。这迫使蚀刻仅在孔的底部处进行。在此类实施例中，对称或非对称分布的开口12的位置不由掩膜所决定。
在此各向异性的蚀刻过程之后，第一开口12能够以m×n的阵列布置，m和n中的每一者均大于1。在具体实施例中，如图2D所示，开口12可布置在不止一个阵列中，包括在基板20的第一区域A中的m1×n1阵列以及在基板的第二区域B中的m2×n2阵列，其中m1可与m2相同或不同，n1可与n2相同或不同。
在具体实施例中(未示出)，在开口12形成之后，可沉积绝缘电介质层(未示出)以覆盖在开口12的内表面11上，使得导电互连件40在被沉积在开口中时将在此绝缘电介质层内延伸(图2G)。
在具有覆盖开口12的内表面11上的绝缘电介质层的一个实施例中，可将掩膜施加到基板背面21的具有不期望在其中形成此电介质层的开口的部分。此类未涂布的开口12可稍后用导电互连件40填充，该导电互连件40具有直接接触基板20的材料的部分。此类导电互连件40可被包括在特定TSV 30中，该TSV 30可包括导电焊盘24的接地焊盘。
可使用多种方法来形成覆盖在开口12的内表面11上的此绝缘电介质层，并且此类方法结合图2F在下文进行描述。在具体实例中，可使用化学气相沉积法(CVD)或原子层沉积法(ALD)来沉积覆盖在开口12的内表面11上的薄的绝缘电介质层。在一个实例中，可在用于沉积此绝缘电介质层的低温过程中使用原硅酸四乙酯(TEOS)。在示例性实施例中，可沉积一层二氧化硅、硼磷硅酸盐玻璃(BPSG)、硼硅酸盐玻璃(BSG)、或磷硅酸盐玻璃(PSG)以覆盖开口12的内表面11，并且此类玻璃可以是经过掺杂的或不经掺杂的。
其后，如图2E所示，可将掩膜层17沉积覆盖在基板20的背面21处的特定开口12或成组开口12上，其中当形成导电互连件40时期望避免在特定开口12或成组开口12处沉积金属(图2G)。例如，掩膜层17，诸如可光成像层，例如光致抗蚀剂层，可被沉积和图案化以仅覆盖背面21的一部分。
此后，如图2F所示，可将绝缘电介质材料70形成为在未被掩膜层17覆盖的开口12内延伸。此类电介质材料70可在位于后续将包括第一TSV30a的多个第一导电互连件40和第二TSV 30b的多个第二导电互连件40的开口12之间的至少一些开口12内延伸，使得容纳绝缘电介质材料70的至少一个开口可在水平方向H上将所述多个第一导电互连件与所述多个第二导电互连件分隔开。
可使用多种方法形成绝缘电介质材料70。在一个实例中，可将可流动的电介质材料施用到基板20的背面21，然后可在“旋涂”操作期间将可流动的材料更均匀地分布在开口12的整个内表面11上，接着进行可包括加热在内的干燥循环。在另一个实例中，可将电介质材料的热塑性薄膜施用到背面21，然后加热该组件，或在真空环境中，即置于低于外界压力的环境中加热。在另一个实例中，可使用气相沉积来形成绝缘电介质材料70。
在另一个实例中，可将包括基板20的组件浸入电介质沉积浴中以形成共形的电介质涂层或绝缘电介质材料70。如本文所用，“共形涂层”是贴合被涂覆表面的轮廓的特定材料涂层，诸如当绝缘电介质材料70与开口12的内表面11的轮廓贴合时的涂层。可使用电化学沉积方法来形成共形的电介质材料70，包括例如电泳沉积或电解沉积。
在一个实例中，可使用电泳沉积技术来形成共形的电介质涂层，使得共形的电介质涂层仅被沉积到组件的暴露的导电和半导电表面上。在沉积期间，半导体器件晶圆被保持在期望的电位，并且电极浸入浴中，以将浴保持在不同的期望电位。然后将组件在适当的条件下保持在浴中充足的时间，以在所述基板的导电或半导电的暴露表面上形成电沉积的共形电介质材料70，包括但不限于沿着开口12的内表面11。只要在被如此涂覆的表面和浴之间保持充分强的电场，就会发生电泳沉积。电泳沉积涂层是自我限制性的，因为在电泳沉积涂层到达由参数(例如，其沉积电压、浓度等)控制的某一厚度后，沉积就会停止。
电泳沉积在基板20的导电和/或半导电外表面上形成连续和均匀厚度的共形涂层。另外，电泳涂层可被沉积成使其不形成在覆盖于基板20的背面21上的剩余钝化层上，这是因为其具有电介质(不导电)特性。换言之，电泳沉积的特性是其通常不会在一层电介质材料上形成，并且假如电介质材料层具有足够的厚度，则由于其具有电介质特性，就不会在覆盖于导体的电介质层上形成电泳沉积。通常，电泳沉积将不会发生在厚度大于约10微米至几十微米的电介质层上。共形的电介质材料70可以由阴极环氧树脂沉积前体形成。作为另外一种选择，可使用聚氨酯或丙烯酸沉积前体。在下面的表1中列举多种电泳涂层前体组合物和供应来源。
表1
在另一个实例中，电介质材料70可以被电解形成。该过程类似于电泳沉积，不同的是沉积层的厚度不受与形成它的导电或半导电表面的接近度限制。这样，电解沉积的电介质层可被形成为根据需要所选择的厚度，并且处理时间是所获得厚度的因素。
此后，如图2G所示，可将掩膜层17从背面21移除，并且多个导电互连件40可被形成为在电介质材料70形成于一些开口中之后在保持未被占据的开口12内延伸。导电互连件40可覆盖在开口12的内表面11上。
为了形成导电互连件40(以及本文所述的任何其他导电元件)，一种示例性方法涉及通过将初级金属层溅射到基板20的暴露表面和开口12上、通过电镀或通过机械沉积中的一种或多种而沉积金属层。机械沉积可涉及将被加热的金属粒子流高速地射到待涂覆的表面上。该步骤可例如通过毯覆式沉积到背面21和内表面11上而进行。在一个实施例中，初级金属层包括铝或基本上由铝组成。在另一个具体实施例中，初级金属层包括铜或基本上由铜组成。在另一个实施例中，初级金属层包括钛或基本上由钛组成。
可在形成导电互连件40(以及本文所述的任何其他导电元件)的过程中使用一种或多种其他示例性金属。在具体实例中，包括多个金属层的层叠件可形成在上述表面中的一者或多者上。例如，此类堆叠的金属层可包括一层钛随后是一层覆盖在钛上的铜(Ti-Cu)、一层镍随后是一层覆盖在镍层上的铜(Ni-Cu)、以类似的方式提供的镍-钛-铜(Ni-Ti-Cu)层叠件、或者例如镍-钒(Ni-V)层叠件。
虽然可使用可用于形成导电元件的基本上任何技术来形成本文所述的导电元件，但是可使用如在2010年7月23日提交的共同拥有的美国专利申请序列号12/842,669中更详细讨论的特定技术，该专利申请据此以引用方式并入本文。此类技术可包括例如用激光或诸如铣削或喷砂的机械工艺选择性地处理表面，以便沿着导电元件将被形成的路径以不同于所述表面其他部分的方式来处理所述表面的那些部分。例如，可利用激光或机械加工仅沿特定路径从表面烧蚀或移除诸如牺牲层的材料并因此形成沿该路径延伸的凹槽。然后，可将诸如催化剂的材料沉积在凹槽中，并且可将一个或多个金属层沉积在凹槽中。
在形成导电互连件40之后，在其中空隙44在两个或更多个相邻的导电互连件之间延伸的一个实施例中(在图1B中示出)，可通过移除相邻的导电互连件之间的基板20的材料而形成此空隙44。在具体实例中，然后可用绝缘电介质材料70'将此空隙44部分地或完全地填充。
此后，如图2H所示，可将掩膜层(未示出)沉积到正面21和导电焊盘24上，正面和导电焊盘的其余部分则期望被保留。例如，可沉积和图案化可光成像层例如光致抗蚀剂层，以用于仅覆盖正面22和导电焊盘24的一部分。然后，可对暴露在掩膜开口内的导电焊盘24的部分施用蚀刻处理，以便移除在掩膜开口之下的导电焊盘的金属。因此，小孔14被形成为从导电焊盘24的顶面27延伸穿过导电焊盘24到达其底面28。
其后，能够以选择性地蚀刻硅基板20的方式进行另一蚀刻处理，由此使小孔14从正面22部分地延伸穿过基板的厚度到达开口12而进入基板。在一个实例中，可从基板20的正面22上方对导电焊盘24施用此种蚀刻处理以形成小孔14。在具体实施例中，相应TSV 30的每个导电互连件40的下表面42暴露在每个相应的小孔14之内。
在小孔14的形成期间，还将钝化层25的一部分移除，并且此部分可在导电焊盘24的蚀刻期间、在基板20的蚀刻期间、或作为单独的蚀刻步骤进行蚀刻。可使用蚀刻、激光钻孔、机械铣削或其他适当的技术来移除钝化层25的所述部分。
在具体实施例中，用于形成延伸穿过导电焊盘24、穿过钝化层25并进入硅基板20的小孔14的上述处理步骤可整合成单个处理步骤。例如，当形成小孔14时，可在单个处理步骤中使用激光器钻穿导电焊盘24、钝化层25的一部分和基板20的一部分。可在本文所述的任何实施例中使用用于形成小孔14的处理步骤的此种组合。
其他可能的电介质层移除技术包括可以是各向同性或各向异性的各种选择性的蚀刻技术。各向异性的蚀刻工艺包括反应性离子蚀刻工艺，其中离子流被射向待蚀刻的表面。反应性离子蚀刻工艺与各向同性的蚀刻工艺相比通常具有较小的选择性，使得被离子以高入射角撞击的表面相比用离子流取向的表面被蚀刻到更大的程度。当理想地使用反应性离子蚀刻工艺时，掩膜层被有利地沉积以覆盖在钝化层25之上，并且在其中形成与小孔14对齐的小孔。以此方式，该蚀刻工艺避免了移除钝化层25的位于小孔14之内的部分之外的部分。
其后，如图2I所示，可将绝缘电介质层75形成为在每个小孔14内延伸并覆盖在每个小孔的内表面15上。在一个实例中，此绝缘电介质层75可共形地涂覆暴露在小孔14内的内表面15。绝缘电介质层75还可以共形地涂覆在相邻的导电互连件40之间延伸的小孔14的面向下的表面19。可使用与上文结合图2F所述的那些相似的方法形成绝缘电介质层75。
接着，再次参见图1A，每个TSV 30的导电通孔50和导电触点60可各自被形成为与导电互连件40中对应的一些接触。每个导电通孔50可在电介质层75内延伸、在相应的小孔14内延伸并穿过相应的导电焊盘24，并且可与此焊盘24电连接。每个导电触点60可形成为在导电触点的底面61处与其TSV 30的每个导电互连件40接触。可使用与上文针对形成在图2G中所述的导电互连件40所述的那些方法相似的方法形成导电通孔50和导电触点60。
图3A和3B示出了具有替代构型的图1A和1B所示微电子单元的变型。微电子单元310与上述的微电子单元10相同，不同的是微电子单元310包括各自具有在单个导电通孔350和单个导电触点360之间延伸的单个导电互连件340而不是在单个共用导电通孔和单个共用导电触点之间延伸的多个导电互连件的TSV 330。下面结合图8A和8B描述了一种制造微电子单元310的导电互连件340的方法。
如图3A和3B所示，基板320包括与上述基板20的多孔硅区域相似的多孔硅区域R，并且基板320包括从背面321朝着正面322延伸的多个开口312，所述开口以对称或非对称分布的方式布置在背面的整个区域上，此时至少m个在第一方向D1上延伸并且n个在横向于所述第一方向的第二方向D2上延伸，m和n中的每一者均大于1。
每个导电互连件340在相应腔体316内延伸，所述相应腔体316占据基本上平行于背面321的水平面中的区域，所述区域与在竖直方向V上位于相应导电触点360之下的m×n分布的开口内的一组开口位置共延伸。
每个导电互连件340可通过在位于第一TSV 330a和第二TSV 330b的导电互连件340之间的开口312内延伸的电介质材料370至少部分地与相邻的导电互连件电绝缘，使得容纳电介质材料的至少一个开口可使导电互连件在水平方向H上彼此分隔开。
在一个实施例中，每个导电互连件340的竖直延伸部分341a能够直接接触与之相邻的硅基板320的材料。在具体实施例中，一个或多个导电互连件340的竖直延伸部分341b可直接接触与之相邻的一个或多个开口312的绝缘电介质材料370。在此类实施例中，一个或多个导电互连件340的竖直延伸部分341b可在水平方向H上部分地延伸到一个或多个开口312中。
其中每个TSV包括单个较厚的导电互连件340的此类实施例可使这种TSV具有比包括多个较薄导电互连件的TSV更高的载流容量。在具体实例中，单个基板可包括一个或多个各自具有单个导电互连件340的TSV 330(图3A)以及一个或多个各自具有多个导电互连件40的TSV 30(图1A)。
图4示出了具有替代构型的图3A和3B所示微电子单元的变型。微电子单元410与上述的微电子单元310相同，不同的是微电子单元410包括各自具有不延伸穿过相应导电焊盘424的导电通孔450的TSV 430。
在此类实施例中，可在形成所述多个开口412之前，形成与相应的导电焊盘424的底面428接触的每个导电通孔450(例如，通孔在先处理)。在一个实例中，每个小孔414可从两个或更多个开口412延伸至相应的一个导电焊盘424的底面428。当导电互连件440形成在延伸穿过硅基板420的相应腔体416内时，每个导电互连件可被形成为与相应的导电通孔450的上部453接触。在具体实例中，每个导电互连件440的底面442可在每个开口412的底面413的沿基板420的竖直方向V的位置下方(即，更靠近正面422)延伸。
图5示出了具有替代构型的图1A和1B所示微电子单元的变型。互连基板510与上述的微电子单元10相同，不同的是互连基板510不包括可设置在其有源半导体区域或导电通孔中的多个有源半导体器件(例如，晶体管、二极管等)，并且每个TSV 530包括暴露在硅基板520的每个表面处并且与相应的多个导电互连件540电连接的导电触点560a和560b。
在具体实施例中，基板520可具有小于8ppm/℃的有效CTE。在一个实例中，基板520可基本上由半导体材料组成。在其他实例中，基板520可基本上由玻璃或陶瓷材料组成。
在图5所示的实施例中，每个导电互连件540在暴露在硅基板520的第一表面521处的第一导电触点560a和暴露在第二表面522处的第二导电触点560b之间延伸。在一个实例中，第一导电触点560a和第二导电触点560b可在基本上垂直于第一表面521的竖直方向V上与相应TSV 530的相应多个导电互连件540对齐。
在具体实施例中，位于特定TSV 530的导电互连件540周围的一些开口512可仅部分地填充有绝缘电介质材料570'，使得空隙571位于与基板520的第一表面521和第二表面522相邻的电介质材料570'的两个分隔开的部分之间。
现在将结合图6A-6E描述一种制造微电子单元510(图5)的方法。如图6A所示，可将材料从基板520的第一表面或背面521移除以形成从第一表面朝着第二表面或正面522延伸的多个开口512。此类开口512可与上文结合图1A、1B和2C所述的开口12相同。在具体实例中，开口512能够以m×n阵列布置(诸如在图1B和2D中)，m和n中的每一者均大于1，每个开口在竖直方向V上延伸。在一个实施例中，多个开口512能够以对称或非对称分布的方式布置在第一表面521的整个区域上，其中至少m个在第一方向D1上延伸并且n个在横向于所述第一方向的第二方向D2上延伸(例如在图1B中)，m和n中的每一者均大于1。
与图1A中所示的开口12相似，开口512可以是通过各向异性蚀刻形成的多个孔，使得多孔硅区域R被制备成从基板520的第一表面521延伸。可使用与上文相对于图2C所述的那些相同的方法来形成此类开口512。
其后，如图6B所示，可将掩膜层517沉积成覆盖在基板520的第一表面521处的特定开口512或成组开口512上，其中当形成导电互连件540时，期望避免在特定开口512或成组开口512处沉积金属(图6D)。掩膜层517可与上文相对于图2E所述的掩膜层17相同。
此后，如图6C所示，可将绝缘电介质材料570形成为在不被掩膜层517覆盖的开口512内延伸。此类电介质材料570可在位于后续将包括第一TSV 530a的多个第一导电互连件540和第二TSV 530b的多个第二导电互连件540的开口512之间的至少一些开口512内延伸，使得容纳绝缘电介质材料570的至少一个开口可在水平方向H上将所述多个第一导电互连件与所述多个第二导电互连件分隔开。可使用与上文相对于图2F所述的那些相同的方法在开口512内形成绝缘电介质材料570。
接着，如图6D所示，可将掩膜层517从第一表面521移除，并且所述多个导电互连件540可被形成为在电介质材料570形成于一些开口中之后保持未被占据的开口512内延伸。导电互连件540可覆盖在开口512的内表面511上。可使用与上文相对于图2G所述的那些相同的方法在开口512内形成导电互连件540。
其后，如图6E所示，可减小第一表面521和初始的第二表面522'(图6D)之间的基板520的厚度，从而暴露出最终的第二表面522。可移除基板520的材料，直到每个开口512的底面513(图6D)被移除，由此在最终的第二表面522处暴露每个导电互连件540的下表面542。
可使用对初始第二表面522'的磨削、研磨或抛光或它们的组合以减小基板520的厚度。在该步骤期间，例如，基板520的初始厚度T3(在图6D中示出)可以从约700μm减小至约130μm或更小的厚度T4(在图6E中示出)。
其后，再次参见图5，每个TSV 530的导电触点560a和560b可各自形成在与导电互连件540中对应的一些接触的基板520的相应第一表面521和第二表面522处。每个导电触点560a和560b可以形成为在导电触点的底面561处与其TSV 530的每个导电互连件540接触。可使用与上文针对形成图2G所述导电互连件540所述的那些相似的方法形成导电触点60。
图7示出了具有替代构型的图1A和1B所示微电子单元的变型。微电子单元710与上述的微电子单元510相同，不同的是微电子单元710包括各自具有在暴露在基板720的相应第一表面721和第二表面722处的导电触点760a和760b之间延伸的单个导电互连件740而不是在暴露在第一表面和第二表面处的共用导电触点之间延伸的多个导电互连件的TSV730。
其中每个TSV包括单个较厚导电互连件740的此类实施例可使这种TSV具有比包括多个较薄导电互连件的TSV更高的载流容量。在具体实例中，单个基板可包括一个或多个各自具有单个导电互连件740的TSV 730(图7)以及一个或多个各自具有多个导电互连件540的TSV 530(图5)。
现在将结合图8A和8B描述一种制造微电子单元710(图7)的导电互连件740的方法。该制造导电互连件740的方法可始于上文结合图6A-6C中所示的微电子单元510所述的步骤。此后，如图8A所示，可将掩膜层517(图6C)从背面721移除，并且可将腔体716形成为从第一表面721朝着初始的第二表面722'部分地延伸穿过硅基板720。
腔体716可与上文相对于图3A和3B所述的腔体316相似，使得每个腔体可占据基本上平行于背面721的水平面中的区域，所述区域与在m×n分布的开口712内的一组开口位置共延伸。
当在期望保留基板的第一表面721的剩余部分处形成掩膜层之后，可例如通过选择性地蚀刻硅基板720而形成腔体716。例如，可沉积和图案化可光成像层，例如光致抗蚀剂层，以仅覆盖第一表面721的一些部分，在此之后，可进行时控蚀刻处理以形成腔体716。
每个腔体716可具有在基本上垂直于第一表面721的竖直方向V上延伸的内表面706和在基本上平行于第一表面的水平方向H上延伸的下表面708。此类下表面708可与在m×n分布的开口内腔体716所处位置处的所述一组开口位置的底面713大致共延伸。
每个腔体716的内表面706可在竖直或基本竖直的方向V上以与第一表面基本上呈直角的角度从第一表面721向下延伸。除了别的以外，可使用各向异性的蚀刻工艺、激光划片、激光钻孔、机械移除工艺(例如锯切、铣削)、超声加工来形成具有基本上竖直的内表面706的第一腔体716。
在具体实施例中(未示出)，在腔体716形成之后，可沉积绝缘电介质层(未示出)以覆盖在腔体的内表面706上，使得导电互连件740在被沉积在开口中时将在此绝缘电介质层内延伸(图8B)。
此后，如图8B所示，可将导电互连件740形成为在腔体716的相应一些内延伸。导电互连件740可覆盖在腔体716的内表面706和下表面708上。可使用与上文针对在图2G中所示的导电互连件40所述的那些相似的方法形成导电互连件740。
导电互连件740可与上文相对于图3A和3B所述的导电互连件340相似，使得每个导电互连件740可占据基本上平行于背面721的水平面中的区域，所述区域与在m×n分布的开口712内的一组开口位置共延伸。另外，每个导电互连件740可通过在位于相邻的导电互连件740之间的开口712内延伸的电介质材料770而至少部分地与相邻的导电互连件电绝缘。
其后，再次参见图7，可减小第一表面721和初始的第二表面722'之间的基板720的厚度(图8B)，从而暴露出最终的第二表面722。可移除基板720的材料，直到每个开口712的底面713(图6D)和每个腔体706的底面708被移除，由此使每个导电互连件740的下表面742暴露在最终的第二表面722处。可使用对初始第二表面722'的磨削、研磨或抛光或它们的组合来减小基板720的厚度。在该步骤期间，例如，基板720的初始厚度T5(在图8B中示出)可以从约700μm减小至约130μm或更小的厚度T6(在图7中示出)。
其后，每个TSV 730的导电触点760a和760b可各自形成在与导电互连件740中对应的一些接触的基板720的相应第一表面721和第二表面722处。每个导电触点760a和760b可以形成为在导电触点的底面761处与其TSV 730的相应导电互连件740接触。可使用与上文针对形成在图2G中所示的导电互连件40所述的那些相同的方法形成导电触点760a和760b。
上述的微电子单元可用于构建各式各样的电子系统，如图9所示。例如，根据本发明的另外实施例的系统900包括如上文所述的微电子组件906连同其他电子元件908和910。在所述的实例中，元件908为半导体芯片，而元件910为显示屏，但可以使用任何其他元件。当然，尽管为了清楚起见，仅在图9中示出了两个附加元件，但系统可包括任何数量的此类元件。微电子组件906可以是上文所述的微电子单元中的任何一种。在另一种变型形式中，可使用任意数量的此类微电子组件906。
微电子组件906以及元件908和910可安装在用虚线示意性描绘的共用外壳901中，并且可在必要时彼此电互连以形成期望的电路。在示出的示例性系统中，该系统可包括电路面板902，例如柔性印刷电路板，并且该电路面板可包括许多使各元件彼此互连的导体904，图9仅示出了其中的一个。然而，这仅是示例性的；可以使用任何适于进行电连接的结构。
外壳901被示出为可用于例如移动电话或个人数字助理的便携式外壳，并且屏幕910可暴露在外壳的表面处。如果结构906包括光敏元件例如成像芯片，则还可以提供用于将光引导至该结构的透镜911或其他光学装置。此外，图9中所示的简化系统也仅是示例性的；可以使用上文所述的结构制成其他系统，包括通常被视为固定结构的系统，例如台式计算机、路由器等。
本文所公开的腔体、小孔和导电元件可以通过例如以下专利申请中更详细公开的那些方法形成：2010年7月23日提交的共同未决且共同转让的美国专利申请12/842,587、12/842,612、12/842,651、12/842,669、12/842,692和12/842,717，以及已公布的美国专利申请公开2008/0246136，所述专利申请的公开内容以引用方式并入本文。
虽然本文已参照具体的实施例描述了本发明，但应当理解，这些实施例仅仅是举例说明本发明的原理和应用。因此，应当理解，可以对所述示例性实施例进行许多修改，并且可以在不脱离如所附权利要求所定义的本发明的实质和范围的情况下设想出其他布置方式。
应当理解，本文示出的多个从属权利要求和特征可以用与初始权利要求中所呈现的方式不同的方式相组合。还应当理解，结合各个实施例所述的特征可以与所述实施例中的其他实施例共享。
工业适用性
本发明享有广泛的工业实用性，包括但不限于微电子单元和互连基板以及制造微电子单元和互连基板的方法。

Claims (40)

1.一种微电子单元，包括：
半导体基板，所述半导体基板具有正面和远离所述正面的背面并且其中包含有多个有源半导体器件，所述基板具有暴露在所述正面处的多个导电焊盘和以对称或非对称分布的方式布置在所述背面的整个区域上的多个开口，其中至少m个开口在沿所述背面的第一方向上间隔开，并且n个开口在沿所述背面横向于所述第一方向的第二方向上间隔开，m和n中的每一者均大于1；
与所述多个导电焊盘中的相应第一焊盘和第二焊盘电连接的第一导电通孔和第二导电通孔；
在所述开口中的相应第一子集和第二子集内延伸的多个第一导电互连件和第二导电互连件，每个第一导电互连件连接到所述第一导电通孔，每个第二导电互连件连接到所述第二导电通孔，所述多个第一导电互连件和第二导电互连件由金属制成；以及
暴露在所述背面处以用于与外部元件互连的第一导电触点和第二导电触点，所述第一导电触点和所述第二导电触点分别电连接到所述第一导电互连件和所述第二导电互连件，所述开口中的第一子集和第二子集位于相应的第一导电触点和第二导电触点下方，所述第一子集或所述第二子集的开口的至少一个具有位于其中的空隙并且不具有所述第一导电互连件和所述第二导电互连件；
其中所述多个第一导电互连件在基本上平行于所述正面的水平方向上通过所述多个开口中的至少一个与所述多个第二导电互连件分隔开，所述至少一个开口至少部分地填充有绝缘电介质材料。
2.根据权利要求1所述的微电子单元，其中每个导电互连件包括在基本上垂直于所述正面的竖直方向上延伸的部分，所述多个第一导电互连件通过所述半导体基板的材料在所述水平方向上彼此分隔开。
3.根据权利要求1所述的微电子单元，其中每个导电互连件在水平方向上具有5微米或更小的宽度。
4.根据权利要求1所述的微电子单元，其中每个导电通孔具有截头圆锥体形状。
5.根据权利要求1所述的微电子单元，其中所述第一导电触点和所述第二导电触点在基本上垂直于所述正面的竖直方向上与相应的所述多个第一导电互连件和所述第二导电互连件对齐。
6.根据权利要求1所述的微电子单元，其中每个焊盘具有暴露在所述正面处的顶面和远离所述顶面的底面，并且所述第一导电通孔和所述第二导电通孔从所述底面延伸穿过相应的所述第一焊盘和所述第二焊盘到达其顶面。
7.根据权利要求1所述的微电子单元，其中所述第一导电通孔和所述第二导电通孔不延伸穿过相应的所述第一焊盘和所述第二焊盘。
8.根据权利要求1所述的微电子单元，还包括至少一个小孔，每个小孔从两个或更多个所述开口延伸至所述焊盘的相应焊盘的至少底面，其中所述第一导电通孔和第二导电通孔在所述至少一个小孔的相应第一小孔和第二小孔内延伸。
9.根据权利要求1所述的微电子单元，其中所述第一导电通孔和第二导电通孔包括经掺杂的半导体材料。
10.根据权利要求1所述的微电子单元，其中所述第一导电通孔和所述第二导电通孔分别直接连接到所述第一焊盘和所述第二焊盘。
11.根据权利要求1所述的微电子单元，其中所述第一导电通孔和所述第二导电通孔通过在所述第一焊盘和所述第二焊盘之间延伸的中间导电结构与相应的所述第一焊盘和所述第二焊盘电连接。
12.一种系统，包括根据权利要求1所述的单元和电连接到所述单元的一个或多个其它电子部件。
13.根据权利要求12所述的系统，还包括壳体，所述单元和所述其它电子部件被安装至所述壳体。
14.一种微电子单元，包括：
半导体基板，所述半导体基板具有正面和远离所述正面的背面并且其中包含有多个有源半导体器件，所述基板具有暴露在所述正面处的多个导电焊盘和以对称或非对称分布的方式布置在所述背面的整个区域上的多个开口，其中至少m个开口在沿所述背面的第一方向上间隔开，并且n个开口在沿所述背面横向于所述第一方向的第二方向上间隔开，m和n中的每一者均大于1；
与所述多个导电焊盘中的相应第一焊盘和第二焊盘电连接的第一导电通孔和第二导电通孔；
在所述开口中的相应第一子集和第二子集内延伸的多个第一导电互连件和第二导电互连件，每个第一导电互连件连接到所述第一导电通孔，每个第二导电互连件连接到所述第二导电通孔，所述多个第一导电互连件和第二导电互连件由金属制成；以及
暴露在所述背面处以用于与外部元件互连的第一导电触点和第二导电触点，所述第一导电触点和所述第二导电触点分别电连接到所述第一导电互连件和所述第二导电互连件，所述开口中的第一子集和第二子集位于相应的第一导电触点和第二导电触点下方，所述第一子集或所述第二子集的开口的至少一个开口具有位于其中的空隙，所述开口中的具有位于其中的空隙的至少一个开口至少部分地填充有绝缘电介质材料；
其中所述多个第一导电互连件在基本上平行于所述正面的水平方向上通过所述多个开口中的至少一个与所述多个第二导电互连件分隔开，所述至少一个开口至少部分地填充有绝缘电介质材料。
15.根据权利要求14所述的微电子单元，其中所述空隙位于所述电介质材料和所述开口中的至少一个开口的底部表面之间，所述底部表面远离所述背面。
16.根据权利要求14所述的微电子单元，其中每个导电互连件包括在垂直于所述正面的竖直方向上延伸的部分，所述多个第一导电互连件通过所述半导体基板的材料在所述水平方向上彼此分隔开。
17.根据权利要求14所述的微电子单元，其中每个导电互连件在水平方向上具有5微米或更小的宽度。
18.根据权利要求14所述的微电子单元，其中每个导电通孔具有截头圆锥体形状。
19.根据权利要求14所述的微电子单元，其中所述第一导电触点和所述第二导电触点在基本上垂直于所述正面的竖直方向上与相应的所述多个第一导电互连件和所述第二导电互连件对齐。
20.根据权利要求14所述的微电子单元，其中每个焊盘具有暴露在所述正面处的顶面和远离所述顶面的底面，并且所述第一导电通孔和所述第二导电通孔从所述底面延伸穿过相应的所述第一焊盘和所述第二焊盘到达其顶面。
21.根据权利要求14所述的微电子单元，还包括至少一个小孔，每个小孔从两个或更多个所述开口延伸至所述焊盘的相应焊盘的至少底面，其中所述第一导电通孔和第二导电通孔在所述至少一个小孔的相应第一小孔和第二小孔内延伸。
22.根据权利要求14所述的微电子单元，其中所述第一导电通孔和第二导电通孔包括经掺杂的半导体材料。
23.根据权利要求14所述的微电子单元，其中所述第一导电通孔和所述第二导电通孔分别直接连接到所述第一焊盘和所述第二焊盘。
24.根据权利要求14所述的微电子单元，其中所述第一导电通孔和所述第二导电通孔通过在所述第一焊盘和所述第二焊盘之间延伸的中间导电结构与相应的所述第一焊盘和所述第二焊盘电连接。
25.一种系统，包括根据权利要求14所述的单元和电连接到所述单元的一个或多个其它电子部件。
26.根据权利要求25所述的系统，还包括壳体，所述单元和所述其它电子部件被安装至所述壳体。
27.一种微电子单元，包括：
半导体基板，所述半导体基板具有正面和远离所述正面的背面并且其中包含有多个有源半导体器件，所述基板具有暴露在所述正面处的多个导电焊盘和以对称或非对称分布的方式布置在所述背面的整个区域上的多个开口，其中至少m个开口在沿所述背面的第一方向上间隔开，并且n个开口在沿所述背面横向于所述第一方向的第二方向上间隔开，m和n中的每一者均大于1；
与所述多个导电焊盘中的相应第一焊盘和第二焊盘电连接的第一导电通孔和第二导电通孔；
在所述开口中的相应开口内延伸的多个第一导电互连件和第二导电互连件，每个第一导电互连件连接到所述第一导电通孔，每个第二导电互连件连接到所述第二导电通孔，所述多个第一导电互连件在所述开口中的在所述第一方向上间隔开的至少两个开口内并且在所述开口中的在所述第二方向上间隔开的至少两个开口内延伸，所述多个第二导电互连件在所述开口中的在所述第一方向上间隔开的至少两个开口内并且在所述开口中的在所述第二方向上间隔开的至少两个开口内延伸，所述多个第一导电互连件和第二导电互连件由金属制成并且具有直接接触所述基板的半导体材料的部分；以及
暴露在所述背面处以用于与外部元件互连的第一导电触点和第二导电触点，所述第一导电触点和所述第二导电触点分别电连接到所述第一导电互连件和所述第二导电互连件；
其中所述多个第一导电互连件在基本上平行于所述正面的水平方向上通过所述多个开口中的至少一个与所述多个第二导电互连件分隔开，所述至少一个开口至少部分地填充有绝缘电介质材料。
28.根据权利要求27所述的微电子单元，其中所述多个第一导电互连件在所述开口中的在所述第一方向上间隔开的至少两个开口中相邻开口内并且在所述开口中的在所述第二方向上间隔开的至少两个开口中相邻开口内延伸，以及所述多个第二导电互连件在所述开口中的在所述第一方向上间隔开的至少两个开口中相邻开口内并且在所述开口中的在所述第二方向上间隔开的至少两个开口中相邻开口内延伸。
29.根据权利要求27所述的微电子单元，其中每个导电互连件包括在垂直于所述正面的竖直方向上延伸的部分，所述多个第一导电互连件通过所述半导体基板的材料在所述水平方向上彼此分隔开。
30.根据权利要求27所述的微电子单元，其中每个导电互连件在水平方向上具有5微米或更小的宽度。
31.根据权利要求27所述的微电子单元，其中每个导电通孔具有截头圆锥体形状。
32.根据权利要求27述的微电子单元，其中所述第一导电触点和所述第二导电触点在基本上垂直于所述正面的竖直方向上与相应的所述多个第一导电互连件和所述第二导电互连件对齐。
33.根据权利要求27所述的微电子单元，其中每个焊盘具有暴露在所述正面处的顶面和远离所述顶面的底面，并且所述第一导电通孔和所述第二导电通孔从所述底面延伸穿过相应的所述第一焊盘和所述第二焊盘到达其顶面。
34.根据权利要求27所述的微电子单元，还包括至少一个小孔，每个小孔从两个或更多个所述开口延伸至所述焊盘的相应焊盘的至少底面，其中所述第一导电通孔和第二导电通孔在所述至少一个小孔的相应第一小孔和第二小孔内延伸。
35.根据权利要求27所述的微电子单元，其中所述第一导电通孔和第二导电通孔包括经掺杂的半导体材料。
36.根据权利要求27所述的微电子单元，其中所述第一导电通孔和所述第二导电通孔分别直接连接到所述第一焊盘和所述第二焊盘。
37.根据权利要求27所述的微电子单元，其中所述第一导电通孔和所述第二导电通孔通过在所述第一焊盘和所述第二焊盘之间延伸的中间导电结构与相应的所述第一焊盘和所述第二焊盘电连接。
38.根据权利要求27所述的微电子单元，其中多个开口以对称或非对称分布的方式布置在所述背面的整个区域上的多于一个的阵列中，其中在所述基板的第一区域中至少m1个开口在沿所述背面的第一方向上间隔开并且n1个开口在沿所述所述背面的第二方向上间隔开，并且其中在所述基板的第二区域中至少m2个开口在沿所述背面的第一方向上间隔开并且n2个开口在沿所述背面的第二方向上间隔开，其中m1、m2、n1和n2中的每一者均大于1，其中m1与m2不同并且n1与n2不同。
39.一种系统，包括根据权利要求27所述的单元和电连接到所述单元的一个或多个其它电子部件。
40.根据权利要求39所述的系统，还包括壳体，所述单元和所述其它电子部件被安装至所述壳体。
CN201610882078.XA 2011-04-22 2012-04-18 多孔基板中的通孔 Active CN106206424B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/092,495 2011-04-22
US13/092,495 US8975751B2 (en) 2011-04-22 2011-04-22 Vias in porous substrates
CN201280030709.5A CN103608913B (zh) 2011-04-22 2012-04-18 多孔基板中的通孔

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280030709.5A Division CN103608913B (zh) 2011-04-22 2012-04-18 多孔基板中的通孔

Publications (2)

Publication Number Publication Date
CN106206424A CN106206424A (zh) 2016-12-07
CN106206424B true CN106206424B (zh) 2019-04-23

Family

ID=46045117

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280030709.5A Active CN103608913B (zh) 2011-04-22 2012-04-18 多孔基板中的通孔
CN201610882078.XA Active CN106206424B (zh) 2011-04-22 2012-04-18 多孔基板中的通孔

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280030709.5A Active CN103608913B (zh) 2011-04-22 2012-04-18 多孔基板中的通孔

Country Status (7)

Country Link
US (2) US8975751B2 (zh)
EP (1) EP2700092B1 (zh)
JP (1) JP6067679B2 (zh)
KR (1) KR101943998B1 (zh)
CN (2) CN103608913B (zh)
TW (1) TWI511248B (zh)
WO (1) WO2012145373A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476566B2 (en) 2009-03-09 2022-10-18 Nucurrent, Inc. Multi-layer-multi-turn structure for high efficiency wireless communication
US8647977B2 (en) * 2011-08-17 2014-02-11 Micron Technology, Inc. Methods of forming interconnects
TWI511257B (zh) * 2013-07-30 2015-12-01 Univ Nat Chiao Tung 半導體元件之內連接結構
US9666521B2 (en) * 2013-08-08 2017-05-30 Invensas Corporation Ultra high performance interposer
US9515017B2 (en) 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
US9948129B2 (en) 2015-08-07 2018-04-17 Nucurrent, Inc. Single structure multi mode antenna for wireless power transmission using magnetic field coupling having an internal switch circuit
US9941729B2 (en) 2015-08-07 2018-04-10 Nucurrent, Inc. Single layer multi mode antenna for wireless power transmission using magnetic field coupling
US9960629B2 (en) 2015-08-07 2018-05-01 Nucurrent, Inc. Method of operating a single structure multi mode antenna for wireless power transmission using magnetic field coupling
US10658847B2 (en) 2015-08-07 2020-05-19 Nucurrent, Inc. Method of providing a single structure multi mode antenna for wireless power transmission using magnetic field coupling
US9941590B2 (en) 2015-08-07 2018-04-10 Nucurrent, Inc. Single structure multi mode antenna for wireless power transmission using magnetic field coupling having magnetic shielding
US9960628B2 (en) 2015-08-07 2018-05-01 Nucurrent, Inc. Single structure multi mode antenna having a single layer structure with coils on opposing sides for wireless power transmission using magnetic field coupling
US11205848B2 (en) 2015-08-07 2021-12-21 Nucurrent, Inc. Method of providing a single structure multi mode antenna having a unitary body construction for wireless power transmission using magnetic field coupling
US9941743B2 (en) 2015-08-07 2018-04-10 Nucurrent, Inc. Single structure multi mode antenna having a unitary body construction for wireless power transmission using magnetic field coupling
US10063100B2 (en) 2015-08-07 2018-08-28 Nucurrent, Inc. Electrical system incorporating a single structure multimode antenna for wireless power transmission using magnetic field coupling
US10636563B2 (en) 2015-08-07 2020-04-28 Nucurrent, Inc. Method of fabricating a single structure multi mode antenna for wireless power transmission using magnetic field coupling
WO2017031348A1 (en) 2015-08-19 2017-02-23 Nucurrent, Inc. Multi-mode wireless antenna configurations
KR102011082B1 (ko) 2016-11-25 2019-08-14 건국대학교 글로컬산학협력단 에어 플라즈마 생성 장치
US10903660B2 (en) * 2016-08-26 2021-01-26 Nucurrent, Inc. Wireless connector system circuit
US10432033B2 (en) 2016-12-09 2019-10-01 Nucurrent, Inc. Electronic device having a sidewall configured to facilitate through-metal energy transfer via near field magnetic coupling
US11223235B2 (en) 2017-02-13 2022-01-11 Nucurrent, Inc. Wireless electrical energy transmission system
US11277028B2 (en) 2017-05-26 2022-03-15 Nucurrent, Inc. Wireless electrical energy transmission system for flexible device orientation
CN108896218A (zh) * 2018-07-13 2018-11-27 河南汇纳科技有限公司 一种压阻式压力传感器及其制造方法
KR102658460B1 (ko) * 2018-11-09 2024-04-18 삼성전자주식회사 마이크로 led 소자의 실장 구조
CN110071047B (zh) * 2019-04-28 2020-12-18 北京航天控制仪器研究所 一种微系统集成应用的硅基转接板制作方法
US11271430B2 (en) 2019-07-19 2022-03-08 Nucurrent, Inc. Wireless power transfer system with extended wireless charging range
US11227712B2 (en) 2019-07-19 2022-01-18 Nucurrent, Inc. Preemptive thermal mitigation for wireless power systems
US11056922B1 (en) 2020-01-03 2021-07-06 Nucurrent, Inc. Wireless power transfer system for simultaneous transfer to multiple devices
JP2022018262A (ja) * 2020-07-15 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置および半導体装置の製造方法
US11283303B2 (en) 2020-07-24 2022-03-22 Nucurrent, Inc. Area-apportioned wireless power antenna for maximized charging volume
CN116783331A (zh) * 2020-12-22 2023-09-19 富士胶片株式会社 金属填充微细结构体及金属填充微细结构体的制造方法
US11881716B2 (en) 2020-12-22 2024-01-23 Nucurrent, Inc. Ruggedized communication for wireless power systems in multi-device environments
US11876386B2 (en) 2020-12-22 2024-01-16 Nucurrent, Inc. Detection of foreign objects in large charging volume applications
WO2022138150A1 (ja) * 2020-12-24 2022-06-30 富士フイルム株式会社 構造体の製造方法
US11695302B2 (en) 2021-02-01 2023-07-04 Nucurrent, Inc. Segmented shielding for wide area wireless power transmitter
US11831174B2 (en) 2022-03-01 2023-11-28 Nucurrent, Inc. Cross talk and interference mitigation in dual wireless power transmitter
US12003116B2 (en) 2022-03-01 2024-06-04 Nucurrent, Inc. Wireless power transfer system for simultaneous transfer to multiple devices with cross talk and interference mitigation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465317A (zh) * 2007-12-21 2009-06-24 东部高科股份有限公司 半导体器件及其制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0666595B1 (de) 1994-02-07 1998-08-19 Siemens Aktiengesellschaft Verfahren zur Herstellung einer kubisch integrierten Schaltungsanordnung
US5581091A (en) * 1994-12-01 1996-12-03 Moskovits; Martin Nanoelectric devices
US6262450B1 (en) * 1998-04-22 2001-07-17 International Business Machines Corporation DRAM stack capacitor with vias and conductive connection extending from above conductive lines to the substrate
JP2003077887A (ja) * 2001-08-31 2003-03-14 Sumitomo Heavy Ind Ltd 半導体基板の加工方法及び装置、並びに半導体基板
US6835246B2 (en) * 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
US6893885B2 (en) * 2002-01-18 2005-05-17 The Regents Of The University Of Michigan Method for electrically and mechanically connecting microstructures using solder
DE10215654A1 (de) 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
JP3696208B2 (ja) 2003-01-22 2005-09-14 株式会社東芝 半導体装置
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4864307B2 (ja) * 2003-09-30 2012-02-01 アイメック エアーギャップを選択的に形成する方法及び当該方法により得られる装置
US7129567B2 (en) 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
US20070032059A1 (en) * 2005-08-02 2007-02-08 Harry Hedler Method of manufacturing a semiconductor structure having a wafer through-contact and a corresponding semiconductor structure
WO2007023947A1 (ja) 2005-08-26 2007-03-01 Hitachi, Ltd. 半導体装置の製造方法および半導体装置
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
EP2575166A3 (en) 2007-03-05 2014-04-09 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
KR101538648B1 (ko) * 2007-07-31 2015-07-22 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
JP5656341B2 (ja) 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
JP2009181981A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7821107B2 (en) * 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
US7939449B2 (en) * 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
JP2009295719A (ja) * 2008-06-04 2009-12-17 Zycube:Kk 貫通プラグ配線
US8035198B2 (en) * 2008-08-08 2011-10-11 International Business Machines Corporation Through wafer via and method of making same
US8299566B2 (en) * 2008-08-08 2012-10-30 International Business Machines Corporation Through wafer vias and method of making same
JP5568467B2 (ja) * 2008-08-28 2014-08-06 パナソニック株式会社 半導体装置
JP2010287859A (ja) * 2009-06-15 2010-12-24 Elpida Memory Inc 貫通電極を有する半導体チップ及びそれを用いた半導体装置
JP5280309B2 (ja) 2009-07-17 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101465317A (zh) * 2007-12-21 2009-06-24 东部高科股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
EP2700092B1 (en) 2023-03-29
US20150140807A1 (en) 2015-05-21
WO2012145373A1 (en) 2012-10-26
JP6067679B2 (ja) 2017-01-25
CN106206424A (zh) 2016-12-07
CN103608913A (zh) 2014-02-26
CN103608913B (zh) 2016-11-02
TWI511248B (zh) 2015-12-01
EP2700092A1 (en) 2014-02-26
KR101943998B1 (ko) 2019-01-30
KR20140026521A (ko) 2014-03-05
TW201248802A (en) 2012-12-01
US20120267789A1 (en) 2012-10-25
JP2014512692A (ja) 2014-05-22
US8975751B2 (en) 2015-03-10
US9455181B2 (en) 2016-09-27

Similar Documents

Publication Publication Date Title
CN106206424B (zh) 多孔基板中的通孔
KR101928320B1 (ko) 저-응력 비아
CN103210486B (zh) 芯片两侧分段式通路的形成
US9433100B2 (en) Low-stress TSV design using conductive particles
CN104718611B (zh) 减少应力的tsv和插入结构
CN103348443A (zh) 高密度三维集成电容器
CN103339725B (zh) 晶圆内的柔性互连

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant