KR102658460B1 - 마이크로 led 소자의 실장 구조 - Google Patents

마이크로 led 소자의 실장 구조 Download PDF

Info

Publication number
KR102658460B1
KR102658460B1 KR1020180137505A KR20180137505A KR102658460B1 KR 102658460 B1 KR102658460 B1 KR 102658460B1 KR 1020180137505 A KR1020180137505 A KR 1020180137505A KR 20180137505 A KR20180137505 A KR 20180137505A KR 102658460 B1 KR102658460 B1 KR 102658460B1
Authority
KR
South Korea
Prior art keywords
conductive
micro led
layer
led device
mounting structure
Prior art date
Application number
KR1020180137505A
Other languages
English (en)
Other versions
KR20200053955A (ko
Inventor
이병훈
구자명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180137505A priority Critical patent/KR102658460B1/ko
Priority to EP19882022.7A priority patent/EP3844817A4/en
Priority to US16/678,106 priority patent/US11621381B2/en
Priority to PCT/KR2019/015168 priority patent/WO2020096415A1/en
Priority to CN201980070939.6A priority patent/CN112913026A/zh
Publication of KR20200053955A publication Critical patent/KR20200053955A/ko
Application granted granted Critical
Publication of KR102658460B1 publication Critical patent/KR102658460B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

마이크로 LED 소자의 실장 구조가 개시된다. 상기 마이크로 LED 소자의 실장 구조는 표면에 도전성 패드가 형성되는 제1 레이어; 제1 면, 상기 제1 면에 대향하되 상기 제1 레이어의 상기 표면에 배치되는 제2 면, 및 상기 제1 레이어의 상기 도전성 패드로부터 상기 제1 면까지 연장되며 내부에 도전성 물질을 포함하는 비아 홀을 포함하는 제2 레이어; 및 상기 비아 홀 내부에 포함된 상기 도전성 물질과 전기적으로 연결되도록, 상기 제2 레이어의 상기 제1 면에 배치되는 마이크로 LED 소자;를 포함하고, 상기 비아 홀은 상기 제2 레이어의 상기 제1 면에 상기 도전성 물질이 형성된 제1 개구를 형성하고, 상기 제1 면을 형성하는 상기 도전성 물질은 상기 제2 레이어의 상기 제1 면의 일부에 도전성 영역을 형성하고, 상기 도전성 영역과 상기 도전성 영역의 주변 영역은 실질적으로 평면을 형성할 수 있다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가능하다.

Description

마이크로 LED 소자의 실장 구조{A mounting structure for mounting micro LED}
본 문서에서 개시되는 실시 예들은, 마이크로 LED를 실장하기 위한 마이크로 LED 소자의 실장 구조에 관한 것이다.
패키징은 전기 소자를 기판에 실장하고 제품화하는 공정이다. 패키징은 작은 영역에 더 많은 소자를 집적하는 방향으로 발전하고 있다. 최근 들어, 실장되는 전기 소자의 크기가 줄어듦에 따라 더 작은 소자를 실장할 수 있는 구조가 필요하다. 기존의 전기 소자(예: 매크로 크기의 소자들)는 기판의 일부에 인쇄된 솔더 물질 위에 배치된 후 리플로우 공정에 의해 솔더 물질이 녹으면서 기판에 실장될 수 있었다. 또는 마이크로 크기의 소자들은 전기 소자와 기판 사이에 배치된 솔더 물질에 포함된 전도성 볼(electrode bump)에 높은 압력 또는 열을 가하여 실장될 수 있었다.
마이크로 LED는 가로, 및 세로의 크기가 각각 100 마이크로미터 이하로 형성되는 LED로서 기존의 LED의 면적에 비해 100분의 1 이하의 면적을 가질 수 있다.
기존의 마이크로 소자를 실장하기 위한 솔더 물질에 포함된 전도성 볼은 무작위로 분포되어 있으므로 실제 전기적 접촉이 이루어지도록 높은 압력을 가할 수 밖에 없다. 높은 압력을 받은 솔더 물질은 전기 소자의 다른 부분(예: 다른 전극)에 전기적으로 접촉되는 문제(예: 쇼트)가 발생할 수 있다. 또한, 전도성 볼은 매크로 스케일에서 볼 때, 기판과 소자 사이에 점 접촉을 제공하므로 신뢰성이 낮은 문제가 있다.
본 문서에 개시된 실시 예들은, 전술한 문제점을 해결하기 위한 것으로 마이크로 소자들(예: 마이크로 LED)을 쇼트 없이 실장시킬 수 있는 실장 구조를 제공하고자 한다.
본 문서에 개시되는 실시 예에 따르면, 마이크로 LED 소자의 실장 구조는 표면에 도전성 패드가 형성되는 제1 레이어; 제1 면, 상기 제1 면에 대향하되 상기 제1 레이어의 상기 표면에 배치되는 제2 면, 및 상기 제1 레이어의 상기 도전성 패드로부터 상기 제1 면까지 연장되며 내부에 도전성 물질을 포함하는 비아를 포함하는 제2 레이어; 및 상기 비아 내부에 포함된 상기 도전성 물질과 전기적으로 연결되도록, 상기 제2 레이어의 상기 제1 면에 배치되는 마이크로 LED 소자;를 포함하고, 상기 비아는 상기 제2 레이어의 상기 제1 면에 상기 도전성 물질이 형성된 제1 개구를 형성하고, 상기 제1 면을 형성하는 상기 도전성 물질은 상기 제2 레이어의 상기 제1 면의 일부에 도전성 영역을 형성하고, 상기 도전성 영역과 상기 도전성 영역의 주변 영역은 실질적으로 평면을 형성할 수 있다.
본 문서에 개시되는 실시 예에 따르면, 마이크로 LED 소자의 실장 구조가 개시된다. 상기 마이크로 LED 소자의 실장 구조는, 전극을 포함하는 마이크로 LED 소자; 제1 면에 도전성 패드가 형성되는 베이스; 상기 마이크로 LED 소자가 배치되는 제1 면, 및 상기 베이스의 상기 제1 면에 배치되는 제2 면을 포함하는 필름; 및 상기 필름의 상기 제1 면에 제1 개구를 형성하고 상기 필름의 제2 면에 제2 개구를 형성하도록 상기 필름을 관통하는 비아 홀과, 상기 비아 홀의 내부에 형성되며 적어도 두 개의 도전성 물질을 포함하는 도전성 필라를 포함하는 비아;를 포함하고, 도전성 필라는 양 단부에 형성되며, 상기 제1 개구를 통해 상기 전극과 접촉되는 제1 단부면 및 상기 제2 개구를 통해 상기 도전성 패드와 접촉되는 제2 단부면을 포함하고, 상기 제1 단부면은 상기 제2 필름의 상기 제1 면의 상기 제1 개구의 주변 영역과 실질적으로 동일 평면을 형성하고, 상기 제2 단부면은 상기 제2 필름의 상기 제2 면의 상기 제2 개구의 주변 영역과 실질적으로 동일 평면을 형성하고, 상기 도전성 필라는 제1 단부면에 인접한 제1 부분과 상기 제2 단부면에 인접한 제2 부분과 상기 제1 부분과 상기 제2 부분 사이의 제3 부분을 포함하고, 상기 적어도 두 개의 도전성 물질은 상기 제1 부분, 상기, 제2 부분, 및 상기 제3 부분에 형성되는 금속 물질, 및 상기 제1 부분, 및 상기 제2 부분에 형성되는 솔더 물질을 포함할 수 있다.
본 문서에 개시되는 실시 예들에 따른 마이크로 LED 소자의 실장 구조는, 미세 공정에 적합한 구조를 포함하여 소자 실장의 신뢰성을 향상시킬 수 있다. 구체적으로 본 문서에 개시되는 실시 예들에 따른 실장 구조는 마이크로 LED에 포함된 각 전극들 사이에서 쇼트가 발생하는 것을 방지할 수 있다. 특히, 상기 실장 구조는 마이크로 LED 뿐만 아니라 이와 유사한 크기를 가지는 다양한 미세 부품에도 적용될 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 일 실시 예에 따른 마이크로 LED 소자가 실장된 기판의 평면도이다.
도 2는 일 실시 예에 따른 마이크로 LED 소자의 실장 구조의 분해 사시도이다.
도 3은 일 실시 예에 따른 마이크로 LED 소자의 실장 구조의 단면도이다.
도 4는 일 실시 예에 따른 마이크로 LED 소자의 실장 구조의 비아를 도시한 도면이다.
도 5는 일 실시 예에 따른 마이크로 LED 소자의 실장 구조의 제2 레이어 제조 방법의 예를 도시한 도면이다.
도 6은 일 실시 예에 따른 마이크로 LED 소자의 실장 구조의 제2 레이어 제조 방법의 다른 예를 도시한 도면이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
도 1은 일 실시 예에 따른 마이크로 LED 소자가 실장된 기판의 평면도이다.
도 1을 참조하면, 일 실시 예에 다른 마이크로 LED 소자의 실장 구조(100)는 기판(102), 및 상기 기판(102)에 배열된 복수의 마이크로 LED 소자(101)들 포함할 수 있다.
일 실시 예에서, 기판(102)은 사파이어나 실리콘과 같은 절연성 물질을 포함하는 웨이퍼, 글래스, 또는 인쇄 회로 기판을 포함할 수 있다. 기판(102)의 표면에는 복수의 마이크로 LED가 배열될 수 있다.
마이크로 LED 소자(101)는 눈으로 식별하기 힘들 정도로 작은 수십 마이크로미터 크기로 형성되는 발광 소자를 의미할 수 있다. 구체적으로는, 마이크로 LED 소자(101)는 일반 발광 다이오드(LED) 칩 보다 10분의 1의 길이, 100분의 1 정도의 면적을 가지도록 만들어지고 있다.
마이크로 LED 소자(101)는 빠른 반응속도, 낮은 전력, 높은 휘도를 가지고 있으며, 높은 해상도, 우수한 색상, 명암 및 밝기 구현이 가능하다. 이에 따라, 넓은 범위의 색상을 정확하게 표현할 수 있으며, 햇빛이 밝은 야외에서도 선명한 화면을 구현할 수 있다. 그리고, 마이크로 LED 소자(101)는 번인(burn in) 현상에 강하고 발열이 적어 변형 없이 긴 수명이 보장된다.
또한, 마이크로 LED 소자(101)는 색상을 바꾸는데 걸리는 시간이 나노 초 단위로 빨라서, 빠르게 변화하는 영상을 디스플레이해야 하는 VR(Virtual Reality) 또는 AR(Augmented Reality) 분야에 적합하다.
상술한 특성들로 인해 마이크로 LED 소자(101)는 차세대 디스플레이로 각광을 받고 있다. 특히, 마이크로 LED 소자(101)는 조명, 바이오 콘텍트렌즈, 의료패치, 의료분야, 웨어러블 디스플레이, 카메라 모듈, HUD(head up display) 등과 같이, 저전력, 소형, 경량이 요구되는 다양한 분야에서 사용될 수 있다.
본 문서에서 언급되는 마이크로 LED 소자(101)는, 길이 및 폭이 1 마이크로미터 이상 100 마이크로미터 이하이며, 알루미늄(Al), 갈륨(Ga), 질소(N), 인(P), 비소(As), 인듐(In) 등의 무기물 재료로 사파이어 또는 실리콘 기판 위에 박막 성장을 통하여 제작될 수 있다.
일 실시 예에 따른 마이크로 LED 소자(101)의 실장 구조(100)는, 금속 리드와 같은 추가 연결 구조나, 도전성 볼이 형성된 어레이와 같은 중간 매체 없이, 마이크로 LED 소자의 실장 면의 전극 패턴을 이용하여, 마이크로 LED 소자(101)를 기판(102)에 융착시키는 방식을 의미할 수 있다.
일 실시 예에 따른 마이크로 LED 소자의 실장 구조(100)는 두 개의 전극이 기판(102) 상에서 서로 겹쳐지지 않게 배치되어 전극이 다른 마이크로 LED 소자(101)의 발광을 가리지 않을 수 있다. 또한, 와이어와 같은 중간 매체를 필요로 하지 않으므로 소형화, 경량화 및 고집적화에 유리하다.
도 2는 일 실시 예에 따른 마이크로 LED 소자의 실장 구조(100)의 분해 사시도이다.
일 실시 예에 따른 마이크로 LED 소자의 실장 구조(100)는 제1 레이어(110), 상기 제1 레이어(110)에 적층된 제2 레이어(120), 및 상기 제2 레이어(120)에 배치된 복수의 마이크로 LED 소자(130)(예: 도 1의 마이크로 LED 소자(101))를 포함할 수 있다.
복수의 마이크로 LED 소자(130)는 각각 가로(L1) 및 세로(L2)의 길이가 1 마이크로미터 이상 100 마이크로미터 이하로 형성될 수 있다.
일 실시 예에서, 제1 레이어(110)는 절연성 물질로 이루어질 수 있다. 제1 레이어(110)는 제1 방향을 향하는 제1 면(1101), 상기 제1 면(1101)에 대향하는 제2 면(1102), 및 상기 제1 면(1101)에 형성된 도전성 패드(111, 112)를 포함할 수 있다. 제1 레이어(110)의 상기 제1 면(1101)에는 제2 레이어(120)가 배치될 수 있다. 도전성 패드(111, 112)는 제2 레이어(120)와 마주보는 제1 면(1101)에 형성될 수 있다. 도전성 패드(111, 112) 및 도전성 패드(111, 1112)의 주변 영역은 실질적으로 평면으로 형성될 수 있다. 일례로, 도전성 패드(111, 1112)는 얇은 두께로 제1 레이어(110)의 제1 면(1101)에 인쇄 형성될 수 있다.
도전성 패드는 제1 도전성 패드(111)와 상기 제1 도전성 패드(111)와 전기적으로 절연되는 제2 도전성 패드(112)를 포함할 수 있다. 제1 도전성 패드(111)와 제2 도전성 패드(112)는 각각 제1 레이어(110)의 제1 면(1101)의 일부를 형성하며, 앞서 설명한 바와 같이 실질적으로 평면으로 형성될 수 있다. 즉, 제1 도전성 패드(111) 및 제2 도전성 패드(112)는 각각의 주변 영역으로부터 더 돌출되거나 더 함몰되지 않도록 형성될 수 있다. 제1 도전성 패드(111) 및 제2 도전성 패드(112)는 상기 제1 레이어(110)의 제1 면(1101) 상에서 소정의 간격으로 이격되도록 형성될 수 있다. 이 때, 제1 도전성 패드(111) 및 제2 도전성 패드(112)가 서로 이격되는 거리는 마이크로 LED 소자(130)의 크기, 또는 제1 비아(121) 및 제2 비아(122) 각각에 포함된 복수의 비아들의 직경에 따라 달라질 수 있다.
일 실시 예에서, 제1 도전성 패드(111)는 마이크로 LED 소자(130)에 포함되는 제1 전극(131)과 제1 비아(121)를 통해 전기적으로 연결될 수 있다. 일 실시 예에서, 제2 도전성 패드(112)는 마이크로 LED 소자(130)에 포함되는 제2 전극(132)과 제2 비아(122)를 통해 전기적으로 연결될 수 있다. 제2 도전성 패드(112)는 제1 레이어(110)에 포함된 그라운드 영역(미도시)과 전기적으로 연결될 수 있다.
도시된 실시 예에서, 제1 도전성 패드(111)와 제2 도전성 패드(112)는 사각 형상으로 도시되지만, 반드시 이에 한정되는 것은 아니며 다양한 형상으로 이루어질 수 있다.
어떤 실시 예에서, 제1 레이어(110)는 인쇄 회로 기판을 포함하고 제1 도전성 패드(111) 및 제2 도전성 패드(112)는 각각 상기 인쇄 회로 기판 상에 인쇄되는 도전성 물질로 형성될 수 있다.
어떤 실시 예에서, 제1 레이어(110)는 웨이퍼를 포함하고 제1 도전성 패드(111) 및 제2 도전성 패드(112)는 각각 웨이퍼 상에 증착된 도전성 물질을 포함할 수 있다. 제1 도전성 패드(111) 및 제2 도전성 패드(112) 각각은 에칭된 웨이퍼의 일부 영역에 증착될 수 있다. 이 때, 웨이퍼는 실리콘, 글라스 및/또는 사파이어 물질을 포함할 수 있다.
일 실시 예에서, 제2 레이어(120)는 절연성 물질로 이루어질 수 있다. 제2 레이어(120)는 제1 방향을 향하는 제1 면(1201), 상기 제1 면(1201)에 대향하며 상기 제1 레이어(110)의 제1 면(1201)에 배치되는 제2 면(1202), 및 상기 제2 면(1202)으로부터 상기 제1 면(1201)을 관통 형성하는 복수의 비아(121, 122)를 포함할 수 있다.
일 실시 예에서, 비아(121, 122)는 제1 레이어(110)의 제1 도전성 패드(111)와 마이크로 LED 소자(130)의 제1 전극(131)을 전기적으로 연결하는 제1 비아(121) 및 제1 레이어(110)의 제1 도전성 패드(111)와 마이크로 LED 소자(130)의 제1 전극(131)을 전기적으로 연결하는 제2 비아(122)를 포함할 수 있다.
다양한 실시 예에서, 비아(121, 122)는 제2 레이어(120)의 제2 면(1202)으로부터 제1 면(1201)을 관통하도록 형성되는 비아 홀(예: 도 4의 비아 홀(210))과 비아 홀 내부에 포함되는 도전성 물질로 이루어지는 도전성 필라(예: 도 4의 도전성 필라(220))를 포함할 수 있다.
상기 비아 홀은 제2 레이어(120)의 제1 면(1201)에 개구(1211, 1221)를 형성할 수 있다. 상기 도전성 필라는 단부면이 상기 개구(1211, 1221)를 통해 제2 레이어(120)의 제1 면(1201)의 일부에 노출됨으로써, 마이크로 LED 소자(130)에 포함된 전극과 접촉되는 접촉면(1212, 1222)을 형성할 수 있다. 상기 개구(1211, 1221)는 서로 소정의 간격(D1)으로 이격될 수 있다.
다양한 실시 예에서, 개구(1211, 1221)에 형성된 접촉면(1212, 1222), 및 접촉면(1212, 1222)의 주변 영역은 실질적으로 평면으로 형성될 수 있다. 여기서 실질적인 평면이란, 매크로 스케일에서 볼 때 접촉면(1212, 1222)을 형성하는 도전성 물질이 제2 레이어(120)의 표면으로 돌출되지 않고 얇은 층을 이루는 것을 의미할 수 있다.
어떤 실시 예에서, 제2 레이어(120)의 표면(예: 제1 면)에 형성된 도전성 영역(예: 접촉면(1212, 1222))은, 비아(121, 122)에 의해 제2 레이어(120)의 표면에 형성되는 개구(1211, 1221)의 크기와 실질적으로 대응되는 크기(예: 직경 D2)로 형성될 수 있다. 비아(121, 122)에 포함된 도전성 물질은 제2 레이어의 표면(예: 제1 면(1201)) 중 개구(1211, 1221)에 대응되는 영역에만 형성되고 나머지 영역에는 형성되지 않을 수 있다.
일반적으로 전기 소자를 실장하기 위한 솔더 물질은 기판 등의 표면에 돌출 형성될 수 있다. 돌출된 부분은 열 또는 압력에 의해 표면에서 퍼지면서 전기 소자와 전기적으로 접촉될 수 있다. 이와 같은 구조는 수십 마이크로미터 수준의 마이크로 LED와 같은 마이크로 소자를 실장함에 있어 전극 간의 쇼트 문제를 발생시킬 수 있다. 특히 마이크로 소자에 포함된 전극들은 수십 나노미터 내지 수백 나노미터에 불과한 간격으로 형성될 수 있다.
반면, 일 실시 예에 따른 마이크로 LED 소자의 실장 구조(100)는, 비아(121, 122)가 형성하는 개구(1211, 1221)를 통해 제2 레이어(120)의 표면에 노출되는 도전성 영역(예: 접촉면(1212, 1222))이 제2 레이어(120)의 제1 면(1201)과 실질적으로 동일한 평면을 이루도록 형성될 수 있다.
이로써, 상기 도전성 영역(예: 접촉면(1212, 1222))에 마이크로 LED 소자(130)의 전극(131, 132)이 융착됨에도, 도전성 영역(예: 접촉면(1212, 1222))이 더 넓어지지 않을 수 있다. 또는 하나의 전극에 접촉하는 도전성 영역(예: 접촉면(1212))이 적어도 다른 전극에 접촉하는 도전성 영역(예: 접촉면(1222))과 쇼트되는 것을 방지할 수 있다. 일례로, 도전성 영역(예: 접촉면(1212, 1222))은 제2 레이어(120)의 제1 면에 형성된 개구(1211, 1221)의 크기에 실질적으로 대응되는 크기(예: 개구의 직경(D2)와 대응되는 직경을 가지는 영역)로 형성될 수 있다.
다양한 실시 예에서, 제2 레이어(120)는 PET 및/또는 PI를 포함하는 폴리머 물질을 포함하거나, 양극 산화 알루미늄을 포함하는 다공성 재질로 이루어지거나, 세라믹 물질을 포함하거나, 비전도성의 글래스를 포함할 수 있다.
도 3은 일 실시 예에 따른 마이크로 LED 소자의 실장 구조(100)의 단면도이다.
일 실시 예에서, 마이크로 LED 소자의 실장 구조(100)는 제1 레이어(110), 복수의 마이크로 LED 소자(130, 140), 및 상기 복수의 마이크로 LED 소자(130, 140)와 상기 제1 레이어(110) 사이에 배치되는 제2 레이어(120)를 포함할 수 있다.
다양한 실시 예에서, 제1 레이어(110)는 복수의 층을 포함하고, 복수의 층 중 적어도 하나는 그라운드 영역을 포함할 수 있다. 상기 그라운드 영역은 복수의 마이크로 LED 소자(130, 140)들에 포함된 전극들 중 어느 하나와 전기적으로 연결될 수 있다.
도 3을 참조하면, 복수의 마이크로 LED 소자(130, 140)는 제2 레이어(120)의 제1 면(1201)에 배치되는 제1 마이크로 LED 소자(130)와 제2 레이어(120)의 제1 면(1201)에 배치되고 상기 제1 마이크로 LED 소자(130)와 소정의 간격으로 이격 배치되는 제2 마이크로 LED 소자(140)를 포함할 수 있다.
도시된 실시 예에서, 제1 마이크로 LED 소자(130)는 제2 레이어(120)에 형성되는 제1 비아(121)와 전기적으로 연결되는 제1 전극(131) 및 제2 레이어(120)에 형성되는 제2 비아(122)와 전기적으로 연결되는 제2 전극(132)을 포함할 수 있다. 제1 전극(131)은 제1 비아(121)에 포함된 제1 서브 비아들(121a, 121b, 121c)과 접촉할 수 있다. 제2 전극(132)은 제2 비아(122)에 포함된 제2 서브 비아들(122a, 122b, 122c)과 접촉할 수 있다. 제1 서브 비아들(121a, 121b, 121c)은 제2 서브 비아들(122a, 122b, 122c)과 전기적으로 절연될 수 있다. 제1 서브 비아들(121a, 121b, 121c)은 제1 도전성 패드(111) 및 제1 전극(131)을 통해 전기적으로 연결될 수 있다. 제2 서브 비아들(122a, 122b, 122c)은 제2 도전성 패드(112) 및 제2 전극(132)을 통해 전기적으로 연결될 수 있다. 제1 서브 비아들(121a, 121b, 121c)은 제1 도전성 패드(111)와 제1 전극(131) 사이를 병렬로 연결할 수 있다. 제2 서브 비아들(122a, 122b, 122c)은 제2 도전성 패드(112)와 제2 전극(132) 사이를 병렬로 연결할 수 있다. 제1 서브 비아들에는 동일한 제1 신호가 흐를 수 있다. 제2 서브 비아들에는 동일한 제2 신호가 흐를 수 있다.
전기 신호는 제1 도전성 패드(111), 제1 비아(121), 제1 전극(131), 및 마이크로 소자 내부에 포함된 발광부를 거쳐 제2 전극(132), 제2 비아(122), 제2 도전성 패드(112), 및 그라운드 영역으로 흐르면서 폐 회로를 구성할 수 있다.
다양한 실시 예에서, 제1 비아(121) 및 제2 비아(122) 각각은 복수의 비아를 포함할 수 있다. 일례로, 제1 비아(121)는 제1 서브 비아(121a), 제2 서브 비아(121b), 및 제3 서브 비아(121c)를 포함할 수 있다. 상기 서브 비아들(121a, 121b, 121c)은 각각 제2 레이어(120)의 제2 면(1202)으로부터 제2 레이어(120)의 제1 면(1201)까지 연장될 수 있다. 상기 서브 비아들(121a, 121b, 121c)은 상기 제2 레이어(120)의 제2 면(1202)에 배치되는 제1 도전성 패드(111)와 상기 제2 레이어(120)의 제1 면(1201)에 배치되는 제1 마이크로 LED 소자(130)의 제1 전극(131)을 전기적으로 연결할 수 있다.
일례로, 제2 비아(122)는 제1 서브 비아(122a), 제2 서브 비아(122b), 및 제3 서브 비아(122c)를 포함할 수 있다. 상기 서브 비아들(122a, 122b, 122c)은 각각 제2 레이어(120)의 제2 면(1202)으로부터 제2 레이어(120)의 제1 면(1201)까지 연장될 수 있다. 상기 서브 비아들(122a, 122b, 122c)은 상기 제2 레이어(120)의 제2 면(1202)에 배치되는 제2 도전성 패드(112)와 상기 제2 레이어(120)의 제1 면(1201)에 배치되는 제1 마이크로 LED 소자(130)의 제2 전극(132)을 전기적으로 연결할 수 있다.
이 때, 제1 비아(121)에 포함되는 서브 비아들(121a, 121b, 121c)은 서로 전기적으로 연결될 수 있으며 동일한 제1 신호를 전송할 수 있다. 제2 비아(122)에 포함되는 서브 비아들(122a, 122b, 122c)은 서로 전기적으로 연결될 수 있으며 동일한 제2 신호를 전송할 수 있다.
도시된 실시 예에서, 제1 비아(121)에 포함된 서브 비아들(121a, 121b, 121c)은 제2 비아(122)에 포함된 서브 비아들(122a, 122b, 122c)과 전기적으로 절연될 수 있다. 일례로, 제1 비아(121)에 포함된 서브 비아들(121a, 121b, 121c) 중 제2 비아(122)와 인접하게 형성된 제3 서브 비아(121c)는, 제2 비아(122)에 포함된 서브 비아들(122a, 122b, 122c) 중 제1 비아(121)와 인접하게 형성된 제1 서브 비아(122a)와 소정의 간격으로 이격되도록 형성될 수 있다. 일례로, 상기 소정의 간격은 수백 나노미터 내지 수십 나노미터일 수 있다.
다양한 실시 예에서, 제1 비아(121)와 제2 비아(122)는 각각 복수의 서브 비아를 포함함으로써, 마이크로 LED 소자(130, 140)의 신뢰성을 높일 수 있다. 일례로, 제1 비아(121)와 제2 비아(122)가 각각 하나의 비아(예: 제1 서브 비아(121a, 122a))로만 이루어지는 경우, 상기 하나의 비아(예: 제1 서브 비아(121a, 122a))에 불량이나 또는 손상이 발생하는 경우, 상기 비아와 전기적으로 연결되는 마이크로 LED 소자에 신호를 전송할 수 없는 문제가 있다. 특히, 수십 나노미터 이하로 형성되는 마이크로 LED 소자용 비아들은 제조 공정에서 불량이 발생될 가능성이 높을 수 있다.
따라서 일 실시 예에 따른 마이크로 LED 소자의 실장 구조(100)는, 복수의 서브 비아를 포함하는 비아(121, 122)를 포함함으로써, 신뢰성을 높이고 불량률을 감소시킬 수 있다.
한편, 도 2 및 도 3에 도시된 제1 비아(121) 및 제2 비아(122)는 각각 3개의 서브 비아들을 포함하는 것으로 도시되나, 반드시 이에 한정될 것은 아니고 적어도 2개 이상의 서브 비아들을 포함할 수 있다.
도시된 실시 예에서, 제2 마이크로 LED 소자(140)는 제2 레이어(120)에 형성되는 제3 비아(123)와 전기적으로 연결되는 제3 전극(141) 및 제2 레이어(120)에 형성되는 제4 비아(124)와 전기적으로 연결되는 제4 전극(142)을 포함할 수 있다. 제3 전극(141)은 제3 비아(123)에 포함된 제3 서브 비아들(123a, 123b, 123c)과 접촉할 수 있다. 제4 전극(142)은 제4 비아(124)에 포함된 제4 서브 비아들(124a, 124b, 124c)과 접촉할 수 있다.
제3 서브 비아들(123a, 123b, 123c) 및 제4 서브 비아들(124a, 124b, 124c)은 전기적으로 절연될 수 있다. 제3 서브 비아들(123a, 123b, 123c)은 제3 도전성 패드(113) 및 제3 전극(141)을 통해 전기적으로 연결될 수 있다. 제4 서브 비아들(124a, 124b, 124c)은 제4 도전성 패드(114) 및 제4 전극(142)을 통해 전기적으로 연결될 수 있다. 제3 서브 비아들(123a, 123b, 123c)은 제3 도전성 패드(113)와 제3 전극(141) 사이를 병렬로 연결할 수 있다. 제4 서브 비아들(124a, 124b, 124c)은 제4 도전성 패드(114)와 제4 전극(142) 사이를 병렬로 연결할 수 있다. 제3 서브 비아들(123a, 123b, 123c)에는 동일한 제1 신호가 흐를 수 있다. 제4 서브 비아들(124a, 124b, 124c)에는 동일한 제2 신호가 흐를 수 있다.
도시된 실시 예에서, 제3 비아(123)에 포함된 서브 비아들(123a, 123b, 123c)은 제4 비아(124)에 포함된 서브 비아들(124a, 124b, 124c)과 전기적으로 절연될 수 있다. 일례로, 제3 비아(123)에 포함된 서브 비아들(123a, 123b, 123c) 중 제4 비아(124)와 인접하게 형성된 제3 서브 비아(123c)는, 제4 비아(124)에 포함된 서브 비아들(124a, 124b, 124c) 중 제3 비아(123)와 인접하게 형성된 제1 서브 비아(124a)와 소정의 간격으로 이격되도록 형성될 수 있다. 일례로, 상기 소정의 간격은 수백 나노미터 내지 수십 나노미터일 수 있다.
일 실시 예에서, 마이크로 LED 소자의 실장 구조(100)는, 제1 도전성 패드(111)로부터, 제1 비아(121), 제1 전극(131), 및 제1 마이크로 LED 소자(130) 내부에 포함된 발광 부품(미도시)를 거쳐, 제2 전극(132), 제2 비아(122), 제2 도전성 패드(112), 및 그라운드 영역(미도시)으로 연결되는 폐회로를 구성할 수 있다. 마찬가지로, 마이크로 LED 소자의 실장 구조(100)는, 제3 도전성 패드(113)로부터, 제3 비아(123), 제3 전극(141), 및 제2 마이크로 LED 소자(140) 내부에 포함된 발광 부품(미도시)를 거쳐, 제4 전극(142), 제4 비아(124), 제4 도전성 패드(114), 및 그라운드 영역(미도시)으로 연결되는 폐회로를 구성할 수 있다.
다양한 실시 예에서, 제1 전극(131)과 제2 전극(132) 사이, 및 제3 전극(141)과 제4 전극(142) 사이에는 소정의 전위차가 형성될 수 있다. 이 때, 상기 전위 차는 마이크로 LED 소자(130, 140)를 발광시키기 위한 전압 신호에 대응될 수 있다.
도시된 실시 예에서, 마이크로 LED 소자의 실장 구조(100)는 제2 레이어(120)에 형성된 제5 비아(129)를 더 포함할 수 있다. 제5 비아(129)는 제1 비아(121), 제2 비아(122), 제3 비아(123), 제4 비아(124)와 전기적으로 절연될 수 있다. 도면을 참조하면, 제5 비아(129)는 제1 레이어(110)에 형성된 도전성 패드(111, 112, 113, 114), 또는 마이크로 LED 소자(130, 140)에 포함된 전극(131, 132, 141, 142)과 접촉하지 않을 수 있다. 즉, 제5 비아(129)는 마이크로 LED 소자(130, 140)의 작동과 관련되지 않을 수 있다. 제5 비아(129)는 앞서 설명한 폐회로를 구성하지 않을 수 있다. 다만, 제5 비아(129)는 다른 비아들과 마찬가지로 도전성 물질을 포함할 수 있다.
도 5 및 도 6에서 후술하는 바와 같이, 제1 내지 제5 비아(121, 122, 123, 124, 129)는 제2 레이어(120)에 형성된 복수의 홀에 도전성 물질이 채워짐으로써 형성될 수 있다. 다만, 상기 복수의 비아들 중 일부(예: 제1 내지 제4 비아(121, 122, 123, 124))는 마이크로 LED 소자(130, 140)의 전극과 접촉하고 나머지 일부(예: 제5 비아(129))는 마이크로 LED 소자(130, 140)와 전기적으로 연결되지 않을 수 있다. 다양한 실시 예에서, 제5 비아(129)의 개수 또는 배열은 마이크로 LED 소자(130, 140)의 크기, 전극(131, 132, 141, 142) 사이의 간격, 및/또는 서브 비아들 사이의 간격에 따라 달라질 수 있다.
도 4는 일 실시 예에 따른 마이크로 LED 소자의 실장 구조의 비아(200)를 도시한 도면이다.
도 4를 참조하면, 비아(200)(예: 도 3에 도시된 제1 비아 내지 제5 비아(121, 122, 123, 124, 129))는 제2 레이어(120)의 내부에 형성된 중심 부분(201), 중심 부분(201)과 마이크로 LED 소자(예: 도 3에 도시된 제1 마이크로 LED 소자(130))의 전극(131, 132) 사이에 형성된 제1 부분(202), 및 중심 부분(201)과 제1 레이어(예: 도 3의 제1 레이어(110))에 형성된 도전성 패드(111, 112) 사이에 형성된 제2 부분(203)을 포함할 수 있다.
도시된 실시 예에서, 비아(200)는 중심 부분(201), 제1 부분(202), 및 제2 부분(203)에 형성되는 제1 도전성 물질(221), 및 제1 부분(202)과 제2 부분(203)에 주로 형성되는 제2 도전성 물질(222)을 포함할 수 있다. 일례로, 제1 도전성 물질(221)은 주로 중심 부분(201)에 형성되며 중심 부분(201)으로부터 제1 부분(202) 또는 제2 부분(203)으로 갈수록 적게 형성될 수 있다.
다양한 실시 예에서, 제1 도전성 물질(221)은 금속 물질을 포함할 수 있다. 상기 금속 물질은 구리(Cu), 니켈(Ni), 및 은(Ag) 중 적어도 하나를 포함할 수 있다. 제2 도전성 물질(222)은 솔더 물질을 포함할 수 있다. 상기 솔더 물질은 주석(Sn), 납(Pb), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 비스무스(Bi) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
도 4를 참조하면, 비아(200)는 제2 레이어(120)에 형성된 비아 홀(210), 및 비아 홀(210)의 내부에 포함된 도전성 물질(221, 222)로 이루어진 도전성 필라(220)를 포함할 수 있다. 도전성 물질(221, 222)은 금속 물질을 포함하는 제1 도전성 물질(221) 및 솔더 물질을 포함하는 제2 도전성 물질(222)을 포함할 수 있다. 비아 홀(210)은 제2 레이어(120)의 제1 면(1201)에 제1 개구(204)를 형성하고 제2 레이어(120)의 제2 면(1202)에 제2 개구(205)를 형성할 수 있다.
도전성 필라(220)는 제1 개구(204)를 통해 제2 레이어(120)의 제1 면(1201)으로 노출되는 제1 접촉면(2021)과 제2 개구(205)를 통해 제2 레이어(120)의 제2 면(1202)으로 노출되는 제2 접촉면(2031)을 형성할 수 있다. 이 때, 솔더 물질의 일부는 제1 접촉면(2021) 및 제2 접촉면(2031)에 형성되고 금속 물질은 제1 접촉면(2021)과 제2 접촉면(2031) 사이에 형성될 수 있다.
다양한 실시 예에서, 상기 제1 접촉면(2021) 및 상기 제2 접촉면(2031)은 각각 제1 개구(204) 및 제2 개구(205)의 주변 영역과 함께 실질적으로 동일 평면을 형성할 수 있다.
다양한 실시 예에서, 금속 물질에 대한 솔더 물질의 비율은 제1 접촉면(2021) 및 제2 접촉면(2031)에 인접할수록 크게 형성될 수 있다. 금속 물질로 이루어진 중심 부분(201)과 접촉면(2021, 2031) 사이에는 금속 물질의 원소 및 솔더 물질의 원소가 소정의 비율로 섞인 혼합물 및/또는 화합물이 형성될 수 있다.
다양한 실시 예에서, 도전성 필라(220)는 적어도 두 개의 도전성 물질(예: 금속 물질, 또는 솔더 물질)을 포함할 수 있다. 이 때, 도전성 필라(220)의 일 단부에 형성되는 제1 접촉면(2021)을 포함하는 제1 부분(202)과, 도전성 필라(220)의 타 단부에 형성되는 제2 접촉면(2031)을 포함하는 제2 부분(203)은 금속 물질에 대한 솔더 물질의 비율이 중심 부분(201)에 비해 크게 형성되고, 중심 부분(201)에는 금속 물질에 대한 솔더 물질의 비율이 작게 형성될 수 있다.
다양한 실시 예에서, 도전성 필라(220)는 금속 물질에 대한 솔더 물질의 비율이 제2 레이어(120)의 표면(예: 제1 면(1201), 제2 면(1202)) 측으로 갈수록 증가하도록 형성될 수 있다.
어떤 실시 예에서, 비아(200)는 제1 방향으로 형성된 비아 홀(210)과 비아 홀(210) 내부에 형성된 도전성 필라(220)를 포함할 수 있다. 이 때, 도전성 필라(220)는 전체적으로 금속 물질을 포함하고, 도전성 필라(220)의 상기 제1 방향 양 단부 부분(예: 제1 부분(202), 제2 부분(203))은 솔더 물질을 더 포함할 수 있다.
도 5는 일 실시 예에 따른 마이크로 LED 소자의 실장 구조의 제2 레이어(예: 필름) 제조 방법의 일 예시를 도시한 도면이다.
도 5를 참조하면, 501에서 필름(510)의 제1 면에는 제1 커버 레이어(511)가 형성되고, 필름(510)의 제2 면에는 제2 커버 레이어(512)가 형성될 수 있다. 이 때, 상기 제1 커버 레이어(511) 및 상기 제2 커버 레이어(512)는 필름(510)과 다른 재질로 이루어질 수 있다. 이 때, 필름(510), 제1 커버 레이어(511), 및 제2 커버 레이어(512)는 503 및/또는 505에서 이루어지는 도금 공정에서 손상되지 않는 내화학성을 가질 수 있다. 일례로, 필름(510)은 PI, 또는 PET와 같은 폴리머 물질을 포함할 수 있다. 일례로, 필름(510)은 양극 산화 알루미늄(Anodic Aluminum Oxide)과 같은 다공성 물질을 포함할 수 있다. 일례로, 필름(510)은 다공성 세라믹을 포함할 수 있다. 일례로, 필름(510)은 비도전성의 글래스를 포함할 수 있다.
502에서, 제1 커버 레이어(511), 필름(510), 및 제2 커버 레이어(512)를 관통하는 비아 홀(513)이 형성될 수 있다. 비아 홀(513)은 레이저 에칭, 또는 레이저 드릴링을 통해 형성될 수 있다. 이 때, 비아 홀(513)의 직경은 필름(510)에 실장되는 마이크로 소자(예: 마이크로 LED 소자)의 전극 크기에 따라 결정될 수 있다. 구체적으로, 비아 홀(513)은 상기 전극이 적어도 두 개의 비아 홀(513)에 대응되도록 형성될 수 있다. 이로써 비아를 통한 마이크로 소자와의 전기적 연결의 신뢰성을 확보할 수 있다.
503에서, 상기 비아 홀(513)에는 금속 물질(520)이 채워질 수 있다. 이 때, 금속 물질(520)은 비아 홀(513)의 내부에 도금 공정을 통해 도금되거나, 또는 비아 홀(513)에 페이스트와 함께 삽입되는 공정을 통해 상기 비아 홀(513)의 내부에 형성될 수 있다. 이 때, 503에서 비아 홀(513) 중 일부에는 금속 물질(520)이 비아 홀(513)로부터 커버 레이어(511, 512)의 표면으로 넘쳐 형성된 비아(522)와, 금속 물질(520)이 비아 홀(513)에 충분히 채워지지 않아 공극이 형성된 비아(522)를 포함할 수 있다.
504에서, 필름(510)의 제1 면에 형성된 제1 커버 레이어(511)와 필름(510)의 제2 면에 형성된 제2 커버 레이어(512)가 제거될 수 있다. 이로써, 금속 물질(520)이 비아 홀(513) 내부로부터 커버 레이어(511, 512)의 표면까지 연장된 비아(521), 및/또는 공극이 형성된 비아(522)는 일정한 높이로 채워진 비아 홀(513)에 금속 물질(520)을 포함하는 비아로 형성될 수 있다. 이 때, 상기 일정한 높이는 필름(510)의 두께와 대응될 수 있다. 이 때, 상기 일정한 높이로 채워진 금속 물질(520)은 도전성 필라를 형성할 수 있다.
505에서, 금속 물질(520)의 일부가 솔더 물질(530)로 치환될 수 있다. 비아 홀(513)의 양 단부 부분에 형성된 금속 물질(520)이 솔더 물질(530)로 치환될 수 있다. 상기 치환은 도금 공정을 통해 이루어질 수 있다. 치환은 솔더 물질(530)의 원자가 금속 물질(520)의 원자가 제거된 자리에 결합되도록 수행될 수 있다. 이로써, 비아 홀(513)은 내부에 솔더 물질(530)을 더 포함함에도 비아 홀(513) 내부에 형성된 도전성 필라의 높이가 필름(510)의 두께와 실질적으로 대응될 수 있다. 이 때, 솔더 물질(530)은 주석(Sn), 납(Pb), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 비스무스(Bi) 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
도 6은 일 실시 예에 따른 마이크로 LED 소자의 실장 구조의 제2 레이어(예: 필름)의 제조 방법의 다른 예시를 도시한 도면이다.
도 6을 참조하면, 601에서 제1 면에 커버 레이어(611)가 형성되는 필름(610)에는 커버 레이어(611)와 필름(610)을 관통하는 비아 홀(613)이 형성될 수 있다. 이 때, 601에 도시된 필름(610)과 커버 레이어(611)는 도 5의 501 및 502 공정을 거친 후 제2 커버 레이어(예: 도 5의 제2 커버 레이어(512))만 제거된 상태일 수 있다.
602에서, 필름(610)의 제2 면에는 시드 레이어(612)가 증착될 수 있다. 시드 레이어(612)는 물리 증착(PVD), 또는 화학 증착(CVD)으로 형성될 수 있다.
603에서, 비아 홀(613)에는 금속 물질(620)이 채워질 수 있다. 이 때, 금속 물질(620)은 비아 홀(613)의 내부에 도금 공정을 통해 도금되거나, 또는 비아 홀(613)에 페이스트와 함께 삽입되는 공정을 통해 상기 비아 홀(613)의 내부에 형성될 수 있다.
604에서 비아 홀(613) 중 일부에는 금속 물질(620)이 비아 홀(613)로부터 커버 레이어(611)의 표면으로 넘쳐 형성된 비아(621)와, 금속 물질(620)이 비아 홀(613)에 충분히 채워지지 않아 공극이 형성된 비아(622)를 포함할 수 있다. 도 5의 504에서와 달리, 필름(610)의 제1 면에 형성된 개구를 통해서만 금속 물질(620)이 채워질 수 있다.
605에서, 필름(610)의 제1 면에 형성된 커버 레이어(611)와 필름(610)의 제2 면에 형성된 시드 레이어(612)가 제거될 수 있다. 이로써, 금속 물질(620)이 커버 레이어(611)의 표면까지 연장된 비아(621), 및/또는 공극이 형성된 비아(622)는 비아 홀(613)에 일정한 높이로 채워진 금속 물질(620)을 포함하는 비아로 형성될 수 있다. 이 때, 상기 금속 물질(620)의 일정한 높이는 필름(610)의 두께와 대응될 수 있다. 이 때, 상기 일정한 높이로 채워진 금속 물질(620)은 도전성 필라를 형성할 수 있다.
606에서, 시드 레이어(612)가 제거된 필름(610)에 솔더 물질(630)을 포함하는 도금 공정이 수행될 수 있다. 비아 홀(613)의 양 단부 부분에 형성된 금속 물질(620)은 솔더 물질(630)로 치환될 수 있다. 이로써, 비아 홀(613)은 내부에 솔더 물질(630)을 더 포함함에도 비아 홀(613) 내부에 형성된 도전성 필라의 높이가 필름(610)의 두께와 실질적으로 대응될 수 있다. 이 때, 솔더 물질(630)은 주석(Sn), 납(Pb), 구리(Cu), 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및/또는 B 중 적어도 하나", "A, B 또는 C" 또는 "A, B 및/또는 C 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다.
본 문서에서, "~하도록 설정된(adapted to or configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다. 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다. 예를 들면, 문구 "A, B, 및 C를 수행하도록 설정된 (또는 구성된) 프로세서"는 해당 동작들을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 AP)를 의미할 수 있다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어(firmware)로 구성된 유닛(unit)을 포함하며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. "모듈"은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수 있다. "모듈"은 기계적으로 또는 전자적으로 구현될 수 있으며, 예를 들면, 어떤 동작들을 수행하는, 알려졌거나 앞으로 개발될, ASIC(application-specific integrated circuit) 칩, FPGAs(field-programmable gate arrays), 또는 프로그램 가능 논리 장치를 포함할 수 있다.
다양한 실시 예들에 따른 장치(예: 모듈들 또는 그 기능들) 또는 방법(예: 동작들)의 적어도 일부는 프로그램 모듈의 형태로 컴퓨터로 판독 가능한 저장 매체에 저장된 명령어로 구현될 수 있다. 상기 명령어가 프로세서에 의해 실행될 경우, 프로세서가 상기 명령어에 해당하는 기능을 수행할 수 있다. 컴퓨터로 판독 가능한 기록 매체는, 하드디스크, 플로피디스크, 마그네틱 매체(예: 자기테이프), 광기록 매체(예: CD-ROM, DVD, 자기-광 매체(예: 플롭티컬 디스크), 내장 메모리 등을 포함할 수 있다. 명령어는 컴파일러에 의해 만들어지는 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다.
다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램 모듈) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소를 더 포함할 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램 모듈)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따른 모듈, 프로그램 모듈 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱(heuristic)하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
100: 마이크로 LED 소자의 실장 구조 110: 제1 레이어
120: 제2 레이어 130: 마이크로 LED 소자
121: 제1 비아 122: 제2 비아
131: 제1 전극 132: 제2 전극
111: 제1 도전성 패드 112: 제2 도전성 패드
200: 비아 210: 비아 홀
220: 도전성 필라 221: 제1 도전성 물질
222: 제2 도전성 물질

Claims (20)

  1. 마이크로 LED 소자를 실장하기 위한 마이크로 LED 소자의 실장 구조로서,
    표면에 도전성 패드가 형성되는 제1 레이어;
    제1 면, 상기 제1 면에 대향하되 상기 제1 레이어의 상기 표면에 배치되는 제2 면, 및 상기 제1 레이어의 상기 도전성 패드로부터 상기 제1 면까지 연장되며 내부에 도전성 물질을 포함하는 비아 홀을 포함하는 제2 레이어; 및
    상기 비아 홀 내부에 포함된 상기 도전성 물질과 전기적으로 연결되도록, 상기 제2 레이어의 상기 제1 면에 배치되는 마이크로 LED 소자;를 포함하고,
    상기 비아 홀은 상기 제2 레이어의 상기 제1 면에 상기 도전성 물질이 형성된 제1 개구를 형성하고,
    상기 제1 면을 형성하는 상기 도전성 물질은 상기 제2 레이어의 상기 제1 면의 일부에 도전성 영역을 형성하고,
    상기 도전성 영역과 상기 도전성 영역의 주변 영역은 실질적으로 평면을 형성하고,
    상기 도전성 물질은 상기 비아 홀의 적어도 일부에 포함된 제1 도전성 물질, 및 상기 제1 도전성 물질과 다른 제2 도전성 물질을 포함하고,
    상기 도전성 영역은 상기 제2 도전성 물질을 더 포함하고
    상기 비아 홀은 상기 마이크로 LED 소자에 인접한 제1 부분, 상기 도전성 패드에 인접한 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이에 형성되는 제3 부분을 포함하고,
    상기 제1 부분, 상기 제2 부분, 및 상기 제3 부분은 상기 제1 도전성 물질을 포함하고,
    상기 제1 부분 및 상기 제2 부분은 상기 제2 도전성 물질을 더 포함하고,
    상기 제1 부분은 상기 제2 레이어의 상기 제1 면으로 갈수록 상기 제1 도전성 물질에 대한 상기 제2 도전성 물질의 비율이 높아지고,
    상기 제2 부분은 상기 제2 레이어의 상기 제2 면으로 갈수록 상기 제1 도전성 물질에 대한 상기 제2 도전성 물질의 비율이 높아지는 마이크로 LED 소자의 실장 구조.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 도전성 영역은 상기 마이크로 LED 소자와 전기적으로 연결되는 마이크로 LED 소자의 실장 구조.
  6. 청구항 1에 있어서,
    상기 제2 레이어의 상기 제1 면은 제1 방향을 향하도록 형성되고,
    상기 비아 홀은 상기 제2 레이어의 상기 제2 면으로부터 상기 제2 레이어의 상기 제1 면까지 상기 제1 방향으로 연장되는 마이크로 LED 소자의 실장 구조.
  7. 청구항 1에 있어서,
    상기 제2 도전성 물질은 주석(Sn), 납(Pb), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 비스무스(Bi) 및 니켈(Ni) 중 적어도 하나를 포함하는 솔더 물질을 포함하는 마이크로 LED 소자의 실장 구조.
  8. 청구항 1에 있어서,
    상기 제1 도전성 물질은 구리(Cu), 니켈(Ni), 및 은(Ag) 중 적어도 하나를 포함하는 마이크로 LED 소자의 실장 구조.
  9. 청구항 1에 있어서,
    상기 도전성 패드는 제1 도전성 패드와 상기 제1 도전성 패드와 전기적으로 절연된 제2 도전성 패드를 포함하고,
    상기 도전성 영역은 제1 도전성 영역과 상기 제1 도전성 영역과 전기적으로 절연된 제2 도전성 영역을 포함하고,
    상기 비아 홀은 상기 제1 도전성 영역 및 상기 제1 도전성 패드를 전기적으로 연결하는 제1 비아 홀, 및 상기 제2 도전성 영역 및 상기 제2 도전성 패드를 전기적으로 연결하는 제2 비아 홀을 포함하는 마이크로 LED 소자의 실장 구조.
  10. 청구항 9에 있어서,
    상기 제1 비아 홀, 및 상기 제2 비아 홀 각각은 복수개로 형성되는 마이크로 LED 소자의 실장 구조.
  11. 청구항 9에 있어서,
    상기 제1 레이어는 그라운드 영역을 포함하고,
    상기 제1 도전성 패드 및 상기 제2 도전성 패드 중 어느 하나는 상기 그라운드 영역과 전기적으로 연결되는 마이크로 LED 소자의 실장 구조.
  12. 청구항 1에 있어서,
    상기 마이크로 LED 소자는 상기 제2 레이어의 상기 제1 면을 위에서 볼 때, 제1 변, 및 상기 제1 변과 소정의 각도로 연결되는 제2 변이 각각 100 마이크로미터 이하로 형성되고,
    상기 비아 홀은 직경이 20 마이크로미터 이하로 형성되는 마이크로 LED 소자의 실장 구조.
  13. 청구항 1에 있어서,
    상기 도전성 영역은 상기 비아 홀의 단면과 실질적으로 대응되는 형상으로 형성되는 마이크로 LED 소자의 실장 구조.
  14. 청구항 1에 있어서,
    상기 제1 레이어는 인쇄 회로 기판, 웨이퍼, 및 글라스 중 적어도 하나를 포함하고,
    상기 제2 레이어는 상기 제1 레이어의 상기 표면에 부착되는 필름을 포함하는 마이크로 LED 소자의 실장 구조.
  15. 전극을 포함하는 마이크로 LED 소자;
    제1 면에 도전성 패드가 형성되는 베이스;
    상기 마이크로 LED 소자가 배치되는 제1 면, 및 상기 베이스의 상기 제1 면에 배치되는 제2 면을 포함하는 필름; 및
    상기 필름의 상기 제1 면에 제1 개구를 형성하고 상기 필름의 제2 면에 제2 개구를 형성하도록 상기 필름을 관통하는 비아 홀과, 상기 비아 홀의 내부에 형성되며 적어도 두 개의 도전성 물질을 포함하는 도전성 필라를 포함하는 비아;를 포함하고,
    상기 도전성 필라는 양 단부에 형성되며, 상기 제1 개구를 통해 상기 전극과 접촉되는 제1 단부면 및 상기 제2 개구를 통해 상기 도전성 패드와 접촉되는 제2 단부면을 포함하고,
    상기 제1 단부면은 상기 필름의 상기 제1 면의 상기 제1 개구의 주변 영역과 실질적으로 동일 평면을 형성하고,
    상기 제2 단부면은 상기 필름의 상기 제2 면의 상기 제2 개구의 주변 영역과 실질적으로 동일 평면을 형성하고,
    상기 도전성 필라는 제1 단부면에 인접한 제1 부분과 상기 제2 단부면에 인접한 제2 부분과 상기 제1 부분과 상기 제2 부분 사이의 제3 부분을 포함하고,
    상기 적어도 두 개의 도전성 물질은
    상기 제1 부분, 상기 제2 부분, 및 상기 제3 부분에 형성되는 금속 물질, 및 상기 제1 부분, 및 상기 제2 부분에 형성되는 솔더 물질을 포함하고,
    상기 도전성 필라는,
    상기 제3 부분으로부터 상기 제1 부분 또는 상기 제2 부분으로 갈수록 상기 금속 물질에 대한 상기 솔더 물질의 비율이 증가하도록 형성되는 마이크로 LED 소자의 실장 구조.
  16. 삭제
  17. 청구항 15에 있어서,
    상기 도전성 필라의 연장 길이는 상기 필름의 두께와 실질적으로 대응되는 마이크로 LED 소자의 실장 구조.
  18. 청구항 15에 있어서,
    상기 마이크로 LED 소자에 포함된 전극은, 제1 전극 및 제2 전극을 포함하고,
    상기 베이스에 형성된 도전성 패드는, 상기 제1 전극과 연결되는 제1 도전성 패드 및 상기 제2 전극과 연결되는 제2 도전성 패드를 포함하고
    상기 비아는, 상기 제1 전극과 상기 제1 도전성 패드를 연결하는 제1 비아 및 상기 제2 전극과 상기 제2 도전성 패드를 연결하는 제2 비아를 포함하는 마이크로 LED 소자의 실장 구조.
  19. 청구항 18에 있어서,
    상기 베이스는 그라운드 영역을 포함하고,
    상기 제1 도전성 패드 및 상기 제2 도전성 패드 중 어느 하나는 상기 그라운드 영역과 전기적으로 연결되는 마이크로 LED 소자의 실장 구조.
  20. 청구항 15에 있어서,
    상기 비아는 상기 전극과 상기 도전성 패드를 전기적으로 연결하는 복수의 서브 비아를 포함하는 마이크로 LED 소자의 실장 구조.
KR1020180137505A 2018-11-09 2018-11-09 마이크로 led 소자의 실장 구조 KR102658460B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180137505A KR102658460B1 (ko) 2018-11-09 2018-11-09 마이크로 led 소자의 실장 구조
EP19882022.7A EP3844817A4 (en) 2018-11-09 2019-11-08 MOUNTING STRUCTURE FOR MOUNTING MICRO-LED
US16/678,106 US11621381B2 (en) 2018-11-09 2019-11-08 Mounting structure for mounting micro LED
PCT/KR2019/015168 WO2020096415A1 (en) 2018-11-09 2019-11-08 Mounting structure for mounting micro led
CN201980070939.6A CN112913026A (zh) 2018-11-09 2019-11-08 用于安装微型led的安装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137505A KR102658460B1 (ko) 2018-11-09 2018-11-09 마이크로 led 소자의 실장 구조

Publications (2)

Publication Number Publication Date
KR20200053955A KR20200053955A (ko) 2020-05-19
KR102658460B1 true KR102658460B1 (ko) 2024-04-18

Family

ID=70550764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137505A KR102658460B1 (ko) 2018-11-09 2018-11-09 마이크로 led 소자의 실장 구조

Country Status (5)

Country Link
US (1) US11621381B2 (ko)
EP (1) EP3844817A4 (ko)
KR (1) KR102658460B1 (ko)
CN (1) CN112913026A (ko)
WO (1) WO2020096415A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608888B1 (ko) * 2019-06-04 2023-12-01 (주)포인트엔지니어링 전기접속용 양극산화막 및 광소자 디스플레이 및 광소자 디스플레이 제조 방법
US20220231209A1 (en) * 2021-01-19 2022-07-21 Innostar Service Inc. Led display
US20230352492A1 (en) * 2021-03-19 2023-11-02 Beijing Boe Technology Development Co., Ltd. Light-emitting substrate and display device
KR102501887B1 (ko) * 2021-04-20 2023-02-20 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 능동화소 ic를 포함하는 발광 소자 픽셀 패키지 및 그 패키징 방법
KR20230024650A (ko) * 2021-08-12 2023-02-21 (주)포인트엔지니어링 마이크로 범프, 이를 구비하는 전기 연결용 인터포저, 반도체 패키지, 다단 적층형 반도체 소자 및 디스플레이

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359319A (ja) 2001-05-31 2002-12-13 Kyocera Corp 電気素子内蔵配線基板およびその製法
US20100275987A1 (en) 2006-12-26 2010-11-04 Kyocera Corporation Solar Cell and Solar Cell Manufacturing Method
JP2015028967A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体発光素子及び発光装置
WO2018175338A1 (en) * 2017-03-20 2018-09-27 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices by stacking strata of micro leds

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040224148A1 (en) 2003-05-08 2004-11-11 Hitoshi Matsunaga Anisotropically conductive sheet
US7446545B2 (en) 2003-05-08 2008-11-04 Unitechno Inc. Anisotropically conductive sheet
KR101060861B1 (ko) 2003-06-06 2011-08-31 스미토모덴키고교가부시키가이샤 천공된 다공질 수지기재 및 천공 내부벽면을 도전화한다공질 수지기재의 제조방법
TWI255466B (en) * 2004-10-08 2006-05-21 Ind Tech Res Inst Polymer-matrix conductive film and method for fabricating the same
TWI287805B (en) 2005-11-11 2007-10-01 Ind Tech Res Inst Composite conductive film and semiconductor package using such film
KR100980454B1 (ko) 2009-11-02 2010-09-07 한국과학기술원 전도성 패턴 필름의 접합 방법
KR101630152B1 (ko) * 2010-02-24 2016-06-14 엘지디스플레이 주식회사 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
CN105932020B (zh) * 2010-07-30 2019-03-15 晶元光电股份有限公司 整合式发光装置
US20120032337A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Flip Chip Substrate Package Assembly and Process for Making Same
CN102376845A (zh) * 2010-08-17 2012-03-14 展晶科技(深圳)有限公司 发光二极管的封装结构
US8975751B2 (en) * 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates
KR20160039481A (ko) 2014-10-01 2016-04-11 삼성전기주식회사 이방 전도성 필름 및 그 제조방법 및 이를 이용한 인쇄회로기판
US20160163940A1 (en) 2014-12-05 2016-06-09 Industrial Technology Research Institute Package structure for light emitting device
US20180022968A1 (en) 2015-03-20 2018-01-25 Dexerials Corporation Anisotropic conductive film and connection structure
CN108140688B (zh) * 2015-09-28 2021-01-29 曜晟光电有限公司 半导体结构
DE102016100351B4 (de) * 2016-01-11 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
WO2017146477A1 (ko) * 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
JP2017157724A (ja) 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法
WO2017171812A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Micro light emitting diode
TW201921739A (zh) * 2016-06-23 2019-06-01 億光電子工業股份有限公司 發光二極體
JP2018067483A (ja) 2016-10-20 2018-04-26 ヤマハ株式会社 異方導電性シート、電気検査ヘッド、電気検査装置及び異方導電性シートの製造方法
CN110100309A (zh) * 2016-12-23 2019-08-06 株式会社流明斯 微型led模块及其制造方法
KR102018616B1 (ko) 2017-07-04 2019-09-06 삼성전자주식회사 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359319A (ja) 2001-05-31 2002-12-13 Kyocera Corp 電気素子内蔵配線基板およびその製法
US20100275987A1 (en) 2006-12-26 2010-11-04 Kyocera Corporation Solar Cell and Solar Cell Manufacturing Method
JP2015028967A (ja) * 2013-07-30 2015-02-12 株式会社東芝 半導体発光素子及び発光装置
WO2018175338A1 (en) * 2017-03-20 2018-09-27 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices by stacking strata of micro leds

Also Published As

Publication number Publication date
KR20200053955A (ko) 2020-05-19
CN112913026A (zh) 2021-06-04
US20200152845A1 (en) 2020-05-14
EP3844817A4 (en) 2021-11-17
EP3844817A1 (en) 2021-07-07
US11621381B2 (en) 2023-04-04
WO2020096415A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
KR102658460B1 (ko) 마이크로 led 소자의 실장 구조
CN107731864B (zh) 微发光二极管显示器和制作方法
KR102060471B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
US9101048B2 (en) Printed wiring board and method of manufacturing printed wiring board
US20100032705A1 (en) Light emitting diode package and method of manufacturing the same
US8487339B2 (en) Light-emitting diode chip package body and method for manufacturing same
US10170674B2 (en) LED device
KR20070075313A (ko) 발광 장치의 제조 방법
JP2018019032A (ja) 発光装置の製造方法
KR20190129178A (ko) 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법
WO2015151401A1 (ja) 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法
JP2009277705A (ja) パッケージ発光部品およびその製造法
KR20090010445A (ko) 발광 소자 패키지 및 그 제조방법
JP2006019319A (ja) 発光ダイオード組立体および発光ダイオード組立体の製造方法
US20220231198A1 (en) Substrate structure and electronic device
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
JP6822442B2 (ja) 発光装置およびその製造方法
KR100609971B1 (ko) 발광 소자 패키지 및 그의 제조 방법
US10522730B2 (en) LED lighting apparatus
KR101106267B1 (ko) 방열 구조체, 그 제조 방법 및 이를 구비한 발광 소자 패키지
KR102439186B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US20180182695A1 (en) Package for semiconductor device and semiconductor device
US8168537B2 (en) Semiconductor component and assumbly with projecting electrode
JP2008085088A (ja) 配線基板とそれを用いた半導体装置
KR102530795B1 (ko) 엘이디 패키지를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right