KR20090067453A - 반도체 소자 및 그의 제조 방법 - Google Patents

반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20090067453A
KR20090067453A KR1020070135129A KR20070135129A KR20090067453A KR 20090067453 A KR20090067453 A KR 20090067453A KR 1020070135129 A KR1020070135129 A KR 1020070135129A KR 20070135129 A KR20070135129 A KR 20070135129A KR 20090067453 A KR20090067453 A KR 20090067453A
Authority
KR
South Korea
Prior art keywords
metal
semiconductor device
insulating layer
metal wires
layer
Prior art date
Application number
KR1020070135129A
Other languages
English (en)
Inventor
박경민
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070135129A priority Critical patent/KR20090067453A/ko
Priority to CNA2008101851015A priority patent/CN101465317A/zh
Priority to US12/334,507 priority patent/US20090160004A1/en
Publication of KR20090067453A publication Critical patent/KR20090067453A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 소자 및 그의 제조 방법이 개시된다. 이 방법은 반도체 기판상에 형성된 하부 구조 위에 금속층을 형성하는 단계와, 금속층을 사진 및 식각 공정에 의해 패터닝하여 서로 이웃하는 금속 배선들을 형성하는 단계와, 금속 배선들 사이에 보이드를 생성하면서 금속 배선들을 포함하는 하부 구조상의 전면에 절연층을 형성하는 단계 및 금속 배선 및 보이드를 갖는 절연층을 열 처리하는 단계를 구비하는 것을 특징으로 한다. 그러므로, 서로 다른 열 팽창 계수의 차이에 기인하여 소결시 금속 배선의 열 팽창에 대한 버퍼로서 보이드를 사용하므로, 금속 배선으로부터 절연막이 떨어져서 야기되는 블리스터 현상의 발생을 방지할 수 있고, 이미지 센서에서 소결에 의해서 암 신호 특성을 확보하면서도 블리스터를 발생시키지 않도록 하여 이미지 센서의 광 효율 특성을 향상시킬 수 있는 효과를 갖는다.
반도체 소자, 금속 배선, 보이드(void), 블리스터(blister)

Description

반도체 소자 및 그의 제조 방법{Semiconductor device and method for manufacturing the device}
본 발명은 이미지 센서(image sensor) 또는 플래시 메모리(flash memory) 등의 반도체 소자에 관한 것으로서, 특히 반도체 소자 및 그의 제조 방법에 관한 것이다.
이미지 센서 같은 반도체 소자의 경우, 암 신호(Dark signal) 특성을 향상시키기 위해, 마이크로 렌즈(ML:MicroLens)를 형성 후 소결(sinter) 공정을 수행한다.
도 1a 내지 도 1e들은 반도체 소자인 이미지 센서의 평면 사진들이다.
마이크로 렌즈를 형성한 후, 이미지 센서를 대해 450℃의 온도로 소결시킬 경우, 금속 배선(metal line)과 절연층인 산화막(oxide) 간의 스트레스(stress) 차이가 존재한다. 왜냐하면, 금속 배선과 산화막은 열 팽창 계수의 서로 다르기 때문이다. 이러한 스트레스 차이로 인해 도 1a 내지 도 1e에 도시된 바와 같이 금속 배선으로부터 산화막이 떨어지는 블리스터(blister) 현상(10, 12, 14, 16 및 18)이 발생할 수 있다. 빛에 민감한 이미지 센서의 경우, 이러한 산화막 파티클(oxide particle)들은 화소의 포토 다이오드 영역 등으로 이동하여 광 효율을 저하시키는 요인으로 작용할 수 있는 문제점이 있다.
도 2는 소결 공정에서, 온도와 시간에 따른 암 신호 변화 특성을 나타내는 그래프로서, 횡축은 웨이퍼(wafer) 라트(lot)을 나타내고, 종축은 암 신호의 측정치를 각각 나타낸다.
도 2를 참조하면, 반도체 이미지 센서에서 소결 온도를 400℃의 온도(20)로부터 450℃의 온도(22)로부터 올리게 되면, 짧은 시간에서도 암 신호 특성이 50% 가량으로 향상됨을 알 수 있다. 그러나, 소결 온도를 올릴 경우 암 신호 특성이 향상되는 반면, 블리스터 현상은 더욱 심화되게 되는 문제점이 있다. 왜냐하면, 소결 온도를 올릴수록 금속 배선과 산화막간의 스트레스 차이는 더 벌어지기 때문이다.
본 발명이 이루고자 하는 기술적 과제는, 소결 등의 열 처리에 의해 금속과 절연막이 분리되는 블리스터 현상을 방지할 수 있는 반도체 소자 및 그의 제조 방법을 제공하는 데 있다.
상기 과제를 이루기 위한 본 발명에 의한 반도체 소자의 제조 방법은, 반도체 기판상에 형성된 하부 구조 위에 금속층을 형성하는 단계와, 상기 금속층을 사진 및 식각 공정에 의해 패터닝하여 서로 이웃하는 금속 배선들을 형성하는 단계와, 상기 금속 배선들 사이에 보이드를 생성하면서, 상기 금속 배선들을 포함하는 상기 하부 구조상의 전면에 절연층을 형성하는 단계 및 상기 금속 배선 및 상기 보이드를 갖는 절연층을 열 처리하는 단계로 이루어지는 것이 바람직하다.
또는, 상기 과제를 이루기 위한 본 발명에 의한 반도체 소자는, 반도체 기판 위에 형성된 하부 구조 위에 형성되는 서로 이웃하는 금속 배선들 및 상기 금속 배선들 사이에 형성되며, 상기 이웃하는 금속 배선들 사이에 보이드를 갖는 절연층으로 구성되고, 상기 금속 배선과 상기 보이드를 갖는 절연층은 열처리를 경험하는 것이 바람직하다.
본 발명에 의한 반도체 소자 및 그의 제조 방법은 금속 배선 사이의 절연층에 보이드를 의도적으로 형성하여, 서로 다른 열 팽창 계수의 차이에 기인하여 소 결시 금속 배선의 열 팽창에 대한 버퍼로서 보이드를 사용하므로, 금속 배선으로부터 절연막이 떨어져서 야기되는 블리스터 현상의 발생을 방지할 수 있고, 이미지 센서에서 소결에 의해서 암 신호 특성을 확보하면서도 블리스터를 발생시키지 않도록 하여 이미지 센서의 광 효율 특성을 향상시킬 수 있는 효과를 갖는다.
이하, 본 발명에 의한 반도체 소자의 실시예를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 3a 및 도 3b는 본 발명의 반도체 소자의 단면도 및 일반적인 반도체 소자의 단면도를 각각 나타낸다.
도 3a를 참조하면, 본 발명에 의한 금속 배선들(60A, 60B 및 60C)은 반도체 기판(미도시) 위에 형성된 하부 구조(50) 위에 서로 이웃하여 형성된다. 절연층(74)은 금속 배선들(60A 및 60B) 사이에 형성되고, 절연층(76)은 금속 배선들(60B 및 60C) 사이에 형성되어 있다. 절연층(74 및 76)은 층간 절연막(IMD:Inter Metal Dielectric)을 의미할 수 있다.
이때, 이웃하는 금속 배선들(60A 및 60B) 사이의 절연층(74)은 보이드(void)(70)를 갖고, 이웃하는 금속 배선들(60B 및 60C) 사이의 절연층(76)은 보이드(72)를 갖는다.
추후 공정에서, 반도체 기판, 금속 배선들(60A, 60B 및 60C)과 절연층(74 및 76)을 포함하는 칩(chip)을 열처리 즉, 소결(sinter)한다.
도 3b에 도시된 일반적인 반도체 소자의 경우, 하부 구조(40)상에 마련된 금 속 배선들(40 및 42) 사이에 절연층(44)의 간격(d2)이 너무 넓으므로, 절연층(44)을 형성할 때 보이드가 생길 수 없다. 그러므로, 추후 소결 공정에서 금속 배선(40 및 42)과 절연층(44) 간의 열 팽창 계수의 차이로 인해, 금속 배선(40 및 42)으로부터 절연층(44)이 떨어져서 블리스터가 발생될 수 있다.
그러나, 도 3a에 도시된 본 발명에 의한 반도체 소자의 경우, 하부 구조(50)상에 마련된 금속 배선들(60A, 60B 및 60C) 사이에 절연층(74 및 76)의 간격(space)(d1)이 간격(d2) 보다 좁으므로, 절연층(74 및 76)을 형성할 때 보이드(70 및 72)가 생길 수 없다. 따라서, 추후 소결 공정에서 금속 배선(60A 내지 60C)과 절연층(74 및 76) 간에 열 팽창 계수의 차이가 있어 금속 배선(60A 내지 60C)이 팽창해더라도, 보이드(70 및 72)가 그 팽창에 대한 버퍼의 역할을 한다. 따라서, 절연층(74 및 76)이 금속 배선(60A 및 60C)으로부터 떨어지는 문제점을 예방할 수 있다.
전술한 도 3a에 도시된 본 발명에 의한 반도체 소자의 경우 세 개의 금속 배선들(60A, 60B 및 60C)만이 존재하는 것으로 도시되었으나 본 발명은 이에 국한되지 않는다. 즉, 금속 배선은 두 개만 존재할 수도 있고, 네 개 이상으로 존재할 수도 있다. 어느 경우에나, 본 발명에 의한 반도체 소자는 소결에 대비하여 금속 배선들 사이에 형성된 보이드를 의도적으로 갖고 있다.
이하, 본 발명에 의한 반도체 소자의 제조 방법의 실시예들 각각을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 4a 내지 도 4e들은 본 발명의 실시예에 의한 반도체 소자의 제조 방법에 따른 공정 단면도들이다.
도 4a를 참조하면, 반도체 기판(미도시) 상에 형성된 하부 구조(50) 위에 금속층(60)을 형성한다. 예를 들면, 금속층(60)은 알루미늄(Al)으로 이루어질 수 있다.
도 4b 및 도 4c에 도시된 바와 같이, 금속층(60)을 사진 및 식각 공정에 의해 패터닝하여 서로 이웃하는 금속 배선들(60A, 60B 및 60C)을 형성한다.
부연하면, 도 4b에 도시된 바와 같이, 금속층(60)의 상부에 절연층(74 및 76)이 형성될 영역을 오픈하는 식각 마스크층(80)을 형성한다. 여기서, 식각 마스크(80)의 오픈된 폭은 금속 배선들[(60A 및 60B) 또는 (60B 및 60C)] 사이의 간격(d1)에 해당한다. 식각 마스크(80)의 오픈된 폭(d1)을 조정하여, 추후 공정에서 금속 배선들(60A, 60B 및 60C) 사이에 보이드(70 및 72)의 생성 여부 및 생성 정도를 결정할 수 있다. 즉, 식각 마스크(80)의 오픈된 폭을 줄일수록 보이드(70 및 72)가 생성될 확률은 높아진다. 이를 위해, 금속 배선(60A, 60B 및 60C)의 폭 보다 식각 마스크의 오픈된 폭을 더 줄일 수 있다. 예를 들어, 식각 마스크(80)의 오픈된 폭(d1)은 0.09㎛ 내지 0.15㎛가 될 수 있다. 바람직하게는, 식각 마스크(80)의 오픈된 폭(d1)은 0.11㎛가 될 수 있으며, 식각 마스크(80)의 오픈되지 않은 폭 즉, 금속 배선(60A, 60B 및 60C)의 폭을 0.16㎛로 결정할 수 있다.
이후, 도 4c에 도시된 바와 같이 식각 마스크층(80)을 이용한 식각 공정에 의해 금속층(60)을 식각하여 금속 배선들(60A, 60B 및 60C)을 형성할 수 있다.
이와 같이, 금속 배선들(60A, 60B 및 60C)이 형성된 후, 도 4d에 도시된 바 와 같이, 식각 마스크층(80)을 제거한다.
도 4e에 도시된 바와 같이, 금속 배선들(60A, 60B 및 60C)을 포함하는 하부 구조(50)상의 전면에 절연층(90)을 형성한다. 여기서, 절연층(90)은 산화막(oxide)으로 이루어질 수 있다. 금속 배선들(60A, 60B 및 60C) 간의 간격을 좁게 설정하여, 절연층(90)을 금속 배선들(60A, 60B 및 60C) 사이에 매립할 때, 금속 배선들(60A, 60B 및 60C) 사이에 보이드(70 및 72)가 생성되도록 한다.
이후, 도 4e에 도시된 절연층(90)을 금속 배선(60A, 60B 및 60C)이 노출될때 까지 화학적 기계적 연마(CMP:Chemical Mechanical Polarization) 공정에 의해 연마하여, 금속 배선(60A, 60B 및 60C)을 완성할 수 있다. CMP 공정을 수행할 때, 도 4e에 도시된 금속 배선들(60A, 60B 및 60C)의 상부 일부 면이 함께 연마될 수도 있다.
전술한 바와 같이, 본 발명의 경우, 금속 배선들(60A, 60B 및 60C) 사이에 보이드(70 및 72)를 형성하므로, 후속하는 열 공정 예를 들면, 금속 증착을 위한 열 공정, 산화막을 증착하기 위한 열 공정 또는 소결 등으로 인해 금속 배선(60A, 60B 및 60C)의 부피가 팽창되더라도 금속 배선들(60A, 60B 및 60C) 사이의 보이드가 금속 배선(60A, 60B 및 60C)의 부피 팽창에 대해 버퍼로 작용하기 때문에 블리스터 현상을 방지할 수 있다.
이하, 전술한 도 3a에 도시된 반도체 소자의 응용례를 첨부된 도면들을 참조하여 다음과 같이 살펴본다.
도 5는 본 발명에 따른 반도체 소자의 일 적용례를 나타내는 도면으로서, 칩[또는, 다이(die)](94)과 가드 라인(guard line)(96)으로 구성된다.
도 5를 참조하면, 칩(94)은 반도체 소자의 형태를 취하는 다양한 기능을 갖는 여러 가지일 수 있다. 예를 들어, 칩(94)은 반도체 소자인 이미지 센서 칩일 수도 있고, 반도체 소자인 플래시 메모리 칩일 수도 있다. 칩(94)은 도 3a에 도시된 하부 구조(50)를 포함할 수 있으며, 가드 라인(96)은 금속 배선들(60A, 60B 및 60C)과 절연층(74 및 76)에 의해 형성될 수 있다. 가드 라인(96)은 칩(94)을 보호하거나, 칩(94)을 다른 칩과 구분하는 역할을 한다. 일반적인 반도체 소자의 경우, 칩의 가드 라인은 하나의 금속 배선에 의해 형성되므로, 후속되는 소결에 의해 금속 배선과 절연막간의 열 팽창 계수의 차이로 인해, 절연막이 금속 배선으로부터 떨어질 확률이 높다. 그러나, 본 발명의 경우, 하나의 금속 배선 대신에 복수 개의 금속 배선들(60A, 60B 및 60C)과 보이드(70 및 72)를 가지고 있으므로, 절연막(74 및 76)이 금속 배선들(60A, 60B 및 60C)로부터 떨어지는 현상을 줄일 수 있다.
이하, 도 5에 도시된 칩(94)이 이미지 센서 칩이라고 가정하면서, 본 발명의 반도체 소자를 다음과 같이 첨부된 도면들을 참조하여 설명한다. 먼저, 일반적인 이미지 센서에 대해 간략하게 살펴본다.
도 6은 일반적인 이미지 센서의 단면도를 나타낸다.
도 6을 참조하면, 소자 분리막(102)에 의해 구분되는 포토 다이오드(103)는 반도체 기판(101)상에 형성되어 있고, 층간 절연막(104)이 포토 다이오드(103)의 상부에 형성되어 있다. 이때, 보호막(105), 컬러 필터층(106) 및 평탄화층(107)이 층간 절연막(104)의 상부에 순차적으로 적층되어 형성된다. 마이크로 렌즈(108)는 평탄화층(107)의 상부에 형성된다.
도 6에 도시된 이미지 센서를 제조하기 위해, 먼저, 반도체 기판(101)상에 소자 분리막(102)을 형성하고, 소자 분리막(102)을 형성한 후 포토 다이오드(103)를 형성한다. 이후, 포토 다이오드(103)의 상부에 층간 절연막(104)을 형성한 후, 층간 절연막(104)의 상부에 보호막(105), 컬러 필터층(106) 및 평탄화층(107)을 순차적으로 적층하여 형성한다. 이후, 평탄화층(107)의 상부에 마이크로 렌즈(108)를 형성한다.
도 7은 반도체 소자인 이미지 센서에서 가드 라인의 금속 배선(60A 내지 60C) 및 절연층(74 및 76)을 설명하기 위한 도면이다.
도 6 및 도 7을 참조하면, 칩(94)에 내장되는 이미지 센서의 마이크로 렌즈(108)를 형성한 후에, 칩(94)의 가드 라인(96)을 형성한다. 금속층은 이미지 센서 칩의 외곽에 마련된다. 이미지 센서 칩의 금속층에서 일부분을 확대하여 보면, 도 7에 도시된 바와 같이, 세 개의 금속 배선들(60A, 60B 및 60C)로 이루어지며, 금속 배선들(60A, 60B 및 60C)의 사이에 절연층(74 및 76)이 형성되어 있음을 알 수 있다.
도 8은 본 발명에 의한 반도체 소자의 SEM 사진을 나타낸다.
도 7에 도시된 이미지 센서의 단면 사진을 보면, 도 8에 도시된 바와 같이 가드 라인(96)으로 이용될 수 있는 금속 배선들(60A, 60B 및 60C)의 사이에 절연층(90)을 매립할 경우 보이드(70 및 72)가 생김을 알 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1a 내지 도 1e들은 반도체 소자인 이미지 센서의 평면 사진들이다.
도 2는 소결 공정에서, 온도와 시간에 따른 암 신호 변화 특성을 나타내는 그래프이다.
도 3a 및 도 3b는 본 발명의 반도체 소자의 단면도 및 일반적인 반도체 소자의 단면도를 각각 나타낸다.
도 4a 내지 도 4e들은 본 발명의 실시예에 의한 반도체 소자의 제조 방법에 따른 공정 단면도들이다.
도 5는 본 발명에 따른 반도체 소자의 일 적용례를 나타내는 도면이다.
도 6은 일반적인 이미지 센서의 단면도를 나타낸다.
도 7은 반도체 소자인 이미지 센서의 금속 배선 및 절연층을 설명하기 위한 도면이다.
도 8은 본 발명에 의한 반도체 소자의 SEM 사진을 나타낸다.
* 도면의 주요부분에 대한 부호의 설명
50 : 하부 구조 60A, 60B, 60C : 금속 배선
74, 76 : 절연층 70, 72 : 보이드
96 : 가드 라인

Claims (10)

  1. 반도체 기판상에 형성된 하부 구조 위에 금속층을 형성하는 단계;
    상기 금속층을 사진 및 식각 공정에 의해 패터닝하여 서로 이웃하는 금속 배선들을 형성하는 단계;
    상기 금속 배선들 사이에 보이드를 생성하면서, 상기 금속 배선들을 포함하는 상기 하부 구조상의 전면에 절연층을 형성하는 단계; 및
    상기 금속 배선 및 상기 보이드를 갖는 절연층을 열 처리하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1 항에 있어서, 상기 반도체 소자의 제조 방법은
    상기 금속 배선이 노출될때까지 상기 절연층을 연마하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1 항에 있어서, 상기 금속 배선들과 상기 절연층은 상기 하부 구조를 포함하는 칩의 가드 라인을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제2 항에 있어서, 상기 반도체 소자의 제조 방법은
    상기 반도체 기판상에 포토 다이오드를 형성하는 단계;
    상기 포토 다이오드의 상부에 층간 절연막을 형성하는 단계;
    상기 층간 절연막의 상부에 컬러 필터층을 형성하는 단계; 및
    상기 컬러 필터층의 상부에 마이크로 렌즈를 형성하는 단계를 더 구비하고,
    상기 마이크로 렌즈를 형성한 후에, 상기 칩의 가드 라인이 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제2 항에 있어서, 상기 반도체 소자는 플래시 메모리 소자인 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제1 항에 있어서, 상기 보이드가 사이에 형성된 이웃하는 상기 금속 배선들 사이의 간격은 0.09㎛ 내지 0.15㎛인 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 반도체 기판 위에 형성된 하부 구조 위에 형성되는 서로 이웃하는 금속 배선들; 및
    상기 금속 배선들 사이에 형성되며, 상기 이웃하는 금속 배선들 사이에 보이드를 갖는 절연층을 구비하고,
    상기 금속 배선과 상기 보이드를 갖는 절연층은 열 처리를 경험하는 것을 특징으로 하는 반도체 소자.
  8. 제7 항에 있어서, 상기 금속 배선들과 상기 절연층은 상기 하부 구조를 포함 하는 칩의 가드 라인에 해당하는 것을 특징으로 하는 반도체 소자.
  9. 제7 항에 있어서, 상기 반도체 소자는
    상기 반도체 기판상에 형성된 포토 다이오드;
    상기 포토 다이오드의 상부에 형성된 층간 절연막;
    상기 층간 절연막의 상부에 형성된 컬러 필터층; 및
    상기 컬러 필터층의 상부에 형성된 마이크로 렌즈를 더 구비하는 것을 특징으로 하는 반도체 소자.
  10. 제7 항에 있어서, 상기 반도체 소자는 플래시 메모리 소자인 것을 특징으로 하는 반도체 소자.
KR1020070135129A 2007-12-21 2007-12-21 반도체 소자 및 그의 제조 방법 KR20090067453A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070135129A KR20090067453A (ko) 2007-12-21 2007-12-21 반도체 소자 및 그의 제조 방법
CNA2008101851015A CN101465317A (zh) 2007-12-21 2008-12-09 半导体器件及其制造方法
US12/334,507 US20090160004A1 (en) 2007-12-21 2008-12-14 Semiconductor device and method for manufacturing the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070135129A KR20090067453A (ko) 2007-12-21 2007-12-21 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090067453A true KR20090067453A (ko) 2009-06-25

Family

ID=40787598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070135129A KR20090067453A (ko) 2007-12-21 2007-12-21 반도체 소자 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US20090160004A1 (ko)
KR (1) KR20090067453A (ko)
CN (1) CN101465317A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210112251A (ko) * 2020-03-04 2021-09-14 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975751B2 (en) * 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031286A (en) * 1997-02-28 2000-02-29 International Business Machines Corporation Semiconductor structures containing a micro pipe system therein
US6281585B1 (en) * 1997-06-30 2001-08-28 Philips Electronics North America Corporation Air gap dielectric in self-aligned via structures
US6251799B1 (en) * 1999-07-16 2001-06-26 Taiwan Semiconductor Manufacturing Company Method to provide low dielectric constant voids between adjacent conducting lines in a semiconductor device
US7138329B2 (en) * 2002-11-15 2006-11-21 United Microelectronics Corporation Air gap for tungsten/aluminum plug applications
US7045849B2 (en) * 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
US7012240B2 (en) * 2003-08-21 2006-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with guard rings and method for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210112251A (ko) * 2020-03-04 2021-09-14 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Also Published As

Publication number Publication date
US20090160004A1 (en) 2009-06-25
CN101465317A (zh) 2009-06-24

Similar Documents

Publication Publication Date Title
CN104733435B (zh) 3dic互连装置和方法
TWI487082B (zh) 積體電路結構及背面受光型影像感測裝置
TWI445167B (zh) 固態成像器件，其製造方法及電子裝置
JP4423255B2 (ja) Ｃｍｏｓイメージセンサの製造方法
JP2009252949A (ja) 固体撮像装置及びその製造方法
TWI528440B (zh) 半導體晶圓
TWI572024B (zh) 半導體元件及其製造方法
TWI536550B (zh) 影像感測裝置及其製造方法及背面受光型影像感測裝置
JP2008027934A (ja) 半導体装置及びその製造方法
JP6808460B2 (ja) 半導体装置及びその製造方法
KR100806778B1 (ko) 씨모스 이미지 센서의 제조 방법
JP6982977B2 (ja) 固体撮像装置の製造方法
KR20090067453A (ko) 반도체 소자 및 그의 제조 방법
TWI694575B (zh) 穿矽通孔結構及其製造方法
JP4792799B2 (ja) 固体撮像装置及びその製造方法
TWI571964B (zh) 半導體結構與其製備方法
KR100915752B1 (ko) 이미지센서의 제조방법
JP6405196B2 (ja) 半導体装置の製造方法
US20080036026A1 (en) Metal line of image sensor
KR100820505B1 (ko) 집적 회로 및 그 제조 방법
CN100536158C (zh) 图像传感器及其制造方法
WO2005076360A1 (en) Opto-electronic semiconductor device, method of manufacturing same, and camera provided with such a device
JP5092379B2 (ja) 固体撮像装置及びその製造方法並びに撮像装置
KR100924867B1 (ko) 반도체 소자의 제조 방법
KR100813415B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application