KR20210112251A - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20210112251A
KR20210112251A KR1020210028141A KR20210028141A KR20210112251A KR 20210112251 A KR20210112251 A KR 20210112251A KR 1020210028141 A KR1020210028141 A KR 1020210028141A KR 20210028141 A KR20210028141 A KR 20210028141A KR 20210112251 A KR20210112251 A KR 20210112251A
Authority
KR
South Korea
Prior art keywords
film
gas
containing gas
substrate
oxygen
Prior art date
Application number
KR1020210028141A
Other languages
English (en)
Other versions
KR102541855B1 (ko
Inventor
히로키 야마시타
요시토모 하시모토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20210112251A publication Critical patent/KR20210112251A/ko
Application granted granted Critical
Publication of KR102541855B1 publication Critical patent/KR102541855B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593—Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명은, 기판 상에 보이드 프리이면서 또한 심리스인 막을 형성한다. 기판에 대하여 제1 온도 하에서 성막 가스를 공급하여, 기판 상에, 적어도 산소 및 탄소를 포함하고 탄소 농도가 20at％ 이상인 제1 막을 형성하는 공정과, 제1 막이 형성된 기판에 대하여 제1 온도 이상의 제2 온도 하에서 산소 및 수소 함유 가스를 공급하여, 제1 막을 제2 막으로 개질시키는 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에, 실리콘 산탄질화막(SiOCN막)이나 실리콘 산탄화막(SiOC막) 등의 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1, 2 참조). 그 경우에, 표면에 트렌치나 홀 등의 오목부가 형성된 기판 상에, 그러한 막을 형성하는 경우가 있어, 오목부에서의 애스펙트비에 따라서는, 오목부 내에 형성되는 그러한 막에 심이나 보이드가 발생하는 경우가 있다.
일본 특허 공개 제2013-140944호 공보 일본 특허 공개 제2013-225657호 공보
본 개시의 목적은, 기판 상에 보이드 프리이면서 또한 심리스인 막을 형성하는 것이 가능한 기술을 제공하는 데 있다.
본 개시의 일 양태에 의하면,
(a) 기판에 대하여 제1 온도 하에서 성막 가스를 공급하여, 상기 기판 상에, 적어도 산소 및 탄소를 포함하고 탄소 농도가 20at％ 이상인 제1 막을 형성하는 공정과,
(b) 상기 제1 막이 형성된 상기 기판에 대하여 상기 제1 온도 이상의 제2 온도 하에서 산소 및 수소 함유 가스를 공급하여, 상기 제1 막을 제2 막으로 개질시키는 공정
을 행하는 기술이 제공된다.
본 개시에 의하면, 기판 상에 보이드 프리이면서 또한 심리스인 막을 형성하는 것이 가능하게 된다.
도 1은 본 개시의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 나타내는 도면이다.
도 2는 본 개시의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 개시의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 나타내는 도면이다.
도 4는 본 개시의 일 실시 형태에서의 기판 처리 시퀀스를 나타내는 흐름도이다.
도 5는에서, 도 5의 (A)는 성막 처리 전의 웨이퍼 단면 부분 확대도이다. 도 5의 (B)는 웨이퍼의 표면에 형성된 오목부 내를 매립하도록 성막 처리를 행하는 도중에 있어서의 웨이퍼 단면 부분 확대도이다. 도 5의 (C)는 웨이퍼의 표면에 형성된 오목부 내를 매립하도록 성막 처리를 행한 후의 웨이퍼 단면 부분 확대도이다. 도 5의 (D)는 성막 처리 후에 개질 처리를 행한 후의 웨이퍼 단면 부분 확대도이다.
도 6은 샘플 1 내지 6에서의, 개질 처리 전의 막 내의 탄소(C) 농도와, 개질 처리 전후의 막의 팽창률의 관계를 도시한 도면이다.
도 7은 C 농도가 20at％ 이상인 SiOC(N)막에 대하여, H2O를 사용한 개질 처리를 행한 후에 어닐 처리를 행한 경우의, 어닐 처리 전후의 막 두께 변화를 도시한 도면이다.
성막 방법으로서 일반적으로 알려진 CVD(Chemical Vapor Deposition)법은, 삼차원적인 기판면에 대하여 성막 속도가 등방적이 아니다. 평면이 아닌 기판면, 예를 들어 트렌치 형상의 패턴, 혹은 홀 형상의 패턴 혹은 그것들의 양자가 형성된 기판 표면에 성막을 행하는 경우, 기존의 CVD법에서는 트렌치나 홀 등의 오목부 내부의 막 두께 제어가 곤란해지는 경우가 있다. 특히 오목부 내에서, 저부의 막 두께가 상부의 막 두께에 비해서 얇아져버려 막 두께 차가 생겨버리는(단차 피복성(스텝 커버리지)이 저하되어버리는) 경우가 있다. 이것은 CVD법에서는 기상 반응한 분자를 오목부 내의 각처에 균일하게 공급하는 것이 곤란하기 때문이다. 또한, 저부와 상부의 막 두께 차는, 오목부에서의 애스펙트비가 큰 패턴일수록 커지는(단차 피복성이 악화하는) 것으로 알려져 있다. 또한, 오목부 상부의 막 형성이 저부보다도 빠른 속도로 진행되어, 오목부의 개구부가 폐색되어버렸을 경우, 폐색된 이후는 오목부 내부에의 기상 반응한 분자 혹은 원료 가스의 공급이 저해되어 심이나 보이드가 발생하기도 한다.
이에 반해 삼차원적인 기판면에 대하여 등방적인 성막 속도가 얻어지는 ALD(Atomic Layer Deposition)법에 의한 성막을 사용하는 것을 생각할 수 있지만, 역테이퍼 형상의 트렌치나 홀 등의 오목부를 포함하는 패턴에의 성막에 대해서는, 여전히, 상술한 오목부 상부 폐색의 과제가 생기는 경우가 있다. 결과로서, 오목부 내에 형성된 막의 중앙부에, 오목부의 깊이 방향(예를 들어 수직 방향)으로 연장되는 심이나 보이드가 발생하는 경우가 있다.
오목부 내에 형성된 막에 심이나 보이드가 발생한 경우, 성막 후의 습식 에칭 공정 등에 있어서, 약액이, 막에 발생한 심이나 보이드를 통해서, 오목부의 내부에 침투해버려, 하지에 악영향을 주어버리는 경우가 있다.
상술한 과제에 대하여, 기판에 대하여 제1 온도 하에서 성막 가스를 공급하여, 기판 상에, 적어도 산소 및 탄소를 포함하고 탄소 농도가 20at％ 이상인 제1 막을 형성하는 공정과, 제1 막이 형성된 기판에 대하여 제1 온도 이상의 제2 온도 하에서 산소 및 수소 함유 가스를 공급하여, 제1 막을 제2 막으로 개질시키는 공정을 행함으로써, 개질 시에 생기는 증막(막의 팽창)에 의해, 제1 막에 심이나 보이드가 발생한 경우에, 그 심이나 보이드를 소멸시킬 수 있음을 본건 개시자 등은 알아내었다. 본 개시는, 본건 개시자 등이 알아낸 상기 지견에 기초하는 것이다.
<본 개시의 일 실시 형태>
이하, 본 개시의 일 실시 형태에 대해서, 도 1 내지 도 5를 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이 반응관(203)의 하부 측벽을 관통하도록 마련되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 가스류의 상류측부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232c)이 접속되어 있다. 가스 공급관(232b)의 밸브(243b)보다도 하류측에는, 가스 공급관(232d, 232e, 232f)이 각각 접속되어 있다. 가스 공급관(232c, 232d, 232e, 232f)에는, 가스류의 상류측부터 순서대로, MFC(241c, 241d, 241e, 241f) 및 밸브(243c, 243d, 243e, 243f)가 각각 마련되어 있다.
도 2에 도시한 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 직립되도록 각각 마련되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 마련되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 원료 가스(성막 가스)로서, 예를 들어 막을 구성하는 주 원소(소정 원소)로서의 실리콘(Si)을 포함하는 Si 함유 가스의 하나인 할로실란계 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등을 말한다. 할로실란이란, 할로겐 원소를 포함하는 실란을 말한다. 할로겐 원소는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등을 포함한다. 할로실란계 가스로서는, 예를 들어 Si 및 Cl을 포함하는 원료 가스, 즉, 클로로실란계 가스를 사용할 수 있다. 클로로실란계 가스는, Si 소스로서 작용한다.
가스 공급관(232b)으로부터는, 반응 가스(성막 가스)로서, 탄소(C) 함유 가스의 하나이며, 또한 질소(N) 함유 가스의 하나이기도 한 탄소(C) 및 질소(N) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. C 및 N 함유 가스로서는, 예를 들어 아민계 가스를 사용할 수 있다. 아민계 가스는, C 소스로서, 또한 N 소스로서 작용한다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. 불활성 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
가스 공급관(232e)으로부터는, 반응 가스(성막 가스)로서, 예를 들어 산소(O) 함유 가스가, MFC(241e), 밸브(243e), 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. O 함유 가스는, 산화제(산화 가스), 즉, O 소스로서 작용한다. O 함유 가스로서는, 예를 들어 H 비함유의 O 함유 가스를 사용할 수 있다. H 비함유의 O 함유 가스를 제1 산화제(제1 산화 가스)라고 칭할 수도 있다. 또한, 본 명세서에서는, H 비함유의 O 함유 가스를, 편의상, 단순히 O 함유 가스라고도 칭한다.
가스 공급관(232f)으로부터는, 개질 가스로서, 예를 들어 O 함유 가스의 하나인 산소(O) 및 수소(H) 함유 가스가, MFC(241f), 밸브(243f), 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. O 및 H 함유 가스는, 산화제(산화 가스), 즉, O 소스로서 작용한다. O 및 H 함유 가스를 제2 산화제(제2 산화 가스)라고 칭할 수도 있다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, Si 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, C 및 N 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232e), MFC(241e), 밸브(243e)에 의해, O 함유 가스 공급계가 구성된다. 주로 가스 공급관(232f), MFC(241f), 밸브(243f)에 의해, O 및 H 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다. Si 함유 가스 공급계를 원료 가스 공급계라고 칭할 수도 있고, C 및 N 함유 가스 공급계, O 함유 가스 공급계를 반응 가스 공급계라고 칭할 수도 있다. 원료 가스 공급계와 반응 가스 공급계를 성막 가스 공급계라고 칭할 수도 있다. O 함유 가스 공급계, O 및 H 함유 가스 공급계를, 각각 제1 산화제(제1 산화 가스) 공급계, 제2 산화제(제2 산화 가스) 공급계라고 칭할 수도 있다.
상술한 각종 공급계 중, 어느 것, 혹은 모든 공급계는, 밸브(243a 내지 243f)나 MFC(241a 내지 241f) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232f) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232f) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243f)의 개폐 동작이나 MFC(241a 내지 241f)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은, 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232f) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 개재하여, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), 압력 센서(245), APC 밸브(244)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 단순히 레시피라고도 한다. 본 명세서에서 프로그램이라는 용어를 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241f), 밸브(243a 내지 243f), 압력 센서(245), APC 밸브(244), 히터(207), 온도 센서(263), 진공 펌프(246), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241f)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243f)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리를 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 용어를 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 표면에 트렌치나 홀 등의 오목부가 형성된 기판으로서의 웨이퍼(200)에 대하여 제1 온도 하에서 성막 가스(원료 가스, 반응 가스)를 공급하여, 웨이퍼(200) 상에 적어도 O 및 C를 포함하고 C 농도가 20at％ 이상인 제1 막을 형성하고, 이 제1 막이 형성된 웨이퍼(200)에 대하여 제1 온도 이상의 제2 온도 하에서 O 및 H 함유 가스를 공급하여, 제1 막을 제2 막으로 개질시키는 시퀀스 예에 대해서, 주로, 도 4, 도 5의 (A) 내지 도 5의 (D)를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 기판 처리 시퀀스에서는,
표면에 오목부가 형성된 웨이퍼(200)에 대하여, 제1 온도 하에서, 원료 가스를 공급하는 스텝 1과, 웨이퍼(200)에 대하여 반응 가스로서 C 및 N 함유 가스를 공급하는 스텝 2와, 웨이퍼(200)에 대하여 반응 가스로서 O 함유 가스를 공급하는 스텝 3을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 오목부 내를 매립하도록, 적어도 O 및 C를 포함하고 C 농도가 20at％ 이상인 제1 막으로서 SiOC(N)막을 형성하는 성막 스텝(도 5의 (A) 내지 도 5의 (C))과,
제1 막이 형성된 웨이퍼(200)에 대하여, 제1 온도 이상의 제2 온도 하에서 O 및 H 함유 가스를 공급함으로써, 제1 막을 제2 막으로 개질시키는 개질 스텝(도 5의 (D))
을 행한다.
또한, 본 명세서에서는, SiOC층 또는 SiOCN층을, SiOC(N)층이라고도 칭하고, 또한 SiOC막 또는 SiOCN막을, SiOC(N)막이라고도 칭한다.
또한, 본 명세서에서는, 도 4에 도시하는 기판 처리 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도, 마찬가지의 표기를 사용하는 것으로 한다.
(원료 가스→C 및 N 함유 가스→O 함유 가스)×n→O 및 H 함유 가스
본 명세서에서 「웨이퍼」라는 용어를 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 용어를 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 용어를 사용한 경우도, 「웨이퍼」라는 용어를 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은 O링(220)을 개재해서 반응관(203)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
보트 로드가 종료된 후, 처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)에서 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다(압력 조정). 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 정도가 피드백 제어된다(온도 조정). 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 이하의 스텝 1 내지 3을 순차 실시한다.
[스텝 1]
이 스텝에서는, 처리실(201) 내에 수용된, 도 5의 (A)에 도시하는 바와 같은 표면에 오목부가 형성된 웨이퍼(200)에 대하여, 원료 가스를 공급한다(원료 가스 공급). 구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 원료 가스를 흘린다. 원료 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 원료 가스가 공급된다. 이때 밸브(243c, 243d)를 개방하여, 가스 공급관(232c, 232d) 내에 불활성 가스를 흘리도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제1 온도): 400 내지 700℃, 바람직하게는 600 내지 650℃
처리 압력: 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa
원료 가스 공급 유량: 0.01 내지 2slm, 바람직하게는 0.1 내지 1slm
불활성 가스 공급 유량(가스 공급관마다): 0 내지 10slm
가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
가 예시된다.
또한, 본 명세서에서의 「1 내지 2666Pa」과 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「1 내지 2666Pa」이란 「1Pa 이상 2666Pa 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
상술한 조건 하에서 웨이퍼(200)에 대하여 원료 가스를 공급함으로써, 원료 가스가 클로로실란계 가스일 경우에, 웨이퍼(200)의 최표면 상에, Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, 웨이퍼(200)의 최표면에의, 원료 가스의 물리 흡착이나 화학 흡착, 원료 가스의 일부가 분해된 물질(이하, SixCly)의 화학 흡착, 원료 가스의 열분해에 의한 Si의 퇴적 등에 의해 형성된다. Cl을 포함하는 Si 함유층은, 원료 가스나 SixCly의 흡착층(물리 흡착층이나 화학 흡착층)이어도 되고, Cl을 포함하는 Si의 퇴적층이어도 된다. 본 명세서에서는, Cl을 포함하는 Si 함유층을, 단순히 Si 함유층이라고도 칭한다.
웨이퍼(200) 상에 Si 함유층이 형성된 후, 밸브(243a)를 닫아, 처리실(201) 내에의 원료 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지). 이때, 밸브(243c, 243d)를 개방하여, 처리실(201) 내에 불활성 가스를 공급한다. 불활성 가스는 퍼지 가스로서 작용한다.
원료 가스(Si 함유 가스)로서는, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스나, 테트라플루오로실란(SiF4) 가스 등의 플루오로실란계 가스나, 테트라브로모실란(SiBr4) 가스 등의 브로모실란계 가스나, 테트라요오도실란(SiI4) 가스 등의 요오도실란계 가스를 사용할 수 있다.
불활성 가스로서는, 예를 들어 질소(N2) 가스나, 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 각종 희가스를 사용하는 것이 가능하다. 이 점은, 후술하는 스텝 2, 스텝 3, 개질 스텝에서도 마찬가지이다.
[스텝 2]
스텝 1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 Si 함유층에 대하여 C 및 N 함유 가스를 공급한다(C 및 N 함유 가스 공급). 구체적으로는, 밸브(243b, 243c, 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. C 및 N 함유 가스는, 가스 공급관(232b) 내를 흘러, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 C 및 N 함유 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제1 온도): 400 내지 700℃, 바람직하게는 600 내지 650℃
처리 압력: 133 내지 5333Pa, 바람직하게는 133 내지 4000Pa
C 및 N 함유 가스 공급 유량: 0.1 내지 10slm, 바람직하게는 0.5 내지 5slm
가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
가 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 C 및 N 함유 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 Si 함유층과 C 및 N 함유 가스를 반응시켜, C 및 N 함유 가스에 포함되는 N 및 C를 Si 함유층 중에 각각 도입시켜서, Si 함유층을 개질시킬 수 있다. 결과로서, 웨이퍼(200) 상에 Si, C 및 N을 포함하고 O 비함유의 층으로서, 실리콘 탄질화층(SiCN층)이 형성된다. 또한, 본 스텝에서는, 반응 가스로서, 예를 들어 아민계 가스와 같은 C 및 N 함유 가스를 사용함으로써, SiCN층 중에의 C의 첨가량을 많게 할 수 있어, 예를 들어 SiCN층 중에의 C의 첨가량을 N의 첨가량보다도 많게 하는 것이 가능하게 된다. 결과로서, SiCN층에서의 C 농도를, 이 층에서의 N 농도보다도 높게 하는 것이 가능하게 된다. 예를 들어, SiCN층에서의 C 농도를, 20at％ 이상 50at％ 이하로 하는 것이 가능하게 된다.
SiCN층을 형성할 때, Si 함유층에 포함되어 있던 Cl 등의 불순물은, C 및 N 함유 가스에 의한 Si 함유층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiCN층은, 스텝 1에서 형성된 Si 함유층에 비하여 Cl 등의 불순물이 적은 층으로 된다.
SiCN층이 형성된 후, 밸브(243b)를 닫아, 처리실(201) 내에의 C 및 N 함유 가스의 공급을 정지한다. 그리고, 스텝 1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
반응 가스(C 및 N 함유 가스)로서는, 예를 들어 모노에틸아민((C2H5)NH2, 약칭: MEA) 가스, 디에틸아민((C2H5)2NH, 약칭: DEA) 가스, 트리에틸아민((C2H5)3N, 약칭: TEA) 가스 등의 에틸아민계 가스나, 모노메틸아민((CH3)NH2, 약칭: MMA) 가스, 디메틸아민((CH3)2NH, 약칭: DMA) 가스, 트리메틸아민((CH3)3N, 약칭: TMA) 가스 등의 메틸아민계 가스 등을 사용할 수 있다. 또한, C 및 N 함유 가스로서는, 아민계 가스 외에, 모노메틸히드라진((CH3)HN2H2, 약칭: MMH) 가스, 디메틸히드라진((CH3)2N2H2, 약칭: DMH) 가스, 트리메틸히드라진((CH3)2N2(CH3)H, 약칭: TMH) 가스 등의 유기 히드라진계 가스를 사용할 수 있다.
[스텝 3]
스텝 2가 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 SiCN층에 대하여 O 함유 가스를 공급한다(O 함유 가스 공급). 구체적으로는, 밸브(243e, 243c, 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. O 함유 가스는, 가스 공급관(232e) 내를 흘러, MFC(241e)에 의해 유량 조정되어, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O 함유 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제1 온도): 400 내지 700℃, 바람직하게는 600 내지 650℃
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
O 함유 가스 공급 유량: 0.1 내지 10slm, 바람직하게는 0.5 내지 5slm
가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
가 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 O 함유 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 SiCN층의 적어도 일부가 산화(개질)된다. 결과로서, 도 5의 (B)에 도시하는 바와 같이, 웨이퍼(200) 상에 Si, O 및 C를 포함하는 층으로서, Si, O 및 C를 포함하는 층인 실리콘 산탄화층(SiOC층), 또는, Si, O, C 및 N을 포함하는 층인 실리콘 산탄질화층(SiOCN층)이 형성된다. 또한, 상술한 바와 같이, 본 명세서에서는, SiOC층 또는 SiOCN층을, SiOC(N)층이라고도 칭하고, 또한 SiOC막 또는 SiOCN막을, SiOC(N)막이라고도 칭한다. SiOC(N)층을 형성할 때, SiCN층에 포함되어 있던 Cl 등의 불순물은, O 함유 가스에 의한 SiCN층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiOC(N)층은, 스텝 1에서 형성된 Si 함유층이나 스텝 2에서 형성된 SiCN층에 비하여, Cl 등의 불순물이 적은 층으로 된다.
SiOC(N)층이 형성된 후, 밸브(243e)를 닫아, 처리실(201) 내에의 O 함유 가스의 공급을 정지한다. 그리고, 스텝 1에서의 퍼지와 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지).
반응 가스(O 함유 가스)로서는, 예를 들어 산소(O2) 가스, 오존(O3) 가스, 수증기(H2O 가스), 일산화질소(NO) 가스, 아산화질소(N2O) 가스 등을 사용할 수 있다.
[소정 횟수 실시]
상술한 스텝 1 내지 3을 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에 제1 막으로서, 소정 조성 및 소정 막 두께의 SiOC(N)막이 형성된다. 도 5의 (C)에 도시하는 바와 같이, 제1 막으로서의 SiOC(N)막은, 웨이퍼(200)의 표면에 형성된 오목부 내를 매립하도록 형성되고, 심이나 보이드를 갖는 SiOC(N)막이 된다. 또한, 본 실시 형태에 따르면, 제1 막으로서의 SiOC(N)막에서의 C 농도를, 예를 들어 20at％ 이상 50at％ 이하로 하는 것이 가능하게 된다.
상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 상술한 사이클을 1회 행할 때 형성되는 SiOC(N)층의 두께를 원하는 막 두께보다도 얇게 하여, SiOC(N)층을 적층함으로써 형성되는 SiOC(N)막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
또한, 제1 막으로서의 SiOC(N)막에서의 C 농도가 20at％ 미만이 되면, 후술하는 개질 스텝에서의 개질 처리에 의한 막의 팽창률(증막율)이 저하되는 경우가 있다. 이 경우, 제1 막이 갖고 있던 심이나 보이드를 개질 처리에 의해 충분히 소멸시킬 수 없게 되는 경우가 있다. 제1 막으로서의 SiOC(N)막에서의 C 농도를 20at％ 이상으로 함으로써, 개질 스텝에서의 개질 처리에 의한 막의 팽창률(증막율)을 증대시킬 수 있어, 제1 막이 갖고 있던 심이나 보이드를 개질 처리에 의해 충분히 소멸시키는 것이 가능하게 된다.
또한, 제1 막으로서의 SiOC(N)막에서의 C 농도가 50at％를 초과하면, 개질 스텝에서의 개질 처리 후에 얻어지는 제2 막으로서의 SiOC(N)막에 누설 전류가 발생하여, 전기 특성이 악화하는 경우가 있다. 제1 막으로서의 SiOC(N)막에서의 C 농도를 50at％ 이하로 함으로써, 이 과제를 해소하는 것이 가능하게 되어, 개질 처리 후에 얻어지는 제2 막으로서의 SiOC(N)막에의 누설 전류의 발생, 전기 특성의 악화를 억제하는 것이 가능하게 된다. 또한, 제1 막으로서의 SiOC(N)막에서의 C 농도를 40at％ 이하로 함으로써, 이 과제를 보다 충분하게 해소하는 것이 가능하게 되어, 개질 처리 후에 얻어지는 제2 막으로서의 SiOC(N)막에의 누설 전류의 발생, 전기 특성의 악화를 보다 충분히 억제하는 것이 가능하게 된다.
이러한 점에서, 제1 막으로서의 SiOC(N)막에서의 C 농도는, 20at％ 이상 50at％ 이하, 바람직하게는 20at％ 이상 40at％ 이하로 하는 것이 바람직하다.
(퍼지 스텝)
성막 스텝이 종료된 후, 가스 공급관(232c, 232d) 각각으로부터 불활성 가스를 처리실(201) 내에 공급하여, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다. 또한, 성막 스텝의 최종 사이클에서의 스텝 3에서 행하여지는 퍼지에 의해, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 충분히 제거될 경우에는, 성막 스텝 종료 후의 퍼지 스텝을 생략할 수 있다. 도 4는, 성막 스텝 종료 후의 퍼지 스텝을 생략한 예를 도시하고 있다.
(개질 스텝)
성막 스텝이 종료되고, 처리실(201) 내의 퍼지가 종료된 후, 성막 처리 후의 웨이퍼(200)를 처리실(201) 내에 수용한 상태에서, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1 막으로서의 SiOC(N)막에 대하여, 상술한 스텝 3에서의 O 함유 가스와는 분자 구조가 다른 O 및 H 함유 가스를 공급한다. 구체적으로는, 밸브(243f, 243c, 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. O 및 H 함유 가스는, 가스 공급관(232f) 내를 흘러, MFC(241f)에 의해 유량 조정되어, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O 및 H 함유 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제2 온도): 400 내지 900℃, 바람직하게는 650 내지 800℃
처리 압력: 39997 내지 101325Pa, 바람직하게는 53329 내지 101325Pa
O 및 H 함유 가스 공급 유량: 0.1 내지 5slm, 바람직하게는 0.3 내지 2slm
가스 공급 시간: 60 내지 300분, 바람직하게는 120 내지 180분
이 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지로 한다.
또한, 제2 온도는, 제1 온도 이상으로 하는 것이 바람직하고, 나아가 제1 온도보다도 높은 온도로 하는 것이 보다 바람직하다. 즉, 개질 스텝에서의 처리 온도(개질 온도)는, 성막 스텝에서의 처리 온도(성막 온도) 이상으로 하는 것이 바람직하고, 나아가 성막 스텝에서의 처리 온도(성막 온도)보다도 높은 온도로 하는 것이 보다 바람직하다.
상술한 조건 하에서 제1 막에 대하여 개질 처리를 행함으로써, 제1 막을 산화시킬 수 있어, 제1 막 중에, 또한 O를 도입시킬 수 있다. 이때, 제1 막 중에 포함되는 Cl이나 C 등의 일부는 O 및 H 함유 가스에 의한 산화의 작용에 의해 탈리하게 된다. 즉, 개질 처리에 의해, 막 중의 O 농도는 증가하고, C 농도는 감소하게 된다. 이와 같이, 제1 막을 O 및 H 함유 가스에 의해 산화시킴으로써, 제1 막을, 제1 막과는 조성이 다른 제2 막으로 개질시킬 수 있다. 또한, 제1 막 및 제2 막은, 모두 SiOC(N)막이므로, 개질 전후의 막의 성분을 동일하게 할 수 있다. 단, 제2 막의 O 농도는 제1 막의 O 농도보다도 높고, 제2 막의 C 농도는 제1 막의 C 농도보다도 낮아져, 제1 막과 제2 막의 조성은 달라지게 된다.
그리고, 이와 같이 하여 제1 막을 제2 막으로 개질시킴으로써, 도 5의 (D)에 도시하는 바와 같이, 개질 처리에 의해 얻어지는 제2 막의 두께를, 개질 처리 전의 제1 막의 두께보다도 두껍게 하도록 증막(팽창)시켜, 이 증막에 의해, 제1 막이 갖고 있던 심이나 보이드를 소멸시키는 것이 가능하게 된다.
O 및 H 함유 가스로서는, 수증기(H2O 가스) 외에, 과산화수소(H2O2) 가스 등의 OH기를 갖는 가스, 즉, O-H 결합을 갖는 가스를 사용할 수 있다.
(애프터 퍼지 및 대기압 복귀)
개질 스텝이 종료된 후, 가스 공급관(232c, 232d) 각각으로부터 불활성 가스를 처리실(201) 내에 공급하여, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 반응관(203)의 하단이 개구됨과 함께, 처리가 끝난 웨이퍼(200)가 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 처리가 끝난 웨이퍼(200)는 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 1개 또는 복수의 효과가 얻어진다.
(a) 성막 스텝에서, 제1 온도 하에서 웨이퍼(200) 상에 C 농도가 20at％ 이상인 제1 막(SiOC(N)막)을 형성하고, 개질 스텝에서, 제1 온도 이상의 제2 온도 하에서 O 및 H 함유 가스를 사용하여, 제1 막을 제2 막으로 개질시키도록 했기 때문에, 제1 막을 제2 막으로 개질시킬 때, 막을 팽창시킬 수 있어, 예를 들어 제1 막에 심이나 보이드가 발생한 경우에도, 그 심 또는 보이드를 소멸시킬 수 있다. 결과로서, 오목부 내에 형성되는 막의 매립 특성을 향상시키는 것이 가능하게 된다. 즉, 보이드 프리이면서 심리스인 매립이 가능하게 된다.
또한, 성막 스텝에서 형성하는 제1 막이, SiCN막과 같이 C를 함유하지만 O를 함유하지 않는 막일 경우, 개질 처리에 의한 막팽창률이 낮아, 제1 막에 심이나 보이드가 발생한 경우에, 그 심 또는 보이드를 소멸시킬 수 없음을 확인하였다. 이것으로부터, 성막 스텝에서 형성하는 제1 막은, 적어도 O 및 C를 포함할 필요가 있다. 그리고, 성막 스텝에서 형성하는 제1 막이, 적어도 Si, O 및 C를 포함하는 경우, 또는 적어도 Si, O, C 및 N을 포함하는 경우에, 상술한 효과를 보다 현저하게 생기게 하는 것이 가능하게 됨을 확인하였다.
(b) 개질 스텝에서, 제1 온도 이상의 제2 온도 하에서 O 및 H 함유 가스를 사용하여, 제1 막을 제2 막으로 개질시키도록 했기 때문에, 개질 처리 시에, 제1 막 중에 포함되는 Cl 등의 불순물을 제거할 수 있어, 막 중 불순물 농도를 저감시키고, 나아가 막 밀도를 높이는 것이 가능하게 된다. 이에 의해, 제1 막을 개질시켜 이루어지는 제2 막의 습식 에칭 내성을 향상시키는 것이 가능하게 된다.
(c) 개질 스텝에서, O 및 H 함유 가스를 사용하여, 제1 막을 제2 막으로 개질시키도록 했기 때문에, 개질 스텝에서 형성되는 제2 막의 성분을, 개질 스텝 전에 있어서의 제1 막의 성분과 동일하게 할 수 있다. 예를 들어, 제1 막이 SiOCN막일 경우에, 개질 스텝 후의 제2 막을, 제1 막의 성분과 동일한 성분을 갖는 SiOCN막으로 할 수 있다. 또한 예를 들어, 제1 막이 SiOC막일 경우에, 개질 스텝 후의 제2 막을, 제1 막의 성분과 동일한 성분을 갖는 SiOC막으로 할 수 있다. 이에 의해, 제2 막이 소정의 막 특성을 발휘하는데 있어서 필요한 원소를 제2 막 중으로부터 탈리시키지 않고 제2 막 중에 잔류시키는(보존하는) 것이 가능하게 된다.
(d) 성막 가스로서, Si 함유 가스, C 함유 가스 및 O 함유 가스를 사용하여, 성막 스텝에서, 웨이퍼(200)에 대하여 Si 함유 가스를 공급하는 공정과, 웨이퍼(200)에 대하여 C 함유 가스를 공급하는 공정과, 웨이퍼(200)에 대하여 O 함유 가스를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행하도록 했기 때문에, C 농도가 20at％ 이상인 제1 막을 제어성 좋게 형성하는 것이 가능하게 된다.
(e) 성막 가스로서, Si 함유 가스, C 및 N 함유 가스 및 O 함유 가스를 사용하여, 성막 스텝에서, 웨이퍼(200)에 대하여 Si 함유 가스를 공급하는 공정과, 웨이퍼(200)에 대하여 C 및 N 함유 가스를 공급하는 공정과, 웨이퍼(200)에 대하여 O 함유 가스를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행하도록 했기 때문에, C 농도가 20at％ 이상인 제1 막을 제어성 좋게 형성하는 것이 가능하게 된다.
(f) 성막 스텝에서 공급하는 O 함유 가스와, 개질 스텝에서 공급하는 O 및 H 함유 가스를 각각 분자 구조가 다른 가스로 했기 때문에, 각각의 스텝에서 요구되는 반응을 적정하게 생기게 하여, 각각의 스텝에서의 처리의 제어성을 높이는 것이 가능하게 된다.
(g) 개질 스텝에서, O 및 H 함유 가스로서, H2O 가스 및 H2O2 가스 등의 OH기를 갖는 가스, 즉, O-H 결합을 갖는 가스를 사용하도록 했기 때문에, 제1 막 중에 포함되는 Cl 등의 불순물을 제1 막 중으로부터 효율적으로 탈리시켜서 제거하는 것이 가능하게 된다.
(h) 성막 스텝에서, C 농도가 20at％ 이상 50at％ 이하인 제1 막을 형성하도록 했기 때문에, 상술한 효과 외에, 개질 후에 얻어지는 제2 막의 누설 전류를 저감하는 것이 가능하게 된다.
(i) 개질 스텝 후의 제2 막의 O 농도를, 개질 스텝 전의 제1 막의 O 농도보다도 높고, 개질 스텝 후의 제2 막의 C 농도를, 개질 스텝 전의 제1 막의 C 농도보다도 낮아지도록 했기 때문에, 제2 막의 습식 에칭 내성을 유지하면서 제2 막의 누설 전류를 저감시키는 것이 가능하게 된다.
(j) 개질 스텝에서는, 심 또는 보이드를 갖는 제1 막을, 높은 팽창률로 팽창시킴으로써, 제1 막에서의 심 또는 보이드를 소멸시킬 수 있어, 이에 의해, 보이드 프리이면서 또한 심리스인 막을 얻는 것이 가능하게 된다.
(k) 개질 스텝에서의 제2 온도를, 성막 스텝에서의 제1 온도보다도 높은 온도로 함으로써, 상술한 개질 효과를 더욱 높일 수 있다.
<다른 실시 형태>
이상, 본 개시의 일 실시 형태를 구체적으로 설명하였다. 단, 본 개시는 상술한 실시 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 이하에 나타내는 처리 시퀀스와 같이, 성막 스텝에서, 원료 가스나 반응 가스의 종류를 변경해서 SiOC(N)막을 형성하도록 해도 된다. 즉, 원료 가스로서는, C 함유 원료 가스를 사용할 수도 있다. 또한, 반응 가스로서는, C 및 N 함유 가스 이외에, C 함유 가스나 N 및 H 함유 가스를 사용할 수도 있다.
(원료 가스→C 함유 가스→O 함유 가스)×n→O 및 H 함유 가스
(C 함유 원료 가스→N 및 H 함유 가스→O 함유 가스)×n→O 및 H 함유 가스
(C 함유 원료 가스→O 함유 가스)×n→O 및 H 함유 가스
원료 가스로서는, 상술한 실시 형태에서의 원료 가스와 마찬가지의 가스를 사용할 수 있다. C 함유 원료 가스로서는, 예를 들어 비스(트리클로로실릴)메탄((SiCl3)2CH2, 약칭: BTCSM) 가스, 1,2-비스(트리클로로실릴)에탄((SiCl3)2C2H4, 약칭: BTCSE) 가스 등의 알킬렌할로실란계 가스나, 트리메틸클로로실란(SiCl(CH3)3, 약칭: TMCS) 가스, 디메틸디클로로실란(SiCl2(CH3)2, 약칭: DMDCS) 가스, 트리에틸클로로실란(SiCl(C2H5)3, 약칭: TECS) 가스, 디에틸디클로로실란(SiCl2(C2H5)2, 약칭: DEDCS) 가스, 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스, 1,2-디클로로-1,1,2,2-테트라메틸디실란((CH3)4Si2Cl2, 약칭: DCTMDS) 가스 등의 알킬할로실란계 가스를 사용할 수 있다.
O 함유 가스, O 및 H 함유 가스로서는, 상술한 실시 형태에서의 O 함유 가스, O 및 H 함유 가스와 각각 마찬가지의 가스를 사용할 수 있다.
C 함유 가스로서는, 상술한 실시 형태에서의 아민계 가스나 유기 히드라진계 가스 외에, 프로필렌(C3H6) 가스, 에틸렌(C2H4) 가스, 아세틸렌(C2H2) 가스 등의 탄화수소계 가스를 사용할 수 있다. 탄화수소계 가스를, C 및 H 함유 가스라고 칭할 수도 있다.
N 및 H 함유 가스로서는, 상술한 실시 형태에서의 아민계 가스나 유기 히드라진계 가스 외에, 암모니아(NH3) 가스, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다.
이들 처리 시퀀스를 행하는 경우의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태에서의 처리 수순, 처리 조건과 마찬가지로 할 수 있다. 이 경우에 있어서도, 제1 막으로서, C 농도가 20 내지 50at％인 SiOC(N)막을 형성할 수 있으며, 도 4에 도시하는 처리 시퀀스와 마찬가지의 효과가 얻어진다.
또한 예를 들어, 도 4에 도시하는 처리 시퀀스나 상술한 처리 시퀀스를 행함으로써 제2 막을 형성한 후, 제2 막을, 제2 온도 이상의 제3 온도 하에서 어닐하는 어닐 스텝을 또한 행하도록 해도 된다. 이 경우, 제3 온도를 제2 온도보다도 높은 온도로 해도 된다. 또한, 어닐 스텝은, 제2 막을 형성한 직후에 행하도록 해도 되고, 제2 막을 형성한 후, 다른 성막 공정 등의 기판 처리 공정을 사이에 끼우고 행하도록 해도 된다.
어닐 스텝에서의 처리 조건으로서는,
처리 온도: 700 내지 1000℃, 바람직하게는 700 내지 900℃
처리 압력: 67 내지 101325Pa
불활성 가스 공급 유량: 1000 내지 5000sccm
공급 시간: 10 내지 120분
이 예시된다.
SiOC(N)막 등의 막은 어닐에 의해 수축하는 경우가 있는데, 도 4에 도시하는 처리 시퀀스나 상술한 처리 시퀀스를 행함으로써 형성된 제2 막은, 제2 온도 이상, 예를 들어 제2 온도보다도 높은 온도 하에서 어닐이 행하여진 경우에도, 막 수축을 억제할 수 있다. 이에 의해, 개질 스텝에서 소멸시킨 심이나 보이드가, 막 수축에 의해 다시 생성되는 것을 억제할 수 있어, 어닐 후에도, 보이드 프리이면서 또한 심리스인 매립 상태를 유지하는 것이 가능하게 된다.
또한, 어닐 스텝을, 도 4에 도시하는 처리 시퀀스나 상술한 처리 시퀀스를 행함으로써 제2 막을 형성한 후, 웨이퍼(200)를 처리실(201) 내로부터 처리실(201) 밖으로 취출하지 않고 처리실(201) 내에 수용한 상태에서, 연속적으로 행하도록 해도 된다. 즉, 성막 스텝과, 개질 스텝과, 어닐 스텝을 이 순서대로 동일 처리실 내에서(in-situ로) 연속적으로 행하도록 해도 된다.
또한, 어닐 스텝을, 도 4에 도시하는 처리 시퀀스나 상술한 처리 시퀀스를 행함으로써 제2 막을 형성한 후, 웨이퍼(200)를 처리실(201) 밖으로 취출하여, 처리실(201)과는 다른 처리실 내에서 행하도록 해도 된다. 즉, 성막 스텝 및 개질 스텝과, 어닐 스텝을 별도의 처리실 내에서(ex-situ로) 행하도록 해도 된다.
나아가, 성막 스텝과, 개질 스텝과, 어닐 스텝을 별도의 처리실 내에서(ex-situ로) 행하도록 해도 된다.
이러한 경우에도 상술한 양태에서의 효과와 마찬가지의 효과가 얻어진다. 상술한 다양한 경우에 있어서, 이들 스텝을 in-situ로 행하면, 도중에 웨이퍼(200)가 대기 폭로되지 않아, 웨이퍼(200)를 진공 하에 둔 채 일관되게 이들 처리를 행할 수 있어, 안정된 기판 처리를 행할 수 있다. 또한, 이들 스텝을 ex-situ로 행하면, 각각의 처리실 내의 온도를 예를 들어 각 스텝에서의 처리 온도 또는 그에 가까운 온도로 미리 설정해 둘 수 있어, 온도 조정에 요하는 시간을 단축시켜, 생산 효율을 높일 수 있다.
또한, 본 개시는 상술한 실시 형태에 한정되지 않고, 스탠드 얼론형 장치나, 복수의 처리실이 반송실의 둘레에 마련된 클러스터형 장치 등을 사용해서 도 4에 도시하는 처리 시퀀스나 상술한 처리 시퀀스나 어닐 스텝을 행하도록 해도 된다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 개시는 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다.
이러한 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 성막을 행할 수 있으며, 이것들과 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예는, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
이하, 실시예에 대해서 설명한다.
[실시예 1]
표면에 오목부가 형성된 웨이퍼 상에, C 농도가 다른 SiOC(N)막이 형성된 샘플 1 내지 6을 준비하였다. 샘플 1, 2에서의 SiOC(N)막은, 상술한 실시 형태에서의 성막 스텝과는 다른 처리 수순, 처리 조건에 의해 형성하였다. 샘플 3 내지 6에서의 SiOC(N)막은, 상술한 실시 형태에서의 성막 스텝과 마찬가지의 처리 수순, 처리 조건에 의해 형성하였다. 그리고, 샘플 1 내지 6 각각에 대하여 상술한 실시 형태에서의 개질 스텝과 마찬가지의 처리 수순, 처리 조건에 의해 개질 처리를 행하였다. 개질 처리에서는, O 및 H 함유 가스로서 H2O 가스를 사용하였다. 그리고, 각각의 샘플에서의 개질 처리 전후의 SiOC(N)막의 팽창률을 측정하였다. 또한, 샘플 1 내지 6의 개질 처리 후의 SiOC(N)막 각각의 단면 TEM 화상을 관찰하였다.
도 6에, 개질 처리 전후의 SiOC(N)막의 팽창률의 측정 결과를 도시한다. 도 6의 횡축은, 개질 처리 전의 SiOC(N)막의 C 농도(at％)를 나타내고 있고, 종축은, 개질 처리 전후의 SiOC(N)막의 팽창률(％)을 나타내고 있다.
도 6에 도시하는 바와 같이, 개질 처리 전의 SiOC(N)막의 C 농도가 20at％ 미만인 샘플 1, 2에서는, 개질 처리 전후의 SiOC(N)막의 팽창률은 30％ 미만이었다. 이에 반해, 개질 처리 전의 SiOC(N)막의 C 농도가 20at％ 이상인 샘플 3 내지 6에서는, 개질 처리 전후의 SiOC(N)막의 팽창률은 30％ 이상이었다.
또한, 각 샘플의 단면 TEM 화상을 관찰한 결과, 개질 처리 전의 SiOC(N)막의 C 농도가 20at％ 미만인 샘플 1, 2에서는, 개질 처리 후의 SiOC(N)막에 심이 생긴 것을 확인하였다. 한편, 개질 처리 전의 SiOC(N)막의 C 농도가 20at％ 이상인 샘플 3 내지 6에서는, 개질 처리 후의 SiOC(N)막에 심이나 보이드가 발생하지 않은 것을 확인하였다. 즉, SiOC(N)막에 심이나 보이드가 발생한 경우에도, 개질 처리 전의 SiOC(N)막의 C 농도를 20at％ 이상으로 하고, O 및 H 함유 가스를 사용한 개질 처리를 행함으로써, SiOC(N)막에서의 심이나 보이드를 소멸시킬 수 있어, 매립 특성을 향상시키는 것이 가능하게 되는 것이 확인되었다.
[실시예 2]
도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 기판 처리 시퀀스에 의해, 웨이퍼의 표면 상에 C 농도가 20at％ 이상인 SiOC(N)막을 형성하고, O 및 H 함유 가스로서 H2O 가스를 사용한 개질 스텝을 행하였다. 그리고, 개질 스텝에서 개질됨으로써 30％ 정도 팽창한 SiOC(N)막에 대하여, 800 내지 900℃의 온도 하에서 어닐 처리를 행하여, 어닐 처리 전후의 SiOC(N)막의 막 두께를 측정하였다. 어닐은, N2 가스 분위기 하에서 행하였다. 즉, 어닐은 웨이퍼(200)에 대하여 N2 가스를 공급하면서 행하였다(N2 어닐). 각 스텝에서의 상기 이외의 처리 조건은, 상술한 실시 형태에서의 처리 조건 범위 내의 소정의 조건으로 하였다.
도 7에, 어닐 처리 전후의 SiOC(N)막의 막 두께의 측정 결과를 나타낸다. 도 7의 횡축은, 어닐 처리 전, 어닐 처리 후를 나타내고 있고, 종축은, 막 두께(Å)를 나타내고 있다.
도 7에 도시하는 바와 같이, 어닐 처리 후의 SiOC(N)막의 막 두께는, 어닐 처리 전의 SiOC(N)막의 막 두께에 대하여 0.7％ 정도 감소하여, 막 수축률은 1％ 미만으로 되었다. 즉, 개질 처리에 의해 30％ 정도 팽창한 SiOC(N)막에 대하여 어닐 처리를 행해도 막 수축률은 1％ 미만으로 되는 것이 확인되었다.
여기서, 어닐 처리 전후의 SiOC(N)막의 수축률이 큰 경우, 개질 처리에 의해 소멸시킨 심이나 보이드가 어닐 처리에 의해 부활할 가능성이 있다. 본 실시 형태에 따르면, 어닐 처리에 의한 SiOC(N)막의 수축률을 1％ 미만으로 할 수 있기 때문에, 본 실시 형태에서의 성막 스텝 및 개질 스텝을 행한 후에 어닐 처리를 행해도 SiOC(N)막, 즉 제2 막의 수축이 억제되어, 심이나 보이드를 부활시키지 않고, 보이드 프리이면서 또한 심리스인 상태를 유지할 수 있음을 확인하였다.
즉, 본 실시 형태에 따르면, 오목부 내를 SiOC(N)막에 의해, 보이드 프리이면서 또한 심리스로 매립하는 것이 가능하게 되고, 또한 그 후, 비교적 높은 온도 하에서 어닐 등의 처리가 행하여진 경우에도, 보이드 프리이면서 또한 심리스인 상태를 유지할 수 있음을 확인할 수 있었다.

Claims (20)

  1. (a) 기판에 대하여 제1 온도 하에서 성막 가스를 공급하여, 상기 기판 상에, 적어도 산소 및 탄소를 포함하고 탄소 농도가 20at％ 이상인 제1 막을 형성하는 공정과,
    (b) 상기 제1 막이 형성된 상기 기판에 대하여 상기 제1 온도 이상의 제2 온도 하에서 산소 및 수소 함유 가스를 공급하여, 상기 제1 막을 제2 막으로 개질시키는 공정
    을 갖는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 기판의 표면에는 오목부가 마련되고,
    (a)에서는 상기 오목부 내를 매립하도록 상기 제1 막을 형성하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제1 막은 적어도 실리콘, 산소 및 탄소를 포함하는, 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 제2 막은 적어도 실리콘, 산소 및 탄소를 포함하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 제1 막은 적어도 실리콘, 산소, 탄소 및 질소를 포함하는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 제2 막은 적어도 실리콘, 산소, 탄소 및 질소를 포함하는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 성막 가스는, 실리콘 함유 가스, 탄소 함유 가스, 및 산소 함유 가스를 포함하거나, 혹은, 실리콘 및 탄소 함유 가스, 및 산소 함유 가스를 포함하는, 반도체 장치의 제조 방법.
  8. 제7항에 있어서, (a)에서는, 상기 기판에 대하여 상기 실리콘 함유 가스를 공급하는 공정과, 상기 기판에 대하여 상기 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 상기 산소 함유 가스를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행하거나, 혹은, 상기 기판에 대하여 상기 실리콘 및 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 상기 산소 함유 가스를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행하는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 성막 가스는, 실리콘 함유 가스, 탄소 및 질소 함유 가스, 및 산소 함유 가스를 포함하거나, 혹은, 실리콘 및 탄소 함유 가스, 질소 함유 가스, 및 산소 함유 가스를 포함하는, 반도체 장치의 제조 방법.
  10. 제9항에 있어서, (a)에서는, 상기 기판에 대하여 상기 실리콘 함유 가스를 공급하는 공정과, 상기 기판에 대하여 상기 탄소 및 질소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 상기 산소 함유 가스를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행하거나, 혹은, 상기 기판에 대하여 상기 실리콘 및 탄소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 상기 질소 함유 가스를 공급하는 공정과, 상기 기판에 대하여 상기 산소 함유 가스를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행하는, 반도체 장치의 제조 방법.
  11. 제7항에 있어서, (a)에서 공급하는 상기 산소 함유 가스는, (b)에서 공급하는 상기 산소 및 수소 함유 가스와는 분자 구조가 다른, 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 산소 및 수소 함유 가스는, H2O 가스 및 H2O2 가스 중 적어도 어느 것을 포함하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서, 상기 제1 막의 탄소 농도가 20at％ 이상 50at％ 이하인, 반도체 장치의 제조 방법.
  14. 제1항에 있어서, 상기 제2 막의 산소 농도는 제1 막의 산소 농도보다도 높고,
    상기 제2 막의 탄소 농도는 제1 막의 탄소 농도보다도 낮은, 반도체 장치의 제조 방법.
  15. 제1항에 있어서, (a)에서 형성하는 상기 제1 막은 심 또는 보이드를 갖고,
    (b)에서는, 상기 제1 막을 팽창시킴으로써, 상기 제1 막에서의 심 또는 보이드를 소멸시키는, 반도체 장치의 제조 방법.
  16. 제1항에 있어서, 상기 제2 온도는 상기 제1 온도보다도 높은 온도인, 반도체 장치의 제조 방법.
  17. 제1항에 있어서, (c) 상기 제2 막을 상기 제2 온도 이상의 제3 온도 하에서 어닐하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  18. 제17항에 있어서, 상기 제3 온도는 상기 제2 온도보다도 큰 온도인, 반도체 장치의 제조 방법.
  19. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대하여 성막 가스를 공급하는 성막 가스 공급계와,
    상기 처리실 내의 기판에 대하여 산소 및 수소 함유 가스를 공급하는 산소 및 수소 함유 가스 공급계와,
    상기 처리실 내에서, (a) 기판에 대하여 제1 온도 하에서 상기 성막 가스를 공급하여, 상기 기판 상에, 적어도 산소 및 탄소를 포함하고 탄소 농도가 20at％ 이상인 제1 막을 형성하는 처리와, (b) 상기 제1 막이 형성된 상기 기판에 대하여 상기 제1 온도 이상의 제2 온도 하에서 상기 산소 및 수소 함유 가스를 공급하여, 상기 제1 막을 제2 막으로 개질시키는 처리를 행하게 하도록, 상기 성막 가스 공급계 및 상기 산소 및 수소 함유 가스 공급계를 제어하는 것이 가능하게 구성되는 제어부
    를 갖는 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에서,
    (a) 기판에 대하여 제1 온도 하에서 성막 가스를 공급하여, 상기 기판 상에, 적어도 산소 및 탄소를 포함하고 탄소 농도가 20at％ 이상인 제1 막을 형성하는 수순과,
    (b) 상기 제1 막이 형성된 상기 기판에 대하여 상기 제1 온도 이상의 제2 온도 하에서 산소 및 수소 함유 가스를 공급하여, 상기 제1 막을 제2 막으로 개질시키는 수순
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020210028141A 2020-03-04 2021-03-03 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102541855B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020036388A JP7138130B2 (ja) 2020-03-04 2020-03-04 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JPJP-P-2020-036388 2020-03-04

Publications (2)

Publication Number Publication Date
KR20210112251A true KR20210112251A (ko) 2021-09-14
KR102541855B1 KR102541855B1 (ko) 2023-06-12

Family

ID=77524612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210028141A KR102541855B1 (ko) 2020-03-04 2021-03-03 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (6)

Country Link
US (1) US11728165B2 (ko)
JP (1) JP7138130B2 (ko)
KR (1) KR102541855B1 (ko)
CN (1) CN113363151B (ko)
SG (1) SG10202102141PA (ko)
TW (1) TWI795711B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11445490B2 (en) * 2019-04-29 2022-09-13 Qualcomm Incorporated Control resource set determination for multiple transmission-reception point configurations

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090067453A (ko) * 2007-12-21 2009-06-25 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
KR20110052038A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 소자 분리 구조물 및 이의 형성 방법
JP2013140944A (ja) 2011-12-09 2013-07-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2013225657A (ja) 2012-03-21 2013-10-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR20140036971A (ko) * 2012-09-18 2014-03-26 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US20180301333A1 (en) * 2017-04-13 2018-10-18 Applied Materials, Inc. Method And Apparatus For Deposition Of Low-K Films

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271112B1 (en) * 2004-12-30 2007-09-18 Novellus Systems, Inc. Methods for forming high density, conformal, silica nanolaminate films via pulsed deposition layer in structures of confined geometry
JP2008166324A (ja) * 2006-12-27 2008-07-17 Elpida Memory Inc 半導体装置の製造方法
US7622369B1 (en) * 2008-05-30 2009-11-24 Asm Japan K.K. Device isolation technology on semiconductor substrate
US20110312148A1 (en) * 2010-06-18 2011-12-22 Applied Materials, Inc. Chemical vapor deposition of ruthenium films containing oxygen or carbon
JP6192147B2 (ja) * 2014-08-22 2017-09-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9812319B1 (en) * 2016-07-06 2017-11-07 Asm Ip Holding B.V. Method for forming film filled in trench without seam or void
JP6806719B2 (ja) * 2018-01-17 2021-01-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US20190376178A1 (en) * 2018-06-11 2019-12-12 Versum Materials Us, Llc Compositions and Methods Using Same for Deposition of Silicon-Containing Film
US10971391B2 (en) * 2018-06-13 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric gap fill

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090067453A (ko) * 2007-12-21 2009-06-25 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
KR20110052038A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 소자 분리 구조물 및 이의 형성 방법
JP2013140944A (ja) 2011-12-09 2013-07-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2013225657A (ja) 2012-03-21 2013-10-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR20140036971A (ko) * 2012-09-18 2014-03-26 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US20180301333A1 (en) * 2017-04-13 2018-10-18 Applied Materials, Inc. Method And Apparatus For Deposition Of Low-K Films

Also Published As

Publication number Publication date
TW202140848A (zh) 2021-11-01
US11728165B2 (en) 2023-08-15
JP2021141148A (ja) 2021-09-16
JP7138130B2 (ja) 2022-09-15
US20210280409A1 (en) 2021-09-09
CN113363151A (zh) 2021-09-07
TWI795711B (zh) 2023-03-11
KR102541855B1 (ko) 2023-06-12
SG10202102141PA (en) 2021-10-28
CN113363151B (zh) 2024-07-26

Similar Documents

Publication Publication Date Title
KR102345397B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP7303226B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20190088024A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7149407B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR102360687B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102541855B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7304905B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7274039B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102458130B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7537003B2 (ja) 処理方法、半導体装置の製造方法、処理装置、およびプログラム
WO2023127137A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20230046225A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2022174756A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant