JP2019523563A - ガラス系電子回路パッケージおよびその形成方法 - Google Patents

ガラス系電子回路パッケージおよびその形成方法 Download PDF

Info

Publication number
JP2019523563A
JP2019523563A JP2019505075A JP2019505075A JP2019523563A JP 2019523563 A JP2019523563 A JP 2019523563A JP 2019505075 A JP2019505075 A JP 2019505075A JP 2019505075 A JP2019505075 A JP 2019505075A JP 2019523563 A JP2019523563 A JP 2019523563A
Authority
JP
Japan
Prior art keywords
glass
carrier
based substrate
assemblies
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019505075A
Other languages
English (en)
Inventor
クリストファー ポラード，スコット
クリストファー ポラード，スコット
ブルース ショーリー，アリック
ブルース ショーリー，アリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2019523563A publication Critical patent/JP2019523563A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

ガラス系インターポーザアセンブリなどの構成部品を含む電子回路パッケージ、並びにその形成方法が開示されている。その方法は、担体にガラス系基板を結合する工程、そのガラス系基板上に金属化層および／または誘電体層を施して、担体に結合した層状構造を得る工程、その層状構造の複数の部分がその各々の間に空間を介して担体上に残るように、層状構造の複数の区域を除去する工程、それらの部分に複数のダイを取り付ける工程、そのガラス系基板とそれらのダイとの間にアンダーフィル材料を分配して、被包アセンブリを得る工程、その被包アセンブリから担体を取り外して、その被包アセンブリの背面を露出させる工程、およびその被包アセンブリの背面上に第２の金属化層および第２の誘電体層を施して、ガラス系構造を形成する工程を有してなる。

Description

関連出願の説明
本出願は、その内容が依拠され、ここに全て引用される、２０１６年８月１日に出願された米国仮特許出願第６２／３６９４０２号の米国法典第３５編第１１９条の下での優先権の恩恵を主張するものである。
本明細書は、広く、基板などのガラス系材料を含むウエハーおよびパネルレベル加工に関し、より詳しくは、シリコン素子用のインターポーザアセンブリなどのガラス系構造を含む電子回路パッケージを形成する方法に関する。
シリコン素子、特に、３２ナノメートル（ｎｍ）テクノロジーノードを超えた素子の実装のために、チップ性能、消費電力、および実装形状因子に課せられる相互接続限界を克服するために、新たな技術的解決法が必要であろう。２．５Ｄおよび３Ｄ集積化にインターポーザなどの設計要素が使用されることがあり、これらは、例えば、プロセッサおよびメモリのダイピッチを詰められることによってデバイスの集積レベルを増加させ、線幅と間隔を減少させて、帯域幅を増加させ、利用可能領域をより活用し、ダイ積層構造の垂直接続のためのスルービアを含むであろう。
現行の構造は、インターポーザ材料としてシリコンを使用するが、ガラス材料の性質（弾性率および熱膨張係数（ＣＴＥ）など）は特定の用途および要件のために設計することができるので、ガラスの使用はシリコンを上回ってより都合よいであろう。しかしながら、ガラスまたはガラスセラミック材料を含む電子回路パッケージを形成する方法は、まだ十分には開発されていない。
したがって、規模の経済（充填形状因子）および高さの恩恵（より薄い総パッケージ）のために、大型の薄いシートのガラス系基板を含む電子回路パッケージを形成する方法の必要性がある。
１つの実施の形態によれば、１つ以上のガラス系構造を形成する方法は、担体に結合したガラス系基板上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、担体に結合した層状構造を得る工程；その層状構造の複数の部分がそれら複数の部分の各々の間に空間を介して担体上に残るように、層状構造の１つ以上の区域を除去する工程；その複数の部分に１つ以上のダイを取り付ける工程；そのガラス系基板とその１つ以上のダイとの間にアンダーフィル材料を分配して、その担体に結合した１つ以上のアセンブリを得る工程；およびその１つ以上のアセンブリを高分子材料で被包して、１つ以上の被包アセンブリを得る工程を有してなる。
別の実施の形態において、１つ以上のガラス系構造を形成する方法は、担体に結合した複数の個別のガラス系基板の各々にある少なくとも１つの孔を充填する工程であって、その複数の個別のガラス系基板の各々が、その中を通る１つ以上の孔を含む工程；その複数の個別のガラス系基板上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、担体に結合した複数の層状構造を得る工程；その複数の層状構造の各々に１つ以上のダイを取り付ける工程；その複数の個別のガラス系基板とその１つ以上のダイとの間にアンダーフィル材料を分配して、その担体に結合した複数のアセンブリを得る工程；およびその複数のアセンブリを高分子材料で被包して、複数の被包アセンブリを得る工程を有してなる。
別の実施の形態において、１つ以上のガラス系構造を形成する方法は、担体に結合したガラス系基板の第一面上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、層状構造を得る工程であって、その担体は少なくとも１つの開口を有し、そのガラス系基板は開口上に配置され、そのガラス系基板の第二面は担体に隣接している工程；その層状構造に１つ以上のダイを取り付ける工程；そのガラス系基板とその１つ以上のダイとの間にアンダーフィル材料を分配して、その窓開き担体に結合したアセンブリを得る工程；およびそのアセンブリを高分子材料で被包して、被包アセンブリを得る工程を有してなる。
インターポーザおよびインターポーザアセンブリなどのガラス系構造を形成する方法の追加の特徴および利点が、以下の詳細な説明に述べられており、一部は、その説明から当業者に容易に明白となるか、または以下の詳細な説明、特許請求の範囲、並びに添付図面を含む、ここに記載された実施の形態を実施することによって、認識されるであろう。
先の一般的な説明および以下の詳細な説明の両方とも、様々な実施の形態を記載しており、請求項の主題の性質および特徴を理解するための概要または骨子を提供する目的であることが理解されよう。添付図面は、様々な実施の形態のさらなる理解を与えるために含まれ、本明細書に包含され、その一部を構成する。図面は、ここに記載された様々な実施の形態を示しており、説明と共に、請求項の主題の原理および作動を説明する働きをする。
ここに示され記載された１つ以上の実施の形態による、実例のガラス系インターポーザパネルの説明図 ここに示され記載された１つ以上の実施の形態による、図１の線２−２に沿ったガラス系インターポーザパネルの説明に役立つ部分の断面図 ここに示され記載された１つ以上の実施の形態による、ガラス系インターポーザを形成する実例の方法の流れ図 ここに示され記載された１つ以上の実施の形態による、担体に結合したガラス系基板を含む実例の構造の断面図 その前面の孔が充填された、図４Ａの構造の断面図 図４Ｂの構造の個片化された部分の断面図 １つ以上のダイに結合された図４Ｃの構造の断面図 図４Ｄの構造の被包の断面図 担体が取り外された図４Ｅの構造の断面図 その背面に金属化層および誘電体層が形成された図４Ｆの構造の断面図 図４Ｇの構造の個片化された部分の断面図 有機基板に接続された図４Ｈの構造の断面図 ここに示され記載された１つ以上の実施の形態による、ガラス系インターポーザアセンブリを形成する実例の代わりの方法の流れ図 ここに示され記載された１つ以上の実施の形態による、担体に結合した複数の個別のガラス系基板を含む実例の構造の断面図 その前面の孔が充填された、図６Ａの構造の断面図 １つ以上のダイに結合された図６Ｂの構造の断面図 図６Ｃの構造の被包の断面図 担体が取り外された図６Ｄの構造の断面図 その背面に金属化層および誘電体層が形成された図６Ｅの構造の断面図 図６Ｆの構造の個片化された部分の断面図 有機基板に接続された図６Ｇの構造の個片化された部分の断面図 ここに示され記載された１つ以上の実施の形態による、ガラス系インターポーザアセンブリを形成する実例の代わりの方法の流れ図 ここに示され記載された１つ以上の実施の形態による、窓開き担体に結合した複数の個別のガラス系基板を含む実例の構造の断面図 孔が充填され、片面のみが金属化された、図８Ａの構造の断面図 孔が充填され、両面が金属化された、図８Ｂの構造の断面図 １つ以上のダイに結合された図８Ｃの構造の断面図 図８Ｄの構造の被包の断面図 窓開き担体が取り外された図８Ｅの構造の断面図 図８Ｆの構造の個片化された部分の断面図 有機基板に接続された図８Ｇの構造の個片化された部分の断面図
ここで、その例が添付図面に示された、ガラス系構造、特にガラス系インターポーザおよびガラス系インターポーザアセンブリを含む電子回路パッケージの様々な実施の形態を詳しく参照する。できるときはいつでも、図面に亘り、同じまたは同様の部分を称するために、同じ参照番号が使用される。
「インターポーザ」という用語は、一般に、２つ以上の電子デバイスの間の電気接続を延ばすまたは完了するどの構造も称する。その２つ以上の電子デバイスは、インターポーザが相互接続ノジュールなどの一部として機能するように、単一構造内に共同設置されても、異なる構造に互いに隣接して設置されてもよい。このように、インターポーザは、スルービアおよび他の相互接続導体（例えば、電源、接地、および信号導体など）が存在し、形成される１つ以上の能動領域を含むであろう。インターポーザに、ダイ、アンダーフィル材料、被包材など(and/or the like)の他の構成部品が形成された場合、そのインターポーザは、インターポーザアセンブリと称されることがある。また、「インターポーザ」という用語は、インターポーザのアレイなどの複数のインターポーザをさらに含むことがある。
本開示は、一般に、ガラス系インターポーザおよび／またはガラス系インターポーザアセンブリに関するが、本開示はそれらに限定されない。例えば、ここに開示された過程を使用して、無線周波数（ＲＦ）構成部品、微小電気機械システム（ＭＥＭＳ）、センサ、アクチュエータ、マイクロ電子部品などのガラス系構造を含むどの電子回路パッケージを形成してもよい。ここに記載された過程を使用して形成できる他の構造が理解されよう。
２Ｄ集積回路パッケージ（２Ｄ ＩＣパッケージ）は、複数の半導体ウエハー、ダイ、チップなどを搭載し、単一デバイスまたはシステムとして機能するようにそれらを水平に相互接続することによって形成された単一パッケージである。３Ｄ集積回路パッケージ（３Ｄ ＩＣパッケージ）または三次元積層集積回路パッケージ（３ＤＳ ＩＣパッケージ）は、別々の半導体ウエハー、ダイ、チップなどを垂直に積層し、単一デバイスまたはシステムとして機能するようにそれらを相互接続することによって構成された単一集積パッケージである。スルービア技術により、多数の半導体ウエハー、ダイ、チップなどの間の相互接続、および結果として、以前の技術と比べて小さいパッケージへの実質的な機能性の組込みが可能になるであろう。それらのウエハー、ダイ、チップなどは異種であってよいことが認識されよう。例えば、３Ｄ集積回路（３Ｄ ＩＣ）は、垂直および水平に単一回路に集積された２層以上の能動電子部品を有する単一ウエハー／ダイ／チップであってよい。
最近、２．５Ｄ集積回路パッケージ（２．５Ｄ ＩＣパッケージ）と呼ばれることがある、異なるマルチダイパッケージが開発された。２．５Ｄ ＩＣパッケージにおいて、インターポーザ構造上に、複数のウエハー、ダイ、チップなどが搭載されている。複数のダイが受動インターポーザ上に配置され、これは、スルービア技術の使用により、複数のダイ、並びに外部Ｉ／Ｏの間の相互接続に関与する。この設計は、３Ｄ ＩＣパッケージを上回る費用便益およびより良好な熱的性能を与えるであろう。各「ダイ」は、２Ｄ ＩＣパッケージ、２．５Ｄ ＩＣパッケージ、３Ｄ ＩＣ、または３Ｄ ＩＣパッケージであって差し支えないことが認識されよう。
概して１００で示されたインターポーザパネルの１つの実施の形態が、図１に示されている。ガラス系インターポーザパネル１００（ここでは、ガラス系基板と称されることもある）は、概して、中に複数のスルービア１０４が形成されたガラス系基板コア１０２を備える。ここに用いられているように、「ガラス系」という用語は、ガラスおよびガラスセラミックの両方を含む。ここに記載された実施の形態において、ガラス系基板コア１０２は、イオン交換過程などによって、化学強化できるガラス組成物から形成される。例えば、ガラス系基板コア１０２は、ソーダ石灰ガラスバッチ組成物、アルカリアルミノケイ酸塩ガラスバッチ組成物、または形成後にイオン交換により強化できる他のガラスバッチ組成物から形成できる。１つの特定の例において、そのガラス系基板コア１０２は、Ｃｏｒｎｉｎｇ，Ｉｎｃｏｒｐｏｒａｔｅｄにより製造されているＧｏｒｉｌｌａ（登録商標）Ｇｌａｓｓから形成される。他の実施の形態において、ガラス系基板コア１０２は、どの適切なガラスセラミック組成物または適切なガラス組成物、例えば、Ｐｙｒｅｘ（登録商標）ガラスなどのホウケイ酸ガラスであってよい。
様々な実施の形態において、ガラス系基板コア１０２は、規定の熱膨張係数（ＣＴＥ）を有するガラス組成物から形成される。いくつかの実施の形態において、ガラス系基板コア１０２は、高いＣＴＥを有するガラス組成物から形成される。例えば、ガラス系基板コア１０２のＣＴＥは、以下に限られないが、半導体材料、金属材料などを含む、ガラス系基板コア１０２に施されることがある回路材料のＣＴＥと同程度であることがある。１つの実施の形態において、ガラス系基板コア１０２のＣＴＥは、約５×１０−７／℃から約１００×１０−７／℃であることがある。しかしながら、ガラス系基板コア１０２のＣＴＥは約４５×１０−７／℃未満であってよいことを理解すべきである。
図２も参照すると、ガラス系基板コア１０２は、一般に、平面であり、第１の表面１０６および第１の表面１０６と反対に位置し、平面である第２の表面１０８を有する。ガラス系基板コア１０２は、一般に、第１の表面１０６と第２の表面１０８との間に延在する厚さＴを有する。ここに記載された実施の形態において、ガラス系基板コア１０２の厚さＴは、約５０マイクロメートル、約１００マイクロメートル、約２００マイクロメートル、約３００マイクロメートル、約４００マイクロメートル、約５００マイクロメートル、約６００マイクロメートル、約７００マイクロメートル、約８００マイクロメートル、約９００マイクロメートル、約１ミリメートル（ｍｍ）、もしくは任意の値またはこれらの値のいずれか２つの間の任意の範囲（端点を含む）を含む、約５０マイクロメートルから約１ｍｍであることがある。例えば、１つの実施の形態において、ガラス系基板コア１０２は、約１００マイクロメートルから約１５０マイクロメートルの厚さＴを有する。別の実施の形態において、ガラス系基板コア１０２は、約１５０マイクロメートルから約５００マイクロメートルの厚さＴを有する。さらに別の実施の形態において、ガラス系基板コア１０２は、約３００マイクロメートルから約７００マイクロメートルの厚さＴを有する。ここに具体的に記載されていないガラス系基板コア１０２の他の厚さを理解すべきである。
ガラス系基板コア１０２は、ガラス系基板コア１０２の厚さＴを通じてスルービア１０４が形成される前の延伸されたままの状態（すなわち、イオン交換により強化される前）で最初に提供される。その後、未強化のガラス系基板コア１０２内にスルービア１０４が形成されて、ガラス系インターポーザパネル１００が作られる。ここに記載されるように、未強化のガラス系基板コア１０２内のスルービア１０４を形成すると、特に、ガラス系基板コア１０２が、イオン交換強化後の機械加工中に損傷を受けやすい、スルービア１０４に隣接する区域において、ガラス系基板コア１０２の亀裂形成または剥離が減少する。
様々な実施の形態において、ガラス系基板コア１０２は、スルービア１０４を形成する前に、徐冷されることがある。ガラス系基板コア１０２を徐冷すると、ガラス系基板コア１０２内に存在する残留応力が低下するかなくなるであろう。この残留応力は、スルービア１０４の形成中に残留応力がガラス系基板コア１０２内に存在する場合、スルービア１０４の形成中にガラス系基板コア１０２の亀裂形成または剥離をもたらすことがある。ガラス系基板コア１０２が徐冷される実施の形態において、その徐冷過程は、ガラス系基板コア１０２をそのガラス系材料の徐冷点（すなわち、そのガラス系材料の動的粘度が約１×１０１３ポアズである温度）に加熱する工程を含むであろう。しかしながら、その徐冷工程は随意的であり、いくつかの実施の形態において、スルービア１０４は、徐冷工程を最初に経ずに、ガラス系基板コア１０２に形成してもよいことを理解すべきである。
スルービア１０４は、様々な形成技術のいずれの１つを使用して未強化のガラス系基板コア１０２に形成してもよい。例えば、スルービア１０４は、機械的穴あけ、エッチング、レーザアブレーション、レーザを使用する過程、レーザ損傷およびエッチング過程、吹き付け加工、アブレイシブ水ジェット機械加工、集束電熱エネルギーまたはどの他の適切な形成技術によって形成してもよい。
様々な実施の形態において、スルービア１０４は、ガラス系基板コア１０２の面において実質的に円形の断面、および約１０マイクロメートル、約２５マイクロメートル、約５０マイクロメートル、約１００マイクロメートル、約２００マイクロメートル、約３００マイクロメートル、約４００マイクロメートル、約５００マイクロメートル、約６００マイクロメートル、約７００マイクロメートル、約８００マイクロメートル、約９００マイクロメートル、約１ｍｍ、もしくは任意の値またはこれらの値のいずれか２つの間の任意の範囲（端点を含む）を含む、約１０マイクロメートルから約１ｍｍの直径ＩＤを有することがある。図２に示された実施の形態において、スルービア１０４は、各スルービア１０４の直径ＩＤが、ガラス系基板コア１０２の第１の表面１０６およびガラス系基板コア１０２の第２の表面１０８で同じであるように、実質的に円筒状の側壁１２２を有する。しかしながら、他の実施の形態（図示せず）において、スルービア１０４は、実質的に円錐形であるように形成されてもよい。例えば、スルービア１０４は、各スルービア１０４の側壁１２２がガラス系基板コア１０２の第１の表面１０６とガラス系基板コア１０２の第２の表面１０８との間で先細になるように形成されることがある。このように、スルービア１０４は、ガラス系基板コア１０２の第１の表面１０６での第１の直径、およびガラス系基板コア１０２の第２の表面１０８での異なる第２の直径を有してもよい。その上、各スルービア１０４は、ほぼ同じ直径ＩＤを有する。しかしながら、他の実施の形態（図示せず）において、異なる直径を有するスルービア１０４を形成してもよい。例えば、第１の直径を有する第１の複数のスルービア１０４が形成され、一方で、第２の直径を有する第２の複数のスルービア１０４が形成されることがある。
別の実施の形態（図示せず）において、スルービア１０４は、スルービア１０４の側壁１２２が、ガラス系基板コア１０２の第１の表面１０６からガラス系基板コア１０２の中央平面（すなわち、ガラス系基板コア１０２の第１の表面１０６とガラス系基板コア１０２の第２の表面１０８との間のガラス系基板コア１０２を通る平面）まで先細になり、ガラス系基板コア１０２の中央平面からガラス系基板コア１０２の第２の表面１０８まで拡大するように（すなわち、スルービア１０４が、ガラス系基板コア１０２の厚さＴを通じて砂時計の一般的形状を有するように）形成されることがある。この実施の形態において、スルービア１０４は、ガラス系基板コア１０２の第１の表面１０６での第１の直径、ガラス系基板コア１０２の第２の表面１０８での第２の直径、および第１の直径と第２の直径が第３の直径よりも大きいようなガラス系基板コア１０２の中央平面での第３の直径を有することがある。１つの実施の形態において、第１の直径と第２の直径は等しいことがある。
図２は、実質的に円筒状の側壁１２２を有するスルービア１０４の実施の形態を示しているが、追加のまたは代わりのタイプのスルービア１０４（例えば、円錐形または砂時計形）が１つのガラス系インターポーザパネル１００内に形成されてもよいことを理解すべきである。さらに、図１に示されたガラス系インターポーザパネル１００の実施の形態において、スルービア１０４は、規則的なパターンで未強化のガラス系基板コア１０２内に形成されている。しかしながら、他の実施の形態において、スルービア１０４は、不規則なパターンで形成されてもよいことを理解すべきである。
ガラス系基板コア１０２の厚さＴを通じて異なる断面形状を有するスルービア１０４をここに具体的に言及してきたが、スルービア１０４は、様々な他の断面形状をとってよく、それゆえ、ここに記載された実施の形態は、スルービア１０４のどの特定の断面形状にも限定されないことを理解すべきである。さらに、スルービア１０４は、図１に示されたガラス系インターポーザパネル１００の実施の形態において、ガラス系基板コア１０２の平面において円形断面を有するもの示されているが、スルービア１０４は、他の平面断面形状を有してもよいことを理解すべきである。例えば、スルービア１０４は、制限なく、楕円形断面、正方形断面、長方形断面、三角形断面などを含む、ガラス系基板コア１０２の平面における様々な他の断面形状を有することがある。さらに、異なる断面形状を有するスルービア１０４が、１つのインターポーザパネルに形成されてもよいことを理解すべきである。
様々な実施の形態において、複数のスルービア１０４を有するガラス系インターポーザパネル１００が形成される。しかしながら、他の実施の形態（図示せず）において、ガラス系インターポーザパネル１００は、ビアがガラス系基板コア１０２の厚さＴを通じて延在しない場合など、１つ以上のブラインドビアも含むことがある。これらの実施の形態において、そのブラインドビアは、スルービア１０４と同じ技術を使用して形成されることがあり、スルービア１０４と同様の寸法および平面断面形状を有することがある。
いくつかの実施の形態において、ガラス系インターポーザパネル１００は、スルービア１０４の形成後に徐冷されることがある。この実施の形態において、徐冷工程は、スルービア１０４の形成中にガラス系インターポーザパネル１００に生じる応力を減少させるために利用されることがある。例えば、スルービア１０４を形成するために、レーザを使用する加工法が使用される場合、スルービア１０４の形成後に、ガラス系基板コア１０２内に熱応力が残留することがある。徐冷工程は、ガラス系インターポーザパネル１００に応力が実質的にないように、これらの残留応力を緩和するために利用されることがある。しかしながら、スルービア１０４の形成後に行われる徐冷工程は随意的であり、いくつかの実施の形態において、ガラス系インターポーザパネル１００は、スルービア１０４の形成後に徐冷されないことを理解すべきである。
別の実施の形態において、ガラス系基板コア１０２は、スルービア１０４の形成後に化学的にエッチングされることがある。例えば、ガラス系基板コア１０２は、酸性溶液中にガラス系基板コア１０２を浸すことによって、化学的にエッチングすることができ、これにより、ガラス系基板コア１０２の表面から、そしてスルービア１０４の内側から、欠陥が除去される。エッチングによってこれらの欠陥を除去すると、ガラス系インターポーザパネル１００内の亀裂発生位置の数が減少し、その結果、ガラス系インターポーザパネル１００の強度が改善される。１つの実施の形態において、ガラス系インターポーザパネル１００が「Ｇｏｒｉｌｌａ」Ｇｌａｓｓから形成される場合、ガラス系インターポーザパネル１００は、ガラス系インターポーザパネル１００の表面から、そしてスルービア１０４から、欠陥を除去するために、１５分間に亘りＨＦ：ＨＣｌ：２０Ｈ２Ｏの溶液中で化学的にエッチングされることがある。しかしながら、スルービア１０４の形成後の化学的エッチングは随意的であり、いくつかの実施の形態において、ガラス系インターポーザパネル１００は、スルービア１０４の形成後に化学的にエッチングされないことを理解すべきである。
スルービア１０４をガラス系基板コア１０２内に形成した後、ガラス系インターポーザパネル１００をイオン交換過程により化学強化する。そのイオン交換過程において、ガラスの外面に近いガラスの層内で、ガラス中のより小さい金属イオンが、同じ価数のより大きい金属イオンと置換される、すなわち「交換」される。大きい方のイオンによる小さい方のイオンの置換により、ガラスの表面内に圧縮応力が生じ、これは層の深さ（ＤＯＬ）まで延在する。１つの実施の形態において、それらの金属イオンは、一価のアルカリ金属イオン（例えば、Ｎａ＋、Ｋ＋、Ｒｂ＋など）であり、イオン交換は、ガラス中の小さい方の金属イオンを置換すべき大きい方の金属イオンの少なくとも１種類の溶融塩（例えば、ＫＮＯ３、Ｋ２ＳＯ４、ＫＣｌなど）を含む浴中に前記基板を浸漬することによって行われる。あるいは、Ａｇ＋、Ｔｌ＋、Ｃｕ＋などの他の一価陽イオンが、ガラス中のアルカリ金属陽イオンと交換されても差し支えない。ガラス系インターポーザパネル１００を強化するために使用されるイオン交換過程としては、以下に限られないが、単一浴中のガラスの浸漬、もしくは浸漬の間に洗浄および／または徐冷工程が行われる、同様のまたは異なる組成の多数の浴中のガラスの浸漬が挙げられる。
一例として、ガラス系インターポーザパネル１００が、「Ｇｏｒｉｌｌａ」Ｇｌａｓｓを含むガラス系基板コア１０２から形成される、ここに記載された実施の形態において、ガラス系インターポーザパネル１００は、ガラス系基板コア１０２を、約４１０℃の温度を有するＫＮＯ３溶融塩浴中に浸漬することによって、イオン交換で強化することができる。ガラス系基板コア１０２がその塩浴中に浸漬されているときに、未強化のガラス系基板コア１０２中のＮａ＋イオンがＫ＋イオンと交換され、それによって、ガラス系基板コア１０２中に圧縮応力が導入される。ガラス系基板コア１０２中に導入された圧縮応力の大きさおよび層の深さ（ＤＯＬ）は、一般に、ガラス系基板コア１０２が塩浴中に浸漬される時間の長さに依存する。例えば、０．７ｍｍ厚の「Ｇｏｒｉｌｌａ」Ｇｌａｓｓから形成されたガラス系基板コア１０２を７時間に亘り約４１０℃の温度でＫＮＯ３塩浴中に浸漬すると、約７２０メガパスカル（ＭＰａ）の圧縮応力および約５０マイクロメートルの層の深さが生じる。
ここでは、特定のガラス組成物に関して使用した特定のイオン交換強化過程に言及してきたが、他のイオン交換過程も使用してよいことが理解されよう。さらに、ガラス系インターポーザパネル１００を強化するために利用されるイオン交換過程は、ガラス系インターポーザパネル１００を形成するガラス系基板コア１０２の特定の組成に応じて、様々であってよいことを理解すべきである。
図１および２に関して先に記載されたガラス系インターポーザパネル１００（または他の同様のガラス系基板）を使用して、複数の異なる方法によって、インターポーザアセンブリなどの電子回路パッケージを形成することができる。このように、電子回路パッケージ製品は、ここに記載された過程のどの１つによって形成されてもよい。いくつかの実施の形態において、ここに記載された過程の各々により得られる電子回路パッケージ製品は、同じまたは実質的に同様であってよい。
ここで図３を参照すると、インターポーザアセンブリを形成する方法が図示されている。図４Ａも参照すると、その方法は、工程３０５で、ガラス系基板４００（例えば、図１のガラス系インターポーザパネル１００）を担体４１０に結合させる工程を含む。担体４１０は、本開示により限定されず、一般に、どのタイプの担体、特に、後で取り外される一時的担体（ここにより詳しく記載されるような）であってもよい。どの一時的担体、特に、ガラス系基板４００から容易に分離できる一時的担体を使用してもよい。
工程３０５にしたがってガラス系基板４００を担体４１０に結合する工程は、例えば、ここにより詳しく記載されるように、ガラス系基板４００が後の時点で担体４１０から分離できるように、ガラス系基板４００を担体４１０に一時的に結合する工程を含むことがある。ガラス系基板４００は、現在公知のまたは後で開発されるどの結合および剥離技術によって、担体４１０に結合されてもよい。剥離技術のそのような非限定的な説明に役立つ例の１つに、ガラス系基板４００と担体４１０との間に配置されたプラズマ重合フルオロポリマーまたは芳香族シランを含む表面修飾層を加熱し、その後冷却する工程がある。剥離技術の別の非限定的な説明に役立つ例に、ガラス系基板４００と担体４１０との間に炭素質表面修飾層を堆積させ、極性基をその表面修飾層と組み合わせる工程がある。剥離技術のさらに別の非限定的な説明に役立つ例に、ガラス系基板４００の表面（例えば、担体４１０と接触する表面）および／または担体４１０の表面（例えば、ガラス系基板４００と接触する表面）を、金属対フッ素比が約１：１から約１：３となるように、シリコン、酸素、炭素、およびフッ素を含有するプラズマで処理し、ガラス系基板４００をその担体を接触させる工程がある。他の結合または剥離技術もしくは先のいずれの変形も認識されるであろうし、それらは本開示の範囲に含まれる。
先に記載されたように、いくつかの実施の形態において、ガラス系基板４００は、例えば、図１および２に関してここに記載されたようなスルービア１０４など、中を通る１つ以上の孔４０４を含むことがある。ここで、図３および４Ａ〜４Ｂを参照すると、ガラス系基板４００内の１つ以上の孔４０４は、メッキされていても、および／または充填されていてもよい。ここにより詳しく記載されるように、１つ以上の孔４０４は、１種類以上の充填材料４１４でメッキされていても、および／または充填されていてもよい。
１つ以上の孔４０４をメッキする工程は、例えば、１つ以上の孔４０４をコンフォーマルメッキする工程を含むことがある。すなわち、１つ以上の孔４０４の各々の側壁を１種類以上の充填材料４１４の少なくとも１つで被覆できるが、その孔４０４の１つ以上は、完全には充填されない（すなわち、孔４０４を通じてガラス系基板４００を通る通路が残る）。このように、孔の側壁が被覆されるが、完全には充填されない場合に、孔のコンフォーマルメッキとなる。
１つ以上の孔４０４を充填する工程は、例えば、１つ以上の孔４０４の各々によってガラス系基板４００内に画成された空間に１種類以上の充填材料４１４の少なくとも１つを完全に充填する工程を含むことがある。すなわち、１つ以上の孔４０４は、１種類以上の充填材料４１４の少なくとも１つで完全に充填されている。
１つ以上の孔４０４は、メッキだけされても、充填だけされても、メッキされかつ充填されてもよい。例えば、いくつかの実施の形態において、１つ以上の孔４０４は、１つ以上の孔４０４の断面が、１つ以上の孔４０４の内側部分に位置する第２の充填材料を完全に取り囲む第１の充填材料を、１つ以上の孔４０４の外側部分に含有するように、第１の充填材料でメッキされ、第２の充填材料が充填されてもよい。
１つ以上の孔４０４が複数の孔を含む実施の形態において、孔４０４の全ては、必要に応じて、同じ様式でメッキされおよび／または充填されてもよい。すなわち、複数の孔４０４の各々は、複数の孔４０４の各々におけるメッキおよび／または充填が実質的に同じであるように、同じ充填材料４１４を含有し、実質的に等量の１種類以上の充填材料４１４でメッキおよび／または充填されている。他の実施の形態において、複数の孔４０４の各個別の孔は、異なる様式で、メッキされる、および／または充填されることがある。例えば、第１の孔は、充填材料４１４でコンフォーマルメッキされることがあり、第２の孔は充填材料４１４が充填され、第３の孔は充填材料４１４でコンフォーマルメッキされ、充填される。さらに他の実施の形態において、複数の孔の各個別の孔は、異なる充填材料４１４でメッキ、および／または充填されることがある。例えば、第１の孔は、第１の充填材料でコンフォーマルメッキおよび／または充填されることがあり、第２の孔は第２の充填材料でコンフォーマルメッキおよび／または充填されることがあり、第３の孔は、第１の充填材料でコンフォーマルメッキされ、第２の充填材料４１４が充填される、または第１の充填材料のみでコンフォーマルメッキされ、充填されることがある。メッキおよび／または充填、並びに充填材料のタイプの選択は、例えば、結果として得られるインターポーザアセンブリの特定の使途または特定の構造に基づくであろう。
１種類以上の充填材料４１４は、各々、一般に任意の導体材料であり、その他の点では本開示により限定されない。非限定例において、実例の充填材料に、銅、銅を含有する化合物、銅配線の再分配などがあるであろう。別の非限定例において、実例の充填材料に、１種類以上の他の金属、金属含有化合物、高分子材料などがあるであろう。
１種類以上の充填材料４１４は、現在公知のまたは後で開発されるどの施用方法によって、特に、メッキおよび／または充填に適していると一般に理解されている方法によって、１つ以上の孔４０４および／またはガラス系基板４００の表面に施されてもよい。例えば、１種類以上の充填材料４１４は、熱またはプラズマ酸化または窒化方法、化学的気相成長法（原子層化学的気相成長法を含む）、物理的気相成長法（スパッタリング法を含む）などによって施されることがある。このように、１種類以上の充填材料４１４は、第１の状態（例えば、液体状態または溶融状態）で施されることがあり、施用後に第２の状態（例えば、固体状態）に遷移させられることがある。
１種類以上の充填材料４１４は、どの厚さで１つ以上の孔４０４および／またはガラス系基板４００の表面に施されてもよい。このように、１つ以上の孔４０４および／またはガラス系基板４００の表面に施される１種類以上の充填材料４１４の結果として生じた層の厚さは、本開示により限定されない。１種類以上の充填材料４１４の結果として生じた層の厚さは、１つ以上の孔４０４および／またはガラス系基板４００の全表面に亘り一貫していても、または様々であってもよい。例えば、孔４０４の各々の中の１種類以上の充填材料４１４の結果として生じた層の厚さは、異なることがある。１種類以上の充填材料４１４の結果として生じた層の厚さは、結果として得られるインターポーザアセンブリの特定の用途、特定の使途、または特定の構造に基づくであろう。
いくつかの実施の形態において、孔のメッキおよび／または充填に使用される充填材料が過剰に存在するか否かについての決定が、工程３１５で行われることがある。例えば、充填材料４１４が、充填すべき目的の空間を上回る量（例えば、ガラス系基板４００の特定の表面上に位置する過剰な量）まで充填された場合、その決定は、過剰な量または被り(overburden)が存在する、であろう。過剰な量または被りが存在する場合、それは、工程３２０で除去されるおよび／または平滑化されることがある。例えば、ガラス系基板４００の特定の表面の上部に一貫した厚さを有する、他の成分および／または材料を施すための区域を含むなどするように、過剰な充填材料４１４を除去する、または充填材料４１４を平滑化するために、平坦化過程を完了してもよい。過剰な充填材料４１４が一旦除去および／または平滑化されたら（もしくは過剰な充填材料４１４が存在しない場合）、その過程は工程３２５に進むことができる。
１種類以上の充填材料４１４による孔のメッキおよび／または充填に加え、ガラス系基板４００の少なくとも一部の上、および／またはガラス系基板４００の孔４０４内に、１つ以上の第１の層４１２を施してもよい。
１つ以上の第１の層４１２は、一般に、１種類以上の金属化材料および／または１種類以上の誘電体材料を含む。例えば、いくつかの実施の形態において、１つ以上の第１の層４１２は、１種類の金属化材料および１種類の誘電体材料を含むことがある。他の実施の形態において、１つ以上の第１の層４１２は、複数の金属化材料および１種類以上の誘電体材料を含むことがある。さらに他の実施の形態において、１つ以上の第１の層４１２は、１種類以上の金属化材料および複数の誘電体材料を含むことがある。さらに他の実施の形態において、１つ以上の第１の層４１２は、金属化材料を含まない、または誘電体材料を含まないことがある。
１つ以上の第１の層４１２に使用される金属化材料は、本開示により限定されない。実列の金属化材料としては、以下に限られないが、アルミニウム、金、シリコン、銅、およびタングステンが挙げられる。同様に、１つ以上の第１の層４１２に使用される誘電体材料は、本開示により限定されない。いくつかの実施の形態において、誘電体材料は、高分子材料であることがある。実例の誘電体材料としては、以下に限られないが、シリコンまたは他の元素の酸化物、窒化物、およびオキシ窒化物が挙げられる。他の説明に役立つ例としては、以下に限られないが、シリコンまたは他の元素の上述した酸化物、窒化物、およびオキシ窒化物の積層体および複合体が挙げられるであろう。同様に、誘電体材料は、結晶質材料または非結晶質材料であってもよい。
１つ以上の第１の層４１２は、金属化材料および／または誘電体材料を施すための、現在公知のまたは後で開発されるどの方法を使用して形成してもよい。非限定例として、熱またはプラズマ酸化または窒化方法、化学的気相成長法（原子層化学的気相成長法を含む）、物理的気相成長法（スパッタリング法を含む）などが挙げられる。このように、１つ以上の第１の層４１２は、第１の状態（例えば、液体状態または溶融状態）で施されることがあり、施用後に第２の状態（例えば、固体状態）に遷移させられることがある。
ガラス系基板４００上に施された結果として生じた１つ以上の第１の層４１２の各々は、どの厚さを有してもよい。このように、結果として生じた層の厚さは、本開示により限定されない。結果として生じた１つ以上の第１の層４１２の厚さは、ガラス系基板４００の全表面に亘り一貫していても、または様々であってもよい。結果として生じた１つ以上の第１の層４１２の厚さは、結果として得られたインターポーザアセンブリの特定の用途、特定の使途、または特定の構造に基づくであろう。
孔４０４が充填される、および／またはメッキされる実施の形態において、１つ以上の第１の層４１２は、充填材料４１４上、および／または充填材料４１４を取り囲む区域内に施されることがある。例えば、図４Ｂおよび４Ｃに詳しく示されるように、ガラス系基板４００上に施された結果として生じた１つ以上の第１の層４１２は、そのガラス系基板の部分および１種類以上の充填材料４１４の部分と直接接触して位置していることがある。すなわち、１種類以上の充填材料４１４が孔４０４により画成される空洞を越えて延在する場合、結果として生じる１つ以上の第１の層４１２の上と下に１種類以上の充填材料４１４の部分が延在するように、１つ以上の第１の層４１２はガラス系基板４００の表面上の充填材料４１４の部分の間に分散されることがある。その結果、結果として生じた１つ以上の第１の層４１２は、１種類以上の充填材料４１４の部分とガラス系基板４００との間に位置している。
いくつかの実施の形態において、１つ以上の第１の層４１２は、特に、ガラス系基板４００および／または他の構成部品に対して特定の位置に配置される、および／または位置付けられることがある。例えば、１つ以上の第１の層４１２は、ダイが１つ以上の第１の層４１２と接触するように揃えられるような位置など、他の構成部品との接触が望ましいであろう位置に配置されることがある。別の例では、１つ以上の第１の層４１２は、ここにより詳しく記載されるように、構成部品を分割するために材料が後で除去される区域には堆積されないことがある。
図３および４Ｃを参照すると、ガラス系基板４００、充填材料４１４、および１つ以上の第１の層４１２を含む、材料の様々な層の特定の区域を、工程３３０で除去することができる。すなわち、担体４１０上に存在する材料の全て（例えば、層状構造）が、担体４１０までの区域で除去されて、担体４１０上に残留する材料（例えば、除去されていない材料）を個別部分４１５の各々の間に１つ以上の通路４１６が存在する層状構造の個別部分４１５に分割する。その結果、その層状構造は、基板が様々な部分に分けられる前に担体が取り外される他の過程とは対照的に、担体上にまだ位置している間に、個別部分４１５に分割される。層状構造を個別部分４１５に分割することには、他の方法を上回る利点があるであろう。何故ならば、それにより、エレクトロニクスアセンブリのより大きいパネルの完全な形成が可能になり、および／またはエレクトロニクスアセンブリが、パネルから一旦分離されたら、より完全であり、それによって、さらなる形成に必要な工程の数を減少させられるからである。いくつかの実施の形態において、残留する材料を個別部分４１５に分割するために除去が行われる区域において、特定の材料は堆積されないことがある。例えば、ここに記載されたように、１つ以上の第１の層（またはその一部）は、１つ以上の通路４１６が作られる通常区域には堆積されないことがある。このように、この位置での材料の除去は、１つ以上の第１の層４１２を含まないであろう。
図４Ｃに示されるように、担体４１０自体は、個別部分に分割されない；正しくは、通路４１６のみが、ガラス系基板４００、充填材料４１４、および１つ以上の第１の層４１２を含む層状構造を通って延在する。通路４１６は、それらが、下記により詳しく記載されるように、下流の被包材料を受け容れられるように、形成されることがある。
図３および４Ｄに示されるように、工程３３５で、層状構造の残留する個別部分４１５に１つ以上のダイ４１８を取り付けることができる。「ダイ」という用語がここに使用されているが、その層状構造の残留する個別部分４１５にどの構成部品を取り付けてもよいことを理解すべきである。例えば、コンデンサ、抵抗器、誘導子などの受動部品を、層状構造の残留する個別部分４１５に取り付けることができる。１つ以上のダイ４１８は、例えば、ワイヤボンディング、テープによる自動ボンディング（ＴＡＢ）、フリップチップはんだ付け、接着剤塗布、はんだ付けとワイヤボンディングなどの現在公知のまたは後で開発されるどの取付け技術によって取り付けられてもよい。フリップチップはんだ付けにおいて、１つ以上のダイ４１８の各々と、例えば、１つ以上の第１の層４１２および／または充填材料４１４などの、残留する個別部分４１５の少なくとも一部との間に、１つ以上の金属はんだバンプが配置される。そのバンプの配置により、１つ以上のダイ４１８の各々および個別部分４１５上に結合部位（例えば、１つ以上の第１の層４１２を含む位置）で金属相互接続を形成することができる。個別部分４１５上のバンプと金属結合部位との間に接続を行うために、１つ以上のダイ４１８の各々の能動側が逆さにひっくり返される。
ダイ４１８の数は本開示により限定されず、前記層状構造の残留する個別部分４１５の各々にいくつのダイを取り付けてもよい。例えば、図４Ｄに示されるように、各個別部分４１５に、２つのダイ４１８が取り付けられている。しかしながら、他の実施の形態において、１つのダイ４１８を取り付けてもよい。さらに他の実施の形態において、３つ以上のダイ４１８を取り付けてもよい。取り付けられるダイ４１８の数は、各個別部分４１５に一貫していても（例えば、各個別部分４１５上に２つだけダイ４１８が取り付けられている）、様々であってもよい（例えば、第１の個別部分４１５に１つのダイ４１８が取り付けられ、第２の個別部分４１５に２つのダイ４１８が取り付けられてもよい）。
工程３４０で、個別部分４１５（または、ガラス系基板４００などのその一部）と１つ以上のダイ４１８との間にアンダーフィル材料４１９を分配することができる。アンダーフィル材料４１９は、例えば、高分子、樹脂、硬化剤、融剤など、様々な集積回路部品を取り付けるために使用されていると一般に認識されている、どのアンダーフィル材料であってもよい。具体的なアンダーフィル材料４１９としては、以下に限られないが、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂、ベンゾシクロブテン（ＢＣＢ）、ビスマレイミド型アンダーフィル、ポリベンゾオキサジン系、またはポリノルボルネン型アンダーフィルが挙げられる。また、アンダーフィル材料４１９に、必要に応じて、熱膨張を制御するために、シリカなどの無機充填剤を配合してもよい。
工程３３５でのダイの取付け、および工程３４０でのアンダーフィルの分配の結果として、得られた構造は、以下に、担体４１０に結合された１つ以上のアセンブリと称されることがある。
ここで、図３、４Ｅ、および４Ｆを参照すると、工程３４５で、担体４１０に結合された１つ以上のアセンブリを被包材４２０で被包して、１つ以上の被包アセンブリ４２１を得ることができる。被包材４２０は、第１の状態（例えば、液体または溶融状態）で施され、現在公知のまたは後で開発される任意の被包技術にしたがって、第２の状態（例えば、固体状態）に遷移させることができる。例えば、いくつかの実施の形態において、被包材４２０は、その１つ以上のアセンブリを覆って配置された成形キャビティ中に成形材料を射出することによって、形成されることがある。被包材４２０は、本開示により限定されず、例えば、エポキシ成形材料、樹脂、高分子化合物などの、どの被包材料からなってもよい。
いくつかの実施の形態において、被包アセンブリ４２１から過剰な量の被包材４２０を除去すること、および／または被包アセンブリ４２１の表面を平滑化することが必要なことがある。それゆえ、被包アセンブリ４２１が１つ以上の粗面を含むか否か、および／または過剰な被包材４２０が存在するか否かについての決定が、工程３５０で行われることがある。そのような決定は、被包アセンブリ４２１の所定の寸法特徴、施すべき被包材４２０の所定量などに基づくであろう。被包アセンブリ４２１が粗面および／または過剰な被包材４２０を含む場合、その被包材４２０は、現在公知のまたは後で開発されるどの平坦化過程にしたがって、工程３５５で平坦化されてもよい。
前記被包材が一旦平坦化されたら（または平坦化が必要ない場合）、特に図４Ｆに示されるように、工程３６０で、担体４１０を被包アセンブリ４２１から取り外すことができる。担体４１０は、一般に、ここに記載されたように使用される特別な結合／剥離過程および／または材料のために、比較的難なく、および／または被包アセンブリ４２１に損傷を与えずに、取り外せるべきである。取外し過程は、本開示により限定されず、一般に、使用される結合／剥離方法および／または材料のタイプに特有な取外し過程を含む、現在公知のまたは後で開発されるどの取外し過程であってもよい。担体４１０を取り外す非限定例としては、担体４１０の引き剥がし、剥離材料が被包アセンブリ４２１から担体４１０を分離させるための担体４１０の加熱などが挙げられる。担体４１０を取り外すと、一般に、１つ以上の被包アセンブリ４２１の背面４２３が露出されるであろう。
いくつかの実施の形態において、担体４１０は、続く電子回路パッケージアセンブリ（例えば、インターポーザアセンブリのさらなるシート）のために再利用することができる。このように、いくつかの実施の形態において、被包アセンブリ４２１からの担体４１０の取外しは、担体４１０に損傷を与えないような様式で完了することができる。いくつかの実施の形態において、取り外された担体４１０は、再構成廃材を製造するために溶液などの中に入れられることがあり、その廃材は、それに続く電子回路パッケージアセンブリに使用される再構成廃棄担体を含むことがある。
図３および４Ｇを参照すると、工程３６５で、１つ以上の被包アセンブリ４２１の背面４２３の少なくとも一部に、１つ以上の第２の層４２２を施すことができる。
ここに記載された１つ以上の第１の層４１２と同様に、１つ以上の第２の層４２２は、１種類以上の第２の金属化材料および／または１種類以上の第２の誘電体材料を含むことがある。例えば、いくつかの実施の形態において、１つ以上の第２の層４２２は、１種類の金属化材料および１種類の誘電体材料を含むことがある。他の実施の形態において、１つ以上の第２の層４２２は、複数の金属化材料および１種類以上の誘電体材料を含むことがある。さらに他の実施の形態において、１つ以上の第２の層４２２は、１種類以上の金属化材料および複数の誘電体材料を含むことがある。さらに他の実施の形態において、１つ以上の第２の層４２２は、金属化材料を含まない、または誘電体材料を含まないことがある。
１つ以上の第２の層４２２に使用される金属化材料は、本開示により限定されない。実列の金属化材料としては、以下に限られないが、アルミニウム、金、シリコン、銅、およびタングステンが挙げられる。同様に、１つ以上の第２の層４２２に使用される誘電体材料は、本開示により限定されない。いくつかの実施の形態において、誘電体材料は、高分子材料であることがある。実例の誘電体材料としては、以下に限られないが、シリコンまたは他の元素の酸化物、窒化物、およびオキシ窒化物が挙げられる。他の説明に役立つ例としては、以下に限られないが、シリコンまたは他の元素の上述した酸化物、窒化物、およびオキシ窒化物の積層体および複合体が挙げられるであろう。同様に、誘電体材料は、結晶質材料または非結晶質材料であってもよい。
１つ以上の第２の層４２２は、金属化材料および／または誘電体材料を施すための、現在公知のまたは後で開発されるどの方法を使用して形成してもよい。非限定例として、熱またはプラズマ酸化または窒化方法、化学的気相成長法（原子層化学的気相成長法を含む）、物理的気相成長法（スパッタリング法を含む）などが挙げられる。このように、１つ以上の第２の層４２２は、第１の状態（例えば、液体状態または溶融状態）で施されることがあり、施用後に第２の状態（例えば、固体状態）に遷移させられることがある。
１つ以上の被包アセンブリ４２１の背面４２３上に施された結果として生じた１つ以上の第２の層４２２の各々は、どの厚さを有してもよい。このように、結果として生じた層の厚さは、本開示により限定されない。結果として生じた１つ以上の第２の層４２２の厚さは、１つ以上の被包アセンブリ４２１の背面４２３の全表面に亘り一貫していても、または様々であってもよい。結果として生じた１つ以上の第２の層４２２の厚さは、結果として得られたインターポーザアセンブリの特定の用途、特定の使途、または特定の構造に基づくであろう。
１つ以上の被包アセンブリ４２１の背面４２３に位置する特定の孔が充填および／またはメッキされる実施の形態において、１つ以上の第２の層４２２がその孔上または内に施されることがある。
いくつかの実施の形態において、１つ以上の第２の層４２２は、特に、ガラス系基板４００および／または他の構成部品に対して特定の位置に配置されるおよび／または位置付けられることがある。例えば、１つ以上の第２の層４２２は、有機基板またはその構成部品が１つ以上の第２の層４２２と接触するように揃えられるような位置など、他の構成部品との接触が望ましいであろう位置に配置されることがある。
１つ以上の被包アセンブリ４２１の背面４２３上に１つ以上の第２の層４２２が施用された結果として、１つ以上のガラス系構造４２５が形成される。
図３および４Ｈを参照すると、工程３７０で（例えば、個片化工程により）、１つ以上のガラス系構造４２５を互いから分離することができる。複数のガラス系構造４２５が集合アセンブリに存在する実施の形態において、一般に分離が行われる。１つしかガラス系構造４２５が存在しない場合、工程３７０による分離工程は省くことができる。工程３７０による分離は、本開示により限定されず、例えば、切断など、どの分離手段によって完了されてもよい。ここに記載されたような被包後のガラス系構造４２５の分離により、一般に、ガラス系構造４２５の個片化によりガラス系基板４００が損傷をうけないことが確実になるであろう。
先の工程の完了後、ガラス系構造４２５は、施用の準備ができている。それゆえ、ガラス系構造４２５は、様々な他の構造、基板などに取り付けることができる。図３および４Ｉに示されるような、いくつかの実施の形態において、１つ以上のガラス系構造４２５の少なくとも１つは、工程３７５で有機基板４３０に接続することができる。接続は、本開示により限定されず、例えば、１つ以上の第２の層４２２と、例えば、有機基板４３０上の１つ以上の接点４３６などの有機基板４３０の一部との間に配置された１つ以上のバンプ４３２を介する有機基板４３０の取付けを含むことがある。その上、有機基板４３０とガラス系構造４２５との間に、アンダーフィル材料４３４が配置されることがある。
有機基板４３０は、本開示により限定されず、一般に、ここに記載された構成部品など、いくつの追加の構成部品を含むどの有機基板であってもよい。有機基板４３０に使用できる材料の説明に役立つ例としては、以下に限られないが、ポリエチレン、ポリプロピレン、ポリエーテルブロックアミド、ポリエチレンテレフタレート、ポリエーテルウレタン、ポリエステルウレタン、他のポリウレタン、天然ゴム、ゴム乳液、合成ゴム、ポリエステル・ポリウレタン共重合体、ポリカーボネート、および他の有機材料が挙げられる。
図５は、インターポーザアセンブリを形成する代わりの方法を示している。図５に関して記載された方法と、図３に関して記載された方法との間の主な相違は、１つのガラス系基板４００（図４Ａ）の代わりに、複数の個別の基板４００’（図６Ａ）が使用され、それによって、担体を取り外す前に、基板を個別部分に分離する必要がなくなることである。その他の点は、図５の各工程に関する様々な他の具体的な詳細は、図３の各工程に関する詳細と同一である。それゆえ、簡潔さのために、図５に記載された様々な工程は、手短に記載され、そのような工程に関する追加の具体的な詳細は、図３に関して、先に見つけることができる。
ここで、図５および６Ａを参照すると、その方法は、工程５０５で、複数のガラス系基板４００’を担体４１０に結合させる工程を含む。ここにより詳しく記載されるように、複数のガラス系基板４００’の各々は、ガラス系インターポーザウエハーであることがある。ガラス系ウエハーのタイプは、本開示により限定されず、現在公知のまたは後で開発されるどのガラス系ウエハーであってもよい。ここに記載された実施の形態において、そのガラス系ウエハーは、イオン交換過程などによって、化学強化できるガラス組成物から形成されることがある。例えば、ソーダ石灰ガラスバッチ組成物、アルカリアルミノケイ酸塩ガラスバッチ組成物、または形成後にイオン交換により強化できる他のガラスバッチ組成物。１つの特別な例において、そのガラス系ウエハーは、Ｃｏｒｎｉｎｇ，Ｉｎｃｏｒｐｏｒａｔｅｄにより製造されている「Ｇｏｒｉｌｌａ」Ｇｌａｓｓから形成されることがある。他の実施の形態において、ガラス系ウエハーは、どの適切なガラスセラミック組成物または適切なガラス組成物、例えば、「Ｐｙｒｅｘ」ガラスなどのホウケイ酸ガラスであってもよい。
工程５０５により複数のガラス系基板４００’を担体４１０に結合する工程は、例えば、ここにより詳しく記載されるように、複数のガラス系基板４００’が後の時点で担体４１０から取り外せるように、複数のガラス系基板４００’を担体４１０に一時的に結合する工程を含むことがある。複数のガラス系基板４００’は、現在公知のまたは後で開発されるどの結合および剥離技術によって、担体４１０に結合されてもよい。
複数のガラス系基板４００’は、どのパターン、向き、および／または形態で担体４１０に結合されてもよい。いくつかの実施の形態において、複数のガラス系基板４００’は、１つの担体４１０上に取り付けられるガラス系基板４００’の数を最大にするような様式で、担体４１０に結合することができる。複数のガラス系基板４００’の各々は、互いから距離Ｄだけ間隔が空けられることがある。距離Ｄは、本開示により限定されず、一般に、どの測定可能な距離であってもよい。
先に記載されたように、いくつかの実施の形態において、複数のガラス系基板４００’は、例えば、図１および２に関してここに記載されたようなスルービア１０４など、中を通る１つ以上の孔４０４を含むことがある。いくつかの実施の形態において、複数のガラス系基板４００’は、リドロー法により製造されたガラス系であることがある。リドロー法により製造されたガラス系は、一般に、大量の連続的に形成されたガラス系であって、後で複数のガラス系基板に切断されるガラス系を称する。ここで、図５および６Ａ〜６Ｂを参照すると、複数のガラス系基板４００’の各々の内の１つ以上の孔４０４は、工程５１０で、メッキされていても、および／または充填されていてもよい。ここにより詳しく記載されるように、１つ以上の孔４０４は、１種類以上の充填材料４１４でメッキされていても、および／または充填されていてもよい。
いくつかの実施の形態において、孔のメッキおよび／または充填に使用される過剰なまたは被りの充填材料４１４が存在するか否かについての決定が、工程５１５で行われることがある。過剰な量または被りが存在する場合、それは、工程５２０で除去されるおよび／または平滑化されることがある。過剰な充填材料４１４が一旦除去されたら（または過剰な充填材料４１４が存在しない場合）、その過程は工程５２５に進むことができる。
１種類以上の充填材料４１４による孔のメッキおよび／または充填に加え、工程５２５で、複数のガラス系基板４００’の上、および／または複数のガラス系基板４００’の孔４０４内に、１つ以上の第１の層４１２を施してもよい。いくつかの実施の形態において、１つ以上の第１の層４１２は、ここにより詳しく記載されているように、１種類以上の金属化材料および／または１種類以上の誘電体材料を含むことがある。
図５および６Ｃに示されるように、工程５３０で、複数のガラス系基板４００’の各１つ、１つ以上の第１の層４１２、および充填材料４１４を含む各個別部分４１５に、１つ以上のダイ４１８を取り付けることができる。１つ以上のダイ４１８は、ここにより詳しく記載されているように、例えば、ワイヤボンディング、テープによる自動ボンディング（ＴＡＢ）、フリップチップはんだ付け、接着剤塗布、はんだ付けとワイヤボンディングなどの現在公知のまたは後で開発されるどの取付け技術によって取り付けられてもよい。
工程５３５で、個別部分４１５（または、ガラス系基板４００’などのその一部）と１つ以上のダイ４１８との間にアンダーフィル材料４１９を分配することができる。工程５３０でのダイの取付け、および工程５３５でのアンダーフィルの分配の結果として、得られた構造は、ここに、担体４１０に結合された１つ以上のアセンブリと称されることがある。
ここで、図５、６Ｄ、および６Ｅを参照すると、ここにより詳しく記載されたように、工程５４０で、担体４１０に結合された１つ以上のアセンブリを被包材４２０で被包して、複数の被包アセンブリ４２１を得ることができる。
いくつかの実施の形態において、被包アセンブリ４２１から過剰な量の被包材４２０を除去すること、または被包アセンブリ４２１の表面を平滑化することが必要なことがある。それゆえ、ここにより詳しく記載されたように、被包アセンブリ４２１が１つ以上の粗面を含むか否か、および／または過剰な被包材が存在するか否かについての決定が、工程５４５で行われることがある。被包アセンブリ４２１が粗面および／または過剰な被包材を含む場合、その被包材は、工程５５０で、現在公知のまたは後で開発されるどの平坦化過程にしたがって平坦化されてもよい。
前記被包材が一旦平坦化されたら（または平坦化が必要ない場合）、特に図６Ｅに示されるように、工程５５５で、担体４１０を被包アセンブリ４２１から取り外すことができる。担体４１０を取り外すと、一般に、１つ以上の被包アセンブリ４２１の背面４２３が露出されるであろう。
ここに先に記載されたように、いくつかの実施の形態において、担体４１０は、続く電子回路パッケージアセンブリ（例えば、インターポーザアセンブリのさらなるシート）のために再利用することができる。
図５および６Ｆを参照すると、工程５６０で、複数の被包アセンブリ４２１の背面４２３に、１つ以上の第２の層４２２を施すことができる。ここに記載された１つ以上の第１の層４１２と同様に、１つ以上の第２の層４２２は、ここにより詳しく記載されたように、１種類以上の金属化材料および／または１種類以上の誘電体材料を含むことがある。
１つ以上の被包アセンブリ４２１の背面４２３上に１つ以上の第２の層４２２が施用された結果として、複数のガラス系構造４２５が形成される。
図５および６Ｇを参照すると、工程５６５で、１つ以上のガラス系構造４２５を互いから分離することができる。工程５６５による分離は、本開示により限定されず、例えば、切断など、どの分離手段によって完了されてもよい。
先の工程の完了後、ガラス系構造４２５は、施用の準備ができている。それゆえ、ガラス系構造４２５は、様々な他の構造、基板などに取り付けることができる。図５および６Ｈに示されるような、いくつかの実施の形態において、１つ以上のガラス系構造４２５の少なくとも１つは、工程５７０で有機基板４３０に接続することができる。接続は、本開示により限定されず、例えば、１つ以上の第２の層４２２と、例えば、有機基板４３０上の１つ以上の接点４３６などの有機基板４３０の一部との間に配置された１つ以上のバンプ４３２を介する有機基板４３０の取付けを含むことがある。その上、有機基板４３０とガラス系構造４２５との間に、アンダーフィル材料４３４が配置されることがある。
図７は、インターポーザアセンブリを形成する別の代わりの方法を示している。図７に関して記載された方法と、図３に関して記載された方法との間の主な相違は、図５に関して記載された方法と同様に、１つのガラス系基板４００（図４Ａ）の代わりに、複数の個別の基板４００’（図８Ａ）が使用され、それによって、基板を個別部分に分離する必要がなくなることである。その上、図７に関して記載された方法と、図３および５に関して記載された方法との間の主な相違は、中実担体４１０（図４Ａおよび６Ａ）の代わりに、窓開き担体４１０’が使用され、それにより、背面の充填および層の施用を完了するために、様々な構成部品をひっくり返す必要なく、両面の充填および層施用工程が可能になることである。その他の点では、図７の各工程に関する様々な他の具体的な詳細は、図３および５の各工程に関する詳細と同一である。それゆえ、簡潔さのために、図３および５に関して記載された工程と類似の、図７に記載された様々な工程は、手短に記載され、そのような工程に関する追加の具体的な詳細は、図３および５に関して、先に見つけることができる。
ここで、図７および８Ａを参照すると、その方法は、工程７０５で、複数のガラス系基板４００’を窓開き担体４１０’に結合させる工程を含む。窓開き担体４１０’は、本開示により限定されず、一般に、複数のガラス系基板４００’の背面４２３の少なくとも一部に、窓開き担体４１０’の開口４１１を通じて到達できるようにその中を通る１つ以上開口４１１（すなわち、「窓」）を含むどのタイプの担体であってもよい。その上、窓開き担体４１０’は、一般に、後で取り外される一時的担体である（ここにより詳しく記載されているように）。どの一時的担体、特に、複数のガラス系基板４００’から容易に取り外せる一時的担体を使用してもよい。
窓開き担体４１０’内の開口４１１は、特定の配置、サイズ、および／または形状に限定されない。しかしながら、いくつかの実施の形態において、その窓開き担体内の開口４１１の各々は、その開口４１１上に配置される複数のガラス系基板４００’の対応する１つの背面４２３の大半に、開口４１１を通じて到達できるような、サイズである、形状である、および／または配置されているであろう。すなわち、複数のガラス系基板４００’の各々は、ガラス系基板４００’が開口４１１の上に載るように、対応する開口４１１よりわずかに大きいであろう。
ここにより詳しく記載されるように、複数のガラス系基板４００’の各々は、ガラス系インターポーザウエハーであることがある。ガラス系ウエハーのタイプは、本開示により限定されず、現在公知のまたは後で開発されるどのガラス系ウエハーであってもよい。ここに記載された実施の形態において、そのガラス系ウエハーは、イオン交換過程などによって、化学強化できるガラス組成物から形成されることがある。例えば、ソーダ石灰ガラスバッチ組成物、アルカリアルミノケイ酸塩ガラスバッチ組成物、または形成後にイオン交換により強化できる他のガラスバッチ組成物。１つの特別な例において、そのガラス系ウエハーは、Ｃｏｒｎｉｎｇ，Ｉｎｃｏｒｐｏｒａｔｅｄにより製造されている「Ｇｏｒｉｌｌａ」Ｇｌａｓｓから形成されることがある。他の実施の形態において、ガラス系ウエハーは、どの適切なガラスセラミック組成物または適切なガラス組成物、例えば、「Ｐｙｒｅｘ」ガラスなどのホウケイ酸ガラスであってもよい。図７および８Ａ〜８Ｈは複数のガラス系基板４００’を示しているが、いくつかの実施の形態において、ここにより詳しく記載されたように、１つのガラス系基板（例えば、図３に関して記載されたガラス系基板４００）を使用し、その後、個別の構成部品に分割されてもよい。
工程７０５により複数のガラス系基板４００’を窓開き担体４１０’に結合する工程は、例えば、ここにより詳しく記載されるように、複数のガラス系基板４００’が後の時点で窓開き担体４１０’から取り外せるように、複数のガラス系基板４００’を窓開き担体４１０’に一時的に結合する工程を含むことがある。複数のガラス系基板４００’は、現在公知のまたは後で開発されるどの結合および剥離技術によって、窓開き担体４１０’に結合されてもよい。
複数のガラス系基板４００’は、どのパターン、向き、および／または形態で窓開き担体４１０’に結合されてもよい。いくつかの実施の形態において、複数のガラス系基板４００’は、１つの窓開き担体４１０’上に取り付けられるガラス系基板４００’の数を最大にするような様式で、窓開き担体４１０’に結合することができる。いくつかの実施の形態において、複数のガラス系基板４００’は、ここに記載されたように、その背面４２３に窓開き担体４１０’内の開口４１１の内の１つを通じて到達できるように、窓開き担体４１０’に結合することができる。複数のガラス系基板４００’の各々は、互いから距離Ｄだけ間隔が空けられることがある。距離Ｄは、本開示により限定されず、一般に、どの測定可能な距離であってもよい。
先に記載されたように、いくつかの実施の形態において、複数のガラス系基板４００’は、例えば、図１および２に関してここに記載されたようなスルービア１０４など、中を通る１つ以上の孔４０４を含むことがある。ここで、図７および８Ａ〜８Ｂを参照すると、複数のガラス系基板４００’の各々の内の１つ以上の孔４０４は、工程７１０で、メッキされていても、および／または充填されていてもよい。ここにより詳しく記載されるように、１つ以上の孔４０４は、１種類以上の充填材料４１４でメッキされていても、および／または充填されていてもよい。
いくつかの実施の形態において、孔のメッキおよび／または充填に使用される過剰な充填材料４１４が存在するか否かについての決定が、工程７１５で行われることがある。例えば、充填材料４１４が、充填すべき目的の空間を超える量（例えば、１つ以上のガラス系基板４００’の内の１つの外面に位置する過剰な量または被り）まで充填される場合、その決定は、過剰な量が存在する、であろう。過剰な量または被りが存在する場合、それは、工程７２０で除去されるおよび／または平滑化されることがある。過剰な充填材料４１４が一旦除去されたら（もしくは過剰なまたは被りの充填材料４１４が存在しない場合）、その過程は工程７２５に進むことができる。工程７２０にしたがって、随意的な除去／平滑化が完了される場合、そのような除去／平滑化は、窓開き担体４１０’の存在により、その背面４２３にある材料の除去が妨げられるので、窓開き担体４１０’上に位置する複数のガラス系基板４００’の前面のみで行われるであろうことを理解すべきである。
１種類以上の充填材料４１４による孔のメッキおよび／または充填に加え、工程７２５で、複数のガラス系基板４００’の前面上、および／または複数のガラス系基板４００’の孔４０４内に、１つ以上の第１の層４１２を施してもよく、工程７３０で、複数のガラス系基板４００’の背面４２３上、および／または複数のガラス系基板４００’の孔４０４内に、１つ以上の第２の層４２２を施してもよい。
一般に、図面から、複数のガラス系基板４００’の各々の前面は、その背面４２３の反対であり、その前面と背面は共面的であってよいことを理解すべきである。その上、背面は、一般に、ここに記載されたように、窓開き担体４１０’の表面に隣接している。
図７および８Ｃに示されるように、工程７３５で、ここにより詳しく記載されているように、複数のガラス系基板４００’の各１つ、１つ以上の第１の層４１２、１つ以上の第２の層４２２、および充填材料４１４を含む各個別部分４１５に、１つ以上のダイ４１８を取り付けることができる。工程７４０で、個別部分４１５（または、ガラス系基板４００’などのその一部）と１つ以上のダイ４１８との間にアンダーフィル材料４１９を分配することができる。
工程７３５でのダイの取付け、および工程７４０でのアンダーフィルの分配の結果として、得られた構造は、ここに、窓開き担体４１０’に結合された１つ以上のアセンブリと称されることがある。
ここで、図７、および８Ｄ〜８Ｆを参照すると、工程７４５で、窓開き担体４１０’に結合された１つ以上のアセンブリを被包材４２０で被包して、複数の被包アセンブリ４２１を得ることができる。
いくつかの実施の形態において、被包アセンブリ４２１から過剰な量の被包材４２０を除去すること、または被包アセンブリ４２１の表面を平滑化することが必要なことがある。それゆえ、被包アセンブリ４２１が１つ以上の粗面を含むか否か、および／または過剰な被包材が存在するか否かについての決定が、工程７５０で行われることがある。被包アセンブリ４２１が粗面および／または過剰な被包材を含む場合、その被包材は、工程７５５で、現在公知のまたは後で開発されるどの平坦化過程にしたがって平坦化されてもよい。
前記被包材が一旦平坦化されたら（または平坦化が必要ない場合）、特に図８Ｆに示されるように、工程７６０で、窓開き担体４１０’を被包アセンブリ４２１から取り外すことができる。窓開き担体４１０’は、一般に、ここに記載されたように使用される特定の結合／剥離過程および／または材料のために、相対的に難なく、および／または被包アセンブリ４２１に損傷を与えずに、取り外されるべきである。取外し過程は、本開示により限定されず、一般に、使用される結合／剥離方法および／または材料のタイプに特有な取外し過程を含む、現在公知のまたは後で開発されるどの取外し過程であってもよい。窓開き担体４１０’を取り外す非限定例としては、窓開き担体４１０’の剥がし、剥離材料が分離するための窓開き担体４１０’の加熱などが挙げられる。
いくつかの実施の形態において、窓開き担体４１０’は、続く電子回路パッケージアセンブリ（例えば、インターポーザアセンブリのさらなるシート）のために再利用することができる。このように、いくつかの実施の形態において、被包アセンブリ４２１からの窓開き担体４１０’の取外しは、窓開き担体４１０’に損傷を与えないような様式で完了することができる。いくつかの実施の形態において、取り外された窓開き担体４１０’は、再構成廃材を製造するために溶液などの中に入れられることがあり、その廃材は、再構成廃棄担体を含むことがある。
図７および８Ｇを参照すると、工程７６５で、１つ以上のガラス系構造４２５を互いから分離することができる。工程７６５による分離は、本開示により限定されず、例えば、切断など、どの分離手段によって完了されてもよい。
先の工程の完了後、ガラス系構造４２５は、施用の準備ができている。それゆえ、ガラス系構造４２５は、様々な他の構造、基板などに取り付けることができる。図７および８Ｈに示されるような、いくつかの実施の形態において、複数のガラス系構造４２５の少なくとも１つは、工程７７０で有機基板４３０に接続することができる。接続は、本開示により限定されず、例えば、１つ以上の第２の層４２２と、例えば、有機基板４３０上の１つ以上の接点４３６などの有機基板４３０の一部との間に配置された１つ以上のバンプ４３２を介する有機基板４３０の取付けを含むことがある。その上、有機基板４３０とガラス系構造４２５との間に、アンダーフィル材料４３４が配置されることがある。
様々な実施の形態において、電子回路パッケージは、図３、５、および７に関して記載された工程のいずれか１つによって形成することができる。ここに記載された形成過程のいずれか１つにより得られた電子回路パッケージは、チップ性能、消費電力、および実装形状因子に悪影響を及ぼさずに、３２ｎｍテクノロジーを超えるデバイスに特に適しているであろう。電子回路パッケージにここに記載されたようなガラス系を使用すると、シリコンを使用する従来の電子回路パッケージに対して、規模がより小さく、全体的により薄いパッケージが得られるであろう。
ここで、ここに示され記載されたガラス系を含有する電子回路パッケージを形成する方法は、ガラス系基板（例えば、ガラス系シート）または複数のガラス系基板（例えば、複数のガラス系ウエハー）を担体に一時的に結合する工程を含むことを理解すべきである。次に、その電子回路パッケージを、担体上に形成し、これには、一時的担体を取り外す前に、個々のパッケージを互いから分割することを含む（特に、ガラス系シートが使用される場合）。このように、電子回路パッケージは、ほぼ最終的な形状にある作製済みのガラス系基板を使用して、大型パネルフォーマットで製造することができる。その上、ここに示され記載された方法により、ガラス系基板の被包が可能であり、これにより、脆いガラス系材料が、個片化などの機械的過程による損傷から守られる。
態様（１）において、１つ以上のガラス系構造を形成する方法は、担体に結合したガラス系基板上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、担体に結合した層状構造を得る工程；その層状構造の複数の部分がそれら複数の部分の各々の間に空間を介して担体上に残るように、層状構造の１つ以上の区域を除去する工程；その複数の部分に１つ以上のダイを取り付ける工程；そのガラス系基板とその１つ以上のダイとの間にアンダーフィル材料を分配して、その担体に結合した１つ以上のアセンブリを得る工程；およびその１つ以上のアセンブリを高分子材料で被包して、１つ以上の被包アセンブリを得る工程を有してなる。
その１つ以上の被包アセンブリから担体を取り外して、その１つ以上の被包アセンブリの背面を露出させる工程；および１つ以上の被包アセンブリの背面上に（ｉ）１つ以上の第２の金属化層または（ｉｉ）１つ以上の第２の誘電体層の少なくとも一方を施して、１つ以上のガラス系構造を形成する工程をさらに含む、態様（１）による態様（２）。
そのガラス系基板がガラス系ウエハーまたはガラス系パネルである、態様（１）または（２）による態様（３）。
そのガラス系基板をその担体に結合する工程；およびそのガラス系基板とその担体との間に剥離材料を施す工程をさらに含む、いずれかの先行する態様による態様（４）。
そのガラス系基板がその中を通る１つ以上の孔を含み、その方法が、そのガラス系基板内の１つ以上の孔の内の少なくとも１つをメッキする工程、およびそのガラス系基板内の１つ以上の孔の内の少なくとも１つを充填する工程の少なくとも一方を含む、いずれかの先行する態様による態様（５）。
（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施す工程の前に、過剰な充填材料を除去する工程をさらに含む、態様（５）による態様（６）。
その層状構造の１つ以上の区域を除去する工程により、その担体上の層状構造の複数の部分が画成され、その担体上の層状構造の複数の部分の間の１つ以上の通路が画成される、いずれかの先行する態様による態様（７）。
その１つ以上のダイを取り付ける工程が、フリップチップはんだ付け方法、接着剤施用方法、またははんだ付けおよびワイヤボンディング方法によって、その１つ以上のダイを取り付ける工程を含む、いずれかの先行する態様による態様（８）。
平坦化過程により高分子材料を平滑化する工程をさらに含む、いずれかの先行する態様による態様（９）。
その１つ以上のガラス系構造が、複数のガラス系構造の集合アセンブリであり、その方法が、その集合アセンブリからその複数のガラス系構造の各々を分離する工程をさらに含む、いずれかの先行する態様による態様（１０）。
その１つ以上のガラス系構造の内の少なくとも１つを有機基板に接続する工程をさらに含む、態様（２）から（１０）のいずれか１つによる態様（１１）。
そのガラス系基板がガラスまたはガラスセラミックである、いずれかの先行する態様による態様（１２）。
態様（１３）において、複数のガラス系構造を形成する方法は、担体に結合した複数の個別のガラス系基板の各々にある少なくとも１つの孔を充填する工程であって、その複数の個別のガラス系基板の各々が、その中を通る１つ以上の孔を含む工程；その複数の個別のガラス系基板上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、担体に結合した複数の層状構造を得る工程；その複数の層状構造の各々に１つ以上のダイを取り付ける工程；その複数の個別のガラス系基板とそのダイとの間にアンダーフィル材料を分配して、その担体に結合した複数のアセンブリを得る工程；およびその複数のアセンブリを高分子材料で被包して、複数の被包アセンブリを得る工程を有してなる。
その複数の被包アセンブリから担体を取り外して、その複数の被包アセンブリの背面を露出させる工程；およびその複数の被包アセンブリの背面上に（ｉ）１つ以上の第２の金属化層または（ｉｉ）１つ以上の第２の誘電体層の少なくとも一方を施して、複数のガラス系構造を形成する工程をさらに含む、態様（１３）による態様（１４）。
（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施す工程の前に、過剰な充填材料を除去する工程をさらに含む、態様（１３）または（１４）による態様（１５）。
平坦化過程によりその高分子材料を平滑化する工程をさらに含む、態様（１３）から（１５）のいずれか１つによる態様（１６）。
その複数のガラス系構造が集合アセンブリであり、その方法が、その集合アセンブリからその複数のガラス系構造の各々を分離する工程をさらに含む、態様（１４）から（１６）のいずれか１つによる態様（１７）。
その複数のガラス系構造の内の少なくとも１つを有機基板に接続する工程をさらに含む、態様（１４）から（１７）のいずれか１つによる態様（１８）。
その個別のガラス系基板がガラスまたはガラスセラミックである、態様（１３）から（１８）のいずれか１つによる態様（１９）。
態様（２０）において、ガラス系構造を形成する方法は、担体に結合したガラス系基板の第一面上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、層状構造を得る工程であって、その担体は少なくとも１つの開口を有し、そのガラス系基板は開口上に配置され、そのガラス系基板の第二面は担体に隣接している工程；その層状構造に１つ以上のダイを取り付ける工程；そのガラス系基板とその１つ以上のダイとの間にアンダーフィル材料を分配して、その窓開き担体に結合したアセンブリを得る工程；およびそのアセンブリを高分子材料で被包して、被包アセンブリを得る工程を有してなる。
そのガラス系基板の第二面上に（ｉ）１つ以上の第２の金属化層および（ｉｉ）１つ以上の第２の誘電体層の少なくとも一方を施して、窓開き担体に結合した１つ以上の層状構造を得る工程をさらに含む、態様（２０）による態様（２１）。
その被包アセンブリからその窓開き担体を取り外して、ガラス系構造を形成する工程をさらに含む、態様（２０）または（２１）による態様（２２）。
複数のガラス系基板が、各ガラス系基板がその担体内の開口上に位置するようにその担体に結合されている、態様（２０）から（２２）のいずれか１つによる態様（２３）。
そのガラス系基板内の１つ以上の孔に充填する工程、またはその１つ以上の孔をメッキする工程の少なくとも一方；および（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施す前に、過剰の充填材料を除去する工程をさらに含む、態様（２０）から（２３）のいずれか１つによる態様（２４）。
平坦化過程によりその高分子材料を平滑化する工程をさらに含む、態様（２０）から（２４）のいずれか１つによる態様（２５）。
そのガラス系構造を有機基板に接続する工程をさらに含む、態様（２２）から（２５）のいずれか１つによる態様（２６）。
そのガラス系基板がガラスまたはガラスセラミックである、態様（２０）から（２６）のいずれか１つによる態様（２７）。
請求項の主題の精神および範囲から逸脱せずに、ここに記載された実施の形態に、様々な改変および変更を行えることが、当業者には明白であろう。それゆえ、本明細書は、ここに記載された様々な実施の形態の改変および変更を、そのような改変および変更が、付随の特許請求の範囲およびその等価物の範囲に入るという条件で、包含することが意図されている。
以下、本発明の好ましい実施形態を項分け記載する。
実施形態１
１つ以上のガラス系構造を形成する方法において、
担体に結合したガラス系基板上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、前記担体に結合した層状構造を得る工程；
前記層状構造の複数の部分が該複数の部分の各々の間に空間を介して前記担体上に残るように、該層状構造の１つ以上の区域を除去する工程；
前記複数の部分に１つ以上のダイを取り付ける工程；
前記ガラス系基板と前記１つ以上のダイとの間にアンダーフィル材料を分配して、前記担体に結合した１つ以上のアセンブリを得る工程；および
前記１つ以上のアセンブリを高分子材料で被包して、１つ以上の被包アセンブリを得る工程；
を有してなる方法。
実施形態２
前記１つ以上の被包アセンブリから前記担体を取り外して、該１つ以上の被包アセンブリの背面を露出させる工程；および
前記１つ以上の被包アセンブリの背面上に（ｉ）１つ以上の第２の金属化層または（ｉｉ）１つ以上の第２の誘電体層の少なくとも一方を施して、前記１つ以上のガラス系構造を形成する工程；
をさらに含む、実施形態１に記載の方法。
実施形態３
前記ガラス系基板がガラス系ウエハーまたはガラス系パネルである、実施形態１または２に記載の方法。
実施形態４
前記ガラス系基板を前記担体に結合する工程；および
前記ガラス系基板と前記担体との間に剥離材料を施す工程；
をさらに含む、実施形態１から３いずれか１つに記載の方法。
実施形態５
前記ガラス系基板がその中を通る１つ以上の孔を含み、
前記方法が、
前記ガラス系基板内の前記１つ以上の孔の内の少なくとも１つをメッキする工程、および
前記ガラス系基板内の前記１つ以上の孔の内の少なくとも１つを充填する工程、
の少なくとも一方をさらに含む、実施形態１から４いずれか１つに記載の方法。
実施形態６
（ｉ）前記１つ以上の第１の金属化層または（ｉｉ）前記１つ以上の第１の誘電体層の少なくとも一方を施す工程の前に、過剰な充填材料を除去する工程をさらに含む、実施形態５に記載の方法。
実施形態７
前記層状構造の前記１つ以上の区域を除去する工程により、前記担体上の該層状構造の前記複数の部分が画成され、該担体上の該層状構造の該複数の部分の間の１つ以上の通路が画成される、実施形態１から６いずれか１つに記載の方法。
実施形態８
前記１つ以上のダイを取り付ける工程が、フリップチップはんだ付け方法、接着剤施用方法、またははんだ付けおよびワイヤボンディング方法によって、該１つ以上のダイを取り付ける工程を含む、実施形態１から７いずれか１つに記載の方法。
実施形態９
平坦化過程により前記高分子材料を平滑化する工程をさらに含む、実施形態１から８いずれか１つに記載の方法。
実施形態１０
前記１つ以上のガラス系構造が、複数のガラス系構造の集合アセンブリであり、
前記方法が、前記集合アセンブリから前記複数のガラス系構造の各々を分離する工程をさらに含む、実施形態１から９いずれか１つに記載の方法。
実施形態１１
前記１つ以上のガラス系構造の内の少なくとも１つを有機基板に接続する工程をさらに含む、実施形態２から１０いずれか１つに記載の方法。
実施形態１２
前記ガラス系基板がガラスまたはガラスセラミックである、実施形態１から１１いずれか１つに記載の方法。
実施形態１３
複数のガラス系構造を形成する方法において、
担体に結合した複数の個別のガラス系基板の各々にある少なくとも１つの孔を充填する工程であって、該複数の個別のガラス系基板の各々が、その中を通る１つ以上の孔を含む工程；
前記複数の個別のガラス系基板上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、前記担体に結合した複数の層状構造を得る工程；
前記複数の層状構造の各々に１つ以上のダイを取り付ける工程；
前記複数の個別のガラス系基板と前記ダイとの間にアンダーフィル材料を分配して、前記担体に結合した複数のアセンブリを得る工程；および
前記複数のアセンブリを高分子材料で被包して、複数の被包アセンブリを得る工程；
を有してなる方法。
実施形態１４
前記複数の被包アセンブリから前記担体を取り外して、該複数の被包アセンブリの背面を露出させる工程；および
前記複数の被包アセンブリの背面上に（ｉ）１つ以上の第２の金属化層または（ｉｉ）１つ以上の第２の誘電体層の少なくとも一方を施して、前記複数のガラス系構造を形成する工程；
をさらに含む、実施形態１３に記載の方法。
実施形態１５
（ｉ）前記１つ以上の第１の金属化層または（ｉｉ）前記１つ以上の第１の誘電体層の少なくとも一方を施す工程の前に、過剰な充填材料を除去する工程をさらに含む、実施形態１３または１４に記載の方法。
実施形態１６
平坦化過程により前記高分子材料を平滑化する工程をさらに含む、実施形態１３から１５いずれか１つに記載の方法。
実施形態１７
前記複数のガラス系構造が集合アセンブリであり、
前記方法が、前記集合アセンブリから前記複数のガラス系構造の各々を分離する工程をさらに含む、実施形態１４から１６いずれか１つに記載の方法。
実施形態１８
前記複数のガラス系構造の内の少なくとも１つを有機基板に接続する工程をさらに含む、実施形態１４から１７いずれか１つに記載の方法。
実施形態１９
前記個別のガラス系基板がガラスまたはガラスセラミックである、実施形態１３から１８いずれか１つに記載の方法。
実施形態２０
ガラス系構造を形成する方法において、
担体に結合したガラス系基板の第一面上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、層状構造を得る工程であって、前記担体は少なくとも１つの開口を有し、前記ガラス系基板は該開口上に配置され、該ガラス系基板の第二面は該担体に隣接している工程；
前記層状構造に１つ以上のダイを取り付ける工程；
前記ガラス系基板と前記１つ以上のダイとの間にアンダーフィル材料を分配して、窓開きの前記担体に結合したアセンブリを得る工程；および
前記アセンブリを高分子材料で被包して、被包アセンブリを得る工程；
を有してなる方法。
実施形態２１
前記ガラス系基板の第二面上に（ｉ）１つ以上の第２の金属化層および（ｉｉ）１つ以上の第２の誘電体層の少なくとも一方を施して、前記窓開き担体に結合した１つ以上の層状構造を得る工程をさらに含む、実施形態２０に記載の方法。
実施形態２２
前記被包アセンブリから前記窓開き担体を取り外して、前記ガラス系構造を形成する工程をさらに含む、実施形態２０または２１に記載の方法。
実施形態２３
複数のガラス系基板が、各ガラス系基板が前記担体内の開口上に位置するように該担体に結合されている、実施形態２０から２２いずれか１つに記載の方法。
実施形態２４
前記ガラス系基板内の１つ以上の孔に充填する工程、または該１つ以上の孔をメッキする工程の少なくとも一方；および
（ｉ）前記１つ以上の第１の金属化層または（ｉｉ）前記１つ以上の第１の誘電体層の少なくとも一方を施す前に、過剰の充填材料を除去する工程をさらに含む、実施形態２０から２３いずれか１つに記載の方法。
実施形態２５
平坦化過程により前記高分子材料を平滑化する工程をさらに含む、実施形態２０から２４いずれか１つに記載の方法。
実施形態２６
前記ガラス系構造を有機基板に接続する工程をさらに含む、実施形態２２から２５いずれか１つに記載の方法。
実施形態２７
前記ガラス系基板がガラスまたはガラスセラミックである、実施形態２０から２６いずれか１つに記載の方法。
１００ ガラス系インターポーザパネル
１０２ ガラス系基板コア
１０４ スルービア
１０６ 第１の表面
１０８ 第２の表面
４００、４００’ ガラス系基板
４０４ １つ以上の孔
４１０、４１０’ 担体
４１２ 第１の層
４１４ 充填材料
４１５ 個別部分
４１６ 通路
４１８ ダイ
４１９ アンダーフィル材料
４２０ 被覆材
４２１ 被包アセンブリ
４２２ 第２の層
４２３ 被包アセンブリの背面
４２５ ガラス系構造
４３０ 有機基板
４３２ バンプ
４３６ 接点

Claims (10)

  1. １つ以上のガラス系構造を形成する方法において、
    担体に結合したガラス系基板上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、前記担体に結合した層状構造を得る工程；
    前記層状構造の複数の部分が該複数の部分の各々の間に空間を介して前記担体上に残るように、該層状構造の１つ以上の区域を除去する工程；
    前記複数の部分に１つ以上のダイを取り付ける工程；
    前記ガラス系基板と前記１つ以上のダイとの間にアンダーフィル材料を分配して、前記担体に結合した１つ以上のアセンブリを得る工程；および
    前記１つ以上のアセンブリを高分子材料で被包して、１つ以上の被包アセンブリを得る工程；
    を有してなる方法。
  2. 前記１つ以上の被包アセンブリから前記担体を取り外して、該１つ以上の被包アセンブリの背面を露出させる工程；および
    前記１つ以上の被包アセンブリの背面上に（ｉ）１つ以上の第２の金属化層または（ｉｉ）１つ以上の第２の誘電体層の少なくとも一方を施して、前記１つ以上のガラス系構造を形成する工程；
    をさらに含む、請求項１記載の方法。
  3. 前記ガラス系基板を前記担体に結合する工程；および
    前記ガラス系基板と前記担体との間に剥離材料を施す工程；
    をさらに含む、請求項１または２記載の方法。
  4. 前記ガラス系基板がその中を通る１つ以上の孔を含み、
    前記方法が、
    前記ガラス系基板内の前記１つ以上の孔の内の少なくとも１つをメッキする工程、および
    前記ガラス系基板内の前記１つ以上の孔の内の少なくとも１つを充填する工程、
    の少なくとも一方をさらに含む、請求項１から３いずれか１項記載の方法。
  5. 複数のガラス系構造を形成する方法において、
    担体に結合した複数の個別のガラス系基板の各々にある少なくとも１つの孔を充填する工程であって、該複数の個別のガラス系基板の各々が、その中を通る１つ以上の孔を含む工程；
    前記複数の個別のガラス系基板上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、前記担体に結合した複数の層状構造を得る工程；
    前記複数の層状構造の各々に１つ以上のダイを取り付ける工程；
    前記複数の個別のガラス系基板と前記ダイとの間にアンダーフィル材料を分配して、前記担体に結合した複数のアセンブリを得る工程；および
    前記複数のアセンブリを高分子材料で被包して、複数の被包アセンブリを得る工程；
    を有してなる方法。
  6. 前記複数の被包アセンブリから前記担体を取り外して、該複数の被包アセンブリの背面を露出させる工程；および
    前記複数の被包アセンブリの背面上に（ｉ）１つ以上の第２の金属化層または（ｉｉ）１つ以上の第２の誘電体層の少なくとも一方を施して、前記複数のガラス系構造を形成する工程；
    をさらに含む、請求項５記載の方法。
  7. ガラス系構造を形成する方法において、
    担体に結合したガラス系基板の第一面上に（ｉ）１つ以上の第１の金属化層または（ｉｉ）１つ以上の第１の誘電体層の少なくとも一方を施して、層状構造を得る工程であって、前記担体は少なくとも１つの開口を有し、前記ガラス系基板は該開口上に配置され、該ガラス系基板の第二面は該担体に隣接している工程；
    前記層状構造に１つ以上のダイを取り付ける工程；
    前記ガラス系基板と前記１つ以上のダイとの間にアンダーフィル材料を分配して、窓開きの前記担体に結合したアセンブリを得る工程；および
    前記アセンブリを高分子材料で被包して、被包アセンブリを得る工程；
    を有してなる方法。
  8. 前記ガラス系基板の第二面上に（ｉ）１つ以上の第２の金属化層および（ｉｉ）１つ以上の第２の誘電体層の少なくとも一方を施して、前記窓開き担体に結合した１つ以上の層状構造を得る工程をさらに含む、請求項７記載の方法。
  9. 複数のガラス系基板が、各ガラス系基板が前記担体内の開口上に位置するように該担体に結合されている、請求項７または８記載の方法。
  10. 前記ガラス系基板内の１つ以上の孔に充填する工程、または該１つ以上の孔をメッキする工程の少なくとも一方；および
    （ｉ）前記１つ以上の第１の金属化層または（ｉｉ）前記１つ以上の第１の誘電体層の少なくとも一方を施す前に、過剰の充填材料を除去する工程をさらに含む、請求項７から９いずれか１項記載の方法。
JP2019505075A 2016-08-01 2017-08-01 ガラス系電子回路パッケージおよびその形成方法 Pending JP2019523563A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662369402P 2016-08-01 2016-08-01
US62/369,402 2016-08-01
PCT/US2017/044829 WO2018026771A1 (en) 2016-08-01 2017-08-01 Glass-based electronics packages and methods of forming thereof

Publications (1)

Publication Number Publication Date
JP2019523563A true JP2019523563A (ja) 2019-08-22

Family

ID=59762025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019505075A Pending JP2019523563A (ja) 2016-08-01 2017-08-01 ガラス系電子回路パッケージおよびその形成方法

Country Status (6)

Country Link
US (1) US20190341320A1 (ja)
JP (1) JP2019523563A (ja)
KR (1) KR20190034237A (ja)
CN (1) CN109564902A (ja)
TW (1) TW201816900A (ja)
WO (1) WO2018026771A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10626040B2 (en) * 2017-06-15 2020-04-21 Corning Incorporated Articles capable of individual singulation
US11355438B2 (en) 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
US11901248B2 (en) * 2020-03-27 2024-02-13 Intel Corporation Embedded die architecture and method of making
US20230079607A1 (en) * 2021-09-13 2023-03-16 Intel Corporation Fine bump pitch die to die tiling incorporating an inverted glass interposer
TWI798958B (zh) * 2021-11-24 2023-04-11 創意電子股份有限公司 Ic晶片測試用的無探針式測試裝置與ic晶片測試方法
US20240213188A1 (en) * 2022-12-21 2024-06-27 Analog Devices, Inc. High frequency device packages

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8389334B2 (en) * 2010-08-17 2013-03-05 National Semiconductor Corporation Foil-based method for packaging intergrated circuits
US8584354B2 (en) * 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels
US20120187545A1 (en) * 2011-01-24 2012-07-26 Broadcom Corporation Direct through via wafer level fanout package
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
TWI534965B (zh) * 2012-09-17 2016-05-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US10510576B2 (en) * 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
CN105140198B (zh) * 2014-05-29 2017-11-28 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
US9548273B2 (en) * 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies

Also Published As

Publication number Publication date
US20190341320A1 (en) 2019-11-07
WO2018026771A1 (en) 2018-02-08
KR20190034237A (ko) 2019-04-01
TW201816900A (zh) 2018-05-01
CN109564902A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
JP2019523563A (ja) ガラス系電子回路パッケージおよびその形成方法
US11302616B2 (en) Integrated interposer solutions for 2D and 3D IC packaging
TWI751530B (zh) 半導體裝置之製造方法
US8865525B2 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US9564364B2 (en) Semiconductor device, semiconductor package, method for manufacturing semiconductor device, and method for manufacturing semiconductor package
TWI611534B (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
TWI619210B (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
TWI517322B (zh) 半導體元件及其製作方法
TW201630147A (zh) 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
TW201711153A (zh) 配線電路基板、半導體裝置、配線電路基板之製造方法以及半導體裝置之製造方法
US20140246227A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
WO2013154497A2 (en) Cte matched interposer and method of making
US20210134757A1 (en) Fanout integration for stacked silicon package assembly
US11160165B2 (en) Component carrier with through hole extending through multiple dielectric layers
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN106298683B (zh) 半导体器件
TWI675424B (zh) 線路基板、其堆疊式半導體組體及其製作方法
TW201110299A (en) Multilayer semiconductor device and method for manufacturing multilayer semiconductor device
US20130277832A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US20240258222A1 (en) 3d integrated circuit (3dic) structures and methods for manufacturing the same
KR102412292B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
US20240274520A1 (en) Semiconductor substrate and manufacturing method thereof
TWI757864B (zh) 封裝結構及其形成方法