CN109564902A - 基于玻璃的电子件封装及其形成方法 - Google Patents

基于玻璃的电子件封装及其形成方法 Download PDF

Info

Publication number
CN109564902A
CN109564902A CN201780048951.8A CN201780048951A CN109564902A CN 109564902 A CN109564902 A CN 109564902A CN 201780048951 A CN201780048951 A CN 201780048951A CN 109564902 A CN109564902 A CN 109564902A
Authority
CN
China
Prior art keywords
glass base
glass
base substrate
carrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780048951.8A
Other languages
English (en)
Inventor
S·C·波拉德
A·B·肖瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN109564902A publication Critical patent/CN109564902A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

揭示了结合了诸如玻璃基插入物组装件的电子件封装，及其形成方法。方法包括：将玻璃基基材粘结到载体，在玻璃基基材上施加金属化层和/或介电层以获得粘结到载体的层状结构，去除层状结构的多个区段使得层状结构的多个部分留在载体上，每个之间具有间隔，将一个或多个管芯附连到所述多个部分，在玻璃基基材与管芯之间分配底部填充材料以获得粘结到载体的组装件，用聚合物材料包封组装件以获得包封组装件，从包封组装件去除载体以将包封组装件的背侧暴露出来，和在包封组装件的背侧上施加第二金属化层和第二介电层，以形成玻璃基结构。

Description

基于玻璃的电子件封装及其形成方法
相关申请交叉参考
本申请根据35 U.S.C.§119，要求2016年08月01日提交的美国临时申请系列第62/369402号的优先权，本文以该申请为基础并将其全文通过引用结合于此。
背景
技术领域
本说明书一般地涉及晶片和面板水平加工，其涉及玻璃基材料作为基材，更具体地，涉及形成电子件封装的方法，所述电子件封装包括玻璃基结构，例如，用于硅器件的插入组装件。
背景技术
对于硅器件的封装(特别是超过32纳米(nm)技术节点的器件)，可能必须要新的技术方案来克服芯片性能、功耗、和封装形状因子上的互联限制。设计元件(例如，插入物)可用于2.5D和3D整合，例如，这可以通过如下方式提供增加的器件整合水平：实现更紧密的处理器和存储器模具节距，提供降低的线宽和间距以实现增加的带宽和更大的可用面积利用，以及整合通孔用于模具堆叠结构的垂直连接。
现有结构使用硅作为插入物材料，但是相比于硅，使用玻璃可能是更有优势的，因为可以出于具体应用和要求对玻璃材料性质(例如，弹性模量和热膨胀系数(CTE))进行加工。但是，尚未完全建立起结合了玻璃或玻璃陶瓷材料的电子件封装的形成方法。
因此，存在对于形成电子件封装的方法的需求，所述电子件封装在大型薄片中结合了玻璃基基材，以实现规模经济(包装形状因子)和高度优势(更薄的整体封装)。
发明内容
根据一个实施方式，形成一个或多个玻璃基结构的方法包括：在粘结到载体的玻璃基基材上施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层，以获得粘结到载体的层状结构；去除层状结构的一个或多个区段，从而使得层状结构的多个部分留在载体上，在所述多个部分的每一个之间具有间距；将一个或多个管芯(die)附连到所述多个部分；在玻璃基基材与所述一个或多个管芯之间分配底部填充材料(underfill material)，以获得粘结到载体的一个或多个组装件；以及用聚合物材料包封所述一个或多个组装件，以获得一个或多个包封组装件。
在另一个实施方式中，形成一个或多个玻璃基结构的方法包括：对粘结到载体的多个单独玻璃基基材中的每一个中的至少一个孔进行填充，其中，所述多个单独玻璃基基材中的每一个包括一个或多个贯穿其的孔；在所述多个单独玻璃基基材上施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层，以获得粘结到载体的多个层状结构；将一个或多个管芯附连到所述多个层状结构中的每一个；在所述多个单独玻璃基基材与管芯之间分配底部填充材料，以获得粘结到载体的多个组装件；以及用聚合物材料包封所述多个组装件，以获得多个包封组装件。
在另一个实施方式中，形成一个或多个玻璃基结构的方法包括：在粘结到载体的玻璃基基材的第一侧上施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层，以获得层状结构，其中，载体具有至少一个开口和玻璃基基材置于开口上，以及玻璃基基材的第二侧与载体相邻；将一个或多个管芯与层状结构附连；在玻璃基基材与所述一个或多个管芯之间分配底部填充材料，以获得粘结到窗载体的组装件；以及用聚合物材料包封组装件以获得包封组装件。
在以下的详细描述中给出了用于形成玻璃基结构(例如，插入物和插入物组装件)的方法的其他特征和优点，其中的部分特征和优点对本领域的技术人员而言，根据所作描述就容易看出，或者通过实施包括以下详细描述、权利要求书以及附图在内的本文所述的本发明而被认识。
应理解，前面的一般性描述和以下的详细描述都描述了各种实施方式且都旨在提供用于理解所要求保护的主题的性质和特性的总体评述或框架。包括的附图提供了对各种实施方式的进一步理解，附图并入本说明书中并构成说明书的一部分。附图例示了本文所描述的各种实施方式，且与描述一起用于解释所要求保护的主题的原理和操作。
附图说明
图1示意性显示根据本文所示和所述的一个或多个实施方式的示意性玻璃基插入物面板；
图2示意性显示根据本文所示和所述的一个或多个实施方式的图1的玻璃基插入物面板沿线2-2的示意性部分的横截面图；
图3显示根据本文所示和所述的一个或多个实施方式的形成玻璃基插入物组装件的示意性方法的流程图；
图4A示意性显示根据本文所示和所述的一个或多个实施方式的包括粘结到载体的玻璃基基材的示意性结构的横截面图；
图4B示意性显示图4A的结构的横截面图，在其前侧具有填充的孔；
图4C示意性显示图4B的结构的单体化部分的横截面图；
图4D示意性显示连接到一个或多个管芯的图4C的结构的横截面图；
图4E示意性显示图4D的结构的包封的横截面图；
图4F示意性显示去除了载体的图4E的结构的横截面图；
图4G示意性显示图4F的结构的横截面图，在其背侧上形成了金属化和介电层；
图4H示意性显示图4G的结构的单体化部分的横截面图；
图4I示意性显示连接到有机基材的图4H的结构的横截面图；
图5显示根据本文所示和所述的一个或多个实施方式的形成玻璃基插入物组装件的示意性替代方法的流程图；
图6A示意性显示根据本文所示和所述的一个或多个实施方式的包括粘结到载体的多个单独玻璃基基材的示意性结构的横截面图；
图6B示意性显示图6A的结构的横截面图，在其前侧具有填充的孔；
图6C示意性显示连接到一个或多个管芯的图6B的结构的横截面图；
图6D示意性显示图6C的结构的包封的横截面图；
图6E示意性显示去除了载体的图6D的结构的横截面图；
图6F示意性显示图6F的结构的横截面图，在其背侧上形成了金属化和介电层；
图6G示意性显示图6F的结构的单体化部分的横截面图；
图6H示意性显示连接到有机基材的图6G的结构的单体化部分的横截面图；
图7显示根据本文所示和所述的一个或多个实施方式的形成玻璃基插入物组装件的示意性替代方法的流程图；
图8A示意性显示根据本文所示和所述的一个或多个实施方式的包括粘结到窗载体的多个单独玻璃基基材的示意性结构的横截面图；
图8B示意性显示图8A的结构的横截面图，仅在其单侧上具有填充的孔和经过金属化；
图8C示意性显示图8B的结构的横截面图，具有填充的孔和双侧金属化；
图8D示意性显示连接到一个或多个管芯的图8C的结构的横截面图；
图8E示意性显示图8D的结构的包封的横截面图；
图8F示意性显示去除了窗载体的图8E的结构的横截面图；
图8G示意性显示图8F的结构的单体化部分的横截面图；以及
图8H示意性显示连接到有机基材的图8G的结构的单体化部分的横截面图。
具体实施方式
下面详细参考结合了玻璃基结构(特别是玻璃基插入物和玻璃基插入物组装件)的电子件封装的各个实施方式，这些实施方式的例子在附图中示出。只要有可能，在所有附图中使用相同的附图标记来表示相同或类似的部分。
术语“插入物”通常指的是在两个或更多个电子器件之间延伸或者完成电连接的任何结构。所述两个或更多个电子器件可以共同位于单个结构中或者可以相互相邻位于不同结构中，从而插入物起到了互联结节的一部分功能等。由此，插入物可以含有一个或多个活性区域(active area)，在其中，存在和形成了通孔和其他互联导体(例如，电源、接地和信号导体)。当用其他组件(例如，管芯、底部填充材料和/或包封等)形成插入物时，可以将插入物称作插入物组装件。此外，术语“插入物”还可以包括多个插入物，例如，插入物阵列等。
虽然本公开一般地涉及玻璃基插入物和/或玻璃基插入物组装件，但是本公开不限于此。例如，本文所揭示的工艺可用于形成含有玻璃基结构的任意电子件封装，例如，射频(RF)组件、微电机系统(MEMS)、传感器、致动器和/或微电子组件等。应该理解，可以采用本文所述的工艺形成其他结构。
2D集成电路封装(2D IC封装)是通过安装多个半导体晶片、管芯和/或芯片等，并将它们水平互联，从而形成的起到单个器件或系统的功能的单个封装。3D集成电路封装(3DIC封装)或者三维堆叠集成电路封装(3DS IC封装)是通过纵向堆叠分开的半导体晶片、管芯和/或芯片等，并将它们互联，从而构造得到起到单个器件或系统的功能的单个集成封装。通孔技术可以实现多个半导体晶片、管芯和/或芯片等之间的互联，结果是将大部分功能整合到相对于先前技术而言小的封装中。会理解的是，晶片、管芯和/或芯片等可以是异质的。例如，3D集成电路(3D IC)可以是单个晶片/管芯/芯片，其具有垂直和水平集成到单个电路中的两层或更多层的有源电子组件。
最近，开发了不同的多管芯封装，其有时被称作2.5D集成电路封装(2.5D IC封装)。在2.5D IC封装中，将多个晶片、管芯和/或芯片等安装到插入物结构上。将多个管芯放在无源插入物(passive interposer)上，所述无源插入物负责管芯之间的互联，以及通过使用通孔技术负责外部I/O。相比于3D IC封装，这种设计可以提供成本上的优势和更好的热性能。会理解的是，每个“管芯”可以是2D IC封装、2.5D IC封装、3D IC、或者3D IC封装。
如图1所示是插入物面板的一个实施方式(整体表示为100)。玻璃基插入物面板100(本文也可称作玻璃基基材)通常包括玻璃基基材芯体102，其中形成了多个通孔104。如本文所用，术语“玻璃基”包括玻璃和玻璃陶瓷这两者。在本文所述的实施方式中，玻璃基基材芯体102是由玻璃组合物形成的，其可以经过化学强化(例如，通过离子交换加工进行)。例如，可以由钠钙玻璃批料组合物、碱性铝硅酸盐玻璃批料组合物、或者其他玻璃批料组合物形成玻璃基材芯体102，其可以在形成之后通过离子交换进行强化。在一个具体例子中，通过康宁有限公司(Corning,Incorporated)生产的玻璃形成玻璃基材芯体102。在其他实施方式中，玻璃基基材芯体102可以是任意合适的玻璃陶瓷组合物或者合适的玻璃组合物，例如，硼硅酸盐玻璃(例如，玻璃)。
在各种实施方式中，从具有特定的热膨胀系数(CTE)的玻璃组合物形成玻璃基基材芯体102。在一些实施方式中，从具有高CTE的玻璃组合物形成玻璃基基材芯体102。例如，玻璃基基材芯体102的CTE可以类似于电路材料的CTE，所述电路材料可以施加到玻璃基基材芯体102，包括但不限于半导体材料和/或金属材料等。在一个实施方式中，玻璃基基材芯体102的CTE可以是约5×10-7/℃至约100×10-7/℃。但是，应理解的是，玻璃基基材芯体102的CTE可以小于约45×10-7/℃。
同样参见图2，玻璃基基材芯体102是大致平坦的，具有第一表面106，以及位置是与第一表面106相对且平坦的第二表面108。玻璃基基材芯体102通常具有在第一表面106与第二表面108之间延伸的厚度T。在本文所述的实施方式中，玻璃基基材芯体102的厚度T可以是：约50微米至约1毫米(mm)，包括约50微米、约100微米、约200微米、约300微米、约400微米、约500微米、约600微米、约700微米、约800微米、约900微米、约1mm，或者这些值中的任意值或者任意两个之间的范围(包括端点)。例如，在一个实施方式中，玻璃基基材芯体102具有约100微米至约150微米的厚度T。在另一个实施方式中，玻璃基基材芯体102具有约150微米至约500微米的厚度T。在另一个实施方式中，玻璃基基材芯体102具有约300微米至约700微米的厚度T。应该理解本文未具体描述的玻璃基基材芯体102的其他厚度。
在贯穿玻璃基基材芯体102的厚度T形成通孔104之前，玻璃基基材芯体102初始是以刚拉制的状态提供的(即，在通过离子交换进行强化之前)。这之后，在未强化的玻璃基基材芯体102中形成通孔104，以产生玻璃基插入物面板100。如本文所述，在未强化的玻璃基基材芯体102中形成通孔104减少了玻璃基基材芯体102的开裂或碎裂，特别是在离子交换强化之后的机械加工过程中玻璃基基材芯体102易受损坏的靠近通孔104的区域中。
在各种实施方式中，可以在形成通孔104之前对玻璃基基材芯体102进行退火。对玻璃基基材芯体102进行退火可以减少或消除玻璃基基材芯体102中存在的残留应力，当在形成通孔104的过程中，当在玻璃基基材芯体102中存在残留应力时，所述残留应力可能导致在形成通孔104的过程中玻璃基基材芯体102的开裂或碎裂。在玻璃基基材芯体102经过退火的实施方式中，退火过程可以包括将玻璃基基材芯体102加热到玻璃基材料的退火点(即，玻璃基材料的动态粘度约为1×1013泊的温度)。但是，应理解的是，退火步骤是任选的，以及在一些实施方式中，可以在没有首先经受退火步骤的情况下，在玻璃基基材芯体102中形成通孔104。
可以采用各种形成技术中的任意一种，在未强化的玻璃基基材芯体102中形成通孔104。例如，可以通过机械钻孔、蚀刻、激光烧蚀、激光辅助工艺、激光破坏和蚀刻工艺、研磨性爆炸、研磨性水射流机械加工、聚焦电热能或者任意其他合适的成形技术，来形成通孔104。
在各种实施方式中，通孔104可以具有玻璃基基材芯体102的平面中基本圆形横截面，以及直径ID是约10微米至约1mm，包括：约10微米、约25微米、约50微米、约100微米、约200微米、约300微米、约400微米、约500微米、约600微米、约700微米、约800微米、约900微米、约1mm，或者这些值中的任意值或者任意两个之间的范围(包括端点)。在图2所示的实施方式中，通孔104具有基本圆柱形侧壁122，从而每个通孔104的直径ID在玻璃基基材芯体102的第一表面106处和在玻璃基基材芯体102的第二表面108处是相同的。但是，在(未示出的)其他实施方式中，形成的通孔104可以是明显锥形的。例如，形成的通孔104可以使得每个通孔103的侧壁122在玻璃基基材芯体102的第一表面106与玻璃基基材芯体102的第二表面108之间逐渐变细。由此，通孔104可以在玻璃基基材芯体102的第一表面106处具有第一直径，以及在玻璃基基材芯体102的第二表面108处具有不同的第二直径。此外，每个通孔104具有近似相同的直径ID。但是，在(未示出的)其他实施方式中，形成的通孔104可以具有不同直径。例如，形成的第一组多个通孔104可以具有第一直径，而形成的第二组多个通孔104可以具有第二直径。
在(未示出的)另一个实施方式中，形成的通孔104可以使得通孔104的侧壁122从玻璃基基材芯体102的第一表面106向玻璃基基材芯体102的中间平面(即，在玻璃基基材芯体102的第一表面106与玻璃基基材芯体102的第二表面108之间穿过玻璃基基材芯体102的平面)逐渐变细，以及从玻璃基基材芯体102的中间平面向玻璃基基材芯体102的第二表面108逐渐膨胀(即，使得通孔104具有穿过玻璃基基材芯体102的厚度T的大致沙漏形状)。在这个实施方式中，通孔104可以在玻璃基基材芯体102的第一表面106具有第一直径，在玻璃基基材芯体102的第二表面108具有第二直径，以及在玻璃基基材芯体102的中间平面具有第三直径，使得所述第一直径和所述第二直径大于所述第三直径。在一个实施方式中，第一直径和第二直径可以是相等的。
虽然图2显示通孔104具有基本圆柱形侧壁122的实施方式，但是应理解的是，可以在单个玻璃基插入物面板100中形成额外或其他类型的通孔104(例如，锥形或沙漏形状)。此外，在图1所示的玻璃基插入物面板100的实施方式中，以规则图案在未强化的玻璃基基材芯体102中形成通孔104。但是，应理解的是，在其他实施方式中，可以以不规则图案形成通孔104。
虽然本文已经给出穿过玻璃基基材芯体102的厚土T具有不同横截面几何形貌的通孔104的参照，但是应理解的是，通孔104可以具有各种其他横截面几何形貌，并且因而本文所述的实施方式不限于通孔104的任何特定横截面几何形貌。除此之外，在图1所示的玻璃基插入物面板100的实施方式中，虽然显示通孔104在玻璃基基材芯体102的平面中具有圆形横截面，但是应理解的是，通孔104可以具有其他平面横截面几何形貌。例如，通孔104在玻璃基基材芯体102的平面中可以具有各种其他横截面几何形貌，包括但不限于：椭圆形横截面、正方形横截面、矩形横截面、和三角形横截面等。此外，应理解的是，可以在单个插入物面板中形成具有不同横截面几何形貌的通孔104。
在各种实施方式中，形成的玻璃基插入物面板100具有多个通孔104。但是，在(未示出的)其他实施方式中，玻璃基插入物面板100也可以包括一个或多个盲孔，例如，当孔没有延伸穿过玻璃基基材芯体102的厚度T时。在这些实施方式中，可以采用与通孔104相同的技术来形成盲孔，并且可以具有与通孔104相似的尺度和平面横截面几何形貌。
在一些实施方式中，可以在形成通孔104之后对玻璃基插入物面板100进行退火。在这个实施方式中，可以利用退火步骤来减少形成通孔104的过程中，在玻璃基插入物面板100中建立起来的应力。例如，当采用激光辅助工艺来形成通孔104时，可能在形成通孔104之后，在玻璃基基材芯体102中留有热应力。可以利用退火步骤来释放这些残留应力，从而使得玻璃基插入物面板100是基本不含应力的。但是，应理解的是，在形成通孔104之后执行的退火步骤是任选的，以及在一些实施方式中，玻璃基插入物面板100在形成通孔104之后没有进行退火。
在另一个实施方式中，可以在形成通孔104之后对玻璃基基材芯体102进行化学蚀刻。例如，可以通过将玻璃基基材芯体102浸没在酸溶液中，来对玻璃基基材芯体102进行化学蚀刻，这从玻璃基基材芯体102的表面和从通孔104的内部去除了缺陷。通过蚀刻去除这些缺陷减少了玻璃基插入物面板100中的裂纹引发位置数量，作为结果，这改善了玻璃基插入物面板100的强度。在一个实施方式中，当从玻璃形成玻璃基插入物面板100时，玻璃基插入物面板100可以在HF:HCl:20H2O的溶液中化学蚀刻15分钟，从玻璃基插入物面板100的表面和从通孔104去除缺陷。但是，应理解的是，在形成通孔104之后的化学蚀刻步骤是任选的，以及在一些实施方式中，玻璃基插入物面板100在形成通孔104之后没有进行化学蚀刻。
在玻璃基基材芯体102中形成了通孔104之后，用离子交换工艺对玻璃基插入物面板100进行化学强化，其中，在靠近玻璃的外表面的玻璃层中，玻璃中较小的金属离子被相同价态的较大金属离子替换或“交换”。用较大的离子替换更小的离子在玻璃表面内产生延伸到层深度(DOL)的压缩应力。在一个实施方式中，金属离子是单价碱金属离子(例如，Na+、K+、和Rb+等)，以及通过将基材浸入浴中来完成离子交换，所述浴包含较大金属离子的至少一种熔融盐(例如，KNO3、K2SO4、或KCl等)从而替换玻璃中的较小金属离子。或者，可以用其它单价阳离子(例如，Ag+、Tl+、和Cu+等)来交换玻璃中的碱金属阳离子。用来强化玻璃基插入物面板100的离子交换过程可以包括，但不限于：将玻璃浸入单个浴中，或者将玻璃浸入在具有相似或不同组成的多个浴中，在浸入之间有洗涤和/或退火步骤。
举例来说，在本文所述的玻璃基插入物面板100是由包含玻璃的玻璃基基材芯体102形成的实施方式中，玻璃基插入物面板100可以通过将玻璃基基材芯体102浸入温度约为410℃的KNO3熔盐浴中来进行离子交换强化。当玻璃基基材芯体102浸入盐浴时，未强化的玻璃基基材芯体102中的Na+离子与K-离子发生交换，从而在玻璃基基材芯体102中引入压缩应力。引入到玻璃基基材芯体102中的压缩应力的大小和层深度(DOL)大致取决于玻璃基基材芯体102浸入盐浴中的时长。例如，将由0.7mm厚的玻璃形成的玻璃基基材芯体102浸入温度约为410℃的KNO3熔盐浴中持续7小时，产生了约720兆帕斯卡(MPa)的压缩应力和约50微米的层深度。
虽然本文已经结合具体玻璃组合物参照了具体的离子交换强化过程，但是应理解的是，也可以使用其他离子交换过程。此外，应理解的是，用于对玻璃基插入物面板100进行强化的离子交换工艺可以取决于形成玻璃基插入物面板100的玻璃基基材芯体102的具体组成发生变化。
上文相对于图1和2所述的玻璃基插入物面板100(或者其他类似的玻璃基基材)可用于经由多种不同方法形成电子件封装(例如，插入物组装件)。由此，可以通过本文所述工艺中的任意一种来形成电子件封装产品。在一些实施方式中，从本文所述的每一种工艺形成的电子件封装产品可以是相同或者基本相似的。
现参见图3，图示性地显示了形成插入物组装件的方法。还参见图4A，方法包括：在步骤305，将玻璃基基材400(例如，图1的玻璃基插入物面板100)粘结到载体410。在本公开中，载体410没有限制，并且通常可以是任意类型的载体，特别是之后去除掉的临时载体(如本文更具体描述)。可以使用任何临时性载体，特别是能够容易地从玻璃基基材400分离的临时载体。
根据步骤305，将玻璃基基材400粘结到载体410可以包括例如：将玻璃基基材400临时性地粘结到载体410，从而使得玻璃基基材400可以在稍后的时间点与载体410分离，如本文更详细描述。可以通过目前已知或者之后建立的任意粘结或脱粘结技术将玻璃基基材400粘结到载体410。脱粘结技术的一种此类非限制性示例性例子包括：对放置在玻璃基基材400与载体410之间的表面改性层进行加热和之后进行冷却，所述表面改性层包括等离子体聚合的含氟聚合物或者芳族硅烷。脱粘结技术的另一个非限制性示例性例子包括：在玻璃基基材400与载体410之间沉积碳质表面改性层，以及表面改性层结合极性基团。脱粘结技术的另一个非限制性示意性例子包括：用含硅、氧、碳、和氟的等离子体处理玻璃基基材400的表面(例如，与载体410接触的表面)和/或载体410的表面(例如，与玻璃基基材400接触的表面)，从而使得存在约1:1至约1:3的金属-氟之比，以及使得玻璃基基材400与载体接触。可以认识到其他粘结或脱粘结技术或者任意前述的变形，并且包括在本公开的范围内。
如上文所述，在一些实施方式中，玻璃基基材400可以包括贯穿其的一个或多个孔404，例如，如本文相对于图1和2所述的通孔104。现参见图3和4A-4B，可以对玻璃基基材400中的所述一个或多个孔404进行镀覆和/或填充。如本文将要详述，可以用一种或多种填充剂材料414对所述一个或多个孔404进行镀覆和/或填充。
对所述一个或多个孔404进行镀覆可以包括例如对所述一个或多个孔进行保形镀覆。也就是说，所述一个或多个孔404中的每一个的侧壁可以涂覆所述一种或多种填充剂材料414中的至少一种，但是孔404中的一个或多个没有完全填充(即，保留经由孔404穿过玻璃基基材400的通道)。由此，当孔的侧壁经过涂覆但是没有完全填充时，产生了孔的保形镀覆。
对所述一个或多个孔404进行填充可以包括例如：用所述一种或多种填充剂材料414中的至少一种，完全填充所述一个或多个孔404中的每一个所限定的玻璃基基材400中的空间。也就是说，用所述一种或多种填充剂材料414中的至少一种，完全填充了所述一个或多个孔404。
所述一个或多个孔404可以仅经过镀覆、仅经过填充、或者经过镀覆和填充。例如，在一些实施方式中，所述一个或多个孔404可以用第一填充剂材料进行镀覆和用第二填充剂材料进行填充，从而使得所述一个或多个孔404的横截面在所述一个或多个孔404的外侧部分上含有第一填充剂材料，其围绕了位于所述一个或多个孔404的内侧部分上的第二填充剂材料。
在所述一个或多个孔404包括多个孔的实施方式中，所有的孔404可以被任选地以相同方式进行镀覆和/或填充。也就是说，所述多个孔404中的每一个含有相同的填充剂材料414并且镀覆和/或填充了基本等量的所述一种或多种填充剂材料414，从而使得所述多个孔404中的每一个的镀覆和/或填充是基本相似的。在其他实施方式中，所述多个孔404中的每个单独孔可以以不同的方式被镀覆和/或填充。例如，第一孔可以用填充剂材料414进行保形镀覆，第二孔用填充剂材料414进行填充，以及第三孔用填充剂材料414进行保形镀覆和填充。在其他实施方式中，所述多个孔中的每个单独孔可以用不同的填充剂材料414进行镀覆和/或填充。例如，第一孔可以用第一填充剂材料进行保形镀覆和/或填充，第二孔可以用第二填充剂材料进行保形镀覆和/或填充，以及第三孔可以用第一填充剂材料进行保形镀覆和用第二填充剂材料进行填充或者仅用第一填充剂材料进行保形镀覆和填充。可以基于例如所得到的插入物组装件的特定用途或者具体配置，来对镀覆和/或填充以及填充剂材料的类型进行选择。
所述一种或多种填充剂材料414分别大致上是任何传导材料并且本公开没有以任何方式对其进行限制。在非限制性例子中，示意性填充剂材料可以是铜、含铜化合物、和/或铜线的重新分配等。在另一个非限制性例子中，示意性填充剂材料可以包括一种或多种其他金属、含金属化合物、和/或聚合物材料等。
可以通过目前已知或者今后开发的任意施涂方法(特别是通常理解适合用于镀覆和/或填充的方法)，将所述一种或多种填充剂材料414施涂到所述一个或多个孔404和/或施涂到玻璃基基材400的表面。例如，可以通过热或等离子体氧化或氮化方法、化学气相沉积方法(包括原子层化学气相沉积方法)、和/或物理气相沉积方法(包括喷溅方法)等来施涂所述一种或多种填充剂材料414。由此，可以以第一状态(例如，液态或熔融态)施涂所述一种或多种填充剂材料414，并且可以实现在施涂之后转化为第二状态(例如，固态)。
可以以任意厚度将所述一种或多种填充剂材料414施涂到所述一个或多个孔404和/或施涂到玻璃基基材400的表面。由此，本公开没有对施涂到所述一个或多个孔404和/或玻璃基基材400的表面的一种或多种填充剂材料414所得到的层的厚度进行限制。在所述一个或多个孔404和/或玻璃基基材400的整个表面上，一种或多种填充剂材料414所得到的层的厚度可以是一致的，或者可以发生变化。例如，在孔404的每一个中，一种或多种填充剂材料414所得到的层的厚度可以是不同的。一种或多种填充剂材料414所得到的层的厚度可以是基于所得到的插入物组装件的特定应用、特定用途、或者具体配置。
在一些实施方式中，可以在步骤315确定是否存在孔的镀覆和/或填充使用了过量的填充剂材料414。例如，如果填充剂材料414的填充量超过待填充的目标空间(例如，在玻璃基基材400的特定表面上过量)，则可以确定存在过量或者负载过多。如果确实存在过量或者负载过多，则可以在步骤320进行去除和/或光滑化。例如，可以完成平坦化过程，以去除过量的填充剂材料414或者使得填充剂材料414光滑化，从而在玻璃基基材400的特定表面的顶部上具有一致厚度，含有用于施加其他组件和/或材料等的区域。一旦已经去除了和/或光滑化了过量的填充剂材料414(或者如果不存在过量的填充剂材料414的话)，则工艺可以移动到步骤325。
除了用一种或多种填充剂材料414对孔进行镀覆和/或填充，还可以在玻璃基基材400的至少一部分上和/或在玻璃基基材400的孔404中施涂所述一层或多层第一层412。
所述一层或多层第一层412通常包括一种或多种金属化材料和/或一种或多种介电材料。例如，在一些实施方式中，所述一层或多层第一层412可以包括单种金属化材料和单种介电材料。在其他实施方式中，所述一层或多层第一层412可以包括多种金属化材料和一种或多种介电材料。在其他实施方式中，所述一层或多层第一层412可以包括一种或多种金属化材料和多种介电材料。在其他实施方式中，所述一层或多层第一层412可以不包括金属化材料或者不包括介电材料。
本公开没有限制用于所述一层或多层第一层412的金属化材料。示意性金属化材料包括但不限于：铝、金、硅、铜、和钨。类似地，本公开没有限制用于所述一层或多层第一层412的介电材料。在一些实施方式中，介电材料可以是聚合物材料。示意性介电材料包括但不限于：硅或者其他元素的氧化物、氮化物、和氧氮化物。其他示意性例子可以包括但不限于：之前所述的硅或者其他元素的氧化物、氮化物、和氧氮化物的层叠体或复合物。类似地，介电材料还可以是晶体材料或者非晶体材料。
可以采用目前已知或者今后开发的用于施涂金属化材料和/或介电材料的任意方法来形成所述一层或多层第一层412。非限制性例子包括热或等离子体氧化或氮化方法、化学气相沉积方法(包括原子层化学气相沉积方法)、和/或物理气相沉积方法(包括喷溅方法)等。由此，可以以第一状态(例如，液态或熔融态)施涂所述一种或多种第一层412，并且可以实现在施涂之后转化为第二状态(例如，固态)。
所得到的施涂在玻璃基基材400上的一层或多层第一层412可以分别具有任意厚度。由此，本公开没有限制所得到的层的厚度。所得到的一层或多层第一层412的厚度可以在玻璃基基材400的整个表面上是一致的，或者可以发生变化。所得到的一层或多层第一层412的厚度可以是基于所得到的插入物组装件的特定应用、特定用途、或者具体配置。
在对孔404进行填充和/或镀覆的实施方式中，可以在填充剂材料414上和/或在围绕填充剂材料414的区域中施涂所述一层或多层第一层412。例如，如图4B和4C具体所示，所得到的施涂在玻璃基基材400上的一层或多层第一层412的位置可以是与玻璃基基材的部分和所述一种或多种填充剂材料414的部分直接接触。也就是说，当所述一种或多种填充剂材料414延伸超过孔404所限定的腔体时，所述一层或多层第一层412可以分配在玻璃基基材400的表面上的填充剂材料414的多个部分之间，从而所述一层或多层填充剂材料414的多个部分在所得到的一层或多层第一层412的上方和下方延伸。作为结果，所得到的一层或多层第一层412的位置是在所述一种或多种填充剂材料414的多个部分与玻璃基基材400之间。
在一些实施方式中，具体地，所述一层或多层第一层412可以相对于玻璃基基材400和/或其他组件放置在和/或置于某些位置中。例如，所述一层或多层第一层412可以放置在可能希望与其他组件发生接触的位置中，例如，放置的位置使得与接触所述一层或多层第一层412的管芯对齐。在另一个例子中，所述一层或多层第一层412可能没有沉积在之后要去除材料用于分开组件的区域中，如本文更详细描述。
参见图3和4C，可以在步骤330，去除各种材料层的某些区段，包括玻璃基基材400、填充剂材料414、和所述一层或多层第一层412。也就是说，在位于载体410下面的区段中，将载体410上存在的所有材料(例如，层状结构)去除，从而将载体410上余下的材料(例如，未去除的材料)分成层状结构的离散部分415，在离散部分415的每一个之间存在一个或多个通道416。作为结果，将层状结构分成离散部分415，同时仍然位于载体上，这不同于可能在将基材分成各个部分之前去除了载体的其他工艺。将层状结构分成离散部分415可以相比于其他方法提供优点，因为这实现了完全形成更大的电子件组装件的面板和/或一旦从面板分离之后电子件组装件更完整，从而减少了进一步成形所需的步骤数。在一些实施方式中，在进行去除从而将余下材料分成离散部分415的区域中，可以不沉积某些材料。例如，如本文所述，可以在产生所述一个或多个通道416的大致区域中，不沉积所述一层或多层第一层(或其部分)。由此，在这个位置的材料去除可以不包括所述一层或多层第一层412。
如图4C所示，载体410自身没有被分成离散部分；相反地，通道416仅延伸穿过层状结构，包括玻璃基基材400、填充剂材料414、和所述一层或多层第一层412。形成的通道416可以使得它们能够接收下游包封剂材料，如本文进一步详述。
如图3和4D所示，在步骤335，可以将一个或多个管芯418附连到层状结构的余下的离散部分415。虽然本文使用了术语“管芯(die)”，但是应理解的是，可以将任意组件附连到层状结构的余下的离散部分415。例如，可以将无源组件(例如，电容器、电阻、和/或电感器等)附连到层状结构的余下的离散部分415。可以通过目前已知或者今后开发的任意附连技术来附连所述一个或多个管芯，例如：线粘结，带式自动粘结(TAB)，倒装芯片焊接，粘合剂应用，和/或焊接和线粘结等。在倒装芯片焊接中，将一个或多个金属焊料凸点放置在所述一个或多个管芯418的每一个与至少一部分的余下的离散部分415(例如，所述一层或多层第一层412和/或填充剂材料414)之间。放置凸点可以形成所述一个或多个管芯418的每一个上的粘结点位与离散部分415(例如，含所述一层或多层第一层412的位置)的冶金互联。从上往下翻转所述一个或多个管芯418中的每一个的有源侧，从而在凸点与离散部分415上的金属粘结点位之间接触。
本公开没有限制管芯418的数量，并且可以将任意数量的管芯附连到层状基材的余下的离散部分415中的每一个。例如，如图4D所示，每个离散部分415附连了2个管芯418。但是，在其他实施方式中，可以附连单个管芯418。在其他实施方式中，可以附连超过2个管芯418。对于每个离散部分415，附连的管芯418的数量可以是一致的(例如，每个离散部分415上仅附连了2个管芯418)，或者附连的管芯418的数量可以发生变化(例如，第一离散部分415可以附连1个管芯418，以及第二离散部分415可以附连2个管芯418)。
在步骤340，可以在离散部分415(或其部分，例如玻璃基基材400)与所述一个或多个管芯418之间分配底部填充材料419。底部填充材料419可以是通常认为用于附连各种集成电路组件的任意底部填充材料，例如：聚合物、树脂、固化剂、和/或助熔剂等。具体的底部填充材料419可以包括但不限于：环氧树脂、硅酮树脂、聚酰亚胺树脂、苯并环丁烯(BCB)、双马来酰亚胺型底部填充剂、聚苯并恶嗪体系、或者聚降冰片烯型底部填充剂。此外，底部填充材料419可任选地填充无机填料(例如，二氧化硅)以控制热膨胀。
作为步骤335的管芯附连以及步骤340的分配的底部填充剂的结果，在下文中，可以将所得到的结构称作粘结到载体410的一个或多个组装件。
现参见图3、4E、和4F，在步骤345，粘结到载体410的所述一个或多个组装件可以用包封剂420包封，以获得一个或多个包封组装件421。可以根据目前已知或者今后开发的任意包封技术，以第一状态(例如，液态或熔融态)施涂包封剂420，并使其转化为第二状态(例如，固态)。例如，在一些实施方式中，包封剂420可以通过将模塑化合物注入到放置在所述一个或多个组装件上的模腔中来形成包封剂420。本公开没有限制包封剂420，并且其可以包括任意包封材料，例如：环氧模塑化合物、树脂、和/或聚合物化合物等。
在一些实施方式中，可能需要从包封组装件421去除过量的包封剂420和/或需要对包封组装件421的表面进行光滑化处理。由此，可以在步骤350来确定包封组装件421是否含有一个或多个粗糙表面和/或来确定是否存在过量包封剂420。此类确定可以是基于包封组装件421的预定尺度方面，和/或待施加的包封剂420的预定量等。如果包封组装件421含有粗糙表面和/或过量包封剂420，则可以在步骤355根据目前已知或者今后开发的任意平坦化工艺对包封剂420进行平坦化。
一旦对包封剂进行了平坦化(或者如果不需要进行平坦化的话)，则可以在步骤360从包封组装件421去除载体，如图4F具体所示。由于本文所述的特定粘结/脱粘结工艺和/或使用的材料，载体410通常应该是相对没有难度和/或不对包封组装件421造成破坏的情况下可去除的。本公开没有对去除过程进行限制，并且通常可以是目前已知或者今后开发的任意去除工艺，包括对于所使用的粘结/脱粘结方法和/或材料类型是特定的去除工艺。去除载体410的非限制性例子可以包括：剥离载体410，加热载体410，以导致脱粘结材料使得载体与包封组装件421分离等。通常来说，去除载体410可以对所述一个或多个包封组装件421的背侧423进行暴露。
在一些实施方式中，载体410可以再次用于后续电子件封装组装件(例如，额外的插入物组装件的片材)。由此，在一些实施方式中，可以以不对载体410造成损坏的方式完成从包封组装件421去除载体410。在一些实施方式中，去除掉的载体410可以放入溶液等中，用于制造重组废料，其可以包括用于后续电子件封装组装件的重组废料载体。
参见图3和4G，在步骤365，可以将一层或多层第二层422施涂到所述一个或多个包封组装件421的至少一部分的背侧423。
类似于本文所述的一层或多层第一层412，所述一层或多层第二层422可以包括一种或多种第二金属化材料和/或一种或多种第二介电材料。例如，在一些实施方式中，所述一层或多层第二层422可以包括单种金属化材料和单种介电材料。在其他实施方式中，所述一层或多层第二层422可以包括多种金属化材料和一种或多种介电材料。在其他实施方式中，所述一层或多层第二层422可以包括一种或多种金属化材料和多种介电材料。在其他实施方式中，所述一层或多层第二层422可以不包括金属化材料或者不包括介电材料。
本公开没有限制用于所述一层或多层第二层422的金属化材料。示意性金属化材料包括但不限于：铝、金、硅、铜、和钨。类似地，本公开没有限制用于所述一层或多层第二层422的介电材料。在一些实施方式中，介电材料可以是聚合物材料。示意性介电材料包括但不限于：硅或者其他元素的氧化物、氮化物、和氧氮化物。其他示意性例子可以包括但不限于：之前所述的硅或者其他元素的氧化物、氮化物、和氧氮化物的层叠体和复合物。类似地，介电材料还可以是晶体材料或者非晶体材料。
可以采用目前已知或者今后开发的用于施涂金属化材料和/或介电材料的任意方法来形成所述一层或多层第二层422。非限制性例子包括热或等离子体氧化或氮化方法、化学气相沉积方法(包括原子层化学气相沉积方法)、和/或物理气相沉积方法(包括喷溅方法)等。由此，可以以第一状态(例如，液态或熔融态)施涂所述一种或多种第二层422，并且可以实现在施涂之后转化为第二状态(例如，固态)。
施涂到所述一个或多个包封组装件421的背侧423上的所得到的一层或多层第二层422可分别具有任意厚度。由此，本公开没有限制所得到的层的厚度。所得到的一层或多层第二层422的厚度可以在所述一个或多个包封组装件421的背侧423的整个表面上是一致的，或者可以发生变化。所得到的一层或多层第二层422的厚度可以是基于所得到的插入物组装件的特定应用、特定用途、或者具体配置。
在所述一个或多个包封组装件421的背侧423上放置的某些孔被填充和/或镀覆的实施方式中，可以在孔上或者孔中施涂所述一层或多层第二层422。
在一些实施方式中，具体地，所述一层或多层第二层422可以相对于玻璃基基材400和/或其他组件放置在和/或置于某些位置中。例如，所述一层或多层第二层422可以放置在可能希望与其他组件发生接触的位置中，例如，放置的位置使得与接触所述一层或多层第二层422的有机基材或其组件对齐。
作为在所述一个或多个包封组装件421的背侧423上施涂所述一层或多层第二层422的结果，形成了一个或多个玻璃基结构425。
参见图3和4H，在步骤370，可以使得所述一个或多个玻璃基结构425相互分离(例如，通过单体化过程)。分离通常存在于在集合组装件中存在多个玻璃基结构425的实施方式中。如果仅存在单个玻璃基结构425，则可以省略根据步骤370的分离过程。本公开没有对根据步骤370的分离进行限制，其可以通过任意分离方式完成(例如，切割)。如本文所述，在包封之后分离玻璃基结构425可以大致确保玻璃基结构425的单体化没有破坏玻璃基基材400。
在完成前述步骤之后，玻璃基结构425待用。由此，可以将玻璃基结构425附连到各种其他结构和/或基材等。在一些实施方式中，如图3和4I所示，在步骤375，可以将所述一个或多个玻璃基结构425中的至少一个连接到有机基材430。本公开没有对连接进行限制，其可以包括例如：通过放置在所述一层或多层第二层422与一部分的有机基材430之间的一个或多个凸点432(例如，有机基材430上的一个或多个接触件436)，与有机基材430附连。此外，可以在有机基材430与玻璃基结构425之间放置底部填充材料434。
本公开没有对有机基材430进行限制，并且通常可以是含有任意数量的额外组件(例如，本文所述组件)的任意有机基材。可用于有机基材430的材料的示意性例子包括但不限于：聚乙烯、聚丙烯、聚醚嵌段酰胺、聚对苯二甲酸乙二醇酯、聚醚氨酯、聚酯氨酯、其他聚氨酯、天然橡胶、橡胶乳胶、合成橡胶、聚酯-聚醚共聚物、聚碳酸酯、和其他有机材料。
图5显示形成插入物组装件的替代方法。相对于图5所述方法与相对于图3所述方法之间的主要差异在于，作为单个玻璃基基材400(图4A)的替代，使用了多块单个基材400'(图6A)，从而省略了在去除载体之前将基材分离成离散部分的需求。其他方面，关于图5的步骤的各种其他具体细节与关于图3的步骤细节相一致。由此，出于简化目的，会简要地描述图5所述的各种步骤，此类步骤的更多具体细节可参见关于图3的上文。
现参见图5和6A，方法包括：在步骤505，将多个玻璃基基材400'粘结到载体410。如本文更详细所述，所述多个玻璃基基材400'中的每一个可以是玻璃基插入物晶片。本公开没有限制玻璃基晶片的类型，并且可以是目前已知或者今后开发的任何玻璃基晶片。在本文所述的实施方式中，玻璃基晶片可以由玻璃组合物形成的，其可以经过化学强化(例如，通过离子交换加工进行)。例如，钠钙玻璃批料组合物、碱性铝硅酸盐玻璃批料组合物、或者其他玻璃批料组合物，其可以在形成之后通过离子交换进行强化。在一个具体例子中，通过康宁有限公司(Corning,Incorporated)生产的玻璃形成玻璃基晶片。在其他实施方式中，玻璃基晶片可以是任意合适的玻璃陶瓷组合物或者合适的玻璃组合物，例如，硼硅酸盐玻璃(例如，玻璃)。
根据步骤505，将所述多个玻璃基基材400'粘结到载体410可以包括例如：将所述多个玻璃基基材400'临时性地粘结到载体410，从而使得所述多个玻璃基基材400'可以在稍后的时间点从载体410去除，如本文更详细描述。可以通过目前已知或者之后建立的任意粘结或脱粘结技术将所述多个玻璃基基材400'粘结到载体410。
可以以任意图案、取向、和/或配置，将所述多个玻璃基基材400'粘结到载体410。在一些实施方式中，所述多个玻璃基基材400'可以以使得能够装配到单个载体410上的玻璃基基材400'的数量最大化的方式粘结到载体410。所述多个玻璃基基材400'中的每一个可以相互间隔距离D。本公开没有限制距离D，并且通常可以是任意可测距离。
如上文所述，在一些实施方式中，所述多个玻璃基基材400'可以包括贯穿其的一个或多个孔404，例如，如本文相对于图1和2所述的通孔104。在一些实施方式中，所述多个玻璃基基材400'可以是基于再拉制的玻璃。基于再拉制的玻璃通常指的是以基于大量连续形成的玻璃形成的玻璃，然后将其切割成多个玻璃基基材。现参见图5和6A-6B，在步骤510，可以对所述多个玻璃基基材400'中的每一个的所述一个或多个孔404进行镀覆和/或填充。如本文将要详述，可以用一种或多种填充剂材料414对所述一个或多个孔404进行镀覆和/或填充。
在一些实施方式中，可以在步骤515确定是否存在孔的镀覆和/或填充使用了过量或者负载过多的填充剂材料414。如果确实存在过量或者负载过多，则可以在步骤520进行去除和/或光滑化。一旦已经去除了过量的填充剂材料414(或者如果不存在过量的填充剂材料414的话)，则工艺可以移动到步骤525。
除了用一种或多种填充剂材料414对孔进行镀覆和/或填充，在步骤525，还可以在玻璃基基材400'上和/或在所述多个玻璃基基材400'的孔404中施涂一层或多层第一层412。在一些实施方式中，所述一层或多层第一层412可以包括一种或多种金属化材料和/或一种或多种介电材料，如本文更详细所述。
如图5和6C所示，在步骤530，可以将一个或多个管芯418附连到每一个离散部分415，所述离散部分415包括所述多个玻璃基基材400'、所述一层或多层第一层412、和填充剂材料414中的每一个。可以通过目前已知或者今后开发的任意附连技术来附连所述一个或多个管芯418，例如：线粘结，带式自动粘结(TAB)，倒装芯片焊接，粘合剂应用，和/或焊接和线粘结等，如本文更详细所述。
在步骤535，可以在离散部分415(或其部分，例如玻璃基基材400')与所述一个或多个管芯418之间分配底部填充材料419。作为步骤530的管芯附连以及步骤535的分配的底部填充剂的结果，在本文中，可以将所得到的结构称作粘结到载体410的一个或多个组装件。
现参见图5、6D、和6E，在步骤540，粘结到载体410的所述一个或多个组装件可以用包封剂420包封，以获得多个包封组装件421，如本文更详细所述。
在一些实施方式中，可能需要从包封组装件421去除过量的包封剂420或者需要对包封组装件421的表面进行光滑化处理。由此，可以在步骤545来确定包封组装件421是否含有一个或多个粗糙表面和/或来确定是否存在过量包封剂，如本文更详细所述。如果包封组装件421含有粗糙表面和/或过量包封剂，则可以在步骤550根据目前已知或者今后开发的任意平坦化工艺对包封剂进行平坦化。
一旦对包封剂进行了平坦化(或者如果不需要进行平坦化的话)，则可以在步骤555从包封组装件421去除载体410，如图6E具体所示。通常来说，去除载体410可以对所述一个或多个包封组装件421的背侧423进行暴露。
如上文所述，在一些实施方式中，载体410可以再次用于后续电子件封装组装件(例如，额外的插入物组装件的片材)。
参见图5和6F，在步骤560，可以将一层或多层第二层422施涂到所述多个包封组装件421的背侧423。类似于本文所述的一层或多层第一层412，所述一层或多层第二层422可以包括一种或多种金属化材料和/或一种或多种介电材料，如本文更详细所述。
作为在所述一个或多个包封组装件421的背侧423上施涂所述一层或多层第二层422的结果，形成了多个玻璃基结构425。
参见图5和6G，在步骤565，可以使得所述一个或多个玻璃基结构425相互分离。本公开没有对根据步骤565的分离进行限制，其可以通过任意分离方式完成(例如，切割)。
在完成前述步骤之后，玻璃基结构425待用。由此，可以将玻璃基结构425附连到各种其他结构和/或基材等。在一些实施方式中，如图5和6H所示，在步骤570，可以将所述一个或多个玻璃基结构425中的至少一个连接到有机基材430。本公开没有对连接进行限制，其可以包括例如：通过放置在所述一层或多层第二层422与一部分的有机基材430之间的一个或多个凸点432(例如，有机基材430上的一个或多个接触件436)，与有机基材430附连。此外，可以在有机基材430与玻璃基结构425之间放置底部填充材料434。
图7显示形成插入物组装件的另一个替代方法。相对于图7所述方法与相对于图3所述方法之间的主要差异在于，作为单个玻璃基基材400(图4A)的替代，使用了多块单个基材400'(图8A)，从而省略了将基材分离成离散部分的需求，类似于相对于图5所述的方法。此外，相对于图7所述方法与相对于图3和5所述方法之间的主要差异在于，作为实心载体410(图4A和6A)的替代，使用了窗载体410'，这实现了双侧填充和层施涂步骤，无需翻转各个组件以完成背侧填充和层施涂。其他方面，关于图7的步骤的各种其他具体细节与关于图3和5的步骤细节相一致。由此，出于简化目的，会简要地描述图7中所述的与相对于图3和5所述的那些类似的各种步骤，此类步骤的更多具体细节可参见关于图3和5的上文。
现参见图7和8A，方法包括：在步骤705，将多个玻璃基基材400'粘结到窗载体410'。本公开没有对窗载体410'进行限制，并且通常可以是含有贯穿其的一个或多个开口411(即，“窗”)的任意类型的载体，从而所述多个玻璃基基材400'的至少一部分背侧423是通过窗载体410'的开口411可及的。此外，窗载体410'通常是稍后去除掉的临时性载体(如本文更详细所述)。可以使用任何临时性载体，特别是能够容易地从所述多个玻璃基基材400'去除的临时载体。
窗载体410'中的开口411不限于特定布置、尺寸和/或形状。但是，在一些实施方式中，可以对窗载体中的每个开口411进行尺寸调节、形状调节和/或布置，从而布置在开口411上的所述多个玻璃基基材400'的对应一个的背侧423的大部分是通过开口411可及的。也就是说，所述多个玻璃基基材400'的每一个可以比对应的开口411略大，从而玻璃基基材400'位于开口411的上方。
如本文更详细所述，所述多个玻璃基基材400'中的每一个可以是玻璃基插入物晶片。本公开没有限制玻璃基晶片的类型，并且可以是目前已知或者今后开发的任何玻璃基晶片。在本文所述的实施方式中，玻璃基晶片可以由玻璃组合物形成的，其可以经过化学强化(例如，通过离子交换加工进行)。例如，钠钙玻璃批料组合物、碱性铝硅酸盐玻璃批料组合物、或者其他玻璃批料组合物，其可以在形成之后通过离子交换进行强化。在一个具体例子中，通过康宁有限公司(Corning,Incorporated)生产的玻璃形成玻璃基晶片。在其他实施方式中，玻璃基晶片可以是任意合适的玻璃陶瓷组合物或者合适的玻璃组合物，例如，硼硅酸盐玻璃(例如，玻璃)。虽然图7和8A-8H显示多个玻璃基材400'，但是在一些实施方式中，也可以使用单个玻璃基基材(例如，相对于图3所述的玻璃基基材400)，并后续分成离散组件，如本文更详细所述。
根据步骤705，将所述多个玻璃基基材400'粘结到窗载体410'可以包括例如：将所述多个玻璃基基材400'临时性地粘结到窗载体410'，从而使得所述多个玻璃基基材400'可以在稍后的时间点从窗载体410'去除，如本文更详细描述。可以通过目前已知或者之后建立的任意粘结或脱粘结技术将所述多个玻璃基基材400'粘结到窗载体410'。
可以以任意图案、取向、和/或配置，将所述多个玻璃基基材400'粘结到窗载体410'。在一些实施方式中，所述多个玻璃基基材400'可以以使得能够装配到单个窗载体410'上的玻璃基基材400'的数量最大化的方式粘结到窗载体410'。在一些实施方式中，所述多个玻璃基基材400'可以以使得其背侧423通过窗载体410'中的一个开口411是可及的方式粘结到窗载体410'。所述多个玻璃基基材400'中的每一个可以相互间隔距离D。本公开没有限制距离D，并且通常可以是任意可测距离。
如上文所述，在一些实施方式中，所述多个玻璃基基材400'可以包括贯穿其的一个或多个孔404，例如，如本文相对于图1和2所述的通孔104。现参见图7和8A-8B，在步骤710，可以对所述多个玻璃基基材400'中的每一个的所述一个或多个孔404进行镀覆和/或填充。如本文将要详述，可以用一种或多种填充剂材料414对所述一个或多个孔404进行镀覆和/或填充。
在一些实施方式中，可以在步骤715确定是否存在孔的镀覆和/或填充使用了过量的填充剂材料414。例如，如果填充剂材料414的填充量超过待填充的目标空间(例如，在所述一个或多个玻璃基基材400'中的一个的外表面上过量或者负载过多)，则可以确定存在过量。如果确实存在过量或者负载过多，则可以在步骤720进行去除和/或光滑化。一旦已经去除了过量的填充剂材料414(或者如果不存在过量或者负载过多的填充剂材料414的话)，则工艺可以移动到步骤725。应理解的是，如果根据步骤720完成了任何去除/光滑化的话，则此类去除/光滑化仅可存在于位于窗载体410'上的所述多个玻璃基基材400'的前侧上，因为窗载体410'的存在防止了其背侧423上的材料去除。
除了用一种或多种填充剂材料414对孔进行镀覆和/或填充，在步骤725，还可以在所述多个玻璃基基材400'的前侧上和/或在所述多个玻璃基基材400'的孔404中施涂一层或多层第一层412，以及在步骤730，可以在所述多个玻璃基基材400'的背侧423上和/或在所述多个玻璃基基材400'的孔404中施涂一层或多层第二层422。
从附图通常应理解的是，所述多个玻璃基基材400'中的每一个的前侧与其背侧423相反，以及前侧和背侧可以是共面的。此外，如本文所述，背侧通常与窗载体410'的表面相邻。
如图7和8C所示，在步骤735，可以将一个或多个管芯418附连到每一个离散部分415，所述离散部分415包括所述多个玻璃基基材400'、所述一层或多层第一层412、所述一层或多层第二层422、和填充剂材料414中的每一个，如本文更详细所述。在步骤740，可以在离散部分415(或其部分，例如玻璃基基材400')与所述一个或多个管芯418之间分配底部填充材料419。
作为步骤735的管芯附连以及步骤740的分配的底部填充剂的结果，在本文中，可以将所得到的结构称作粘结到窗载体410'的一个或多个组装件。
现参见图7和8D-8F，在步骤745，粘结到窗载体410'的所述一个或多个组装件可以用包封剂420包封，以获得多个包封组装件421。
在一些实施方式中，可能需要从包封组装件421去除过量的包封剂420或者需要对包封组装件421的表面进行光滑化处理。由此，可以在步骤750来确定包封组装件421是否含有一个或多个粗糙表面和/或来确定是否存在过量包封剂420。如果包封组装件421含有粗糙表面和/或过量包封剂，则可以在步骤755根据目前已知或者今后开发的任意平坦化工艺对包封剂进行平坦化。
一旦对包封剂进行了平坦化(或者如果不需要进行平坦化的话)，则可以在步骤760从包封组装件421去除窗载体410'，如图8F具体所示。由于本文所述的特定粘结/脱粘结工艺和/或使用的材料，窗载体410'通常应该是相对没有难度和/或不对包封组装件421造成破坏的情况下可去除的。本公开没有对去除过程进行限制，并且通常可以是目前已知或者今后开发的任意去除工艺，包括对于所使用的粘结/脱粘结方法和/或材料类型是特定的去除工艺。去除窗载体410'的非限制性例子可以包括：剥离窗载体410'，加热窗载体410'，以导致脱粘结材料发生分离等。
在一些实施方式中，窗载体410'可以再次用于后续电子件封装组装件(例如，额外的插入物组装件的片材)。由此，在一些实施方式中，可以以不对窗载体410'造成损坏的方式完成从包封组装件421去除窗载体410'。在一些实施方式中，去除掉的窗载体410'可以放入溶液等中，用于制造重组废料，其可以包括重组废料载体。
参见图7和8G，在步骤765，可以使得所述一个或多个玻璃基结构425相互分离。本公开没有对根据步骤765的分离进行限制，其可以通过任意分离方式完成(例如，切割)。
在完成前述步骤之后，玻璃基结构425待用。由此，可以将玻璃基结构425附连到各种其他结构和/或基材等。在一些实施方式中，如图7和8H所示，在步骤770，可以将所述多个玻璃基结构425中的至少一个连接到有机基材430。本公开没有对连接进行限制，其可以包括例如：通过放置在所述一层或多层第二层422与一部分的有机基材430之间的一个或多个凸点432(例如，有机基材430上的一个或多个接触件436)，与有机基材430附连。此外，可以在有机基材430与玻璃基结构425之间放置底部填充材料434。
在各种实施方式中，可以通过本文相对于图3、5、和7所述的工艺中的任一种来形成电子件封装。从本文所述的成形工艺中的任一项得到的电子件封装可特别适用于超过32nm技术的器件，而没有对芯片性能、能耗、和封装形状因子造成负面影响。将本文所述的玻璃基用于电子件封装可以得到相比于使用硅的常规电子件封装规格较小且整个更薄的封装。
现应理解的是，本文所示和所述的形成含玻璃基的电子件封装的方法包括将一个玻璃基基材(例如，一个基于玻璃的片材)或多个玻璃基基材(例如，多个玻璃基晶片)临时性地粘结到载体。然后，在载体的顶部上形成电子件封装，这包括在去除临时载体之前，使得单个封装相互分开(特别是当使用一个基于玻璃的片材时)。由此，可以采用接近其最终形式的预制玻璃基基材，以大面板形式制造电子件封装。此外，本文所示和所述的方法实现了玻璃基基材的包封，这保护了脆性的玻璃基材料免受诸如单体化之类的机械工艺的破坏。
在方面(1)，形成一个或多个玻璃基结构的方法包括：在粘结到载体的玻璃基基材上施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层，以获得粘结到载体的层状结构；去除层状结构的一个或多个区段，从而使得层状结构的多个部分留在载体上，在所述多个部分的每一个之间具有间距；将一个或多个管芯(die)附连到所述多个部分；在玻璃基基材与所述一个或多个管芯之间分配底部填充材料(underfillmaterial)，以获得粘结到载体的一个或多个组装件；以及用聚合物材料包封所述一个或多个组装件，以获得一个或多个包封组装件。
根据方面(1)的方面(2)，其还包括：从所述一个或多个包封组装件去除载体，从而将所述一个或多个包封组装件的背侧暴露出来；以及在所述一个或多个包封组装件的背侧上施加以下至少一种：(i)一层或多层第二金属化层或(ii)一层或多层第二介电层，从而形成所述一个或多个玻璃基结构。
根据方面(1)或(2)的方面(3)，其中，玻璃基基材是玻璃基晶片或玻璃基面板。
根据任意前述方面的方面(4)，其还包括：将玻璃基基材粘结到载体；以及在玻璃基基材与载体之间施加脱粘结材料。
根据任意前述方面的方面(5)，其中：玻璃基基材包括贯穿其的一个或多个孔；和方法还包括以下至少一种：对玻璃基基材中的所述一个或多个孔中的至少一个进行镀覆，和对玻璃基基材中的所述一个或多个孔中的至少一个进行填充。
根据方面(5)的方面(6)，其还包括：在施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层之前，去除过量的填充材料。
根据任意前述方面的方面(7)，其中，去除层状结构的所述一个或多个区段限定了载体上的层状结构的所述多个部分，和限定了载体上的层状结构的所述多个部分之间的一个或多个通道。
根据任意前述方面的方面(8)，其中，对所述一个或多个管芯进行附连包括通过倒装芯片焊接方法、粘合剂施涂方法、或者焊接和线粘结方法来附连所述一个或多个管芯。
根据任意前述方面的方面(9)，其还包括通过平坦化工艺对聚合物材料进行光滑化。
根据任意前述方面的方面(10)，其中：所述一个或多个玻璃基结构是多个玻璃基结构的集合组装件；以及方法还包括从集合组装件分离所述多个玻璃基结构中的每一个。
根据方面(2)至(10)中任一项的方面(11)，其还包括将所述一个或多个玻璃基结构中的至少一个连接到有机基材。
根据任意前述方面的方面(12)，其中，玻璃基基材是玻璃或玻璃陶瓷。
在方面(13)中，形成多个玻璃基结构的方法包括：对粘结到载体的多个单独玻璃基基材中的每一个中的至少一个孔进行填充，其中，所述多个单独玻璃基基材中的每一个包括一个或多个贯穿其的孔；在所述多个单独玻璃基基材上施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层，以获得粘结到载体的多个层状结构；将一个或多个管芯附连到所述多个层状结构中的每一个；在所述多个单独玻璃基基材与管芯之间分配底部填充材料，以获得粘结到载体的多个组装件；以及用聚合物材料包封所述多个组装件，以获得多个包封组装件。
根据方面(13)的方面(14)，其还包括：从所述多个包封组装件去除载体，从而将所述多个包封组装件的背侧暴露出来；以及在所述一个或多个包封组装件的背侧上施加以下至少一种：(i)一层或多层第二金属化层或(ii)一层或多层第二介电层，从而形成所述一个或多个玻璃基结构。
根据方面(13)或(14)的方面(15)，其还包括：在施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层之前，去除过量的填充材料。
根据方面(13)至(15)中任一项的方面(16)，其还包括通过平坦化工艺对聚合物材料进行光滑化。
根据方面(14)至(16)中任一项的方面(17)，其中：所述多个玻璃基结构是集合组装件；以及方法还包括从集合组装件分离所述多个玻璃基结构中的每一个。
根据方面(14)至(17)中任一项的方面(18)，其还包括将所述多个玻璃基结构中的至少一个连接到有机基材。
根据方面(13)至(18)中任一项的方面(19)，其中，所述单独玻璃基基材是玻璃或玻璃陶瓷。
在方面(20)中，形成玻璃基结构的方法包括：在粘结到载体的玻璃基基材的第一侧上施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层，以获得层状结构，其中，载体具有至少一个开口和玻璃基基材置于开口上，以及玻璃基基材的第二侧与载体相邻；将一个或多个管芯与层状结构附连；在玻璃基基材与所述一个或多个管芯之间分配底部填充材料，以获得粘结到窗载体的组装件；以及用聚合物材料包封组装件以获得包封组装件。
根据方面(20)的方面(21)，其还包括：在玻璃基基材的第二侧上施加以下至少一种：(i)一层或多层第二金属化层和(ii)一层或多层第二介电层，以获得粘结到窗载体的一个或多个层状结构。
根据方面(20)或(21)的方面(22)，其还包括从包封组装件去除窗载体，以形成玻璃基结构。
根据方面(20)至(22)中任一项的方面(23)，其中，将多个玻璃基基材粘结到载体，使得每个玻璃基基材置于载体中的开口上。
根据方面(20)至(23)中任一项的方面(24)，其还包括：对玻璃基基材中的一个或多个孔进行填充或者对所述一个或多个孔进行镀覆中的至少一种；以及在施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层之前，去除过量的填充材料。
根据方面(20)至(24)中任一项的方面(25)，其还包括通过平坦化工艺对聚合物材料进行光滑化。
根据方面(22)至(25)中任一项的方面(26)，其还包括将玻璃基结构连接到有机基材。
根据方面(20)至(26)中任一项的方面(27)，其中，玻璃基基材是玻璃或玻璃陶瓷。
本领域的技术人员显而易见的是，可以在不偏离要求专利权的主题的精神和范围的情况下，对本文所述的实施方式进行各种修改和变动。因此，本说明书旨在涵盖本文所述的各种实施方式的修改和变化形式，且这些修改和变化形式落入所附权利要求及其等同内容的范围之内。

Claims (27)

1.一种形成一个或多个玻璃基结构的方法，所述方法包括：
在粘结到载体的玻璃基基材上施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层，以获得粘结到载体的层状结构；
从层状结构去除一个或多个区段，使得层状结构的多个部分留在载体上，所述多个部分的每一个之间具有间隔；
将一个或多个管芯附连到所述多个部分；
在玻璃基基材与所述一个或多个管芯之间分配底部填充材料，以获得粘结到载体的一个或多个组装件；以及
用聚合物材料包封所述一个或多个组装件，以获得一个或多个包封组装件。
2.如权利要求1所述的方法，其还包括：
从所述一个或多个包封组装件去除载体，从而将所述一个或多个包封组装件的背侧暴露出来；以及
在所述一个或多个包封组装件的背侧上施加以下至少一种：(i)一层或多层第二金属化层，或(ii)一层或多层第二介电层，以形成所述一个或多个玻璃基结构。
3.如权利要求1或2所述的方法，其特征在于，玻璃基基材是玻璃基晶片或玻璃基面板。
4.如前述权利要求中任一项所述的方法，其还包括：
将玻璃基基材粘结到载体；以及
在玻璃基基材与载体之间施加脱粘结材料。
5.如前述权利要求中任一项所述的方法，其特征在于：
玻璃基基材包括贯穿其的一个或多个孔；和
所述方法还包括以下至少一个：
对玻璃基基材中的所述一个或多个孔中的至少一个进行镀覆；以及
对玻璃基基材中的所述一个或多个孔中的至少一个进行填充。
6.如权利要求5所述的方法，其还包括：在施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层之前，去除过量的填充材料。
7.如前述权利要求中任一项所述的方法，其特征在于，去除层状结构的所述一个或多个区段限定了载体上的层状结构的所述多个部分，和限定了载体上的层状结构的所述多个部分之间的一个或多个通道。
8.如前述权利要求中任一项所述的方法，其特征在于，对所述一个或多个管芯进行附连包括通过倒装芯片焊接方法、粘合剂施涂方法、或者焊接和线粘结方法来附连所述一个或多个管芯。
9.如前述权利要求中任一项所述的方法，其还包括通过平坦化工艺对聚合物材料进行光滑化。
10.如前述权利要求中任一项所述的方法，其特征在于：
所述一个或多个玻璃基结构是多个玻璃基结构的集合组装件；以及
所述方法还包括从集合组装件分离所述多个玻璃基结构中的每一个。
11.如权利要求2-10中任一项所述的方法，其还包括将所述一个或多个玻璃基结构中的至少一个连接到有机基材。
12.如前述权利要求中任一项所述的方法，其特征在于，玻璃基基材是玻璃或玻璃陶瓷。
13.一种形成多个玻璃基结构的方法，所述方法包括：
对粘结到载体的多个单独玻璃基基材中的每一个中的至少一个孔进行填充，其中，所述多个单独玻璃基基材中的每一个包括贯穿其的一个或多个孔；
在所述多个单独玻璃基基材上施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层，以获得粘结到载体的多个层状结构；
将一个或多个管芯附连到所述多个层状结构中的每一个；
在所述多个单独玻璃基基材与所述管芯之间分配底部填充材料，以获得粘结到载体的多个组装件；以及
用聚合物材料包封所述多个组装件，以获得多个包封组装件。
14.如权利要求13所述的方法，其还包括：
从所述多个包封组装件去除载体，从而将所述多个包封组装件的背侧暴露出来；以及
在所述一个或多个包封组装件的背侧上施加以下至少一种：(i)一层或多层第二金属化层，或(ii)一层或多层第二介电层，以形成所述一个或多个玻璃基结构。
15.如权利要求13或14所述的方法，其还包括：在施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层之前，去除过量的填充材料。
16.如权利要求13-15中任一项所述的方法，其还包括通过平坦化工艺对聚合物材料进行光滑化。
17.如权利要求14-16中任一项所述的方法，其特征在于，
所述多个玻璃基结构是集合组装件；以及
所述方法还包括从集合组装件分离所述多个玻璃基结构中的每一个。
18.如权利要求14-17中任一项所述的方法，其还包括将所述多个玻璃基结构中的至少一个连接到有机基材。
19.如权利要求13-18中任一项所述的方法，其特征在于，所述单独玻璃基基材是玻璃或玻璃陶瓷。
20.一种形成玻璃基结构的方法，所述方法包括：
在粘结到载体的玻璃基基材的第一侧上施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层，以获得层状结构，其中，载体具有至少一个开口，和玻璃基基材置于开口上，以及玻璃基基材的第二侧与载体相邻；
将一个或多个管芯附连到层状结构；
在玻璃基基材与所述一个或多个管芯之间分配底部填充材料，以获得粘结到窗载体的组装件；以及
用聚合物材料包封组装件，以获得包封组装件。
21.如权利要求20所述的方法，其还包括：在玻璃基基材的第二侧上施加以下至少一种：(i)一层或多层第二金属化层和(ii)一层或多层第二介电层，以获得粘结到窗载体的一个或多个层状结构。
22.如权利要求20或21所述的方法，其还包括从包封组装件去除窗载体，以形成玻璃基结构。
23.如权利要求20-22中任一项所述的方法，其特征在于，将多个玻璃基基材粘结到载体，使得每个玻璃基基材置于载体中的开口上。
24.如权利要求20-23中任一项所述的方法，其还包括：
以下至少一种：对玻璃基基材中的一个或多个孔进行填充或者对所述一个或多个孔进行镀覆；以及
在施加以下至少一种：(i)一层或多层第一金属化层，或(ii)一层或多层第一介电层之前，去除过量的填充材料。
25.如权利要求20-24中任一项所述的方法，其还包括通过平坦化工艺对聚合物材料进行光滑化。
26.如权利要求22-25中任一项所述的方法，其还包括将玻璃基结构连接到有机基材。
27.如权利要求20-26中任一项所述的方法，其特征在于，玻璃基基材是玻璃或玻璃陶瓷。
CN201780048951.8A 2016-08-01 2017-08-01 基于玻璃的电子件封装及其形成方法 Pending CN109564902A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662369402P 2016-08-01 2016-08-01
US62/369,402 2016-08-01
PCT/US2017/044829 WO2018026771A1 (en) 2016-08-01 2017-08-01 Glass-based electronics packages and methods of forming thereof

Publications (1)

Publication Number Publication Date
CN109564902A true CN109564902A (zh) 2019-04-02

Family

ID=59762025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780048951.8A Pending CN109564902A (zh) 2016-08-01 2017-08-01 基于玻璃的电子件封装及其形成方法

Country Status (6)

Country Link
US (1) US20190341320A1 (zh)
JP (1) JP2019523563A (zh)
KR (1) KR20190034237A (zh)
CN (1) CN109564902A (zh)
TW (1) TW201816900A (zh)
WO (1) WO2018026771A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10626040B2 (en) * 2017-06-15 2020-04-21 Corning Incorporated Articles capable of individual singulation
US11355438B2 (en) * 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
US11901248B2 (en) * 2020-03-27 2024-02-13 Intel Corporation Embedded die architecture and method of making
US20230079607A1 (en) * 2021-09-13 2023-03-16 Intel Corporation Fine bump pitch die to die tiling incorporating an inverted glass interposer
TWI798958B (zh) 2021-11-24 2023-04-11 創意電子股份有限公司 Ic晶片測試用的無探針式測試裝置與ic晶片測試方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082128A (zh) * 2009-11-04 2011-06-01 新科金朋有限公司 半导体封装和半导体管芯安装到tsv衬底相对侧的方法
US20120043660A1 (en) * 2010-08-17 2012-02-23 National Semiconductor Corporation Thin foil semiconductor package
CN102768962A (zh) * 2011-01-24 2012-11-07 美国博通公司 一种集成电路封装及其组装方法
CN103080034A (zh) * 2010-08-26 2013-05-01 康宁股份有限公司 玻璃内插嵌板及其制造方法
US20130105213A1 (en) * 2011-10-31 2013-05-02 Unimicron Technology Corporation Packaging substrate having embedded through-via interposer and method of fabricating the same
CN103681532A (zh) * 2012-09-17 2014-03-26 矽品精密工业股份有限公司 半导体封装件及其制法
US20150348931A1 (en) * 2014-05-29 2015-12-03 Advanced Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor package structure and method of making the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510576B2 (en) * 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
US9548273B2 (en) * 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082128A (zh) * 2009-11-04 2011-06-01 新科金朋有限公司 半导体封装和半导体管芯安装到tsv衬底相对侧的方法
US20120043660A1 (en) * 2010-08-17 2012-02-23 National Semiconductor Corporation Thin foil semiconductor package
CN103080034A (zh) * 2010-08-26 2013-05-01 康宁股份有限公司 玻璃内插嵌板及其制造方法
CN102768962A (zh) * 2011-01-24 2012-11-07 美国博通公司 一种集成电路封装及其组装方法
US20130105213A1 (en) * 2011-10-31 2013-05-02 Unimicron Technology Corporation Packaging substrate having embedded through-via interposer and method of fabricating the same
CN103681532A (zh) * 2012-09-17 2014-03-26 矽品精密工业股份有限公司 半导体封装件及其制法
US20150348931A1 (en) * 2014-05-29 2015-12-03 Advanced Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor package structure and method of making the same

Also Published As

Publication number Publication date
US20190341320A1 (en) 2019-11-07
WO2018026771A1 (en) 2018-02-08
JP2019523563A (ja) 2019-08-22
KR20190034237A (ko) 2019-04-01
TW201816900A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
CN109564902A (zh) 基于玻璃的电子件封装及其形成方法
TWI511248B (zh) 多孔基材中之通路
US9318465B2 (en) Methods for forming a semiconductor device package
CN101188231B (zh) 半导体器件和半导体晶片及其制造方法
US10600689B2 (en) Vias and conductive routing layers in semiconductor substrates
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
CN103080034A (zh) 玻璃内插嵌板及其制造方法
CN103178044B (zh) 具有一体化金属芯的多层电子支撑结构
CN104183566B (zh) 具有突出的铜端子柱的基板
TWI450346B (zh) 形成通孔的方法
CN104269384A (zh) 嵌入式芯片
CN103346097A (zh) 基于tsv的三维封装方法和封装结构
JP2003297918A5 (zh)
CN110400781A (zh) 基于玻璃衬底的三维集成封装转接板及其制作方法
CN109844934A (zh) 用于低温接合的结构和方法
JP2013106015A (ja) 半導体装置、及びその製造方法
TW201110299A (en) Multilayer semiconductor device and method for manufacturing multilayer semiconductor device
CN110299342A (zh) 基于陶瓷衬底的三维集成封装转接板及其制作方法
TWI703902B (zh) 內埋式晶片封裝及其製作方法與疊層封裝結構
TWI358777B (en) Manufacturing method adapted for a semiconductor d
TW202310267A (zh) 垂直式晶片與水平式晶片之封裝結構及其製造方法
KR100953729B1 (ko) 과도금층을 이용한 반도체 적층모듈 제조공정의 단축방법
KR101299217B1 (ko) 반도체 소자 및 그의 제조 방법
US20060128147A1 (en) Method of fabricating electrically conducting vias in a silicon wafer
US20070259523A1 (en) Method of fabricating high speed integrated circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190402