CN103346097A - 基于tsv的三维封装方法和封装结构 - Google Patents

基于tsv的三维封装方法和封装结构 Download PDF

Info

Publication number
CN103346097A
CN103346097A CN2013102572180A CN201310257218A CN103346097A CN 103346097 A CN103346097 A CN 103346097A CN 2013102572180 A CN2013102572180 A CN 2013102572180A CN 201310257218 A CN201310257218 A CN 201310257218A CN 103346097 A CN103346097 A CN 103346097A
Authority
CN
China
Prior art keywords
plastic packaging
packaging layer
wafer
plastic
follow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102572180A
Other languages
English (en)
Other versions
CN103346097B (zh
Inventor
张文奇
何洪文
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310257218.0A priority Critical patent/CN103346097B/zh
Publication of CN103346097A publication Critical patent/CN103346097A/zh
Application granted granted Critical
Publication of CN103346097B publication Critical patent/CN103346097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种基于TSV的三维封装方法和封装结构，该封装方法和封装结构采取对晶圆和芯片进行至少二次塑封工艺，依次覆盖第一塑封层和后续塑封层，其中相邻两层塑封料的热膨胀系数不同，使得两层塑封料的其中一层在塑封时产生的应力与相邻层产生的应力方向不同，两者之间形成应力的抵消，从而减少塑封料对晶圆的作用力，达到降低晶圆的翘曲程度的效果，从而保证无衬底晶圆减薄工艺的顺利实施。

Description

基于TSV的三维封装方法和封装结构
技术领域
本发明涉及微电子封装领域一种TSV晶圆背面减薄技术工艺，尤其涉及一种利用多层塑封工艺降低晶圆减薄后的翘曲问题。
背景技术
随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔（Through Silicon Via，简称TSV）工艺通过在晶圆中形成金属立柱，并配以金属凸点，可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。
含TSV的晶圆在封装制造过程中，当晶圆的正面工艺完成后，需要进行背面露铜工艺。随着三维堆叠技术的发展，客观要求晶圆的厚度越来越薄，目前晶圆的平均厚度已经达到接近20μm水平，但随着晶圆厚度的不断降低，对晶圆背部的减薄工艺的要求却越来越高，因为机械方式的减薄会导致晶圆的破裂和损伤(breakage and slippage)。因此，在晶圆的正面工艺结束后，通常需要在晶圆的正面临时键合一个载体晶圆做支撑，然后进行背面减薄工艺，减薄后再进行拆键合工艺将载体晶圆去除并清洗。由于键合和拆键合的设备非常昂贵，而且工艺较复杂，成品率低，极大的增加了制造成本。而且，由于所使用的键合材料在属性方面的限制，这种临时键合工艺的温度通常不能高于200℃。为了解决这一难题，现有技术中公开了一种利用塑封料或粘合剂塑封TSV晶圆正面，给晶圆提供足够的机械支撑强度，然后进行背面减薄的技术。如公开号为20120013004A1的美国专利文件就提出利用塑封料塑封，然后进行背面减薄工艺的方法。然而，此方法最大的挑战是在塑封工艺后，由于塑封料和晶圆及芯片的热膨胀系数(CTE)不匹配，容易产生很大的翘曲。针对晶圆封装过程中易出现的翘曲现象，专利号为CN102194652A的文献公开了引入特定离子来防止晶圆翘曲的方法，但是需要专门方法计算引入离子的量，而且还须对晶圆进行高温退火过程，工艺较为复杂。公开号为“特开2003-160395”的日本专利也公开了引入高浓度的杂质如锗和氧到晶圆，以增强其抗翘曲的特性，同样具有工艺复杂、成本高的缺点。
现有专利文献以及其他技术文献中尚没有发现针对上述问题提出过改进技术方案的先例。
发明内容
有鉴于此，本发明的目的在于提出一种基于TSV的低应力三维封装方法和封装结构，该封装方法能够在不对晶圆做改性的情况下，降低由封装材料带来的应力变化所引起的晶圆翘曲问题。
根据本发明的目的提出的一种基于TSV的三维封装方法，包括步骤：
S1：  在晶圆正面制作TSV；
S2：  将多块芯片与晶圆正面互连；
S3：  在晶圆背面粘结上一层载体物；
S4：  在晶圆正面实施塑封工艺，在晶圆表面和芯片上覆盖塑封层；
S5：  对塑封层进行化学机械抛光工艺；
S6：  去除晶圆背面粘结的载体物；
S7：  晶圆背面的减薄工艺，及TSV露头工艺，
其中所述塑封工艺分为二次塑封工艺，该二次塑封工艺依次在晶圆的正面覆盖第一塑封层和后续塑封层，所述后续塑封层具有与所述第一塑封层中的材料不同的热膨胀系数，且该第一塑封层和后续塑封层在塑封时产生的应力方向不同，两者之间形成应力的抵消。
优选的，所述塑封工艺采用转移方式或压合方式进行，该塑封工艺将塑封料盖住芯片顶部。
优选的，所述塑封工艺中使用的塑封料的弹性模量为15-25GPa，第一塑封层的热膨胀系数在3-4ppm/k之间，后续塑封层的热膨胀系数在15-20ppm/k之间。
优选的，所述后续塑封层包括多层塑封料，该多层塑封料之间至少一层的热膨胀系数与第一塑封层不同，使得该第一塑封层和后续塑封层在加热时产生的应力方向不同，两者之间形成应力的抵消。
优选的，所述步骤S5中抛光时将后续塑封层研磨至距芯片上表面40-50μm处。
优选的，所述步骤S6之前，还包括在所述第一塑封层和后续塑封层上刻蚀多个切割槽，上述切割槽避开所述芯片，其刻蚀深度达到晶圆的顶部。
同时，根据本发明的目的还提出了一种利用上述基于TSV的三维封装方法实现的封装结构，包括：含有TSV的晶圆、位于该晶圆正面的多块芯片，还包括将该多块芯片和晶圆正面封装的第一塑封层、位于该第一塑封层上的后续塑封层，其中该后续塑封层中的所采用的塑封材料具有与第一塑封层中的材料不同的热膨胀系数，且该第一塑封层和后续塑封层在加热时产生的应力方向不同，两者之间形成应力的抵消。
优选的，所述后续塑封层包括多层塑封料，该多层塑封料之间至少一层的热膨胀系数与第一塑封层不同，使得该第一塑封层和后续塑封层在加热时产生的应力方向不同，两者之间形成应力的抵消。
优选的，所述第一塑封层和后续塑封层上刻蚀多个切割槽，上述切割槽避开所述芯片，其刻蚀深度达到晶圆的顶部。
上述的封装方法和封装结构，通过在晶圆和芯片上设置至少两层不同的塑封料，该两层塑封料的弹性模量和热膨胀系数不同，使得两层塑封料的其中一层在加热时产生的应力与相邻一层产生的应力方向不同，两者之间形成应力的抵消，从而减少塑封料对晶圆的作用力，达到降低晶圆的翘曲程度的效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A至图1I是本发明第一实施方式中封装方法过程中对应的结构示意图。
图2A至图2C是本发明第二实施方式中封装方法过程中对应的部分结构示意图。
具体实施方式
正如背景技术中所述，对于现有的基于TSV封装技术的晶圆，在封装过程中，由于塑封材料和晶圆本身的热膨胀系数的不同，容易使得晶圆在封装过程中产生过多的应力而导致晶圆翘曲。面对该问题，现有的一些技术方案，需要在晶圆中注入一些改变晶圆翘曲特征的掺杂物。然而这些技术方案不仅工艺复杂，成本高昂，而且在改性之后的晶圆容易带来一些额外的品质问题。
因此，本发明针对现有技术中的缺陷，提出了一种新的基于TSV工艺的低应力三维封装结构和方法，该TSV封装结构通过在晶圆和芯片上设置至少两层不同的塑封料，该两层塑封料的热膨胀系数不同，使得两层塑封料的其中一层在加热时产生的应力与相邻一层产生的应力方向不同，两者之间形成应力的抵消，从而减少塑封料对晶圆的作用力，达到降低晶圆的翘曲程度的效果。
具体地，本发明的技术方案中，该TSV低应力三维封装结构的主要构造包括：含有TSV的晶圆、位于该晶圆正面的多块芯片、将该多块芯片和晶圆正面封装的第一塑封层、位于该第一塑封层上的后续塑封层，其中该后续塑封层中的所采用的塑封材料具有与第一塑封层中的材料不同的热膨胀系数，且该第一塑封层和后续塑封层在加热时产生的应力方向不同，两者之间形成应力的抵消。
本发明用于实现基于TSV的低应力三维封装方法包括的主要步骤如下：
S1：  在晶圆正面制作TSV；
S2：  将多块芯片与上述晶圆正面互连；
S3：  在晶圆的背面粘结上一层载体物；
S4：  在晶圆正面实施塑封工艺，依次覆盖第一塑封层和后续塑封层；
S5：  对后续塑封层进行化学机械抛光工艺；
S6：  去除晶圆背面粘结的载体物；
S7：  晶圆背面的减薄工艺，及TSV露头工艺；
下面，将通过具体实施方式对本发明的技术方案做详细说明。
请参见图1A至图1I，图1A至图1I是本发明第一实施方式中，封装方法过程中对应的结构示意图。如图所示：
首先在晶圆1的正面12制作多个TSV通孔3，其中该晶圆的材质比如是硅、锗、氮化镓、砷化镓等半导体材料，其可以是裸晶形式的晶圆，也可以是包括已经形成在其正面12和/或其内部的若干电子元器件的衬底形式的晶圆。
TSV通孔3形成在上述任一方式中的晶圆1中，该TSV通孔3的数量及分布使晶圆1与外部芯片的连接需求而定，比如可以以多个的方式均匀排布在晶圆中，或者以晶圆上按芯片划分的一个个单元（die）为排列规则进行的分布。
该TSV通孔3的单个结构如图1B所示，其包括介质层2、阻挡层4以及金属层31。制作该TSV通孔3时，首先在确定设置的位置处打孔，打孔的方式可以通过半导体刻蚀工艺进行，也可以是其他可行的方式进行，比如机械钻孔、激光打孔等方式。然后在孔壁上制作介质层2，该介质层2比如是氧化物、氮化物或其它绝缘材料，以晶圆为硅材料为例，该介质层2可以是氧化硅、氮化硅、氮氧化硅等等。该介质层2主要起到绝缘的作用，防止TSV中的导电材料对半导体中的载流子变化造成影响。
得到上述具有介质层2的TSV孔洞之后，在该介质层2上继续制作一层阻挡层4，该阻挡层4的作用可以防止在制作TSV通孔时，导电材料穿过介质层2渗透至半导体衬底中，从而对半导体衬底以及设置于该半导体衬底中的电子元器件造成损坏。
然后，在TSV孔中制作金属层31，该金属层31的优选材料比如是Cu、W等，也可以使用其它导电材料，比如掺杂多晶硅或其组合物等等。制作该金属层31的优选方式为电镀，当然也可以采用其它沉积方式进行。电镀填充孔完毕后，应用化学机械抛光（CMP）的方法将晶圆正面多余的电镀材料进行打磨抛光，效果如图1A所示。
在一种实施方式中，可以在晶圆正面做一层或多层铜的RDL互连层32，如图1C所示。该RDL互连层32的作用是将TSV或晶圆表面的器件电极重新分配到晶圆的其它位置，以方便与外部芯片进行互连。然后在RDL互连层32的焊盘上制作凸点33，用以连接芯片和晶圆。而在一些小尺寸封装技术中，也可以直接在TSV上形成微凸点，用以和外部芯片互连，如图1D所示。
请参见图1D，将多块芯片5通过上述凸点33与晶圆1进行互连。这些芯片5是一些具有特定功能的半导体芯片，其具有通过半导体制程工艺制作在其表面和/或内部的半导体器件。通过晶圆1中的TSV通孔3，将该些芯片5与第三方芯片、晶圆或基片进行互连，实现所谓的3D互连技术。这些芯片5在与晶圆1进行互连时，可以借助回流焊工艺，实现与凸点33之间的固定。
请参见图1E，在晶圆1的背面粘结上一层载体物6，用于后续的塑封工艺。载体物6为树脂或其它聚合物。该载体物6的作用是增加整块晶圆的机械强度，从而在后续塑封工艺中涉及一些机械研磨的步骤时，保证该晶圆不被损坏。
请参见图1F，开始进行第一次塑封工艺。可先进行芯片底部填充胶(图中未示出)后再进行塑封或直接进行塑封料的塑封工艺。塑封工艺可选择转移方式或压合方式，塑封料7以盖住芯片顶部为宜，塑封料7的选择以液态塑封料为宜。
请参见图1G，进行第二次塑封工艺，在第一塑封层7的基础上，塑封后续塑封层8，后续塑封层8要求覆盖整个晶圆，如图1G所示。进行第二次塑封工艺的目的是降低晶圆的翘曲。该后续塑封层8可以为单层的塑封料构成，也可以为多层的塑封料构成。当该后续塑封层8为单层塑封料时，要求该后续塑封层8的材质与第一塑封层7的材质具有不同的热膨胀系数，且该两种材质在受热膨胀时，产生应力方向相反，形成一定的应力抵消作用。当后续塑封层8为多层塑封料时，要求该多层材料之间至少一层的热膨胀系数与第一塑封层不同，当温度变化时，由第一塑封层和后续塑封层构成的总的塑封体系中发生的膨胀值等同于该两侧塑封层的中间膨胀值，从而使某种材料中产生压应力或拉应力而另外的材料中产生相反的应力，使其原来的变形方向得到反向的补偿，不但增加了晶圆的强度，而且降低晶圆的翘曲程度。
在实际应用中，我们通过数值模拟，得到塑封料的热膨胀系数和弹性模量值在某个范围内可大大降低晶圆的翘曲度。这里我们经过数值模拟计算，给出最低晶圆翘曲的塑封料的物理特性：弹性模量为15-25GPa，第一塑封层的热膨胀系数α1在3-4ppm/k之间，后续塑封层α2在15-20ppm/k之间为宜（玻璃化转变温度取120℃）。
优选的，在本发明应用的塑封材料中，可以选择具有低热膨胀系数的材料如石英玻璃、石墨等进行掺杂，制备低膨胀系数的塑封料。同时，在解决绝缘的问题后，应用低膨胀性材料可生产出非常低的膨胀系数或者零膨胀系数的可控热膨胀材料，从而进行复合塑封料的制备。
在完成上述塑封料的塑封过程后，再对其进行化学机械抛光工艺。应用化学机械抛光或其它抛光形式进行塑封料的抛光。研磨厚度以距芯片上表面50μm左右为宜，如图1G所示。
去除晶圆背面粘结的载体物质6，如图1H所示。
最后进行晶圆背面的减薄工艺，可选择研磨工艺或刻蚀工艺进行减薄，直到露出TSV通孔的底部金属面为止，如图1I所示。露出的TSV通孔可以和第三方芯片、晶圆或基片进行互连，实现三维封装。
请参见图2A至图2C，图2A至图2C是本发明第二实施方式中，封装方法对应的部分结构示意图。该第二实施方式中，为了进一步降低工艺过程中产生的应力问题，降低晶圆翘曲，当二次塑封工艺完成后，在塑封料的不同位置刻蚀了一定深度的切割槽9，刻蚀深度为达到晶圆的顶部为宜，如图2A所示。切割槽的刻蚀可有效的降低晶圆减薄过程中的应力集中，从而最大程度的降低了晶圆的翘曲度，保证了后续工艺的顺利进行。
之后，再去除晶圆背面粘结的载体物质6，如图2B所示。
最后将晶圆倒装进行晶圆背面的减薄工艺，可选择研磨工艺或刻蚀工艺进行减薄，直到露出硅通孔为止，如图2C所示。
该实施方式的其余步骤和实施方式一相同，此处不再赘述。
综上所述，本发明提出了一种新的基于TSV工艺的低应力三维封装结构和方法，该TSV封装结构通过在晶圆和芯片上设置至少两层不同的塑封料，该两层塑封料的弹性模量和热膨胀系数不同，使得两层塑封料的其中一层在加热时产生的应力与另外一层产生的应力方向不同，两者之间形成应力的抵消，从而减少塑封料对晶圆的作用力，达到降低晶圆的翘曲程度的效果。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种基于TSV的三维封装方法，包括步骤：
S1：  在晶圆正面制作TSV；
S2：  将多块芯片与晶圆正面互连；
S3：  在晶圆背面粘结上一层载体物；
S4：  在晶圆正面实施塑封工艺，在晶圆表面和芯片上覆盖塑封层；
S5：  对后续塑封层进行化学机械抛光工艺；
S6：  去除晶圆背面粘结的载体物；
S7：  晶圆背面的减薄工艺，及TSV露头工艺，
其特征在于：所述塑封工艺分为至少二次塑封工艺，所述至少二次塑封工艺依次在晶圆的正面覆盖第一塑封层和后续塑封层，所述后续塑封层具有与所述第一塑封层中的材料不同的热膨胀系数，且该第一塑封层和后续塑封层在塑封时产生的应力方向不同，两者之间形成应力的抵消。
2.如权利要求1所述的三维封装方法，其特征在于：所述塑封工艺采用转移方式或压合方式进行，该塑封工艺将塑封料盖住芯片顶部。
3.如权利要求1或2所述的三维封装方法,其特征在于：所述塑封工艺中使用的塑封料的弹性模量为15-25GPa，第一塑封层的热膨胀系数在3-4ppm/k之间，后续塑封层的热膨胀系数在15-20ppm/k之间。
4.如权利要求1或2所述的三维封装方法,其特征在于：所述后续塑封层包括多层塑封料，该多层塑封料之间至少一层的热膨胀系数与第一塑封层不同，使得该第一塑封层和后续塑封层在加热时产生的应力方向不同，两者之间形成应力的抵消。
5.如权利要求1或2所述的三维封装方法,其特征在于：所述步骤S5中抛光时将后续塑封层研磨至距芯片上表面40-50μm处。
6.如权利要求1或2所述的三维封装方法,其特征在于：所述步骤S6之前，还包括在所述第一塑封层和后续塑封层上刻蚀多个切割槽，所述切割槽避开所述芯片，其刻蚀深度达到晶圆的顶部。
7.一种利用权利要求1所述基于TSV的三维封装方法实现的的封装结构，包括：含有TSV的晶圆、位于该晶圆正面的多块芯片，其特征在于：还包括将该多块芯片和晶圆正面封装的第一塑封层、位于该第一塑封层上的后续塑封层，其中该后续塑封层中所采用的塑封材料具有与第一塑封层中的材料不同的热膨胀系数，且该第一塑封层和后续塑封层在塑封时产生的应力方向不同，两者之间形成应力的抵消。
8.如权利要求7所述的封装结构，其特征在于：所述后续塑封层包括多层塑封料，该多层塑封料之间至少一层的热膨胀系数与第一塑封层不同，使得该第一塑封层和后续塑封层在加热时产生的应力方向不同，两者之间形成应力的抵消。
9.如权利要求7所述的封装结构，其特征在于：所述第一塑封层和后续塑封层上刻蚀多个切割槽，所述切割槽避开所述芯片，其刻蚀深度达到晶圆的顶部。
CN201310257218.0A 2013-06-25 2013-06-25 基于tsv的三维封装方法和封装结构 Active CN103346097B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310257218.0A CN103346097B (zh) 2013-06-25 2013-06-25 基于tsv的三维封装方法和封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310257218.0A CN103346097B (zh) 2013-06-25 2013-06-25 基于tsv的三维封装方法和封装结构

Publications (2)

Publication Number Publication Date
CN103346097A true CN103346097A (zh) 2013-10-09
CN103346097B CN103346097B (zh) 2016-12-28

Family

ID=49280885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310257218.0A Active CN103346097B (zh) 2013-06-25 2013-06-25 基于tsv的三维封装方法和封装结构

Country Status (1)

Country Link
CN (1) CN103346097B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409422A (zh) * 2014-11-23 2015-03-11 北京工业大学 一种含腔体的低厚度低成本芯片尺寸封装
CN105428311A (zh) * 2015-12-16 2016-03-23 华进半导体封装先导技术研发中心有限公司 Tsv背部露头的工艺方法
CN105932017A (zh) * 2016-05-19 2016-09-07 苏州捷研芯纳米科技有限公司 一种超薄3d封装的半导体器件、其加工方法以及加工方法中的半成品
CN106057750A (zh) * 2016-07-28 2016-10-26 合肥矽迈微电子科技有限公司 具有低翘曲度的封装结构
CN107768353A (zh) * 2017-10-17 2018-03-06 华天科技（昆山）电子有限公司 堆叠封装结构及其制作方法
CN111128914A (zh) * 2019-12-25 2020-05-08 上海先方半导体有限公司 一种低翘曲的多芯片封装结构及其制造方法
CN111446177A (zh) * 2020-04-13 2020-07-24 上海先方半导体有限公司 异质集成芯片的系统级封装方法及结构
WO2020237987A1 (zh) * 2019-05-27 2020-12-03 广东工业大学 一种降低扇出型封装翘曲的方法
CN112117194A (zh) * 2019-06-20 2020-12-22 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN112908946A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种降低塑封晶圆翘曲的封装结构及其制造方法
CN113097201A (zh) * 2021-04-01 2021-07-09 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN114055711A (zh) * 2021-11-18 2022-02-18 江苏芯德半导体科技有限公司 一种芯片塑封模具及其二次塑封工艺方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060065984A1 (en) * 2004-06-30 2006-03-30 Matayabas James C Jr Package stress management
CN102420180A (zh) * 2010-09-24 2012-04-18 新科金朋有限公司 半导体器件及其制造方法
CN202394860U (zh) * 2011-12-28 2012-08-22 日月光半导体制造股份有限公司 封装基板条
CN103107146A (zh) * 2011-10-04 2013-05-15 三星电子株式会社 半导体封装件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060065984A1 (en) * 2004-06-30 2006-03-30 Matayabas James C Jr Package stress management
CN102420180A (zh) * 2010-09-24 2012-04-18 新科金朋有限公司 半导体器件及其制造方法
CN103107146A (zh) * 2011-10-04 2013-05-15 三星电子株式会社 半导体封装件及其制造方法
CN202394860U (zh) * 2011-12-28 2012-08-22 日月光半导体制造股份有限公司 封装基板条

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409422A (zh) * 2014-11-23 2015-03-11 北京工业大学 一种含腔体的低厚度低成本芯片尺寸封装
CN105428311A (zh) * 2015-12-16 2016-03-23 华进半导体封装先导技术研发中心有限公司 Tsv背部露头的工艺方法
CN105932017A (zh) * 2016-05-19 2016-09-07 苏州捷研芯纳米科技有限公司 一种超薄3d封装的半导体器件、其加工方法以及加工方法中的半成品
CN106057750A (zh) * 2016-07-28 2016-10-26 合肥矽迈微电子科技有限公司 具有低翘曲度的封装结构
CN107768353A (zh) * 2017-10-17 2018-03-06 华天科技（昆山）电子有限公司 堆叠封装结构及其制作方法
WO2020237987A1 (zh) * 2019-05-27 2020-12-03 广东工业大学 一种降低扇出型封装翘曲的方法
CN112117194A (zh) * 2019-06-20 2020-12-22 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN112117194B (zh) * 2019-06-20 2022-07-01 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN111128914A (zh) * 2019-12-25 2020-05-08 上海先方半导体有限公司 一种低翘曲的多芯片封装结构及其制造方法
CN111446177A (zh) * 2020-04-13 2020-07-24 上海先方半导体有限公司 异质集成芯片的系统级封装方法及结构
CN112908946A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种降低塑封晶圆翘曲的封装结构及其制造方法
WO2022151572A1 (zh) * 2021-01-18 2022-07-21 华进半导体封装先导技术研发中心有限公司 一种降低塑封晶圆翘曲的封装结构及其制造方法
CN112908946B (zh) * 2021-01-18 2023-05-23 上海先方半导体有限公司 一种降低塑封晶圆翘曲的封装结构及其制造方法
CN113097201A (zh) * 2021-04-01 2021-07-09 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN113097201B (zh) * 2021-04-01 2023-10-27 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN114055711A (zh) * 2021-11-18 2022-02-18 江苏芯德半导体科技有限公司 一种芯片塑封模具及其二次塑封工艺方法
CN114055711B (zh) * 2021-11-18 2024-05-28 江苏芯德半导体科技有限公司 一种芯片塑封模具及其二次塑封工艺方法

Also Published As

Publication number Publication date
CN103346097B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
CN103346097A (zh) 基于tsv的三维封装方法和封装结构
CN100580869C (zh) 基板处理方法和半导体装置的制造方法
CN102687255B (zh) 凹陷半导体衬底
CN100521176C (zh) 半导体芯片及半导体装置
CN104347528B (zh) 半导体封装件及其制法
JP2017022398A (ja) 窓介在型ダイパッケージング
CN103887291A (zh) 三维扇出型PoP封装结构及制造工艺
CN104051354A (zh) 半导体封装件及其制法
JP2008072082A (ja) キャップウエハ、それを備えた半導体チップ、及びその製造方法
JP2007251157A (ja) ウェハレベル積層パッケージの製造方法
CN203085525U (zh) 可用于堆叠的集成电路
CN104008998B (zh) 多芯片层叠封装方法
Shen et al. A clamped through silicon via (TSV) interconnection for stacked chip bonding using metal cap on pad and metal column forming in via
CN105702658A (zh) 半导体封装件及其制法
CN109216215A (zh) 半导体器件和制造方法
CN103219282B (zh) 一种tsv露头工艺
US20060009029A1 (en) Wafer level through-hole plugging using mechanical forming technique
CN113488396B (zh) 一种半导体装置及其制备方法
CN107887345A (zh) 半导体封装与其制造方法
US20120193809A1 (en) Integrated circuit device and method for preparing the same
CN106531638A (zh) 包括堆叠的半导体裸芯块的半导体装置及其制造方法
CN103441097B (zh) 一种深孔底部氧化硅绝缘层的刻蚀方法
CN103441111B (zh) 一种三维封装互连结构及其制作方法
US8216936B1 (en) Low capacitance electrical connection via
CN104992910B (zh) 一种金属突刺混合键合方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant