CN105122449A - 包括氧化层的低成本中介体 - Google Patents

包括氧化层的低成本中介体 Download PDF

Info

Publication number
CN105122449A
CN105122449A CN201480020760.7A CN201480020760A CN105122449A CN 105122449 A CN105122449 A CN 105122449A CN 201480020760 A CN201480020760 A CN 201480020760A CN 105122449 A CN105122449 A CN 105122449A
Authority
CN
China
Prior art keywords
substrate
mediator
oxide layer
implementations
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480020760.7A
Other languages
English (en)
Inventor
S·顾
U·雷
R·陈
B·M·亨德森
R·拉多伊契奇
M·诺瓦克
N·余
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105122449A publication Critical patent/CN105122449A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

一些实现提供包括基板、基板中的通孔、和氧化层的中介体。该通孔包括金属材料。该氧化层在该通孔与该基板之间。在一些实现中，该基板是硅基板。在一些实现中，氧化层是通过将基板暴露于热中来形成的热氧化物。在一些实现中，氧化层被配置成在通孔与基板之间提供电绝缘。在一些实现中，中介体还包括绝缘层。在一些实现中，该绝缘层是聚合物层。在一些实现中，中介体还包括该中介体的表面上的至少一个互连。该至少一个互连位于中介体的表面上以使得氧化层在该互连与基板之间。

Description

包括氧化层的低成本中介体
领域
各个特征涉及包括氧化层的低成本中介体。
背景技术
中介体是第一连接与第二连接之间的路由组件。例如，中介体能位于管芯与球栅阵列(BGA)之间。该中介体被配置成扩展连接之间的间距和/或将连接重定向至不同的连接。图1解说了封装中的中介体的示例。如图1中所示，封装100包括焊球集102、封装基板104、中介体106、第一管芯108和第二管芯110。焊球集102耦合至封装基板104。封装基板包括第一通孔和互连集112以及第二通孔和互连集114。
中介体106耦合至封装基板104。第一管芯108耦合至中介体106。第二管芯110也耦合至中介体106。如图2中所示，第二管芯110与第一管芯108共面(例如，并排)。中介体106提供第一管芯108与封装基板104之间的电连接(例如，电路径)。类似地，中介体106提供第二管芯110与封装基板104之间的电连接。
当前用于制造中介体的方法可能是昂贵的。在中介体由硅制成的情形中，制造相对大的中介体是困难和昂贵的。如此，存在对成本高效、提供极佳的电性质并且相对于当前制造工艺易于制造的改进中介体的需要。
概述
本文描述的各种特征、装置和方法提供低成本中介体。
第一示例提供了一种中介体，其包括基板、该基板中的通孔和嵌入到该中介体的第一表面中的第一互连，其中暴露第一互连的第一区域。该通孔包括金属材料。该中介体还包括位于通孔与基板之间的氧化层。该氧化层进一步位于互连与基板之间。
根据一方面，该基板是硅基板。在一些实现中，氧化层是通过将基板暴露于热来形成的热氧化物。
根据一个方面，氧化层覆盖基板的整个表面。
根据一方面，中介体进一步包括绝缘层。该绝缘层是聚合物层。在一些实现中，氧化层覆盖基板的第二表面部分。
根据一个方面，中介体进一步包括该中介体的第二表面上的第二互连。氧化层进一步在第二互连与基板之间。
根据一方面，中介体被配置成位于印刷电路板(PCB)与至少一个管芯之间。
根据一个方面，氧化层被配置成在通孔与基板之间提供电绝缘。
根据一方面，该中介体被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第二示例提供了一种设备，其包括基板、该基板中的通孔和嵌入到该设备的第一表面中的第一互连，其中暴露第一互连的第一区域。该通孔包括金属材料。该设备还包括用于在通孔与基板之间电绝缘的装置。用于电绝缘的装置进一步在第一互连与基板之间。
根据一方面，该基板是硅基板。在一些实现中，用于电绝缘的装置包括氧化层，其是通过将基板暴露于热来形成的热氧化物。
根据一个方面，用于电绝缘的装置包括覆盖基板的整个表面的氧化层。
根据一方面，用于电绝缘的装置包括氧化层和绝缘层。在一些实现中，该绝缘层是聚合物层。在一些实现中，氧化层覆盖基板的第二表面部分。
根据一个方面，该设备进一步包括该设备的第二表面上的第二互连。氧化层进一步在第二互连与基板之间。
根据一方面，该设备是被配置成位于印刷电路板(PCB)与至少一个管芯之间的中介体。
根据一个方面，该设备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
第三示例提供了一种用于提供中介体的方法。该方法提供基板和该基板上的氧化层。该方法在基板中提供通孔。该通孔包括金属材料。该通孔在基板中提供以使得氧化层在该通孔与该基板之间。该方法在基板中提供第一互连以使得第一互连嵌入到中介体的第一表面中并且氧化层在第一互连与基板之间。第一互连的第一区域被暴露。
根据一方面，该基板是硅基板。在一些实现中，氧化层是通过将基板暴露于热来形成的热氧化物。在一些实现中，氧化层覆盖基板的整个表面。
根据一个方面，该方法进一步包括提供绝缘层。在一些实现中，该绝缘层是聚合物层。在一些实现中，提供绝缘层包括在氧化层上提供绝缘层。
根据一方面，该方法进一步包括在基板中提供第二互连以使得第二互连嵌入到基板的第二表面中并且氧化层在第二互连与基板之间。
根据一个方面，中介体被配置成位于印刷电路板(PCB)与至少一个管芯之间。
根据一方面，氧化层被配置成在通孔与基板之间提供电绝缘。
根据一个方面，该中介体被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了在管芯与印刷电路板(PCB)之间的中介体的配置。
图2解说了包括氧化层的若干中介体。
图3A-3B解说了用于提供/制造包括氧化层的中介体的顺序。
图4A-4C解说了用于提供/制造包括氧化层和绝缘层的中介体的顺序。
图5解说了包括氧化层的各种中介体。
图6解说了包括中介体的晶片。
图7解说了用于提供/制造包括氧化层的中介体的方法。
图8解说了包括氧化层的中介体。
图9A-9C解说了用于提供/制造包括氧化层的中介体的顺序。
图10解说了包括氧化层和若干绝缘层的中介体。
图11解说了用于提供/制造包括氧化层的中介体的方法。
图12解说了可集成本文所描述的集成电路和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
总览
一些创新性特征涉及包括基板、基板中的通孔、和氧化层的中介体。该通孔包括金属材料。该氧化层在该通孔与该基板之间。在一些实现中，该基板是硅基板。在一些实现中，氧化层是通过在高温下将基板暴露于氧或水蒸气来形成的热氧化物。在一些实现中，氧化层被配置成在通孔与基板之间提供电绝缘。在一些实现中，中介体还包括绝缘层。在一些实现中，氧化层位于绝缘层与基板之间。在一些实现中，该绝缘层是聚合物层。在一些实现中，中介体还包括该中介体的表面上的至少一个互连。该至少一个互连位于中介体的表面上以使得氧化层在该互连与基板之间。在一些实现中，该互连被嵌入到中介体的表面中(例如，基板)，以使得该互连的一个区域被暴露于环境。在一些实现中，氧化层被配置成在互连与基板之间提供电绝缘。
包括氧化层的示例性低成本中介体
图2解说了在一些实现中可在封装中使用的若干中介体的一部分的侧视图。具体地，图2解说了第一中介体200的一部分和第二中介体210的一部分。如图2中所示，第一中介体200包括基板202、氧化层204、和金属层206。在一些实现中，基板202可以是硅基板。在一些实现中，单晶硅或多晶硅可被用作基板以供太阳能电池应用。氧化层204是形成在基板202的暴露表面上的层。在一些实现中，氧化在材料(例如，基板202)经受空气、水和/或其他氧化环境时发生。在一些实现中，氧化层204可以在中介体200中提供电绝缘/隔离(例如，防止电信号穿过基板)。例如，氧化层204可被配置成在通孔(例如，金属层206)与基板202之间提供电绝缘。
金属层206定义中介体200中的通孔。通孔的第一部分可被耦合至管芯(未示出)并且通孔的第二部分可被耦合至封装基板(未示出)。因此，在一些实现中，通孔由可在封装基板与管芯(两者都未示出)之间提供电路径的金属层206来定义。如图2中所示，氧化层204在金属层206(例如，通孔)与基板202之间。在一些实现中，氧化层204防止穿过金属层206(例如，通孔)的电信号传播通过基板202。在一些实现中，中介体200可被配置成位于印刷电路板(PCB)与至少一个管芯之间。例如，在一些实现中，新颖中介体200可以代替图1的中介体106。
如图2中进一步所示，第二中介体210包括基板212、氧化层214、绝缘层215和金属层216。在一些实现中，基板212可以是硅基板。氧化层214是形成在基板212的暴露表面上的层。在一些实现中，氧化在材料(例如，基板212)经受空气、水和/或其他氧化环境时发生。在一些实现中，氧化层214可以在中介体210中提供电绝缘/隔离(例如，防止电信号穿过基板)。例如，氧化层214可被配置成在通孔(例如，金属层216)与基板212之间提供电绝缘。
绝缘层215位于氧化层214上，以使得氧化层214在绝缘层215与基板212之间。绝缘层215可以是聚合物层。在一些实现中，绝缘层215可以在中介体210中提供电绝缘/隔离(例如，防止电信号穿过基板)。例如，绝缘层215可被配置成在通孔(例如，金属层216)与基板212之间提供电绝缘。在一些实现中，氧化层214和绝缘层215的组合在中介体210中提供更好的电绝缘/隔离。
金属层206定义中介体210中的通孔。通孔的第一部分可被耦合至管芯(未示出)并且通孔的第二部分可被耦合至封装基板(未示出)。因此，在一些实现中，通孔由可在封装基板与管芯(两者都未示出)之间提供电路径的金属层216来定义。如图2中所示，氧化层214在金属层216(例如，通孔)与基板212之间。在一些实现中，氧化层214和绝缘层215防止穿过金属层216(例如，通孔)的电信号传播通过基板202。在一些实现中，中介体210可被配置成位于印刷电路板(PCB)与至少一个管芯之间。例如，在一些实现中，新颖中介体210可以代替图1的中介体106。
尽管图2的每个中介体中仅示出了一个通孔，但在一些实现中，数个通孔可以形成在中介体200和210中。具有多个通孔的中介体进一步在图4中描述。已经描述了包括氧化层的新颖中介体，现在将描述用于提供/制造包括氧化层的中介体的工艺顺序。
用于提供/制造包括氧化层的中介体的示例性顺序
图3A-3B和图4A-4C解说了用于提供/制造包括氧化层的中介体的示例性顺序。图4A-4C类似于图3A-3B，除了图4A-4C的中介体包括氧化层和绝缘层(例如，聚合物层)。
图3A-3B解说了用于提供/制造包括氧化层的中介体的示例性工艺顺序。在一些实现中，图3A-3B的顺序可被用于提供/制造图2的一个或多个中介体件和/或本公开中描述的其他中介体。如图3A中所示，在阶段1，提供基板302。在一些实现中，基板302是硅基板。在一些实现中，硅基板可具有30-300微米(μm)的厚度。在一些实现中，基板302是晶片基板。在阶段2，在基板302中创建腔301。不同实现可使用不同技术和工艺来创建腔301。在一些实现中，通过使用激光在基板302中钻出腔301来创建腔301。在一些实现中，腔301是通过使用图案化蚀刻(例如，光刻、化学工艺)来创建的。阶段2解说了正被创建的一个腔301。然而，在一些实现中，多个腔可被(顺序地和/或并发地)创建。
在阶段3，在基板302上提供氧化层304。在一些实现中，在基板302的暴露表面上提供氧化层304。不同的实现可不同地提供氧化层304。在一些实现中，通过将基板302暴露于氧化材料(例如，空气、水、O3、化学品)来提供氧化层304，该氧化材料在基板302的表面上形成氧化层304(例如，硅氧化物)。在一些实现中，基板302可在氧化环境下被暴露于热(例如，在炉中)以形成氧化层304(例如，热氧化物)。在一些实现中，在基板302在氧化环境下首次暴露于热(例如，在炉中)期间在基板302的第一表面(例如，顶表面)上提供氧化层304，并且随后在基板302在氧化环境下第二次暴露于热(例如，在炉中)期间在基板302的第二表面(例如，底表面)上提供氧化层304。在一些实现中，在基板302在氧化环境下单次暴露于热(例如，在炉中)期间在基板302的整个表面上提供氧化层304。在一些实现中，氧化层304可以是内衬。
在阶段4，在中介体上提供晶种层312。具体地，在氧化层304上提供晶种层312。不同实现可将不同材料用于晶种层312。在一些实现中，晶种层312是金属层(例如，铜层)。例如，晶种层312可以是无电极铜晶种层。在一些实现中，可使用物理汽相沉积或者化学汽相沉积来提供晶种层312。
在阶段5，可选择性地在晶种层312上提供掩模层306的一个或多个部分。不同实现可以使用不同方法来选择性地提供掩模层306。在一些实现中，提供掩模层306包括在中介体的一个或多个表面(例如，顶表面、底表面)上提供图案化的掩模层。在一些实现中，提供掩模层306可包括蚀刻掩模层306。在一些实现中，可使用光刻来选择性地蚀刻掩模层306。如阶段5所示，提供(并蚀刻)掩模层306的各部分以形成将定义一个或多个通孔或一个或多个通孔的各部分的轮廓的图案/腔(例如，腔303、305)。
在阶段6，在腔301、303和305中提供金属层308。金属层308定义中介体的基板302中的通孔。不同的实现可不同地提供金属层308。在一些实现中，金属层308可沉积、镀敷和/或粘贴在腔301、303和305中。
在阶段7，掩模层306被移除，留下具有氧化层304和通孔(例如，金属层308)的中介体300。在一些实现中，移除掩模层306包括移除晶种层312的多个部分(例如，无电极晶种层的多个部分)。在一些实现中，晶种层312在通孔(例如，金属层308)与氧化层304之间的各部分可以保留。在一些实现中，晶种层312可以是与金属层308相同的材料。在此类实例中，金属层308可能无法与晶种层312区分。在一些实现中，通孔可由金属层308和晶种层312来定义。
在一些实现中，中介体300可被配置成位于印刷电路板(PCB)与至少一个管芯之间。例如，在一些实现中，新颖中介体300可以代替图1的中介体106。
图2和3A-3B解说了覆盖有氧化层的中介体的基板，其中该中介体包括一个通孔。然而，在一些实现中，中介体可包括1个以上通孔。
用于提供/制造包括氧化层和绝缘层的中介体的示例性顺序
如上所述，在一些实现中，中介体可包括氧化层和绝缘层(例如，聚合物层)。
图4A-4C解说了用于提供/制造包括氧化层和绝缘层的中介体的示例性工艺顺序。在一些实现中，图4A-4C的顺序可被用于提供/制造图2的一个或多个中介体和/或本公开中描述的其他中介体。如图4A中所示，在阶段1，提供基板402。在一些实现中，基板402是硅基板。在一些实现中，硅基板可具有30-300微米(μm)的厚度。在一些实现中，基板402是晶片基板。在阶段2，在基板402中创建腔401。不同实现可使用不同技术和工艺来创建腔401。在一些实现中，通过使用激光在基板402中钻出腔401来创建腔401。在一些实现中，腔401是通过使用图案化蚀刻(例如，光刻、化学工艺)来创建的。阶段2解说了正被创建的一个腔401。然而，在一些实现中，多个腔可被(顺序地和/或并发地)创建。
在阶段3，在基板402上提供氧化层404。在一些实现中，在基板402的暴露表面上提供氧化层404。不同的实现可不同地提供氧化层404。在一些实现中，通过将基板402暴露于氧化材料(例如，空气、水、化学制品)来提供氧化层404，该氧化材料在基板402的表面上形成氧化层404(例如，硅氧化物)。在一些实现中，基板402可在氧化环境下被暴露于热(例如，在炉中)以形成氧化层404(例如，热氧化物)。在一些实现中，在基板402在氧化环境下首次暴露于热(例如，在炉中)期间在基板402的第一表面(例如，顶表面)上提供氧化层404，并且随后在基板402在氧化环境下第二次暴露于热(例如，在炉中)期间在基板402的第二表面(例如，底表面)上提供氧化层404。在一些实现中，在基板402在氧化环境下单次暴露于热(例如，在炉中)期间在基板402的整个表面上提供氧化层404。在一些实现中，氧化层404可以是内衬。
在图4B的阶段4，在中介体上提供绝缘层410。具体地，在氧化层404上提供绝缘层410。不同实现可将不同材料用于绝缘层410。例如，绝缘层410可以是聚合物层。
在阶段5，在中介体上提供晶种层412。具体地，在绝缘层410上提供晶种层412。不同实现可将不同材料用于晶种层412。在一些实现中，晶种层412是金属层(例如，铜层)。例如，晶种层412可以是无电极铜晶种层。
在阶段6，可在晶种层412上提供掩模层406。在一些实现中，提供掩模层406包括在中介体的一个或多个表面(例如，顶表面、底表面)上提供图案化的掩模层。在一些实现中，可使用光刻来选择性地蚀刻掩模层406。如阶段6所示，掩模层406的各部分被蚀刻以形成将定义一个或多个通孔或一个或多个通孔的各部分的轮廓的图案/腔(例如，腔403、405)。
在图4C的阶段7，在腔401、403和405中提供金属层408。金属层408定义中介体的基板402中的通孔。不同的实现可不同地提供金属层408。在一些实现中，金属层408可沉积、镀敷和/或粘贴在腔401、403和405中。
在阶段8，掩模层406被移除，留下具有氧化层404和通孔(例如，金属层408)的中介体400。在一些实现中，移除掩模层406包括移除晶种层412的多个部分(例如，无电极晶种层的多个部分)。在一些实现中，晶种层412在通孔(例如，金属层408)与绝缘层410之间的部分可以保留。在一些实现中，晶种层412可以是与金属层408相同的材料。在此类实例中，金属层408可能无法与晶种层412区分。在一些实现中，通孔可由金属层408和晶种层412来定义。
在一些实现中，中介体400可被配置成位于印刷电路板(PCB)与至少一个管芯之间。例如，在一些实现中，新颖中介体400可以代替图1的中介体106。
图4A-4C解说了覆盖有氧化层的中介体的基板，其中该中介体包括一个通孔。然而，在一些实现中，中介体可包括1个以上通孔。
包括氧化层和绝缘层的示例性中介体
图5解说了具有一个以上通孔的各种中介体。具体地，图5解说了第一中介体500、第二中介体510、第三中介体520和第四中介体530。
第一中介体500包括基板502、氧化层504、第一通孔506和第二通孔507。在一些实现中，基板502可以是硅基板。第一和第二通孔506-507可以是金属材料(例如，铜)。在一些实现中，氧化层504可以是通过将基板502的表面在氧化环境中经受热(例如，在炉中)而形成的热氧化物。图5还解说了基板502的外侧部分(例如，外侧表面)(例如，中介体500的外侧表面)没有氧化层504。在一些实现中，当中介体500从晶片切割时、在基板502上提供氧化层504后(例如，在晶片上提供氧化层后)，中介体500的外侧表面可以没有氧化层504。尽管未示出，晶种层可位于通孔(例如，第一通孔506和第二通孔507)与氧化层504之间。在一些实现中，晶种层可以是与通孔相同的材料。如此，晶种层可能无法与通孔区分。在一些实现中，晶种层可以是通孔的一部分。将在图6中进一步描述包括中介体的晶片。
在一些实现中，还可在中介体和/基板的外侧表面上提供氧化层。
图5的第二中介体510解说了此种中介体的示例。如图5中所示，第二中介体510包括基板512、氧化层514、第一通孔516和第二通孔517。在一些实现中，基板512可以是硅基板。第一和第二通孔516-517可以是金属材料(例如，铜)。在一些实现中，氧化层514可以是通过将基板512的表面在氧化环境中经受热(例如，在炉中)而形成的热氧化物。如上所述，基板512的整个表面覆盖有氧化层514，包括基板512的外侧表面(例如，中介体510的外侧表面)。在一些实现中，当中介体510从晶片切割时、在基板512上提供氧化层510之前，中介体510的外侧表面可包括氧化层514。尽管未示出，晶种层可位于通孔(例如，第一通孔516和第二通孔517)与氧化层514之间。在一些实现中，晶种层可以是与通孔相同的材料。如此，晶种层可能无法与通孔区分。在一些实现中，晶种层可以是通孔的一部分。
第三中介体520包括基板522、氧化层524、绝缘层525、第一通孔526和第二通孔527。在一些实现中，基板522可以是硅基板。第一和第二通孔526-527可以是金属材料(例如，铜)。在一些实现中，氧化层524可以是通过将基板522的表面在氧化环境中经受热(例如，在炉中)而形成的热氧化物。图5还解说了基板522的外侧部分(例如，外侧表面)(例如，中介体520的外侧表面)没有氧化层524。在一些实现中，当中介体520从晶片切割时、在基板522上提供氧化层524后(例如，在晶片上提供氧化层后)，中介体520的外侧表面可以没有氧化层524。在氧化层524上提供绝缘层525。在一些实现中，绝缘层525是聚合物层。尽管未示出，晶种层可位于通孔(例如，第一通孔526和第二通孔527)与绝缘层525之间。在一些实现中，晶种层可以是与通孔相同的材料。如此，晶种层可能无法与通孔区分。在一些实现中，晶种层可以是通孔的一部分。
第四中介体530包括基板532、氧化层534、绝缘层535、第一通孔536和第二通孔537。在一些实现中，基板532可以是硅基板。第一和第二通孔536-537可以是金属材料(例如，铜)。在一些实现中，氧化层534可以是通过将基板532的表面在氧化环境中经受热(例如，在炉中)而形成的热氧化物。如上所述，基板532的整个表面覆盖有氧化层534，包括基板532的外侧表面(例如，中介体530的外侧表面)。在一些实现中，当中介体530从晶片切割时、在基板532上提供氧化层534之前，中介体530的外侧表面可包括氧化层534。在氧化层534上提供绝缘层535。在一些实现中，绝缘层535是聚合物层。尽管未示出，晶种层可位于通孔(例如，第一通孔536和第二通孔537)与氧化层534之间。在一些实现中，晶种层可以是与通孔相同的材料。如此，晶种层可能无法与通孔区分。在一些实现中，晶种层可以是通孔的一部分。
在一些实现中，被用于提供/制造中介体(例如，中介体200、300、400、500、510、520和530)的基板是来自晶片的基板。图6解说了可被用于提供中介体的晶片600的示例。如图6中所示，晶片600包括多个未切割中介体602。这些中介体602可以是先前如上所述的新颖中介体(例如，中介体200、300、400、500、510、520和530)或是本申请中描述的任何新颖中介体中的一者或多者。不同实现可在制造中介体的不同阶段期间从晶片切割中介体。在一些实现中，中介体(例如，中介体602)在已经在晶片/基板上提供氧化层并且已经定义了通孔后切割。例如，在一些实现中，在图3B的阶段7或图4C的阶段8后切割中介体。晶片的形状可能是圆形或矩形的。
鉴于在制造工艺的不同阶段期间中介体可从晶片600切割的事实，图6中示出的未切割中介体60可以表示已完成/已完工中介体(例如，中介体200、300、400、500、510、520和530)或未切割中介体602可以表示正处于制造过程中的中介体。
已经描述了用于提供包括氧化层的新颖中介体的顺序，现在将描述用于提供/制造包括氧化层的中介体的方法。
用于提供/制造包括氧化层的中介体的示例性方法
图7解说了用于提供/制造包括氧化层的中介体的示例性方法。在一些实现中，图7的方法可被用于提供/制造图2、3B、4C和/或5的中介体以及本公开中描述的其他中介体。如图7中所示，该方法提供基板(在705)。在一些实现中，该基板是硅基板。在一些实现中，硅基板可具有30-300微米(μm)的厚度。在一些实现中，该基板可以是从晶片(例如，晶片500)切割的单片的基板。在一些实现中，提供(在705)基板可包括提供晶片(例如，晶片500)。
该方法在基板和/或晶片中提供(在710)至少一个腔。不同实现可以通过使用不同的技术和工艺来提供至少一个腔。在一些实现中，提供(在710)至少一个腔包括使用激光在基板(例如，基板302)中钻出至少一个腔(例如，腔301)。在一些实现中，提供(在710)至少一个腔包括图案化蚀刻(例如，光刻、化学工艺、干法蚀刻、湿法蚀刻)。在基板中提供多个腔的实例中，可在基板和/或晶片中顺序或并发地提供/创建各腔。
该方法随后在基板和/或晶片上提供(在715)氧化层。在一些实现中，提供(在715)氧化层包括在基板的暴露表面上提供氧化层。不同的实现可不同地提供氧化层。在一些实现中，通过将基板暴露于氧化材料(例如，空气、水、化学制品)来提供氧化层，该氧化材料在基板和/或晶片的表面上形成氧化层(例如，硅氧化物)。在一些实现中，基板可在氧化环境下被暴露于热(例如，在炉中)以形成氧化层(例如，热氧化物)。在一些实现中，在基板在氧化环境下首次暴露于热(例如，在炉中)期间在基板的第一表面(例如，顶表面)上提供氧化层，并且随后在基板在氧化环境下第二次暴露于热(例如，在炉中)期间在基板的第二表面(例如，底表面)上提供氧化层。在一些实现中，在基板在氧化环境下单次暴露于热(例如，在炉中)期间在基板的整个表面上提供氧化层。在一些实现中，氧化层可以是内衬。
该方法随后可任选地提供(在720)绝缘层。在一些实现中，提供(在720)绝缘层包括在氧化层上提供绝缘层。在一些实现中，该绝缘层是聚合物层。
该方法随后在基板中提供(在725)至少一个通孔。在一些实现中，提供(在725)至少一个通孔包括用金属材料(例如，铜)来填充一个或多个腔以定义基板中的一个或多个通孔。该一个或多个通孔在基板中提供以使得氧化层在该通孔与该基板之间。氧化层被配置成在通孔与基板之间提供电绝缘。不同的实现可不同地提供一个或多个通孔。
在一些实现中，提供(在725)一个或多个通孔包括在中介体上提供掩模层(例如，掩模层306)。具体地，在位于基板上的氧化层上提供掩模层(例如，图案化的掩模层)。不同实现可以使用不同材料和方法用于提供掩模层。
在一些实现中，提供(在725)一个或多个通孔还包括选择性地蚀刻掩模层的一个或多个部分以提供图案化的掩模层。不同实现可以使用不同方法来选择性地蚀刻掩模层。在一些实现中，光刻可被用于选择性地蚀刻掩模层，该掩模层形成定义一个或多个通孔或一个或多个通孔的各部分的轮廓的图案/腔(例如，腔303、305)。
在一些实现中，提供(在725)一个或多个通孔还包括在图案/腔中提供材料(例如，金属材料)。该材料定义中介体的基板中的一个或多个通孔。不同实现可以不同地提供该材料。在一些实现中，材料(例如，金属层)可被沉积、镀敷和/或粘贴在图案/腔中。
在一些实现中，提供(在725)一个或多个通孔还包括移除掩模层(例如，图案化的掩模层)、留下具有氧化层以及一个或多个通孔的中介体。在一些实现中，移除掩模层可包括移除无电极晶种层的一部分。
在一些实现中，当所提供(在705)的基板是晶片(例如，晶片600)时，该方法可使用已知切割/划片技术和工艺将该晶片切割(例如，在725后)成多片单独的中介体(例如，中介体602)。
具有氧化层、通孔和互连的示例性中介体
除了通孔，中介体还可包括互连/迹线。图8解说了包括通孔和互连的示例性中介体。具体地，图8解说了中介体800的一部分的侧视图和平面图(例如，俯视图)。图8的侧视图是沿图8的平面图的AA横截面的中介体800的视图。
中介体800包括基板802、氧化层804、第一金属层806、第一互连808、第二互连810、第三互连812和第四互连814。在一些实现中，基板802可以是硅基板。氧化层804是形成在基板802的暴露表面上的层。在一些实现中，氧化层804可以在中介体800中提供电绝缘/隔离(例如，防止电信号穿过基板)。第一金属层806定义中介体800中的通孔。
第一互连808是中介体800的第一表面(例如，顶表面)上的金属层。第二互连810是中介体800的第一表面(例如，顶表面)上的金属层。如图8中所示，第一互连808和第二互连810被嵌入到中介体800中。具体地，互连的一个表面(例如，顶表面)被暴露(例如，暴露于环境)，而该互连的各侧被氧化层804覆盖。在一些实现中，第一互连808和第二互连810(例如，嵌入互连/迹线)被嵌入到中介体800中以使得第一和第二互连808和810与中介体800的表面齐平(例如，对齐)和/或在中介体800的表面以下。不同实现可不同地将互连/迹线嵌入到中介体中。即，不同实现可将互连/迹线嵌入中介体的不同深度(例如，基板和/或氧化层的不同深度)。在一些实现中，嵌入的互连/迹线(例如，嵌入到中介体中的互连/迹线)可以是被嵌入到基板(例如，硅)和/或中介体的氧化层中的互连/迹线。在一些实现中，互连/迹线可被完全嵌入到中介体中。在一些实现中，互连/迹线可被部分嵌入到中介体(例如，互连/迹线的仅部分区域被嵌入，留下第一区域和侧区域部分被暴露)。互连/迹线还可被基本上嵌入或互连/迹线的大半厚度(例如，高度)可被嵌入。在一些实现中，互连之间的间距可以是30微米(μm)或更少。在一些实现中，互连之间的间距是两个相邻互连的边缘之间的距离。在一些实现中，通孔与邻互连之间的间距可以是30微米(μm)或更少。
第三互连812是中介体800的第二表面(例如，底表面)上的金属层。第四互连814是中介体800的第二表面(例如，底表面)上的金属层。如图8中所示，第三互连812和第四互连814被嵌入到中介体800中。具体地，互连的一个表面(例如，底表面)被暴露(例如，暴露于环境)，而该互连的各侧被氧化层804覆盖。在一些实现中，第三互连812和第四互连814被嵌入到中介体800中以使得第三和第四互连812和814与中介体800的表面齐平和/或在中介体800的表面以下。
在中介体中嵌入互连(例如，互连808、810、812、814)的一个优势在于与具有在中介体的表面的顶部(例如，完全在基板的表面以上/顶部)提供的迹线(例如，凸起的迹线、表面迹线)的中介体相比提供更薄的中介体。
如图8中所示，氧化层804在金属层806-810与基板802之间。如上所提及的，氧化层804提供防止电信号穿过基板802的绝缘层。例如，氧化层804可被配置成在通孔806与基板802之间提供电绝缘。在一些实现中，氧化层804可被配置成在互连/迹线(例如，互连808、810、812、814)与基板802之间提供电绝缘。
已经描述了包括氧化层的新颖中介体，现在将描述用于提供/制造包括氧化层的中介体的工艺顺序。
用于提供/制造包括氧化层的中介体的示例性顺序
图9A-9C解说了用于提供/制造图8的中介体的示例性工艺顺序。如图9A中所示，在阶段1，提供基板902。在一些实现中，基板902是硅基板。在一些实现中，硅基板可具有30-300微米(μm)的厚度。在一些实现中，基板902是晶片基板。
在阶段2，在基板902上提供第一掩模层901和第二掩模层903。具体地，第一掩模层901在基板902的第一表面(例如，顶表面)上提供而第二掩模层903在基板902的第二表面(例如，底表面)上提供。不同的实现可不同地提供掩模层。在一些实现中，可通过使用等离子体-增强化学汽相沉积(PECVD)或提供热氧化物来提供掩模层(例如，硬掩模)。
在阶段3，在掩模层901和903中创建多个掩模腔(例如，掩模腔905、907、909、911、913、915)。不同实现可使用不同技术或工艺来创建掩模腔。在一些实现中，通过使用激光在掩模层901和903中钻孔来创建腔。在一些实现中，可发生在掩模层的各腔/开口以下或以上的硅(例如，基板)的一些移除。在一些实现中，使用光刻和蚀刻工艺在掩模层901和903中创建掩模腔。在一些实现中，各腔(例如，基板腔)还可在创建掩模腔的期间在基板902中创建。
在阶段4，在基板902中选择性地蚀刻基板腔(例如，基板腔917、919、921、923、925、927)。在一些实现中，这些基板腔的位置基于与对应掩模腔的位置。不同的工艺可被用于选择性地蚀刻基板902以创建基板腔。例如，化学工艺可被用于选择性地蚀刻基板902(例如，使用三甲基氢氧化铵(TMAH)和/或氢氧化钾(KOH))。腔/开口可能已经在硬掩模(例如，掩模层)之下进行底切。
在图9B的阶段5，提供/创建穿过基板902的孔931。在一些实现中，孔931将变为基板902中的通孔。在一些实现中，孔931是通过使用激光来创建的。然而，不同的实现可不同地提供/创建孔931。
在阶段6，从基板902移除掩模层901和903。在一些实现中，掩模层901和/或903的移除是可任选地。因此，在一些实现中，阶段6可被跳过。即，在一些实现中，掩模层901和/或903的一个或多个部分可被留在基板上。这可能是在掩模层901和/或903是热氧化物的情形。在一些实现中，其余的掩模层可充当/被配置成提供与基板的电绝缘。
在阶段7，在基板902上提供氧化层904。在一些实现中，在基板902的暴露表面(例如，基板902的整个暴露表面)上提供氧化层904。不同的实现可不同地提供氧化层904。在一些实现中，通过将基板902暴露于氧化材料(例如，空气、水、化学制品)来提供氧化层904，该氧化材料在基板902的表面上形成氧化层904(例如，硅氧化物)。在一些实现中，基板902可在氧化环境中被暴露于热(例如，在炉中)以形成氧化层904(例如，热氧化物)。在掩模层901和/或903未被移除(在阶段6)的实例中，在一些实现中，不在任何其余的掩模层上形成氧化层。在一些实现中，掩模层可充当/被配置成提供与基板的电绝缘。在一些实现中，掩模层(例如，掩模层901、903)是热氧化物并且因此可能无法与氧化层904区分。因此，在一些实现中，氧化层904可包括基板902上的任何其余掩模层901和/或903。
在阶段8，金属层在基板中所的提供一些腔和孔中提供。不同的实现可不同地提供金属层。在一些实现中，丝网印刷工艺被用于在基板的腔和孔中提供金属层。例如，使用丝网印刷工具在腔917、919、921和孔931中提供填充导电糊剂(例如，金属材料)。在一些实现中，用导电糊剂填充的腔917和919形成互连918和920，而用导电糊剂填充的腔921和孔931形成部分通孔906。
在阶段9，在基板中所提供的一些腔和孔中提供另一金属层。不同的实现可不同地提供金属层。在一些实现中，丝网印刷工艺被用于在基板的腔和孔中提供金属层。例如，使用丝网印刷工具在腔923、925和927中提供填充导电糊剂。尽管未示出，基板900可被翻转以提供导电糊剂。在一些实现中，用导电糊剂填充的腔925和927形成互连926和928，而用导电糊剂填充的腔923形成完整通孔906。在一些实现中，一旦提供了金属层(例如，导电糊剂)，中介体900就被制造并且完成。
因为导电糊剂在基板(例如，硅)中填充腔/沟槽并形成互连/迹线，所以互连的形状/迹线形状将由该腔/沟槽来定义。结果，最小间距(例如，两个相邻互连/迹线之间的宽度加间隔、中心到中心距离)可比通常凸起的丝网印刷迹线低得多。例如，使用丝网印刷工艺的两条凸起迹线之间的最小间距是100微米(μm)。相反，嵌入互连/迹线之间的最小间距可以是30微米(μm)或更少。在一些实现中，嵌入互连/迹线之间的最小间距可以低至10微米(μm)。
查看该优势的另一方式是两条相邻嵌入互连/迹线之间的间距低于两条相邻凸起互连/迹线之间的间距。另外，嵌入互连/迹线具有比凸起迹线和/或完全在中介体(例如，基板和/或氧化层)的表面上的迹线更好的对该中介体的粘合。这允许更为可靠、更小的中介体和/或具有更高密度/密集度的互连/迹线的中介体。
在阶段10，焊球被提供给中介体900。这些焊球940-944可被耦合至中介体900的互连和通孔。一旦在中介体900上提供了焊球940-944，中介体900就可耦合至印刷电路板和/或管芯。
如上所提及的，氧化层904提供防止电信号穿过基板902的绝缘层。例如，氧化层904可被配置成在通孔906与基板902之间提供电绝缘。在一些实现中，氧化层904可被配置成在互连/迹线(例如，互连908、910)与基板902之间提供电绝缘。
在一些实现中，中介体900可被配置成位于印刷电路板(PCB)与至少一个管芯之间。例如，在一些实现中，新颖中介体900可以代替图1的中介体106。在一些实现中，被用于提供/制造中介体900的基板是来自晶片(例如，晶片600)的基板。
已经描述了用于提供包括氧化层的新颖中介体的顺序，现在将描述用于提供/制造包括氧化层的中介体的方法。
具有多个绝缘层的示例性中介体
在一些实现中，中介体可包括附加绝缘层。图10解说了包括通孔、互连和多个层的中介体的示例。图10类似于图8，其不同之处在于在图10中，中介体包括附加绝缘层和焊球。
具体地，图10解说了中介体1000，其包括基板1002、氧化层1004、第一金属层1006、第一互连1001、第二互连1003、第三互连1005和第四互连1007。在一些实现中，基板1002可以是硅基板。氧化层1004是形成在基板1002的暴露表面上的层。在一些实现中，氧化层1004可以在中介体1000中提供电绝缘/隔离(例如，防止电信号穿过基板)。第一金属层1006定义中介体1000中的通孔。
中介体1000还包括第一绝缘层1008、第二绝缘层1010、第一分布层1009、第二分布层1011和焊球集1012。第一绝缘层1008和第二绝缘层1010可以是介电层或聚合物。第一分布层1009和第二分布层1011可以是耦合至中介体1000的第一侧/表面(例如，顶表面)上的通孔和互连的金属层。在一些实现中，第一分布层1008和第二分布层1011在焊球1012与第一金属层(例如，通孔)、第一互连1001与第二互连1003之间提供电路径。
中介体1000还包括第三绝缘层1014、第二绝缘层1016、第一分布层1015、第二分布层1017和焊球集1018。第三绝缘层1014和第四绝缘层1016可以是介电层。第三分布层1015和第四分布层1017可以是耦合至中介体1000的第二侧/表面(例如，底表面)上的通孔和互连的金属层。在一些实现中，第三分布层1015和第四分布层1017在焊球1018与第一金属层(例如，通孔)、第三互连1005与第四互连1007之间提供电路径。
用于提供/制造包括氧化层的中介体的示例性方法
图11解说了用于提供/制造包括氧化层的中介体的示例性方法。在一些实现中，图11的方法可被用于提供/制造图8和/或9A-9C的中介体以及本公开中描述的其他中介体。如图11中所示，该方法提供基板(在1105)。在一些实现中，该基板是硅基板。在一些实现中，硅基板可具有30-300微米(μm)的厚度。在一些实现中，该基板可以是从晶片(例如，晶片600)切割的单片基板。在一些实现中，提供(在1105)基板可包括提供晶片(例如，晶片600)。
该方法在基板和/或晶片中提供(在1110)多个腔。第一腔为基板中的通孔定义第一图案。第二腔为基板上的互连/迹线定义第二图案。不同实现可以通过使用不同的技术和工艺来提供腔。
在一些实现中，提供(在1110)在基板上定义互连/迹线的腔包括提供一个或多个掩模层，从而在掩模层和基板中创建腔以及移除一个或多个掩模层。
具体地，在一些实现中，提供(在1110)在基板上定义互连/迹线的腔包括在基板的第一表面(例如，顶表面)上提供(在1110)第一掩模层(例如，第一图案化的掩模层)以及在基板的第二表面(例如，底表面)上提供(在1110)第二掩模层(例如，第二图案化的掩模层)。不同的实现可不同地提供掩模层。在一些实现中，可通过使用等离子体-增强化学汽相沉积(PECVD)或提供热氧化物来提供掩模层(例如，硬掩模)。
在一些实现中，提供(在1110)定义互连/迹线的腔还包括在掩模层中提供/创建多个掩模腔(例如，掩模腔905、907、909、911)。不同实现可使用不同技术或工艺来创建掩模腔。在一些实现中，通过使用激光在掩模层中钻孔来创建掩模腔。在一些实现中，使用光刻和蚀刻工艺在掩模层中创建掩模腔。
在一些实现中，提供(在1110)定义互连/迹线的腔还包括在基板中选择性地蚀刻基板腔(例如，基板腔917、919)。在一些实现中，这些基板腔的位置基于与对应掩模腔的位置。不同的工艺可被用于选择性地蚀刻基板以创建基板腔。例如，化学工艺可被用于选择性地蚀刻基板(例如，使用三甲基氢氧化铵(TMAH)和/或氢氧化钾(KOH))。
在一些实现中，提供(在1110)定义互连/迹线的腔还包括从基板中移除掩模层。
在一些实现中，提供(在1110)定义通孔的腔包括使用激光在基板(例如，基板902)中钻出至少一个腔。在一些实现中，提供(在1110)至少一个腔包括图案化蚀刻(例如，光刻、化学工艺、干法蚀刻、湿法蚀刻)。在基板中提供多个腔的实例中，可在基板和/或晶片中顺序或并发地提供/创建各腔。在一些实现中，提供定义通孔的腔可在移除掩模层之前执行。在一些实现中，提供定义通孔的腔可在移除掩模层之后执行。
该方法随后在基板和/或晶片上提供(在1115)氧化层。在一些实现中，提供(在1115)氧化层包括在基板的暴露表面上提供氧化层。不同的实现可不同地提供氧化层。在一些实现中，通过将基板暴露于氧化材料(例如，空气、水、化学制品)来提供氧化层，该氧化材料在基板和/或晶片的表面上形成氧化层(例如，硅氧化物)。在一些实现中，基板可在氧化环境下被暴露于热(例如，在炉中)以形成氧化层(例如，热氧化物)。在一些实现中，在基板在氧化环境下首次暴露于热(例如，在炉中)期间在基板的第一表面(例如，顶表面)上提供氧化层，并且随后在基板在氧化环境下第二次暴露于热(例如，在炉中)期间在基板的第二表面(例如，底表面)上提供氧化层。在一些实现中，在基板在氧化环境下单次暴露于热(例如，在炉中)期间在基板的整个表面上提供氧化层。在一些实现中，氧化层可以是内衬。
该方法随后提供(在1120)基板中的至少一个通孔和中介体(例如，基板)上的至少一个互连。在一些实现中，提供(在1120)至少一个通孔包括用金属材料(例如，铜)来填充一个或多个腔以定义基板中的一个或多个通孔。该一个或多个通孔在基板上提供以使得氧化层在该通孔与该基板之间。氧化层被配置成在通孔与基板之间提供电绝缘。不同的实现可不同地提供一个或多个通孔。
在一些实现中，提供(在1120)至少一个互连包括用金属材料(例如，铜)来填充一个或多个腔以定义中介体(例如，基板和/或氧化层)上的一个或多个互连。该一个或多个互连在中介体(例如，基板)上提供以使得氧化层在该通孔与该基板之间。氧化层被配置成在互连与基板之间提供电绝缘。不同的实现可不同地提供一个或多个互连。在一些实现中，提供至少一个互连包括在中介体的表面上提供至少一个嵌入互连，其中该嵌入互连的至少一个区域被暴露。
在一些实现中，提供(在1120)一个或多个通孔/互连包括在中介体上提供掩模层(例如，图案化的掩模层)。具体地，在位于基板上的氧化层上提供掩模层。不同实现可以使用不同材料和方法来提供掩模层。例如，掩模层可以是无电极晶种层。
在一些实现中，提供(在1120)一个或多个通孔/互连还包括选择性地蚀刻掩模层的一个或多个部分。不同实现可以使用不同方法来选择性地蚀刻掩模层。在一些实现中，光刻可被用于选择性地蚀刻掩模层，该掩模层形成定义一个或多个通孔或一个或多个通孔/互连的各部分的轮廓的图案/腔(例如，腔303、305)。
在一些实现中，提供(在1120)一个或多个通孔/互连还包括在图案/腔中提供材料(例如，金属材料、导电糊剂)。该材料定义中介体的基板中的一个或多个通孔/互连。不同实现可以不同地提供该材料。在一些实现中，材料(例如，金属层)可被沉积、镀敷和/或粘贴在图案/腔中。
在一些实现中，提供(在1120)一个或多个通孔/互连还包括移除掩模层、留下具有氧化层以及一个或多个通孔/互连的中介体。在一些实现中，移除掩模层可包括移除无电极晶种层。
在一些实现中，当所提供(在1105)的基板是晶片(例如，晶片600)时，该方法可使用已知切割/划片技术和工艺将该晶片切割(例如，在1120后)成多片单独的中介体(例如，中介体602)。
示例性电子设备
图12解说了可与任何前述集成电路、管芯或封装集成的各种电子设备。例如，移动电话1202、膝上型计算机1204以及固定位置终端1206可包括如本文所述的集成电路(IC)1200。IC1200可以是例如本文所述的集成电路、管芯或封装件中的任何一种。图12中所解说的设备1202、1204、1206仅是示例性的。其它电子设备也可以IC1200为特征，包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取装备)、通信设备、智能电话、平板计算机、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2、3A-3B、4A-4C、5、6、7、8、9A-9C、10、11和/或12中解说的组件、步骤、特征和/或功能中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加附加的元件、组件、步骤、和/或功能而不会脱离本发明。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本发明。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (32)

1.一种中介体，包括：
基板；
所述基板中的通孔，所述通孔包括金属材料；
嵌入到所述中介体的第一表面中的第一互连，其中所述第一互连的第一区域被暴露；以及
位于所述通孔与所述基板之间的氧化层，所述氧化层进一步位于所述互连与所述基板之间。
2.如权利要求1所述的中介体，其特征在于，所述基板是硅基板。
3.如权利要求1所述的中介体，其特征在于，所述氧化层是通过将所述基板暴露于热来形成的热氧化物。
4.如权利要求1所述的中介体，其特征在于，所述氧化层覆盖所述基板的整个表面。
5.如权利要求1所述的中介体，其特征在于，进一步包括绝缘层。
6.如权利要求5所述的中介体，其特征在于，所述绝缘层是聚合物层。
7.如权利要求5所述的中介体，其特征在于，所述氧化层覆盖所述基板的第二表面部分。
8.如权利要求1所述的中介体，其特征在于，进一步包括所述中介体的第二表面上的第二互连，其中所述氧化层进一步在所述第二互连与所述基板之间。
9.如权利要求1所述的中介体，其特征在于，所述中介体被配置成位于印刷电路板(PCB)与至少一个管芯之间。
10.如权利要求1所述的中介体，其特征在于，所述氧化层被配置成在所述通孔与所述基板之间提供电绝缘。
11.如权利要求1所述的中介体，其特征在于，所述中介体被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
12.一种设备，包括：
基板；
所述基板中的通孔，所述通孔包括金属材料；
嵌入到所述设备的第一表面中的第一互连，其中所述第一互连的第一区域被暴露；以及
用于在所述通孔与所述基板之间电绝缘的装置，所述用于电绝缘的装置进一步在所述第一互连与所述基板之间。
13.如权利要求12所述的设备，其特征在于，所述基板是硅基板。
14.如权利要求12所述的设备，其特征在于，所述用于电绝缘的装置包括氧化层，所述氧化层是通过将所述基板暴露于热来形成的热氧化物。
15.如权利要求12所述的设备，其特征在于，所述用于电绝缘的装置包括覆盖所述基板的整个表面的氧化层。
16.如权利要求12所述的设备，其特征在于，所述用于电绝缘的装置包括氧化层和绝缘层。
17.如权利要求16所述的设备，其特征在于，所述绝缘层是聚合物层。
18.如权利要求16所述的设备，其特征在于，所述氧化层覆盖所述基板的第二表面部分。
19.如权利要求12所述的设备，其特征在于，进一步包括所述设备的第二表面上的第二互连，其中所述氧化层进一步在所述第二互连与所述基板之间。
20.如权利要求12所述的设备，其特征在于，所述设备是被配置成位于印刷电路板(PCB)与至少一个管芯之间的中介体。
21.如权利要求12所述的设备，其特征在于，所述设备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
22.一种用于提供中介体的方法，包括：
提供基板；
在所述基板上提供氧化层；
在所述基板中提供通孔，所述通孔包括金属材料，所述通孔在所述基板中提供以使得所述氧化层在所述通孔与所述基板之间；以及
在所述基板中提供第一互连以使得所述第一互连嵌入到所述中介体的第一表面中，并且所述氧化层在所述第一互连与所述基板之间，其中所述第一互连的第一区域被暴露。
23.如权利要求22所述的方法，其特征在于，所述基板是硅基板。
24.如权利要求22所述的方法，其特征在于，所述氧化层是通过将所述基板暴露于热来形成的热氧化物。
25.如权利要求22所述的方法，其特征在于，所述氧化层覆盖所述基板的整个表面。
26.如权利要求22所述的方法，其特征在于，进一步提供绝缘层。
27.如权利要求26所述的方法，其特征在于，所述绝缘层是聚合物层。
28.如权利要求26所述的方法，其特征在于，提供所述绝缘层包括在所述氧化层上提供所述绝缘层。
29.如权利要求22所述的方法，其特征在于，进一步包括在所述基板中提供第二互连以使得所述第二互连嵌入到所述基板的第二表面中并且所述氧化层在所述第二互连与所述基板之间。
30.如权利要求22所述的方法，其特征在于，所述中介体被配置成位于印刷电路板(PCB)与至少一个管芯之间。
31.如权利要求22所述的方法，其特征在于，所述氧化层被配置成在所述通孔与所述基板之间提供电绝缘。
32.如权利要求22所述的方法，其特征在于，所述中介体被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
CN201480020760.7A 2013-04-11 2014-04-08 包括氧化层的低成本中介体 Pending CN105122449A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/861,086 US20140306349A1 (en) 2013-04-11 2013-04-11 Low cost interposer comprising an oxidation layer
US13/861,086 2013-04-11
PCT/US2014/033329 WO2014168946A1 (en) 2013-04-11 2014-04-08 Low cost interposer comprising an oxidation layer

Publications (1)

Publication Number Publication Date
CN105122449A true CN105122449A (zh) 2015-12-02

Family

ID=50686219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480020760.7A Pending CN105122449A (zh) 2013-04-11 2014-04-08 包括氧化层的低成本中介体

Country Status (6)

Country Link
US (1) US20140306349A1 (zh)
EP (1) EP2984679A1 (zh)
JP (1) JP2016514909A (zh)
KR (1) KR20150140334A (zh)
CN (1) CN105122449A (zh)
WO (1) WO2014168946A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502469B2 (en) * 2014-10-29 2016-11-22 Qualcomm Incorporated Electrically reconfigurable interposer with built-in resistive memory
US10615111B2 (en) * 2014-10-31 2020-04-07 The Board Of Trustees Of The Leland Stanford Junior University Interposer for multi-chip electronics packaging
CN108231337A (zh) * 2016-12-09 2018-06-29 乾坤科技股份有限公司 电子模块
US10658281B2 (en) * 2017-09-29 2020-05-19 Intel Corporation Integrated circuit substrate and method of making
US11605576B2 (en) * 2019-06-25 2023-03-14 Semiconductor Components Industries, Llc Via for semiconductor devices and related methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499590A (zh) * 2002-11-05 2004-05-26 �¹������ҵ��ʽ���� 半导体器件及其制造方法
US20080241997A1 (en) * 2005-08-22 2008-10-02 Shinko Electric Industries Co., Ltd Interposer and method for producing the same and electronic device
US20120298413A1 (en) * 2011-05-27 2012-11-29 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661901A (en) * 1995-07-10 1997-09-02 Micron Technology, Inc. Method for mounting and electrically interconnecting semiconductor dice
JP4010881B2 (ja) * 2002-06-13 2007-11-21 新光電気工業株式会社 半導体モジュール構造
JP2006173491A (ja) * 2004-12-17 2006-06-29 Fujitsu Ltd 半導体装置およびその製造方法
US8324028B2 (en) * 2006-12-01 2012-12-04 Infineon Technologies Ag Assembly comprising a support element and a chip, support element, method for shielding, and method for protecting
JP5730654B2 (ja) * 2010-06-24 2015-06-10 新光電気工業株式会社 配線基板及びその製造方法
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499590A (zh) * 2002-11-05 2004-05-26 �¹������ҵ��ʽ���� 半导体器件及其制造方法
US20080241997A1 (en) * 2005-08-22 2008-10-02 Shinko Electric Industries Co., Ltd Interposer and method for producing the same and electronic device
US20120298413A1 (en) * 2011-05-27 2012-11-29 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrate

Also Published As

Publication number Publication date
KR20150140334A (ko) 2015-12-15
JP2016514909A (ja) 2016-05-23
US20140306349A1 (en) 2014-10-16
EP2984679A1 (en) 2016-02-17
WO2014168946A1 (en) 2014-10-16

Similar Documents

Publication Publication Date Title
US9972589B1 (en) Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
US7877874B2 (en) Process for the collective fabrication of 3D electronic modules
TWI343766B (en) Printed circuit board
CN102111968B (zh) 多层布线基板的制造方法及多层布线基板
US20070020914A1 (en) Circuit substrate and method of manufacturing the same
CN106206409A (zh) 堆叠电子装置及其制造方法
CN105307382A (zh) 印刷电路板及其制造方法
CN105122449A (zh) 包括氧化层的低成本中介体
CN102548253A (zh) 多层电路板的制作方法
JP2013062473A (ja) 配線基板およびその製造方法
CN101393876A (zh) 形成具有接纳电连接件倾斜边缘的半导体电路小片的方法
US20170079128A1 (en) Package carrier and manufacturing method thereof
JP2008053430A (ja) 半導体装置およびその製造方法
CN100481416C (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
CN105491796B (zh) 电路板的制作方法
CN107644841B (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN101651122A (zh) 立体导通结构及其制造方法
US20080296776A1 (en) Method of Manufacturing Electrical Conductors for a Semiconductor Device
KR101243304B1 (ko) 인터포저 및 그의 제조 방법
CN205232575U (zh) 电子装置、电子系统和电子设施
CN103906354A (zh) 电路板及其制造方法
US10153064B2 (en) Graphene interposer and method of manufacturing such an interposer
JP5272176B2 (ja) トレンチ絶縁コンタクト端子を有する画像センサの作製方法
CN106455312A (zh) 布线基板以及其制造方法
KR20120124302A (ko) 실리콘 인터포저 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151202