JP2016514909A - 酸化層を備える低コストインターポーザ - Google Patents

酸化層を備える低コストインターポーザ Download PDF

Info

Publication number
JP2016514909A
JP2016514909A JP2016507607A JP2016507607A JP2016514909A JP 2016514909 A JP2016514909 A JP 2016514909A JP 2016507607 A JP2016507607 A JP 2016507607A JP 2016507607 A JP2016507607 A JP 2016507607A JP 2016514909 A JP2016514909 A JP 2016514909A
Authority
JP
Japan
Prior art keywords
substrate
interposer
oxide layer
layer
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016507607A
Other languages
English (en)
Inventor
シーチュン・グ
ウルミ・レイ
ロアウェン・チェン
ブライアン・マシュー・ヘンダーソン
ラティボル・ラドイチッチ
マシュー・ノワック
ニコラス・ユ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016514909A publication Critical patent/JP2016514909A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

いくつかの実施態様は、基板と、基板内のビアと、酸化層とを含むインターポーザを提供する。ビアは、金属材料を含む。酸化層は、ビアと基板との間にある。いくつかの実施態様では、基板は、シリコン基板である。いくつかの実施態様では、酸化層は、基板を熱に曝露することによって形成された熱酸化物である。いくつかの実施態様では、酸化層は、ビアと基板との間の電気的絶縁を提供するように構成されている。いくつかの実施態様では、インターポーザは、また、絶縁層を含む。いくつかの実施態様では、絶縁層は、ポリマー層である。いくつかの実施態様では、インターポーザは、また、インターポーザの表面上の少なくとも１つの相互接続部を含む。少なくとも１つの相互接続部は、酸化層が相互接続部と基板との間にあるように、インターポーザの表面上に配置されている。

Description

様々な特徴は、酸化層を備える低コストインターポーザに関する。
インターポーザは、第１の接続部と第２の接続部との間のルーティング構成要素である。たとえば、インターポーザは、ダイとボールグリッドアレイ（ＢＧＡ）との間に配置され得る。インターポーザは、接続部の間のピッチを広げる、および／または接続部を異なる接続部にリダイレクトするように構成されている。図１は、パッケージ内のインターポーザの一例を示す。図１に示すように、パッケージ１００は、はんだボール１０２のセットと、パッケージ基板１０４と、インターポーザ１０６と、第１のダイ１０８と、第２のダイ１１０とを含む。はんだボール１０２のセットは、パッケージ基板１０４に結合されている。パッケージ基板は、ビアおよび相互接続部１１２の第１のセットと、ビアおよび相互接続部１１４の第２のセットとを含む。
インターポーザ１０６は、パッケージ基板１０４に結合されている。第１のダイ１０８は、インターポーザ１０６に結合されている。第２のダイ１１０は、また、インターポーザ１０６に結合されている。図１に示すように、第２のダイ１１０は、第１のダイ１０８と（たとえば、並んで）同一平面上にある。インターポーザ１０６は、第１のダイ１０８とパッケージ基板１０４との間の電気的接続部（たとえば、電気経路）を提供する。同様に、インターポーザ１０６は、第２のダイ１１０とパッケージ基板１０４との間の電気的接続部を提供する。
インターポーザを製造するための現在の方法は、高価である場合がある。インターポーザがシリコンから作られている場合には、比較的大きいインターポーザを製造することは、困難であり、高価である。そのように、コスト効率がよく、優れた電気的特性を提供し、現在の製造プロセスに比べて製造が容易な改善されたインターポーザの必要性が存在する。
本明細書で説明する様々な特徴、装置、および方法は、低コストのインターポーザを提供する。
第１の例は、基板と、基板内のビアと、インターポーザの第１の表面に埋設された第１の相互接続部とを含むインターポーザを提供し、第１の相互接続部の第１の領域は、露出されている。ビアは、金属材料を含む。インターポーザは、また、ビアと基板との間に配置された酸化層を含む。酸化層は、さらに、相互接続部と基板との間に配置されている。
一態様によれば、基板は、シリコン基板である。いくつかの実施態様では、酸化層は、基板を熱に曝露することによって形成された熱酸化物である。
一態様によれば、酸化層は、基板の表面全体を覆っている。
一態様によれば、インターポーザは、さらに、絶縁層を含む。絶縁層は、ポリマー層である。いくつかの実施態様では、酸化層は、基板の第２の表面部分を覆っている。
一態様によれば、インターポーザは、インターポーザの第２の表面上の第２の相互接続部をさらに含む。酸化層は、さらに、第２の相互接続部と基板との間にある。
一態様によれば、インターポーザは、プリント回路基板（ＰＣＢ）と少なくとも１つのダイとの間に配置されるように構成されている。
一態様によれば、酸化層は、ビアと基板との間の電気的絶縁を提供するように構成されている。
一態様によれば、インターポーザは、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第２の例は、基板と、基板内のビアと、装置の第１の表面に埋設された第１の相互接続部とを含む装置を提供し、第１の相互接続部の第１の領域は、露出されている。ビアは、金属材料を含む。装置は、また、ビアと基板との間の電気的絶縁のための手段を含む。電気的絶縁のための手段は、さらに、第１の相互接続部と基板との間にある。
一態様によれば、基板は、シリコン基板である。いくつかの実施態様では、電気的絶縁のための手段は、基板を熱に曝露することによって形成された熱酸化物である酸化層を備える。
一態様によれば、電気的絶縁のための手段は、基板の表面全体を覆う酸化層を含む。
一態様によれば、電気的絶縁のための手段は、酸化層と絶縁層とを含む。いくつかの実施態様では、絶縁層は、ポリマー層である。いくつかの実施態様では、酸化層は、基板の第２の表面部分を覆っている。
一態様によれば、装置は、装置の第２の表面上の第２の相互接続部をさらに含む。酸化層は、さらに、第２の相互接続部と基板との間にある。
一態様によれば、装置は、プリント回路基板（ＰＣＢ）と少なくとも１つのダイとの間に配置されるように構成されているインターポーザである。
一態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第３の例は、インターポーザを設けるための方法を提供する。方法は、基板と、基板上の酸化層とを設ける。方法は、基板内にビアを設ける。ビアは、金属材料を含む。ビアは、酸化層がビアと基板との間にあるように、基板内に設けられる。方法は、第１の相互接続部がインターポーザの第１の表面に埋設され、酸化層が第１の相互接続部と基板との間にあるように、基板内に第１の相互接続部を設ける。第１の相互接続部の第１の領域は、露出される。
一態様によれば、基板は、シリコン基板である。いくつかの実施態様では、酸化層は、基板を熱に曝露することによって形成された熱酸化物である。いくつかの実施態様では、酸化層は、基板の表面全体を覆っている。
一態様によれば、方法は、さらに、絶縁層を設けるステップを含む。いくつかの実施態様では、絶縁層は、ポリマー層である。いくつかの実施態様では、絶縁層を設けるステップは、酸化層上に絶縁層を設けるステップを含む。
一態様によれば、方法は、第２の相互接続部が基板の第２の表面に埋設され、酸化層が第２の相互接続部と基板との間にあるように、基板内に第２の相互接続部を設けるステップをさらに含む。
一態様によれば、インターポーザは、プリント回路基板（ＰＣＢ）と少なくとも１つのダイとの間に配置されるように構成される。
一態様によれば、酸化層は、ビアと基板との間の電気的絶縁を提供するように構成される。
一態様によれば、インターポーザは、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
様々な特徴、性質、および利点は、同様の参照符号が全体を通じて対応して識別する図面と併せて考えると、以下に記載する詳細な説明から明らかになるであろう。
ダイとプリント回路基板（ＰＣＢ）との間のインターポーザの構成を示す図である。 酸化層を含むいくつかのインターポーザを示す図である。 酸化層を含むインターポーザを設ける／製造するためのシーケンスを示す図である。 酸化層を含むインターポーザを設ける／製造するためのシーケンスを示す図である。 酸化層と絶縁層とを含むインターポーザを設ける／製造するためのシーケンスを示す図である。 酸化層と絶縁層とを含むインターポーザを設ける／製造するためのシーケンスを示す図である。 酸化層と絶縁層とを含むインターポーザを設ける／製造するためのシーケンスを示す図である。 酸化層を含む様々なインターポーザを示す図である。 インターポーザを含むウエハを示す図である。 酸化層を含むインターポーザを設ける／製造するための方法を示す図である。 酸化層を含むインターポーザを示す図である。 酸化層を含むインターポーザを設ける／製造するためのシーケンスを示す図である。 酸化層を含むインターポーザを設ける／製造するためのシーケンスを示す図である。 酸化層を含むインターポーザを設ける／製造するためのシーケンスを示す図である。 酸化層といくつかの絶縁層とを含むインターポーザを示す図である。 酸化層を含むインターポーザを設ける／製造するための方法を示す図である。 本明細書に記載の集積回路および／またはＰＣＢを統合することができる様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様の完全な理解を提供するために具体的な詳細が与えられる。しかしながら、態様は、これらの特定の詳細なしに実施され得ることが、当業者によって理解されるであろう。たとえば、回路は、不必要な詳細で態様を曖昧にすることを避けるために、ブロック図で示されている可能性がある。他の例では、周知の回路、構造、および技術は、本開示の態様を曖昧にしないために、詳細には示されていない可能性がある。
概要
いくつかの新規な特徴は、基板と、基板中のビアと、酸化層とを含むインターポーザに関係する。ビアは、金属材料を含む。酸化層は、ビアと基板との間にある。いくつかの実施態様では、基板は、シリコン基板である。いくつかの実施態様では、酸化層は、基板を高温で酸素または水蒸気に曝露することによって形成された熱酸化物である。いくつかの実施態様では、酸化層は、ビアと基板との間の電気的絶縁を提供するように構成されている。いくつかの実施態様では、インターポーザは、絶縁層も含む。酸化層は、いくつかの実施態様では、絶縁層と基板との間に配置されている。いくつかの実施態様では、絶縁層は、ポリマー層である。いくつかの実施態様では、インターポーザは、インターポーザの表面上に少なくとも１つの相互接続部も含む。少なくとも１つの相互接続部は、酸化層が相互接続部と基板との間にあるように、インターポーザの表面上に配置されている。いくつかの実施態様では、相互接続部は、相互接続部の１つの領域が環境に露出されるように、インターポーザ（たとえば、基板）の表面に埋設されている。いくつかの実施態様では、酸化層は、相互接続部と表面との間の電気的絶縁を提供するように構成されている。
例示的な酸化層を含む低コストインターポーザ
図２は、いくつかの実施態様ではパッケージで使用され得るいくつかのインターポーザの一部の側面図である。具体的には、図２は、第１のインターポーザ２００の一部と、第２のインターポーザ２１０の一部とを示す。図２に示すように、第１のインターポーザ２００は、基板２０２と、酸化層２０４と、金属層２０６とを含む。基板２０２は、いくつかの実装形態ではシリコン基板であってよい。いくつかの実施態様では、単結晶シリコンまたは多結晶シリコンが、太陽電池用途のための基板として使用され得る。酸化層２０４は、基板２０２の露出面上に形成されている層である。いくつかの実施態様では、材料（たとえば、基板２０２）が空気、水、および／または他の酸化性環境にさらされるとき、酸化が生じる。いくつかの実施態様では、酸化層２０４は、インターポーザ２００に電気的絶縁／分離を提供する（たとえば、電気信号が基板を通過するのを防止する）ことができる。たとえば、酸化層２０４は、ビア（たとえば、金属層２０６）と基板２０２との間の電気的絶縁を提供するように構成され得る。
金属層２０６は、インターポーザ２００内にビアを画定する。ビアの第１の部分は、ダイ（図示せず）に結合され得、ビアの第２の部分は、パッケージ基板（図示せず）に結合され得る。したがって、いくつかの実施態様では、ビアは、金属層２０６によって画定され、パッケージ基板とダイ（両方とも図示せず）との間の電気経路を提供することができる。図２に示すように、酸化層２０４は、金属層２０６（たとえば、ビア）と基板２０２との間にある。いくつかの実施態様では、酸化層２０４は、金属層２０６（たとえば、ビア）を通過する電気信号が基板２０２を通って伝播するのを防止する。いくつかの実施態様では、インターポーザ２００は、プリント回路基板（ＰＣＢ）と少なくとも１つのダイとの間に配置されるように構成され得る。たとえば、新規なインターポーザ２００は、いくつかの実施態様では、図１のインターポーザ１０６に取って代わることができる。
図２にさらに示すように、第２のインターポーザ２１０は、基板２１２と、酸化層２１４と、絶縁層２１５と、金属層２１６とを含む。基板２１２は、いくつかの実装形態ではシリコン基板であってよい。酸化層２１４は、基板２１２の露出面上に形成された層である。いくつかの実施態様では、材料（たとえば、基板２１２）が空気、水、および／または他の酸化性環境にさらされるとき、酸化が生じる。いくつかの実施態様では、酸化層２１４は、インターポーザ２１０に電気的絶縁／分離を提供する（たとえば、電気信号が基板を通過するのを防止する）ことができる。たとえば、酸化層２１４は、ビア（たとえば、金属層２１６）と基板２１２との間の電気的絶縁を提供するように構成され得る。
絶縁層２１５は、酸化層２１４が絶縁層２１５と基板２１２との間にあるように、酸化層２１４上に配置されている。絶縁層２１５は、ポリマー層であり得る。いくつかの実施態様では、絶縁層２１５は、インターポーザ２１０に電気的絶縁／分離を提供する（たとえば、電気信号が基板を通過するのを防止する）ことができる。たとえば、絶縁層２１５は、ビア（たとえば、金属層２１６）と基板２１２との間の電気的絶縁を提供するように構成され得る。いくつかの実施態様では、酸化層２１４および絶縁層２１５の組合せは、インターポーザ２１０により良好な電気的絶縁／分離を提供する。
金属層２１６は、インターポーザ２１０内にビアを画定する。ビアの第１の部分は、ダイ（図示せず）に結合され得、ビアの第２の部分は、パッケージ基板（図示せず）に結合され得る。したがって、いくつかの実施態様では、ビアは、金属層２１６によって画定され、パッケージ基板とダイ（両方とも図示せず）との間の電気経路を提供することができる。図２に示すように、酸化層２１４は、金属層２１６（たとえば、ビア）と基板２１２との間にある。いくつかの実施態様では、酸化層２１４および絶縁層２１５は、金属層２１６（たとえば、ビア）を通過する電気信号が基板２１２を通って伝播するのを防止する。いくつかの実施態様では、インターポーザ２１０は、プリント回路基板（ＰＣＢ）と少なくとも１つのダイとの間に配置されるように構成され得る。たとえば、新規なインターポーザ２１０は、いくつかの実施態様では、図１のインターポーザ１０６に取って代わることができる。
１つのビアのみが図２の各インターポーザに示されているが、いくつかの実施態様では、いくつかのビアがインターポーザ２００および２１０に形成されている。複数のビアを有するインターポーザは、図４にさらに記載されている。酸化層を含む新規のインターポーザを説明したが、酸化層を含むインターポーザを設ける／製造する一連のプロセスをここで説明する。
酸化層を含むインターポーザを設ける／製造する例示的なシーケンス
図３Ａ〜図３Ｂおよび図４Ａ〜図４Ｃは、酸化層を含むインターポーザを設ける／製造する例示的なシーケンスを示す。図４Ａ〜図４Ｃは、図４Ａ〜図４Ｃのインターポーザが酸化層と絶縁層（たとえば、ポリマー層）とを含むことを除いて、図３Ａ〜図３Ｂと同様である。
図３Ａ〜図３Ｂは、酸化層を含むインターポーザを設ける／製造するためのプロセスの例示的なシーケンスを示す。いくつかの実施態様では、図３Ａ〜図３Ｂのシーケンスは、１つもしくは複数の図２のインターポーザおよび／または本開示で説明されている他のインターポーザを設ける／製造するために使用され得る。図３Ａに示すように、段階１では、基板３０２が設けられる。いくつかの実施態様では、基板３０２は、シリコン基板である。シリコン基板は、いくつかの実施態様では、３０〜３００ミクロン（μｍ）の間の厚さを有することができる。いくつかの実施態様では、基板３０２は、ウエハ基板である。段階２では、キャビティ３０１が基板３０２内に作成される。異なる実施態様は、キャビティ３０１を作成するための異なる技術およびプロセスを使用することができる。いくつかの実施態様では、キャビティ３０１は、基板３０２内にキャビティ３０１を穿孔するためにレーザを使用することによって作成される。いくつかの実施態様では、キャビティ３０１は、パターンエッチング（たとえば、リソグラフィ、化学的プロセス）を使用することによって作成される。段階２は、作成されている１つのキャビティ３０１を示している。しかしながら、いくつかの実施態様では、複数のキャビティが（順次におよび／または同時に）作成され得る。
段階３では、酸化層３０４が基板３０２上に設けられる。いくつかの実施態様では、酸化層３０４は、基板３０２の露出面上に設けられる。異なる実施態様は、酸化層３０４を異なるように設けることができる。いくつかの実施態様では、酸化層３０４は、基板３０２の表面上に酸化層３０４（たとえば、酸化シリコン）を形成する酸化性材料（たとえば、空気、水、Ｏ３、化学物質）に基板３０２を曝露することによって設けられる。いくつかの実施態様では、基板３０２は、酸化層３０４（たとえば、熱酸化物）を形成するために、酸化環境下（たとえば、炉内）で熱に曝露され得る。いくつかの実施態様では、酸化層３０４は、酸化環境下（たとえば、炉内）での熱への基板３０２の第１の曝露の間に基板３０２の第１の表面（たとえば、上面）に設けられ、次いで、酸化層３０４は、酸化環境下（たとえば、炉内）での熱への基板３０２の第２の曝露の間に基板３０２の第２の表面（たとえば、底面）に設けられる。いくつかの実施態様では、酸化層３０４は、酸化環境下（たとえば、炉内）での熱への基板３０２の一度の曝露の間に基板３０２の表面全体に設けられる。酸化層３０４は、いくつかの実施態様では、ライナであり得る。
段階４では、シード層３１２が、インターポーザ上に設けられる。具体的には、シード層３１２は、酸化層３０４上に設けられる。異なる実施態様は、シード層３１２のための異なる材料を使用することができる。いくつかの実施態様では、シード層３１２は、金属層（たとえば、銅層）である。たとえば、シード層３１２は、無電極銅シード層であり得る。いくつかの実施態様では、シード層３１２は、物理気相成長法または化学気相成長法を使用して設けられ得る。
段階５では、マスキング層３０６の１つまたは複数の部分が、シード層３１２上に選択的に設けられる。異なる実施態様は、マスキング層３０６を選択的に設けるために異なる方法を使用することができる。いくつかの実施態様では、マスキング層３０６を設けることは、インターポーザの１つまたは複数の表面（たとえば、上面、底面）にパターン化されたマスク層を設けることを含む。いくつかの実施態様では、マスキング層３０６を設けることは、マスキング層３０６をエッチングすることを含むことができる。いくつかの実施態様では、リソグラフィが、マスキング層３０６を選択的にエッチングするために使用され得る。段階５に示すように、マスキング層３０６の部分は、１つもしく複数のビアまたは１つもしく複数のビアの部分の輪郭を画定するパターン／キャビティ（たとえば、キャビティ３０３、３０５）を形成するために設けられる（およびエッチングされる）。
段階６では、金属層３０８が、キャビティ３０１、３０３、および３０５内に設けられる。金属層３０８は、インターポーザの基板３０２内にビアを画定する。異なる実施態様は、金属層３０８を異なるように設けることができる。いくつかの実施態様では、金属層３０８は、キャビティ３０１、３０３、および３０５内に蒸着、メッキ、および／または貼り付けられ得る。
段階７では、マスキング層３０６は、酸化層３０４およびビア（たとえば、金属層３０８）を有するインターポーザ３００を残して除去される。いくつかの実施態様では、マスキング層３０６を除去することは、シード層３１２の部分（たとえば、無電極シード層の部分）を除去することを含む。いくつかの実施態様では、ビア（たとえば、金属層３０８）と酸化層３０４との間のシード層３１２の部分は、残り得る。いくつかの実施態様では、シード層３１２は、金属層３０８と同じ材料であり得る。そのような例では、金属層３０８は、シード層３１２と区別不能であり得る。いくつかの実施態様では、ビアは、金属層３０８およびシード層３１２によって画定され得る。
いくつかの実施態様では、インターポーザ３００は、プリント回路基板（ＰＣＢ）と少なくとも１つのダイとの間に配置されるように構成され得る。たとえば、新規なインターポーザ３００は、いくつかの実施態様では、図１のインターポーザ１０６に取って代わることができる。
図２および図３Ａ〜図３Ｂは、酸化層で覆われたインターポーザの基板を示し、ここで、インターポーザは、１つのビアを含む。しかしながら、いくつかの実施態様では、インターポーザは、２つ以上のビアを含むことができる。
酸化層と絶縁層とを含むインターポーザを設ける／製造するための例示的なシーケンス
上記で説明されているように、いくつかの実施態様では、インターポーザは、酸化層と絶縁層（たとえば、ポリマー層）とを含むことができる。
図４Ａ〜図４Ｃは、酸化層と絶縁層とを含むインターポーザを設ける／製造するためのプロセスの例示的なシーケンスを示す。いくつかの実施態様では、図４Ａ〜図４Ｃのシーケンスは、１つもしくは複数の図２のインターポーザおよび／または本開示で説明されている他のインターポーザを設ける／製造するために使用され得る。図４Ａに示すように、段階１では、基板４０２が設けられる。いくつかの実施態様では、基板４０２は、シリコン基板である。シリコン基板は、いくつかの実施態様では、３０〜３００ミクロン（μｍ）の間の厚さを有することができる。いくつかの実施態様では、基板４０２は、ウエハ基板である。段階２では、キャビティ４０１が基板４０２内に作成される。異なる実施態様は、キャビティ４０１を作成するための異なる技術およびプロセスを使用することができる。いくつかの実施態様では、キャビティ４０１は、基板４０２内にキャビティ４０１を穿孔するためにレーザを使用することによって作成される。いくつかの実施態様では、キャビティ４０１は、パターンエッチング（たとえば、リソグラフィ、化学的プロセス）を使用することによって作成される。段階２は、作成されている１つのキャビティ４０１を示している。しかしながら、いくつかの実施態様では、複数のキャビティが（順次におよび／または同時に）作成され得る。
段階３では、酸化層４０４が基板４０２上に設けられる。いくつかの実施態様では、酸化層４０４は、基板４０２の露出面上に設けられる。異なる実施態様は、酸化層４０４を異なるように設けることができる。いくつかの実施態様では、酸化層４０４は、基板４０２の表面上に酸化層４０４（たとえば、酸化シリコン）を形成する酸化性材料（たとえば、空気、水、化学物質）に基板４０２を曝露することによって設けられる。いくつかの実施態様では、基板４０２は、酸化層４０４（たとえば、熱酸化物）を形成するために、酸化環境下（たとえば、炉内）で熱に曝露され得る。いくつかの実施態様では、酸化層４０４は、酸化環境下（たとえば、炉内）での熱への基板４０２の第１の曝露の間に基板４０２の第１の表面（たとえば、上面）に設けられ、次いで、酸化層４０４は、酸化環境下（たとえば、炉内）での熱への基板４０２の第２の曝露の間に基板４０２の第２の表面（たとえば、底面）に設けられる。いくつかの実施態様では、酸化層４０４は、酸化環境下（たとえば、炉内）での熱への基板４０２の一度の曝露の間に基板４０２の表面全体に設けられる。酸化層４０４は、いくつかの実施態様では、ライナであり得る。
図４Ｂの段階４では、絶縁層４１０がインターポーザ上に設けられる。具体的には、絶縁層４１０は、酸化層４０４上に設けられる。異なる実施態様は、絶縁層４１０のための異なる材料を使用することができる。たとえば、絶縁層４１０は、ポリマー層であり得る。
段階５では、シード層４１２が、インターポーザ上に設けられる。具体的には、シード層４１２は、絶縁層４１０上に設けられる。異なる実施態様は、シード層４１２のための異なる材料を使用することができる。いくつかの実施態様では、シード層４１２は、金属層（たとえば、銅層）である。たとえば、シード層４１２は、無電極銅シード層であり得る。
段階６では、マスキング層４０６がシード層４１２上に設けられ得る。いくつかの実施態様では、マスキング層４０６を設けることは、インターポーザの１つまたは複数の表面（たとえば、上面、底面）にパターン化されたマスク層を設けることを含む。いくつかの実施態様では、リソグラフィが、マスキング層４０６を選択的にエッチングするために使用され得る。段階６に示すように、マスキング層４０６の部分は、１つもしく複数のビアまたは１つもしく複数のビアの部分の輪郭を画定することになるパターン／キャビティ（たとえば、キャビティ４０３、４０５）を形成するためにエッチングされる。
図４Ｃの段階７では、金属層４０８が、キャビティ４０１、４０３、および４０５内に設けられる。金属層４０８は、インターポーザの基板４０２内にビアを画定する。異なる実施態様は、金属層４０８を異なるように設けることができる。いくつかの実施態様では、金属層４０８は、キャビティ４０１、４０３、および４０５内に蒸着、メッキ、および／または貼り付けられ得る。
段階８では、マスキング層４０６は、酸化層４０４およびビア（たとえば、金属層４０８）を有するインターポーザ４００を残して除去される。いくつかの実施態様では、マスキング層４０６を除去することは、シード層４１２の部分（たとえば、無電極シード層の部分）を除去することを含む。いくつかの実施態様では、ビア（たとえば、金属層４０８）と絶縁層４１０との間のシード層４１２の部分は、残り得る。いくつかの実施態様では、シード層４１２は、金属層４０８と同じ材料であり得る。そのような例では、金属層４０８は、シード層４１２と区別不能であり得る。いくつかの実施態様では、ビアは、金属層４０８およびシード層４１２によって画定され得る。
いくつかの実施態様では、インターポーザ４００は、プリント回路基板（ＰＣＢ）と少なくとも１つのダイとの間に配置されるように構成され得る。たとえば、新規なインターポーザ４００は、いくつかの実施態様では、図１のインターポーザ１０６に取って代わることができる。
図４Ａ〜図４Ｃは、酸化層で覆われたインターポーザの基板を示し、ここで、インターポーザは、１つのビアを含む。しかしながら、いくつかの実施態様では、インターポーザは、２つ以上のビアを含むことができる。
酸化層と絶縁層とを含む例示的なインターポーザ
図５は、２つ以上のビアを有する様々なインターポーザを示す。具体的には、図５は、第１のインターポーザ５００と、第２のインターポーザ５１０と、第３のインターポーザ５２０と、第４のインターポーザ５３０とを示す。
第１のインターポーザ５００は、基板５０２と、酸化層５０４と、第１のビア５０６と、第２のビア５０７とを含む。基板５０２は、いくつかの実装形態ではシリコン基板であってよい。第１および第２のビア５０６〜５０７は、金属材料（たとえば、銅）であり得る。いくつかの実施態様では、酸化層５０４は、基板５０２の表面を酸化環境下（たとえば、炉内）で加熱することによって形成された熱酸化物であり得る。図５は、また、基板５０２の外側部分（たとえば、外側表面）（たとえば、インターポーザ５００の外側表面）には、酸化層５０４がないことを示す。いくつかの実施態様では、酸化層５０４が基板５０２上に設けられた後（たとえば、酸化層がウエハ上に設けられた後）、インターポーザ５００がウエハから切り取られたとき、インターポーザ５００の外側表面には、酸化層５０４がなくてもよい。図示していないが、シード層が、ビア（たとえば、第１のビア５０６および第２のビア５０７）と酸化層５０４との間に配置され得る。いくつかの実施態様では、シード層は、ビアと同じ材料であり得る。そのように、シード層は、ビアと区別不能であり得る。いくつかの実施態様では、シード層は、ビアの一部であり得る。インターポーザを含むウエハは、図６でさらに説明される。
いくつかの実施態様では、酸化層は、また、インターポーザおよび／または基板の外側表面に設けられ得る。
図５の第２のインターポーザ５１０は、そのようなインターポーザの一例を示す。図５に示すように、第２のインターポーザ５１０は、基板５１２と、酸化層５１４と、第１のビア５１６と、第２のビア５１７とを含む。基板５１２は、いくつかの実装形態ではシリコン基板であってよい。第１および第２のビア５１６〜５１７は、金属材料（たとえば、銅）であり得る。いくつかの実施態様では、酸化層５１４は、基板５１２の表面を酸化環境下（たとえば、炉内）で加熱することによって形成された熱酸化物であり得る。上記で説明したように、基板５１２の外側表面（たとえば、インターポーザ５１０の外側表面）を含んで、基板５１２の表面全体は、酸化層５１４で覆われている。いくつかの実施態様では、酸化層５１４が基板５１２上に設けられる前に、インターポーザ５１０がウエハから切り取られたとき、インターポーザ５１０の外側表面は、酸化層５１４を含むことができる。図示していないが、シード層が、ビア（たとえば、第１のビア５１６および第２のビア５１７）と酸化層５１４との間に配置され得る。いくつかの実施態様では、シード層は、ビアと同じ材料であり得る。そのように、シード層は、ビアと区別不能であり得る。いくつかの実施態様では、シード層は、ビアの一部であり得る。
第３のインターポーザ５２０は、基板５２２と、酸化層５２４と、絶縁層５２５と、第１のビア５２６と、第２のビア５２７とを含む。基板５２２は、いくつかの実装形態ではシリコン基板であってよい。第１および第２のビア５２６〜５２７は、金属材料（たとえば、銅）であり得る。いくつかの実施態様では、酸化層５２４は、基板５２２の表面を酸化環境下（たとえば、炉内）で加熱することによって形成された熱酸化物であり得る。図５は、また、基板５２２の外側部分（たとえば、外側表面）（たとえば、インターポーザ５２０の外側表面）には、酸化層５２４がないことを示す。いくつかの実施態様では、酸化層５２４が基板５２２上に設けられた後（たとえば、酸化層がウエハ上に設けられた後）、インターポーザ５２０がウエハから切り取られたとき、インターポーザ５２０の外側表面には、酸化層５２４がなくてもよい。絶縁層５２５は、酸化層５２４上に設けられている。いくつかの実施態様では、絶縁層５２５は、ポリマー層である。図示していないが、シード層が、ビア（たとえば、第１のビア５２６および第２のビア５２７）と絶縁層５２５との間に配置され得る。いくつかの実施態様では、シード層は、ビアと同じ材料であり得る。そのように、シード層は、ビアと区別不能であり得る。いくつかの実施態様では、シード層は、ビアの一部であり得る。
第４のインターポーザ５３０は、基板５３２と、酸化層５３４と、絶縁層５３５と、第１のビア５３６と、第２のビア５３７とを含む。基板５３２は、いくつかの実装形態ではシリコン基板であってよい。第１および第２のビア５３６〜５３７は、金属材料（たとえば、銅）であり得る。いくつかの実施態様では、酸化層５３４は、基板５３２の表面を酸化環境下（たとえば、炉内）で加熱することによって形成された熱酸化物であり得る。上記で説明したように、基板５３２の外側表面（たとえば、インターポーザ５３０の外側表面）を含んで、基板５３２の表面全体は、酸化層５３４で覆われている。いくつかの実施態様では、酸化層５３４が基板５３２上に設けられる前に、インターポーザ５３０がウエハから切り取られたとき、インターポーザ５３０の外側表面は、酸化層５３４を含むことができる。絶縁層５３５は、酸化層５３４上に設けられている。いくつかの実施態様では、絶縁層５３５は、ポリマー層である。図示していないが、シード層が、ビア（たとえば、第１のビア５３６および第２のビア５３７）と酸化層５３４との間に配置され得る。いくつかの実施態様では、シード層は、ビアと同じ材料であり得る。そのように、シード層は、ビアと区別不能であり得る。いくつかの実施態様では、シード層は、ビアの一部であり得る。
いくつかの実施態様では、インターポーザ（たとえば、インターポーザ２００、３００、４００、５００、５１０、５２０、および５３０）を設ける／製造するために使用される基板は、ウエハからの基板である。図６は、インターポーザを設けるために使用され得るウエハ６００の一例を示す。図６に示すように、ウエハ６００は、複数の未切断インターポーザ６０２を含む。これらのインターポーザ６０２は、上記で以前に説明した１つもしくは複数の新規なインターポーザ（たとえば、インターポーザ２００、３００、４００、５００、５１０、５２０、および５３０）、または、本出願で説明する新規なインターポーザのいずれかであり得る。異なる実施態様は、インターポーザの製造の異なる段階の間に、ウエハからインターポーザを切り取ることができる。いくつかの実施態様では、インターポーザ（たとえば、インターポーザ６０２）は、酸化層がウエハ／基板上に設けられ、ビアが画定された後、切断される。たとえば、いくつかの実施態様では、インターポーザは、図３Ｂの段階７、または図４Ｃの段階８の後に切断される。ウエハの形状は、円形または矩形であり得る。
インターポーザが製造プロセスの異なる段階の間にウエハ６００から切断され得るという事実を考慮して、図６に示す未切断インターポーザ６０２は、完全な／完成したインターポーザ（たとえば、インターポーザ２００、３００、４００、５００、５１０、５２０、および５３０）を表すことができ、または、未切断インターポーザ６０２は、製造されている途中のインターポーザを表すことができる。
酸化層を含む新規のインターポーザを設けるためのシーケンスを説明したが、酸化層を含むインターポーザを設ける／製造するための方法をここで説明する。
酸化層を含むインターポーザを設ける／製造するための例示的な方法
図７は、酸化層を含むインターポーザを設ける／製造するための例示的な方法を示す。いくつかの実施態様では、図７の方法は、図２、図３Ｂ、図４Ｃ、および／または図５のインターポーザ、並びに、本開示で説明する他のインターポーザを設ける／製造するために使用され得る。図７に示すように、方法は、（７０５で）基板を設ける。いくつかの実施態様では、基板は、シリコン基板である。シリコン基板は、いくつかの実施態様では、３０〜３００ミクロン（μｍ）の間の厚さを有することができる。基板は、いくつかの実施態様では、ウエハ（たとえば、ウエハ５００）から切り取られた単一の一片の基板であり得る。いくつかの実施態様では、（７０５で）基板を設けることは、ウエハ（たとえば、ウエハ５００）を設けることを含むことができる。
方法は、（７１０で）基板および／またはウエハ内に少なくとも１つのキャビティを設ける。異なる実施態様は、異なる技術およびプロセスを使用することによって少なくとも１つのキャビティを設けることができる。いくつかの実施態様では、（７１０で）少なくとも１つのキャビティを設けることは、基板（たとえば、基板３０２）内に少なくとも１つのキャビティ（たとえば、キャビティ３０１）を穿孔するためにレーザを使用することを含む。いくつかの実施態様では、（７１０で）少なくとも１つのキャビティを設けることは、パターンエッチング（たとえば、リソグラフィ、化学的プロセス、ドライエッチング、ウェットエッチング）を含む。複数のキャビティが基板内に設けられる例では、キャビティは、基板および／またはウエハ内に順次にまたは同時に設けられ／作成され得る。
方法は、次いで、（７１５で）基板および／またはウエハ上に酸化層を設ける。いくつかの実施態様では、（７１５で）酸化層を設けることは、基板の露出面上に酸化層を設けることを含む。異なる実施態様は、異なるように酸化層を設けることができる。いくつかの実施態様では、酸化層は、基板および／またはウエハの表面上に酸化層（たとえば、酸化シリコン）を形成する酸化性材料（たとえば、空気、水、化学物質）に基板を曝露することによって設けられる。いくつかの実施態様では、基板は、酸化層（たとえば、熱酸化物）を形成するために、酸化環境下（たとえば、炉内）で熱に曝露され得る。いくつかの実施態様では、酸化層は、酸化環境下（たとえば、炉内）での熱への基板の第１の曝露の間に基板の第１の表面（たとえば、上面）に設けられ、次いで、酸化層は、酸化環境下（たとえば、炉内）での熱への基板の第２の曝露の間に基板の第２の表面（たとえば、底面）に設けられる。いくつかの実施態様では、酸化層は、酸化環境下（たとえば、炉内）での熱への基板の一度の暴露の間に基板の表面全体に設けられる。酸化層は、いくつかの実施態様では、ライナであり得る。
方法は、次いで、任意に（７２０で）絶縁層を設ける。いくつかの実施態様では、（７２０で）絶縁層を設けることは、酸化層上に絶縁層を設けることを含む。いくつかの実施態様では、絶縁層は、ポリマー層である。
方法は、次いで、（７２５で）基板中に少なくとも１つのビアを設ける。いくつかの実施態様では、（７２５で）少なくとも１つのビアを設けることは、基板中に１つまたは複数のビアを画定するために、１つまたは複数のキャビティを金属材料（たとえば、銅）で充填することを含む。１つまたは複数のビアは、酸化層がビアと基板との間にあるように、基板上に設けられる。酸化層は、ビアと基板との間の電気的絶縁を提供するように構成される。異なる実施態様は、異なるように１つまたは複数のビアを設けることができる。
いくつかの実施態様では、（７２５で）１つまたは複数のビアを設けることは、インターポーザ上にマスキング層（たとえば、マスキング層３０６）を設けることを含む。具体的には、マスキング層（たとえば、パターン化マスク層）は、基板上にある酸化層上に設けられる。異なる実施態様は、マスキング層を設けるための異なる材料および方法を使用することができる。
いくつかの実施態様では、（７２５で）１つまたは複数のビアを設けることは、また、パターン化マスク層を設けるために、マスキング層の１つまたは複数の部分を選択的にエッチングすることを含む。異なる実施態様は、マスキング層を選択的にエッチングするための異なる方法を使用することができる。いくつかの実施態様では、１つもしくは複数のビアまたは１つもしくは複数のビアの部分の輪郭を画定するパターン／キャビティ（たとえば、キャビティ３０３、３０５）を形成するマスキング層を選択的にエッチングするために、リソグラフィが使用され得る。
いくつかの実施態様では、（７２５で）１つまたは複数のビアを設けることは、また、パターン／キャビティ内に材料（たとえば、金属材料）を設けることを含む。材料は、インターポーザの基板内の１つまたは複数のビアを画定する。異なる実施態様は、材料を異なるように設けることができる。いくつかの実施態様では、材料（たとえば、金属材料）は、パターン／キャビティ内に蒸着、メッキ、および／または貼り付けられ得る。
いくつかの実施態様では、（７２５で）１つまたは複数のビアを設けることは、また、酸化層と１つまたは複数のビアとを有するインターポーザを残して、マスキング層（たとえば、パターン化マスク層）を除去することを含む。いくつかの実施態様では、マスキング層を除去することは、無電極シード層の一部を除去することを含むことができる。
いくつかの実施態様では、（７０５で）設けられた基板がウエハ（たとえば、ウエハ６００）であるとき、方法は、（たとえば、７２５の後）公知の切断／ダイシング技術およびプロセスを使用して、ウエハを単一の一片のインターポーザ（たとえば、インターポーザ６０２）に切断することができる。
酸化層と、ビアと、相互接続部とを有する例示的なインターポーザ
ビアに加えて、インターポーザは、また、相互接続部／トレースを含むことができる。図８は、ビアと相互接続部とを含む例示的なインターポーザを示す。具体的には、図８は、インターポーザ８００の一部の側面図および平面図（たとえば、上面図）を示す。図８の側面図は、図８の平面図のＡＡ断面に沿ったインターポーザ８００の図である。
インターポーザ８００は、基板８０２と、酸化層８０４と、第１の金属層８０６と、第１の相互接続部８０８と、第２の相互接続部８１０と、第３の相互接続部８１２と、第４の相互接続部８１４とを含む。基板８０２は、いくつかの実装形態ではシリコン基板であってよい。酸化層８０４は、基板８０２の露出面上に形成された層である。いくつかの実施態様では、酸化層８０４は、インターポーザ８００内の電気的絶縁／分離を提供する（たとえば、電気信号が基板を通過するのを防止する）ことができる。第１の金属層８０６は、インターポーザ８００内のビアを画定する。
第１の相互接続部８０８は、インターポーザ８００の第１の表面（たとえば、上面）上の金属層である。第２の相互接続部８１０は、インターポーザ８００の第１の表面（たとえば、上面）上の金属層である。図８に示すように、第１の相互接続部８０８および第２の相互接続部８１０は、インターポーザ８００に埋設されている。具体的には、相互接続部の１つの表面（たとえば、上面）は、（たとえば、環境に）露出され、相互接続部の側面は、酸化層８０４によって覆われている。いくつかの実施態様では、第１の相互接続部８０８および第２の相互接続部８１０（たとえば、埋設された相互接続部／トレース）は、第１および第２の相互接続部８０８および８１０がインターポーザ８００の表面と同一平面である（たとえば、整列される）、および／または、インターポーザ８００の表面よりも下になるように、インターポーザ８００に埋設されている。異なる実施態様は、インターポーザに相互接続部／トレースを異なるように埋設することができる。すなわち、異なる実施態様は、インターポーザの異なる深さに（たとえば、基板および／または酸化層の異なる深さに）相互接続部／トレースを埋設することができる。いくつかの実施態様では、埋設された相互接続部／トレース（たとえば、インターポーザに埋設された相互接続部／トレース）は、インターポーザの基板（たとえば、シリコン）および／または酸化層に埋設された相互接続部／トレースであり得る。いくつかの実施態様では、相互接続部／トレースは、インターポーザに完全に埋設され得る。いくつかの実施態様では、相互接続部／トレースは、インターポーザに部分的に埋設され得る（たとえば、露出された第１の領域、および側面領域の一部を残して、相互接続部／トレース領域の一部のみが埋設され得る）。相互接続部／トレースは、また、実質的に埋設され得、または、相互接続部／トレースの厚さ（たとえば、高さ）の大部分が埋設され得る。いくつかの実施態様では、相互接続部間の間隔は、３０ミクロン（μｍ）以下であり得る。いくつかの実施態様では、相互接続部間の間隔は、２つの隣接する相互接続部の端部間の距離である。いくつかの実施態様では、ビアと隣接する相互接続部との間の間隔は、３０ミクロン（μｍ）以下であり得る。
第３の相互接続部８１２は、インターポーザ８００の第２の表面（たとえば、底面）上の金属層である。第４の相互接続部８１４は、インターポーザ８００の第２の表面（たとえば、底面）上の金属層である。図８に示すように、第３の相互接続部８１２および第４の相互接続部８１４は、インターポーザ８００に埋設されている。具体的には、相互接続部の１つの表面（たとえば、底面）は、（たとえば、環境に）露出され、相互接続部の側面は、酸化層８０４によって覆われている。いくつかの実施態様では、第３の相互接続部８１２および第４の相互接続部８１４は、第３および第４の相互接続部８１２および８１４がインターポーザ８００の表面と同一平面である、および／または、インターポーザ８００の表面よりも下になるように、インターポーザ８００に埋設されている。
インターポーザに相互接続部（たとえば、相互接続部８０８、８１０、８１２、８１４）を埋設することの１つの利点は、インターポーザの表面の上（たとえば、基板の表面よりも完全に上／基板の表面の上）に設けられたトレース（たとえば、隆起したトレース、表面トレース）を有するインターポーザと比較して、より薄いインターポーザを提供することである。
図８に示すように、酸化層８０４は、金属層８０６〜８１０と基板８０２との間にある。上記で説明したように、酸化層８０４は、電気信号が基板８０２を通過するのを防止する絶縁層を提供する。たとえば、酸化層８０４は、ビア８０６と基板８０２との間の電気的絶縁を提供するように構成され得る。いくつかの実施態様では、酸化層８０４は、相互接続部／トレース（たとえば、相互接続部８０８、８１０、８１２、８１４）と基板８０２との間の電気的絶縁を提供するように構成され得る。
酸化層を含む新規なインターポーザを説明したが、酸化層を含むインターポーザを設ける／製造するためのプロセスのシーケンスをここで説明する。
酸化層を含むインターポーザを設ける／製造するための例示的なシーケンス
図９Ａ〜図９Ｃは、図８のインターポーザを設ける／製造するためのプロセスの例示的なシーケンスを示す。図９Ａに示すように、段階１では、基板９０２が設けられる。いくつかの実施態様では、基板９０２は、シリコン基板である。シリコン基板は、いくつかの実施態様では、３０〜３００ミクロン（μｍ）の間の厚さを有することができる。いくつかの実施態様では、基板９０２は、ウエハ基板である。
段階２では、第１のマスキング層９０１および第２のマスキング層９０３が、基板９０２上に設けられる。具体的には、第１のマスキング層９０１は、基板９０２の第１の表面（たとえば、上面）上に設けられ、第２のマスキング層９０３は、基板９０２の第２の表面（たとえば、底面）上に設けられる。異なる実施態様は、マスキング層を異なるように設けることができる。いくつかの実施態様では、マスキング層（たとえば、ハードマスク）は、プラズマ化学気相成長法（ＰＥＣＶＤ）を使用することによって、または、熱酸化物を設けることによって設けられ得る。
段階３では、複数のマスクキャビティ（たとえば、マスクキャビティ９０５、９０７、９０９、９１１、９１３、９１５）が、マスキング層９０１および９０３内に作成される。異なる実施態様は、マスクキャビティを作成するための異なる技術およびプロセスを使用することができる。いくつかの実施態様では、キャビティは、マスキング層９０１および９０３に穿孔するためにレーザを使用することによって作成される。いくつかの実施態様では、マスキング層のキャビティ／開口部の下または上のシリコン（たとえば、基板）のいくらかの除去が発生し得る。いくつかの実施態様では、リソグラフィおよびエッチングプロセスが、マスキング層９０１および９０３内にマスクキャビティを作成するために使用される。いくつかの実施態様では、キャビティ（たとえば、基板キャビティ）が、また、マスクキャビティの作成の間に基板９０２内に作成され得る。
段階４では、基板キャビティ（たとえば、基板キャビティ９１７、９１９、９２１、９２３、９２５、９２７）が、基板９０２内に選択的にエッチングされる。これらの基板キャビティの位置は、いくつかの実施態様では、対応するマスクキャビティの位置に基づいている。異なるプロセスが、基板キャビティを作成するために、基板９０２を選択的にエッチングするために使用され得る。たとえば、化学的プロセスが、（たとえば、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）および／または水酸化カリウム（ＫＯＨ）を使用して）基板９０２を選択的にエッチングするために使用され得る。キャビティ／開口部は、ハードマスク（たとえば、マスキング層）の下にアンダーカットを有し得る。
図９Ｂの段階５では、基板９０２を通過するホール９３１が設けられる／作成される。いくつかの実施態様では、ホール９３１は、基板９０２内のビアになることになる。いくつかの実施態様では、ホール９３１は、レーザを使用することによって作成される。しかしながら、異なる実施態様は、ホール９３１を異なるように設ける／作成することができる。
段階６では、マスキング層９０１および９０３は、基板９０２から除去される。いくつかの実施態様では、マスキング層９０１および／または９０３の除去は、任意である。したがって、いくつかの実施態様では、段階６は実施されない場合がある。すなわち、いくつかの実施態様では、マスキング層９０１および／または９０３の１つまたは複数の部分は、基板上に残され得る。これは、マスキング層９０１および／または９０３が熱酸化物である場合であり得る。いくつかの実施態様では、残りのマスキング層は、基板からの電気的絶縁を提供するように作用することができる／構成され得る。
段階７では、酸化層９０４が、基板９０２上に設けられる。いくつかの実施態様では、酸化層９０４は、基板９０２の露出面（たとえば、基板９０２のすべての露出面）上に設けられる。異なる実施態様は、酸化層９０４を異なるように設けることができる。いくつかの実施態様では、酸化層９０４は、基板９０２の表面上に酸化層９０４（たとえば、酸化シリコン）を形成する酸化性材料（たとえば、空気、水、化学物質）に基板９０２を曝露することによって設けられる。いくつかの実施態様では、基板９０２は、酸化層９０４（たとえば、熱酸化物）を形成するために、酸化環境内（たとえば、炉内）で熱に曝露され得る。マスキング層９０１および／または９０３が除去されない（段階６）場合には、いくつかの実施態様では、酸化層は、どの残りのマスキング層の上にも形成されない。いくつかの実施態様では、マスキング層は、基板からの電気的絶縁を提供するように作用することができる／構成され得る。いくつかの実施態様では、マスキング層（たとえば、マスキング層９０１、９０３）は、熱酸化物であり、したがって、酸化層９０４と区別不能であり得る。したがって、いくつかの実施態様では、酸化層９０４は、基板９０２上の任意の残りのマスキング層９０１および／または９０３を含むことができる。
段階８では、金属層が、基板内に設けられたキャビティおよびホールの一部に設けられる。異なる実施態様は、金属層を異なるように設けることができる。いくつかの実施態様では、スクリーン印刷プロセスが、基板のキャビティおよびホール内に金属層を設けるために使用される。たとえば、充填導電性ペースト（たとえば、金属材料）が、スクリーン印刷ツールを使用してキャビティ９１７、９１９、９２１およびホール９３１内に設けられる。いくつかの実施態様では、導電性ペーストで充填されたキャビティ９１７および９１９は、相互接続部９１８および９２０を形成し、導電性ペーストで充填されたキャビティ９２１およびホール９３１は、部分ビア９０６を形成する。
段階９では、別の金属層が、基板内のキャビティおよびホールの一部に設けられる。異なる実施態様は、金属層を異なるように設けることができる。いくつかの実施態様では、スクリーン印刷プロセスが、基板のキャビティおよびホール内に金属層を設けるために使用される。たとえば、充填導電性ペーストが、スクリーン印刷ツールを使用してキャビティ９２３、９２５、および９２７内に設けられる。図示していないが、基板９００は、導電性ペーストを設けるために、反転され得る。いくつかの実施態様では、導電性ペーストで充填されたキャビティ９２５および９２７は、相互接続部９２６および９２８を形成し、導電性ペーストで充填されたキャビティ９２３は、完全ビア９０６を形成する。金属層（たとえば、導電性ペースト）が設けられると、いくつかの実施態様では、インターポーザ９００は、製造され、完成する。
導電性ペーストは、基板（たとえば、シリコン）内のキャビティ／トレンチを充填し、相互接続部／トレースを形成するので、相互接続部／トレース形状の形状は、キャビティ／トレンチによって画定されることになる。結果として、最小ピッチ（たとえば、幅プラス間隔、２つの隣接する相互接続部／トレース間の中央間距離）は、典型的な隆起したスクリーン印刷トレースよりもはるかに小さくなり得る。たとえば、スクリーン印刷プロセスを使用する２つの隆起したトレース間の最小ピッチは、１００ミクロン（μｍ）である。対照的に、埋設された相互接続部／トレース間の最小ピッチは、３０ミクロン（μｍ）以下であり得る。いくつかの実施態様では、埋設された相互接続部／トレース間の最小ピッチは、１０ミクロン（μｍ）程度の小ささであり得る。
この利点を見る別の方法は、２つの隣接する埋設された相互接続部／トレース間の間隔が、２つの隣接する隆起した相互接続部／トレース間の間隔よりも小さいことである。加えて、埋設された相互接続部／トレースは、隆起したトレースおよび／または完全にインターポーザの表面上にあるトレースよりも良好なインターポーザ（たとえば、基板および／または酸化層）への付着力を有する。これは、より信頼性が高い、より小さいインターポーザ、および／または、相互接続部／トレースのより高い密度／集中度を有するインターポーザを可能にする。
段階１０では、はんだボールが、インターポーザ９００に設けられる。これらのはんだボール９４０〜９４４は、インターポーザ９００の相互接続部およびビアに結合され得る。はんだボール９４０〜９４４がインターポーザ９００に設けられると、インターポーザ９００は、プリント回路基板および／またはダイに結合され得る。
上述したように、酸化層９０４は、電気信号が基板９０２を通過するのを防止する絶縁層を提供する。たとえば、酸化層９０４は、ビア９０６と基板９０２との間の電気的絶縁を提供するように構成され得る。いくつかの実施態様では、酸化層９０４は、相互接続部／トレース（たとえば、相互接続部９０８、９１０）と基板９０２との間の電気的絶縁を提供するように構成され得る。
いくつかの実施態様では、インターポーザ９００は、プリント回路基板（ＰＣＢ）と少なくとも１つのダイとの間に配置されるように構成され得る。たとえば、新規なインターポーザ９００は、いくつかの実施態様では、図１のインターポーザ１０６に取って代わることができる。いくつかの実施態様では、インターポーザ９００を設ける／製造するために使用される基板は、ウエハ（たとえば、ウエハ６００）からの基板である。
酸化層を含む新規なインターポーザを設けるためのシーケンスを説明したが、酸化層を含むインターポーザを設ける／製造するための方法をここで説明する。
複数の絶縁層を有する例示的なインターポーザ
いくつかの実施態様では、インターポーザは、追加の絶縁層を含むことができる。図１０は、ビアと、相互接続部と、複数の層とを含むインターポーザの一例を示す。図１０は、図１０では、インターポーザが追加の絶縁層とはんだボールとを含むことを除いて、図８と同様である。
具体的には、図１０は、基板１００２と、酸化層１００４と、第１の金属層１００６と、第１の相互接続部１００１と、第２の相互接続部１００３と、第３の相互接続部１００５と、第４の相互接続部１００７とを含むインターポーザ１０００を示す。基板１００２は、いくつかの実装形態ではシリコン基板であってよい。酸化層１００４は、基板１００２の露出面上に形成された層である。いくつかの実施態様では、酸化層１００４は、インターポーザ１０００内の電気的絶縁／分離を提供する（たとえば、電気信号が基板を通過するのを防止する）ことができる。第１の金属層１００６は、インターポーザ１０００内のビアを画定する。
インターポーザ１０００は、また、第１の絶縁層１００８と、第２の絶縁層１０１０と、第１の分配層１００９と、第２の分配層１０１１と、はんだボール１０１２のセットとを含む。第１の絶縁層１００８および第２の絶縁層１０１０は、誘電体層またはポリマーであり得る。第１の分配層１００９および第２の分配層１０１１は、インターポーザ１０００の第１の側面／表面（たとえば、上面）上のビアおよび相互接続部に結合された金属層であり得る。いくつかの実施態様では、第１の分配層１００９および第２の分配層１０１１は、はんだボール１０１２と第１の金属層（たとえば、ビア）との間、第１の相互接続部１００１と第２の相互接続部１００３との間の電気経路を提供する。
インターポーザ１０００は、また、第３の絶縁層１０１４と、第４の絶縁層１０１６と、第１の分配層１０１５と、第２の分配層１０１７と、はんだボール１０１８のセットとを含む。第３の絶縁層１０１４および第４の絶縁層１０１６は、誘電体層であり得る。第３の分配層１０１５および第４の分配層１０１７は、インターポーザ１０００の第２の側面／表面（たとえば、底面）上のビアおよび相互接続部に結合された金属層であり得る。いくつかの実施態様では、第３の分配層１０１５および第４の分配層１０１７は、はんだボール１０１８と第１の金属層（たとえば、ビア）との間、第３の相互接続部１００５と第４の相互接続部１００７との間の電気経路を提供する。
酸化層を含むインターポーザを設ける／製造するための例示的な方法
図１１は、酸化層を含むインターポーザを設ける／製造するための例示的な方法を示す。いくつかの実施態様では、図１１の方法は、図８および／または図９Ａ〜９Ｃのインターポーザ、並びに、本開示で説明する他のインターポーザを設ける／製造するために使用され得る。図１１に示すように、方法は、（１１０５で）基板を設ける。いくつかの実施態様では、基板は、シリコン基板である。シリコン基板は、いくつかの実施態様では、３０〜３００ミクロン（μｍ）の間の厚さを有することができる。基板は、いくつかの実施態様では、ウエハ（たとえば、ウエハ６００）から切り取られた単一の一片の基板であり得る。いくつかの実施態様では、（１１０５で）基板を設けることは、ウエハ（たとえば、ウエハ６００）を設けることを含むことができる。
方法は、（１１１０で）基板および／またはウエハ内に複数のキャビティを設ける。第１のキャビティは、基板内のビアのための第１のパターンを画定する。第２のキャビティは、基板上の相互接続部／トレースのための第２のパターンを画定する。異なる実施態様は、異なる技術およびプロセスを使用することによってキャビティを設けることができる。
いくつかの実施態様では、（１１１０で）基板上の相互接続部／トレースを画定するキャビティを設けることは、１つまたは複数のマスキング層を設けることと、マスキング層および基板内にキャビティを作成することと、１つまたは複数のマスキング層を除去することとを含む。
具体的には、いくつかの実施態様では、（１１１０で）基板上の相互接続部／トレースを画定するキャビティを設けることは、（１１１０で）基板の第１の表面（たとえば、上面）上に第１のマスキング層（たとえば、第１のパターン化マスク層）を設けることと、（１１１０で）基板の第２の表面（たとえば、底面）上に第２のマスキング層（たとえば、第２のパターン化マスク層）を設けることとを含む。異なる実施態様は、マスキング層を異なるように設けることができる。いくつかの実施態様では、マスキング層（たとえば、ハードマスク）は、プラズマ化学気相成長法（ＰＥＣＶＤ）を使用することによって、または、熱酸化物を設けることによって設けられ得る。
いくつかの実施態様では、（１１１０で）相互接続部／トレースを画定するキャビティを設けることは、また、マスキング層内に複数のマスクキャビティ（たとえば、マスクキャビティ９０５、９０７、９０９、９１１）を設ける／製造することを含む。異なる実施態様は、マスクキャビティを作成するための異なる技術およびプロセスを使用することができる。いくつかの実施態様では、マスクキャビティは、マスキング層に穿孔するためにレーザを使用することによって作成される。いくつかの実施態様では、リソグラフィおよびエッチングプロセスが、マスキング層内にマスクキャビティを作成するために使用される。
いくつかの実施態様では、（１１１０で）相互接続部／トレースを画定するキャビティを設けることは、また、基板内に基板キャビティ（たとえば、基板キャビティ９１７、９１９）を選択的にエッチングすることを含む。これらの基板キャビティの位置は、いくつかの実施態様では、対応するマスクキャビティの位置に基づいている。異なるプロセスが、基板キャビティを作成するために、基板を選択的にエッチングするために使用され得る。たとえば、化学的プロセスが、（たとえば、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）および／または水酸化カリウム（ＫＯＨ）を使用して）基板を選択的にエッチングするために使用され得る。
いくつかの実施態様では、（１１１０で）相互接続部／トレースを画定するキャビティを設けることは、また、基板からマスキング層を除去することを含む。
いくつかの実施態様では、（１１１０で）ビアを画定するキャビティを設けることは、基板（たとえば、基板９０２）内に少なくとも１つのキャビティを穿孔するためにレーザを使用することを含む。いくつかの実施態様では、（１１１０で）少なくとも１つのキャビティを設けることは、パターンエッチング（たとえば、リソグラフィ、化学的プロセス、ドライエッチング、ウェットエッチング）を含む。複数のキャビティが基板内に設けられる例では、キャビティは、基板および／またはウエハ内に順次にまたは同時に設けられ／作成され得る。ビアを画定するキャビティを設けることは、いくつかの実施態様では、マスキング層が除去される前に実行され得る。いくつかの実施態様では、ビアを画定するキャビティを設けることは、マスキング層が除去された後に実行される。
方法は、次いで、（１１１５で）基板および／またはウエハ上に酸化層を設ける。いくつかの実施態様では、（１１１５で）酸化層を設けることは、基板の露出面上に酸化層を設けることを含む。異なる実施態様は、異なるように酸化層を設けることができる。いくつかの実施態様では、酸化層は、基板および／またはウエハの表面上に酸化層（たとえば、酸化シリコン）を形成する酸化性材料（たとえば、空気、水、化学物質）に基板を暴露することによって設けられる。いくつかの実施態様では、基板は、酸化層（たとえば、熱酸化物）を形成するために、酸化環境下（たとえば、炉内）で熱に曝露され得る。いくつかの実施態様では、酸化層は、酸化環境下（たとえば、炉内）での熱への基板の第１の曝露の間に基板の第１の表面（たとえば、上面）に設けられ、次いで、酸化層は、酸化環境下（たとえば、炉内）での熱への基板の第２の曝露の間に基板の第２の表面（たとえば、底面）に設けられる。いくつかの実施態様では、酸化層は、酸化環境下（たとえば、炉内）での熱への基板の一度の曝露の間に基板の表面全体に設けられる。酸化層は、いくつかの実施態様では、ライナであり得る。
方法は、次いで、（１１２０で）基板内の少なくとも１つのビアと、インターポーザ（たとえば、基板）上の少なくとも１つの相互接続部とを設ける。いくつかの実施態様では、（１１２０で）少なくとも１つのビアを設けることは、基板内に１つまたは複数のビアを画定するために、１つまたは複数のキャビティを金属材料（たとえば、銅）で充填することを含む。１つまたは複数のビアは、酸化層がビアと基板とに間にあるように基板上に設けられる。酸化層は、ビアと基板との間の電気的絶縁を提供するように構成される。異なる実施態様は、１つまたは複数のビアを異なるように設けることができる。
いくつかの実施態様では、（１１２０で）少なくとも１つの相互接続部を設けることは、インターポーザ（たとえば、基板および／または酸化層）上に１つまたは複数の相互接続部を画定するために、１つまたは複数のキャビティを金属材料（たとえば、銅）で充填することを含む。１つまたは複数の相互接続部は、酸化層が相互接続部と基板との間にあるようにインターポーザ（たとえば、基板）上に設けられる。酸化層は、相互接続部と基板との間の電気的絶縁を提供するように構成される。異なる実施態様は、１つまたは複数の相互接続部を異なるように設けることができる。いくつかの実施態様では、少なくとも１つの相互接続部を設けることは、インターポーザの表面上に少なくとも１つの埋設された相互接続部を設けることを含み、そこでは、埋め込まれた相互接続部の少なくとも１つの領域は、露出される。
いくつかの実施態様では、（１１２０で）１つまたは複数のビア／相互接続部を設けることは、インターポーザ上にマスキング層（たとえば、パターン化マスク層）を設けることを含む。具体的には、マスキング層は、基板上にある酸化層上に設けられる。異なる実施態様は、マスキング層を設けるための異なる材料および方法を使用することができる。たとえば、マスキング層は、無電極シード層であり得る。
いくつかの実施態様では、（１１２０で）１つまたは複数のビア／相互接続部を設けることは、また、マスキング層の１つまたは複数の部分を選択的にエッチングすることを含む。異なる実施態様は、マスキング層を選択的にエッチングするための異なる方法を使用することができる。いくつかの実施態様では、リソグラフィが、１つもしくは複数のビア／相互接続部または１つもしくは複数のビア／相互接続部の部分の輪郭を画定するパターン／キャビティ（たとえば、キャビティ３０３、３０５）を形成するマスキング層を選択的にエッチングするために使用され得る。
いくつかの実施態様では、（１１２０で）１つまたは複数のビア／相互接続部を設けることは、また、パターン／キャビティ内に材料（たとえば、金属材料、導電性ペースト）を設けることを含む。材料は、インターポーザの基板内の１つまたは複数のビア／相互接続部を画定する。異なる実施態様は、材料を異なるように設けることができる。いくつかの実施態様では、材料（たとえば、金属材料）は、パターン／キャビティ内に蒸着、メッキ、および／または貼り付けられ得る。
いくつかの実施態様では、（１１２０で）１つまたは複数のビア／相互接続部を設けることは、また、酸化層と、１つまたは複数のビア／相互接続部とを有するインターポーザを残して、マスキング層を除去することを含む。いくつかの実施態様では、マスキング層を除去することは、無電極シード層を除去することを含む。
いくつかの実施態様では、（１１０５で）設けられた基板がウエハ（たとえば、ウエハ６００）であるとき、方法は、（たとえば、１１２０の後）公知の切断／ダイシング技術およびプロセスを使用して、ウエハを単一の一片のインターポーザ（たとえば、インターポーザ６０２）に切断することができる。
例示的な電子デバイス
図１２は、上述の集積回路、ダイ、またはパッケージのいずれかと統合され得る様々な電子デバイスを示す。たとえば、携帯電話１２０２、ラップトップコンピュータ１２０４、および固定位置端末１２０６は、本明細書で説明する集積回路（ＩＣ）１２００を含み得る。ＩＣ１２００は、たとえば、本明細書で説明する集積回路、ダイ、またはパッケージのうちのいずれかであり得る。図１２に示されたデバイス１２０２、１２０４、１２０６は、例にすぎない。他の電子デバイスは、限定しないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せを含むＩＣ１２００を採用することもできる。
図２、図３Ａ〜図３Ｂ、図４Ａ〜図４Ｃ、図５、図６、図７、図８、図９Ａ〜図９Ｃ、図１０、図１１、および／または図１２に示す１つまたは複数の構成要素、ステップ、特徴、および／または機能は、再配置され得、および／または、単一の構成要素、ステップ、特徴、もしくは機能に結合され得、もしくは、いくつかの構成要素、ステップ、もしくは機能で具体化され得る。追加の要素、構成要素、ステップ、および／または機能は、また、本発明から逸脱することなく追加され得る。
「例示的」という単語は、本明細書では、「例、事例、または例示として役立つ」ことを意味するために使用されている。本明細書で「例示的」として説明されている任意の実施形態または態様は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、議論された特徴、利点、または動作モードを含むことを必要としない。「結合された」という用語は、本明細書では、２つの物体間の直接または間接的な結合を指すために使用されている。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体ＡおよびＣは、それらが互いに直接物理的に接触しない場合であっても、依然として互いに結合されると考えることができる。
また、実施形態は、フローチャート、フロー図、構造図、またはブロック図として示されているプロセスとして説明され得ることに留意されたい。フローチャートは、順次プロセスとして動作を説明することができるが、動作の多くは、並列にまたは同時に実行され得る。加えて、動作の順序は、再配置され得る。プロセスは、その動作が完了すると、終了する。
本明細書に記載の本発明の様々な特徴は、本発明から逸脱することなく、異なるシステムで実現され得る。本開示の前述の態様は、単なる例であり、本発明を限定するものとして解釈されるべきではないことに留意すべきである。本開示の態様の説明は、例示的であることが意図されており、特許請求の範囲を限定することを意図されていない。そのように、本教示は、他のタイプの装置に容易に適用され得、多くの代替、変更、および変形が当業者には明らかであろう。
１００ パッケージ
１０２ はんだボール
１０４ パッケージ基板
１０６ インターポーザ
１０８ 第１のダイ
１１０ 第２のダイ
１１２ ビアおよび相互接続部
１１４ ビアおよび相互接続部
２００ 第１のインターポーザ
２０２ 基板
２０４ 酸化層
２０６ 金属層
２１０ 第２のインターポーザ
２１２ 基板
２１４ 酸化層
２１５ 絶縁層
２１６ 金属層
３０１ キャビティ
３０２ 基板
３０３ キャビティ
３０４ 酸化層
３０５ キャビティ
３０６ マスキング層
３０８ 金属層
３１２ シード層
４０１ キャビティ
４０２ 基板
４０３ キャビティ
４０４ 酸化層
４０５ キャビティ
４０６ マスキング層
４０８ 金属層
４１０ 絶縁層
４１２ シード層
５００ 第１のインターポーザ
５０２ 基板
５０４ 酸化層
５０６ 第１のビア
５０７ 第２のビア
５１０ 第２のインターポーザ
５１２ 基板
５１４ 酸化層
５１６ 第１のビア
５１７ 第２のビア
５２０ 第３のインターポーザ
５２２ 基板
５２４ 酸化層
５２５ 絶縁層
５２６ 第１のビア
５２７ 第２のビア
５３０ 第４のインターポーザ
５３２ 基板
５３４ 酸化層
５３５ 絶縁層
５３６ 第１のビア
５３７ 第２のビア
６００ ウエハ
６０２ 未切断インターポーザ
８００ インターポーザ
８０２ 基板
８０４ 酸化層
８０６ 第１の金属層
８０８ 第１の相互接続部
８１０ 第２の相互接続部
８１２ 第３の相互接続部
８１４ 第４の相互接続部
９００ インターポーザ
９０１ 第１のマスキング層
９０２ 基板
９０３ 第２のマスキング層
９０４ 酸化層
９０５ マスクキャビティ
９０６ ビア
９０７ マスクキャビティ
９０９ マスクキャビティ
９１１ マスクキャビティ
９１３ マスクキャビティ
９１５ マスクキャビティ
９１７ 基板キャビティ
９１８ 相互接続部
９１９ 基板キャビティ
９２０ 相互接続部
９２１ 基板キャビティ
９２３ 基板キャビティ
９２５ 基板キャビティ
９２６ 相互接続部
９２７ 基板キャビティ
９２８ 相互接続部
９３１ ホール
９４０ はんだボール
９４２ はんだボール
９４４ はんだボール
１０００ インターポーザ
１００１ 第１の相互接続部
１００２ 基板
１００３ 第２の相互接続部
１００４ 酸化層
１００５ 第３の相互接続部
１００６ 第１の金属層
１００７ 第４の相互接続部
１００８ 第１の絶縁層
１００９ 第１の分配層
１０１０ 第２の絶縁層
１０１１ 第２の分配層
１０１２ はんだボール
１０１４ 第３の絶縁層
１０１５ 第１の分配層
１０１６ 第４の絶縁層
１０１７ 第２の分配層
１０１８ はんだボール
１２００ 集積回路（ＩＣ）
１２０２ デバイス
１２０４ デバイス
１２０６ デバイス

Claims (32)

  1. インターポーザであって、
    基板と、
    前記基板内のビアであって、金属材料を備える、ビアと、
    前記インターポーザの第１の表面に埋設された第１の相互接続部であって、前記第１の相互接続部の第１の領域が露出されている、第１の相互接続部と、
    前記ビアと前記基板との間に配置された酸化層であって、前記酸化層がさらに前記相互接続部と前記基板との間に配置されている、酸化層とを備える、インターポーザ。
  2. 前記基板が、シリコン基板である、請求項１に記載のインターポーザ。
  3. 前記酸化層が、前記基板を熱に曝露することによって形成された熱酸化物である、請求項１に記載のインターポーザ。
  4. 前記酸化層が、前記基板の表面全体を覆っている、請求項１に記載のインターポーザ。
  5. 絶縁層をさらに備える、請求項１に記載のインターポーザ。
  6. 前記絶縁層が、ポリマー層である、請求項５に記載のインターポーザ。
  7. 前記酸化層が、前記基板の第２の表面部分を覆っている、請求項５に記載のインターポーザ。
  8. 前記インターポーザの第２の表面上の第２の相互接続部をさらに備え、前記酸化層がさらに、前記第２の相互接続部と前記基板との間にある、請求項１に記載のインターポーザ。
  9. 前記インターポーザが、プリント回路基板（ＰＣＢ）と少なくとも１つのダイとの間に配置されるように構成されている、請求項１に記載のインターポーザ。
  10. 前記酸化層が、前記ビアと前記基板との間の電気的絶縁を提供するように構成されている、請求項１に記載のインターポーザ。
  11. 前記インターポーザが、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている、請求項１に記載のインターポーザ。
  12. 装置であって、
    基板と、
    前記基板内のビアであって、金属材料を備える、ビアと、
    前記装置の第１の表面に埋設された第１の相互接続部であって、前記第１の相互接続部の第１の領域が露出されている、第１の相互接続部と、
    前記ビアと前記基板との間の電気的絶縁のための手段であって、前記電気的絶縁のための手段がさらに、前記第１の相互接続部と前記基板との間にある、電気的絶縁のための手段とを備える、装置。
  13. 前記基板が、シリコン基板である、請求項１２に記載の装置。
  14. 前記電気的絶縁のための手段が、前記基板を熱に曝露することによって形成された熱酸化物である酸化層を備える、請求項１２に記載の装置。
  15. 前記電気的絶縁のための手段が、前記基板の表面全体を覆っている酸化層を備える、請求項１２に記載の装置。
  16. 前記電気的絶縁のための手段が、酸化層と絶縁層とを備える、請求項１２に記載の装置。
  17. 前記絶縁層が、ポリマー層である、請求項１６に記載の装置。
  18. 前記酸化層が、前記基板の第２の表面部分を覆っている、請求項１６に記載の装置。
  19. 前記装置の第２の表面上の第２の相互接続部をさらに備え、酸化層がさらに、前記第２の相互接続部と前記基板との間にある、請求項１２に記載の装置。
  20. 前記装置が、プリント回路基板（ＰＣＢ）と少なくとも１つのダイとの間に配置されるように構成されているインターポーザである、請求項１２に記載の装置。
  21. 前記装置が、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている、請求項１２に記載の装置。
  22. インターポーザを設けるための方法であって、
    基板を設けるステップと、
    前記基板上に酸化層を設けるステップと、
    前記基板内にビアを設けるステップであって、前記ビアが金属材料を備え、前記ビアが、前記酸化層が前記ビアと前記基板との間にあるように前記基板内に設けられる、ステップと、
    第１の相互接続部が前記インターポーザの第１の表面に埋設され、前記酸化層が前記第１の相互接続部と前記基板との間にあるように、前記基板内に前記第１の相互接続部を設けるステップであって、前記第１の相互接続部の第１の領域が露出されている、ステップとを含む、方法。
  23. 前記基板が、シリコン基板である、請求項２２に記載の方法。
  24. 前記酸化層が、前記基板を熱に曝露することによって形成された熱酸化物である、請求項２２に記載の方法。
  25. 前記酸化層が、前記基板の表面全体を覆っている、請求項２２に記載の方法。
  26. 絶縁層を設けるステップをさらに含む、請求項２２に記載の方法。
  27. 前記絶縁層が、ポリマー層である、請求項２６に記載の方法。
  28. 前記絶縁層を設けるステップが、前記酸化層上に前記絶縁層を設けるステップを含む、請求項２６に記載の方法。
  29. 第２の相互接続部が前記基板の第２の表面に埋設され、前記酸化層が前記第２の相互接続部と前記基板との間にあるように前記基板内に前記第２の相互接続部を設けるステップをさらに含む、請求項２２に記載の方法。
  30. 前記インターポーザが、プリント回路基板（ＰＣＢ）と少なくとも１つのダイとの間に配置されるように構成されている、請求項２２に記載の方法。
  31. 前記酸化層が、前記ビアと前記基板との間の電気的絶縁を提供するように構成されている、請求項２２に記載の方法。
  32. 前記インターポーザが、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれている、請求項２２に記載の方法。
JP2016507607A 2013-04-11 2014-04-08 酸化層を備える低コストインターポーザ Pending JP2016514909A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/861,086 US20140306349A1 (en) 2013-04-11 2013-04-11 Low cost interposer comprising an oxidation layer
US13/861,086 2013-04-11
PCT/US2014/033329 WO2014168946A1 (en) 2013-04-11 2014-04-08 Low cost interposer comprising an oxidation layer

Publications (1)

Publication Number Publication Date
JP2016514909A true JP2016514909A (ja) 2016-05-23

Family

ID=50686219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016507607A Pending JP2016514909A (ja) 2013-04-11 2014-04-08 酸化層を備える低コストインターポーザ

Country Status (6)

Country Link
US (1) US20140306349A1 (ja)
EP (1) EP2984679A1 (ja)
JP (1) JP2016514909A (ja)
KR (1) KR20150140334A (ja)
CN (1) CN105122449A (ja)
WO (1) WO2014168946A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019068054A (ja) * 2017-09-29 2019-04-25 インテル コーポレイション 集積回路基板と生産方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502469B2 (en) * 2014-10-29 2016-11-22 Qualcomm Incorporated Electrically reconfigurable interposer with built-in resistive memory
US10615111B2 (en) * 2014-10-31 2020-04-07 The Board Of Trustees Of The Leland Stanford Junior University Interposer for multi-chip electronics packaging
US11017934B2 (en) * 2016-12-09 2021-05-25 Cyntec Co., Ltd. Electronic module
US11605576B2 (en) * 2019-06-25 2023-03-14 Semiconductor Components Industries, Llc Via for semiconductor devices and related methods

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661901A (en) * 1995-07-10 1997-09-02 Micron Technology, Inc. Method for mounting and electrically interconnecting semiconductor dice
JP4010881B2 (ja) * 2002-06-13 2007-11-21 新光電気工業株式会社 半導体モジュール構造
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP2006173491A (ja) * 2004-12-17 2006-06-29 Fujitsu Ltd 半導体装置およびその製造方法
JP4716819B2 (ja) * 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
US8324028B2 (en) * 2006-12-01 2012-12-04 Infineon Technologies Ag Assembly comprising a support element and a chip, support element, method for shielding, and method for protecting
JP5730654B2 (ja) * 2010-06-24 2015-06-10 新光電気工業株式会社 配線基板及びその製造方法
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5613620B2 (ja) * 2011-05-27 2014-10-29 新光電気工業株式会社 配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019068054A (ja) * 2017-09-29 2019-04-25 インテル コーポレイション 集積回路基板と生産方法
JP7420468B2 (ja) 2017-09-29 2024-01-23 インテル コーポレイション 集積回路基板と生産方法

Also Published As

Publication number Publication date
US20140306349A1 (en) 2014-10-16
WO2014168946A1 (en) 2014-10-16
CN105122449A (zh) 2015-12-02
KR20150140334A (ko) 2015-12-15
EP2984679A1 (en) 2016-02-17

Similar Documents

Publication Publication Date Title
US8198726B2 (en) Through-hole electrode substrate and method of manufacturing the same
TWI343766B (en) Printed circuit board
US9159670B2 (en) Ultra fine pitch and spacing interconnects for substrate
WO2014192270A1 (ja) 貫通電極付き配線基板、その製造方法及び半導体装置
TW201532222A (zh) 具有突出凸塊墊之半導體裝置與其形成方法
JP2016514909A (ja) 酸化層を備える低コストインターポーザ
JP6021441B2 (ja) 半導体装置
KR101831643B1 (ko) 표면 상호 연결부 및 무전해 충진물을 포함하는 캐비티를 포함하는 패키지 기판
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
TW201233276A (en) Method of manufacturing electronic component embedded rigid-flexible printed circuit board
JP2007208209A (ja) 半導体装置及びその製造方法
JP2018078133A (ja) コイル内蔵ガラス基板およびビルドアップ基板
JP2007263650A (ja) 電気信号測定用治具およびその製造方法
JP2011142291A (ja) 半導体パッケージ及び半導体パッケージの製造方法
US20050001320A1 (en) Semiconductor device, stacked semiconductor device, methods of manufacturing them, circuit board, and electronic instrument
JP2010205921A (ja) 半導体装置および半導体装置の製造方法
US10008442B2 (en) Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used
JP2009004648A (ja) 配線基板
CN104392937A (zh) 增加bbul封装中的i/o密度和降低层数的方法
TW201921590A (zh) 具有保留互連部分之精細節距及間隔互連
KR101243304B1 (ko) 인터포저 및 그의 제조 방법
JP2009016806A (ja) 埋め込みパターン基板及びその製造方法
JP6120964B2 (ja) 半導体装置およびその製造方法
TWI558284B (zh) 電路板元件與其製造方法
JP2001021587A (ja) 検査プローブとその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151014