JP7420468B2 - 集積回路基板と生産方法 - Google Patents

集積回路基板と生産方法 Download PDF

Info

Publication number
JP7420468B2
JP7420468B2 JP2018157185A JP2018157185A JP7420468B2 JP 7420468 B2 JP7420468 B2 JP 7420468B2 JP 2018157185 A JP2018157185 A JP 2018157185A JP 2018157185 A JP2018157185 A JP 2018157185A JP 7420468 B2 JP7420468 B2 JP 7420468B2
Authority
JP
Japan
Prior art keywords
substrate
height
range
region
provides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018157185A
Other languages
English (en)
Other versions
JP2019068054A (ja
Inventor
エヌ． マネパッリ ラフル
ガネサン コウシク
アーラン ウォール マーセル
ピエタムバラム シュリニヴァス
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2019068054A publication Critical patent/JP2019068054A/ja
Application granted granted Critical
Publication of JP7420468B2 publication Critical patent/JP7420468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

集積回路では、基板は複数のトレース（ｔｒａｃｅｓ）とビア（ｖｉａｓ）を含み、ビアは少なくとも幾つかのトレースの間の垂直接続を形成する。回路の性能に影響する１つの要因は、基板中のトレースの密度である。しかし、幾つかの基板製造技術では、ビアやキャプチャーパッドにより実現可能なトレースの密度が限定される。それゆえ、トレース密度が高い基板を開発および生産することが望ましい。
図面は、必ずしもスケール通りに描かれていないが、同様の数字は、いくつかの図を通して実質的に同様の構成要素を表す。異なる接尾辞を有する同様の数字は、実質的に同様の構成要素の異なる例を表すことがある。これらの図は、概して、本明細書で説明する様々な実施形態を、限定としてではなく例示として示す。
様々な実施形態による集積回路パッケージアセンブリを示す概略図である。
様々な実施形態による、図１の集積回路パッケージアセンブリの基板を示す概略断面図である。
様々な実施形態による伝送ラインを示す概略図である。
様々な実施形態による、図３の伝送ラインを上から見たところを示す概略図である。
様々な実施形態による、基板内にある図４の伝送ラインを示す概略図である。
様々な実施形態による、図２の基板を生産する方法を示す概略図である。
様々な実施形態による電子システムを示すブロック図である。
開示する主題の実施形態を詳細に参照する。これらの実施形態の例は添付した図面に部分的に示した。開示する主題を請求項と併せて説明するが、言うまでもなく例示される主題は請求項を、開示する主題に限定することを意図するものではない。
本明細書を通じて、範囲形式で表現された値は、範囲の限界として明示的に記載された数値だけでなく、その範囲に含まれる個々の数値または部分範囲（ｓｕｂ－ｒａｎｇｅｓ）のすべてを、あたかも各数値および下位範囲が明示的に記載されているかのように含むように、柔軟に解釈すべきである。例えば、「約０．１％ないし約５％」または「約０．１％ないし５％」という範囲は、約０．１％ないし約５％の範囲だけでなく、個々の値（例えば、１％、２％、３％、および４％）、および部分範囲（例えば、０．１％ないし０．５％、１．１％ないし２．２％、３．３％ないし４．４％）もその示された範囲内に含むと解釈しなければならない。「約ＸないしＹ」という文は、特に明記しない限り、「約Ｘないし約Ｙ」と同じ意味である。同様に、「約Ｘ、Ｙ、または約Ｚについて」という記載は、特に断らなければ、「約Ｘ、約Ｙ、または約Ｚ」と同じ意味である。
本明細書では、「ａ」、「ａｎ」、または「ｔｈｅ」という用語は、文脈上明確に指示されていない限り、１つまたは複数を含むものとして使用される。用語「または」は、他に指示がない限り、非排他的な「または」を指すものとして使用される。「ＡおよびＢの少なくとも１つ」という文言は、「Ａ、ＢまたはＡおよびＢ」と同じ意味を有する。さらに、言うまでもなく、本明細書で使用される表現および用語は、他に定義されていない限り、説明のみを目的とするものであり、限定するものではない。セクションの見出しの使用は、その文書の読解を助けることを目的としており、限定するものとして解釈してはならない。セクションの見出しに関連する情報は、そのセクションの中または外に記載されていることがある。
本明細書に記載の方法では、時間的または操作的シーケンスが明示的に記載されている場合を除いて、本開示の原理から逸脱することなく、ステップは任意の順序で実行され得る。さらに、指定されたステップは、別々に実行されることが請求項に明示的に記載されていなければ、並行して実行されてもよい。例えば、請求項に記載された、Ｘを実行するステップとＹを実行するステップとは、一度の動作で同時に実行することができ、結果として生じるプロセスは、請求項に記載されたプロセスの文字通りの範囲内に収まる。
本明細書で使用される「約」という用語は、例えば、記載された値または記載された範囲の限界の１０％以内、５％以内、または１％以内などの値または範囲における変化の程度を可能にし、記載された値または範囲そのものを含んでもよい。
本明細書で使用する「実質的に」という用語は、少なくとも約５０％、６０％、７０％、８０％、９０％、９５％、９６％、９７％、９８％、９９％、９９．５％、９９．９％、９９．９９％、または少なくとも約９９．９９９％以上、または１００％などのマジョリティを指す。
図１は、幾つかの実施形態による例示的な集積回路（ＩＣ）パッケージアセンブリを示す概略断面図である。幾つかの実施形態では、ＩＣパッケージアセンブリ１００は、パッケージ基板１２１と電気的及び／又は物理的に結合した一以上のダイ（以下、「ダイ１０２」と呼ぶ）を含む。幾つかの実施形態では、図から分かるように、パッケージ基板１２１は回路板１２２と電気的に結合していてもよい。
ダイ１０２は、相補的金属酸化物半導体（ＣＭＯＳ）デバイスの形成に関連して用いられ得薄膜デポジション、リソグラフィ、エッチングなどの半導体製造手法を用いて、半導体材料（例えば、シリコン）により製造されるディスクリート製品を表す。幾つかの実施形態では、ダイ１０２は、プロセッサ、メモリ、ＳｏＣまたはＡＳＩＣであって、これらを含んでいても、これらの一部であってもよい。
幾つかの実施形態では、アンダーフィル材料１０８（「封入剤」と呼ぶこともある）が、ダイ１０２とパッケージ基板１２１との間に配置され、接着を促進し、及び／又はダイ１０２とパッケージ基板１２１の機能（ｆｅａｔｕｒｅｓ）を保護することもある。アンダーフィル材料１０８は、電気的絶縁材料によりなり、図から分かるように、ダイ１０２及び／又はダイレベル相互接続構造１０６の少なくとも一部を封入することができる。幾つかの実施形態では、アンダーフィル材料１０８は、ダイレベル相互接続構造１０６と直接接触している。
ダイ１０２は、例えば、図示したように、フリップチップ構成でパッケージ基板１２１と直接結合していることを含む、幅広い好適な構成により、パッケージ基板１２に取り付けられてもよい。フリップチップ構成では、アクティブ回路を含むダイ１０２のアクティブ側Ｓ１は、ダイ１０２をパッケージ基板１２１と電気的に結合させるバンプ、ピラー（ｐｉｌｌａｒｓ）その他の好適な構成などのダイレベル相互接続構造１０６を用いて、パッケージ基板１２１の表面に取り付けられる。図から分かるように、ダイ１０２のアクティブ側Ｓ１はトランジスタデバイスを含んでもよく、インアクティブ側Ｓ２はアクティブ側Ｓ１に対向して配置されてもよい。フリップチップ構成以外の構成も可能である。
ダイ１０２は、一般的に、半導体基板１０２ａと、一以上のデバイスレイヤ（以下、「デバイスレイヤ１０２ｂ」と呼ぶ）と、一以上の相互接続レイヤ（以下、「相互接続レイヤ１０２ｃ」と呼ぶ）とを含む。半導体基板１０２ａは、幾つかの実施形態では、例えば、シリコンなどのバルク半導体材料より実質的にできていてもよい。デバイスレイヤ１０２ｂは、半導体基板１０２ａ上で、トランジスタデバイスなどのアクティブデバイスが形成される領域を表す。デバイスレイヤ１０２ｂは、例えば、トランジスタデバイスのチャネルボディ及び／又はソース／ドレイン領域などの構造を含んでいてもよい。相互接続レイヤ１０２ｃは、デバイスレイヤ１０２ｂのアクティブデバイスとの間で電気信号をルーティング（ｒｏｕｔｅ）するように構成された相互接続構造を含んでもよい。例えば、相互接続レイヤ１０２ｃは、電気的ルーティング及び／又はコンタクトを提供するトレンチ及び／又はビアを含んでいてもよい。
幾つかの実施形態では、ダイレベル相互接続構造１０６は、ダイ１０２とその他の電気デバイスとの間で電気信号をルーティング（ｒｏｕｔｅ）するように構成されていてもよい。電気信号は、例えば、ダイ１０２の動作に関連して使用される入出力（Ｉ／Ｏ）信号及び／又はパワー／グランド信号を含んでいてもよい。幾つかの実施形態では、ダイレベル相互接続構造１０６は、本明細書で説明する手法により形成されるはんだバンプを含み得る。
幾つかの実施形態では、パッケージ基板１２１は、例えば、Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ（ＡＢＦ）などのコア及び／又は積層（ｂｕｉｌｄ－ｕｐ）レイヤを有するエポキシベースのラミネート基板である。幾つかの実施形態では、パッケージ基板１２１は、例えば、好適なＰＣＢ技術を用いて形成されるプリント回路板（ＰＣＢ）などの回路板であってもよい。他の実施形態では、パッケージ基板１２１は、例えば、ガラス、セラミックまたは半導体材料から形成された基板を含む、その他の好適なタイプの基板を含み得る。
パッケージ基板１２１は、ダイ１０２との間で電気信号をルーティング（ｒｏｕｔｅ）するように構成された電気的ルーティング機能を含み得る。電気的ルーティング機能は、例えば、パッケージ基板１２１の一以上の表面に配置されたパッド１１０／１１４、トレース１１４Ａ及びビア１１６を含み、及び／又は例えばトレンチ、ビア、又はパッケージ基板１２１を通して電気信号をルーティング（ｒｏｕｔｅ）するトレース１１４などのその他の相互接続構造などの内部ルーティング機能を含んでもよい。例えば、幾つかの実施形態では、パッケージ基板１２１は、ダイ１０２の各ダイレベル相互接続構造１０６を受け入れるように構成されたパッド（図示せず）などの電気的ルーティング機能を含んでいてもよい。
回路板１２２は、エポキシラミネートなどの電気的絶縁材料よりなるプリント回路板（ＰＣＢ）であってもよい。例えば、回路板１２２は、例えば、ポリテトラフルオロエチレン、Ｆｌａｍｅ Ｒｅｔａｒｄａｎｔ ４（ＦＲ－４）、ＦＲ－１、コットンペーパーなどのフェノール綿紙材料、ＣＥＭ－１、ＣＥＭ－３またはエポキシ樹脂プリプレグを使用して一緒に積層された織りガラス材料などのエポキシ材料などの材料よりなる電気的絶縁レイヤを含む。トレース、トレンチまたはビアなどの相互接続構造１０６は、電気的絶縁レイヤを通って形成され、回路板１２２を通ってダイ１０２の電気信号をルーティングしてもよい。回路板１２２は、他の実施形態では、その他の好適な材料よりできていてもよい。幾つかの実施形態では、回路板１２２はマザーボードである。
例えば、はんだボール１１２やバンプなどのパッケージレベル相互接続は、パッケージ基板１２１上の及び／又は回路板１２２上の一以上のパッド（以下、「パッド１１０」と呼ぶ）に結合され、パッケージ基板１２１と回路板１２２との間で電気信号をさらにルーティングするように構成された、対応するはんだジョイント（ｓｏｌｄｅｒ ｊｏｉｎｔｓ）を形成することもできる。パッド１１０は、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）及びこれらの組み合わせを含む金属などの任意の好適に電気的導体材料よりできていてもよい。他の実施形態では、パッケージ基板１２１を回路板１２２と物理的及び／又は電気的に結合するその他の好適な技術を用いてもよい。
幾つかの実施形態では、回路板１２２は、回路板１２２の一以上の表面上を、及び／又は回路板１２２を通して、電気信号をルーティングする一以上のトレース１１４を含んでいてもよい。一以上のトレース１１４は、様々な実施形態では、本明細書で説明する技術により形成される銅トレースを含んでいてもよい。
ＩＣパッケージアセンブリ１００は、他の実施形態では、例えば、フリップチップ及び／又はワイヤーボンディング構成、インターポーザー、システムインパッケージ（ＳｉＰ）を含むマルチチップパッケージ、及び／又はパッケージオンパッケージ（ＰｏＰ）構成の好適な組み合わせを含む、幅広い好適な他の構成を含んでいてもよい。他の実施形態では、ＩＣパッケージアセンブリ１００のダイ１０２とその他のコンポーネントとの間の電気信号をルーティングするその他の好適な技術が使われても良い。
図１に示すように、トレース１１４などの導体要素は、少なくとも部分的に、誘電体材料中に埋め込まれている。これは図２にさらに示されている。図２は、基板１２１中に埋め込まれたトレース１１４のレイヤ２００を示す概略断面図である。基板１２１は、Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ（ＡＢＦ）などの好適な積層誘電膜物質２１０を含んでいてもよい。どんな絶縁材料が使われても、（例えば、エポキシや二酸化ケイ素の）残余材料（ｂａｌａｎｃｅ ｍａｔｅｒｉａｌ）を有するエポキシベースレジンであって、絶縁レイヤ２１０の約２０ｗｔ％ないし約９５ｗｔ％、絶縁レイヤ２１０の約９０ｗｔ％ないし約９５ｗｔ％、絶縁レイヤ２１０の５０ｗｔ％、５５、６０、６５、７０、７５、８０、８５、９０又は９５ｗｔ％より少ない、等しい、またはより多い範囲にあってもよい。図では単一レイヤとなっているが、絶縁レイヤ２１０は絶縁材料の複数の個別レイヤを含んでいてもよい。絶縁レイヤ２１０が複数の個別レイヤを含む例では、絶縁材料の個別レイヤは、異なる雑円材料を含んでいても、同じ絶縁材料を含んでいてもよい。
本明細書で説明するように、トレース１１４は、金属またはその合金などの導電性材料を含む。図示のように、導電性材料は金属である。金属は、導電性材料の約５０ｗｔ％ないし約１００ｗｔ％、導電性材料の約９５ｗｔ％ないし約１００ｗｔ％、約５０ｗｔ％、約５５ｗｔ％、約６０ｗｔ％、６５、７０、７５、８０、８５、９０、９５または約１００ｗｔ％より少ない、等しい、または多い範囲にあってもよい。図１に示したように、金属は銅である。
図２は基板１２１の概略断面図である。図示のように、基板１２１はトレースまたは金属伝送ライン１１４Ａ、１１４Ｂ及び１１４Ｃを含む。トレース１１４Ａは、ビア１１６を確定する第１領域と、第２領域とを含み、第２領域は電気信号をｘまたはｙ方向に搬送する。ビア１１６はｚ方向に突き出る。ビア１１６は第１端１１８と第２端１２０とを有する。第２端１２０は他のトレース（図示せず）と、またはダイ１０２（図示せず）と接続されたはんだボールと、電気的に連通していてもよい。
図３は、絶縁レイヤ２１０から絶縁されたトレース１１４Ａの、図１に対して９０°回転した概略的側面図である。図４は伝送ライン１１４Ａの概略的上面図である。図２ないし図４に示したように、ビア１１６とトレース１１４Ａ、１１４Ｂまたは１１４Ｃは、ｚ軸方向の高さ及びｘ軸またはｙ軸方向の幅が異なる。例えば、図２を参照して示すように、ビア１１６は第１の高さＨ１を有する。トレース１１４Ｂは、ビア１１６に隣接し、第１の高さとは異なる第２の高さＨ２を有する。トレースの第２の領域１１４Ａは、図３と図４に示したが、第２の高さＨ２にほぼ等しい高さを有する。限定ではないが、第１の高さは、約２μｍないし約３０μｍ、約１５μｍないし約２０μｍ、約２μｍ、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、または３０μｍより低い、等しい、または高い範囲にあってもよい。限定ではなく、第２の高さは、２μｍないし約１５μｍ、約８μｍないし約１３μｍ、約２μｍ、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、または１５μｍより低く、等しく、またはより高い範囲にあってもよい。互いに比較して、第１の高さは、第２の高さより約１．５倍ないし４倍大きくても良く、第２の高さより約２倍ないし約４倍大きくてもよく、第２の高さより大きい割合が約１．５、１．６、１．７、１．８、１．９、２．０、２．１、２．２、２．３、２．４、２．５、２．６、２．７、２．８、２．９、３．０、３．１、３．２、３．３、３．４、３．５、３．６、３．７、３．８、３．９、または４．０倍より少なく、等しく、または大きくてもよい。
限定ではないが、ビア１１６のｘ方向またはｙ方向の第１の幅Ｗ１は、約１５μｍないし約４０μｍであっても、約２５μｍないし約３５μｍであっても、約１５μｍ、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６、２７、２８、２９、３０、３１、３２、３３、３４、３５、３６、３７、３８、３９、または４０μｍより小さく、等しく、又は大きい範囲にあってもよい。また、限定ではないが、隣接するトレース１１４Ｂの、またはトレースの第２の領域１１４Ａのｘ方向またはｙ方向の第２の幅Ｗ２は、約２μｍないし約２０μｍ、約１１μｍないし約１５μｍ、約２μｍ、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、または２０μｍより小さい、等しい、又は大きい範囲にあってもよい。互いに比較して、第１の幅は、第２の幅より約１．５倍ないし４倍大きくても良く、第２の幅より約２倍ないし約４倍大きくてもよく、第２の幅より大きい割合が約１．５、１．６、１．７、１．８、１．９、２．０、２．１、２．２、２．３、２．４、２．５、２．６、２．７、２．８、２．９、３．０、３．１、３．２、３．３、３．４、３．５、３．６、３．７、３．８、３．９、または４．０倍より少なく、等しく、または大きくてもよい。ビア１１６は第２の導電性レイヤのトレースに接続されてもよい。
図２、３及び４に示したように、ビア１１６は一定の断面形状を有する。形状は任意の好適な形状であってもよい。好適な形状の非限定的な例は、円、楕円、三角形、正方形、長方形、五角形、六角形、七角形、及び八角形が含まれる。形状の選択にかかわらず、ビア１１６はｚ方向でほぼテーパーのないプロフィールを有している。先細りしていない形状は、ビア１１６を形成するために、誘電体レイヤ２１０がレーザードリルされていないことに起因し得る。これにより、ビア１１６が「自己整列ビア（ｓｅｌｆ－ａｌｉｇｎｅｄ ｖｉａ）」となるとの利益が得られる。本明細書で用いられるように、「自己整列ビア」との用語は、直径がビアより大きいビアキャプチャパッドに配置されないビアを指す。ビアがレーザードリルで又はリソグラフィで確成される幾つかの基板製造方法では言うまでもないが、ビアがパッドに完全におさまり、レーザー／リソグラフィの公差に適応することができるようにキャプチャーパッドが形成される。幾つかの非限定的な例では、キャプチャーパッドは、ビアの最小直径より２０μｍないし３０μｍ大きくないとならない可能性がある。しかし、ビア１１６は一定の断面形状を有し、レーザードリルやリソグラフィパターニングを使う方法により形成されていないので、ビア１１６の最小直径より大きいキャプチャーパッドは必要ない。そのため、ビア１１６がある場合、ビア１１６の最小直径はトレース１１４の直径または幅と同じである。ビア１１６のどの部分もキャプチャーパッドとして機能する部分を含むと考えられる限り、その間にインターフェースは無い。すなわち、ビア１１６はモノリシック構造である。
幾つかの実施形態では、これは、ビアキャプチャパッドを有する対応する基板と比較して、構造１２１が高いトレース密度を有する点で有利である。一例として、図５は基板１２１の部分上面図である。図示したように、トレース１１４Ｂと１１４Ｄは迂回している。オーバーサイズのビアキャプチャパッドが無いので、トレース１１４Ｂと１１４Ｄはビア１１６にさらに近く、そのため別のトレース１１４のためのスペースが空いている。そのため、基板１２１には、より多くのトレース１１４と、それゆえ多くの入出力密度があり得る。
図６は基板１２１を形成する方法２００を示す概略図である。動作２０２において、誘電体レイヤ２１０上に、電気めっき銅トレースとビアのシードレイヤとして機能する電気メッキ銅レイヤが形成される。幾つかの実施形態では、シードレイヤはスパッタリングされてもよい。操作２０８において、誘電体レイヤ２１０上にシードレイヤ２０４がデポジションされた後、シードレイヤ上に感光性のドライフィルムレジストが形成される。これはリソグラフィプロセスを用いてシードレイヤ２０４上に開口を確成するようにパターニングされる。幾つかの実施形態では、ＤＦＲ部２０６Ａ－２０６Ｄは、他の幾つかのプロセスにより、積層され、デポジションされ、エッチングされ、及び／又は形成されてもよい。幾つかの実施形態では、ＤＦＲ部２０６Ａ－２０６Ｄは、シードレイヤ２０４上に積層され、次いでマスクされ感光されてもよい。パッド１１４Ａ、ビア１１６及びトレース１１４Ｂ－１１４ＣがＤＦＲ開口に形成されてもよい。実施形態では、パッド、ビア及びトレースは、電解メッキなどのメッキプロセスにより形成されてもよい。実施形態では、パッド１１４Ａ、ビア１１６及びトレース１１４Ｂ－１１４Ｃは銅から形成されてもよい。幾つかの実施形態では、パッド１１４Ａ、ビア１１６及びトレース１１４Ｂ－１１４Ｃは、シードレイヤ２０４と同じ材料から形成されても、異なる材料から形成されてもよい。
第２の高さｈ２を有するトレース１１４に対して第１の高さｈ１を有するビア１１６の成長の実現は、電解浴成分を制御すること、及び隣接するドライフィルムレジスト要素２０６をある距離で互いにシードレイヤ２０４上に分散を維持することにより行われ得る。パッド１１４Ａ、ビア１１６及びトレース１１４Ｂ－１１４Ｃを形成する電解メッキされる銅は、銅のソースを有する電解浴からデポジションされる。これは水に分散または溶解した成分の任意の好適な混合液を含み得る。例えば、電解銅組成物２０４は銅塩を含み得る。限定ではないが、銅塩は、電解銅組成物２０４の約２０ｗｔ％ないし７０ｗｔ％の範囲にあってもよく、電解銅組成物２０４の約５０ｗｔ％ないし約６０ｗｔ％の範囲にあってもよく、電解銅組成物２０４の約２０ｗｔ％、２５、３０、３５、４０、４５、５０、５５、６０、６５、７０ｗｔ％より少なくても、等しくても、多くてもよい。銅塩の非限定的な例には、硫酸銅、塩化銅、またはそれらの混合物がある。
電解銅浴２０４は、促進剤または抑制剤などの速度制御剤をさらに含んでもよい。速度制御剤は、電解銅組成物２０４の約２０ｗｔ％ないし７０ｗｔ％の範囲にあってもよく、電解銅組成物２０４の約２０ｗｔ％、２５、３０、３５、４０、４５、５０、５５、６０、６５、７０ｗｔ％より少なくても、等しくても、多くてもよい。速度制御添加剤は、基板の他の部分における銅金属の付着速度を増加させながら、基板の特定の部分における銅金属の付着速度を抑制することができる１つ以上の化合物を含むことができる。これは高アスペクト比特性を満たすために必要であり得る。例えば、（スーパーフィルとしても知られている）ボトムアップフィルプロセス（ｂｏｔｔｏｍ－ｕｐ ｆｉｌｌ ｐｒｏｃｅｓｓ）を用いて、（「フィールド」と呼ばれることが多い）基板表面における銅デポジション速度を抑制することにより、高アスペクト特性を満たし、一方、同時に狭いトレンチとビア内での銅デポジション速度を増大してもよい。
幾つかの例では、ある速度制御添加剤は、フィーチャ内の銅デポジション速度を増加し、一方、フィールドの銅デポジション速度を抑制する機能を有してもよい。例えば、ＰＥＧのような特定のポリマー添加剤は、アンカー剤としての金属触媒の使用のような、当該技術分野において周知の技術によってフィールドに固定され得る。固定されたポリマー添加剤により、銅がフィールドの少なくとも一部分においてデポジションされないようにし、それにより基板表面における銅デポジション速度を抑制する。フィールドにおける金属デポジションを抑制することにより、金属が狭いトレンチに入り、金属がデポジションしギャップを埋める。ポリマー添加剤は一般的に狭いトレンチやビアなどのフィーチャ内における金属デポジションを抑制するが、それは高分子量ポリマーのサイズのため、そのようなフィーチャに入るのが実質的に妨げられるからである。それゆえ、ポリマー添加剤は、上面への銅デポジションを抑制することにより、フィーチャ内の銅デポジションを増大させる。
幾つかの例では、ある速度制御添加剤を用いて、銅デポジション速度を抑制してもよく、他の速度制御添加剤を用いて、他のエリアにおける銅デポジションレートを増加してもよい。例えば、フィールドでの銅デポジション速度を抑制するために使用され得る速度制御添加剤には、これに限定されないが、ポリエチレングリコール（ＰＥＧ）、ポリプロピレングリコール（ＰＰＧ）、窒素含有複素環式または非複素環式芳香族化合物、高分子量ポリオキシアルキル型化合物、および他の高分子量ポリマーなどのポリエーテルが含まれる。さらに、主として高アスペクトフィーチャ内の銅堆積速度を増加させるために使用され得る速度制御添加剤としては、ビス（ナトリウムスルホプロピル）ジスルフィド（ＳＰＳ）、他のジスルフィド、および界面活性剤などの硫黄ベースの有機分子が挙げられるが。
幾つかの例では、高分子量ポリマーを、速度制御添加剤としてだけでなく粒度細分化添加剤として用いることもできる。例えば、幾つかの実装では、粒度細分化添加剤及び速度制御添加剤の両方として、ＰＥＧを用いても良い。
スーパーフィルを促進することに加えて、速度制御添加剤の使用により、従来のプロセスで行われるように、電解めっき浴のｐＨレベルおよび／または温度の調整に頼ることなく核形成時間（ｎｕｃｌｅａｔｉｏｎ ｔｉｍｅ）を制御することを可能にする。
電解銅組成物２０４は粒子精製添加剤をさらに含んでもよい。粒子精製添加剤（ｇｒａｉｎ ｒｅｆｉｎｉｎｇ ａｄｄｉｔｉｖｅ）は、電解銅組成物２０４の約５ｗｔ％ないし約５０ｗｔ％の範囲にあってもよく、電解銅組成物２０４の約１０ｗｔ％ないし約２０ｗｔ％の範囲にあってもよく、電解銅組成物２０４の約５ｗｔ％、１０、１５、２０、２５、３０、３５、４０、４５、または５０ｗｔ％より少なくても、等しくても、多くてもよい。粒子精製添加剤は、メッキされた銅金属の粒子サイズを小さくできる高分子量化合物であってもよい。銅の粒子サイズを小さくすることによって、トレンチギャップを塞ぐ、またはトレンチオーバーハングを形成するなどの問題を最小化しつつ、銅金属がより容易に高アスペクトのフィーチャに入り、そのフィーチャの底に到達することができる。本発明の主題の実施において、粒子精製添加剤として使用できる材料には、ポリエチレングリコール（ＰＥＧ）、エチレンジアミン、プロピオニトリル（シアン化エチルとしても知られる）、およびエチレングリコール（ＥＧ）が含まれるが、これらに限定されない。これらの物質のいくつかは、ＰＥＧのようなポリマー形態で入手可能であり、ＰＥＧ２０００、ＰＥＧ４０００、ＰＥＧ６０００などとして入手可能であり得る。本開示の実施形態によれば、粒子精製添加剤（ｇｒａｉｎ ｒｅｆｉｎｉｎｇ ａｄｄｉｔｉｖｅ）は、１，０００ないし１０，０００の範囲の分子量を有することができる。当業者には言うまでもなく、めっきされた銅金属の粒径を減少させることができる別の高分子量化合物を使用することができる。
いくつかの例では、電解銅組成物２０４は緩衝剤をさらに含んでもよい。緩衝剤（ｂｕｆｆｅｒｉｎｇ ａｇｅｎｔ）は、電解銅組成物２０４の約５ｗｔ％ないし約５０ｗｔ％の範囲にあってもよく、電解銅組成物２０４の約１０ｗｔ％ないし約２０ｗｔ％の範囲にあってもよく、電解銅組成物２０４の約５ｗｔ％、１０、１５、２０、２５、３０、３５、４０、４５、または５０ｗｔ％より少なくても、等しくても、多くてもよい。本発明の実施形態において、使用され得る緩衝剤は、エチレンジアミン四酢酸（ＥＤＴＡ）、ヒドロキシエチレンジアミン三酢酸（ＨＥＤＴＡ）、ロッシェル塩（酒石酸カリウムナトリウムとしても知られる）、有機酸（例えば、クエン酸、酒石酸など）、クエン酸アンモニウム、乳酸塩、トリエタノールアミン（ＴＥＡ）、エチレンジアミンなどが挙げられる。ここで言及されていない別の緩衝剤も同様に使用することができる。
いくつかの例では、電解銅組成物２０４は浴安定剤（ｂａｔｈ ｓｔａｂｉｌｉｚｉｎｇ ａｇｅｎｔ）をさらに含んでもよい。浴安定剤（ｂａｔｈ ｓｔａｂｉｌｉｚｉｎｇ ａｇｅｎｔ）は、電解銅組成物２０４の約５ｗｔ％ないし約５０ｗｔ％の範囲にあってもよく、電解銅組成物２０４の約１０ｗｔ％ないし約２０ｗｔ％の範囲にあってもよく、電解銅組成物２０４の約５ｗｔ％、１０、１５、２０、２５、３０、３５、４０、４５、または５０ｗｔ％より少なくても、等しくても、多くてもよい。いくつかの例では、浴安定剤は、比較的長い核形成時間を有する電解めっきプロセスのための望ましくない亜酸化銅粒子の形成に対して浴を安定化させることができる１つ以上の化合物を含むことができる。長い核形成時間は、高アスペクト比のフィーチャを完全に満たすのに役立つ。いくつかの実施形態では、浴安定剤は、鏡面めっき表面を生成するレベリング剤としてさらに機能することができる。いくつかの例では、使用され得る浴安定剤には、チオ尿素、ジピリジル、メルカプトベンゾチアゾール（ＭＢＴ）、ベンゾトリアゾール、Ｊａｎｕｓ Ｇｒｅｅｎ Ｂ（ＪＧＢ）、シアン化物、五酸化バナジウム（Ｖ２Ｏ５）、及び一定の高分子量ポリマーが含まれ得るが、限定ではない。
本明細書で説明するように、第２の高さｈ２を有するトレース１１４に対して第１の高さｈ１を有するビア１１６の成長の実現は、電解浴成分を制御すること、及び隣接するドライフィルムレジスト要素２０６をある距離で互いにシードレイヤ２０４上に分散を維持することにより行われ得る。例えば、図示したように、ドライフィルムレジスト要素２０６Ａおよび２０６Ｂは第１の距離ｄ１で離間され、ドライフィルムレジスト要素２０６Ａおよび２０６Ｃは第２の距離ｄ２で離間される。第１の距離は第２の距離よりも大きい。非限定的な例として、第１の距離は、約１５μｍないし約４０μｍ、約２５μｍないし約３５μｍ、約１５μｍ、約２０μｍ、約２５μｍ、約３０μｍ、約３５μｍ、４０μｍより小さくても、等しくても、又は長くてもよい。第２の距離は、約２μｍないし約２０μｍ、約１１μｍないし約１５μｍ、約２μｍ、約５μｍ、約１０μｍ、約１５μｍ、または約２０μｍより小さくても、等しくても、又は長くてもよい。Ｄ１は、Ｄ２より約１．２５倍ないし約１０倍大きく、約３倍ないし約６倍おおきくても、約１．２５倍、１．５０倍、１．７５倍、２、２．２５倍、２．５０倍、２．７５倍、３、３．２５、３．５、３．７５、４、４．２５、４．５０、４．７５、５、５．２５、５．５、５．７５、６、６．２５、６．５０、６．７５、７、７．２５、７．５０、７．７５、８、８．２５、８．５０、８．７５、９、９．２５、９．５０、９．７５、または１０倍大きくてもよい。言うまでもなく、ドライフィルムレジスト要素２０６Ａと２０６Ｂとの間の距離は、ビアを形成することが望ましいかどうかに応じて、ｘ方向またはｙ方向で変化し得る。ドライフィルムレジスト要素２０６Ｂと２０６Ｃとの間の距離は、同様に変化してもよい。
動作２１１において、パッド（１１４Ａ）、ビア１１６およびトレース１１４Ｂー１１４Ｃに電圧が印加されて電気めっきされる。ドライフィルムレジスト要素２０６間の距離は、高アスペクト比ビア１１６または低アスペクト比トレース１１４が形成されるか否かを少なくとも部分的に決定することができる。ドライフィルムレジスト要素２０６間の距離が大きいほど、ビア１１６のようなより高いアスペクト比（高さ対幅）になるが、ドライフィルムレジスト要素２０６間の距離が比較的短いと、トレース１１４のアスペクト比（高さ対幅）がより低くなることがある。
さらに、電解浴銅組成物は、阻害剤または促進剤の量に関して変更して、所望の高さのパッド（１１４Ａ）、ビア１１６及びトレース（１１４Ｂ－１１４Ｃ）を作ることができる。いかなる理論にも制約されずに、発明者は、所定レベルの速度制御剤を含めることにより、面積が限られたスペースに阻害部（ｉｎｈｉｂｉｔｏｒ）を選択的に生成することができる。このため、大面積よりも小面積におけるめっきが遅くなる。例えば、限定ではなく、発明者は、成長速度が異なると、促進剤副産物（ａｃｃｅｌｅｒａｔｏｒ ｂｙ－ｐｒｏｄｕｃｔ）などの速度制御剤の副産物の存在により、ビアがより高くなり、トレースがより短くなる。この副産物はめっき阻害剤として機能する。速度制御剤が少なくても、比較的狭いスペース（例えば、１３ｕｍ幅のスペース）では効率的な循環ができないので、アスペクト比（高さ対幅）が低いトレースが形成される。逆に、比較的広いスペース（例えば、２５ｕｍ幅のスペース）における比較的より効率的な循環により、阻害剤副産物がより効率的に循環し、それゆえ効果がより少なく、より多くの速度制御剤があっても、めっき中により高いアスペクト比（高さ対幅）のビアが形成される。
このように、ドライフィルムレジスト要素２０６Ａと２０６Ｂとの間には、２０６Ｂと２０６Ｃとの間より、めっき速度の違いがある。したがって、ドライフィルムレジスト要素２０６Ａと２０６Ｂとの間に確成される第１の領域における電解めっきは、ドライフィルムレジスト要素２０６Ｂと２０６Ｃとの間に確成される第２の領域における電解メッキより速く行われ得る。
動作２１２において、ドライフィルムレジスト要素２０６Ａ－２０６Ｄが除去される。ビア１１６とトレース１１４Ａ、１１４Ｂおよび１１４Ｃは任意的に粗面化（ｒｏｕｇｈ）され、接着促進剤が適用される。動作２１４において、ビア１１６とトレース１１４の上に第２の誘電体レイヤ２１６が積層される。動作２１８において、第２の誘電体レイヤ２１６の過剰な誘電体材料が、その後のルーティングレイヤ形成のために除去される。誘電体材料の除去は、（物理的または化学的）エッチング、グラインディング、またはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）により行われ得る。過剰な誘電体材料は、トレース１１４Ａを越えてＺ方向に延在する誘電体材料を指す。方法２００の動作が繰り返され、ビア１１６とトレースが追加的に形成される。
図７は、本発明の一実施形態によるシステムレベル図である。例えば、図７は、ＩＣパッケージアセンブリ１００を含む電子デバイス（例えば、システム）の一例を示す。図７を含めたのは、本発明の主題の高レベルデバイスアプリケーションの一例を示すためである。一実施形態では、システム７００は、デスクトップコンピュータ、ラップトップコンピュータ、ネットブック、タブレット、ノートブックコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、サーバ、ワークステーション、形態電話、モバイルコンピューティングデバイス、スマートフォン、インターネット機器またはその他の任意のタイプのコンピューティングデバイスを含む。幾つかの実施形態では、システム７００はシステムオンチップ（ＳＯＣ）システムである。
一実施形態では、プロセッサ７１０は一以上の処理コア７１２と７１２Ｎを有し、７１２Ｎはプロセッサ７１０中のＮ番目のプロセッサコアでを表し、ここでＮは正整数である。一実施形態では、システム７００は７１０と７０５を含む複数のプロセッサを含み、プロセッサ７０５はプロセッサ７１０のロジックと同様の又は同一のロジックを有する。幾つかの実施形態では、処理コア７１２は、命令にフェッチするプリフェッチロジックと、命令をデコードするデコードロジックと、命令を実行する命令ロジックなどを含むが、これらに限定されない。幾つかの実施形態では、プロセッサ７１０はシステム７００の命令及び／又はデータをキャッシュするキャッシュメモリ７１６を有する。キャッシュメモリ７１６は、一以上のレベルのキャッシュメモリを含む階層構造に組織化されてもよい。
幾つかの実施形態では、プロセッサ７１０はメモリコントローラ７１４を含む。メモリコントローラ７１４は、プロセッサ７１０が、揮発性メモリ７３２及び／又は不揮発性メモリ７３４を含むメモリ７３０にアクセスし通信できるようにする機能を実行する。幾つかの実施形態では、プロセッサ７１０はメモリ７３０とチップセット７２０と結合している。またプロセッサ７１０は、無線信号を送受信するように構成された任意のデバイスと通信する無線アンテナ７７８に結合されている。一実施形態では、無線アンテナ７７８は、ＩＥＥＥ８０２．１１標準及びその関連ファミリー、Ｈｏｍｅ Ｐｌｕｇ ＡＶ（ＨＰＡＶ），Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ（ＵＷＢ），Ｂｌｕｅｔｏｏｔｈ（登録商標），ＷｉＭａｘまたは任意の形式の無線通信プロトコルに従って動作するが、これに限定されない。
幾つかの実施形態では、揮発性メモリ７３２は、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＡＭＢＵＳ ＤＲＡＭ（ＲＤＲＡＭ）、及び／又はその他のタイプの任意のランダムアクセスメモリデバイスを含むが、これらに限定されない。不揮発性メモリ７３４は、相変化メモリ（ＰＣＭ）、リードオンリーメモリ（ＲＯＭ）、電気的消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）、又はその他の任意のタイプの不揮発性メモリデバイスを含むが、これに限定されない。
メモリ７３０は、情報と、プロセッサ７１０により実行される命令とを記憶する。一実施形態では、メモリ７３０は、プロセッサ７１０が命令を実行している間に、一時的変数やその他の中間情報を記憶する。例示の実施形態では、チップセット７２０はポイントツーポイント（ＰｔＰまたはＰ－Ｐ）インターフェース７１７と７２２を解してプロセッサ７１０と接続される。チップセット７２０によりプロセッサ７１０はシステム７００中の他の要素と接続され得る。本発明の幾つかの実施形態では、インターフェース７１７と７２２は、Ｉｎｔｅｌ（Ｒ） ＱｕｉｃｋＰａｔｈ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＱＰＩ）その他のＰｔＰ通信プロトコルに従って動作する。他の実施形態では、他の相互接続を用いても良い。
幾つかの実施形態では、チップセット７２０は、プロセッサ７１０、７０５Ｎ、ディスプレイデバイス７４０、及びその他のデバイス７７２、７７６、７７４、７６０、７６２、７６４、７６６、７７７などと通信するように動作可能である。またチップセット７２０は、無線信号を送受信するように構成された任意のデバイスと通信する無線アンテナ７７８に結合されている。
チップセット７２０はインターフェース７２６を介してディスプレイデバイス７４０と接続している。ディスプレイデバイス７４０は、例えば、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、陰極線管（ＣＲＴ）ディスプレイ、その他の任意の形式のビジュアルディスプレイデバイスであり得る。本発明の幾つかの実施形態では、プロセッサ７１０とチップセット７２０は単一のＳＯＣに統合される。また、チップセット７２０は、様々な要素７７４、７６０、７６２、７６４、及び７６６を相互接続する一以上のバス７５０及び７５５を接続する。バス７５０と７５５は、バスブリッジ７７２を介して共に相互接続されてもよい。一実施形態では、チップセット７２０は、インターフェース７２４及び／又は７２６、スマートＴＶ７７６、コンシューマエレクトロニクス７７７などを介して、不揮発性メモリ７６０、大規模記憶デバイス７６２、キーボード／マウス７６４、及びネットワークインターフェース７６６と結合している。
一実施形態では、大規模記憶デバイス７６２は、ソリッドステートドライブ、ハードディスクドライブ、ユニバーサルシリアルバスフラッシュメモリデバイス、またはその他の任意の形式のコンピュータデータ記憶媒体を含むがこれらに限定されない。一実施形態では、ネットワークインターフェース７６６は、イーサネット（登録商標）インターフェース、ユニバーサルシリアルバス（ＵＳＢ）インターフェース、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ） Ｅｘｐｒｅｓｓインターフェース、無線インターフェース及び／又は他の任意の好適なタイプのインターフェースを含むがこれらに限定されない任意のタイプの周知なネットワークインターフェース標準により実施される。一実施形態では、無線インターフェースは、ＩＥＥＥ８０２．１１標準及びその関連ファミリー、Ｈｏｍｅ Ｐｌｕｇ ＡＶ（ＨＰＡＶ）、Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ（ＵＷＢ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＷｉＭａｘまたは任意の形式の無線通信プロトコルに従って動作するが、これに限定されない。
図７に示すモジュールは、システム７００内の別々のブロックとして示すが、これらのブロックの幾つかにより実行される機能は、単一の半導体回路に集積されてもよいし、または二以上の別々の集積回路を用いて実施されてもよい。例えば、キャッシュメモリ７１６をプロセッサ７１０内の別のブロックとして示すが、キャッシュメモリ７１６（またはキャッシュメモリ７１６の選択された態様）は処理コア７１２に組み込まれてもよい。
ここで用いた用語と表現は、説明のためのものであって限定のためのものではなく、かかる用語と表現の利用には、図示して説明した特徴（またはその一部）のいかなる均等物も排除する意図はなく、本開示の実施形態の範囲内において様々な変更が可能であることが認識されている。したがって、言うまでもなく、本開示は、特定の実施形態および任意的特徴によって具体的に開示されているが、本明細書に開示された概念の変更および変形は、当業者によって行われることが可能であり、およびそのような変更および変形は、本開示の実施形態の範囲内にあると考えられる。
追加的実施形態
次の例示的実施形態を設け、その番号は指定された重要性のレベルを示すと解釈してはならない。
実施形態１が提供するものは、
集積回路の基板であって、
誘電体レイヤと、
ｘまたはｙ方向に延在し、前記誘電体レイヤに少なくとも部分的に埋め込まれた導電性レイヤとを有し、前記導電性レイヤは、
第１端と、対向する第２端とを有するビアであって、Ｚ方向の第１の高さと、前記第１端と前記第２端との間に一定の断面形状とを有するビアと、
前記ビアに隣接し、異なるＺ方向の前記第１の高さと第２の高さを有するトレースとを有する、基板である。
実施形態２が提供するものは、前記誘電体レイヤは誘電体材料を含む、実施形態１に記載の基板である。
実施形態３が提供するものは、前記誘電体材料は前記誘電体レイヤの約２０ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態２に記載の基板である。
実施形態４が提供するものは、前記誘電体材料は前記誘電体レイヤの約９５ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態１または３に記載の基板である。
実施形態５が提供するものは、前記誘電体材料はエポキシラミネート、ポリテトラフルオロエチレン、フェノールコットンペーパー、織りガラス、またはそれらの混合物から選択される、実施形態１ないし４いずれか一項に記載の基板である。
実施形態６が提供するものは、前記誘電体レイヤは誘電体材料の複数の個別レイヤを含む、実施形態１ないし５いずれか一項に記載の基板である。
実施形態７が提供するものは、誘電体材料の個別レイヤは異なる誘電体材料を含む、実施形態６に記載の基板である。
実施形態８が提供するものは、誘電体材料の個別レイヤは同じ誘電体材料を含む、実施形態６に記載の基板である。
実施形態９が提供するものは、導電性レイヤは金属を含む、実施形態１ないし８いずれか一項に記載の基板である。
実施形態１０が提供するものは、前記金属は前記導電性レイヤの約５０ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態９に記載の基板である。
実施形態１１が提供するものは、前記金属は前記導電性レイヤの約９５ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態９または１０いずれか一項に記載の基板である。
実施形態１２が提供するものは、前記金属は銅である、実施形態９ないし１１いずれか一項に記載の基板である。
実施形態１３が提供するものは、前記一定の断面形状は、円、楕円、三角形、正方形、長方形、五角形、六角形、七角形、及び八角形から選択される、実施形態１ないし１２いずれか一項に記載の基板である。
実施形態１４が提供するものは、前記ビアは実質的に一定の幅を有する、実施形態１ないし１３いずれか一項に記載の基板である。
実施形態１５が提供するものは、前記第１の高さは約２μｍないし約３０μｍの範囲にある、実施形態１ないし１４いずれか一項に記載の基板である。
実施形態１６が提供するものは、前記第１の高さは約１５μｍないし約２０μｍの範囲にある、実施形態１ないし１５いずれか一項に記載の基板である。
実施形態１７が提供するものは、ｘまたはｙ方向のビアの幅は約１５μｍないし約４０μｍの範囲にある、実施形態１ないし１６いずれか一項に記載の基板である。
実施形態１８が提供するものは、ｘまたはｙ方向のビアの幅は約２５μｍないし約３５μｍの範囲にある、実施形態１ないし１７いずれか一項に記載の基板である。
実施形態１９が提供するものは、前記第２の高さは約２μｍないし約１５μｍの範囲にある、実施形態１ないし１８いずれか一項に記載の基板である。
実施形態２０が提供するものは、前記第２の高さは約８μｍないし約１３μｍの範囲にある、実施形態１ないし１９いずれか一項に記載の基板である。
実施形態２１が提供するものは、ｘまたはｙ方向のトレースの幅は約２μｍないし約２０μｍの範囲にある、実施形態１ないし２０いずれか一項に記載の基板である。
実施形態２２が提供するものは、ｘまたはｙ方向のトレースの幅は約１１μｍないし約１５μｍの範囲にある、実施形態１ないし２１いずれか一項に記載の基板である。
実施形態２３が提供するものは、前記第１の高さは前記第２の高さより約１．５倍ないし約４倍大きい範囲にある、実施形態１ないし２２いずれか一項に記載の基板である。
実施形態２４が提供するものは、前記ビアの幅は前記トレースの幅より約１．５倍ないし約４倍大きい範囲にある、実施形態１ないし２３いずれか一項に記載の基板である。
実施形態２５が提供するものは、ビアに結合した第２のトレースを含む第２の導電性レイヤをさらに有する、実施形態１ないし２４いずれか一項に記載の基板である。
実施形態２６が提供するものは、
集積回路の基板であって、
誘電体レイヤと、
金属伝送ラインであって、
ｘまたはｙ方向の第１の幅と、ｚ方向の第１の高さとを有する第１の領域と、
ｘまたはｙ方向の第２の幅と、ｚ方向の第２の高さとを有する第２の領域とを有し、
前記第１の高さは前記第２の高さより大きく、前記第１の領域はｚ方向で一定の断面形状を有する、基板である。
実施形態２７が提供するものは、前記誘電体レイヤは誘電体材料を含む、実施形態２６に記載の基板である。
実施形態２８が提供するものは、前記誘電体材料は前記誘電体レイヤの約２０ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態２７に記載の基板である。
実施形態２９が提供するものは、前記誘電体材料は前記誘電体レイヤの約９５ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態２７または２８いずれか一項に記載の基板である。
実施形態３０が提供するものは、前記誘電体材料はエポキシラミネート、ポリテトラフルオロエチレン、フェノールコットンペーパー、織りガラス、またはそれらの混合物から選択される、実施形態２６ないし２９いずれか一項に記載の基板である。
実施形態３１が提供するものは、前記誘電体レイヤは誘電体材料の複数の個別レイヤを含む、実施形態２６ないし３０いずれか一項に記載の基板である。
実施形態３２が提供するものは、誘電体材料の個別レイヤは異なる誘電体材料を含む、実施形態３１に記載の基板である。
実施形態３３が提供するものは、誘電体材料の個別レイヤは同じ誘電体材料を含む、実施形態３１に記載の基板である。
実施形態３４が提供するものは、導電性レイヤは金属を含む、実施形態２６ないし３２いずれか一項に記載の基板である。
実施形態３５が提供するものは、前記金属は前記導電性レイヤの約５０ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態３４に記載の基板である。
実施形態３６が提供するものは、前記金属は前記導電性レイヤの約９５ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態３４または３５いずれか一項に記載の基板である。
実施形態３７が提供するものは、前記金属は銅である、実施形態３４ないし３６いずれか一項に記載の基板である。
実施形態３８が提供するものは、前記一定の断面形状は、円、楕円、三角形、正方形、長方形、五角形、六角形、七角形、及び八角形から選択される、実施形態２６ないし３７いずれか一項に記載の基板である。
実施形態３９が提供するものは、前記第１の領域は実質的にテーパーのないプロファイルを有する、実施形態２６ないし３８いずれか一項に記載の基板である。
実施形態４０が提供するものは、前記第１の高さは約２μｍないし約３０μｍの範囲にある、実施形態２６ないし３９いずれか一項に記載の基板である。
実施形態４１が提供するものは、前記第１の高さは約１５μｍないし約２０μｍの範囲にある、実施形態２６ないし４０いずれか一項に記載の基板である。
実施形態４２が提供するものは、ｘまたはｙ方向の前記第１の領域の幅は約１５μｍないし約４０μｍの範囲にある、実施形態２６ないし４１いずれか一項に記載の基板である。
実施形態４３が提供するものは、ｘまたはｙ方向の前記第１の領域の幅は約２５μｍないし約３５μｍの範囲にある、実施形態２６ないし４２いずれか一項に記載の基板である。
実施形態４４が提供するものは、前記第２の高さは約２μｍないし約１５μｍの範囲にある、実施形態２６ないし４３いずれか一項に記載の基板である。
実施形態４５が提供するものは、前記第２の高さは約８μｍないし約１３μｍの範囲にある、実施形態２６ないし４４いずれか一項に記載の基板である。
実施形態４６が提供するものは、ｘまたはｙ方向の前記第２の領域の幅は約２μｍないし約２０μｍの範囲にある、実施形態２６ないし４５いずれか一項に記載の基板である。
実施形態４７が提供するものは、ｘまたはｙ方向の前記第１１の領域の幅は約１１μｍないし約１５μｍの範囲にある、実施形態２６ないし４６いずれか一項に記載の基板である。
実施形態４８が提供するものは、前記第１の高さは前記第２の高さより約１．５倍ないし約４倍大きい範囲にある、実施形態２６ないし４７いずれか一項に記載の基板である。
実施形態４９が提供するものは、 前記第１の領域の幅は前記第２の領域の幅より約１．５倍ないし約４倍大きい範囲にある、実施形態２６ないし４８いずれか一項に記載の基板である。
実施形態５０が提供するものは、前記第１の領域はビアであり、前記第２の領域はトレースである、実施形態２６ないし４９いずれか一項に記載の基板である。
実施形態５１が提供するものは、
基板を形成する方法であって、
第１のパターン領域を電解銅組成物とコンタクトすることであって、前記電解銅組成物は、銅塩と、速度制御剤とを含む、ことと、
第２のパターン領域を電解銅組成物とコンタクトすることであって、前記電解銅組成物は、銅塩と、速度制御剤とを含む、ことと、
前記第１の領域の速度制御剤の第１の量は前記第２の領域の速度制御剤の第２の量とは異なり、前記第１と第２の領域は複数のドライフィルムレジスト要素により確成され、第１のペアの隣接するドライフィルムレジスト要素間の第１の領域のｘまたはｙ方向の第１の距離は、第２のペアの隣接するドライフィルムレジスト要素間の第２の領域のｘまたはｙ方向の第２の距離より大きく、
前記電解銅組成物に電圧をかけて前記パターン領域の銅レイヤにめっきすることと、
前記ドライフィルムレジスト要素を除去することと、
前記銅レイヤに第２の誘電体レイヤを積層することとを有する、方法である。
実施形態５２が提供するものは、前記銅塩は、前記電解銅組成物の約２０ｗｔ％ないし約７０ｗｔ％の範囲にある、実施形態５１に記載の方法。
実施形態５３が提供するものは、前記銅塩は、前記電解銅組成物の約５０ｗｔ％ないし約６０ｗｔ％の範囲にある、実施形態５１または５２いずれか一項に記載の方法である。
実施形態５４が提供するものは、前記銅塩は硫酸銅、塩化銅、またはそれらの混合物から選択される、実施形態５１ないし５３いずれか一項に記載の方法である。
実施形態５５が提供するものは、前記速度制御剤は、前記電解銅組成物の約２０ｗｔ％ないし約７０ｗｔ％の範囲にある、実施形態５１ないし５４いずれか一項に記載の方法である。
実施形態５６が提供するものは、前記速度制御剤は、前記電解銅組成物の約５０ｗｔ％ないし約６０ｗｔ％の範囲にある、実施形態５１または５５いずれか一項に記載の方法である。
実施形態５７が提供するものは、前記速度制御剤は、ポリエーテル、ポリエチレングリコール、ポリプロピレングリコール、窒素含有複素環式芳香族化合物、窒素含有非複素環式芳香族化合物、高分子量ポリオキシアルキル型化合物、高分子量ポリマー、硫黄系有機分子、ジスルフィド、および界面活性剤から選択される、実施形態５１ないし５６いずれか一項に記載の方法である。
実施形態５８が提供するものは、前記電解銅組成物は粒子生成添加剤をさらに含む、実施形態５１ないし５７いずれか一項に記載の方法である。
実施形態５９が提供するものは、前記粒子生成添加剤は、前記電解銅組成物の約５ｗｔ％ないし約５０ｗｔ％の範囲にある、実施形態５８に記載の方法。
実施形態６０が提供するものは、前記粒子生成添加剤は、前記電解銅組成物の約１０ｗｔ％ないし約２０ｗｔ％の範囲にある、実施形態５８または５９いずれか一項に記載の方法である。
実施形態６１が提供するものは、前記粒子生成添加剤は、ポリエチレングリコール、エチレンジアミン、プロピオニトリル、エチレングリコール、またはそれらの混合物から選択される、実施形態５８ないし６０いずれか一項に記載の方法である。
実施形態６２が提供するものは、前記電解銅組成物は粒子生成添加剤をさらに含む、実施形態５１ないし６１いずれか一項に記載の方法である。
実施形態６３が提供するものは、前記緩衝剤は、前記電解銅組成物の約５ｗｔ％ないし約５０ｗｔ％の範囲にある、実施形態６２に記載の方法。
実施形態６４が提供するものは、前記緩衝剤は、前記電解銅組成物の約１０ｗｔ％ないし約２０ｗｔ％の範囲にある、実施形態６２または６３いずれか一項に記載の方法である。
実施形態６５が提供するものは、緩衝剤は、エチレンジアミン四酢酸、ヒドロキシエチレンジアミン三酢酸、酒石酸カリウムナトリウム、有機酸、クエン酸アンモニウム、乳酸塩、トリエタノールアミン、エチレンジアミン、またはそれらの混合物から選択される、実施形態６２ないし６４に記載の方法である。
実施形態６６が提供するものは、前記有機酸が、クエン酸、酒石酸、またはそれらの混合物から選択される、実施形態６５に記載の方法である。
実施形態６７が提供するものは、前記電解銅組成物は浴安定剤をさらに含む、実施形態５１ないし６６に記載の方法である。
実施形態６８が提供するものは、前記浴安定剤は、前記電解銅組成物の約５ｗｔ％ないし約５０ｗｔ％の範囲にある、実施形態６７に記載の方法である。
実施形態６９が提供するものは、前記浴安定剤は、前記電解銅組成物の約１０ｗｔ％ないし約２０ｗｔ％の範囲にある、実施形態６７または６８いずれか一項に記載の方法である。
実施形態７０が提供するものは、前記浴安定剤が、チオ尿素、ジピリジル、メルカプトベンゾチアゾール、ベンゾトリアゾール、シアン化物、Ｖ２Ｏ５、またはそれらの混合物から選択される、実施形態６７ないし６９いずれか一項に記載の方法である。
実施形態７１が提供するものは、前記第１の距離は約１５μｍないし約４０μｍの範囲にある、実施形態５１ないし７０いずれか一項に記載の方法である。
実施形態７２が提供するものは、前記第１の距離は約２５μｍないし約３５μｍの範囲にある、実施形態５１ないし７１いずれか一項に記載の方法である。
実施形態７３が提供するものは、前記第２の距離は約２μｍないし約２０μｍの範囲にある、実施形態５１ないし７２いずれか一項に記載の方法である。
実施形態７４が提供するものは、前記第２の距離は約１１μｍないし約１５μｍの範囲にある、実施形態５１ないし７３いずれか一項に記載の基板である。
実施形態７５が提供するものは、前記第１のパターン領域における前記電解銅組成物のめっきは、前記第２のパターン領域における前記電解銅組成物のめっきより速い速度で行われる、実施形態５１ないし７４いずれか一項に記載の方法である。
実施形態７６が提供するものは、前記ドライフィルムレジスト要素を除去することをさらに含む、実施形態５１ないし７５いずれか一項に記載の方法である。
実施形態７７が提供するものは、前記銅レイヤの少なくとも一部を粗面化することをさらに含む、実施形態５１ないし７６いずれか一項に記載の方法である。
実施形態７８が提供するものは、前記銅レイヤの少なくとも一部の上に接着促進レイヤを形成することをさらに含む、実施形態５１ないし７７いずれか一項に記載の基板である。
実施形態７９が提供するものは、第１のパターン領域に形成される銅レイヤの第１の部分は第１の高さを有し、第２のパターン領域に形成される銅レイヤの第２の部分は第１の高さとは異なる第２の高さを有する、実施形態５１ないし７８いずれか一項に記載の方法である。
実施形態８０が提供するものは、前記第１の高さは約２μｍないし約３０μｍの範囲にある、実施形態７９に記載の方法である。
実施形態８１が提供するものは、前記第１の高さは約１５μｍないし約２０μｍの範囲にある、実施形態７９または８０いずれか一項に記載の方法である。
実施形態８２が提供するものは、前記第２の高さは約２μｍないし約１５μｍの範囲にある、実施形態７９ないし８１いずれか一項に記載の方法である。
実施形態８３が提供するものは、前記第２の高さは約８μｍないし約１３μｍの範囲にある、実施形態７９ないし８２いずれか一項に記載の方法である。
実施形態８４が提供するものは、前記第１の高さは前記第２の高さより約１．５倍ないし約４倍大きい範囲にある、実施形態７９ないし８３いずれか一項に記載の方法である。
実施形態８５が提供するものは、前記第１の距離は前記第２の距離より約１．５倍ないし約４倍大きい範囲にある、実施形態７９ないし８４いずれか一項に記載の方法である。
実施形態８６が提供するものは、前記誘電体レイヤは誘電体材料を含む、実施形態５１ないし８５いずれか一項に記載の方法である。
実施形態８７が提供するものは、前記誘電体材料は前記誘電体レイヤの約５０ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態８６に記載の方法である。
実施形態８８が提供するものは、前記誘電体材料は前記誘電体レイヤの約９５ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態８６または８７いずれか一項に記載の方法である。
実施形態８９が提供するものは、前記誘電体材料はエポキシラミネート、ポリテトラフルオロエチレン、フェノールコットンペーパー、織りガラス、またはそれらの混合物から選択される、実施形態８６ないし８８いずれか一項に記載の方法である。
実施形態９０が提供するものは、前記誘電体レイヤは誘電体材料の複数の個別レイヤを含む、実施形態８６ないし８９いずれか一項に記載の方法である。
実施形態９１が提供するものは、誘電体材料の個別レイヤは異なる誘電体材料を含む、実施形態９０に記載の方法である。
実施形態９２が提供するものは、誘電体材料の第１と第２のレイヤは同じ誘電体材料を含む、実施形態９０に記載の方法である。
実施形態９３が提供するものは、前記銅レイヤは元素銅を含む、実施形態５１ないし９２いずれか一項に記載の方法である。
実施形態９４が提供するものは、前記元素銅は前記銅レイヤの約５０ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態９３に記載の方法である。
実施形態９５が提供するものは、前記銅は前記銅レイヤの約９５ｗｔ％ないし約１００ｗｔ％の範囲にある、実施形態９３ないし９４いずれか一項に記載の方法である。
実施形態９６が提供するものは、前記第１パターン領域に形成される銅レイヤは実質的テーパーがないプロファイルを有する、実施形態５１ないし９５いずれか一項に記載の方法である。
実施形態９７が提供するものは、前記方法はレーザードリリングを使わない、実施形態５１ないし９６いずれか一項に記載の方法である。

Claims (16)

  1. 集積回路の基板であって、
    誘電体レイヤと、
    ｘまたはｙ方向に延在し、前記誘電体レイヤに少なくとも部分的に埋め込まれた導電性レイヤとを有し、前記導電性レイヤは、
    第１端と、対向する第２端とを有するビアであって、Ｚ方向の第１の高さと、前記第１端と前記第２端との間に一定の断面形状とを有し、Ｚ方向でほぼテーパーのないプロフィールを有するビアと、
    前記ビアに隣接し、前記第１の高さとは異なるＺ方向の第２の高さを有するトレースとを有し、前記トレースは、前記ビアを定める第１領域と、電気信号をｘまたはｙ方向に搬送する第２領域とを含む、
    基板。
  2. 前記誘電体レイヤはエポキシラミネート、ポリテトラフルオロエチレン、フェノールコットンペーパー、織りガラス、またはそれらの混合物である、請求項１に記載の基板。
  3. 前記導電性レイヤは銅を含む、請求項１に記載の基板。
  4. 前記ビアは実質的に一定の幅を有する、請求項１に記載の基板。
  5. 前記第１の高さは前記第２の高さより１．５倍ないし４倍大きい範囲にある、
    請求項１に記載の基板。
  6. 前記ビアの幅は前記トレースの幅より１．５倍ないし４倍大きい範囲にある、
    請求項１に記載の基板。
  7. 集積回路の基板であって、
    誘電体レイヤと、
    金属伝送ラインであって、
    ｘまたはｙ方向の第１の幅と、ｚ方向の第１の高さとを有する第１の領域と、
    ｘまたはｙ方向の第２の幅と、ｚ方向の第２の高さとを有する第２の領域とを有し、
    前記第１の高さは前記第２の高さより大きく、前記第１の領域はｚ方向で一定の断面形状を有し、前記第１の領域はビアを定め、前記第２の領域は電気信号を搬送し、前記ビアはＺ方向でほぼテーパーのないプロフィールを有する、
    基板。
  8. 前記誘電体レイヤはエポキシラミネート、ポリテトラフルオロエチレン、フェノールコットンペーパー、織りガラス、またはそれらの混合物である、
    請求項７に記載の基板。
  9. 前記誘電体レイヤは誘電体材料の複数の個別レイヤを含む、
    請求項８に記載の基板。
  10. 前記誘電体レイヤは異なる誘電体材料を含む、
    請求項７に記載の基板。
  11. 誘電体材料の個別レイヤは同じ誘電体材料を含む、
    請求項７に記載の基板。
  12. 前記金属伝送ラインは銅を含む、
    請求項７に記載の基板。
  13. 前記一定の断面形状は、円、楕円、三角形、正方形、長方形、五角形、六角形、七角形、及び八角形から選択される、
    請求項７に記載の基板。
  14. 前記第１の高さは前記第２の高さより１．５倍ないし４倍大きい範囲にある、
    請求項７に記載の基板。
  15. 前記第１の領域の幅は前記第２の領域の幅より１．５倍ないし４倍大きい範囲にある、請求項７に記載の基板。
  16. 前記第１の領域はビアであり、前記第２の領域はトレースである、
    請求項７に記載の基板。
JP2018157185A 2017-09-29 2018-08-24 集積回路基板と生産方法 Active JP7420468B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/721,321 2017-09-29
US15/721,321 US10658281B2 (en) 2017-09-29 2017-09-29 Integrated circuit substrate and method of making

Publications (2)

Publication Number Publication Date
JP2019068054A JP2019068054A (ja) 2019-04-25
JP7420468B2 true JP7420468B2 (ja) 2024-01-23

Family

ID=63491401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018157185A Active JP7420468B2 (ja) 2017-09-29 2018-08-24 集積回路基板と生産方法

Country Status (3)

Country Link
US (2) US10658281B2 (ja)
EP (1) EP3462483A1 (ja)
JP (1) JP7420468B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658281B2 (en) 2017-09-29 2020-05-19 Intel Corporation Integrated circuit substrate and method of making
US11380609B2 (en) * 2018-05-21 2022-07-05 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses on a core substrate
US11942334B2 (en) * 2018-12-21 2024-03-26 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses
US20230050993A1 (en) * 2021-08-13 2023-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Transmission Line Structures for Three-Dimensional Integrated Circuit and the Methods Thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191435A (ja) 2003-12-26 2005-07-14 Tdk Corp 放熱ビア付き基板およびパワーアンプモジュール
JP2013038303A (ja) 2011-08-10 2013-02-21 Panasonic Corp 多層基板、及び多層基板の製造方法
US20130175075A1 (en) 2009-05-19 2013-07-11 Imbera Electronics Oy Manufacturing method and electronic module with new routing possibilities
JP2014516472A (ja) 2011-04-22 2014-07-10 エーティーアイ・テクノロジーズ・ユーエルシー 半導体ダイにおける応力を軽減するためのルーティング層
JP2016514909A (ja) 2013-04-11 2016-05-23 クアルコム，インコーポレイテッド 酸化層を備える低コストインターポーザ
WO2016209245A1 (en) 2015-06-25 2016-12-29 Intel IP Corporation Vertical inductor for wlcsp
JP2018523925A (ja) 2015-08-21 2018-08-23 クアルコム，インコーポレイテッド リソエッチング可能層内にブリッジを備える集積デバイスパッケージ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US427094A (en) * 1890-05-06 Corn-shocker
SU427094A1 (ru) * 1971-06-04 1974-05-05 А. В. бченков, Н. В. Фролова , А. А. Герасименко Электролит меднения
TW369672B (en) * 1997-07-28 1999-09-11 Hitachi Ltd Wiring board and its manufacturing process, and electrolysis-free electroplating method
US6815354B2 (en) 2001-10-27 2004-11-09 Nutool, Inc. Method and structure for thru-mask contact electrodeposition
US9113547B2 (en) 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
EP2240005A1 (en) * 2009-04-09 2010-10-13 ATOTECH Deutschland GmbH A method of manufacturing a circuit carrier layer and a use of said method for manufacturing a circuit carrier
US9000599B2 (en) * 2013-05-13 2015-04-07 Intel Corporation Multichip integration with through silicon via (TSV) die embedded in package
US9147638B2 (en) * 2013-07-25 2015-09-29 Intel Corporation Interconnect structures for embedded bridge
JP2016533646A (ja) * 2013-10-16 2016-10-27 インテル・コーポレーション 集積回路パッケージ基板
EP3140859B1 (en) * 2014-05-06 2022-11-02 Intel Corporation Multi-layer package with integrated antenna
US20170278700A1 (en) * 2014-09-26 2017-09-28 John D. Brooks Technique for oxidizing plasma post-treatment for reducing photolithography poisoning and associated structures
US9583433B2 (en) * 2015-02-25 2017-02-28 Qualcomm Incorporated Integrated device package comprising conductive sheet configured as an inductor in an encapsulation layer
US10446522B2 (en) * 2015-04-16 2019-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multiple conductive features in semiconductor devices in a same formation process
US20160355939A1 (en) * 2015-06-05 2016-12-08 Lam Research Corporation Polarization stabilizer additive for electroplating
US10658281B2 (en) 2017-09-29 2020-05-19 Intel Corporation Integrated circuit substrate and method of making

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191435A (ja) 2003-12-26 2005-07-14 Tdk Corp 放熱ビア付き基板およびパワーアンプモジュール
US20130175075A1 (en) 2009-05-19 2013-07-11 Imbera Electronics Oy Manufacturing method and electronic module with new routing possibilities
JP2014516472A (ja) 2011-04-22 2014-07-10 エーティーアイ・テクノロジーズ・ユーエルシー 半導体ダイにおける応力を軽減するためのルーティング層
JP2013038303A (ja) 2011-08-10 2013-02-21 Panasonic Corp 多層基板、及び多層基板の製造方法
JP2016514909A (ja) 2013-04-11 2016-05-23 クアルコム，インコーポレイテッド 酸化層を備える低コストインターポーザ
WO2016209245A1 (en) 2015-06-25 2016-12-29 Intel IP Corporation Vertical inductor for wlcsp
JP2018523925A (ja) 2015-08-21 2018-08-23 クアルコム，インコーポレイテッド リソエッチング可能層内にブリッジを備える集積デバイスパッケージ

Also Published As

Publication number Publication date
EP3462483A1 (en) 2019-04-03
US20200211952A1 (en) 2020-07-02
US10658281B2 (en) 2020-05-19
JP2019068054A (ja) 2019-04-25
US20190103348A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
JP7420468B2 (ja) 集積回路基板と生産方法
US10903137B2 (en) Electrical interconnections with improved compliance due to stress relaxation and method of making
US10770387B2 (en) Integrated circuit package substrate
TWI777956B (zh) 具有鈍化互連件的封裝體
US11652026B2 (en) Micro through-silicon via for transistor density scaling
US11282780B2 (en) Integrated bridge for die-to-die interconnects
US11490512B2 (en) Printed circuit board and antenna module comprising the same
US11166379B2 (en) Integrated circuit package substrate
US11355458B2 (en) Interconnect core
KR20210074993A (ko) 집적 회로 패키지용 복합 브리지 다이 대 다이 상호접속부
US10494700B2 (en) Method of fabricating a microelectronic substrate
US11096283B2 (en) Substrate on substrate structure and electronic device comprising the same
TW202111903A (zh) 印刷電路板
CN113395829A (zh) 基板结构和包括基板结构的电子装置
KR20090018170A (ko) 집적 회로 칩 패키지 기판, 장치 및 전자기기
TW201630499A (zh) 具有銅合金導電線路結構之微電子基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240111

R150 Certificate of patent or registration of utility model

Ref document number: 7420468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150