TW201630499A - 具有銅合金導電線路結構之微電子基板 - Google Patents

具有銅合金導電線路結構之微電子基板 Download PDF

Info

Publication number
TW201630499A
TW201630499A TW104133720A TW104133720A TW201630499A TW 201630499 A TW201630499 A TW 201630499A TW 104133720 A TW104133720 A TW 104133720A TW 104133720 A TW104133720 A TW 104133720A TW 201630499 A TW201630499 A TW 201630499A
Authority
TW
Taiwan
Prior art keywords
copper alloy
graded
copper
layer
alloy layer
Prior art date
Application number
TW104133720A
Other languages
English (en)
Other versions
TWI620485B (zh
Inventor
羅伯特A 梅伊
斯里倫加S 波野帕提
安魯薩瓦利P 阿盧爾
丹尼爾N 索比斯基
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2014/069230 external-priority patent/WO2016093799A1/en
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201630499A publication Critical patent/TW201630499A/zh
Application granted granted Critical
Publication of TWI620485B publication Critical patent/TWI620485B/zh

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

微電子基板具有銅合金導電線路以減少由於用來形成該微電子基板之組件的不同熱膨脹係數而起的翹曲。在一實施例中,該微電子基板的導電線路可以包含銅的合金和鎢、鉬、或其之組合的合金金屬。在另一實施例中,該微電子基板的導電線路可以包含銅的合金、鎢、鉬、或其之組合的合金金屬、和鎳、鈷、鐵、或其之組合的共沉積金屬。在又另一實施例中,該銅合金導電線路可以具有貫穿其間之漸變的銅濃度,其在用來形成銅合金導電線路的扣減式蝕刻製程期間能夠致使較佳的圖案形成。

Description

具有銅合金導電線路結構之微電子基板 發明領域
本說明書的實施例大致係有關於微電子基板的領域,而且,更特別地,利用在微電子基板之內的銅合金導電線路結構來減少其之翹曲及使用漸變(graded)成分的銅合金結構來加強對於尺寸縮放的蝕刻性能。
發明背景
微電子工業是持續地致力於生產更快且更小的微電子封裝體以供在各種電子產品中使用,包括但不限於,電腦伺服器產品和可攜帶型產器,諸如可攜帶型電腦、電子平板電腦、細胞電話、數位攝影機等等。這些挑戰會與在微電子封裝體之製造中所使用之微電子基板的翹曲有關。
微電子基板通常是由被圖案化來形成導電線路之介電材料(諸如有機材料和金屬(像是銅般)般)的交替層來構成。至少一個微電子晶粒,諸如一具有積體電路形成於其內的矽晶粒般,是可以被物理地和電氣地貼附到該微電子基板,以致於在該微電子基板中的導電線路適當地把 電子訊號發送到該微電子晶粒的積體電路以及從該微電子晶粒的積體電路發送出來。然而,該微電子基板的組件具有不同的熱膨脹係數。例如,在室溫(例如,大約25℃),一有機材料,諸如一填矽環氧樹脂(silica-filled epoxy)般(像是從Ajinomoto Fine-Techno Co.,Inc.,1-2 Suzuki-cho,Kawasaki-ku,Kawasaki-shi,210-0801,Japan可得到的材料般(例如,Ajinomoto ABF GX-92)),具有大約39ppm/℃的熱膨脹係數,一用於導電線路的金屬,諸如銅般,具有大約17ppm/℃的熱膨脹係數,而一微電子晶粒,諸如矽般,具有大約2.6ppm/℃的熱膨脹係數。在這些組件的熱膨脹上的基本差異會導致該微電子基板的翹曲或隨溫度變形。在該微電子晶粒的貼附期間,這翹曲會引起顯著問題,像是非濕開路(non-wet opens)與焊料凸塊橋接(solder bump bridging)般。這翹曲能夠藉由使用一厚"核心"材料在該微電子基板的中央來被緩和。這核心材料通常具有高玻璃轉換溫度與低熱膨脹係數,其降低微電子基板之的複合熱膨脹係數。然而,該核心材料熱膨脹係數已縮減在4ppm/℃下面而且是變成越來越難進一步縮減。此外,有顯著需求為縮減微電子封裝體的總高度或厚度。大多數的這縮減是藉由使該核心材料變薄來達成,但會使用該核心材料對翹曲較不具影響力。考慮到這些因素,研發新的翹曲控制方法,尤其是對於高度/厚度受限微電子封裝體來說,像是在細胞電話與電子平板電腦中所使用的那些般,是重要的。
依據本發明之一實施例,係特地提出一種微電子基板,包含:至少一個介電層;及至少一個銅合金導電線路,其包括緊靠該介電層的一第一表面和相對的一第二表面,其中該至少一個銅合金導電線路包含銅和鎢、鉬、或其等之一組合的一合金金屬。
100‧‧‧微電子封裝體
110‧‧‧微電子晶粒
112‧‧‧主動表面
118‧‧‧微電子晶粒黏接墊
120‧‧‧互連線
122‧‧‧電氣絕緣底填充材料
124‧‧‧鏡像黏接墊
130‧‧‧微電子基板
132‧‧‧第一表面
1341,1342‧‧‧介電層
1343,1344,1345‧‧‧介電層
136‧‧‧第二表面
138‧‧‧介電層第一表面
140‧‧‧導電線路
142‧‧‧導電軌跡部份
144‧‧‧導電介層孔部份
150‧‧‧核心層
152‧‧‧導電貫孔
154‧‧‧外部互連線
156‧‧‧貼附島
160‧‧‧導電線路
162‧‧‧第一表面
164‧‧‧第二表面
168‧‧‧種子層
170‧‧‧漸變銅合金導電線路
172‧‧‧第一表面
174‧‧‧第二表面
180‧‧‧電沉積溶液
182‧‧‧電位
184‧‧‧溶解的金屬鹽
190‧‧‧漸變銅合金層
192‧‧‧第一表面
194‧‧‧第二表面
196‧‧‧光阻光罩
200‧‧‧製程
202,204,206,208,210‧‧‧方塊
本揭示的主題是在說明書的結尾部份中被特別被指出和被明確地主張。本揭示的前述和其他特徵將會由於後面配合該等附圖的描述和附上的申請專利範圍而變得更完全清楚明白。要理解的是該等附圖僅描繪本揭示的幾個實施例而因此,不應被認為是其之範圍的限制。該揭示將透過該等附圖的使用用附加特徵和細節進行描述,以致於本揭示的優點能夠被更容易地確定,在該等圖式中:圖1描繪本揭示之一實施例之微電子封裝體的橫截面圖。
圖2描繪本揭示之一實施例之微電子基板之非漸變銅合金導電線路的橫截面圖。
圖3描繪本揭示之另一實施例之微電子基板之漸變銅合金導電線路的橫截面圖。
圖4-7描繪本揭示之一實施例之製造微電子基板之銅合金導電線路之製程的橫截面圖。
圖8是為本揭示之一實施例之製造微電子基板之製程的流程圖。
圖9描繪本揭示之一實施的計算裝置。
較佳實施例之詳細說明
在後面的詳細說明中,是參照該等以圖解方式顯示具體實施例的附圖,所要求保護的主題可以被實施在該等具體實施例中。這些實施例是足夠詳細地被描述以使熟知此項技術的人士士能夠實施該本題。應要理解的是各種實施例,雖然不同,但不一定是相互排斥的。例如,與一個實施例有關之於此中所述的一特定特徵、結構或特性在沒有離開所要求保護之主題的精神與範圍之下是能夠被實現在其他實施例之內。在這說明書之內對於”一個實施例”或”一實施例”的參照意味著與該實施例相關地作描述的一特定特徵、結構、或特性是被包括在至少一個被涵蓋在本說明書之內的實施。因此,該片語”一個實施例”或”在一實施例中”的使用不一定是指同一實施例。此外,要理解的是在每一被揭露實施例之內之個別元件的位置或配置在沒有離開所要求保護之主題的精神與範圍之下是可以被改變的。後面的詳細說明是,因此,不應被視為具有限制意義,而且該主題的範圍是僅由被適當地解釋之後附的申請專利範圍連同該等後附之申請專利範圍所享有之等效物之全部範圍來被限定。在該等圖式中,相似的標號在若干圖式中標示相同或相似的元件或功能,而且於此中所述的該等元件不一定是彼此具有相同比例,個別的元件可以被放大或縮小俾可更易於理解在本說明書之上下文中的元件。
如於此中所使用的詞”在...之上”、"到"、"在... 之間"和"在...上"可以是指一個層相對於其他層的相對位置。一個層”在另一個層之上”或者”在另一個層上”或被黏接”到"另一個層可以是與該另一個層直接接觸或者可以具有一個或多個中介層。一個層”在層之間”可以是與該等層直接接觸或者可以具有一個或多個中介層。
本說明書的實施例包括具有銅合金導電線路以縮減因用來形成微電子基板之組件之不同熱膨脹係數而起之翹曲的微電子基板。在一實施例中,該微電子基板的導電線路可以包含銅的合金與鎢、鉬的合金化金屬,或者它們的組合。在另一實施例中,微電子基板的導電線路可以包含銅的合金、鎢、鉬的合金化金屬,或者它們的組合,及鎳、鈷、鐵的共沉積金屬,或者它們的組合。在又另一實施例中,該等銅合金導電線路可以具有貫穿其間是漸變(graded)的銅濃度,其在一用來形成該等銅合金導電線路的扣減式蝕刻製程(subtractive etching process)期間可以致使較佳的圖案形成。
在圖1中,一微電子封裝體100能夠以至少一個經由數個互連線120來貼附到微電子基板130,像是插入物般,的微電子晶粒110,諸如微處理器、晶片組、圖形裝置、無線裝置、記憶體裝置、特殊應用積體電路等等般,形成。該等互連線120可以延伸在位於微電子晶粒110之主動表面112上的黏接墊118與位於微電子基板130之第一表面132上的鏡像黏接墊124之間。該等微電子晶粒黏接墊118可以是與在該微電子晶粒110之內的積體電路(圖中未示)成電氣連 通。該等微電子基板黏接墊124可以是與在該微電子基板130之內的導電線路140成電氣連通。該等導電線路140可以提供在位於微電子基板130上之微電子晶粒110與其他組件(圖中未示)之間/或到其他組件(圖中未示)的電氣連通線路,而且可以透過貼附島156提供電氣連通線路給靠近微電子基板130之第二表面136的外部互連線154以供貼附到一微電子板(圖中未示)。該微電子基板130可以更包括一具有導電貫孔152,像是電鍍貫穿孔般,的核心層150,其中,導電貫孔152提供位在核心層150之相對側的導電線路140之間的電氣線路。
也如在圖1中所示,一電氣絕緣底填充材料122,諸如環氧樹脂般,是可以被設置在該微電子晶粒110與該微電子基板130之間,以及在該等互連線120四周以加強其之可靠度。
該微電子晶粒110是可以包含任何合適的半導體材料,包括但不限於矽、鍺、矽-鍺、及III-V化合物半導體材料。
該等互連線120及/或該等外部互連線154可以由任何合適的導電材料製成,包括,但不限於,焊料和導電填充環氧樹脂。焊料材料可以是為任何合適材料,包括但不限於,鉛/錫合金,像是63%錫/37%鉛焊料般,或者無鉛焊料,像是純錫或高錫量合金(例如,90%或更高的錫)般,像是錫/鉍、共晶錫/銀、三元錫/銀/銅、共晶錫/銅、及類似的合金般。當該微電子晶粒110以由焊料製成的互連線120 貼附到該微電子基板130時,焊料是藉熱、壓力、及/或聲波能量來被迴焊俾使焊料牢固在該等微電子晶粒黏接墊118與該等微電子基板黏接墊124之間。
該微電子基板130可以主要地由數個介電層(被描繪為元件1341,1342,1343,1344,和1345)構成。該等介電層1341-1345可以由任何合適的材料製成,包括,但不限於液晶聚合物、環氧樹脂、雙馬來醯亞胺三氮樹脂(bismaleimine triazine resin)、聚苯噁唑(polybenzoxazole)、聚醯亞胺材料、填矽環氧樹脂(像是從Ajinomoto Fine-TechnoCo.,Inc.,1-2 Suzuki-cho,Kawasaki-ku,Kawasaki-shi,210-0801,Japan可得到的材料般(例如,Ajinomoto ABF-GX13和Ajinomoto ABF-GX92))等等。
如在圖1中所示,該等導電線路140中之至少一者可以包含形成於該等介電層1341-1345中之至少一者上的至少一個導電軌跡部份142及形成貫穿該等介電層1341-1345中之至少一者的至少一個導電介層孔部份144。如對於熟知此項技術之人士將理解一樣,該等導電軌跡部份142和該等導電介層孔部份144能夠以獨立的製程或以單一製程形成。通常,該等導電線路140是實質上由純銅製成。然而,當與銅單獨比較起來,本說明書的銅合金能夠被用來形成具有較低熱膨脹係數與增升模組的導電線路140,其會減低該微電子基板130的翹曲。例如,銅具有大約17ppm/℃的的熱膨脹係數、大約1.7μΩ/cm的電阻率和大約120GPa的楊氏模組(Young's modulus)。相比下,Cu0.25W0.75的銅/鎢合金 具有大約10ppm/℃的熱膨脹係數、大約3.5μΩ/cm的電阻率、及大約280GPa的楊氏模組。
在本說明書的實施例中,該等導電線路140可以包含一非漸變銅合金(於此後被稱為非漸變銅合金導電線路160),其中,銅是與鉬及/或鎢一起成合金。在一實施例中,如在圖2中所示(圖1的插圖A),銅與鉬及/或鎢的濃度從該非漸變銅合金導電線路160的第一表面162(鄰近該介電材料1341)到該非漸變銅合金導電線路160的第二表面164可以是實質上均稱的(其中,該非漸變性是以在該非漸變銅合金導電線路160之內的均稱陰影線表示)。在本說明書的實施例中,在該非漸變銅合金導電線路160內之銅的濃度可以是大約在20%與60%之間,餘下的是該合金金屬(即,鉬及/或鎢)。在所述範圍內所選擇的值可以代表抗翹曲參數與電導率的合理權衡(諸如熱膨脹係數與模數般),但任何組合能夠被選擇作為特定應用的參數,如將由熟知此項技術之人士所理解的一樣。任何合適的已知技術可以被使用來形成該非漸變銅合金導電線路160。在一實施例中,一製造技術可以包括形成一個成片狀的銅合金層、把銅合金層層疊到該介電層1341、及蝕刻該銅合金層以形成該等非漸變銅合金導電線路160。在另一實施例中,一製造技術可以包括電沉積該銅合金層到該介電層1341上,及蝕刻該銅合金層以形成該等非漸變銅合金導電線路160。然而,藉著電沉積,鉬和鎢僅能夠以共沉積與鎳、鈷、及/或鐵一起電沉積。因此,在該電沉積實施例中,在該非漸變銅合金導電線路160 中之銅的濃度可以是大約在20%與60%之間,該合金金屬(即,鉬及/或錝)可以是大約在40%與80%之間,而該共沉積金屬(即,鎳、鈷、及/或鐵)可以是自微量級(接近0%)到大約10%。共沉積金屬的量通常應該是被儘可能最少化如實用,因為其之特性通常是不可期望如銅、鉬、或鎢。
在另一實施例中,如在圖3中所示(圖1的插圖A),圖1的導電線路140可以是漸變的(於此後稱為漸變銅合金導電線路170),其中,如圖所示,該漸變是以從淺到深的陰影表示。在一第一實施例中,該陰影越深,鉬及/或鎢的濃度越高。因此,在該第一實施例中,最接近該漸變銅合金導電線路170之第一表面172(鄰近該介電材料1341)之在該漸變銅合金導電線路170中之銅的濃度可以是大約在90%與100%之間,餘下的,如果有的話,是為該合金金屬(即,鉬及/或鎢),而,最接近該漸變銅合金導電線路170的第二表面174之銅的濃度可以是大約在0%與10%之間,而餘下的是為該合金金屬(即,鉬及/或鎢)。任何合適的已知技術可以被使用來形成該漸變銅合金導電線路170。然而,如先前所討論,藉由電沉積,鉬和鎢僅能夠以共沉積與鎳、鈷、及/或鐵一起被電沉積。因此,在第一實施例的電沉積實施例中,共沉積金屬(即,鎳、鈷、及/或鐵)的濃度可以是大約在微量級到大約10%之間。
在一第二實施例中,在圖3中的陰影越深,鉬及/或鎢的濃度越高。因此,在該第二實施例中,最接近該漸變銅合金導電線路170之第一表面172(鄰近該介電材料1341) 之在該漸變銅合金導電線路170中之銅的濃度可以是大約在0%與10%之間,餘下的,如果有的話,是為該合金金屬(即,鉬及/或鎢)和共沉積金屬,而且,最接近該漸變銅合金導電線路170之第二表面174之在該漸變銅合金導電線路170中之銅的濃度可以是大約在90%與100%之間,餘下的是為該合金金屬(即,鉬及/或鎢)和共沉積金屬。在該第二實施例的電沉積實施例中,該共沉積金屬(即,鎳、鈷、及/或鐵)的濃度可以是在微量級到大約10%之間。
在本說明書的漸變實施例中,於該漸變銅合金導電線路170中之銅之濃度的梯度自該漸變銅合金導電線路第一表面172到該漸變銅合金導電線路第二表面174會是實質上線性的。
圖4-7描繪一用於形成圖3之漸變銅合金導電線路170於一介電層134(例如,介電層1341至1345中之一者)上的電沉積製程。如在圖4中所示,該介電層第一表面138可以具有一金屬化或種子層168形成於其上。金屬材料通常不直接電鍍在介電材料上;因此,該金屬化層168可以被形成以起始該電鍍製程。該金屬化層168可以是任何合適的材料,通常是銅,而且可以用任何合適的製程來形成,包括但不限於,金屬箔的層疊、金屬的無電電鍍、金屬的濺鍍沉積等等。如進一步在圖4中所示,該金屬化層168可以變成與一電沉積溶液180接觸,而一電位182可以被施加在該電沉積溶液180(即,陽極”+”)與該介電層134(即,陰極”-“)之間。因此,在電沉積溶液中之溶解的金屬鹽184在一位於該電沉 積溶液180與該介電層134之間的界面處將會被減少俾電鍍一金屬在其上,如會由熟知此項技術之人士所理解一樣。因此,該電沉積溶液180將具有銅之、鉬及/或鎢之合金金屬之、與鎳、鈷、及/或鐵之共沉積金屬之合適的金屬鹽濃度,以形成一漸變銅合金層190,如在圖5中所示。要注意的是圖4的金屬化層168未出現在圖5中,因為在沉積製程期間該等金屬化層通常是被包含至該漸變銅合金層190內。
由於該漸變銅合金層190的成份可以是所施加電位182的函數(直接透過一穩壓器來受控制或者藉由以恆流控制來改變電流),在該漸變銅合金層190的形成期間不同電位182的施加會導致自一漸變銅合金層第一表面192到一漸變銅合金層第二表面194的漸變側寫(grading profile)的結果,如是一單一電沉積溶液180可以被使用。在一具體實施例中,一水平電鍍器(圖中未示)可以被使用,其包含數條具有一系列獨立受控制陽極的水平電鍍線。因此,該漸變銅合金層190能夠藉由施加不同電位到該水平電鍍器的每一陽極來被形成,當該介電層134是諸如由一輸送帶般被運送通過該單一電沉積溶液180時。該水平電鍍器的具體組件和運作對於熟知此項技術的人士來說是眾所周知的而為了簡潔起見將不會於此中作討論或顯示。
如在圖6中所示,在該漸變銅合金層190的形成與其自該電沉積溶液180的移去(見圖5)之後,一光阻光罩196可以被圖案化在該漸變銅合金層第二表面194上。如在圖7中所示,該漸變銅合金層190(見圖6)可以被蝕刻而該光阻 光罩196被移去以形成該漸變銅合金導電線路170(在沒有介電層1341出現之下沿著圖3的線6-6看)。通常,該漸變銅合金層190(見圖6)在導電線路的形成上會是有優點的。如將會由熟知此項技術之人士所理解一樣,用於蝕刻金屬的濕蝕刻製程是各向同性,其中,蝕刻溶液同時在水平H與垂直V方向上蝕刻,其給予該漸變銅合金導電線路170在橫截面上的實質梯形形狀,如在圖7中所示。因此,藉著一漸變銅合金層190(見圖6),該濕蝕刻製程能夠被裁製來比最接近圖6之漸變銅合金層第一表面192之材料更慢地蝕刻最接近圖6之漸變銅合金層第二表面194的材料,反之亦然。這將會增升驅動一各向同性蝕刻的"蝕刻係數",其會導致該漸變銅合金導電線路170的”方形”橫截面形狀(即,一個較小蝕刻角α)的結果,如在圖7中所示。這方形可以縮減由每一導電軌跡所佔用的空間,其允許更緊密的間距比例,如熟知此項技術之人士將會理解的一樣。濕蝕刻金屬的具體蝕刻劑與技術在該技術領域中是為眾所周知的而為了簡潔將不會於此中作討論或描繪。
要理解的是藉由在該非漸變導電軌跡160的形成期間僅保持一實質均稱電位182在該電沉積溶液180與該介電層134之間,所述的電沉積製程可以被使用來形成圖2的非漸變導電軌跡160。
圖8是為本說明書之一實施例之製造微電子基板之製程200的流程圖。如前所述在方塊202中,一具有一第一表面的介電層可以被形成。一金屬化層可以被形成在該 介電層第一表面上,如在方塊204中所述。該介電層第一表面可以變成與一電沉積溶液接觸,如在方塊206中所述。如在方塊208中所述,一銅合金層可以藉由感應一電位在該電沉積溶液與該介電層之間來被形成在該介電層第一表面上,其中,該銅合金層包含銅、鎢、鉬、或其之組合的合金金屬、與鎳、鈷、鐵、或其之組合的共沉積金屬。該銅合金層然後可以被蝕刻來形成至少一個銅合金導電線路,如在方塊210中所述。
圖9描繪本說明書之一實施的電子或計算裝置。該計算裝置容裝一板。該板可以包括若干微電子組件,包括但不限於處理器、至少一個通訊晶片、揮發性記憶體(例如,DRAM)、非揮發性記憶體(例如,ROM)、快閃記憶體、圖形處理器、數位訊號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、陀螺儀、揚聲器、攝影機、及大量儲存裝置(諸如硬碟機、光碟(CD)、數位多功能光碟(DVD)等等般)。該等微電子組件中之任一者可以是物理地且電氣地耦合到該板。在一些實施中,該等微電子組件中之至少一者可以是該處理器的一部份。
該通訊晶片致使資料到該計算裝置與自該計算裝置之傳遞的無線通訊。該詞”無線”及其之衍生詞可以被用來描述透過經由非固體媒體之調制電磁輻射(modulated electromagnetic radiation))之使用能夠傳遞資料的電路、裝 置、系統、方法、技術、通訊通道等等。該詞不暗示相關裝置不包含任何導線,雖然在一些實施例中它們會是不包含任何導線。該通訊晶片可以實現若干無線標準或協定中之任一者,包括但不限於Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其之衍生物、以及任何其他被定名為3G、4G、5G、與更往後之無線協定。該計算裝置可以包括數個通訊晶片。例如,一第一通訊晶片可以是獻給較短範圍的無線通訊,像是Wi-Fi與藍芽般而一第二通訊晶片是可以獻給較長範圍的無線通訊,像是GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等般。
該詞”處理器”可以是指處理來自暫存器及/或記憶體之電子資料俾可把該電子資料轉變成其他可以儲存於暫存器及/或記憶體內之電子資料的任何裝置或者一裝置的部份。
該等微電子組件中的任一者可以包括如上所述之一具有銅合金導電線路的微電子基板。
在各種實施中,該計算裝置可以是一膝上型電腦、小筆電、筆記本型電腦、超極緻筆電(ultrabook)、智慧型電話、平板電腦、個人數位助理(PDA)、超級移動電腦(ultra mobile PC)、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位攝影機、可攜帶型音樂播放器、或者數位錄影機。在另外的實施中, 該計算裝置可以是任何其他處理資料的電子裝置。
要理解的是本說明書的主題不必被限定為在圖1-9中所示的特定應用。該主題可以被應用到其他微電子裝置和裝置應用,以及任何合適的電子應用,如熟知此項技術之人士將會理解的一樣。
後面的範例屬於進一步的實施例,其中,範例1是為一微電子基板,包含至少一個介電層;及至少一個銅合金導電線路,該銅合金導電線路包括一緊靠該介電層之第一表面與一相對第二表面,其中,該至少一個銅合金導電線路包含銅與鎢、鉬、或其之組合的合金金屬。
在範例2中,範例1的主題能夠選擇地包括該至少一個銅合金導電線路,其包含大約在20%與60%之間的銅而餘下的是為合金金屬。
在範例3中,範例1的主題能夠選擇地包括該至少一個銅合金導電線路,該至少一個銅合金導電線路包含至少一個漸變銅合金導電線路,該至少一個漸變銅合金導電線路在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之一者附近包含大約在90%與100%之間的銅,而在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之另一者附近包含大約在0%與10%之間的銅。
在範例4中,範例1的主題能夠選擇地包括該至少一個更包括一共沉積金屬的銅合金導電線路。
在範例5中,範例4的主題能夠選擇地包括該包含鎳、鈷、鐵、或其之組合的共沉積金屬。
在範例6中,範例4的主題能夠選擇地包括該至少一個包含大約在20%與60%之間之銅而餘下的是為成合金金屬與共沉積金屬的銅合金導電線路。
在範例7中,範例4的主題能夠選擇地包括該至少一個銅合金導電線路,其包含至少一個漸變銅合金導電線路,該至少一個漸變銅合金導電線路在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之一者附近包含大約在90%與100%之間的銅,而在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之另一者附近包含大約在0%與10%之間的銅。
在範例8中,範例4的主題能夠選擇地包括該至少一個漸變銅合金導電線路,其在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之一者附近包含銅的濃度大約在90%與100%之間而餘下的是為合金金屬與共沉積金屬,其中,該共沉積金屬具有一個大約在微量與10%之間的濃度而,在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之另一者附近,具有銅的漲度大約在0%與10%之間而餘下的是為合金金屬與共沉積金屬,其中,該共沉積金屬具有一個大約在微量與10%之間的濃度。
在範例9中,範例3、7、與8中之任一者的主題能夠選擇地包括該至少一個漸變銅合金導電線路的銅具有一實質上線性濃度梯度。
後面的範例屬於進一步的實施例,其中,範例10是為一種製造微電子基板的方法,包含形成一具有第一表 面的介電層;形成一金屬化層於該介電層第一表面上;使該金屬化層與一電沉積溶液接觸;及藉由感應一電位在該電沉積溶液與該介電層之間從該金屬化層形成銅合金層,其中,該銅合金層包含銅、鎢、鉬、或其之組合的合金金屬、與鎳、鈷、鐵、或其之組合的共沉積金屬,且其中,該銅合金層具有一個相鄰該介電層的第一表面和一個相對第二表面。
在範例11中,範例10的主題能夠選擇地包括蝕刻該銅合金層以形成至少一個銅合金導電線路。
在範例12中,範例10的主題能夠選擇地包括藉由感應電位在該電沉積溶液與該介電層之間形成銅合金層於該介電層第一表面上,包含藉由改變在該電沉積溶液與該介電層之間的電位來形成一漸變銅合金層。
在範例13中,範例12的主題能夠選擇地包括形成該漸變銅合金層,其包含形成該漸變銅合金層在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之一者附近具有大約在90%與100%之間的銅,而在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之另一者附近具有大約在0%與10%之間的銅。
在範例14中,範例12的主題能夠選擇地包括形成該漸變銅合金層,其包含形成該漸變銅合層在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之一者附近具有銅的濃度大約在90%與100%之間而餘下的是為合金金屬與共沉積金屬,其中,該共沉積金屬具有一濃度大約在微 量與10%之間及,在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之另一者附近具有銅的濃度大約在0%與10%之間而餘下的是為合金金屬與共沉積金屬,其中,該共沉積金屬具有一濃度大約在微量與10%之間。
在範例15中,範例12的主題能夠選擇地包括蝕刻該漸變銅合金層以形成至少一個漸變銅合金導電線路。
在範例16中,範例12、13、14、與15中之任一者的主題能夠選擇地包括該漸變銅合金層的銅具有一實質上線性濃度梯度。
後面的範例屬於進一步的實施例,其中,範例17是為一計算裝置,包含:一板;及一貼附到該板的微電子組件,其中,該微電子組件包括一微電子基板,其包含至少一個介電層;及至少一個銅合金導電線路,該銅合金導電線路包括一緊靠該介電層之第一表面與一相對第二表面,其中,該至少一個銅合金導電線路包含銅和鎢、鉬、或其之組合的合金金屬。
在範例18中,範例17的主題能夠選擇地包括該至少一個銅合金導電線路,其包含大約在20%與60%之間的銅而餘下的是為合金金屬。
在範例19中,範例17的主題能夠選擇地包括該至少一個銅合金導電線路,其包含至少一個漸變銅合金導電線路,該至少一個漸變銅合金導電線路在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之一者附近包含大約在90%與100%之間的銅,而在該漸變銅合金層第一表面 與該漸變銅合金層第二表面中之另一者附近包含大約在0%與10%之間的銅。
在範例20中,範例17的主題能夠選擇地包括該至少一個銅合金導電線路,更包含一共沉積金屬。
在範例21中,範例20的主題能夠選擇地包括該共沉積金屬,包含鎳、鈷、鐵、或其之組合。
在範例22中,範例20的主題能夠選擇地包括該至少一個銅合金導電線路,包含大約在20至60%之間的銅,餘下的是為該合金金屬和該共沉積金屬。
在範例23中,範例20的主題能夠選擇地包括該至少一個銅合金導電線路,包含至少一個漸變銅合金導電線路,該至少一個漸變銅合金導電線路在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之一者附近包含大約在90%與100%之間的銅,及在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之另一者附近包含大約在0%與10%之間的銅。
在範例24中,範例20的主題能夠選擇地包括該至少一個漸變銅合金導電線路,該至少一個漸變銅合金導電線路在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之一者附近包含銅的濃度大約在90%與100%之間而餘下的是為合金金屬與共沉積金屬,其中,該共沉積金屬具有一濃度大約在微量與10%之間而且,在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之另一者附近具有銅的濃度大約在0%與10%之間而餘下的是為合金金屬與共 沉積金屬,其中,該共沉積金屬具有一濃度大約在微量與10%之間。
在範例25中,範例19、23、與24中之任一者的主題能夠選擇地包括該至少一個漸變銅合金層的銅具有一實質上線性濃度梯度。
本說明書的實施例已詳細地作描述,要理解的是由後附申請專利範圍所界定的本說明書不受到在以上描述中所詳細陳述的特定細節限制,因為其之很多顯而易知的變化在沒有離開其之精神或範圍之下是有可能的。
100‧‧‧微電子封裝體
110‧‧‧微電子晶粒
112‧‧‧主動表面
118‧‧‧微電子晶粒黏接墊
120‧‧‧互連線
122‧‧‧電氣絕緣底填充材料
124‧‧‧鏡像黏接墊
130‧‧‧微電子基板
132‧‧‧第一表面
1341‧‧‧介電層
1342‧‧‧介電層
1343‧‧‧介電層
1344‧‧‧介電層
1345‧‧‧介電層
136‧‧‧第二表面
140‧‧‧導電線路
142‧‧‧導電軌跡部份
144‧‧‧導電介層孔部份
150‧‧‧核心層
152‧‧‧導電貫孔
154‧‧‧外部互連線
156‧‧‧貼附島

Claims (25)

  1. 一種微電子基板,包含:至少一個介電層;及至少一個銅合金導電線路,其包括緊靠該介電層的一第一表面和相對的一第二表面,其中該至少一個銅合金導電線路包含銅和鎢、鉬、或其等之一組合的一合金金屬。
  2. 如請求項1之微電子基板,其中,該至少一個銅合金導電線路包含大約在20%與60%之間的銅,而餘下的是為該合金金屬。
  3. 如請求項1之微電子基板,其中,該至少一個銅合金導電線路包含至少一個漸變(graded)銅合金導電線路,在該至少一個漸變銅合金導電線路在該漸變銅合金層第一表面與該漸變銅合金層第二其中之一者附近包含大約在90%與100%之間的銅,以及在該漸變銅合金層第一表面與該漸變銅合金層第二表面其中之另一者附近包含大約在0%與10%之間的銅。
  4. 如請求項1之微電子基板,其中,該至少一個銅合金導電線路進一步包括一共沉積金屬。
  5. 如請求項4之微電子基板,其中,該共沉積金屬包含鎳、鈷、鐵、或其等之一組合。
  6. 如請求項4之微電子基板,其中,該至少一個銅合金導電線路包含大約在20%與60%之間的銅,而餘下的是為 該合金金屬和該共沉積金屬。
  7. 如請求項4之微電子基板,其中,該至少一個銅合金導電線路包含至少一個漸變銅合金導電線路,該至少一個漸變銅合金導電線路在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之一者附近包含大約在90%與100%之間的銅,而在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之另一者附近包含大約在0%與10%之間的銅。
  8. 如請求項4之微電子基板,其中,該至少一個漸變銅合金導電線路在該漸變銅合金層第一表面與該漸變銅合金層第二表面其中之一者附近包含銅的濃度大約在90%與100%之間,而餘下的是為該合金金屬和該共沉積金屬,其中該共沉積金屬具有大約在微量級與10%之間的濃度,且在該漸變銅合金層第一表面與該漸變銅合金層第二表面其中之另一者附近具有銅的濃度大約在0%與10%之間,而餘下的是為該合金金屬和該共沉積金屬,其中該共沉積金屬具有大約在微量級與10%之間的濃度。
  9. 如請求項3之微電子基板,其中,該至少一個漸變銅合金導電線路的銅具有一實質上線性濃度梯度。
  10. 一種製造一微電子基板的方法,包含以下步驟:形成具有第一表面的一介電層;形成一金屬化層於該介電層第一表面上;使該金屬化層與一電沉積溶液接觸;及 藉由感應一電位在該電沉積溶液與該介電層之間來從該金屬化層形成銅合金層,其中,該銅合金層包含銅、鎢、鉬、或其之一組合的合金金屬、及鎳、鈷、鐵、或其等之一組合的共沉積金屬,且其中,該銅合金層具有一相鄰該介電層的第一表面和一相對第二表面。
  11. 如請求項10之方法,進一步包含蝕刻該銅合金層以形成至少一個銅合金導電線路。
  12. 如請求項10之方法,其中,藉由在該電沉積溶液與該介電層之間感應一電位來形成銅合金層於該介電層第一表面上包含藉由改變在該電沉積溶液與該介電層之間的電位來形成一漸變(graded)銅合金層。
  13. 如請求項12之方法,其中,形成該漸變銅合金層包含在該漸變銅合金層第一表面與該漸變銅合金層第二表面其中之一者附近形成該漸變銅合金層,其具有大約在90%與100%之間的銅,而在該漸變銅合金層第一表面與該漸變銅合金層第二表面其中之另一者附近具有大約在0%與10%之間的銅。
  14. 如請求項12之方法,其中,形成該漸變銅合金層包含在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之一者附近形成該漸變銅合金層,其具有銅的濃度大約在90%與100%之間,而餘下的是為該合金金屬和該共沉積金屬,其中,該共沉積金屬具有大約在微量與10%之間的濃度且在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之另一者附近具有銅的濃度大約在 0%與10%之間,而餘下的是為該合金金屬和該共沉積金屬,其中該共沉積金屬具有大約在微量級與10%之間的濃度。
  15. 如請求項12之方法,進一步包含蝕刻該漸變銅合金層以形成至少一個漸變銅合金導電線路。
  16. 如請求項12之方法,其中,該漸變銅合金層的銅具有一實質上線性濃度梯度。
  17. 一種計算裝置,包含:一板;及貼附到該板的一微電子組件,其中,該微電子組件包括一微電子基板,該微電子基板包含至少一個介電層及至少一個銅合金導電線路,其包括緊靠該介電層之一第一表面與相對的一第二表面,其中,該至少一個銅合金導電線路包含銅和鎢、鉬、或其等之組合的合金金屬。
  18. 如請求項17之計算裝置,其中,該至少一個銅合金導電線路包含大約在20%與60%之間的銅,而餘下的是為該合金金屬。
  19. 如請求項17之計算裝置,其中,該至少一個銅合金導電線路包含至少一個漸變銅合金導電線路,該至少一個漸變銅合金導電線路在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之一者附近包含大約在90%與100%之間的銅,而在該漸變銅合金層第一表面與該漸變銅合金層第二表面中之另一者附近包含大約在0%與 10%之間的銅。
  20. 如請求項17之計算裝置,其中,該至少一個銅合金導電線路進一步包含一共沉積金屬。
  21. 如請求項20之計算裝置,其中,該共沉積金屬包含鎳、鈷、鐵、或其等之組合。
  22. 如請求項20之計算裝置,其中,該至少一個銅合金導電線路包含大約在20至60%之間的銅而餘下的是為該合金金屬和該共沉積金屬。
  23. 如請求項20之計算裝置,其中,該至少一個銅合金導電線路包含至少一個漸變銅合金導電線路,該至少一個漸變銅合金導電線路在該漸變銅合金層第一表面與該漸變銅合金層第二表面其中之一者附近包含大約在90%與100%之間的銅,而在該漸變銅合金層第一表面與該漸變銅合金層第二表面其中之另一者附近包含大約在0%與10%之間的銅。
  24. 如請求項20之計算裝置,其中,該至少一個漸變銅合金導電線路在該漸變銅合金層第一表面與該漸變銅合金層第二表面其中之一者附近包含銅的濃度大約在90%與100%之間,而餘下的是為該合金金屬和該共沉積金屬,其中,該共沉積金屬具有大約在微量級與10%之間的濃度,且在該漸變銅合金層第一表面與該漸變銅合金層第二表面其中之另一者附近具有銅的濃度大約在0%與10%之間,而餘下的是為該合金金屬和該共沉積金屬,其中,該共沉積金屬具有大約在微量級與10%之間的濃 度。
  25. 如請求項19之計算裝置,其中,該至少一個漸變銅合金導電線路的銅具有一實質上線性濃度梯度。
TW104133720A 2014-12-09 2015-10-14 具有銅合金導電線路結構之微電子基板 TWI620485B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/US2014/069230 WO2016093799A1 (en) 2014-12-09 2014-12-09 Microelectronic substrates having copper alloy conductive route structures
??PCT/US14/69230 2014-12-09
US201514773108A 2015-09-04 2015-09-04
US14/773,108 2015-09-04

Publications (2)

Publication Number Publication Date
TW201630499A true TW201630499A (zh) 2016-08-16
TWI620485B TWI620485B (zh) 2018-04-01

Family

ID=57182290

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133720A TWI620485B (zh) 2014-12-09 2015-10-14 具有銅合金導電線路結構之微電子基板

Country Status (1)

Country Link
TW (1) TWI620485B (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024205B2 (en) * 2012-12-03 2015-05-05 Invensas Corporation Advanced device assembly structures and methods

Also Published As

Publication number Publication date
TWI620485B (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
US11444033B2 (en) Hybrid microelectronic substrate and methods for fabricating the same
US10494700B2 (en) Method of fabricating a microelectronic substrate
TWI620485B (zh) 具有銅合金導電線路結構之微電子基板
EP4057783A1 (en) Dielectric-to-metal adhesion promotion material
US20220285079A1 (en) Coreless electronic substrates having embedded inductors
CN110034023A (zh) 通过铜凸块侧壁保护而防止受电偶腐蚀而缺失凸块
US10121752B2 (en) Surface finishes for interconnection pads in microelectronic structures
US20220093535A1 (en) Electronic substrates having embedded inductors
US20220093316A1 (en) Electronic substrates having embedded inductors
US20220093534A1 (en) Electronic substrates having embedded inductors
US20220093520A1 (en) Conductive route patterning for electronic substrates
JP7015489B2 (ja) マイクロ電子構造体における相互接続パッドの表面仕上げ材
US9947631B2 (en) Surface finishes for interconnection pads in microelectronic structures
US11417592B2 (en) Methods of utilizing low temperature solder assisted mounting techniques for package structures
US10716214B2 (en) Hybrid microelectronic substrate and methods for fabricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees