JP2007263650A - 電気信号測定用治具およびその製造方法 - Google Patents
電気信号測定用治具およびその製造方法 Download PDFInfo
- Publication number
- JP2007263650A JP2007263650A JP2006087173A JP2006087173A JP2007263650A JP 2007263650 A JP2007263650 A JP 2007263650A JP 2006087173 A JP2006087173 A JP 2006087173A JP 2006087173 A JP2006087173 A JP 2006087173A JP 2007263650 A JP2007263650 A JP 2007263650A
- Authority
- JP
- Japan
- Prior art keywords
- silicon dioxide
- electric signal
- signal measuring
- dioxide layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 425
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 210
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 210
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 95
- 239000010703 silicon Substances 0.000 claims abstract description 95
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 94
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000004020 conductor Substances 0.000 claims abstract description 44
- 239000010408 film Substances 0.000 claims description 108
- 239000010409 thin film Substances 0.000 claims description 74
- 238000009713 electroplating Methods 0.000 claims description 46
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 23
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 17
- 229910052737 gold Inorganic materials 0.000 claims description 17
- 239000010931 gold Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 238000005498 polishing Methods 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 11
- 238000007772 electroless plating Methods 0.000 claims description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 239000004576 sand Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 238000007689 inspection Methods 0.000 abstract description 9
- 239000011295 pitch Substances 0.000 description 42
- 230000015572 biosynthetic process Effects 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000005488 sandblasting Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000003054 catalyst Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
【解決手段】電気信号測定用治具を、シリコン基板と、このシリコン基板に穿設された複数のスルーホールと、スルーホール内壁面を含むシリコン基板の裏面の所定部位に形成された二酸化珪素膜と、シリコン基板の表面の所定部位に形成された表面側二酸化珪素層と、この表面側二酸化珪素層に表面を露出した状態で埋設された複数の電気信号測定用パッドと、スルーホール内の二酸化珪素膜上に形成された導電材料層と、各電気信号測定用パッドと各スルーホール内の前記導電材料層とを接続するように表面側二酸化珪素層に表面を露出した状態で埋設された複数の配線と、シリコン基板の裏面に配設され各導電材料層と接続された複数の電極パッドと、を備えたものとし、シリコン基板は厚みを100〜600μmの範囲とし、スルーホールは内径を10〜100μmの範囲とした。
【選択図】 図2
Description
このような背景の中で、電子装置の検査および測定を行うための治具も、端子数の増大に対応した狭ピッチ化、高周波信号に対応した低ロス構造化が要求されている。具体的には、プリント基板のオープン、ショートを検知するための測定治具、各種ガラスディスプレーの電極検査を行う治具、ハンダボールを搭載した半導体パッケージの検査および電気特性を評価するための治具、半導体デバイスの良否を判定する治具、所望のモジュールの高周波での信号応答性を評価するための測定治具等が挙げられる。
また、電子装置に対して加熱状態での検査を行なう場合、治具の耐熱性、特に治具の熱膨張係数と電子装置の熱膨張係数が近いことが重要であり、樹脂製の基板を用いた従来の治具では、狭ピッチで端子を備えている電子装置の検査に支障を来たすという問題があった。
本発明は、上記のような実情に鑑みてなされたものであり、電子装置の検査を確実に効率良く行なうための電気信号測定用治具と、このような電気信号測定用治具を簡便に製造するための製造方法を提供することを目的とする。
本発明の他の態様として、表面側二酸化珪素層の厚みは0.1〜5μmの範囲、二酸化珪素膜の厚みは0.1〜5μmの範囲であるような構成とした。
本発明の他の態様として、前記電気信号測定用パッド、前記配線、および前記電極パッドは、金薄膜またはニッケル薄膜で被覆されているような構成とした。
本発明の他の態様として、前記電気信号測定用パッド上に、材質が金またはニッケルである突起を備えているような構成とした。
本発明の他の態様として、前記スルーホールは、内径が10〜100μmの範囲であり、ピッチ20〜200μmの範囲となるように形成されるような構成とした。
本発明の他の態様として、前記電解めっきは、電解銅めっき法、電解銀めっき法、電解金めっき法のいずれかであるような構成とした。
本発明の他の態様として、前記下地導電薄膜の形成工程では、前記表面側二酸化珪素層および二酸化珪素膜上に、プラズマを利用したMOCVD(Metal Organic − Chemical Vapor Deposition)法により窒化チタン膜を形成し、該窒化チタン膜上に下地導電薄膜を形成するような構成とした。
本発明の他の態様として、前記絶縁膜は、プラズマCVD法により形成した二酸化珪素膜であるような構成とした。
本発明の他の態様として、露出している前記下地導電薄膜をエッチングにより除去する前記工程の後に、露出している前記電気信号測定用パッド、配線、および電極パッド上に無電解めっきにより金薄膜またはニッケル薄膜を形成する工程を有するような構成とした。
[電気信号測定用治具]
図1は、本発明の電気信号測定用治具の一実施形態を示す平面図であり、図2は図1に示される電気信号測定用治具のA−A線矢視の概略断面図である。図1および図2において、本発明の電気信号測定用治具1は、シリコン基板2と、このシリコン基板2に穿設された複数のスルーホール3と、シリコン基板2の表面2a側に形成された表面側二酸化珪素層5を備えている。この表面側二酸化珪素層5には、表面が露出した状態で複数の電気信号測定用パッド6、配線7が埋設されている。配線7は、各スルーホール3に配設された導電材料層8と、各電気信号測定用パッド6とを接続している。また、スルーホール3内壁面とシリコン基板2の裏面2bには二酸化珪素膜4を備えており、各スルーホール3に配設された導電材料層8は、シリコン基板2の裏面2bの二酸化珪素膜4と同一面をなす端面を有し、この端面が電極パッド9となっている。尚、図示例では、図面が煩雑となることを避けるため、便宜的に5個づつ2列に配列された10個の電気信号測定用パッド6を備えた場合を示している。
電気信号測定用治具1を構成するシリコン基板2は、厚みが100〜600μm、好ましくは300〜500μmの範囲である。シリコン基板2の厚みが100μm未満であると、強度が不充分となり、狭ピッチでスルーホール3を備える場合の耐久性が低くなり、また、反りも生じ易くなる。また、厚みが600μmを超えると、電気信号測定用治具のスルーホール3の形成が難しくなり好ましくない。
シリコン基板2に形成されている二酸化珪素膜4は、その厚みが0.1〜5μm、好ましくは0.8〜4.5μm程度である。また、表面側二酸化珪素層5は、その厚みが0.1〜5μm、好ましくは0.8〜4.5μm程度である。二酸化珪素膜4、表面側二酸化珪素層5の厚みが上記の範囲未満であると、絶縁不良を生じ易く、上記の範囲を超えると、成膜時の応力コントロールが困難となり反りや歪みが生じ易くなり好ましくない。
また、導電材料層8は、各スルーホール3の二酸化珪素膜4上に形成されてスルーホール3を充填しており、一方の端部はシリコン基板2の表面2a側にて配線7と接続され、他方の端部はシリコン基板2の裏面2b側に露出して電極パッド9をなしている。尚、図示例では、導電材料層8はスルーホール3を充填するように配設されているが、貫通孔の残すようにスルーホール3の内壁面に配設されたものであってもよい。
一方、各スルーホール13内壁面とシリコン基板12の裏面12bには二酸化珪素膜14を備えており、各スルーホール13には導電材料層18が充填されている。
上述のような構造の本発明の電気信号測定用治具11では、複数の電気信号測定用パッド16a,16b,16c上に、検査対象の電子装置41(図4に想像線で示す)の端子を電気的に接続し、電子装置テスタ等の端子を電気信号測定用治具11の裏面の電極パッド19に接触させて入出力信号や電源を供給することにより、電子装置41の検査が行なわれる。
電気信号測定用治具11を構成するシリコン基板12は、厚みが100〜600μm、好ましくは300〜500μmの範囲である。シリコン基板12の厚みが100μm未満であると、強度が不充分となり、狭ピッチでスルーホール13を備える場合の耐久性が低くなり、また、反りも生じ易くなる。また、厚みが600μmを超えると、電気信号測定用治具のスルーホール13の形成が難しくなり好ましくない。
上記のような電気信号測定用パッド16a,16b,16c、配線17a,17b,17c、導電材料層18、電極パッド19、導電ビア部20a、20b、配線ビア部21a、21bの材質は、例えば、銅、銀、金等とすることができる。また、銅等の腐食を生じるおそれのある材質を用いている場合には、露出している電気信号測定用パッド16a,16b,16c、配線17c、電極パッド19の表面に金薄膜、ニッケル薄膜等を配設して腐食防止性を付与してもよい。
次に、本発明の電気信号測定用治具の製造方法を図面を参照しながら説明する。
図5〜図7は、本発明の電気信号測定用治具の製造方法の一実施形態を、上述の電気信号測定用治具1を例として説明するための工程図である。
本発明の電気信号測定用治具の製造方法では、まず、シリコン基板2の表面2aに表面側二酸化珪素層5を形成する(図5(A))。この表面側二酸化珪素層5は、プラズマCVD法等の真空成膜法、珪素酸化物の前駆体溶液等を用いた塗布方法等により形成することができる。
形成するスルーホール3の内径は、10〜100μm、好ましくは5〜50μmの範囲、形成ピッチは20〜1000μm、好ましくは30〜300μmの範囲で適宜設定することができ、少なくとも一部は形成ピッチを20〜200μmの範囲で設定し、これらはマスクパターンの開口部の大きさ、位置により調整することができる。
次に、スルーホール3の内壁面を含むシリコン基板2の裏面2bに二酸化珪素膜4を形成する(図6(C))。この二酸化珪素膜4は、プラズマCVD法等の真空成膜法、珪素酸化物の前駆体溶液等を用いた塗布方法、シリコン基板2を熱酸化する方法等により形成することができる。
尚、窒化チタン膜上に絶縁膜を形成し、その後、下地導電薄膜55を形成してもよい。この場合、絶縁膜として、プラズマCVD法により二酸化珪素膜を形成することができる。
次に、レジストパターン56を除去し、その後、溝部52のみに電解めっき部位57が残るように電解めっき部位57と露出している下地導電薄膜55を研磨して除去する。これにより、溝部52には、電気信号測定用パッド6と配線7とが形成され、スルーホール3に充填された電解めっき部位57が導電材料層8となって表裏の導通がなされ、導電材料層8の端部が二酸化珪素膜4と同一面となって電極パッド9をなしている電気信号測定用治具1が得られる(図7(C))。電解めっき部位57と露出している下地導電薄膜55の研磨は、例えば、化学的機械研磨(CMP)等により行なうことができる。
尚、下地導電薄膜55を、上述のように窒化チタン膜を介して形成した場合には、下地導電薄膜55とともに窒化チタン膜も除去する。また、本発明の電気信号測定用治具は、上述のように、二酸化珪素膜4や表面側二酸化珪素層5上に窒化チタン膜等のバリアメタル層を備えるものであってもよく、このような形態の電気信号測定用治具を製造する場合には、下地導電薄膜55のみを除去し、上記の窒化チタン膜を残すようにする。
本発明の電気信号測定用治具の製造方法では、まず、上述の電気信号測定用治具1の製造方法と同様にして、シリコン基板12に穿設された複数のスルーホール13と、シリコン基板12の表面12a側に形成された表面側二酸化珪素層15aと、この表面側二酸化珪素層15aに表面が露出するように埋設された複数の電気信号測定用パッド16a、配線17aと、各スルーホール13内壁面とシリコン基板12の裏面12bに形成された二酸化珪素膜14と、各スルーホール13に充填された導電材料層18とを備えた基本構造体11Aを作製する(図8(A))。
次に、表面側二酸化珪素層15bに複数の溝部62を形成する(図8(C))。この溝部62の形成は、上述の表面側二酸化珪素層5への溝部52の形成と同様に行なうことができる。このように形成された溝部62は、下層である表面側二酸化珪素層15aの配線17aよりも外側に位置している。
次に、下層である表面側二酸化珪素層15aに形成されている電気信号測定用パッド16aが露出するように、表面側二酸化珪素層15bに所定の大きさで微細孔を穿設してビア用孔部64を形成し、また、積層状態の表面側二酸化珪素層15aと表面側二酸化珪素層15b、およびシリコン基板12に新たなスルーホール13を形成する(図8(D))。形成された各スルーホール13は、各溝部62の一部に掛かるように位置している。
形成するスルーホール13の内径は、10〜100μm、好ましくは5〜50μmの範囲、形成ピッチは20〜1000μm、好ましくは30〜300μmの範囲で適宜設定することができ、少なくとも一部は形成ピッチを20〜200μmの範囲で設定する。また、ビア用孔部64の内径は、10〜100μm、好ましくは5〜50μmの範囲で適宜設定することができる。
次に、シリコン基板12の両面(下地導電薄膜65上)に所望のレジストパターン66を形成し、上記の下地導電薄膜65を給電層として電解めっきにより、スルーホール13の内壁面、ビア用孔部64内、および、表面側二酸化珪素層15bの溝部62に電解めっき部位67を形成する(図9(B))。レジストパターン66の形成、および、電解めっきによる電解めっき部位67の形成は、上述のレジストパターン56の形成方法、電解めっき部位57の形成方法と同様に行なうことができる。
次いで、上述の図8(B)〜図9(C)の工程と同様にして、電気信号測定用パッド16a,16b,16cと、配線17cを、表面が露出するように埋設して有する表面側二酸化珪素層15cを、上記の表面側二酸化珪素層15b上に形成することができ、本発明の電気信号測定用治具11を得ることができる(図9(D))。
[実施例1]
厚み625μmのシリコン基板を準備し、このシリコン基板の表面に熱酸化処理(1050℃、40分間)を施して表面側二酸化珪素層(厚み2μm)を形成した。
次に、上記の表面側二酸化珪素層上にプラズマCVD法により窒化シリコン膜(厚み5μm)を成膜した。次いで、この窒化シリコン膜上に、ポジ型フォトレジスト(東京応化工業(株)製 OFPR−800)を塗布し、電気信号測定用パッド・配線形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次に、CF4をエッチングガスとして、レジストパターンから露出している窒化シリコン膜をドライエッチングし、その後、レジストパターンを専用剥離液で剥離し、窒化シリコンからなるマスクパターンを形成した。このマスクパターンは、直径が100μmである電気信号測定用パッド形成用の円形開口が200μmピッチで一列に100個配列され、この配列が3mmの距離を介して平行に2本形成されたものであった。また、配列された2列の円形開口からは、それぞれ反対方向(外側方向)に、幅10μmのライン状の開口が長さ15mmで連設されたものであった。
次に、アセトンを用いてマスクパターンを除去した後、表面側二酸化珪素層に形成した溝部を覆うように、再度、プラズマCVD法により窒化シリコン膜(厚み5μm)を成膜した。次いで、この窒化シリコン膜上に、ポジ型フォトレジスト(東京応化工業(株)製 OFPR−800)を塗布し、スルーホール形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次に、CF4をエッチングガスとして、レジストパターンから露出している窒化シリコン膜をドライエッチングし、その後、レジストパターンを専用剥離液で剥離し、窒化シリコンからなるマスクパターンを形成した。このマスクパターンは、上記のライン状の溝部の各先端部位に、直径が50μmである円形開口を有するものであり、各円形開口には、ライン状の溝部の端部が約10μm露出したものであった。
次に、アセトンを用いてマスクパターンを除去した。次いで、スルーホールが形成されたシリコン基板に熱酸化処理(1050℃、20分間)を施して、スルーホール内壁面を含むシリコン基板の裏面に二酸化珪素膜を形成した。
次に、上記の表面側二酸化珪素層および二酸化珪素膜上に、MOCVD法により窒化チタン膜を形成し、表面側二酸化珪素層側から蒸着法により銅薄膜(厚み0.2μm)を形成して下地導電薄膜とした。
次に、これらのレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、スルーホールを充填し、かつ、表面側二酸化珪素層に形成された溝部を埋めた電解めっき部位を形成した。
実施例1と同様にして、本発明の電気信号測定用治具を作製し、これを基本構造体とした。
次に、この基本構造体の表面側二酸化珪素層上に、実施例1の表面側二酸化珪素層の形成と同様にして、第2の表面側二酸化珪素層を形成した。
次いで、実施例1と同様の方法で、第2の表面側二酸化珪素層に溝部を形成した。この溝部は、基本構造体が備える2列のスルーホール列よりも外側に位置するものであった。すなわち、開口径が50μmの円形溝部と、これに連設された幅が10μmであるライン状溝部からなり、深さは約1μmであり、各円形溝部は200μmピッチで一列に100個配列され、この配列が30mmの距離を介して平行に2本形成されたものであった。そして、ライン状溝部は、各円形溝部の外側方向に延設されたものであった。
次いで、シリコン基板に熱酸化処理(1050℃、20分間)を施して、新たなスルーホールの内壁面に二酸化珪素膜を形成した。
次に、第2の表面側二酸化珪素層および二酸化珪素膜上に、MOCVD法により窒化チタン膜を形成し、シリコン基板の片面にスパッタリング法により銅薄膜(厚み0.2μm)を形成して下地導電薄膜とした。
次に、これらのレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、スルーホールを充填し、かつ、第2の表面側二酸化珪素層に形成された溝部とビア用孔部を埋めた電解めっき部位を形成した。
2,12…シリコン基板
3,13…スルーホール
4,14…二酸化珪素膜
5,15a,15b,15c…表面側二酸化珪素層
6,16a,16b,16c…電気信号測定用パッド
7,17a,17b,17c…配線
8,18…導電層
9,19…電極パッド
20a,20b…導通ビア部
21a,21b…配線ビア部
52,62…溝部
55,65…下地導電薄膜
57,67…電解めっき部位
64…ビア用孔部
Claims (15)
- シリコン基板と、該シリコン基板に穿設された複数のスルーホールと、該スルーホール内壁面を含む前記シリコン基板の裏面の所定部位に形成された二酸化珪素膜と、
前記シリコン基板の表面の所定部位に形成された表面側二酸化珪素層と、
該表面側二酸化珪素層に表面を露出した状態で埋設された複数の電気信号測定用パッドと、
前記スルーホール内の二酸化珪素膜上に形成された導電材料層と、
各電気信号測定用パッドと各スルーホール内の前記導電材料層とを接続するように前記表面側二酸化珪素層に表面を露出した状態で埋設された複数の配線と、
前記シリコン基板の裏面に配設され各導電材料層と接続された複数の電極パッドと、
を備え、前記シリコン基板の厚みは100〜600μmの範囲であり、前記スルーホールの内径は10〜100μmの範囲であることを特徴とする電気信号測定用治具。 - シリコン基板と、該シリコン基板に穿設された複数のスルーホールと、該スルーホール内壁面を含む前記シリコン基板の裏面の所定部位に形成された二酸化珪素膜と、
前記シリコン基板の表面の所定部位に積層された2層以上の表面側二酸化珪素層であって、同一面をなすように複数の配線を埋設して備えた表面側二酸化珪素層と、
前記スルーホール内に充填された導電材料層と、
いずれかの表面側二酸化珪素層に埋設された前記配線と所望の前記導電材料層とを接続するように表面側二酸化珪素層を貫通して配設された複数の導通ビア部と、
最上層の表面側二酸化珪素層に埋設された前記配線に接続され、かつ、該表面側二酸化珪素層と同一面をなすように埋設された複数の電気信号測定用パッド、および、最上層の表面側二酸化珪素層に埋設された前記配線には接続されず、かつ、該表面側二酸化珪素層と同一面をなすように埋設された複数の電気信号測定用パッドと、
配線には接続されていない前記電気信号測定用パッドと、最上層よりも下層のいずれかの表面側二酸化珪素層に埋設された前記配線とを接続するように表面側二酸化珪素層を貫通して配設された複数の配線ビア部と、
前記シリコン基板の裏面に配設され各導電材料層と接続された複数の電極パッドと、
を備え、前記シリコン基板の厚みは100〜600μmの範囲であり、前記スルーホールの内径は10〜100μmの範囲であることを特徴とする電気信号測定用治具。 - 前記スルーホールの少なくとも一部はピッチ20〜200μmの範囲で穿設されたものであることを特徴とする請求項1または請求項2に記載の電気信号測定用治具。
- 表面側二酸化珪素層の厚みは0.1〜5μmの範囲、二酸化珪素膜の厚みは0.1〜5μmの範囲であることを特徴とする請求項1乃至請求項3のいずれかに記載の電気信号測定用治具。
- 前記電気信号測定用パッド、前記配線、および前記電極パッドは、金薄膜またはニッケル薄膜で被覆されていることを特徴とする請求項1乃至請求項4のいずれかに記載の電気信号測定用治具。
- 前記電気信号測定用パッド上に、材質が金またはニッケルである突起を備えていることを特徴とする請求項1乃至請求項5のいずれかに記載の電気信号測定用治具。
- 電気信号測定用治具の製造方法において、
シリコン基板の表面に表面側二酸化珪素層を形成する工程と、
該表面側二酸化珪素層の所望部位に配線と電気信号測定用パッドを形成するための溝部を形成する工程と、
該溝部の一部に掛かるように前記表面側二酸化珪素層とシリコン基板に所定の大きさで微細孔を穿設してスルーホールを形成する工程と、
該スルーホール内壁面を含む前記シリコン基板の裏面の所定の部位に二酸化珪素膜を形成する工程と、
該二酸化珪素膜上と前記表面側二酸化珪素層上に下地導電薄膜を形成する工程と、
前記下地導電薄膜上に所望のレジストパターンを形成し、前記下地導電薄膜を給電層として電解めっきを行なうことにより、前記スルーホール内壁面と前記表面側二酸化珪素層の前記溝部と前記二酸化珪素膜の所望箇所に電解めっき部位を形成する工程と、
前記レジストパターンを除去した後、電気信号測定用パッドと配線とを構成する電解めっき部位が前記溝部のみに残り、シリコン基板裏面に電極パッドが形成されるように、前記電解めっき部位と露出している前記下地導電薄膜を研磨して除去する工程と、を有することを特徴とする電気信号測定用治具の製造方法。 - 前記電気信号測定用パッドと配線を覆うように、前記表面側二酸化珪素層上に更に第2の表面側二酸化珪素層を積層する工程と、
該第2の表面側二酸化珪素層の所望部位に配線と電気信号測定用パッドを形成するための溝部を形成する工程と、
該溝部の一部に掛かるように、積層状態の表面側二酸化珪素層とシリコン基板とに所定の大きさで微細孔を穿設してスルーホールを形成し、また、下層の表面側二酸化珪素層に埋設されている電気信号測定用パッドが露出するように、積層状態の表面側二酸化珪素層に所定の大きさで微細孔を穿設してビア用孔部を形成する工程と、
該スルーホール内壁面に二酸化珪素膜を形成する工程と、
前記二酸化珪素膜上と前記第2の表面側二酸化珪素層上に下地導電薄膜を形成する工程と、
前記下地導電薄膜上に所望のレジストパターンを形成し、前記下地導電薄膜を給電層として電解めっきを行なうことにより、前記スルーホール内壁面、前記ビア用孔部内および前記第2の表面側二酸化珪素層の前記溝部に電解めっき部位を形成する工程と、
前記レジストパターンを除去した後、ビア部を構成する電解めっき部位が前記ビア用孔部に残り、電気信号測定用パッドと配線層とを構成する電解めっき部位が前記溝部に残り、シリコン基板裏面に電極パッドが形成されるように、前記電解めっき部位と露出している前記下地導電薄膜を研磨して除去する工程と、
からなる第2層目形成工程を有し、該第2層目形成工程を1回以上行なうことを特徴とする請求項5に記載の電気信号測定用治具の製造方法。 - 前記スルーホールの形成方法は、ICP−RIE法またはサンドブラスト法であることを特徴とする請求項7または請求項8に記載の電気信号測定用治具の製造方法。
- 前記スルーホールは、内径が10〜100μmの範囲であり、ピッチ20〜200μmの範囲となるように形成されることを特徴とする請求項9に記載の電気信号測定用治具の製造方法。
- 前記電解めっきは、電解銅めっき法、電解銀めっき法、電解金めっき法のいずれかであることを特徴とする請求項7乃至請求項10のいずれかに記載の電気信号測定用治具の製造方法。
- 前記下地導電薄膜の形成工程では、前記表面側二酸化珪素層および二酸化珪素膜上に、プラズマを利用したMOCVD(Metal Organic − Chemical Vapor Deposition)法により窒化チタン膜を形成し、該窒化チタン膜上に下地導電薄膜を形成することを特徴とする請求項7乃至請求項11のいずれかに記載の電気信号測定用治具の製造方法。
- 前記窒化チタン膜上に絶縁膜を形成し、その後、前記下地導電薄膜を形成することを特徴とする請求項12に記載の電気信号計測用治具の製造方法。
- 前記絶縁膜は、プラズマCVD法により形成した二酸化珪素膜であることを特徴とする請求項13に記載の電気信号計測用治具の製造方法。
- 露出している前記下地導電薄膜をエッチングにより除去する前記工程の後に、露出している前記電気信号測定用パッド、配線、および電極パッド上に無電解めっきにより金薄膜またはニッケル薄膜を形成する工程を有することを特徴とする請求項7乃至請求項14のいずれかに記載の電気信号測定用治具の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006087173A JP4703456B2 (ja) | 2006-03-28 | 2006-03-28 | 電気信号測定用治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006087173A JP4703456B2 (ja) | 2006-03-28 | 2006-03-28 | 電気信号測定用治具 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007263650A true JP2007263650A (ja) | 2007-10-11 |
JP4703456B2 JP4703456B2 (ja) | 2011-06-15 |
Family
ID=38636793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006087173A Active JP4703456B2 (ja) | 2006-03-28 | 2006-03-28 | 電気信号測定用治具 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4703456B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009276316A (ja) * | 2008-05-19 | 2009-11-26 | Shinko Electric Ind Co Ltd | プローブカード |
JP2011258803A (ja) * | 2010-06-10 | 2011-12-22 | Shin Etsu Chem Co Ltd | 貫通孔を形成しためっき層付シリコン基板 |
JP2013108993A (ja) * | 2013-02-25 | 2013-06-06 | Ngk Spark Plug Co Ltd | 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法 |
JP2013246133A (ja) * | 2012-05-29 | 2013-12-09 | Micronics Japan Co Ltd | 接合パッド、プローブ組立体及び接合パッドの製造方法 |
JP2014174145A (ja) * | 2013-03-13 | 2014-09-22 | Shinko Electric Ind Co Ltd | プローブガイド板及びその製造方法 |
KR20140140494A (ko) * | 2013-05-28 | 2014-12-09 | 신꼬오덴기 고교 가부시키가이샤 | 프로브 가이드판, 반도체 검사 장치 및 프로브 가이드판의 제조 방법 |
CN109244224A (zh) * | 2017-07-11 | 2019-01-18 | Lg 伊诺特有限公司 | 发光器件封装 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323701A (ja) * | 1999-05-10 | 2000-11-24 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
JP2001091544A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | 半導体検査装置の製造方法 |
JP2003347403A (ja) * | 2002-05-30 | 2003-12-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004015030A (ja) * | 2002-06-12 | 2004-01-15 | Hitachi Ltd | 半導体装置の製造方法 |
JP2004281999A (ja) * | 2003-01-23 | 2004-10-07 | Kyocera Corp | 多層配線基板 |
JP2006019312A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 半導体集積回路装置 |
-
2006
- 2006-03-28 JP JP2006087173A patent/JP4703456B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323701A (ja) * | 1999-05-10 | 2000-11-24 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
JP2001091544A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | 半導体検査装置の製造方法 |
JP2003347403A (ja) * | 2002-05-30 | 2003-12-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004015030A (ja) * | 2002-06-12 | 2004-01-15 | Hitachi Ltd | 半導体装置の製造方法 |
JP2004281999A (ja) * | 2003-01-23 | 2004-10-07 | Kyocera Corp | 多層配線基板 |
JP2006019312A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 半導体集積回路装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009276316A (ja) * | 2008-05-19 | 2009-11-26 | Shinko Electric Ind Co Ltd | プローブカード |
JP2011258803A (ja) * | 2010-06-10 | 2011-12-22 | Shin Etsu Chem Co Ltd | 貫通孔を形成しためっき層付シリコン基板 |
JP2013246133A (ja) * | 2012-05-29 | 2013-12-09 | Micronics Japan Co Ltd | 接合パッド、プローブ組立体及び接合パッドの製造方法 |
JP2013108993A (ja) * | 2013-02-25 | 2013-06-06 | Ngk Spark Plug Co Ltd | 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法 |
JP2014174145A (ja) * | 2013-03-13 | 2014-09-22 | Shinko Electric Ind Co Ltd | プローブガイド板及びその製造方法 |
KR20140140494A (ko) * | 2013-05-28 | 2014-12-09 | 신꼬오덴기 고교 가부시키가이샤 | 프로브 가이드판, 반도체 검사 장치 및 프로브 가이드판의 제조 방법 |
JP2014232030A (ja) * | 2013-05-28 | 2014-12-11 | 新光電気工業株式会社 | プローブガイド板及びその製造方法、半導体検査装置 |
US9829509B2 (en) | 2013-05-28 | 2017-11-28 | Shinko Electric Industries Co., Ltd. | Probe guide plate and semiconductor inspection apparatus |
TWI626449B (zh) * | 2013-05-28 | 2018-06-11 | 新光電氣工業股份有限公司 | 探針導引板及其製造方法、半導體檢測裝置 |
KR102150431B1 (ko) | 2013-05-28 | 2020-09-01 | 신꼬오덴기 고교 가부시키가이샤 | 프로브 가이드판, 반도체 검사 장치 및 프로브 가이드판의 제조 방법 |
CN109244224A (zh) * | 2017-07-11 | 2019-01-18 | Lg 伊诺特有限公司 | 发光器件封装 |
CN109244224B (zh) * | 2017-07-11 | 2023-02-21 | 苏州立琻半导体有限公司 | 发光器件封装 |
Also Published As
Publication number | Publication date |
---|---|
JP4703456B2 (ja) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4564342B2 (ja) | 多層配線基板およびその製造方法 | |
JP4703456B2 (ja) | 電気信号測定用治具 | |
TWI446847B (zh) | 佈線板,其製造方法及半導體封裝 | |
US20060065439A1 (en) | Wiring board and wiring board manufacturing method | |
JP2006229115A (ja) | 配線基板製造用金属部材と、それを用いた配線基板の製造方法 | |
KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
JP5017872B2 (ja) | 半導体装置及びその製造方法 | |
JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP2016514909A (ja) | 酸化層を備える低コストインターポーザ | |
JP2020188209A (ja) | プリント配線板とプリント配線板の製造方法 | |
KR20000071696A (ko) | 다층 배선판 및 그 제조 방법 | |
JP5608430B2 (ja) | 配線基板及び配線基板の製造方法 | |
TWI771534B (zh) | 佈線板及其製造方法 | |
JP2007263649A (ja) | 電気信号計測用治具およびその製造方法 | |
JP6261104B1 (ja) | プリント基板の製造方法 | |
KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
JP4452232B2 (ja) | プリント配線基板及びその製造方法 | |
JP6250309B2 (ja) | 多層配線基板の製造方法 | |
JP2012141274A (ja) | プローブカード用セラミック基板及びその製造方法 | |
KR100902080B1 (ko) | 한판단위 부도체 통전판, 그의 제조방법 | |
KR101558579B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP6301595B2 (ja) | 配線基板、多層配線基板の製造方法 | |
JP2011205010A (ja) | 配線基板およびその製造方法 | |
TWI706702B (zh) | 電路板中的導通孔結構及其製造方法 | |
JPH09281145A (ja) | 異方性導電材を有する検査治具及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4703456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |