KR102150431B1 - 프로브 가이드판, 반도체 검사 장치 및 프로브 가이드판의 제조 방법 - Google Patents

프로브 가이드판, 반도체 검사 장치 및 프로브 가이드판의 제조 방법 Download PDF

Info

Publication number
KR102150431B1
KR102150431B1 KR1020140061573A KR20140061573A KR102150431B1 KR 102150431 B1 KR102150431 B1 KR 102150431B1 KR 1020140061573 A KR1020140061573 A KR 1020140061573A KR 20140061573 A KR20140061573 A KR 20140061573A KR 102150431 B1 KR102150431 B1 KR 102150431B1
Authority
KR
South Korea
Prior art keywords
hole
guide plate
tapered portion
silicon oxide
silicon substrate
Prior art date
Application number
KR1020140061573A
Other languages
English (en)
Other versions
KR20140140494A (ko
Inventor
유이치로 시미즈
고스케 후지하라
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20140140494A publication Critical patent/KR20140140494A/ko
Application granted granted Critical
Publication of KR102150431B1 publication Critical patent/KR102150431B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

대상물을 검사하기 위한 전기 신호를 프로브 바늘을 통하여 입출력하는 반도체 검사 장치에 이용되는 프로브 가이드판으로서, 실리콘 기판으로서, 상기 실리콘 기판의 한쪽의 면으로부터 다른쪽의 면으로 관통하여 상기 프로브 바늘이 삽입되는 관통 구멍이 설치된, 상기 실리콘 기판과, 실리콘 산화막을 포함하고, 상기 관통 구멍은, 상기 한쪽의 면측의 단부에 설치되어 상기 한쪽의 면에 다가감에 따라서 구멍의 크기가 확대되는 제 1 테이퍼부와, 상기 다른쪽의 면측의 단부에 설치되어 상기 다른쪽의 면에 다가감에 따라 구멍의 크기가 확대되는 제 2 테이퍼부를 포함하고, 상기 실리콘 산화막은 상기 제 1 테이퍼부 및 상기 제 2 테이퍼부를 포함하는 상기 관통 구멍의 내벽면(inner wall surface)에 형성된, 프로브 가이드판이 제공된다.

Description

프로브 가이드판, 반도체 검사 장치 및 프로브 가이드판의 제조 방법{PROBE GUIDE PLATE, SEMICONDUCTOR INSPECTION APPARATUS AND METHOD OF MANUFACTURING PROBE GUIDE PLATE}
본 발명은 프로브 가이드판, 프로브 가이드판을 이용한 반도체 검사 장치 및 프로브 가이드판의 제조 방법에 관한 것이다.
종래, 반도체 장치의 검사 공정에 있어서는, 프로브 가이드판의 가이드 구멍들에 프로브 바늘들이 각각 삽입된 반도체 검사 장치가 이용되고 있었다. 구체적으로는, 반도체 검사 장치의 프로브 바늘의 선단을 반도체 장치의 전극 패드에 직접 눌러서 외부의 반도체 검사 시스템과 반도체 장치를 일시적으로 전기적으로 접속하는 것에 의해, 전기적 특성의 검사가 행해지고 있었다.
프로브 가이드판의 재료로서는, 예를 들면 세라믹스, 실리콘 등이 이용된다. 세라믹스 프로브 가이드판은, 머시너블 세라믹스 등을 소결한 이후에, 드릴 가공법으로 가이드 구멍을 형성하는 것에 의해 제작된다. 그러나, 드릴 가공법에 의해 소경(小徑) 관통 구멍을 형성하는 것은 곤란하며, 가이드 구멍의 수가 많아졌을 경우에 비용이 증가할 수 있는 문제가 있다.
한편, 실리콘 프로브 가이드판은, 예를 들어 패터닝 및 드라이 에칭을 포함하는 포토리소그래피법에 의해 가이드 구멍을 형성하고, 가이드 구멍 내 등에 절연성을 확보하기 위하여 열산화법 등에 의해 실리콘 산화막을 형성함으로써 제작된다. 포토리소그래피법에 의해 가이드 구멍이 동시에 형성되기 때문에, 실리콘 프로브 가이드판의 제조 비용은 가이드 구멍의 수에 따라 달라지지 않는다. 이에 따라, 고밀도의 가이드 구멍을 갖는 실리콘 프로브 가이드판의 제조에 유리하다.
그러나, 일반적인 실리콘 및 실리콘 산화막의 파괴 인성값은 약 1 MPa·m1/2이며, 이것은 일반적인 알루미나 세라믹스의 파괴 인성값인 약 4 MPa·m1/2에 비해 작다. 따라서, 실리콘 프로브 가이드판에 있어서는, 프로브 바늘의 슬라이딩성을 확보하기 위하여, 소정 두께(예를 들면, 5㎛ 정도)를 갖도록 실리콘 산화막을 형성할 필요가 있다.
일본국 특개2012-93127호 공보
그러나, 실리콘 프로브 가이드판에 있어서, 실리콘 산화막의 두께를 두껍게 만들 경우, 실리콘과 실리콘 산화막의 열팽창 계수 차로 인하여 실리콘 프로브 가이드판에 휘어짐(warp)이 발생한다는 문제가 있었다. 또한, 이러한 휘어짐은 가이드 구멍이 고밀도로 설치될 경우 현저해지는 경향이 있다.
본 발명은 상기 문제점에 비추어 이루어진 것이며, 휘어짐 발생이 저감된 실리콘 프로브 가이드판 등을 제공한다.
일 실시형태에 따르면, 대상물을 검사하기 위한 전기 신호를 프로브 바늘을 통하여 입출력하는 반도체 검사 장치에 이용되는 프로브 가이드판으로서, 실리콘 기판으로서, 상기 실리콘 기판의 한쪽의 면으로부터 다른쪽의 면으로 관통하여 상기 프로브 바늘이 삽입되는 관통 구멍이 설치된, 상기 실리콘 기판과, 실리콘 산화막을 포함하고, 상기 관통 구멍은, 상기 한쪽의 면측의 단부에 설치되어 상기 한쪽의 면에 다가감에 따라서 구멍의 크기가 확대되는 제 1 테이퍼부와, 상기 다른쪽의 면측의 단부에 설치되어 상기 다른쪽의 면에 다가감에 따라 구멍의 크기가 확대되는 제 2 테이퍼부를 포함하고, 상기 실리콘 산화막은 상기 제 1 테이퍼부 및 상기 제 2 테이퍼부를 포함하는 상기 관통 구멍의 내벽면(inner wall surface)에 형성된, 프로브 가이드판이 제공된다.
또한, 방법, 장치, 시스템 등 중에서 이루어지는, 본 발명의 전술한 요소들의 임의의 조합 및 표현 변경은 본 발명의 실시형태들로서 유효함에 유의한다.
본 발명의 다른 대상물, 특징, 및 이점은 첨부 도면들과 함께 독해 될 시에 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
도 1은 제 1 실시형태인 반도체 검사 장치의 일 예를 나타낸 단면도.
도 2a 및 도 2b는 제 1 실시형태인 반도체 검사 장치에 이용되는 프로브 가이드판의 일 예를 나타낸 도면들.
도 3a 내지 도 3c는 제 1 실시형태인 반도체 검사 장치에 이용되는 프로브 가이드판의 제조 공정들의 예를 나타낸 도면들.
도 4a 및 도 4b는 제 1 실시형태인 반도체 검사 장치에 이용되는 프로브 가이드판의 제조 공정들의 예를 나타낸 도면들.
도 5a 및 도 5b는 제 1 실시형태의 변형예 1인 반도체 검사 장치에 이용되는 프로브 가이드판의 일 예를 나타낸 도면들.
도 6a 및 도 6b는 제 1 실시형태의 변형예 2인 반도체 검사 장치에 이용되는 프로브 가이드판의 일 예를 나타낸 도면들.
본 명세서에서는 예시적 실시형태들을 참조하여 본 발명을 기술할 것이다. 당업자는 본 발명의 교시들을 사용하여 다수의 다른 실시형태들이 달성될 수 있다는 것과 본 발명이 설명의 목적으로 예시된 실시형태들로 한정되지 않는다는 것을 인지할 것이다.
도면들의 설명에 있어서, 동일한 구성요소에는 동일한 참조부호가 부여되며, 반복 설명을 생략한다.
(제 1 실시형태)
먼저, 제 1 실시형태인 반도체 검사 장치(1)의 구조의 일 예를 설명한다. 도 1은 제 1 실시형태인 반도체 검사 장치(1)의 일 예를 나타낸 단면도이다. 도 2a 및 도 2b는 제 1 실시형태인 반도체 검사 장치(1)에 이용되는 프로브 가이드판(10)의 일 예를 나타낸 도면들이다. 도 2a는 평면도이며, 도 2b는 부분 확대 단면도이다.
도 1, 도 2a 및 도 2b에 있어서, X-방향은 후술하는 실리콘 기판(11)의 제 1 면(11a)과 평행인 방향이며, Y-방향은 X-방향에 수직인 방향(지면(紙面)의 깊이 방향)이다. Z-방향은 X-방향 및 Y-방향에 수직인 방향(실리콘 기판(11)의 두께 방향)이다(다른 도면들에서도 마찬가지). 도 2a에서는, 실리콘 산화막(12)이 편의상 도트 패턴으로 나타나 있다.
도 1, 도 2a 및 도 2b를 참조하면, 제 1 실시형태인 반도체 검사 장치(1)는 대상물을 검사하기 위한 전기 신호를 복수의 프로브 바늘(22)을 통하여 입출력한다. 반도체 검사 장치(1)는 프로브 가이드판(10), 중계 기판(20) 및 홀더(30)를 포함한다. 프로브 가이드판(10)과 중계 기판(20)은 홀더(30)에 의해 고정되어 있다(프로브 가이드판(10)과 중계 기판(20)의 위치들은 홀더(30)에 의해 결정됨).
도 1에는, 반도체 검사 장치(1)가 검사하는 대상물의 일 예인 반도체 장치(200)가 도시되어 있다. 반도체 장치(200)에는 복수의 전극 패드(210)가 설치되어 있다. 도 1은 반도체 검사 장치(1)의 프로브 바늘(22)과 반도체 장치(200)의 전극 패드(210) 각각이 서로 접촉해 있는 상태(검사 상태)를 나타내고 있지만, 반도체 검사 장치(1)를 Z-방향으로 가동함으로써, 프로브 바늘(22)과 전극 패드(210) 각각은 서로 접촉하지 않는 상태가 된다.
프로브 가이드판(10)은 실리콘 기판(11)과 실리콘 산화막(12)을 포함한다. 실리콘 기판(11)에는 복수의 관통 구멍(111)이 형성되어 있다. 실리콘 기판(11)은, 예를 들어 평면도에서의 각 변의 길이가 약 3 내지 7 cm인 정사각형 형상을 가질 수 있다. 실리콘 기판(11)의 두께(Z-방향)는, 예를 들어 약 100 내지 300㎛일 수 있다. 여기서, "평면도"는 도 1, 도 2a 및 도 2b에서 Z-방향으로부터 보여지는 대상물의 형상을 의미한다.
각각의 관통 구멍(111)은 제 1 면(11a)으로부터, 제 1 면(11a)의 반대편 면인 제 2 면(11b)으로 실리콘 기판(11)을 관통한다. 관통 구멍(111)은, 예를 들어 소정의 배열 피치로 X-방향 및 Y-방향으로 배열되어 있다. 관통 구멍(111)의 배열은 검사될 대상물의 전극의 배열에 따라 임의로 결정될 수 있다. 관통 구멍(111)의 배열 피치는 임의로 결정될 수 있으며, 예를 들어 약 60 내지 100㎛일 수 있다. 각각의 관통 구멍(111)(후술하는 제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)를 제외한 부분)은, 예를 들어 평면도에서의 각 변의 길이가 약 40 내지 80㎛인 정사각형 형상을 가질 수 있다. 다르게는, 각각의 관통 구멍(111)은 장방 형상, 원 형상, 타원 형상 등을 가질 수도 있다.
각각의 관통 구멍(111)에는, 실리콘 기판(11)의 제 1 면(11a) 측의 단부에, 제 1 면(11a)으로 다가감에 따라 구멍의 크기가 확대되는(단면도에서 제 1 면(11a)으로 다가감에 따라 폭이 확대되는) 제 1 테이퍼부(111x)가 형성되어 있다. 각각의 관통 구멍(111)에는, 실리콘 기판(11)의 제 2 면(11b) 측의 단부에, 제 2 면(11b)으로 다가감에 따라 직경이 확대되는(단면도에서 제 2 면(11b)으로 다가감에 따라 폭이 확대되는) 제 2 테이퍼부(111y)가 형성되어 있다. 실리콘 기판(11)의 제 1 면(11a) 또는 실리콘 기판(11)의 제 2 면(11b)에 대한 각각의 제 1 테이퍼부(111x) 또는 제 2 테이퍼부(111y)의 경사각(θ)은, 예를 들어 약 55도이다.
실리콘 산화막(12)은, 실리콘 기판(11)의 제 1 면(11a), 제 2 면(11b), 및 제 1 테이퍼부(111x)와 제 2 테이퍼부(111y)를 포함하는 각각의 관통 구멍(111)의 내벽면에 형성되어 있다. 실리콘 산화막(12)은 후술하는 프로브 바늘(22)로부터 실리콘 기판(11)을 절연시키기 위해 제공된다.
실리콘 기판(11)의 제 1 면(11a)에 형성된 실리콘 산화막(12)("12a"로도 지칭됨)은 두께 t1을 갖는다(이하, 막 두께 t1로 지칭됨). 실리콘 기판(11)의 제 2 면(11b)에 형성된 실리콘 산화막(12)("12b"로도 지칭됨)은 두께 t2를 갖는다(이하, 막 두께 t2로 지칭됨). 제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)를 포함하는 각각의 관통 구멍(111)의 내벽면에 형성된 실리콘 산화막(12)("12c"로도 지칭됨)은 두께 t3를 갖는다(이하, 막 두께 t3로 지칭됨). 일 실시형태에서, 실리콘 산화막(12)의 막 두께 t1, t2, 및 t3은 0.5 내지 5㎛의 범위 내의 실질적으로 동일한 값이며, 더욱 바람직하게는, 1 내지 3㎛의 범위 내의 실질적으로 동일한 값이다.
본 발명자들의 연구에 따르면, 실리콘 산화막(12)의 막 두께가 0.5 이상인 경우 충분한 절연 신뢰성이 확보될 수 있고, 실리콘 산화막(12)의 막 두께가 0.5 이하인 경우 프로브 가이드판(10)에서의 휘어짐 발생이 감소될 수 있는 것으로 밝혀졌다(실시예 참조). 실리콘 산화막(12)의 막 두께가 두꺼워지면 프로브 가이드판(10)의 휘어짐이 커지는 이유는, 실리콘의 열팽창 계수(약 3ppm/℃)와 실리콘 산화막(열산화막)의 열팽창 계수(약 0.3ppm/℃)에 차가 있기 때문이다.
중계 기판(20)은 기판 본체(21), 복수의 프로브 바늘(22) 및 복수의 전극(23)을 포함한다. 기판 본체(21)의 재료로서는, 예를 들어 세라믹, 실리콘, 유리, 절연성 수지(에폭시계 수지 등)을 이용할 수 있다. 기판 본체(21)의 두께는, 예를 들어 약 0.5 내지 2 mm일 수 있다.
프로브 바늘(22)은, 프로브 가이드판(10) 측에 있는 각각의 프로브 바늘(22)의 일단이 중계 기판(20)으로부터 돌출하며, 각각의 프로브 바늘(22)의 타단이 프로브 가이드판(10) 측의 반대편 측에 있는 중계 기판(20)의 면에 형성된 각 전극(23)과 접속되도록, 중계 기판(20)을 관통하게 설치되어 있다. 프로브 바늘(22)은 검사되는 대상물의 일 예인 반도체 장치(200)의 전극 패드(210)에 대응하는 위치에 설치되어 있다.
각각의 프로브 바늘(22)의 일단은, 중계 기판(20)의 프로브 가이드판(10) 측의 면으로부터 돌출하며, 또한 프로브 가이드판(10)의 각 관통 구멍(111)을 경유하여, 프로브 가이드판(10)의 실리콘 기판(11)의 제 2 면(11b)으로부터 돌출해 있다. 실리콘 기판(11)의 제 2 면(11b)으로부터 돌출된 프로브 바늘(22)은 반도체 장치(200)의 전극 패드(210)와 접촉하여 각각 전기적으로 연결된다. 이와 같이, 관통 구멍(111)은 관통 구멍(111)에 삽입되는 각 프로브 바늘(22)을 가이드하는 기능을 한다.
프로브 바늘(22)은 반도체 장치(200)의 전극 패드(210)와 반복하여 접촉하기 때문에, 프로브 바늘(22)용의 재료는 단단하고, 변형이나 마모되기 어려운 재료일 수 있다. 프로브 바늘(22)용의 재료는 예를 들어 니켈(Ni), 구리(Cu), 금(Au), 로듐(Rh) 등일 수 있다. 도 1에 도시된 예에서는 각각의 프로브 바늘(22)이 직선 형상을 갖고 있지만, 예를 들어 전극(23)의 배열 피치가 전극 패드(210)의 배열 피치보다 넓어지는 경우, 각각의 프로브 바늘(22)은 전극(23)과 전극 패드(210)의 배열 피치들의 차를 조정(흡수)할 수 있는 굴곡 또는 구부러진 형상을 가질 수도 있다.
중계 기판(20)의 전극(23)은 배선 기판(도시하지 않음), 인터포저(도시하지 않음) 등을 경유하여 반도체 검사 시스템(도시하지 않음)과 전기적으로 접속되어 있다. 중계 기판(20)은 반도체 장치(200)의 전극 패드(210)로부터 출력되는 전기 신호들을 반도체 검사 시스템(도시하지 않음)에 각각 중계하는 기능을 갖는다. 또한, 중계 기판(20)은 반도체 검사 시스템(도시하지 않음)으로부터의 전기 신호들을 각각 중계하여 반도체 장치(200)의 전극 패드(210)에 입력하는 기능을 갖는다.
전술한 바와 같이, 프로브 가이드판(10)과 중계 기판(20)은 홀더(30)에 의해 고정되어 있다(프로브 가이드판(10)과 중계 기판(20)의 위치들은 홀더(30)에 의해 결정됨). 여기서, 홀더(30)는 각각의 프로브 바늘(22)과 각 전극 패드(210) 간에 야기되는 압력을 완화하는 기구를 가질 수 있다.
반도체 장치(200)의 검사 시에는, 반도체 장치(200)가 반도체 검사 장치(1)에 대한 반도체 장치(200)의 위치를 조절할 수 있는 재치대(도시하지 않음)에 장착된다. 이어서, 반도체 장치(200)의 위치를 조절하여, 반도체 검사 장치(1)의 프로브 바늘(22)이 각각 반도체 장치(200)의 전극 패드(210)에 맞춰지도록 한다. 반도체 검사 장치(1)는 Z-방향으로 가동할 수 있도록 구성되어 있다. 그 후, 반도체 검사 장치(1)를 Z-방향(반도체 장치(200)의 방향)으로 이동시키는 것에 의해, 프로브 바늘(22)이 반도체 장치(200)의 전극 패드(210)에 소정의 힘으로 압압되며, 이에 따라 각각의 프로브 바늘(22)의 선단부가 각 전극 패드(210)의 상면과 접촉한다.
프로브 바늘(22)이 전극 패드(210)와 각각 접촉하는 경우, 전극 패드(210)는 반도체 검사 시스템(도시하지 않음)과 전기적으로 접속된다. 그 결과, 반도체 검사 시스템(도시하지 않음)은 반도체 장치(200)의 전기적 특성을 검사할 수 있다. 전기적 특성의 검사로서는, 예를 들면 반도체 장치(200)의 각 회로간의 도통의 양부(良否)를 판별하는 프로빙 검사나, 고온 중에 있어서 열적 또는 전기적 스트레스를 회로에 부여하여 불량을 가속 선별하는 번인(burn-in) 검사를 행할 수 있다. 또한, 전기적 특성의 검사로서, 고주파 신호 등으로 반도체 장치(200)를 시험하는 최종 검사를 행할 수도 있다.
다음으로, 제 1 실시형태인 프로브 가이드판(10)의 제조 방법을 설명한다. 도 3a 내지 도 4b는 제 1 실시형태인 반도체 검사 장치(1)에 이용되는 프로브 가이드판(10)의 제조 공정의 일 예를 나타낸 도면들이다.
우선, 도 3a에 나타낸 공정에서는, 실리콘 기판(11)이 되는 웨이퍼(110)를 준비한다. 이어서, 웨이퍼(110)의 제 1 면(110a)에는, 관통 구멍(111)에 대응하는 개구부(310x)가 제공된 레지스트층(300)(네거티브 또는 포지티브 중 어느 것)을 형성한다. 웨이퍼(110)로서는, 예를 들면 6인치(약 150㎜), 8인치(약 200㎜), 12인치(약 300㎜) 등의 직경을 갖는 (100)면 실리콘 웨이퍼를 이용할 수 있다. 웨이퍼(110)의 두께는, 예를 들면 0.625㎜(6인치의 경우), 0.725㎜(8인치의 경우), 0.775㎜(12인치의 경우) 등으로 할 수 있다. 본 실시형태에서는, 웨이퍼의 상태에서 다음의 공정들을 실시한 후, 웨이퍼가 개별화되는 예를 설명하였다. 다르게는, 먼저 웨이퍼가 개별될 수 있고, 다음의 공정들이 그 개별화된 구성요소들 상에서 수행될 수 있다.
레지스트층(300)은, 웨이퍼(110)의 제 1 면(110a)((100)면)에, 예를 들면 아크릴계 수지나 에폭시계 수지나 이미드계 수지 등을 함유하는 감광성 수지 조성물로 이루어지는 액상 또는 페이스트 형상의 레지스트를 도포하는 것에 의해 형성된다. 다르게는, 레지스트층(300)은 웨이퍼(110)의 제 1 면(110a)에, 예를 들면 아크릴계 수지나 에폭시계 수지나 이미드계 수지 등을 함유하는 감광성 수지 조성물로 이루어지는 필름 형상의 레지스트를 라미네이트하는 것에 의해 형성될 수 있다. 그리고, 도포 또는 라미네이트한 레지스트를 노광 및 현상함으로써 개구부(310x)를 형성한다. 이들 프로세스에 의해, 개구부(310x)를 갖는 레지스트층(300)이 형성된다. 또 다르게는, 미리 개구부(310x)를 형성한 필름 형상의 레지스트를 웨이퍼(110)의 제 1 면(110a)에 라미네이트할 수도 있다.
또한, 레지스트층(300)을 형성하기 전에, 웨이퍼(110)의 제 1 면(110a)에 대하여 HMDS(헥사메틸디실라잔) 처리를 행할 수도 있다. 이 처리에 의해, 레지스트층(300)과 웨이퍼(110) 간의 밀착성이 향상될 수 있다.
다음으로, 도 3b에 나타내는 공정에서는, 레지스트층(300)을 마스크로 하여 웨이퍼(110)의 제 1 면(110a)으로부터 웨이퍼(110)를 에칭하는 것에 의해, 웨이퍼(110)의 제 1 면(110a)에 오목부(110x)를 형성한다. 오목부(110x)는, 예를 들면 SF6(육불화황)을 이용한 반응성 이온 에칭(DRIE : Deep Reactive Ion Etching) 등의 이방성 드라이 에칭법에 의해 형성될 수 있다. 오목부(110x)의 배열 피치는 개구부(310x)의 배열 피치에 대응하며, 예를 들면 약 60 내지 100㎛ 일 수 있다. 각각의 오목부(110x)는 평면도에서 각 변의 길이가 약 40 내지 80㎛인 정사각형 형상을 가질 수 있다.
다음으로, 도 3c에 나타낸 공정에서는, 레지스트층(300)을 제거한다(도 3b 참조). 이어서, 백사이드 그라인더 등을 이용하여 웨이퍼(110)의 제 2 면(110b)((100)면)측을 연삭하는 것에 의해 웨이퍼(110)를 박형화한다. 웨이퍼(110)를 연삭한 후에는, 웨이퍼(110)를 충분히 세정하여 연삭 부스러기 등을 제거할 수 있다. 웨이퍼(110)의 두께는, 예를 들면 약 100 내지 300㎛ 일 수 있다. 이러한 구성에 의하여, 웨이퍼(110)를 관통하는 관통 구멍(111)이 오목부(110x)로부터 각각 형성된다. 여기서, 도 3b에 나타낸 공정에서는, 각각의 오목부(110x)의 깊이가 도 3c에 나타낸 공정에서 연삭된 이후의 웨이퍼(110)의 두께 보다도 두껍게 만들어질 수 있다.
다음으로, 도 4a에 나타낸 공정에서는, 웨이퍼(110)를 에칭하는 것에 의해, 각각의 관통 구멍(111)의 웨이퍼(110)의 제 1 면(110a) 측의 단부에 제 1 테이퍼부(111x)를 형성하고, 웨이퍼(110)의 제 2 면(110b) 측의 단부에 제 2 테이퍼부(111y)를 형성한다. 제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)는, 예를 들면 웨이퍼(110)를 약 90℃의 25% TMAH(수산화테트라메틸암모늄) 수용액에 소정 시간(몇 분 정도) 침지하여, 각각의 관통 구멍(111)의 양 단부를 이방성 웨트 에칭함으로써 형성될 수 있다.
또한, 이방성 웨트 에칭 전에, TMAH 수용액의 젖음성(wettability)을 향상시키기 위하여, 웨이퍼(110)에 대해서 엑시머 처리, UV 처리(자외선 조사 처리), 또는 플라스마 처리 등의 전처리를 행할 수도 있다. TMAH 수용액의 젖음성을 향상시키는 것에 의해, 제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)가 균일하게 형성될 수 있다.
제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)의 웨이퍼(110)의 제 1 면(110a) 및 제 2 면(110b)에 대한 경사각(θ)은, 예를 들면, 약 55도일 수 있다. 다르게는, 제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)는, 예를 들면 KOH(수산화칼륨), EDP(에틸렌디아민·피로카테콜) 등의 알칼리성 수용액을 이용한 이방성 웨트 에칭법에 의해 형성될 수도 있다.
다음으로, 도 4b에 나타낸 공정에서는, 웨이퍼(110)의 제 1 면(110a), 제 2 면(110b), 및 제 1 테이퍼부(111x)와 제 2 테이퍼부(111y)를 포함하는 각각의 관통 구멍(111)의 내벽면에 실리콘 산화막(12)(12a, 12b 및 12c)을 일체로 형성한다. 실리콘 산화막(12)은 웨이퍼(110)의 표면 근방의 온도를 예를 들면 1000℃ 이상으로 하는 웨트 열산화법에 의해 열산화함으로써 형성될 수 있다.
이 때, 실리콘 기판(11)의 제 1 면(11a)에 형성된 실리콘 산화막(12a)의 막 두께, 실리콘 기판(11)의 제 2 면(11b)에 형성된 실리콘 산화막(12b)의 막 두께, 및 각각의 관통 구멍(111)의 내벽면에 형성된 실리콘 산화막(12c)의 막 두께는, 실질적으로 동일해진다. 도 2b에 나타낸 바와 같이, 실리콘 산화막(12a, 12b 및 12c)의 각각의 막 두께 t1, t2, 및 t3은, 예를 들면 0.5 내지 5㎛의 범위 내의 실질적으로 동일한 값이며, 더욱 바람직하게는, 1 내지 3㎛의 범위 내의 실질적으로 동일한 값이다.
도 4b에 나타낸 공정 후, 실리콘 산화막(12)이 형성된 웨이퍼(110)를 소정 위치에서 다이서(Dicer) 등을 이용하여 절단한다. 이것에 의해, 프로브 가이드판(10)(도 1, 도 2a 및 도 2b 참조)이 형성된다.
제 1 실시형태인 프로브 가이드판(10)에 따르면, 각각의 관통 구멍(111)의 양 단부에 제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)가 형성된다. 이것에 의해, 프로브 바늘(22)이 프로브 가이드판(10)에 접촉했을 경우에도, 프로브 바늘(22) 및 프로브 가이드판(10)이 파괴될 가능성을 저감할 수 있다. 예를 들면, 프로브 가이드판(10)의 관통 구멍(111)의 모서리가 깨질 가능성을 저감할 수 있다.
또한, 제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)를 제공하는 것에 의해 프로브 가이드판(10)이 파괴될 가능성을 저감할 수 있기 때문에, 실리콘 기판(11)을 피복하는 실리콘 산화막(12)의 두께가 종래 기술에 비해 더 얇아질 수 있다(예를 들면, 0 내지 0.5㎛, 및 더욱 바람직하게는, 1 내지 3㎛). 이것에 의해, 실리콘 기판(11)과 실리콘 산화막(12)의 열팽창 계수 차에 기인하는 프로브 가이드판(10)의 휘어짐 발생을 저감할 수 있다.
또한, 제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)가 제공되어 있기 때문에, 실리콘 기판(11)은 두께 방향에 있어서 대칭 형상이 된다. 이러한 구성에 의하여도, 실리콘 기판(11)의 휘어짐 발생(즉, 프로브 가이드판(10)에서의 휘어짐 발생)을 저감할 수 있다.
종래에는, 프로브 바늘의 가이드 구멍이 고밀도로 제공될 경우 프로브 가이드판의 휘어짐이 특히 현저했다. 그러나, 프로브 가이드판(10)에 따르면, 실리콘 산화막(12)의 두께를 얇게 함으로써 휘어짐 발생이 저감되기 때문에, 프로브 바늘(22)의 가이드 구멍인 관통 구멍(111)을 고밀도로 제공하는 것이 가능해진다.
(제 1 실시형태의 변형예 1)
제 1 실시형태에서는, 실리콘 산화막(12a, 12b 및 12c)의 각각의 막 두께 t1, t2, 및 t3이 실질적으로 동일하게 되는 예를 기술하였다. 제 1 실시형태의 변형예 1에서는, 실리콘 산화막(12a 및 12b)의 막 두께 t1 및 t2를 실리콘 산화막(12c)의 막 두께 t3보다 얇게 하는 예가 기술된다. 제 1 실시형태의 변형예 1에 있어서, 제 1 실시형태와 동일 구성요소에는 동일한 참조부호가 부여되며, 반복 설명을 하지 않는다.
도 5a 및 도 5b는 제 1 실시형태의 변형예 1의 반도체 검사 장치(1)에 이용되는 프로브 가이드판(10A)의 일 예를 나타낸 도면들이다. 도 5a는 평면도이고, 도 5b는 부분 확대 단면도이다. 도 5a에서는, 실리콘 산화막(12)이 편의상 도트 패턴으로 나타나 있다.
제 1 실시형태의 변형예 1인 반도체 검사 장치의 일 예를 나타내는 단면도는, 실리콘 산화막(12)의 두께를 제외하고, 도 1에 나타낸 것과 동일하므로, 단면도가 나타나 있지 않다.
도 5a 및 도 5b에 나타낸 바와 같이, 제 1 실시형태의 변형예 1의 프로브 가이드판(10A)은, 실리콘 산화막(12a 및 12b)의 막 두께 t1 및 t2가 실리콘 산화막(12c)의 막 두께 t3 보다 얇은 점이 프로브 가이드판(10)(도 1, 도 2a 및 도 2b 참조)과 상위하다. 실리콘 산화막(12)(12a, 12b 및 12c)의 막 두께 t1, t2 및 t3 는, 예를 들어 0.5 내지 5㎛일 수 있고, 더욱 바람직하게는, 1 내지 5㎛ 범위 내 일 수 있으며, t1(≒t2) < t3의 관계를 가질 수 있다.
실리콘 기판(11)의 제 1 면(11a)에 형성된 실리콘 산화막(12a)의 막 두께 t1 및 제 2 면(11b)에 형성된 실리콘 산화막(12b)의 막 두께 t2는, 예를 들면 각각 약 0.5 내지 2㎛ 일 수 있다. 제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)를 포함하는 각각의 관통 구멍(111)의 내벽면에 형성된 실리콘 산화막(12c)의 막 두께 t3은, 예를 들면 약 5㎛ 일 수 있다.
프로브 가이드판(10A)을 제작하기 위해서는, 우선, 제 1 실시형태의 도 3a 내지 도 4a를 참조하여 위에서 설명한 것과 동일한 공정을 실행한다. 그리고, 제 1 실시형태의 도 4b에 나타내는 공정에서, t1, t2, 및 t3 모두가 약 5㎛ 인 실리콘 산화막(12)(12a, 12b 및 12c)을 형성한다. 그리고, 제 1 실시형태의 도 4b에 나타낸 공정 후, 제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)를 포함하는 각각의 관통 구멍(111)의 내부에 레지스트를 충전한다.
다음으로, 실리콘 기판(11)의 제 1 면(11a) 및 제 2 면(11b)에 형성된 실리콘 산화막(12a 및 12b)을 각각 에칭하여, 그들(12a 및 12b)의 막 두께들을, 각각의 관통 구멍(111)의 내벽면에 형성된 실리콘 산화막의 막 두께보다도 얇게 한다. 각각의 실리콘 산화막(12a 및 12b)의 막 두께는, 예를 들면 약 0.5 내지 2㎛ 일 수 있다. 에칭으로서는, 예를 들면 버퍼드(buffered) 불산을 이용한 웨트 에칭이나, CF4(테트라플루오로메탄)를 이용한 드라이 에칭 등을 이용할 수 있다. 그 후, 각각의 관통 구멍(111)의 내부에 충전된 레지스트를 제거한다. 그리고, 실리콘 산화막(12)(12a, 12b 및 12c)이 형성된 웨이퍼(110)를 소정 위치에서 다이서 등을 이용하여 절단함으로써, 실리콘 산화막(12a 및 12b)의 두께 t1 및 t2 각각이 실리콘 산화막(12c)의 두께 t3보다 얇은 프로브 가이드판(10A)을 얻게 된다.
제 1 실시형태의 변형예 1의 프로브 가이드판(10A)에 따르면, 제 1 실시형태의 이점들 이외에, 다음의 이점들을 얻을 수 있다.
프로브 가이드판(10A)에서의 휘어짐 발생에 더 큰 영향을 미칠 것으로 생각되는 실리콘 산화막(12a 및 12b)의 막 두께 t1 및 t2는, 프로브 가이드판(10A)에서의 휘어짐 발생에 영향을 덜 미칠 것으로 생각되는 실리콘 산화막(12c)의 막 두께 t3 보다 얇게 만들어져 있다. 이에 따라, 실리콘 산화막(12)과 각각의 프로브 바늘(22)의 절연성 및 슬라이딩성을 확보하면서 프로브 가이드판(10A)에서의 휘어짐 발생을 한층 저감할 수 있다.
여기서는, 실리콘 산화막(12c)의 막 두께 t3가 약 5㎛ 로 예시되어 있다. 다르게는, 실리콘 산화막(12)의 막 두께 t3은 프로브 가이드판(10A)에서의 휘어짐 발생에 대해 영향을 덜 미치기 때문에, 보다 넓은 범위로 두껍게 설정될 수 있다. 예를 들면, 실리콘 산화막(12)과 각각의 프로브 바늘(22)의 절연성이나 슬라이딩성을 고려하면서, 실리콘 산화막(12c)의 막 두께 t3을 약 3 내지 10㎛ 범위 내의 임의의 값으로 설정할 수 있다.
(제 1 실시형태의 변형예 2)
제 1 실시형태에서는, 실리콘 산화막(12a, 12b 및 12c)의 막 두께 t1, t2, 및 t3을 실질적으로 동일한 값으로 하는 예를 기술하였다. 제 1 실시형태의 변형예 2에서는, 실리콘 산화막(12)(12a 및 12b)의 막 두께 t1 및 t2를 제로로 하는 예가 기술된다. 제 1 실시형태의 변형예 2에 있어서, 제 1 실시형태와 동일한 구성요소에는 동일한 참조부호가 부여되며, 반복설명은 생략되어 있다.
도 6a 및 도 6b는 제 1 실시형태의 변형예 2의 반도체 검사 장치(1)에 사용되는 프로브 가이드판(10B)의 일 예를 나타낸 도면들이다. 도 6a는 평면도이며, 도 6b는 부분 확대 단면도이다. 도 6a에서, 실리콘 산화막(12)은 편의를 위해 도트 패턴으로 나타나 있다.
제 1 실시형태의 변형예 2의 반도체 검사 장치의 예를 나타내는 단면도는, 실리콘 산화막(12)의 두께를 제외하고, 도 1에 나타낸 것과 동일하며, 따라서 단면도는 나타내지 않는다.
도 6a 및 도 6b에 나타낸 바와 같이, 제 1 실시형태의 변형예 2의 프로브 가이드판(10B)은 실리콘 산화막(12)이 실리콘 기판(11)의 제 1 면(11a) 및 제 2 면(11b)에 형성되어 있지 않다는 점에서, 프로브 가이드판(10)(도 1, 도 2a 및 도 2b 참조)와 상위하다. 도 6b에는, 실리콘 산화막(12a 및 12b)의 막 두께 t1 및 t2에 상당하는 부분(도 2b 또는 도 5b 참조)이 존재하지 않는다(즉, t1=t2=0).
제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)를 포함하는 각각의 관통 구멍(111)의 내벽면에는 실리콘 산화막(12)(12c)이 형성되어 있다. 실리콘 산화막(12c)의 막 두께 t3은, 예를 들면 약 5㎛ 일 수 있다.
프로브 가이드판(10B)은 제 1 실시형태의 변형예 1의 프로브 가이드판(10A)과 동일한 공정으로 제작될 수 있다. 단, 실리콘 산화막(12)을 에칭할 때에, 전술한 바와 같은 레지스트가 각각의 관통 구멍(111)을 충전하고 있는 동안 각각의 관통 구멍(111)의 내벽면에 형성된 실리콘 산화막(12c)을 제외하고, 실리콘 기판(11)의 제 1 면(11a) 및 제 2 면(11b)에 형성된 실리콘 산화막(12a 및 12b)을 완전히 제거하는 점이 상위하다.
제 1 실시형태의 변형예 2의 프로브 가이드판(10B)에 따르면, 제 1 실시형태의 이점들 이외에, 다음의 이점들을 얻을 수 있다.
프로브 가이드판(10A)에서의 휘어짐 발생에 더 큰 영향을 미칠 것으로 생각되는 실리콘 산화막(12a 및 12b)을 완전히 제거한다. 그리고, 프로브 가이드판(10A)에서의 휘어짐 발생에 영향을 덜 미칠 것으로 생각되는 실리콘 산화막(12c)만을 남긴다. 이에 따라, 실리콘 산화막(12)과 각각의 프로브 바늘(22)의 절연성과 슬라이딩성을 확보하면서 프로브 가이드판(10B)에서의 휘어짐 발생을 한층 저감할 수 있다. 단, 절연성에 관해서는, 제 1 실시형태의 프로브 가이드판(10)이나 제 1 실시형태의 변형예 1의 프로브 가이드판(10A) 쪽이 더 큰 이점을 가질 수 있다.
여기서, 제 1 실시형태의 변형예 1과 마찬가지로, 실리콘 산화막(12c)의 막 두께 t3을 약 3 내지 10㎛의 범위 내의 임의의 값으로 설정할 수 있다.
(실시예)
제 1 실시형태의 프로브 가이드판(10)(도 1 및 도 2 참조)에 있어서, 실리콘 산화막(12)의 막 두께(t1=t2=t3)를 변화시켰을 경우의 프로브 가이드판(10)에서의 휘어짐 발생의 시뮬레이션을 행했다. 실리콘 기판(11)은 평면도에서, 25㎜×20㎜의 직사각형 형상을 가졌으며, 150㎛의 두께를 갖고 있다. 실리콘 기판(11)에는 300㎛의 배열 피치로 300개의 관통 구멍(111)이 설치되었다. 각각의 관통 구멍(111)(제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)를 제외한 부분)은 평면도에서 각 변의 길이가 약 250㎛인 정사각형 형상을 가졌다. 시뮬레이션의 결과를 표 1에 나타낸다.
[표 1]
Figure 112014048244933-pat00001
표 1에 나타낸 바와 같이, 실리콘 산화막(12)의 막 두께(t1=t2=t3)가 얇을수록, 프로브 가이드판(10)의 휘어짐량이 작아지는 것이 확인되었다.
전술한 바와 같이, 실리콘의 열팽창 계수는 약 3ppm/℃, 실리콘 산화막의 열팽창 계수는 약 0.3ppm/℃이다. 이와 같은 열팽창 계수 차로 인하여 실리콘 산화막(12)이 두꺼워짐에 따라 프로브 가이드판(10)에서의 휘어짐량이 커지는 것으로 생각된다.
여기서, 실리콘 기판(11)의 두께 방향(Z 방향)에 수직한 방향에서의 실리콘 산화막(12)의 두께는 프로브 가이드판(10)에서의 휘어짐 발생에 영향을 덜 미치게 된다. 즉, 제 1 테이퍼부(111x) 및 제 2 테이퍼부(111y)를 포함하는 각각의 관통 구멍(111)의 내벽면에 형성된 실리콘 산화막(12)의 막 두께 t3은 프로브 가이드판(10)의 휘어짐 발생에 영향을 미치지 않을 것으로 생각된다. 따라서, 실리콘 산화막(12)의 막 두께 t1, t2, 및 t3을 모두 얇게 하지 않고, 실리콘 산화막(12a 및 12b)의 막 두께 t1 및 t2만을 얇게 하는 것에 의해(t1=t2=0인 경우도 포함함), 프로브 가이드판(10)에서의 휘어짐 발생을 저감할 수 있을 것으로 생각된다.
실리콘 산화막(12)의 막 두께 t3을 변경하지 않고, 막 두께 t1 및 t2만을 얇게 하는 것에 의해(t1=t2=0의 경우도 포함함), 실리콘 산화막(12)과 각각의 프로브 바늘(22)의 절연성 및 슬라이딩성을 확보하면서 프로브 가이드판의 휘어짐 발생을 저감할 수 있다.
즉, 실리콘 산화막(12)과 각각의 프로브 바늘(22) 간의 절연성 및 슬라이딩성을 확보하기 위해서는 실리콘 산화막(12)을 두껍게 하는 것이 바람직하다. 한편, 프로브 가이드판(10)에서의 휘어짐 발생을 저감하기 위해서는 실리콘 산화막(12)의 막 두께를 얇게 하는 것이 바람직하다. 따라서, 실리콘 산화막(12)의 막 두께 t3을 얇게 하지 않고, 실리콘 산화막(12)의 막 두께 t1 및 t2만을 얇게 하는 것에 의해(t1=t2=0인 경우도 포함함), 이들 이점들 모두를 얻을 수 있다.
본 실시형태들에 따르면, 휘어짐 발생이 저감되는 실리콘 프로브 가이드판 등을 제공할 수 있다.
프로브 가이드판, 반도체 검사 장치 및 프로브 가이드판의 제조 방법에 대한 바람직한 실시형태를 구체적으로 예시하고 기술하였지만, 청구항들에 의해 정의되는 본 발명의 사상 및 범위로부터 일탈함 없이 다소의 변경들이 이루어질 수 있음을 이해해야 한다.
본 발명은 구체적으로 개시된 실시형태들로 한정되지 않으며, 본 발명의 사상 및 범위로부터 일탈하지 함 없는 다수의 변형 및 변경이 이루어질 수도 있다.
1 : 반도체 검사 장치
10, 10A, 10B : 프로브 가이드판
11 : 기판 본체
11a, 110a : 제 1 면
11b, 110b : 제 2 면
12 : 실리콘 산화막
20 : 중계 기판
21 : 기판 본체
22 : 프로브 바늘
23 : 전극
30 : 홀더
110 : 웨이퍼
110x : 오목부
111 : 관통 구멍
111x, 111y : 테이퍼부
300 : 레지스트층
310x : 개구부

Claims (8)

  1. 대상물을 검사하기 위한 전기 신호를 프로브 바늘을 통하여 입출력하는 반도체 검사 장치에 이용되는 프로브 가이드판으로서,
    실리콘 기판과,
    상기 실리콘 기판의 한쪽의 면으로부터 다른쪽의 면으로 관통하여, 상기 프로브 바늘이 삽입되는 관통 구멍과,
    상기 관통 구멍의 상기 한쪽의 면측의 단부에 설치되며, 상기 한쪽의 면에 다가감에 따라서 구멍의 크기가 확대되는 제 1 테이퍼부와,
    상기 관통 구멍의 상기 다른쪽의 면측의 단부에 설치되며, 상기 다른쪽의 면에 다가감에 따라서 구멍의 크기가 확대되는 제 2 테이퍼부와,
    상기 제 1 테이퍼부 및 상기 제 2 테이퍼부를 포함하는 상기 관통 구멍의 내벽면에 형성된 실리콘 산화막을 가지며,
    상기 관통 구멍의 내벽면에 형성된 실리콘 산화막의 막 두께는 3㎛ 이상 10㎛ 이하이고,
    상기 실리콘 기판의 한쪽의 면의 전체 및 다른쪽의 면의 전체에 있어서, 실리콘이 노출되어 있는 것을 특징으로 하는 프로브 가이드판.
  2. 제 1 항에 있어서,
    상기 한쪽의 면 및 상기 다른쪽의 면은 상기 실리콘 기판의 (100)면인 것을 특징으로 하는 프로브 가이드판.
  3. 제 1 항에 있어서,
    상기 실리콘 산화막은, 상기 실리콘 기판과, 상기 프로브 바늘이 삽입되는 영역의 사이에 형성되는 것을 특징으로 하는 프로브 가이드판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 프로브 가이드판과,
    상기 관통 구멍에 삽입된 프로브 바늘을 가지며,
    대상물을 검사하기 위한 전기 신호를 상기 프로브 바늘을 통하여 입출력하는 것을 특징으로 하는 반도체 검사 장치.
  5. 대상물을 검사하기 위한 전기 신호를 프로브 바늘을 통하여 입출력하는 반도체 검사 장치에 이용되는 프로브 가이드판의 제조 방법으로서,
    실리콘 기판의 한쪽의 면으로부터 다른쪽의 면으로 관통하여, 상기 프로브 바늘이 삽입되는 관통 구멍을 형성하는 공정과,
    상기 관통 구멍이 형성된 상기 실리콘 기판을 이방성 웨트 에칭하여, 상기 관통 구멍의 상기 한쪽의 면측의 단부에, 상기 한쪽의 면에 다가감에 따라서 구멍의 크기가 확대되는 제 1 테이퍼부를 형성함과 동시에, 상기 관통 구멍의 상기 다른쪽의 면측의 단부에 상기 다른쪽의 면에 다가감에 따라서 구멍의 크기가 확대되는 제 2 테이퍼부를 형성하는 공정과,
    상기 실리콘 기판을 열산화하여, 상기 제 1 테이퍼부 및 상기 제 2 테이퍼부를 포함하는 상기 관통 구멍의 내벽면에 실리콘 산화막을 형성하는 공정을 가지며,
    상기 관통 구멍의 내벽면에 형성된 실리콘 산화막의 막 두께는 3㎛ 이상 10㎛ 이하이고,
    상기 실리콘 기판의 한쪽의 면의 전체 및 다른쪽의 면의 전체에 있어서, 실리콘이 노출되는 것을 특징으로 하는 프로브 가이드판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 한쪽의 면 및 상기 다른쪽의 면은 상기 실리콘 기판의 (100)면인 것을 특징으로 하는 프로브 가이드판의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 1 테이퍼부 및 상기 제 2 테이퍼부를 형성하는 공정 전에, 상기 실리콘 기판에 대하여 엑시머 처리(excimer process), 자외선 조사 처리, 또는 플라스마 처리를 행하고,
    상기 제 1 테이퍼부 및 상기 제 2 테이퍼부를 형성하는 공정에서는, 수산화 테트라메틸암모늄 수용액을 이용하여 이방성 웨트 에칭을 행하는 것을 특징으로 하는 프로브 가이드판의 제조 방법.
  8. 제 5 항에 있어서,
    상기 실리콘 산화막은, 상기 실리콘 기판과, 상기 프로브 바늘이 삽입되는 영역의 사이에 형성되는 것을 특징으로 하는 프로브 가이드판의 제조 방법.
KR1020140061573A 2013-05-28 2014-05-22 프로브 가이드판, 반도체 검사 장치 및 프로브 가이드판의 제조 방법 KR102150431B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013112367A JP6341634B2 (ja) 2013-05-28 2013-05-28 プローブガイド板及びその製造方法、半導体検査装置
JPJP-P-2013-112367 2013-05-28

Publications (2)

Publication Number Publication Date
KR20140140494A KR20140140494A (ko) 2014-12-09
KR102150431B1 true KR102150431B1 (ko) 2020-09-01

Family

ID=51984411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140061573A KR102150431B1 (ko) 2013-05-28 2014-05-22 프로브 가이드판, 반도체 검사 장치 및 프로브 가이드판의 제조 방법

Country Status (4)

Country Link
US (1) US9829509B2 (ko)
JP (1) JP6341634B2 (ko)
KR (1) KR102150431B1 (ko)
TW (1) TWI626449B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135646B2 (ja) 2014-11-14 2017-05-31 トヨタ自動車株式会社 燃料電池システム
JP6820277B2 (ja) * 2015-05-07 2021-01-27 テクノプローベ エス．ピー．エー． 特に低減ピッチ用途のための、垂直プローブを有するテストヘッド
JP6563317B2 (ja) * 2015-11-25 2019-08-21 新光電気工業株式会社 プローブガイド板及びその製造方法とプローブ装置
JP6706076B2 (ja) * 2016-01-14 2020-06-03 新光電気工業株式会社 プローブガイド板及びその製造方法とプローブ装置
JP6654061B2 (ja) 2016-02-23 2020-02-26 日本電子材料株式会社 プローブガイド、プローブカード及びプローブガイドの製造方法
KR101895012B1 (ko) * 2017-10-12 2018-09-05 심민섭 삽입형 고주파수 신호 전송커넥터 및 상기 삽입형 고주파수 신호 전송커넥터를 사용하는 프로브카드
JP7007882B2 (ja) * 2017-12-08 2022-01-25 新光電気工業株式会社 配線基板及びその製造方法
DE102018204106A1 (de) * 2018-03-16 2019-09-19 Feinmetall Gmbh Prüfkarte zum elektrischen Verbinden eines Prüflings mit einer elektrischen Prüfeinrichtung
WO2022024888A1 (ja) * 2020-07-27 2022-02-03 京セラ株式会社 プローブガイド

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
JP2003149293A (ja) 2000-09-26 2003-05-21 Yukihiro Hirai スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品
JP2007227341A (ja) * 2006-01-30 2007-09-06 Alps Electric Co Ltd ガイド部材及びガイド部材を備えた接続ボード並びにガイド部材の製造方法
JP2007263650A (ja) 2006-03-28 2007-10-11 Dainippon Printing Co Ltd 電気信号測定用治具およびその製造方法
JP2008066481A (ja) 2006-09-06 2008-03-21 Shinko Electric Ind Co Ltd パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法
JP2012093127A (ja) * 2010-10-25 2012-05-17 Advanced Systems Japan Inc バーチカルプローブヘッド
JP2012238433A (ja) 2011-05-11 2012-12-06 Sensata Technologies Massachusetts Inc ソケット

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
JPH08285890A (ja) * 1995-04-10 1996-11-01 Tokyo Electron Ltd プローブカード
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
JP3576655B2 (ja) * 1995-09-14 2004-10-13 キヤノン株式会社 微小探針の製造方法及びその製造用雌型基板、並びにその微小探針を有するプローブの製造方法
JP3679519B2 (ja) * 1995-09-14 2005-08-03 キヤノン株式会社 トンネル電流または微小力または磁気力検出用の微小ティップの製造方法、並びにその微小ティップを有するプローブの製造方法とそのプローブ、該プローブを有するプローブユニットと走査型プローブ顕微鏡及び情報記録再生装置
JP3315339B2 (ja) * 1997-05-09 2002-08-19 株式会社日立製作所 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置
WO1999000844A2 (en) * 1997-06-30 1999-01-07 Formfactor, Inc. Sockets for semiconductor devices with spring contact elements
JPH11145215A (ja) * 1997-11-11 1999-05-28 Mitsubishi Electric Corp 半導体検査装置およびその制御方法
JP3862845B2 (ja) * 1998-02-05 2006-12-27 セイコーインスツル株式会社 近接場用光プローブ
JPH11330046A (ja) * 1998-05-08 1999-11-30 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JPH11344509A (ja) * 1998-05-29 1999-12-14 Hiroshi Katagawa プローブカード及びプローブピン
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4721637B2 (ja) * 2003-12-25 2011-07-13 日本発條株式会社 導電性接触子ホルダ、導電性接触子ユニット、導電性接触子ホルダの製造方法および検査方法
JP2005265720A (ja) * 2004-03-19 2005-09-29 Nec Corp 電気接点構造及びその形成方法と素子検査方法
KR101140505B1 (ko) * 2004-04-27 2012-04-30 제이에스알 가부시끼가이샤 시트상 프로브, 그의 제조 방법 및 그의 응용
JP2006064676A (ja) * 2004-08-30 2006-03-09 Tokyo Electron Ltd プローブ針、プローブ針の製造方法および三次元立体構造の製造方法
JP2007171139A (ja) * 2005-12-26 2007-07-05 Apex Inc プローブ保持構造およびバネ型プローブ
JP2007309682A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 伝送回路、接続用シート、プローブシート、プローブカード、半導体検査装置、および半導体装置の製造方法
US20080048685A1 (en) * 2006-08-28 2008-02-28 Corad Technology Inc. Probe card having vertical probes
JP5010948B2 (ja) * 2007-03-06 2012-08-29 オリンパス株式会社 半導体装置
JP5276895B2 (ja) 2008-05-19 2013-08-28 新光電気工業株式会社 プローブカード及びその製造方法
US8222912B2 (en) * 2009-03-12 2012-07-17 Sv Probe Pte. Ltd. Probe head structure for probe test cards
JP5859758B2 (ja) * 2011-07-05 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
JP2003149293A (ja) 2000-09-26 2003-05-21 Yukihiro Hirai スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品
JP2007227341A (ja) * 2006-01-30 2007-09-06 Alps Electric Co Ltd ガイド部材及びガイド部材を備えた接続ボード並びにガイド部材の製造方法
JP2007263650A (ja) 2006-03-28 2007-10-11 Dainippon Printing Co Ltd 電気信号測定用治具およびその製造方法
JP2008066481A (ja) 2006-09-06 2008-03-21 Shinko Electric Ind Co Ltd パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法
JP2012093127A (ja) * 2010-10-25 2012-05-17 Advanced Systems Japan Inc バーチカルプローブヘッド
JP2012238433A (ja) 2011-05-11 2012-12-06 Sensata Technologies Massachusetts Inc ソケット

Also Published As

Publication number Publication date
US20140354315A1 (en) 2014-12-04
TWI626449B (zh) 2018-06-11
KR20140140494A (ko) 2014-12-09
US9829509B2 (en) 2017-11-28
JP6341634B2 (ja) 2018-06-13
JP2014232030A (ja) 2014-12-11
TW201510536A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
KR102150431B1 (ko) 프로브 가이드판, 반도체 검사 장치 및 프로브 가이드판의 제조 방법
KR100835245B1 (ko) 프로브 및 프로브의 제조 방법
JP5011388B2 (ja) コンタクタ、プローブカード及びコンタクタの実装方法。
KR20010021185A (ko) 마이크로 제조 공정에 의해 형성된 콘택 구조물
KR20010113485A (ko) 접촉 구조 및 그 조립 메카니즘
KR101126143B1 (ko) 검사용 접촉 구조체
WO2018193832A1 (ja) 電気的接続装置
CN108713354B (zh) 探针卡用层叠布线基板以及具备它的探针卡
TWI700496B (zh) 接觸探針及用於電子裝置測試設備的相對應探針頭
US20120229157A1 (en) Probe card and manufacturing method thereof
JP2010021362A (ja) 半導体装置の製造方法
JP2010122057A (ja) プローブユニット
JP5685413B2 (ja) プローブカード
JP2004347427A (ja) プローブカード装置及びその製造方法
WO2000016107A1 (fr) Procede de fabrication d&#39;un substrat d&#39;inspection d&#39;un dispositif a semi-conducteurs
CN103412163A (zh) 基于弹性聚合物材料的微电子机械系统探针卡转接板
JP4700353B2 (ja) プローブエレメントの製造方法
KR101066551B1 (ko) 프로브 카드 제조에 사용되는 핀 어레이 틀
JP4634159B2 (ja) プローブユニット
JP2002134572A (ja) 半導体素子検査装置
JPH09159694A (ja) Ｌｓｉテストプローブ装置
JP2007047059A (ja) プローブユニット、プローブユニットの製造方法及び電子デバイスの検査方法
JP4492976B2 (ja) 半導体装置
JP2018179578A (ja) 回路基板、回路基板の製造方法及び電子装置
KR100689023B1 (ko) 프로브 유닛 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant