JP2002134572A - 半導体素子検査装置 - Google Patents

半導体素子検査装置

Info

Publication number
JP2002134572A
JP2002134572A JP2000332124A JP2000332124A JP2002134572A JP 2002134572 A JP2002134572 A JP 2002134572A JP 2000332124 A JP2000332124 A JP 2000332124A JP 2000332124 A JP2000332124 A JP 2000332124A JP 2002134572 A JP2002134572 A JP 2002134572A
Authority
JP
Japan
Prior art keywords
substrate
terminals
probe
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000332124A
Other languages
English (en)
Inventor
Kiju Endo
喜重 遠藤
Masatoshi Kanamaru
昌敏 金丸
Takanori Aono
宇紀 青野
Ryuji Kono
竜治 河野
Hiroya Shimizu
浩也 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000332124A priority Critical patent/JP2002134572A/ja
Publication of JP2002134572A publication Critical patent/JP2002134572A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】従来技術では、125℃〜150℃に昇温させ
て加速検査するバーンイン検査では、ポリイミドからな
るプローブシートを用いているためバーンイン検査時に
プローブシートに設けたバンプと集積回路端子とが熱膨
張係数の違いによってずれてしまうので、予めプローブ
シートに張力歪みを与えて熱膨張差をなくす方法がある
が張力歪み量を一定に制御するのが困難であり、且つ時
間を要する。 【解決手段】第1基板3及び第2基板4は半導体ウエハ
と同材質すなわちシリコンウエハを用いているため、バ
ーンイン検査時に昇温しても熱膨張率が同一なので、被
検集積回路の端子とプローブ端子とがずれて接触不良を
起こすことがない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子もしくは
半導体デバイスの試験方法に係り、特にプロービング検
査およびウエハ状態で行うバーンイン検査など半導体製
造工程における半導体素子の電気的特性を効率的に検査
することにより、高信頼性、高歩留りを達成した半導体
装置および半導体装置の電気的特性の検査方法に関す
る。
【0002】
【従来の技術】ICやLSIなどの半導体装置では、シ
リコンウエハ表面に集積回路を形成するまでのいわゆる
前工程と、このシリコンウエハを個別のチップに切り離
して樹脂やセラミック等で封止するまでのいわゆる後工
程とに大別される。
【0003】これらの半導体装置では前工程中の所定の
段階において、各回路の電気的特性検査が行われ、チッ
プ単位で良品、不良品の判定が行われる。
【0004】上記の電気的特性検査は各回路間の導通の
良否を判別するプロービング検査と、125℃程度の高
温中で熱的、電気的ストレスを回路に付与して不良を加
速選別するバーンイン検査、及び最終的に高周波で検査
を行う最終検査とに大きく分別できる。特に高周波で行
われる最終検査では高速デバイスの検査を超高周波で行
う高速動作の検査方式が望まれている。
【0005】前記各種の検査方法共、被検ウエハもしく
は被検チップと外部の検査システムとの基本的な接続手
段は同様であり、被検ウエハ上に数十ないし百数十μm
ピッチでパターニングされた、数十ないし百数十μm
角、厚さ1μm程度の個々のアルミニウム合金もしくは
その他の合金の電極パッドに対して、個々に導電性の微
細なプローブを機械的に押圧する方法が採られる。その
一例として、先端が20μm程度の曲率を有するタング
ステン針を用いて微細なアルミニウムからなる電極パッ
ドに接触させ電気的に導通を得る場合、電極パッドの表
面に形成された酸化膜を破るためにパッド表面を滑らし
て電気的な接触を得ている。そのため、検査後のパッド
表面には大きな傷痕が形成させる。今後、半導体素子の
高集積化にともなって狭ピッチ検査技術もしくは半導体
素子の薄膜電極パッドに対応した電極パッドにダメージ
を与えない低荷重検査技術が必要となる。
【0006】プロービング検査の従来例として、特開平
1−150863 号に公開されている。この方式は基板の上面
に両端が固定されたブリッジを形成し、その中央にプロ
ーブを形成したもので、プローブから導電性配線が形成
されている。
【0007】一方、本発明にもっとも近い公知例が特開
平8―5666 号に公開されている。
【0008】この方式では、複数の集積回路端子を有す
る半導体ウエハを保持する保持板と、前記保持板と対向
するように設けられ、対応する前記複数集積回路端子と
電気的に接続される複数のプローブシートと、前記プロ
ーブシートに対して前記保持板と反対側に設けられ、前
記複数のプローブ端子と電気的に接続された配線を有す
る絶縁性基板と、前記配線と電気的に接続されており検
査用の電源電圧又は信号が入力される外部電極と、前記
プローブシートと前記絶縁基板との間に設けられた弾性
体と、前記保持板と前記プローブシートとがお互いに接
近して前記保持板及び前記絶縁基板のうちの少なくとも
一方を押圧する押圧手段とを備えている半導体ウエハ収
納器によって、プローブシートのすべてのバンプを半導
体ウエハのすべての検査用端子に確実に接触させると共
に、多数の半導体ウエハに対してバーンイン検査を行え
るようにしている。
【0009】
【発明が解決しようとする課題】上記、従来技術で述べ
たような半導体装置の検査方法では、以下に示すような
問題点があった。
【0010】前者の方式では基板の上面に複数のブリッ
ジを個々に貼り付けているため、狭ピッチの製品には対
応することが困難である。また、プローブは梁の中央に
形成されているため、電極パッドに押し付けると、垂直
方向にのみ押圧力が作用せず、アルミニウム材からなる
電極パッドの表面に形成されたアルミナなどからなる酸
化膜を破ることができず、その結果、抵抗値が大きくな
り良好な導通が得られないことが予測できる。
【0011】一方後者の方式では、バーンイン検査では
温度加速を行うために半導体ウエハを通常125℃〜1
50℃に昇温させる必要があるが、ポリイミドからなる
プローブシートを用いているためバーンイン検査時にプ
ローブシートに設けたバンプと集積回路端子とが熱膨張
係数の違いによってずれてしまい、バンプと端子との電
気的接触が保たれないといった問題が生じる。このため
予めプローブシートに張力歪みを与えて熱膨張差をなく
す方法が特開平7−231019 号公報に開示されている。し
かし、この方法では張力歪み量を一定に制御するのが困
難であり、且つ時間を要する。
【0012】またプローブシートと絶縁基板との間に弾
性体、具体的には異方性導電ゴムを用いることによって
ウエハの反り及びプローブシートに設けたバンプの高さ
ばらつきを吸収して確実に電気的接続を得るようにして
いる。しかし、異方性導電ゴムの導電時の抵抗は一般的
に1Ω〜2Ωである。したがって、せいぜい5MHz 程度
の周波数でしか検査ができないという問題がある。
【0013】上記に鑑み、本発明は半導体ウエハが例え
ば12インチ径(300mm径)のように大きくなって
も、プローブ端子をすべての検査用端子に確実に接触さ
せてバーンイン検査を行えるようにすることを目的とす
る。それによって、製造歩留まりを向上させ、製造コス
トを低減し、結果的に安価で高信頼性を有する半導体素
子を得ることにある。
【0014】
【課題を解決するための手段】前記課題を解決するため
に、半導体ウエハ上に形成された半導体素子の電気特性
を検査する半導体検査装置において、前記半導体ウエハ
を保持するウエハトレイと、前記ウエハトレイと対向し
て対応する前記半導体素子の複数の端子と電気的に接続
される複数の突起状プローブ端子を設けた梁を有する半
導体ウエハと同材質からなる第1基板と、前記第1基板
の裏面と対向して対応する第1基板の複数の端子と電気
的に接続される複数の端子と裏面に突起状プローブ端子
を設けた梁とを有する半導体ウエハと同材質からなる第
2基板と、前記第2基板裏面の複数の突起状プローブ端
子と電気的に接続される配線と裏面に検査用の電源電圧
及び信号入出力端子とを有する絶縁性配線基板と、前記
半導体素子の端子と前記絶縁基板の電源電圧及び信号入
出力端子とが電気的に接続されるように押圧する押圧手
段を備えている構成とするものである。
【0015】上記構成では、第1基板及び第2基板は半
導体ウエハと同材質すなわちシリコンウエハを用いてい
るため、バーンイン検査時に昇温しても熱膨張率が同一
なので被検集積回路の端子とプローブ端子とがずれて接
触不良を起こすことがない。
【0016】また、被検半導体ウエハの反りやうねりが
あっても第1基板には突起状プローブ端子を設けた両端
支持の梁を有しているので何ら支障なく、すべての被検
半導体検査用端子に接触させることができる。
【0017】さらに半導体ウエハ上に形成された半導体
素子の電気特性を検査する半導体検査装置において、ウ
エハトレイに設けたアライメント溝に前記半導体ウエハ
を設置する工程と、前記ウエハトレイに設けた減圧吸引
孔から減圧吸着、ウエハそり補正を行う工程と、前記半
導体ウエハと対向して対応する前記半導体素子の複数の
端子と電気的に接続される複数の突起状プローブ端子を
設けた梁を有する半導体ウエハと同材質からなる第1基
板と、前記第1基板の裏面と対向して対応する第1基板
の複数の端子と電気的に接続される複数の端子と裏面に
突起状プローブ端子を設けた梁とを有する半導体ウエハ
と同材質からなる第2基板を設置する工程と、前記第2
基板裏面の複数の突起状プローブ端子と電気的に接続さ
れる配線と裏面に検査用の電源電圧及び信号入出力端子
とを有する絶縁性配線基板を前記ウエハトレイに機械的
に仮止めする工程と、前記ウエハトレイと前記絶縁基板
との間に形成した空間を前記ウエハトレイに設けた弾性
シール材によってシールし、前記ウエハトレイに設けた
減圧吸引孔から減圧する工程とを有しているので、前記
半導体素子の端子と前記絶縁性配線基板の電源電圧及び
信号入出力端子とが電気的に接続することができる。
【0018】
【発明の実施の形態】本発明に係る実施の形態に関する
説明を図1〜図7により説明する。
【0019】図1において、1はウエハ吸着、減圧保持
用穴1a,1b及び真空ポンプ(図示せず)接続口1
c、減圧押圧用穴1d及び真空ポンプ(図示せず)接続
口1e、減圧シール用弾性体保持溝(図示せず)を有す
るウエハトレイ、2は被検半導体ウエハ、3は被検半導
体ウエハ2に形成した半導体素子に対向して半導体素子
の複数の端子と電気的に接続される複数の突起状プロー
ブ端子を設けた梁を有する半導体ウエハと同材質からな
る第1基板、4は第1基板3の裏面と対向して対応する
第1基板3の複数の端子と電気的に接続される複数の端
子と裏面に突起状プローブ端子を設けた梁とを有する半
導体ウエハと同材質からなる第2基板、5は第1基板3
と第2基板4との電気的接続と固定するための端子、6
は第2基板4裏面の複数の突起状プローブ端子と電気的
に接続される配線と裏面に検査用の電源電圧及び信号入
出力端子とを有する絶縁性基板、7はウエハトレイ1と
絶縁基板6とで形成される空間を減圧状態に保つために
設けた弾性シール材、8はウエハトレイ1と絶縁基板6
とを機械的に保持するための螺旋である。
【0020】前記構成装置において、まず被検半導体ウ
エハ2をウエハトレイ1に位置合わせをして保持する。
この場合ウエハトレイ1には被検ウエハ径Dに対してD
+2μm〜5μmの加工精度で溝が設けてあるので、精
度良く位置決めを行うことができる。また、被検ウエハ
と対向する面には、減圧保持用の減圧保持用穴1aから
外部真空ポンプによって減圧される構造となっている。
したがって被検半導体ウエハ2のウエハ全体の反りをこ
の方法によって調整し、ほぼ平滑に保つことができる。
この場合、真空ポンプ接続口1cには一方向性バルブ
(図示せず)を設けてあるので減圧吸引後、真空ポンプ
と切り離しても減圧は保持されている。このようにして
ほぼ平滑化された被検半導体ウエハに対向してウエハト
レイ1の一方の壁を位置決めの基準として第1基板3を
設置する。
【0021】この第1基板3の詳細構造について図2及
び図3により説明する。図2(a)は第1基板3の断面
図、(b)はプローブ側から見た第1基板の平面図を示
した。第1基板3はシリコン材からなりマイクロマシニ
ング技術により、両端支持梁31と両端支持梁上にプロ
ーブ32が形成されている。図2A−A中心線に示した
ようにプローブ32の位置は被検半導体ウエハ2に形成
された電極パッド21の中心位置と同じ位置に位置決め
されるように加工されている。なお、検査用電極パッド
21以外の部分は電極パッドより数μm高く、表面保護
膜22が形成されている。前記プローブの位置は両端支
持梁の長手方向の中心線B−Bからずれた位置に形成さ
れている。なお両端支持梁の長手方向と直角方向は、梁
幅の中心にプローブが形成されている。プローブ32か
ら第1基板3の裏面側に形成された電極パッド33まで
複数の金属からなる配線34が、第1基板3に形成され
た貫通穴35を介して電気的に導通している。また配線
34の表面には保護膜36が形成されている。
【0022】これら第1基板の構造体の相対的な位置精
度は、シリコンウエハをマイクロマシニング技術を応用
して加工しているので非常に良好である。その位置精度
はマスク精度に依存するが、一般的にはマスク精度は±
1μm以下であり、加工したプローブの位置精度もほぼ
その精度内に入る。同図(b)の平面図からプローブ3
2は被検半導体ウエハ2の複数の電極パッド21と同じ
位置の両端支持梁31上に形成されており、梁周辺は空
間36となっている。また両端支持梁31がプローブご
とに独立に形成されているので各検査用電極パッドとプ
ローブとの高さばらつきがあってもそれぞれ独立に調整
されて適切な押圧力が得られて確実に導通させることが
できる。
【0023】図3は図2に示した構造体を実際に電極パ
ッドに接触させた場合の説明図を示す。同図より第1基
板を半導体被検ウエハ2の電極パッド21に接触させて
いくと、両端支持梁31は弧を描いてアーチ状に変形
し、プローブ32は電極パッド21上をすべりながら斜
めに接触する。一般的に電極パッド表面にはアルミニウ
ム薄膜が形成されており、その最表面は絶縁性の自然酸
化アルミニウム被膜で覆われているため、この酸化被膜
を破壊しなければ電気的導通が得られない。したがって
このような構造体用いることにより、プローブ32は電
極パッド21最表面の酸化被膜を削りとりながら接触し
ていくので、低押圧力で良好な電気的導通を得ることが
できる。
【0024】次に第1基板3と同様にマイクロマシニン
グ技術を適用して作成した第2基板4を同様に位置決め
して第1基板に対向して設置する。この場合の第1基板
3と第2基板4との配置を図4に示す。第1基板3の裏
面側に形成された電極パッド33と電気的接続が得られ
るように第2基板4には電極パッド43が設けられてい
る。この電極パッド33と電極パッド43との電気的接
続及び固定すなわち第1基板3と第2基板との固定は、
電極パッド33若しくは43のいずれか一方に、導電性
接着端子5によって行う。具体的には、銀ペーストや白
金ペースト若しくは150℃以下で溶融しない金属材料
や複合材料をスクリーン印刷等によって塗布し、熱処理
することによって行う。また半田ボールを用いても構わ
ない。また上記方法によって予め第1基板3と第2基板
とを電気的接続及び固定を行っておいても構わない。第
2基板4には複数の金属材料からなる配線44が電極パ
ッド43から貫通穴45を介してプローブ42まで設け
られている。
【0025】以上記述したような構造にすることで、半
導体ウエハ2に形成された半導体電極パッド21の微小
面積、微小ピッチを確実に電気的接続を得ながら数十倍
に拡大することが可能となる。
【0026】即ち、半導体の高密度化に伴って電極パッ
ド21の面積及び電極パッド同士の間隙(ピッチ)は益
々微小化しており、例えば記憶素子である64MDRAM では
電極パッドの面積は50μm×50μm、ピッチは80
μm程度である。このような微小面積、ピッチを第1基
板3によって電極パッド33では面積を500μm×5
00μm、ピッチを600μmまでに拡張している。さ
らに第2基板のプローブ42ではピッチを1000〜1
500μmまでに拡張している。したがって第2基板と
対向させた絶縁性配線基板は、通常半導体分野で使用さ
れている耐熱性のポリイミド多層基板などの絶縁基板を
応用することができる。また第2基板4には第1基板と
同様に両端支持の梁構造を有しているので、絶縁性配線
基板の反りを吸収してもれなく電気的接続を得ることが
できる。
【0027】図5は第2基板4と絶縁性配線基板6との
対応部分図である。絶縁性配線基板6には第2基板4の
プローブ42と対向した面に電極パッド61を有してお
り、低抵抗導電性材料による配線62により裏面の電極
パッド63と電気的に接続されている。この絶縁性配線
基板6はウエハトレイ1と複数の螺旋8によって機械的
に仮止めされている。この場合、絶縁性配線基板の螺旋
穴は、中心から円周方向に長穴に加工されている。さら
にこの螺旋より内周側に弾性シール材7が設けられてい
る。ここで仮止めとは、絶縁性基板6の端面とウエハト
レイの端面とが接触していない状態を意味する。この
時、ウエハトレイ内に設置される半導体ウエハ、第1基
板及び第2基板のプローブ高さを含めた厚さの総和Hs
は、これらを設置するウエハトレイの溝深さUsよりも
大きくなるように設定する。また弾性シール材の変形可
能な量は、Hs−Usよりも大きいものを選定する。
【0028】このような構造により、一度それぞれ位置
合わせを行いながら組み立てると、螺旋8によってウエ
ハトレイに半導体ウエハ2、第1基板3、第2基板4及
び絶縁性配線基板6は所定の位置で固定されることにな
る。次にウエハトレイ1に設けた減圧孔1d及び一方向
バルブ(図示せず)を設置した真空ポンプ接続口1eか
ら真空ポンプによって内部空間を減圧する。減圧するこ
とによって弾性シール材はさらに変形して行きこの過程
で半導体の電極パッド21と第1基板のプローブ32、
第1基板の電極パッド33と第2基板の43、第2基板
のプローブ42と絶縁性配線基板の電極パッド61及び
63の間で電気的導通が得られて、外部検査装置からの
電源電圧及び信号入出力端子とが半導体に接続される。
【0029】半導体ウエハを125〜150℃に加熱し
て加速試験を行うバーンイン試験では、これらすべての
構成部品が同様に加熱されることになる。この時、半導
体ウエハ2、第1基板3及び第2基板4はシリコン材を
用いているので熱膨張による位置ずれを起こすことはな
い。ウエハトレイ1及び絶縁性配線基板6をシリコン材
と同様な熱膨張係数を持つ材料を選定すれば、位置ずれ
を起こすことなくバーンイン試験を行うことができる。
この場合、被検ウエハが小さい時はこれら部品も小さく
できるので材料を入手しやすく、比較的安価に製造する
ことが可能である。しかし、半導体ウエハ径が8インチ
さらには12インチになると、入手が困難となりかつ非
常に高価となる。本実施例では、ウエハトレイをSUS
材、絶縁性配線基板をポリイミドで構成している。
【0030】このような構成で例えば8インチ径の半導
体ウエハをバーンイン試験する場合、バーンイン試験時
に室温(25℃)から125℃の試験温度まで昇温する
と、SUS材の熱膨張率は17.3×10-6/℃である
から、203.2mm(8インチ)×100(℃)×17.3
×10-6/℃=0.35mm膨張する。一方、ポリイミド
の場合にはその熱膨張率は16×10-6/℃であるか
ら、同様にして0.32mm膨張する。
【0031】前述のように電極パッド面積、ピッチが比
較的小さい半導体素子、第1基板及び第2基板は同材質
のシリコン材を用いているので、それぞれの相対位置が
昇温によってずれることはない。ポリイミド製配線基板
と対向する第2基板の電極パッドのピッチは1000〜
1500μmに拡張しているので、この絶縁性配線基板
に設ける電極パッド面積を例えば800μm×800μ
mに設定できる。したがって、昇温によって200μm
〜300μm程度ずれても何ら問題なく電気的接触を保
つことができる。また、絶縁性配線基板には径方向に長
い螺旋孔を有している。この径方向の長孔寸法を昇温に
よるずれ量よりも大きくしている。この螺旋は機械的に
仮止めしているので、バーンイン昇温時には絶縁性配線
基板は自由に動くことができるので昇温による熱的応力
が発生しないのでこれによって変形することはない。こ
の時の形成空間の減圧状態は弾性シール材7によって保
持されている。したがって熱膨張差によってこの弾性シ
ール材上をポリイミド基板よりも熱膨張率が大きいSU
S材が減圧状態を保持しながら滑ることになる。
【0032】以上のように、本実施例の構成では容易に
入手できるSUS材、ポリイミド材を用いることができ
るので検査装置を安価に製作することが可能である。ま
た導通抵抗値が比較的高い異方性導電ゴム等を使用しな
いため、高速例えば100MHz以上での高速検査が可能であ
り、このため半導体製造コストのさらなる低減を図るこ
とができる。
【0033】次に本発明のキー技術であるシリコン材に
よる両端支持梁とプローブの製造方法について説明す
る。
【0034】図6(a)は図2に示した断面方向のX方
向断面図を、図6(b)はY方向の断面図を示す。シリ
コンを材料に加工する場合、一般的にはシリコンの異方
性エッチング技術を用いて構造体を形成する。これはシ
リコンの異方性エッチング技術はウエットエッチングで
あることから量産性に優れているためである。この技術
は例えば、(100)結晶面にマスキングを施した部分
以外の位置をエッチングすると(111)結晶面はエッ
チング速度が遅くなり、最終的に(100)結晶面10
3と(111)結晶面102で囲まれた構造体が形成さ
れる。そのため図6(b)に示すように梁とプローブを
合わせた高さMとプローブ間ピッチPとの間には(数
1)式の関係で表される。
【0035】
【数1】 P=2M/√2 …(数1) 例えば、シリコンウエハを用いて、梁とプローブを合わ
せた高さMを30μm厚とした場合、最小プローブ間ピ
ッチは、42.5μm となりそれ以下のピッチでは、個
々に独立した梁の形成が困難となる。
【0036】そこで、狭ピッチで加工でき、しかも量産
性に優れた加工プロセスについて図7を用いて説明す
る。図7は今まで説明してきたプローブ形成基板の形成
についてマイクロマシニング技術を用いた加工工程につ
いて説明する。なお、図7のA−A破線の左側に図2に
示したX方向の断面図を右側に図2に示したY方向の断
面図を示す。
【0037】図7より、はじめに、図7(a)に示すよ
うに厚さ500μm(100)方位のシリコンウエハ1
04を準備する。次に0.5μm 厚さの熱酸化膜を形成
し、ホトリソプロセスを用いて、シリコンウエハ104
の表面に形成された熱酸化膜105上にレジスト塗布・
パターン露光・現像・熱酸化膜のエッチングを片面から
行い、プローブ32を形成するためのマスクパターンを
形成する。目的のプローブ先端形状を得るために、マス
クパターン形状にはエッチングによる角落ちに対処する
ための補償パターンが形成されている。その後、70℃
の水酸化カリウム水溶液を用いてシリコンを20μm段
差の異方性エッチング加工を片面から行い、図7(b)
に示すようにプローブ32を形成する。この時、プロー
ブ形成部には(111)結晶面102からなる斜面が形
成される。前記シリコンのエッチング加工は水酸化カリ
ウム水溶液だけではなく、その他のウエットエッチング
液、例えば、エチレンジアミンピロカテコール,テトラ
メチルアンモニウムハイドロオキサイド,ヒドラジンを
用いることができる。さらに、異なる深さの孔を時間差
で一括してエッチング加工を行うために、多層マスク法
を用いる。
【0038】図7(c)に示すようにホトリソプロセス
を用いて、酸化・レジスト塗布・パターン露光・現像・
熱酸化膜のエッチング・酸化を繰り返し行う。より詳細
には酸化膜形成後、浅い孔から順番にパターニングを行
う。なお、図7に示した構造のプローブ形成基板は異な
る孔が3種類ある。はじめに酸化膜105cを形成し、
プローブを分離するためのパターニングを行う。次に両
面酸化を行い、酸化膜105bを形成し、梁を所定の厚
さまでエッチングするためのパターニングを行う。次に
両面酸化を行い、酸化膜105aを形成する。
【0039】図7(d)に示すように一番深いエッチン
グ孔107aのパターニングを行った後、異方性エッチ
ング加工を途中まで行う。
【0040】図7(e)に示すように二番目に深い孔の
酸化膜105aを除去して、さらに一番目と二番目の孔
107b加工を所定の深さまで同時に異方性エッチング
加工を行う。次に、図7(f)に示すように酸化膜10
5bを除去した後、矢印 101に示す方向から酸化膜10
5cをマスキング材としてドライエッチング加工を行
い、垂直な壁に囲まれた空間120の加工が行える。そ
の結果、プローブ32及び両端支持梁31は個々に分離
される。この時、梁は梁厚30μm、プローブ間ピッチ
25μmの狭ピッチで加工することができた。
【0041】ここで、ドライエッチング加工ではなく、
異方性エッチング加工を適用しても、梁の分離加工を行
うことは可能であるが、前記に述べたように異方性エッ
チング加工では斜面が形成されるために狭ピッチの梁を
形成することは困難となる。前記ドライエッチング加工
装置には誘導結合型のプラズマエッチング「ICP―R
IE(Inductively Coupled Plasma-RIE)」装置を用い
ることによりアスペクト比20程度の垂直な壁を有する
エッチング加工を行える。
【0042】前記加工技術では、異方性エッチングのマ
スク材に熱酸化膜を適用した例について説明したが、マ
スク材としてシリコンナイトライド膜、薄い熱酸化膜の
上にシリコンナイトライド膜を形成した複合膜を用いて
も良い。
【0043】その後、図7(g)に示すように、構造体
全面に酸化膜を形成した後、両面に金属薄膜をスパッタ
リング装置により形成し、電着レジストを用いたホトリ
ソプロセスにより、金属薄膜のパターニングを行った。
次にメッキ装置を用いて銅及びニッケル材料を形成して
多層配線106を形成した。スパッタリング装置を用い
た金属薄膜にはCrを20nmその上にAuを1000nm
を用いた。これはCrやTiは下地とAuの密着性を向
上させるために形成しているためである。前記配線材料
は150℃以上で溶解せず、電気的導通がある薄膜形成
可能な材料であれば他の材料を用いても良い。配線など
に用いる装置もスパッタリング装置以外の装置、例え
ば、蒸着装置やCVD(Chemical Vapor Deposition)
装置を用いても良い。さらに、配線の形成方法はリフト
オフ法にかぎらず、電着レジストまたはスプレーレジス
ト塗布装置等3次元的にレジストパターンの形成が可能
なレジストを用いて基板全面に薄膜を形成した後、ホト
リソを行い、エッチングによって形成し、その後めっき
で形成しても良い。その上にCuを10μmさらにその
上にNiを2μmめっき装置により、プローブから電極
パッドまで多層配線34を形成した。
【0044】以上のようにそれぞれ説明した本発明のプ
ローブ形成基板にバーンイン検査に適用した結果、被検
ウエハの電極パッドとプローブ末端端子との接触抵抗が
2Ω以下と低く、テスト周波数も100MHz 以上得られ
た。また、その時の寿命は2万回以上であった。その時
に温度雰囲気を常温から125℃まで変化させたが、被
検ウエハの電極パッドとプローブは極めて良好にコンタ
クトされていた。以上のことより狭ピッチで、しかも信
頼性の高い電気的検査が可能になり、検査した半導体素
子もしくは電子部品は非常に安価で提供することができ
る。
【0045】
【発明の効果】本発明の検査装置を用いて各種検査を行
うことにより、昇温させてバーンイン検査を行っても被
検半導体ウエハと同材質のプローブを有する両端支持梁
を設けた第1基板及び第2基板によって、確実に電気的
コンタクトしながら検査電極パッド面積及びそのピッチ
を広げ、且つ機械的仮止めと減圧との併用方式を採用し
ているので、外部検査装置との電気的接続は従来技術に
よる安価な絶縁性基板を用いることができる。したがっ
て、信頼性が高く、高速検査が可能であり、且つ大口径
の半導体ウエハにも対応できる。さらに狭ピッチに対応
した加工技術を適用することで、従来コンタクトが困難
であった製品への適用範囲が広がる。また、量産性に優
れており、低コストで信頼性の高い半導体デバイスを提
供できる。
【図面の簡単な説明】
【図1】本発明の一実施例に関する装置を示す構成図。
【図2】本発明の一実施例に関する図。
【図3】本発明の一実施例に関する断面図。
【図4】本発明の一実施例に関する断面図。
【図5】本発明の一実施例に関する断面図。
【図6】本発明の一実施例に関する断面図。
【図7】本発明の一実施例に関する断面図。
【符号の説明】
1…ウエハトレイ、2…被検半導体ウエハ、3…第1基
板、4…第2基板、5…電気的接続端子、6…絶縁性配
線基板、7…弾性シール材、8…螺旋、21…検査用電
極パッド、22…表面保護膜、31…両端支持梁、32
…プローブ、33…電極パッド、34…配線、35…貫
通孔、36…保護膜、37…空間、41…両端支持梁、
42…プローブ、43…電極パッド、44…配線、45
…貫通孔、46…保護膜、61…電極パッド、62…配
線、63…電極パッド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青野 宇紀 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 河野 竜治 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 清水 浩也 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 Fターム(参考) 2G003 AA10 AC03 AG04 AG12 AH05 AH07 2G011 AA12 AB06 AB08 AC01 AC14 AE03 2G032 AA00 AB02 AE03 AF02 AF03 AL03 4M106 AA01 BA01 CA01 CA27 CA56 CA60 DD04 DD06 DD10 DD13 DD15 DD30

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体ウエハ上に形成された半導体素子の
    電気特性を検査する半導体検査装置において、前記半導
    体ウエハを保持するウエハトレイと、前記半導体ウエハ
    と対向して対応する前記半導体素子の複数の端子と電気
    的に接続される複数の突起状プローブ端子を設けた梁を
    有する半導体ウエハと同材質からなる第1基板と、前記
    第1基板の裏面と対向して対応する第1基板の複数の端
    子と電気的に接続される複数の端子と裏面に突起状プロ
    ーブ端子を設けた梁とを有する半導体ウエハと同材質か
    らなる第2基板と、前記第2基板裏面の複数の突起状プ
    ローブ端子と電気的に接続される配線と裏面に検査用の
    電源電圧及び信号入出力端子とを有する絶縁性配線基板
    と、前記ウエハトレイと前記絶縁基板との間に密閉空間
    を形成する弾性シール材とを備え、前記半導体素子の端
    子と前記絶縁性配線基板の電源電圧及び信号入出力端子
    とが電気的に接続されるように前記ウエハトレイと前記
    絶縁基板とを押圧することを特徴とする半導体素子検査
    装置。
JP2000332124A 2000-10-26 2000-10-26 半導体素子検査装置 Pending JP2002134572A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000332124A JP2002134572A (ja) 2000-10-26 2000-10-26 半導体素子検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000332124A JP2002134572A (ja) 2000-10-26 2000-10-26 半導体素子検査装置

Publications (1)

Publication Number Publication Date
JP2002134572A true JP2002134572A (ja) 2002-05-10

Family

ID=18808367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000332124A Pending JP2002134572A (ja) 2000-10-26 2000-10-26 半導体素子検査装置

Country Status (1)

Country Link
JP (1) JP2002134572A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004015030A (ja) * 2002-06-12 2004-01-15 Hitachi Ltd 半導体装置の製造方法
JP2004077183A (ja) * 2002-08-12 2004-03-11 Fujitsu Ltd 電気回路検査用マイクロプローブの製造方法
JP2005530178A (ja) * 2002-06-19 2005-10-06 フォームファクター,インコーポレイテッド 品質保証ダイを得るためのテスト方法
CN116754918A (zh) * 2023-07-05 2023-09-15 苏州联讯仪器股份有限公司 一种晶圆级别的半导体高压可靠性测试夹具

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004015030A (ja) * 2002-06-12 2004-01-15 Hitachi Ltd 半導体装置の製造方法
JP2005530178A (ja) * 2002-06-19 2005-10-06 フォームファクター,インコーポレイテッド 品質保証ダイを得るためのテスト方法
US7694246B2 (en) 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
KR101176858B1 (ko) * 2002-06-19 2012-08-23 폼팩터, 인크. 인지된 양호한 다이를 산출하기 위한 테스트 방법
JP2004077183A (ja) * 2002-08-12 2004-03-11 Fujitsu Ltd 電気回路検査用マイクロプローブの製造方法
CN116754918A (zh) * 2023-07-05 2023-09-15 苏州联讯仪器股份有限公司 一种晶圆级别的半导体高压可靠性测试夹具
CN116754918B (zh) * 2023-07-05 2024-03-08 苏州联讯仪器股份有限公司 一种晶圆级别的半导体高压可靠性测试夹具

Similar Documents

Publication Publication Date Title
TWI227781B (en) Semiconductor-device inspecting apparatus and a method for manufacturing the same
KR100623544B1 (ko) 프로우브 카드, 반도체 검사 장치 및 반도체 장치의 제조 방법
KR100781856B1 (ko) 프로브 카드 및 프로브 시트 또는 프로브 카드를 이용한반도체 검사 장치 및 반도체 장치의 제조 방법
JP3343540B2 (ja) フォトリソグラフィで形成するコンタクトストラクチャ
US6636063B2 (en) Probe card with contact apparatus and method of manufacture
JP2001091543A (ja) 半導体検査装置
JP2003207523A (ja) コンタクタ及びその製造方法並びにコンタクト方法
JP2006507479A (ja) ウエハレベルのスプリングを有するプローブカードアセンブリおよびパッケージの構造および製造工程
KR20090128186A (ko) 프로브 카드의 프로브 니들 구조체와 그 제조 방법
JP2796070B2 (ja) プローブカードの製造方法
KR100393452B1 (ko) 반도체소자검사용 기판의 제조방법
WO1999048147A1 (fr) Procede pour fabriquer un dispositif semiconducteur
JP3735556B2 (ja) 半導体装置の製造方法及び半導体装置
JP2004144742A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JP3955795B2 (ja) 半導体装置の製造方法
JP2002134572A (ja) 半導体素子検査装置
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP2004029035A (ja) 接続装置
JP2009098153A (ja) 薄膜プローブの製造方法
JPH09159694A (ja) Lsiテストプローブ装置
JP2002176082A (ja) 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法
JP2001165993A (ja) 半導体検査装置の製造方法
JPH10239351A (ja) コンタクトプローブおよびその製造方法
JP2009123797A (ja) 半導体装置の製造方法
JPH1090307A (ja) プローブカードの製造方法