JP2004077183A - 電気回路検査用マイクロプローブの製造方法 - Google Patents

電気回路検査用マイクロプローブの製造方法 Download PDF

Info

Publication number
JP2004077183A
JP2004077183A JP2002234858A JP2002234858A JP2004077183A JP 2004077183 A JP2004077183 A JP 2004077183A JP 2002234858 A JP2002234858 A JP 2002234858A JP 2002234858 A JP2002234858 A JP 2002234858A JP 2004077183 A JP2004077183 A JP 2004077183A
Authority
JP
Japan
Prior art keywords
resin
microprobe
metal
dome
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002234858A
Other languages
English (en)
Other versions
JP4031961B2 (ja
Inventor
Nawalage Florence Cooray
ナワラゲ フローレンス クーレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002234858A priority Critical patent/JP4031961B2/ja
Publication of JP2004077183A publication Critical patent/JP2004077183A/ja
Application granted granted Critical
Publication of JP4031961B2 publication Critical patent/JP4031961B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】検査対象の配線基板表面とプローブ基板表面の平行度に拘わらず、配線基板の表面電極とプローブ基板のプローブピンとの良好な電気接触を確保し、微細なピッチに対応した電気回路検査用マイクロプローブの製造方法を提供する。
【解決手段】マイクロプローブの製造方法は、配線パターンが形成された基板上に樹脂材を塗布して乾燥させ、露光現像後、熱溶融させてドーム状の形状を有する樹脂層を形成する工程と、ドーム状の樹脂層を硬化させた基板上に金属めっきを行い、ドーム状の樹脂層を覆う金属シード層を形成する工程と、金属シード層上にレジストを形成し、露光現像後、選択的に金属厚付する工程と、レジストを剥離し、金属厚付した金属シード層をエッチングする工程と、ドーム状の樹脂層を除去してプローブピンを形成する工程とを有する。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、微細なピッチの電極パッドを有する半導体装置の電気的な検査に適用できる電気回路検査用マイクロプローブの製造方法に関するものである。
【従来の技術】
従来、半導体や半導体パッケージ基板の導通検査はそれらの端子が微細な場合、パッケージ基板を配線基板に搭載後、配線基板全体の導通状態を検査することによって行う。その配線基板の端子のピッチが150/150μmレベル以上である場合、その電気回路検査用プローブは、一般に金属線(プローブピン)などで作製されたもので、プローブピンがプローブ基板に固定されている。
【0002】
例えば、実開平5−15430号公報には、プローブ基板に取付け部材を介して装着された多数のプローブピン(探針)を有し、各プローブピンを半導体ウェハに多数個一括して形成された半導体装置表面の電極パッドにそれぞれ接触させて半導体装置の電気的特性を測定するプローブカードが示されている。
【0003】
また、特開平7−218543号公報には、配線基板の端子のピッチが150/150μmレベル以下である場合にも、配線基板の導通検査が可能なマイクロプローブ付き配線基板検査用治具が示されている。この配線基板検査用治具の場合には、プローブピンのピッチを微細化するため、そのプローブ基板上に導通ビアを有する複数の配線層を形成し、その表面にパッドおよびパッド上に突起電極の形成を行っている。
【発明が解決しようとする課題】
しかし、実開平5−15430号公報記載のプローブカードの場合、プローブピンまたはプローブ基板を加工する際の限界から、プローブ基板の微細化には限界があり、従って、検査対象となる半導体装置の搭載基板の端子ピッチ微細化に対応することが困難であった。
【0004】
また、特開平7−218543号公報記載の配線基板検査用治具の場合、突起電極形成に用いるレジストの厚さに制限があり、高さ25μm以上の突起電極形成が困難であるため、突起電極(プローブ)のバネ効果が小さい。従って、半導体基板にプローブを完全に接触させて導通するためには、半導体基板とプローブ基板との間で非常に高い平行度が要求されるが、従来のハンドリング技術では半導体基板とプローブ基板との間で非常に高い平行度を確保することが困難であった。
【0005】
本発明は、上記の点に鑑みてなされたものであり、検査対象の配線基板表面とプローブ基板表面の平行度に拘わらず、配線基板の電極とプローブ基板のプローブピンとの良好な電気接触を確保し、微細なピッチに対応した電気回路検査用マイクロプローブの製造方法を提供することを目的とする。
【課題を解決するための手段】
上記課題を解決するため、請求項1に記載した発明は、微細なピッチを有する複数の電気回路検査用マイクロプローブを一括して基板上に形成するマイクロプローブの製造方法において、配線パターンが形成された基板上に樹脂材を塗布して乾燥させ、露光現像後、熱溶融させてドーム状の形状を有する樹脂層を形成する工程と、前記ドーム状の樹脂層を硬化させた前記基板上に金属めっきを行い、前記ドーム状の樹脂層上に金属シード層を成膜する工程と、前記金属シード層上にレジストを形成し、露光現像後、選択的に金属厚付する工程と、前記レジストを剥離し、前記金属厚付した金属シード層をエッチングする工程と、前記ドーム状の樹脂層を除去してプローブピンを形成する工程とを有することを特徴とする。
【0006】
請求項2に記載した発明は、請求項1記載のマイクロプローブの製造方法において、前記樹脂材が、露光、現像、パターニングが可能であり、スパッタリング法または無電解めっき法で該樹脂上に金属層を成膜可能であることを特徴とする。
【0007】
請求項3に記載した発明は、請求項1記載のマイクロプローブの製造方法において、前記金属シード層が、無電解めっき法またはスパッタリング法で形成されることを特徴とする。
【0008】
請求項4に記載した発明は、請求項1記載のマイクロプローブの製造方法において、前記レジストが、電着法またはスプレー法により形成することを特徴とする。
【0009】
請求項5に記載した発明は、請求項1記載のマイクロプローブの製造方法において、金属めっきを行って前記樹脂上に成膜された前記金属シード層が,無電解めっき法または電解めっき法により厚付することを特徴とする。
【0010】
請求項6に記載した発明は、請求項1記載のマイクロプローブの製造方法において、前記ドーム状の樹脂層を除去する工程が、300℃以下の熱を用いる熱分解法、反応性イオンエッチング法、あるいは溶剤によるエッチング法を用いることを特徴とする。
【0011】
請求項7に記載した発明は、請求項1記載のマイクロプローブの製造方法において、前記樹脂材が、300℃以下の熱に対し熱分解性を有する樹脂単体または樹脂混合物、あるいは反応性イオンエッチングに対し分解性または可溶性を有する樹脂単体または樹脂混合物を用いることを特徴とする。
【発明の実施の形態】
以下、本発明の実施の形態を添付の図面を参照しながら具体的に説明する。
【0012】
本発明のマイクロプローブ製造方法は、プローブピンをハンダなどでプローブ基板に固定するのではなく、リソグラフィ法とめっき法を用いて、プローブ基板上にドーム状の形状を有する樹脂層を形成し、その樹脂層上に金属層を成膜した後、樹脂層を取り除くことにより、先端部が内方に湾曲した形状を有する複数のプローブピンを一括して形成することを特徴とする。
【0013】
まず、図1、図2を参照しながら、本発明のマイクロプローブ製造方法の一実施態様を詳細に説明する。図1と図2は、本発明のマイクロプローブ製造方法の一実施態様を説明するための概略図である。
【0014】
図1(a)に示したように、プローブ基板1には配線パターンが形成されている。このプローブ基板1の配線パターンは、微細なピッチで形成した複数の導電性ビア4と、各ビア4の一方の端部にそれぞれ接合させたパッド3とが含まれる。
【0015】
図1(b)に示したように、このプローブ基板1上に、犠牲樹脂層2の材料となる樹脂材2a(例えば、SHIPLEY社製のPositive Resist SJR−5740)をコーティングする。この実施態様では、スピンコート法を用いて、300rpm/5秒+1000rpm/20秒の条件で、プローブ基板1上に樹脂材2aを塗布した。
【0016】
ここで、樹脂材2aは、上記実施態様で用いた樹脂に限定されるものではない。プローブ基板1に塗布した後、露光、現像、パターニングが可能な樹脂であり、スパッタリング法または無電解めっき法で該樹脂上に金属層を成膜可能な樹脂であればよい。
【0017】
図1(c)に示したように、樹脂材2aは60℃/20分の条件で乾燥させ、マスクにより露光、現像して所望の樹脂パターンを形成する。その後、120℃/6時間+200℃/3時間の条件で加熱硬化させることにより、樹脂材2aの形状が変化して、ドーム状の形状を有する犠牲樹脂層2がプローブ基板1上に形成される。
【0018】
次に、図1(d)に示したように、犠牲樹脂層2が形成されたプローブ基板1上にスパッタリングを行い、金属シード層5aとして厚さ2000Åのニッケル(Ni)層を成膜する。
【0019】
ここで、金属シード層5aの形成方法は、上記実施態様で用いたスパッタリング法に限定されるものではない。例えば、金属シード層5aは、無電解めっき法を用いて犠牲樹脂層2が形成されたプローブ基板1上に形成してもよい。
【0020】
次に、図2(a)に示したように、金属シード層5aを形成した後、日本ペイント社製レジスト電着装置OFB−40を用いて、レジスト6を金属シード層5a上に成膜する。この実施態様では、電着法(electrodeposition)を用いて直流電圧250V/4分の条件で厚さ20μmのレジスト6(例えば、PEPR2400)を成膜した。レジスト6を塗布した後、水洗し、スピン乾燥(1000rpm/1分)を行い、さらに、105℃/10分間の条件で半硬化させ、その後、露光(400mJ/cm)を行い、1%NaCOを用いて35℃で現像を行うことによりレジスト6を形成した。
【0021】
なお、図2(a′)は、レジスト6を形成した状態におけるプローブ装置の斜視図を示す。
【0022】
ここで、レジスト6の形成方法は、上記実施態様で用いた電着法に限定されるものではない。例えば、レジスト6は、スプレー法を用いて金属シード層5a上に塗布し乾燥させることで形成してもよい。
【0023】
さらに、図2(b)に示したように、電解めっき法によりレジスト6上に金属層(Ni)を厚付けする。この実施態様では、電解めっき法を用いてニッケルを厚付して厚さ20μmの金属層5を形成し、レジスト6の除去を行った。このとき、10%HClを用い、金属層5の中央部(金属シード層)はエッチングされる。
【0024】
ここで、金属層5の厚付方法は、上記実施形態で用いた電解めっき法に限定されるものではない。例えば、無電解めっき法を用いて金属層5を厚付してもよい。
【0025】
最後に、図2(c)に示したように、犠牲樹脂2を取り除くことにより、先端部が内方に湾曲した形状を有し、微細なピッチを有するプローブピン5を形成する。この実施態様では、硬化させた犠牲樹脂層2(SJR−5740)をメチルピロリジノン(N−methylpyrrolidione;NMP)を用いて70−90℃で溶かし、反応性イオンエッチング(Reactive Ion Etching)を行って電極表面を粗化(アッシング)することで、先端部が内方に湾曲した形状を有するプローブピン5を形成した。
【0026】
ここで、犠牲樹脂層2の除去方法は、上記実施形態で用いた反応性イオンエッチング法に限定されるものではない。例えば、300℃以下の熱を用いる熱分解法、あるいは溶剤によるエッチング法を用いて犠牲樹脂層2を除去してもよい。
また、樹脂材2aは、300℃以下の熱に対し熱分解性を有する樹脂単体または樹脂混合物、あるいは反応性イオンエッチングに対し分解性または可溶性を有する樹脂単体または樹脂混合物を用いることができる。
【0027】
図3は、図1及び図2の実施態様に対応するマイクロプローブ形成工程を説明するためのフロー図である。
【0028】
図3に示したように、この実施態様のマイクロプローブ形成工程では、ステップS11、S12及びS13において、配線パターンが形成されたプローブ基板1上に樹脂材2aを塗布して乾燥させ、露光現像(パターニング)後、熱溶融(硬化)させて、ドーム状の形状を有する樹脂層2を形成する。図1(b)、(c)参照。
【0029】
ステップS14において、前記ドーム状の樹脂層2を硬化させたプローブ基板1上に金属めっきを行い、ドーム状の樹脂層2上に金属シード層5aを成膜する。図1(d)参照。
【0030】
ステップS15及びS16において、金属シード層5a上にレジスト6を成膜し、露光現像後、選択的に金属厚付する(パターニング)。また、レジスト6を剥離し、金属厚付した金属層6の中央部(金属シード層)をエッチングする。図2(b)参照。
【0031】
ステップS17において、ドーム状の樹脂層2を除去してプローブピン5を形成する。図2(c)参照。
【0032】
図4は、図1及び図2の実施態様で形成したマイクロプローブ装置10のプローブピンを、検査対象の半導体装置を搭載した配線基板20の電極端子21に接触させた状態を示す。
【0033】
図4に示したように、検査対象の半導体装置を搭載した配線基板20には、所定のピッチで形成した複数のビア24とそれぞれ接合させた電極端子21が形成されている。
【0034】
この実施態様のマイクロプローブ装置10では、本発明に係る複数のプローブピン5を一括して形成することにより、先端部が内方に湾曲した形状を有するマイクロプローブ対がプローブ基板1上に複数個配置される。このマイクロプローブ装置10を配線基板20の電極端子21に接触させた際に、各プローブピン5は弾性変形が可能であるため、ばね効果が高く、各電極端子21と良好な電気接触を保つことができる。また、本発明のマイクロプローブ製造方法では、プローブピン5を半田付けなどで基板に固定するのではなく、リソグラフィ法とめっき法を利用してプローブピン5を形成するため、微細な端子ピッチを有する配線基板20に対応させることができる。
【0035】
図5は、本発明に係るマイクロプローブ製造方法の他の実施態様で形成したマイクロプローブ装置10Aのプローブピンを、検査対象の半導体装置を搭載した配線基板20に接触させた状態を示す。また、図6は、図5の実施態様によるマイクロプローブ装置10Aのプローブピンの形状を示す。
【0036】
図5のマイクロプローブ装置10Aは、図4のマイクロプローブ装置10に対し、プローブ基板1に形成された配線パターンの構成が異なるのみであり、他の構成は、図4の対応する構成と同一である。
【0037】
図4のマイクロプローブ装置10では、プローブ基板1上の配線パターンが、微細なピッチで形成した複数の導電性ビア4と、各ビア4の一方の端部にそれぞれ接合させたパッド3とを含み、各パッド3が当該ビアの端部から同じ向きに配列させてある。複数のプローブピン5が、これら複数のパッド3上に形成される。
【0038】
一方、図5のマイクロプローブ装置10Aでは、プローブ基板1上の配線パターンが、微細なピッチで形成した複数の導電性ビア4と、各ビア4の一方の端部にそれぞれ接合させたパッド3とを含み、各パッド3が当該ビアの端部から互いに向き合うように配列させてある。複数のプローブピン5が、これら複数のパッド3上に形成されている。図6に示したように、複数の対のプローブピン5が一括してプローブ基板1上に配置され、各対のプローブピン5は先端部が内方に湾曲した形状を有し、互いに向き合うように配列される。
【0039】
図5から明らかなように、配線基板20に形成されたビア24のピッチより若干大きなピッチで、プローブ基板1の配線パターンのビア4を形成する場合に、図5の構成は適している。
【0040】
(付記1)
微細なピッチを有する複数の電気回路検査用マイクロプローブを一括して基板上に形成するマイクロプローブの製造方法において、配線パターンが形成された基板上に樹脂材を塗布して乾燥させ、露光現像後、熱溶融させてドーム状の形状を有する樹脂層を形成する工程と、前記ドーム状の樹脂層を硬化させた前記基板上に金属めっきを行い、前記ドーム状の樹脂層上に金属シード層を成膜する工程と、前記金属シード層上にレジストを形成し、露光現像後、選択的に金属厚付する工程と、前記レジストを剥離し、前記金属厚付した金属シード層をエッチングする工程と、前記ドーム状の樹脂層を除去してプローブピンを形成する工程とを有することを特徴とするマイクロプローブの製造方法。
【0041】
(付記2)
前記樹脂材は、露光、現像、パターニングが可能であり、スパッタリング法または無電解めっき法で該樹脂上に金属層を成膜可能であることを特徴とする付記1記載のマイクロプローブの製造方法。
【0042】
(付記3)
前記金属シード層は、無電解めっき法またはスパッタリング法で形成することを特徴とする付記1記載のマイクロプローブの製造方法。
【0043】
(付記4)
前記レジストは、電着法またはスプレー法により形成することを特徴とする付記1記載のマイクロプローブの製造方法。
【0044】
(付記5)
金属めっきを行って前記樹脂上に成膜された前記金属シード層は,無電解めっき法または電解めっき法により厚付することを特徴とする付記1記載のマイクロプローブの製造方法。
【0045】
(付記6)
前記ドーム状の樹脂層を除去する工程において、300℃以下の熱を用いる熱分解法、反応性イオンエッチング法、あるいは溶剤によるエッチング法を用いることを特徴とする付記1記載のマイクロプローブの製造方法。
【0046】
(付記7)
前記樹脂材は、300℃以下の熱に対し熱分解性を有する樹脂単体または樹脂混合物、あるいは反応性イオンエッチングに対し分解性または可溶性を有する樹脂単体または樹脂混合物を用いることを特徴とする付記1記載のマイクロプローブの製造方法。
【0047】
(付記8)
前記プローブピンを形成することにより、先端部が内方に湾曲した形状を有するマイクロプローブ対が前記基板上に複数個配置されることを特徴とする付記1記載のマイクロプローブの製造方法。
【0048】
(付記9)
前記基板上の前記配線パターンは、微細なピッチで形成した複数の導電性ビアと、各ビアの一方の端部にそれぞれ接合させたパッドとを含み、各パッドが当該ビアの端部から同じ向きに配列させてあり、前記プローブピンが、前記複数のパッド上に形成されることを特徴とする付記1記載のマイクロプローブの製造方法。
【0049】
(付記10)
前記基板上の前記配線パターンは、微細なピッチで形成した複数の導電性ビアと、各ビアの一方の端部にそれぞれ接合させたパッドとを含み、各パッドが当該ビアの端部から互いに向き合うよう配列させてあり、前記プローブピンが、前記複数のパッド上に形成されることを特徴とする付記1記載のマイクロプローブの製造方法。
【発明の効果】
以上説明したように、本発明のマイクロプローブの形成方法によれば、一括して基板上に多数のプローブピンを形成したものである。ピンピッチが微細化され、かつ先端部が内方に湾曲する形状となるよう形成されるため、バネ効果の高いプローブピンを提供することができる。検査対象の電気回路を搭載した半導体装置の、微細な端子ピッチを有する配線基板の電極に対し、プローブピンを接触不良なく、良好な電気接続が可能であり、信頼性の高い電気回路検査を行うことが可能である。また、配線基板の表面とプローブ基板表面との間で高い平行度を保つ必要がない。
【図面の簡単な説明】
【図1】本発明のマイクロプローブ製造方法の一実施態様を説明するための概略図である。
【図2】図1の実施態様のマイクロプローブ製造方法を説明するための概略図である。
【図3】図1と図2の実施態様に対応するマイクロプローブ形成工程を説明するためのフロー図である。
【図4】図1と図2の実施態様にて形成したマイクロプローブ装置のプローブピンを、検査対象の半導体装置を搭載した配線基板に接触させた状態を示す図である。
【図5】本発明に係るマイクロプローブ製造方法の他の実施態様により形成したマイクロプローブ装置を、検査対象の半導体装置を搭載した配線基板に接触させた状態を示す図である。
【図6】図5の実施態様により形成されたマイクロプローブの形状を示す図である。
【符号の説明】
1 プローブ基板
2 犠牲樹脂層
2a 樹脂材
3 パッド
4 ビア
5 プローブピン
5a 金属シード層
6 レジスト
10 マイクロプローブ装置
10A マイクロプローブ装置
20 配線基板
21 電極端子
24 ビア

Claims (7)

  1. 微細なピッチを有する複数の電気回路検査用マイクロプローブを一括して基板上に形成するマイクロプローブの製造方法において、
    配線パターンが形成された基板上に樹脂材を塗布して乾燥させ、露光現像後、熱溶融させてドーム状の形状を有する樹脂層を形成する工程と、
    前記ドーム状の樹脂層を硬化させた前記基板上に金属めっきを行い、前記ドーム状の樹脂層上に金属シード層を成膜する工程と、
    前記金属シード層上にレジストを形成し、露光現像後、選択的に金属厚付する工程と、
    前記レジストを剥離し、前記金属厚付した金属シード層をエッチングする工程と、
    前記ドーム状の樹脂層を除去してプローブピンを形成する工程と、
    を有することを特徴とするマイクロプローブの製造方法。
  2. 前記樹脂材は、露光、現像、パターニングが可能であり、スパッタリング法または無電解めっき法で該樹脂上に金属層を成膜可能であることを特徴とする請求項1記載のマイクロプローブの製造方法。
  3. 前記金属シード層は、無電解めっき法またはスパッタリング法で形成されることを特徴とする請求項1記載のマイクロプローブの製造方法。
  4. 前記レジストは、電着法またはスプレー法により形成することを特徴とする請求項1記載のマイクロプローブの製造方法。
  5. 金属めっきを行って前記樹脂上に成膜された前記金属シード層は,無電解めっき法または電解めっき法により厚付することを特徴とする請求項1記載のマイクロプローブの製造方法。
  6. 前記ドーム状の樹脂層を除去する工程において、300℃以下の熱を用いる熱分解法、反応性イオンエッチング法、あるいは溶剤によるエッチング法を用いることを特徴とする請求項1記載のマイクロプローブの製造方法。
  7. 前記樹脂材は、300℃以下の熱に対し熱分解性を有する樹脂単体または樹脂混合物、あるいは反応性イオンエッチングに対し分解性または可溶性を有する樹脂単体または樹脂混合物を用いることを特徴とする請求項1記載のマイクロプローブの製造方法。
JP2002234858A 2002-08-12 2002-08-12 電気回路検査用マイクロプローブの製造方法 Expired - Fee Related JP4031961B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002234858A JP4031961B2 (ja) 2002-08-12 2002-08-12 電気回路検査用マイクロプローブの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002234858A JP4031961B2 (ja) 2002-08-12 2002-08-12 電気回路検査用マイクロプローブの製造方法

Publications (2)

Publication Number Publication Date
JP2004077183A true JP2004077183A (ja) 2004-03-11
JP4031961B2 JP4031961B2 (ja) 2008-01-09

Family

ID=32019540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002234858A Expired - Fee Related JP4031961B2 (ja) 2002-08-12 2002-08-12 電気回路検査用マイクロプローブの製造方法

Country Status (1)

Country Link
JP (1) JP4031961B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009090907A1 (ja) * 2008-01-17 2009-07-23 Alps Electric Co., Ltd. プローブカードおよびその製造方法
WO2010055872A1 (ja) * 2008-11-12 2010-05-20 アルプス電気株式会社 球殻型接触子およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1082800A (ja) * 1996-09-10 1998-03-31 Nippon Telegr & Teleph Corp <Ntt> 半導体チップ検査用プローブとその製法
JP2000074941A (ja) * 1998-06-19 2000-03-14 Advantest Corp コンタクタ及びコンタクタを形成する方法
JP2000221211A (ja) * 1999-01-29 2000-08-11 Nippon Telegr & Teleph Corp <Ntt> 弾性電気接点微小プローブ装置及びその製法
JP2000304772A (ja) * 1999-04-16 2000-11-02 Nissin Kohki Co Ltd 検査用端子装置及びその製造方法
JP2001284421A (ja) * 2000-01-20 2001-10-12 Advantest Corp コンタクトストラクチャ
JP2002131337A (ja) * 2000-10-26 2002-05-09 Hitachi Ltd 半導体素子検査基板
JP2002134572A (ja) * 2000-10-26 2002-05-10 Hitachi Ltd 半導体素子検査装置
JP2002286758A (ja) * 2001-03-28 2002-10-03 Yamaha Corp プローブユニットおよびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1082800A (ja) * 1996-09-10 1998-03-31 Nippon Telegr & Teleph Corp <Ntt> 半導体チップ検査用プローブとその製法
JP2000074941A (ja) * 1998-06-19 2000-03-14 Advantest Corp コンタクタ及びコンタクタを形成する方法
JP2000221211A (ja) * 1999-01-29 2000-08-11 Nippon Telegr & Teleph Corp <Ntt> 弾性電気接点微小プローブ装置及びその製法
JP2000304772A (ja) * 1999-04-16 2000-11-02 Nissin Kohki Co Ltd 検査用端子装置及びその製造方法
JP2001284421A (ja) * 2000-01-20 2001-10-12 Advantest Corp コンタクトストラクチャ
JP2002131337A (ja) * 2000-10-26 2002-05-09 Hitachi Ltd 半導体素子検査基板
JP2002134572A (ja) * 2000-10-26 2002-05-10 Hitachi Ltd 半導体素子検査装置
JP2002286758A (ja) * 2001-03-28 2002-10-03 Yamaha Corp プローブユニットおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009090907A1 (ja) * 2008-01-17 2009-07-23 Alps Electric Co., Ltd. プローブカードおよびその製造方法
WO2010055872A1 (ja) * 2008-11-12 2010-05-20 アルプス電気株式会社 球殻型接触子およびその製造方法

Also Published As

Publication number Publication date
JP4031961B2 (ja) 2008-01-09

Similar Documents

Publication Publication Date Title
TW439163B (en) Probe card and method for forming it
JP3362545B2 (ja) 半導体装置の製造方法
KR100306412B1 (ko) 범프구조체,이방성도전막및범프구조체제조방법
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JPH09127157A (ja) プローブ構造の製造方法
JP4031961B2 (ja) 電気回路検査用マイクロプローブの製造方法
JPH11237406A (ja) メッキしたプローブ構造
JPH10132855A (ja) Ic検査用プローブカード
JPH10197557A (ja) 検査部材及びその製造方法
TWI721629B (zh) 導電性構件的製造方法
JPH06268098A (ja) 半導体集積回路装置の製造方法
JPH0727789A (ja) 回路配線板およびその製造方法
JP3446607B2 (ja) コンタクトピン及びコンタクトプローブの製造方法
JP4246437B2 (ja) 素子内蔵型プローブの製造方法
JP3562166B2 (ja) 検査電極を有する配線回路基板の形成方法
JP4390930B2 (ja) 積層配線基板とその製造方法、及び半導体装置
JP4520689B2 (ja) コンタクトプローブ、プローブ装置及びコンタクトプローブの製造方法
JP5776230B2 (ja) フリップチップパッケージ用基板の電気検査方法
JP2010186769A (ja) プローブ基板の製造方法
JP4552317B2 (ja) 検査治具の製造方法
JPH09281145A (ja) 異方性導電材を有する検査治具及びその製造方法
JP3902438B2 (ja) コンタクトプローブ及びその製造方法
KR100330557B1 (ko) 유연성 기질 회로 필름 제조방법
JPH09292411A (ja) 異方性導電材を有する検査治具及びその製造方法
JP2022189660A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071022

R150 Certificate of patent or registration of utility model

Ref document number: 4031961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees