JPH10132855A - Ｉｃ検査用プローブカード - Google Patents
Ｉｃ検査用プローブカードInfo
- Publication number
- JPH10132855A JPH10132855A JP8289407A JP28940796A JPH10132855A JP H10132855 A JPH10132855 A JP H10132855A JP 8289407 A JP8289407 A JP 8289407A JP 28940796 A JP28940796 A JP 28940796A JP H10132855 A JPH10132855 A JP H10132855A
- Authority
- JP
- Japan
- Prior art keywords
- inspected
- probe
- probe card
- inspection
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2846—Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 プローブカードを用いて被検査ＩＣをベアチ
ップ状態で検査すると、ＩＣを実際にパッケージした状
態での特性検査ができず、検査の信頼性が低下される。 【解決手段】 配線基板１０に被検査ＩＣに電気接続を
行うためのプローブ２４，２６，２７と共に、被検査Ｉ
Ｃと電気回路を構成し得るインダクタ、キャパシタ、抵
抗等のチップ部品１５，１７，１８を搭載する。被検査
ＩＣの検査時にプローブを被検査ＩＣに電気接続する
と、これと同時に搭載されているチップ部品が被検査Ｉ
Ｃに電気接続された状態とされるため、被検査ＩＣを実
際の使用状態に近い状態で検査することができ、検査時
における雑音の影響を低減し、被検査ＩＣの電気特性を
より正確に、かつ高信頼度で検査することが可能とな
る。
ップ状態で検査すると、ＩＣを実際にパッケージした状
態での特性検査ができず、検査の信頼性が低下される。 【解決手段】 配線基板１０に被検査ＩＣに電気接続を
行うためのプローブ２４，２６，２７と共に、被検査Ｉ
Ｃと電気回路を構成し得るインダクタ、キャパシタ、抵
抗等のチップ部品１５，１７，１８を搭載する。被検査
ＩＣの検査時にプローブを被検査ＩＣに電気接続する
と、これと同時に搭載されているチップ部品が被検査Ｉ
Ｃに電気接続された状態とされるため、被検査ＩＣを実
際の使用状態に近い状態で検査することができ、検査時
における雑音の影響を低減し、被検査ＩＣの電気特性を
より正確に、かつ高信頼度で検査することが可能とな
る。
Description
【０００１】
【発明の属する技術分野】本発明はＩＣを検査する際
に、ＩＣの電極パッドに接触してＩＣに通電を行うため
に用いられるプローブカードに関する。
に、ＩＣの電極パッドに接触してＩＣに通電を行うため
に用いられるプローブカードに関する。
【０００２】
【従来の技術】従来、ＩＣの電気的な特性検査を行う場
合には、ＩＣの電極に接続されてＩＣに通電を行うため
のプローブカードが用いられている。特に、近年のＩＣ
検査では、ＩＣチップが樹脂やセラミック等によりパッ
ケージされる以前の状態、特に半導体ウェハの状態で検
査が行われ、パッケージされた半導体装置の製品歩留り
を向上することが行われている。このようなプローブカ
ードとして、従来では、図１１（ａ）に示すタングステ
ンプローブや、図１１（ｂ）に示すメンブレンプローブ
が用いられている。図１１（ａ）のように、タングステ
ンプローブは、細いタングステンのワイヤ４１を並べて
その先端部と基端部をそれぞれ支持部材４２，４３によ
り支持したものであり、その中間部の弾性力を利用して
タングステンワイヤの先端部をＩＣチップの電極パッド
に接触させて電気的な接続を行ない、基端部を検査装置
に電気接続するものである。また、図１１（ｂ）のよう
に、メンブレンプローブはポリイミド等のフィルム５１
に金属の配線５２を形成し、これを支持体５４により支
持するとともに、ＩＣの電極と接続する部分にはエラス
トマ５５を介して支持板５６を設け、この支持板５６に
前記配線５２につながる金属のバンプ５３を形成し、フ
ィルム５１の弾性によりバンプ５３をＩＣチップの電極
パッドに接触させ、同時に電気的な接続を行なうもので
ある。
合には、ＩＣの電極に接続されてＩＣに通電を行うため
のプローブカードが用いられている。特に、近年のＩＣ
検査では、ＩＣチップが樹脂やセラミック等によりパッ
ケージされる以前の状態、特に半導体ウェハの状態で検
査が行われ、パッケージされた半導体装置の製品歩留り
を向上することが行われている。このようなプローブカ
ードとして、従来では、図１１（ａ）に示すタングステ
ンプローブや、図１１（ｂ）に示すメンブレンプローブ
が用いられている。図１１（ａ）のように、タングステ
ンプローブは、細いタングステンのワイヤ４１を並べて
その先端部と基端部をそれぞれ支持部材４２，４３によ
り支持したものであり、その中間部の弾性力を利用して
タングステンワイヤの先端部をＩＣチップの電極パッド
に接触させて電気的な接続を行ない、基端部を検査装置
に電気接続するものである。また、図１１（ｂ）のよう
に、メンブレンプローブはポリイミド等のフィルム５１
に金属の配線５２を形成し、これを支持体５４により支
持するとともに、ＩＣの電極と接続する部分にはエラス
トマ５５を介して支持板５６を設け、この支持板５６に
前記配線５２につながる金属のバンプ５３を形成し、フ
ィルム５１の弾性によりバンプ５３をＩＣチップの電極
パッドに接触させ、同時に電気的な接続を行なうもので
ある。
【０００３】
【発明が解決しようとする課題】このような従来のプロ
ーブカードは、前記したタングステンプローブとメンブ
レンプローブのいずれも、その構造上被検査ＩＣの電極
から例えば３ｃｍ以内に抵抗、キャパシタ、ＩＣ等の部
品を接続することができないものとなっている。すなわ
ち、タングステンプローブの場合には、タングステンワ
イヤのバネ性を得るためには所要の長さが必要であり、
このワイヤの途中位置に部品を固定するとバネ性が変わ
ったり、ワイヤが変形されてワイヤ先端部の位置が本来
の位置からずれたりする。また、メンブレンプローブの
場合には、メンブレンの裏面がゴムであるため、ＩＣ等
の電極と接触するバンプから、ゴムを通して裏面に配線
することができない。
ーブカードは、前記したタングステンプローブとメンブ
レンプローブのいずれも、その構造上被検査ＩＣの電極
から例えば３ｃｍ以内に抵抗、キャパシタ、ＩＣ等の部
品を接続することができないものとなっている。すなわ
ち、タングステンプローブの場合には、タングステンワ
イヤのバネ性を得るためには所要の長さが必要であり、
このワイヤの途中位置に部品を固定するとバネ性が変わ
ったり、ワイヤが変形されてワイヤ先端部の位置が本来
の位置からずれたりする。また、メンブレンプローブの
場合には、メンブレンの裏面がゴムであるため、ＩＣ等
の電極と接触するバンプから、ゴムを通して裏面に配線
することができない。
【０００４】このように、従来のプローブカードでは、
被検査ＩＣに近接する位置に抵抗、キャパシタ、ＩＣ等
の部品を搭載できないため、被検査ＩＣにこれらの部品
が実際に接続された状態での検査を行うことが困難であ
る。特に、高速、高周波で動作するＩＣでは、ＩＣの電
源や信号線の電極のそばにキャパシタや抵抗を接続しな
いで電気検査を行うと、パッケージされた時や、基板に
実装された時とは異なる出力をするものが多い。したが
って、この種のＩＣではベアチップ状態での特性の検査
を行っても実際のパッケージされた半導体装置とは異な
る特性となり、特性検査の信頼性が得られないという問
題がある。
被検査ＩＣに近接する位置に抵抗、キャパシタ、ＩＣ等
の部品を搭載できないため、被検査ＩＣにこれらの部品
が実際に接続された状態での検査を行うことが困難であ
る。特に、高速、高周波で動作するＩＣでは、ＩＣの電
源や信号線の電極のそばにキャパシタや抵抗を接続しな
いで電気検査を行うと、パッケージされた時や、基板に
実装された時とは異なる出力をするものが多い。したが
って、この種のＩＣではベアチップ状態での特性の検査
を行っても実際のパッケージされた半導体装置とは異な
る特性となり、特性検査の信頼性が得られないという問
題がある。
【０００５】本発明の目的は、ＩＣに対してベアチップ
状態で検査を行った場合でも、ＩＣチップに実際に抵
抗、キャパシタ等の部品を搭載した状態に極めて近い状
態での検査が可能なプローブカードを提供することにあ
る。
状態で検査を行った場合でも、ＩＣチップに実際に抵
抗、キャパシタ等の部品を搭載した状態に極めて近い状
態での検査が可能なプローブカードを提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明のプローブカード
は、プローブカードの基板として配線が形成された配線
基板を用い、この配線基板に被検査ＩＣに電気接続を行
うためのプローブと、被検査ＩＣと電気回路を構成し得
るインダクタ、キャパシタ、抵抗等のチップ部品とを搭
載していることを特徴とする。ここで、プローブは、配
線基板の表面に所要パターンに形成した絶縁膜と導電膜
との積層構造とされ、その先端部に被検査ＩＣの電極に
接触されるバンプが形成された構成とされる。あるい
は、配線基板の表面に格子状に配列された錐型の複数個
の突起と、この突起の表面に形成された導電膜とで構成
される。また、チップ部品の少なくとも一部は、配線基
板に設けたキャビティ内に埋設され、あるいはチップ部
品の一部は配線基板の裏面に搭載される。
は、プローブカードの基板として配線が形成された配線
基板を用い、この配線基板に被検査ＩＣに電気接続を行
うためのプローブと、被検査ＩＣと電気回路を構成し得
るインダクタ、キャパシタ、抵抗等のチップ部品とを搭
載していることを特徴とする。ここで、プローブは、配
線基板の表面に所要パターンに形成した絶縁膜と導電膜
との積層構造とされ、その先端部に被検査ＩＣの電極に
接触されるバンプが形成された構成とされる。あるい
は、配線基板の表面に格子状に配列された錐型の複数個
の突起と、この突起の表面に形成された導電膜とで構成
される。また、チップ部品の少なくとも一部は、配線基
板に設けたキャビティ内に埋設され、あるいはチップ部
品の一部は配線基板の裏面に搭載される。
【０００７】
【発明の実施の形態】次に、本発明の第１の実施形態を
図面を参照して説明する。図１ないし図４は第１の実施
形態のプローブカードを製造工程順に示す図である。先
ず、図１において、（ａ）はその斜視図、（ｂ）は平面
図、（ｃ）はＡＡ線断面図である。ガラスセラミックを
焼成し、内部に配線１４を有する多層配線基板１０を作
成する。この多層配線基板１０の両面には、電子部品や
ケーブル接続用の電極１１が設けてある。また、プロー
ブを形成する面、同図（ａ），（ｃ）の上面には、枡目
状の溝１２が形成され、かつこの溝１２で画成される矩
形の単位領域にはチップ部品を内蔵するためのキャビテ
ィ１３が形成されており、前記電極１１の一部がキャビ
ティ１３内に形成されている。
図面を参照して説明する。図１ないし図４は第１の実施
形態のプローブカードを製造工程順に示す図である。先
ず、図１において、（ａ）はその斜視図、（ｂ）は平面
図、（ｃ）はＡＡ線断面図である。ガラスセラミックを
焼成し、内部に配線１４を有する多層配線基板１０を作
成する。この多層配線基板１０の両面には、電子部品や
ケーブル接続用の電極１１が設けてある。また、プロー
ブを形成する面、同図（ａ），（ｃ）の上面には、枡目
状の溝１２が形成され、かつこの溝１２で画成される矩
形の単位領域にはチップ部品を内蔵するためのキャビテ
ィ１３が形成されており、前記電極１１の一部がキャビ
ティ１３内に形成されている。
【０００８】次いで、図２において、（ａ）は斜視図、
（ｂ）は図１（ｃ）と同じ断面図である。ここでは、前
記溝１２内には銀ペースト２０を埋め、４００℃で焼成
する。また、前記キャビティ１３内の電極１１に粒径１
μの銀粉と有機ビヒクルからなる銀粉ペースト２１を供
給し、比較的に小さいチップ部品１５を内装し、仮固定
する。また、このときチップ部品１５はキャビティ１３
内の電極１１と接続されるが、部品の周囲は基板との間
にすき間があいているので、ここにガラスペースト２２
をつめる。そして、再度２５０℃で焼成する。このと
き、チップ部品１５は電極１１に固定される。その上
で、多層配線基板１０の上面を平面研磨する。
（ｂ）は図１（ｃ）と同じ断面図である。ここでは、前
記溝１２内には銀ペースト２０を埋め、４００℃で焼成
する。また、前記キャビティ１３内の電極１１に粒径１
μの銀粉と有機ビヒクルからなる銀粉ペースト２１を供
給し、比較的に小さいチップ部品１５を内装し、仮固定
する。また、このときチップ部品１５はキャビティ１３
内の電極１１と接続されるが、部品の周囲は基板との間
にすき間があいているので、ここにガラスペースト２２
をつめる。そして、再度２５０℃で焼成する。このと
き、チップ部品１５は電極１１に固定される。その上
で、多層配線基板１０の上面を平面研磨する。
【０００９】次いで、図３（ａ）の斜視図に示すよう
に、多層配線基板１０の上面にポリイミド前駆体２４を
スピンコートで塗布し、露光、現像してパターニングし
た膜を形成した。これにクロム、パラジウム等をスパッ
タ法により０．１μｍの膜厚に形成し、その上でレジス
トをスピンコートで塗布し、露光、現像を行い、さらに
電解メッキ、レジストを剥離して配線２５を形成した。
再度ポリイミド層をフォトリソグラフィによって形成し
た。これにより、多層配線基板１０の上面に多数本のＩ
Ｃ検査用の電極２６が形成される。さらに、図３（ｂ）
の斜視図に示すように、前記ＩＣ検査用の電極２６のそ
れぞれに高さ４０μｍのボールバンプ２７を形成し、次
いで電解メッキによりボールバンプ２７の表面にロジウ
ムメッキを１μｍ形成する。
に、多層配線基板１０の上面にポリイミド前駆体２４を
スピンコートで塗布し、露光、現像してパターニングし
た膜を形成した。これにクロム、パラジウム等をスパッ
タ法により０．１μｍの膜厚に形成し、その上でレジス
トをスピンコートで塗布し、露光、現像を行い、さらに
電解メッキ、レジストを剥離して配線２５を形成した。
再度ポリイミド層をフォトリソグラフィによって形成し
た。これにより、多層配線基板１０の上面に多数本のＩ
Ｃ検査用の電極２６が形成される。さらに、図３（ｂ）
の斜視図に示すように、前記ＩＣ検査用の電極２６のそ
れぞれに高さ４０μｍのボールバンプ２７を形成し、次
いで電解メッキによりボールバンプ２７の表面にロジウ
ムメッキを１μｍ形成する。
【００１０】さらに、図４において、（ａ）の斜視図、
（ｂ）の平面図、（ｃ）のＢＢ線断面図に示すように、
前記多層配線基板１０の溝１２の中の銀ペースト２０を
エッチングにより選択的に除去する。これにより、溝の
上面にまで張り出して形成された前記ボリイミド膜２４
及びＩＣ検査用の電極２６は、その下側に前記溝１２が
復元されるため、この溝１２の上部において片持状態と
なり、その先端部に厚さ方向の弾性が生じる状態とな
る。そして、多層配線基板１０の裏面には、前記電極１
１を利用してチップキャパシタ等の他のチップ部品１７
を搭載し、前記配線１４を利用して前記ＩＣ検査用の電
極２６に電気接続を行う。これにより、プローブカード
の作製が完了される。なお、この実施形態においては、
ＩＣ検査用電極２６に最も近い位置のキャビティ１３内
のチップ部品１５とバンプ２７との間の配線長は１ｍｍ
であり、多層配線基板１０の裏面のチップキャパシタ等
のチップ部品１７とＩＣ検査用電極２６との間の配線長
は６ｍｍである。また、このチップキャパシタは、ここ
では０．０１μＦのコンデンサとし、さらに多層配線基
板１０の裏面には、ＩＣの特性評価に必要な集積回路チ
ップ１８を実装している。この集積回路チップ１８とバ
ンプ２７との間の配線長は１０ｍｍである。
（ｂ）の平面図、（ｃ）のＢＢ線断面図に示すように、
前記多層配線基板１０の溝１２の中の銀ペースト２０を
エッチングにより選択的に除去する。これにより、溝の
上面にまで張り出して形成された前記ボリイミド膜２４
及びＩＣ検査用の電極２６は、その下側に前記溝１２が
復元されるため、この溝１２の上部において片持状態と
なり、その先端部に厚さ方向の弾性が生じる状態とな
る。そして、多層配線基板１０の裏面には、前記電極１
１を利用してチップキャパシタ等の他のチップ部品１７
を搭載し、前記配線１４を利用して前記ＩＣ検査用の電
極２６に電気接続を行う。これにより、プローブカード
の作製が完了される。なお、この実施形態においては、
ＩＣ検査用電極２６に最も近い位置のキャビティ１３内
のチップ部品１５とバンプ２７との間の配線長は１ｍｍ
であり、多層配線基板１０の裏面のチップキャパシタ等
のチップ部品１７とＩＣ検査用電極２６との間の配線長
は６ｍｍである。また、このチップキャパシタは、ここ
では０．０１μＦのコンデンサとし、さらに多層配線基
板１０の裏面には、ＩＣの特性評価に必要な集積回路チ
ップ１８を実装している。この集積回路チップ１８とバ
ンプ２７との間の配線長は１０ｍｍである。
【００１１】こうして作成したプローブカードは、前記
ＩＣ検査用の電極２６のバンプ２７を、図外の被検査Ｉ
Ｃのパッド電極に接触させ、プローブカードを通して所
要の通電を行うことにより、ＩＣの特性検査が実現され
る。そして、このプローブカードには、キャパシタ、イ
ンダクタンス等のチップ部品１５，１７が一体に搭載さ
れており、これらのチップ部品１５，１７とバンプ２７
との間の配線長も多層配線基板１０の板厚程度に極めて
短く設定されているため、被測定ＩＣにこれらのチップ
部品が接続されているのに極めて近い状態での特性検査
が可能となる。因みに、前記プローブカードと、従来の
タングステンプローブでＩＣを検査してその結果を比較
したところ、ＩＣの出力波形は図５（ａ），（ｂ）の通
りであった。図５（ａ）の本発明のプローブカードにお
いては、電源のインピーダンスが小さくなっているの
と、入力信号の配線がインピーダンスマッチングされ、
終端も特性インピーダンスにあわせてあるので、信号波
形に歪みが起きず、デバイスの特性を正確に測定してい
る。一方、図５（ｂ）の従来のプローブでは、被検査Ｉ
Ｃの電極からインダクタンスの大きなタングステンピン
を経由してキャパシタが実装してあるうえ、デバイスの
入力端がインピーダンスマッチングされていないため、
信号波形に歪みが起きていることが判る。
ＩＣ検査用の電極２６のバンプ２７を、図外の被検査Ｉ
Ｃのパッド電極に接触させ、プローブカードを通して所
要の通電を行うことにより、ＩＣの特性検査が実現され
る。そして、このプローブカードには、キャパシタ、イ
ンダクタンス等のチップ部品１５，１７が一体に搭載さ
れており、これらのチップ部品１５，１７とバンプ２７
との間の配線長も多層配線基板１０の板厚程度に極めて
短く設定されているため、被測定ＩＣにこれらのチップ
部品が接続されているのに極めて近い状態での特性検査
が可能となる。因みに、前記プローブカードと、従来の
タングステンプローブでＩＣを検査してその結果を比較
したところ、ＩＣの出力波形は図５（ａ），（ｂ）の通
りであった。図５（ａ）の本発明のプローブカードにお
いては、電源のインピーダンスが小さくなっているの
と、入力信号の配線がインピーダンスマッチングされ、
終端も特性インピーダンスにあわせてあるので、信号波
形に歪みが起きず、デバイスの特性を正確に測定してい
る。一方、図５（ｂ）の従来のプローブでは、被検査Ｉ
Ｃの電極からインダクタンスの大きなタングステンピン
を経由してキャパシタが実装してあるうえ、デバイスの
入力端がインピーダンスマッチングされていないため、
信号波形に歪みが起きていることが判る。
【００１２】ここで、本発明における前記した作用効果
を確認する意味で、図示は省略するが、図４（ｃ）の構
成において、バンプ２７に最も近い位置のキャビティ１
３内のチップ部品１５とバンプ２７との間の配線長を５
ｍｍとし、他のキャビティ内のチップ部品１５とバンプ
２７との間の配線長を１０ｍｍとし、多層配線基板１０
の裏面の０．０１μＦのチップキャパシタ１７と特性評
価用集積回路チップ１８とバンプ２７との間の配線長が
２０ｍｍであるプローブカードを作製した。こうして作
製したプローブカードを用いて第１の実施形態と同様に
検査を行ったところ、図５（ａ）の第２実施形態で示す
特性となった。この特性は第１実施形態の特性に略近い
ものであるが、第１実施形態より配線長が長くなったた
めに、僅かに波形に歪みが見られた。このことから、前
記各実施形態のように、チップ部品とバンプとの配線長
を短くしたプローブカードでは、検査により得られる特
性に優れたものが得られることが判る。
を確認する意味で、図示は省略するが、図４（ｃ）の構
成において、バンプ２７に最も近い位置のキャビティ１
３内のチップ部品１５とバンプ２７との間の配線長を５
ｍｍとし、他のキャビティ内のチップ部品１５とバンプ
２７との間の配線長を１０ｍｍとし、多層配線基板１０
の裏面の０．０１μＦのチップキャパシタ１７と特性評
価用集積回路チップ１８とバンプ２７との間の配線長が
２０ｍｍであるプローブカードを作製した。こうして作
製したプローブカードを用いて第１の実施形態と同様に
検査を行ったところ、図５（ａ）の第２実施形態で示す
特性となった。この特性は第１実施形態の特性に略近い
ものであるが、第１実施形態より配線長が長くなったた
めに、僅かに波形に歪みが見られた。このことから、前
記各実施形態のように、チップ部品とバンプとの配線長
を短くしたプローブカードでは、検査により得られる特
性に優れたものが得られることが判る。
【００１３】次に、第２の実施形態を図６に示す。この
実施形態では、キャパシタ、あるいは抵抗、あるいはイ
ンダクタンス素子としてのチップ部品１８を全て多層配
線基板１０に一体的に埋め込んだものを用いており、こ
の多層配線基板１０を用いて第１の実施形態と同様にプ
ローブカードを作成した。すなわち、配線１４、ＩＣ検
査用電極２６、バンプ２７等の構成は第１の実施形態と
同様である。このプローブカードを用いて第１の実施形
態と同様にＩＣを検査した結果、電気特性が第１の実施
形態と同様に優れていることを確認した。特に、この第
２の実施形態では、第１の実施形態において多層配線基
板１０の裏面に搭載したチップ部品１７をチップ部品１
８として多層配線基板１０内に埋設していることで、バ
ンプ２７までの配線長を更に短くでき、特性を改善する
上で有効となる。
実施形態では、キャパシタ、あるいは抵抗、あるいはイ
ンダクタンス素子としてのチップ部品１８を全て多層配
線基板１０に一体的に埋め込んだものを用いており、こ
の多層配線基板１０を用いて第１の実施形態と同様にプ
ローブカードを作成した。すなわち、配線１４、ＩＣ検
査用電極２６、バンプ２７等の構成は第１の実施形態と
同様である。このプローブカードを用いて第１の実施形
態と同様にＩＣを検査した結果、電気特性が第１の実施
形態と同様に優れていることを確認した。特に、この第
２の実施形態では、第１の実施形態において多層配線基
板１０の裏面に搭載したチップ部品１７をチップ部品１
８として多層配線基板１０内に埋設していることで、バ
ンプ２７までの配線長を更に短くでき、特性を改善する
上で有効となる。
【００１４】ここで、前記した各実施形態のプローブカ
ードでは、図７（ａ）に示すように検査部を構成する単
位が縦横に２列に配列されているため、４個のＩＣを同
時に検査することが可能である。また、図７（ｂ）に示
すように、検査部の単位を縦横に８列に配列し、同時に
６４個のＩＣを同時に検査することを可能な構成とする
ことも可能である。もちろん、これら以外の多数個のＩ
Ｃを同時に検査する構成とすることも可能である。
ードでは、図７（ａ）に示すように検査部を構成する単
位が縦横に２列に配列されているため、４個のＩＣを同
時に検査することが可能である。また、図７（ｂ）に示
すように、検査部の単位を縦横に８列に配列し、同時に
６４個のＩＣを同時に検査することを可能な構成とする
ことも可能である。もちろん、これら以外の多数個のＩ
Ｃを同時に検査する構成とすることも可能である。
【００１５】図８ないし図１０は本発明の第３の実施形
態を説明するための図である。先ず、図８（ａ），
（ｂ）に平面図と断面図を示すように、ＡＢＳ樹脂をモ
ールドして板状をしたプローブ基板３０を形成し、この
プローブ基板３０の片面にはピッチ３００μｍで格子状
に配列され、高さ１００μｍの角錐形をした突起３１が
被検査ＩＣの電極位置に対応して形成される。また、前
記プローブ基板３０には前記突起３１が形成された表面
と裏面との間の導通を得るための開孔３２が形成されて
いる。しかる上で、図９に示すように、前記プローブ基
板３０に、回路基板作製法でアディティブ法と呼ばれる
方法でメタライズを施し、導体膜３３を形成する。この
アディティブ法はレジストをディッピングによってプロ
ーブ基板にコートし、露光現像でメタライズする部分の
レジストを除き、無電解メッキする方法である。これに
よって、突起３１を導体膜３３で覆ったプローブ３４が
形成され、かつ開孔３２ではスルーホール３５が形成さ
れ、このスルーホール３５によって裏面にまで電気配線
を延長し、プローブ基板３０に形成された電極３６と前
記プローブ３４との電気的な接続がとられた構造が形成
される。
態を説明するための図である。先ず、図８（ａ），
（ｂ）に平面図と断面図を示すように、ＡＢＳ樹脂をモ
ールドして板状をしたプローブ基板３０を形成し、この
プローブ基板３０の片面にはピッチ３００μｍで格子状
に配列され、高さ１００μｍの角錐形をした突起３１が
被検査ＩＣの電極位置に対応して形成される。また、前
記プローブ基板３０には前記突起３１が形成された表面
と裏面との間の導通を得るための開孔３２が形成されて
いる。しかる上で、図９に示すように、前記プローブ基
板３０に、回路基板作製法でアディティブ法と呼ばれる
方法でメタライズを施し、導体膜３３を形成する。この
アディティブ法はレジストをディッピングによってプロ
ーブ基板にコートし、露光現像でメタライズする部分の
レジストを除き、無電解メッキする方法である。これに
よって、突起３１を導体膜３３で覆ったプローブ３４が
形成され、かつ開孔３２ではスルーホール３５が形成さ
れ、このスルーホール３５によって裏面にまで電気配線
を延長し、プローブ基板３０に形成された電極３６と前
記プローブ３４との電気的な接続がとられた構造が形成
される。
【００１６】続いて、図１０（ａ），（ｂ）に平面図と
断面図を示すように、前記プローブ基板３０を前記各実
施形態のように、抵抗やキャパシタ等のチップ部品１
５，１７や集積回路チップ１８等の検査の電気的な精度
を上げる部品を実装した多層配線基板１０に異方導電性
樹脂３７で張り付け、プローブ基板３０の裏面の電極３
６を多層配線基板１０の電極１１に電気接続して両基板
を相互に電気接続する。これにより、プローブ３４の先
端から各チップ部品１５，１７まで最短の配線長を２ｍ
ｍ程度としたプローブカードが形成される。格子状の電
極をもつ被検査ＩＣをこのプローブで検査したところ、
図５（ａ）に示した特性に近い特性が得られた。
断面図を示すように、前記プローブ基板３０を前記各実
施形態のように、抵抗やキャパシタ等のチップ部品１
５，１７や集積回路チップ１８等の検査の電気的な精度
を上げる部品を実装した多層配線基板１０に異方導電性
樹脂３７で張り付け、プローブ基板３０の裏面の電極３
６を多層配線基板１０の電極１１に電気接続して両基板
を相互に電気接続する。これにより、プローブ３４の先
端から各チップ部品１５，１７まで最短の配線長を２ｍ
ｍ程度としたプローブカードが形成される。格子状の電
極をもつ被検査ＩＣをこのプローブで検査したところ、
図５（ａ）に示した特性に近い特性が得られた。
【００１７】
【発明の効果】以上説明したように本発明は、プローブ
カードの基板として配線が形成された配線基板を用い、
この配線基板に被検査ＩＣに電気接続を行うためのプロ
ーブと共に、被検査ＩＣと電気回路を構成し得るインダ
クタ、キャパシタ、抵抗等のチップ部品を搭載している
ので、高速のＩＣ等、従来はパッケージしてキャパシタ
や抵抗をチップ周辺に実装しなければ特性を検査できな
いようなデバイスでも、ベアチップ状態で検査すること
ができる。また、この場合、チップ部品はプローブに近
接した状態で搭載されるため、被検査ＩＣにも近接され
た状態での検査が可能となり、これにより、検査時の雑
音の影響を低減し、ＩＣの電気特性をより正確に、かつ
高信頼度で検査することが可能となる。
カードの基板として配線が形成された配線基板を用い、
この配線基板に被検査ＩＣに電気接続を行うためのプロ
ーブと共に、被検査ＩＣと電気回路を構成し得るインダ
クタ、キャパシタ、抵抗等のチップ部品を搭載している
ので、高速のＩＣ等、従来はパッケージしてキャパシタ
や抵抗をチップ周辺に実装しなければ特性を検査できな
いようなデバイスでも、ベアチップ状態で検査すること
ができる。また、この場合、チップ部品はプローブに近
接した状態で搭載されるため、被検査ＩＣにも近接され
た状態での検査が可能となり、これにより、検査時の雑
音の影響を低減し、ＩＣの電気特性をより正確に、かつ
高信頼度で検査することが可能となる。
【図１】本発明の第１の実施形態のプローブカードの製
造工程を説明するための斜視図、平面図、ＡＡ線断面図
である。
造工程を説明するための斜視図、平面図、ＡＡ線断面図
である。
【図２】図１に続く製造工程の斜視図と断面図である。
【図３】図２に続く製造工程の斜視図である。
【図４】図３に続く製造工程の斜視図、平面図、ＢＢ線
断面図である。
断面図である。
【図５】本発明と従来技術との特性を比較して示す特性
図である。
図である。
【図６】本発明の第２の実施形態のプローブカードの断
面図である。
面図である。
【図７】本発明のプローブカードの変形例の平面図であ
る。
る。
【図８】本発明の第３の実施形態の製造工程を説明する
ための平面図と断面図である。
ための平面図と断面図である。
【図９】図８に続く製造工程の断面図である。
【図１０】図９に続く製造工程の平面図と断面図であ
る。
る。
【図１１】従来のプローブカードの異なる例を示す断面
図である。
図である。
１０ 多層配線基板 １１ 電極 １２ 溝 １３ キャビティ １５，１７ チップ部品 １８ 集積回路チップ ２０ 銀ペースト ２４ ポリイミド前駆体 ２５ 配線 ２７ ボールバンプ ３０ プローブ基板 ３４ プローブ ３５ スルーホール ３６ 電極 ３７ 異方導電性樹脂
Claims (5)
- 【請求項１】 ＩＣを検査するためのプローブカードに
おいて、プローブカードの基板として配線が形成された
配線基板を用い、この配線基板に被検査ＩＣに電気接続
を行うためのプローブと、被検査ＩＣと電気回路を構成
し得るインダクタ、キャパシタ、抵抗等のチップ部品と
を搭載していることを特徴とするＩＣ検査用プローブカ
ード。 - 【請求項２】 プローブは、配線基板の表面に所要パタ
ーンに形成した絶縁膜と導電膜との積層構造とされ、そ
の先端部に被検査ＩＣの電極に接触されるバンプが形成
されてなる請求項１のＩＣ検査用プローブカード。 - 【請求項３】 プローブは、配線基板の表面に格子状に
配列された錐型の複数個の突起と、この突起の表面に形
成された導電膜とで構成される請求項１のＩＣ検査用プ
ローブカード。 - 【請求項４】 チップ部品の少なくとも一部は、配線基
板に設けたキャビティ内に埋設されてなる請求項１ない
し３のいずれかのＩＣ検査用プローブカード。 - 【請求項５】 チップ部品の一部は配線基板の裏面に搭
載されてなる請求項１ないし４のいずれかのＩＣ検査用
プローブカード。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8289407A JPH10132855A (ja) | 1996-10-31 | 1996-10-31 | Ｉｃ検査用プローブカード |
| TW086115940A TW357266B (en) | 1996-10-31 | 1997-10-28 | Probe card integrated with dummy components equivalent to parasitic components coupled to bare chip sealed in package |
| EP97250321A EP0840133A3 (en) | 1996-10-31 | 1997-10-29 | Probe card integrated with dummy components equivalent to parasitic components coupled to bare chip sealed in package |
| KR1019970058368A KR100280952B1 (ko) | 1996-10-31 | 1997-10-31 | 패키지로 실장된 베어칩에 결합된 기생 부품과 등가인 더미 부품과 함께 직접되는 프로브카드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8289407A JPH10132855A (ja) | 1996-10-31 | 1996-10-31 | Ｉｃ検査用プローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10132855A true JPH10132855A (ja) | 1998-05-22 |
Family
ID=17742847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8289407A Pending JPH10132855A (ja) | 1996-10-31 | 1996-10-31 | Ｉｃ検査用プローブカード |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0840133A3 (ja) |
| JP (1) | JPH10132855A (ja) |
| KR (1) | KR100280952B1 (ja) |
| TW (1) | TW357266B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001023898A1 (en) * | 1999-09-27 | 2001-04-05 | Hitachi, Ltd. | Method of manufacturing semiconductor inspection |
| JP2001228169A (ja) * | 2000-02-21 | 2001-08-24 | Micronics Japan Co Ltd | 電気的接続装置 |
| US6486686B1 (en) | 1999-10-29 | 2002-11-26 | Nec Corporation | Apparatus for testing a bare-chip LSI mounting on a printed board |
| US7102367B2 (en) | 2002-07-23 | 2006-09-05 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
| JP2007212472A (ja) * | 2007-03-28 | 2007-08-23 | Renesas Technology Corp | 半導体集積回路の製造方法及びプローブカード |
| JP2008209408A (ja) * | 2007-02-08 | 2008-09-11 | Feinmetall Gmbh | 電気被検体の検査のための電気検査装置 |
| JP2009540297A (ja) * | 2006-06-06 | 2009-11-19 | フォームファクター， インコーポレイテッド | テスタのドライブおよび測定能力を広げる方法 |
| US8330480B2 (en) | 2008-04-21 | 2012-12-11 | Fujitsu Limited | Interconnection card for inspection, manufacture method for interconnection card, and inspection method using interconnection card |
| KR20160015610A (ko) * | 2014-07-31 | 2016-02-15 | 세메스 주식회사 | 프로브 스테이션 |
| KR20170057563A (ko) * | 2015-11-17 | 2017-05-25 | 세메스 주식회사 | 인터페이스 보드 |
| JP2017528713A (ja) * | 2014-08-29 | 2017-09-28 | アール アンド ディー サーキッツ インコーポレイテッドＲ ＆ Ｄ Ｃｉｒｃｕｉｔｓ Ｉｎｃ． | プリント回路基板内で被試験装置の直下に存在する埋込みシリアルデータ試験ループバックを実装する構造および実行方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0298219A3 (en) * | 1987-06-08 | 1990-08-01 | Tektronix Inc. | Method and apparatus for testing unpackaged integrated circuits in a hybrid circuit environment |
| FR2644896B1 (fr) * | 1989-03-24 | 1991-06-14 | Thomson Hybrides Microondes | Carte a pointes pour le test des composants semi-conducteurs hyperfrequences |
| US5172050A (en) * | 1991-02-15 | 1992-12-15 | Motorola, Inc. | Micromachined semiconductor probe card |
| US5311122A (en) * | 1991-12-02 | 1994-05-10 | Motorola, Inc. | RF test equipment and wire bond interface circuit |
| US5363038A (en) * | 1992-08-12 | 1994-11-08 | Fujitsu Limited | Method and apparatus for testing an unpopulated chip carrier using a module test card |
| JPH06334004A (ja) * | 1993-05-25 | 1994-12-02 | Mitsubishi Electric Corp | マイクロ波帯用プロービング装置 |
-
1996
- 1996-10-31 JP JP8289407A patent/JPH10132855A/ja active Pending
-
1997
- 1997-10-28 TW TW086115940A patent/TW357266B/zh not_active IP Right Cessation
- 1997-10-29 EP EP97250321A patent/EP0840133A3/en not_active Withdrawn
- 1997-10-31 KR KR1019970058368A patent/KR100280952B1/ko not_active IP Right Cessation
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001023898A1 (en) * | 1999-09-27 | 2001-04-05 | Hitachi, Ltd. | Method of manufacturing semiconductor inspection |
| US6486686B1 (en) | 1999-10-29 | 2002-11-26 | Nec Corporation | Apparatus for testing a bare-chip LSI mounting on a printed board |
| JP2001228169A (ja) * | 2000-02-21 | 2001-08-24 | Micronics Japan Co Ltd | 電気的接続装置 |
| US7449900B2 (en) | 2002-07-23 | 2008-11-11 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
| US7102367B2 (en) | 2002-07-23 | 2006-09-05 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
| US7466152B2 (en) | 2002-07-23 | 2008-12-16 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
| JP2009540297A (ja) * | 2006-06-06 | 2009-11-19 | フォームファクター， インコーポレイテッド | テスタのドライブおよび測定能力を広げる方法 |
| JP2008209408A (ja) * | 2007-02-08 | 2008-09-11 | Feinmetall Gmbh | 電気被検体の検査のための電気検査装置 |
| JP2007212472A (ja) * | 2007-03-28 | 2007-08-23 | Renesas Technology Corp | 半導体集積回路の製造方法及びプローブカード |
| US8330480B2 (en) | 2008-04-21 | 2012-12-11 | Fujitsu Limited | Interconnection card for inspection, manufacture method for interconnection card, and inspection method using interconnection card |
| US9476914B2 (en) | 2008-04-21 | 2016-10-25 | Fujitsu Limited | Interconnection card for inspection, manufacture method for interconnection card, and inspection method using interconnection card |
| KR20160015610A (ko) * | 2014-07-31 | 2016-02-15 | 세메스 주식회사 | 프로브 스테이션 |
| JP2017528713A (ja) * | 2014-08-29 | 2017-09-28 | アール アンド ディー サーキッツ インコーポレイテッドＲ ＆ Ｄ Ｃｉｒｃｕｉｔｓ Ｉｎｃ． | プリント回路基板内で被試験装置の直下に存在する埋込みシリアルデータ試験ループバックを実装する構造および実行方法 |
| KR20170057563A (ko) * | 2015-11-17 | 2017-05-25 | 세메스 주식회사 | 인터페이스 보드 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW357266B (en) | 1999-05-01 |
| EP0840133A2 (en) | 1998-05-06 |
| KR100280952B1 (ko) | 2001-02-01 |
| EP0840133A3 (en) | 1999-01-20 |
| KR19980033416A (ko) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100733945B1 (ko) | 실리콘 핑거 접촉기를 갖는 접촉 구조체 및 그 제조 방법 | |
| US6452407B2 (en) | Probe contactor and production method thereof | |
| US6420884B1 (en) | Contact structure formed by photolithography process | |
| KR100454546B1 (ko) | 실리콘 핑거 콘택터를 구비한 콘택트 구조물과 이를이용한 토탈 스택-업 구조물 | |
| JP5161876B2 (ja) | Ａｃ結合パラメトリック試験プローブ | |
| US5828226A (en) | Probe card assembly for high density integrated circuits | |
| KR100508419B1 (ko) | 마이크로 제조 프로세스에 의해 형성된 접점 구조물 | |
| KR20010006931A (ko) | 접점 구조물의 패키징 및 상호접속부 | |
| US6750136B2 (en) | Contact structure production method | |
| JP2001284421A (ja) | コンタクトストラクチャ | |
| JP2003207523A (ja) | コンタクタ及びその製造方法並びにコンタクト方法 | |
| KR20010029844A (ko) | 접점 구조물의 제조방법 | |
| JP2002062315A (ja) | コンタクトストラクチャ | |
| JPH10239371A (ja) | 基板検査装置および基板検査方法 | |
| US20110043238A1 (en) | Method of manufacturing needle for probe card using fine processing technology, needle manufactured by the method and probe card comprising the needle | |
| US6534710B2 (en) | Packaging and interconnection of contact structure | |
| US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
| JPH10132855A (ja) | Ｉｃ検査用プローブカード | |
| JP3240793B2 (ja) | プローブ集合体、その製造方法及びそれを用いたｉｃ測定用プローブカード | |
| JP2004029035A (ja) | 接続装置 | |
| KR20010076322A (ko) | 접촉 돌기를 구비한 접촉 구조물 | |
| JP2004317162A (ja) | プローブカード、プローブピン及びその製造方法 | |
| JP2002176082A (ja) | 半導体検査装置およびそれを用いた半導体装置の検査方法および半導体装置の製造方法 | |
| JPH11326372A (ja) | コンタクトプローブおよびプローブ装置 | |
| JPH08285887A (ja) | 半導体装置検査用治具 |