JP3240793B2 - プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード - Google Patents

プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード

Info

Publication number
JP3240793B2
JP3240793B2 JP31518093A JP31518093A JP3240793B2 JP 3240793 B2 JP3240793 B2 JP 3240793B2 JP 31518093 A JP31518093 A JP 31518093A JP 31518093 A JP31518093 A JP 31518093A JP 3240793 B2 JP3240793 B2 JP 3240793B2
Authority
JP
Japan
Prior art keywords
probe
laminated block
probe assembly
tip
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31518093A
Other languages
English (en)
Other versions
JPH07167892A (ja
Inventor
重男 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31518093A priority Critical patent/JP3240793B2/ja
Publication of JPH07167892A publication Critical patent/JPH07167892A/ja
Application granted granted Critical
Publication of JP3240793B2 publication Critical patent/JP3240793B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、例えば、極めて高密
度に電子回路が集積され、多数のアウターリードが導出
された半導体集積回路装置(以下、単に「IC」と記
す)の測定用プローブカード、その一部を構成するプロ
ーブ集合体、それらの製造方法に関するものである。
【0002】
【従来の技術】ICの特性を測定、評価するものとし
て、弾性を持たせた構造のコンタクトピンを複数本、所
定のピッチで配列し、樹脂で固定したソケット形式のも
のや複数のプローブを所定のピッチで配列し、樹脂で固
定したプローブカード形式のものなどを挙げることがで
きる。
【0003】所が、これらの従来技術は、例えば、幅が
0.12mmの多数のアウターリードが、0.3mmピ
ッチで導出されている超高密度ICの特性を測定できる
ようにするには、コンタクトピンやプローブを高精度
に、しかも、所謂ファインピッチで配列することが難し
く、特に0.3mmピッチ以下に配列、組み立てること
は非常に困難であって、容易に製造することができなか
った。また、少量、多品種生産が困難でもあった。
【0004】更にプローブカード形式では、プローブを
放射状に配列しなけばならず、寸法が大きくなり、ま
た、プローブの変形に注意を払わなければならず、保守
管理に困難を伴い、コストが嵩むなどの問題点がある。
【0005】そのため、この出願人が出願し、平成5年
2月12日に公開された特開平5−36457号「電子
部品、その応用装置及びそれらの製造方法」に開示され
た発明で、前記諸問題を解決した。
【0006】即ち、公開された発明のファインピッチ電
極及びIC測定用ソケットは、その公開公報の図1乃至
図3に示されているように、2種類の異なる材質、例え
ば、厚さ0.15mmのガラスエポキシ樹脂の絶縁層1
と厚さ0.15mmの銅などの金属層2の薄層を複数層
交互に積層して多層積層体3を形成し、これをその積層
方向に、ブロック状に裁断して立方体の積層ブロック4
とし、この積層ブロック4の金属層2にエッチング加工
或いは放電加工を施し、この積層ブロック4の厚さのほ
ぼ50%の金属層2を上方から取り除いて深い凹溝を形
成し、次の工程でこれら凹溝の残りの金属層2に更にエ
ッチング加工或いは放電加工を施して貫通孔5を形成し
て電極保持器6を完成させ、特殊な構造のコンタクトピ
ン7の基部12を前記凹溝に埋設し、その配線端子8を
前記貫通孔5に挿入して、電極集合体20を完成させ、
この電極集合体20を図2に示したソケットベース9の
凹部10に固定して、ファインピッチ電極を有するQF
P型IC測定用ソケットを完成させている。
【0007】また、前記公開公報の図4及び図5に示さ
れているように、第2の発明のファインピッチ電極及び
IC測定用ソケットとして、前記積層ブロックに凹溝を
形成せず、貫通孔5のみをエッチングで形成し、この貫
通孔5の各々にコンタクトピン7の配線端子8を挿入
し、前記裁断面の各金属層2に、直接、コンタクトピン
7の基部12を接着剤17で接着、固定して、電極集合
体20Aを完成させ、そしてこの電極集合体20Aを4
個、ソケットベース9の4カ所の凹部10に装着、固定
して、ファインピッチ電極を有するQFP型IC測定用
ソケットを完成させている。
【0008】更にまた、前記公開公報の図6乃至図8に
示されているように、第3の発明のファインピッチ電極
及びIC測定用ソケットとして、配線端子32の他にテ
ストピン36が基部31の下方に形成された特殊構造の
コンタクトピン30を用い、同様に前記積層ブロックを
利用するが、その裁断面の金属層2に凹溝を形成せず、
前記配線端子32を挿入できる貫通孔32と前記テスト
ピン36を挿入でき、コンタクトピン30の振れ止めを
する電極振れ止め兼ガイド孔41をエッチングで形成
し、これらの貫通孔にそれぞれコンタクトピン30の配
線端子32及びテストピン36を挿入し、前記裁断面の
各金属層2に、直接、コンタクトピン30の基部31を
接着剤で接着、固定し、そして各基部31間にエポキシ
樹脂42を充填して各コンタクトピン30がピッチ方向
に振れないように固定して、電極集合体40を完成さ
せ、この電極集合体40を4個、ソケットベース9Aの
4カ所の凹部10に装着、固定して、ファインピッチ電
極を有するQFP型IC測定用ソケット37を完成させ
ている。
【0009】この第3の発明のQFP型IC測定用ソケ
ット37は、図9に示されているように、プローブ形式
のようなIC測定用テスターとしても使用できる応用例
が挙がっている。
【0010】
【発明が解決しようとする課題】しかし、前記公開公報
に開示されている実施例のIC測定用ソケットは、いず
れもコンタクトピンを用いており、そしてそれらのコン
タクトピンはテストピンの他に配線端子、連結部、弾性
部、基部などからなる特殊な構造で形成されており、そ
の全長が長く、また、前記各部分に幅があり、従って、
高周波信号に対してインダクタンスが増え、また、前記
各部分に幅があるために、各コンタクトピン間でコンダ
クタンスが増え、更にまたテストピンとICのアウター
リードとが面接触する形式であるため接触面積が大とな
るなどの理由から、多数のアウターリードが0.3mm
ピッチ程度或いはそれ以下の微小間隔で導出されている
高周波信号用の超高密度ICの特性を測定するにはやや
難点がある。
【0011】従って、高周波信号用のICの特性を極め
て精度良く測定するという観点からは半導体ウエハ状態
におけるICの特性測定に主として用いられているプロ
ーブ形式の測定装置をパッケージされた状態のICの特
性の測定に用いることが望ましい。このプローブ形式の
ものはICのアウターリードをも損傷することが少な
い。
【0012】しかし、複数のプローブを、特にその先端
部を極めて微小なピッチで、しかも等間隔に配列、保持
し、プローブ集合体に組み立てることは非常に困難な作
業で、高度の技術を必要とし、歩留りが悪く、現在発売
されようとしている製品は極めて高価なものとなってい
る。
【0013】
【課題を解決するための手段】それ故、この発明では、
プローブ集合体を、材質が異なる複数の薄層が複数層交
互に所定のピッチで積層され、厚さが厚い部分と厚さが
薄い部分から構成された立方体状の積層ブロックの、厚
さが厚い積層ブロックに一平面に露出した前記1種類の
材質の薄層部に、それらの全長にわたって深さが均一な
凹溝を形成し、また、厚さが薄い積層ブロックの各先端
部分に小径の貫通孔を形成し、或いは各先端部の上面と
交差する他の平面に露出した先端面に所定の切欠きを形
成し、凹溝の全長にわたって、その中にそれぞれプロー
ブの基部を固定し、各貫通孔または切欠きにプローブの
先端部が積層方向には移動できないが、上下方向には移
動できるように、プローブの各先端部を嵌め込んで構成
し、前記課題を解決した。
【0014】また、この発明では、前記のプローブ集合
体を複数個、直接、或いはプローブ集合体保持器などに
装着して、そのプローブ集合体保持器を、中央部に開口
が開けられ、その周辺部に電気回路が形成された電気回
路配線基板の前記開口周辺部にプローブの各先端部が前
記開口側に位置するように搭載し、各プローブの基部を
前記電気回路に接続してIC測定用プローブカードを構
成し、前記課題を解決した。
【0015】更にまた、この発明では、材質が異なる2
種類の薄層を複数層交互に積層して所定のピッチの多層
積層体を形成し、その多層積層体を、その積層方向に、
所定の長さ、幅、厚さの立方体状の積層ブロックに裁断
し、更にその積層ブロックの長さ方向の一部を全幅にわ
たって、その厚さを薄く加工し、この加工された積層ブ
ロックの必要な面にマスキングを施し、露出した前記2
種類の材質の薄層の内、1種類の薄層を化学的に処理し
て、前記積層ブロックの前記1種類の薄層の全長にわた
って前記積層ブロックの表面からやや窪んだ凹溝と厚さ
が薄い前記積層ブロック部分の先端部に微小な貫通孔ま
たは切欠きを形成し、複数のL字状のプローブの先端部
を前記貫通孔または切欠きに嵌め込むと共に、各プロー
ブの基部を前記各凹溝に固定して、前記プローブ集合体
を製造する方法を採り、前記課題を解決した。
【0016】
【作用】従って、この発明によれば、複数のプローブ
を、特にその先端部を極めて微小なピッチで、しかも等
間隔に配列、保持することができ、しかも低インダクタ
ンス、低キャパシタンスのプローブ集合体を比較的容易
に、歩留りよく組み立てることができ、そして量産化も
し易いので、安価にプローブ集合体或いはプローブカー
ドを提供することができる。
【0017】
【実施例】以下、図を用いて、この発明のプローブ集合
体、その製造方法及びそれを用いたIC測定用プローブ
カードの実施例を説明する。先ず、図1乃至図9を用い
てこの発明の第1の実施例を説明する。図1はこの発明
の第1の実施例であるプローブ集合体の製造方法の数工
程を示す斜視図であり、図2は図1の工程に続く工程を
説明するための図であって、エッチングされた半製品の
ベースを示した斜視図であり、図3は図2の工程に続く
工程を説明するための図であって、表面処理を施して完
成されたベースの一部を示した斜視図であり、図4は図
3の工程に続く工程を説明するための図であって、ベー
スにプローブを装着して完成した状態のプローブ集合体
の斜視図であり、図5は図4のプローブ集合体を印刷配
線基板に組み込んだ状態のこの発明の第1の実施例であ
るIC測定用プローブカードの斜視図であり、図6は図
5のA−A線上における断面図であり、図7は図5のB
−B線上におけるプローブ集合体などの一部断面図であ
り、図8は図5に示した構成と異なる構成で図4のプロ
ーブ集合体を印刷配線基板に組み込んだ状態を示したI
C測定用プローブカードの斜視図であり、そして図9は
図8のプローブカードを反転して示した図8のA−A線
上における断面図である。
【0018】図1Aにおいて、符号1は絶縁層を示す。
この絶縁層1は、接着剤の厚みも含めて0.15mmの
板厚の、例えば、ガラスエポキシ樹脂を用いる。符号2
は金属層を示していて、これもやはり接着剤の厚みも含
めて0.15mmの板厚の、前記絶縁層1と同一面積
の、例えば、電気良導体である銅を用いる。これらを一
枚毎に交互に重ね合わせて接着し、金属層は少なくとも
ICの一辺に導出されているアウターリードの本数に相
当する層数で多層に積層し、絶縁層1は必ず最外層に存
在するように積層して、図示のような多層積層体3に仕
上げる。この工程では、各層間に気泡が生じないように
真空プレスを行いながら接着するとよい。
【0019】次に、同図Aに示したA−A線上で、前記
多層積層体3を、その積層方向に、そしてその長手方向
に直角に裁断して、同図Bに示したような短冊状に切り
出し、更に、同図Cに示したような、一単位の積層ブロ
ック4に裁断する。この裁断された積層ブロック4の構
造は、結果的には、二平面からなり、前記金属層2が断
面角形の金属層になっていて、これら複数の角形金属層
が所定のピッチで互いに平行に配列され、これらの角形
金属層間が絶縁樹脂で埋め尽くされ、これらの角形金属
層と絶縁樹脂とで前記二平面を形成し、前記角形金属層
が両平面にわたって露出している状態になっている。
【0020】次に、切り出した積層ブロック4の表面を
洗浄し、その上面4Aを除く他の全ての面を、例えば、
レジスト膜で被覆し、図示していないが、エッチング装
置或いは放電加工装置にセットして、この積層ブロック
4を、この上面4Aからエッチング加工或いは放電加工
を施し、図2に示したように、積層ブロック4の全金属
層2の露出面に深さ0.5〜1mm程度の凹溝5を形成
する。これらの凹溝5は、前記多層積層体1及び積層ブ
ロック4の構成から、自ずから等間隔で互いに平行に形
成されている。
【0021】次の工程では、洗浄後、図3に示したよう
に、各凹溝及び積層ブロック4の下面4Bに露出してい
る前記各金属層2の表面にそれぞれ金メッキ層6、7を
施し、更に各金メッキ層6、7の各表面に半田を被着し
て半田層8、9を形成する。これら金メッキ層6及び半
田層8を被着して、前記凹溝5の深さを150μm程度
にする。この実施例では、この図3に示した構造のもの
をベース10と呼称する。
【0022】次に、図4に示したように、直径が150
μmの針状のプローブ17の先端部17Aが自由端と
し、その基部17Bをそれぞれ前記各凹溝5に装着し、
半田付けして固定すると、この発明の第1の実施例であ
るプローブ集合体11が完成する。図示のプローブ17
は直線状の構造の針を用いたが、それらの先端部が鉤状
の構造になっているものであってもよい。
【0023】図5乃至図7に、この発明の第1のQFP
型IC測定用プローブカード20を示した。このプロー
ブカード20は、中央部に開口12が形成され、その開
口12の各辺に配列された0.3mmピッチで幅が0.
15mmの複数の電極端子13(図7にそれらの一部を
示した)とそれらに接続された配線回路14とが印刷さ
れた印刷配線基板16に前記プローブ集合体11を4個
搭載して構成されている。
【0024】前記電極端子13の表面には予め半田層1
5を形成しておく。そのような電極端子13上に、プロ
ーブ17の各先端部17Aが前記開口12側に向き合う
ようにして、プローブ集合体11の下面4Bに露出した
各金属層2に被覆した半田層9が丁度載るように位置合
わして載置し、加熱、溶融して半田付けする。この位置
合わせはICのベアーチップを印刷配線基板に直接半田
付けする技術を応用して行うことができる。
【0025】このプローブカード20の変形の構成を示
したプローブカード20Aを図8及び図9に示した。こ
のプローブカード20Aは、前記プローブ集合体11に
支持台30を履かせて印刷配線基板16に固定したもの
である。前記支持台30の表面は傾斜面で構成されてい
て、このような支持台30は図1Bの短冊状積層から同
図Cに示した積層ブロック4を裁断する時に、斜めに裁
断することにより得ることができる。そして、この支持
台30はプローブ集合体11のベース10の前記絶縁層
1と金属層2と同様の積層数であるので、両者の各金属
層2を半田付けすることにより結合することができる。
このような支持台30を用いることにより、プローブ1
7の先端部17Aを、図9に示したように、斜め下に傾
斜させることができ、このような構造にすることでそれ
らの先端部17AをQFP型IC100のアウターリー
ド101に接触させ易くなる。なお、符号31はプロー
ブ17の保護板である。
【0026】次に、図10乃至図16を用いて、この発
明のプローブ集合体、その製造方法及びそれを用いたI
C測定用プローブカードの第2の実施例を説明する。図
10は図1に示した諸工程に続く工程を説明するための
図であって、積層ブロックを切削加工を施した状態の斜
視図であり、図11は図10の工程に続いて切削加工が
施された積層ブロックの一部にレジストを塗布する工程
を説明するための斜視図であり、図12は図11の工程
に続く露光工程を説明するための斜視図であり、図13
は図12の露光で表面がマスキングされた状態の積層ブ
ロックにエッチング加工を施す工程を説明するための斜
視図であり、図14は図13のエッチング加工によって
得られた半製品のベースを示していて、同図Aはその上
面斜視図、同図Bはその下面斜視図、そして同図Cはそ
の先端部の一部の斜視図であり、図15は図14の工程
に続く工程を説明するための図であって、同図Aは図1
4に示したベースにプローブを装着する工程の斜視図、
同図Bは完成した状態のプローブ集合体の斜視図であ
り、図16は図15のプローブ集合体を印刷配線基板に
組み込んだ状態を示したIC測定用プローブカードを示
していて、同図Aはその上面斜視図、同図Bは図AのA
−A線上における断面図である。
【0027】図10Aに図1の裁断工程で得られた積層
ブロック4を再掲したが、この積層ブロック4の下面4
Bから、点線Pで示した範囲で、その厚さ方向に切削
し、同図Bに示した形状の先端部41と基部42からな
る積層ブロック40に加工する。この場合、複数の積層
ブロック4を一直線状にワックスを用いて台に固定し、
切削すると量産できる。この積層ブロック40の基部4
2の厚さは3mmで、先端部41の厚さは、0.5mm
程度にした。
【0028】次に、図11に示したように、この積層ブ
ロック40を洗浄した後、基部42の下面40Bを除
く、金属層2が露出している他の全ての面、即ち、上面
40A、先端部41の先端面40C、背面40D、先端
部41の裏面40E及び基部42の正面40Fにレジス
トを塗布する。
【0029】そして、次に図12の露光工程で、前記先
端部41の金属層2に貫通孔を形成するためのマスク
(図示していない)を用いて、上面40Aのレジスト膜
及び先端部41の裏面40Eのレジスト膜の貫通孔を開
けようとする部分と裏面40Bを覆い、紫外線を露光す
る。そして貫通孔を開ける部分以外のレジストを硬化さ
せ、次に、露光されなかった部分のレジストを除去す
る。
【0030】次に、図13のエッチング工程で、この状
態の積層ブロック40をエッチング液に浸漬し、エッチ
ングを行う。所定の時間経過後、取り出し、洗浄する。
【0031】図14に金属層2がエッチングされた積層
ブロック40(図14A)、即ち、先端部41の各金属
層2にそれぞれ貫通孔46が形成され(図14C)、ま
た、基部42の裏面40Bに露出した各金属層2にそれ
ぞれ凹溝47(図14B)が形成されたベース45が完
成する。これらの貫通孔46は長孔であることが望まし
い。それは、後記の測定時にプローブがICのアウター
リードに当接した場合の衝撃で撓んでも、そのプローブ
の撓みを吸収できる空間が必要なためである。従って、
それらの長い径は短い径の2〜4倍程度とする。短い径
は前記金属層2の厚みで規制され、この実施例は0.1
5mmである。
【0032】続いて、図15Aに示したように、このベ
ース45の各貫通孔46及び凹溝47にそれぞれプロー
ブ48を装着する。この装着工程の前に、このベース4
5の各凹溝47に金メッキを施して下地層を形成し、更
にその上に銀、インジューム、半田などの接合層を形成
しておく。プローブ48はL字型をしており、その先端
部48Aを前記ベース45の貫通孔46に通し、基部4
8Bを前記各凹溝47に装着する。そしてリフロー炉で
加熱し、取り出せば、各プローブ48が各凹溝47の金
属層2に接合、固定された状態の、この発明の第2のプ
ローブ集合体50が一単位完成する。
【0033】このプローブ集合体50の各プローブ48
の先端部48Aはベース45の積層方向の動きが相隣る
絶縁層1で規制され、即ち、ピッチ方向には動きが規制
される。しかし、その先端部48Aは凹溝47で固定さ
れた基部48Bを中心にして上下方向に回動することが
できる。即ち、先端部48Aは貫通孔46に遊嵌された
状態になっている。
【0034】図15Bには、このプローブ集合体50の
各プローブ48の基部48Bの表面に、符号49で示し
た一枚の保護板を接着し、覆った。この保護板49は必
要に応じてプローブ集合体50に固定する。或る厚みを
持たせれば、印刷配線基板などに固定する場合の支持台
として兼用することができる。
【0035】図15Aに示したプローブ集合体50を4
個、図16に示した如く、図5で説明したような要領
で、印刷配線基板16に固定する。この場合も、プロー
ブ48の各先端部48Aが開口12側に向き合うように
相対向させてプローブ集合体50を配置し、そしてベー
ス45からはみ出した各プローブ48の基部48Bはカ
ットする。こうしてこの発明の第2のプローブカード2
0Bが完成する。
【0036】図17及び図18に、この発明のプローブ
カードの第3の実施例を示した。図17はプローブ集合
体を支持部材に組み込む工程を示していて、同図Aは主
に支持部材の構造を示した斜視図であり、同図Bは同図
Aの支持部材にプローブ集合体を組み込んだ状態を示し
た斜視図であり、図18は図17Bに示した、プローブ
集合体が組み込まれた支持部材を搭載したプローブカー
ドを示していて、同図Aはその斜視図、同図Bは同図A
のA−A線上における断面図である。
【0037】図17Aに示したように、支持部材60は
偏平な立方体で構成され、その各辺の上面側部中央に窪
み61が形成され、それらの窪み61の中央部を更に窪
ませた窪み62が形成されている。符号63はビス孔を
指す。
【0038】このような構造の支持部材60の前記各窪
み61に、図15Bに示した保護板49付きのプローブ
集合体50を、保護板49を下にして(図17の図示の
状態において)それぞれ嵌め込み、固定すると、同図B
に示したような、プローブ集合体組み込み支持部材60
Aが完成する。
【0039】このプローブ集合体組み込み支持部材60
Aを配線回路14が予め施された印刷配線基板16Aに
ビスを前記ビス孔63に挿入して固定し、各プローブ4
8の基部48Bをそれぞれ前記配線回路14に接続する
と、この発明の第3のプローブカード20Cが完成す
る。
【0040】図15Bに示したように、保護板49をプ
ローブ集合体50のベース45の基部42の下面42B
に固定した場合は、その下面42Bに露出した金属層2
及びプローブ48の基部48Bが覆われてしまうので、
各金属層2はもはや電気導通部材として機能しない。
【0041】従って、このような構成を採る場合には、
前記金属層2は銅のような金属でなくてもよい。それ
故、図1に示した多層積層体3を構成する材料として
は、例えば、絶縁層1にエポキシ系、フェノール系など
の熱硬化性樹脂(例えば、ガラスエポキシ樹脂、PE
T、PI)を用い、金属層2の代わりにビニール系(例
えば、塩化ビニール、酢酸ビニール)、スチロール系な
どの熱可塑性樹脂を用いて、熱硬化性樹脂層と熱可塑性
樹脂層とからなる多層積層体を形成し、これを裁断し
て、図10Bに示したような積層ブロック40を得るこ
とができる。
【0042】図14に示した貫通孔46や凹溝47は前
記熱可塑性樹脂層を溶剤で溶解することにより形成する
ことができる。その溶剤の例としては、メチルエチルケ
トンなどのケトン系溶剤を用いることができる。従っ
て、このこの発明で多層積層体とは絶縁層1と金属層2
とから構成されたものに限定されない。要するに、材質
が異なり、エッチングや溶解の化学的処理で前記貫通孔
46や凹溝47を形成することができる材質であればよ
い。
【0043】次に、図19を用いて、図15Bに示した
この発明の第2のプローブ集合体50の改良型プローブ
集合体50Aを説明する。図15Bに示したプローブ集
合体50は、そのプローブ48の先端部48Aを貫通孔
46に挿入して構成されているが、この構造を採ると先
端部48Aを挿入する手間が掛かり、また先端部41の
位置がベース45の先端部41の先端面40Cから後退
した位置に存在することになり、ICのアウターリード
101の基部に近付け難い。このプローブ48の先端部
41はできるだけアウターリード101の基部に接触さ
せることが望ましく、またプローブカードをコンパクト
に構成することができる。
【0044】従って、図19に示したプローブ集合体5
0Aは、この点を配慮して構成されたものであって、そ
れは、ベース45の先端部41の各金属層2に貫通孔4
6を形成しないで、先端部41の先端面40Cに露出し
ている各金属層2に切欠き46Aを形成し、これらの切
欠き46Aにそれぞれプローブ48の先端部48Aを嵌
め込むように構成した。このプローブ集合体50Aの他
の構造、構成はプローブ集合体50のそれらと同様であ
る。
【0045】前記各切欠き46Aの形成は凹溝47の形
成と同時に行うことができる。これらの切欠き46Aは
エッチングにより全て均一な深さに形成することがで
る。この場合、この切欠き46Aの深さは凹溝47の深
さと同程度に形成される。しかし、切欠き46Aはプロ
ーブ48の先端部48Aがベース45の積層方向にずれ
ないように規制する役割を果たせばよく、このためプロ
ーブ48が断面円形であれば、切欠き46Aの深さは少
なくともプローブ48の太さの半分の深さで形成されれ
ばよい。
【0046】図20に、図18に示したプローブカード
20Cの使用方法を示した。このプローブカード20C
は下方から測定しようとするIC100に近づけ、その
IC100のアウターリード101の水平部分の下面に
プローブ48の先端部48Aを当接させて測定する。同
図Bはアウターリード101Aがアウターリードがガル
ウイング型に形成されたIC100を測定する場合のプ
ローブ48の先端部48Aの当接状態を示した。
【0047】図5に図4に示したプローブ集合体11を
印刷配線基板16の配線回路14に直接接続したプロー
ブカード20を示したが、図21にプローブ集合体11
を例に挙げて印刷配線基板16に接続する他の接続構造
を示した。この実施例はその接続部材としてゴムコネク
ターを用い、同図Aにはその一部を拡大した断面図で、
そして同図Bにはゴムコネクターのみの断面側面図を示
した。
【0048】この実施例では、プローブ集合体11を印
刷配線基板16に接続する手段としてゴムインコネクタ
ー70を用いた。このゴムインコネクター70は、図B
に示したように、断面がほぼ半楕円形をした棒状のゴム
71の表面に細い導線72を細かく平行に印刷したもの
で、このゴムインコネクター70を予め印刷配線基板1
6の所定の位置に接続しておき、その上にプローブ集合
体11の下面4Bを接合させる。このように構成するこ
とにより、複数本の導線72がプローブ集合体11の金
メッキ層7(この場合、半田層9は不要)、即ち、各金
属層2を印刷配線基板16の配線回路14に接続するこ
とができる。この接続構造は図5及び図6に示したよう
な接続構造を採るよりも比較的容易に接続することがで
きる。
【0049】図22に更に他の接続構造を示した。この
図に示した接続構造のプローブカード20Dは、図4に
示したプローブ集合体11を前記ゴムインコネクター7
0、フレキシブル印刷配線基板80及び図17に示した
支持部材60を用いて印刷配線基板16の配線回路14
へ接続した接続構造で構成されており、図22にはその
一部を斜視図で示しされている。
【0050】このプローブカード20Dに用いたフレキ
シブル印刷配線基板80には配線回路81が形成されて
いるが、この配線回路81は、プローブ集合体11の下
面に位置する部分の幅は狭く、しかし、印刷配線基板1
6の周辺部に形成された配線回路14に接続する端部は
幅広く形成されている。このフレキシブル印刷配線基板
80を支持部材60の窪み61の底に固定し、その上に
支持部材73に支持された前記ゴムインコネクター70
を固定する。そしてその上にプローブ集合体11を前記
の要領で搭載し、その上方から抑え板85で抑え、ネジ
86をビス孔63にねじ込んで支持部材73に固定する
接続構造を採っている。
【0051】このような接続構造のプローブ集合体を印
刷配線基板16に固定し、フレキシブル印刷配線基板8
0の端末の配線回路81をそれぞれ対応する印刷配線基
板16の配線回路14に接続すると、プローブカード2
0Dが得られる。
【0052】前記実施例に用いたプローブ10、48の
形状はそれらの基部10B、48Bが断面円形の針で示
したが、それが角形ものであってもよい。要は凹溝5、
47に丁度嵌まり込むものであればよい。
【0053】以上の説明では、ICチップをパッケージ
し、完成されたICの特性を検査するプローブ集合体、
プローブカード及びその製造方法などについて説明して
きたが、この発明は半導体ウエハの表面に形成された状
態のICチップの特性を検査するプローブ集合体、プロ
ーブカードなどにも適用できることは言うまでもない。
【0054】
【発明の効果】以上説明したように、この発明のプロー
ブ集合体、その製造方法及びそれを用いたIC測定用プ
ローブカードは、複数のプローブを、特にその先端部を
極めて微小なピッチで、しかも等間隔に配列、保持する
ことができるので、相隣なるプローブが接触することが
ない。そしてまた、低インダクタンス、低キャパシタン
スのプローブ集合体を比較的容易に、歩留りよく組み立
てることができる。
【0055】特に、この発明の製造方法は、プローブを
支持する部材の凹溝の形成をドリルなどで形成する機械
加工で行うのと異なり、微細に、そして一様に形成する
ことができ、そして一度に加工できるので、量産化にも
適し、安価にプローブ集合体或いはプローブカードを製
造することができる。
【図面の簡単な説明】
【図1】 この発明の第1の実施例であるプローブ集合
体の製造方法の数工程を示す斜視図である。
【図2】 図1の工程に続く工程を説明するための図で
あって、エッチングされた半製品のベースを示した斜視
図である。
【図3】 図2の工程に続く工程を説明するための図で
あって、表面処理を施して完成されたベースの一部を示
した斜視図である。
【図4】 図3の工程に続く工程を説明するための図で
あって、ベースにプローブを装着して完成した状態のプ
ローブ集合体の斜視図である。
【図5】 図4のプローブ集合体を印刷配線基板に組み
込んだ状態のこの発明の第1の実施例であるIC測定用
プローブカードの斜視図である。
【図6】 図5のA−A線上における断面図である。
【図7】 図5のB−B線上におけるプローブ集合体な
どの一部断面図である。
【図8】 図5に示した構成と異なる構成で図4のプロ
ーブ集合体を印刷配線基板に組み込んだ状態を示したI
C測定用プローブカードの斜視図である。
【図9】 図8のプローブカードを反転して示した図8
のA−A線上における断面図である。
【図10】 図1に示した諸工程に続く工程を説明する
ための図であって、積層ブロックを切削加工を施した状
態の斜視図である。
【図11】 図10の工程に続いて切削加工が施された
積層ブロックの一部にレジストを塗布する工程を説明す
るための斜視図である。
【図12】 図11の工程に続く露光工程を説明するた
めの斜視図である。
【図13】 図12の露光で表面がマスキングされた状
態の積層ブロックにエッチング加工を施す工程を説明す
るための斜視図である。
【図14】 図13のエッチング加工によって得られた
半製品のベースを示していて、同図Aはその上面斜視
図、同図Bはその下面斜視図、そして同図Cはその先端
部の一部の斜視図である。
【図15】 図14の工程に続く工程を説明するための
図であって、同図Aは図14に示したベースにプローブ
を装着する工程の斜視図、同図Bは完成した状態のプロ
ーブ集合体の斜視図である。
【図16】 図15のプローブ集合体を印刷配線基板に
組み込んだ状態を示したIC測定用プローブカードを示
していて、同図Aはその上面斜視図、同図Bは図AのA
−A線上における断面図である。
【図17】 図15Bに示したプローブ集合体を支持部
材に組み込む工程を示していて、同図Aは主に支持部材
の構造を示した斜視図であり、同図Bは同図Aの支持部
材にプローブ集合体を組み込んだ状態を示した斜視図で
ある。
【図18】 図17Bに示した、プローブ集合体が組み
込まれた支持部材を搭載した、この発明のIC測定用プ
ローブカードの第3の実施例を示していて、同図Aはそ
の斜視図、同図Bは同図AのA−A線上における断面図
である。
【図19】 この発明の第2の実施例のプローブ集合体
の一部斜視図である。
【図20】 図18に示したプローブカードの使用方法
を示していて、同図Aはその断面図、同図Bはアウター
リードがガルウイング型に形成されたICを測定する場
合のプローブの先端部を示した一部拡大断面図である。
【図21】 図4に示したプローブ集合体をゴムインコ
ネクターを用いて印刷配線基板へ接続した接続構造を示
していて、同図Aはその一部拡大断面図であり、同図B
はゴムインコネクターのみを示した断面側面図である。
【図22】 図4に示したプローブ集合体をゴムインコ
ネクター及びフレキシブル印刷配線基板を用いて印刷配
線基板へ接続した接続構造を示すプローブカードの一部
斜視図である。
【符号の説明】 1 絶縁層 2 金属層 3 多層積層体 4 積層ブロック 4A 上面 4B 下面 5 凹溝 10 ベース 11 プローブ集合体 12 開口 13 電極端子 14 配線回路 16 印刷配線基板 16A 印刷配線基板 17 プローブ 17A 先端部 17B 基部 20 プローブカード 20A プローブカード 20B プローブカード 20C プローブカード 20D プローブカード 30 支持台 31 保護板 40 積層ブロック 40A 上面 40B 下面 40C 先端面 41 先端部 41A 上面 41B 下面 42 基部 45 ベース 46 貫通孔 46A 切欠き 47 凹溝 48 プローブ 48A 先端部 48B 基部 50 プローブ集合体 50A プローブ集合体 60 支持部材 60A プローブ集合体組み込み支持部材 61 窪み 62 開口 63 ビス孔 70 ゴムインコネクター 71 ゴム 72 導線 80 フレキシブル印刷配線基板 81 配線回路 85 抑え板 100 QFP型IC 101 アウターリード 101A ガルウイング型アウターリード
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 1/06 - 1/073 G01R 31/26 - 31/27 H01L 21/64 - 21/66

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 材質が異なる複数の薄層が複数層交互に
    所定のピッチで積層され、厚さが厚い部分と厚さが薄い
    部分から構成された立方体状の積層ブロックの、前記厚
    さが厚い積層ブロックに一平面に露出した前記1種類の
    材質の薄層部に、それらの全長にわたって深さが均一な
    凹溝を形成し、また、前記厚さが薄い前記積層ブロック
    の各先端部分に小径の貫通孔を形成し、或いは前記各先
    端部の上面と交差する他の平面に露出した先端面に所定
    の切欠きを形成し、前記凹溝の全長にわたって、その中
    にそれぞれプローブの基部を固定し、前記各貫通孔また
    は切欠きにプローブの先端部が前記積層方向には移動で
    きないが、上下方向には移動できるように、プローブの
    各先端部を嵌め込んで構成したことを特徴とするプロー
    ブ集合体。
  2. 【請求項2】 請求項1に記載のプローブ集合体におい
    て、前記各凹溝に固定されたプローブの基部の上から一
    枚の保護板を合わせたことを特徴とするプローブ集合
    体。
  3. 【請求項3】 請求項1に記載のプローブ集合体を複数
    個、プローブ集合体支持部材に装着し、そのプローブ集
    合体支持部材を、中央に開口が設けられ、その周辺部に
    電気回路が形成された電気回路配線基板の前記開口周辺
    部にプローブの各先端部が前記開口側に位置するように
    搭載し、各プローブの基部を前記電気回路に接続して構
    成したことを特徴とするIC測定用プローブカード。
  4. 【請求項4】 請求項1に記載のプローブ集合体を複数
    個、周辺部に電気回路が形成された電気回路配線基板の
    中央部にプローブの各先端部が位置するように弾性コネ
    クター或いはフレキシブル電気回路配線基板を介して搭
    載し、固定して構成したことを特徴とするIC測定用プ
    ローブカード。
  5. 【請求項5】 材質が異なる複数の薄層を複数層交互に
    積層して所定のピッチの多層積層体を形成し、その多層
    積層体を、その積層方向に、所定の長さ、幅、厚さの立
    方体状の積層ブロックに裁断し、更にその積層ブロック
    の長さ方向の一部を全幅にわたって、その厚さを薄く加
    工し、この加工された積層ブロックの必要な面にマスキ
    ングを施し、露出した前記1種類の材質の薄層を化学的
    に処理して、前記積層ブロックの前記1種類の薄層の全
    長にわたって前記積層ブロック の表面からやや窪んだ凹
    溝と厚さが薄い前記積層ブロック部分に微少な貫通孔ま
    たは切欠きを形成し、複数のL字状のプローブの先端部
    を前記貫通孔または切欠きに嵌め込むと共に、各プロー
    ブの基部を前記各凹溝に固定することを特徴とするプロ
    ーブ集合体の製造方法。
JP31518093A 1993-12-15 1993-12-15 プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード Expired - Fee Related JP3240793B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31518093A JP3240793B2 (ja) 1993-12-15 1993-12-15 プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31518093A JP3240793B2 (ja) 1993-12-15 1993-12-15 プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード

Publications (2)

Publication Number Publication Date
JPH07167892A JPH07167892A (ja) 1995-07-04
JP3240793B2 true JP3240793B2 (ja) 2001-12-25

Family

ID=18062390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31518093A Expired - Fee Related JP3240793B2 (ja) 1993-12-15 1993-12-15 プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード

Country Status (1)

Country Link
JP (1) JP3240793B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096959A (ko) * 2020-12-31 2022-07-07 (주)마이크로컨텍솔루션 세퍼레이터 장치 및 반도체 칩 테스트 소켓

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102742A (ja) * 1997-09-29 1999-04-13 Kiyota Seisakusho:Kk コネクタ又はプローブの構造
KR100741697B1 (ko) * 2005-10-28 2007-07-23 주식회사 파이컴 프로브 카드 및 그 제조 방법
KR100885064B1 (ko) * 2007-05-31 2009-02-25 송광석 반도체소자 검사용 접촉체
JP5414158B2 (ja) * 2007-06-13 2014-02-12 日本電子材料株式会社 コンタクトプローブの製造方法
KR100996924B1 (ko) * 2008-04-21 2010-11-26 윌테크놀러지(주) 프로브 기판 및 이를 포함하는 프로브 카드
KR100967351B1 (ko) * 2008-06-26 2010-07-05 티에스씨멤시스(주) 지지대가 형성된 다수 개의 접속소자
KR100935530B1 (ko) * 2008-06-27 2010-01-06 미래산업 주식회사 프로브블럭
JP5351453B2 (ja) * 2008-07-09 2013-11-27 日本電子材料株式会社 コンタクトプローブ複合体
JP5577040B2 (ja) * 2009-01-26 2014-08-20 日本電子材料株式会社 プローブカード
KR101480129B1 (ko) * 2014-07-09 2015-01-08 주식회사 프로이천 웨이퍼를 테스트하는 프로브카드 및 그것의 인쇄회로기판
KR102006424B1 (ko) * 2018-05-17 2019-08-01 심민섭 고주파 데이터 신호 이용을 위한 프로브 카드

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487070A (en) * 1977-12-22 1979-07-11 Fujitsu Ltd Simultaneous multi-contact probe
JPS5895580U (ja) * 1981-12-21 1983-06-29 カシオ計算機株式会社 電子部品とコネクタとの接続構造
JPH0630367B2 (ja) * 1987-05-01 1994-04-20 東京エレクトロン株式会社 プロ−ブカ−ド
JPH0337571A (ja) * 1989-07-03 1991-02-18 Nippon Denshi Zairyo Kk プローブカード
JP3558298B2 (ja) * 1991-03-15 2004-08-25 ソニー株式会社 電極集合体、icソケット、icテスター、および電極集合体の製造方法
JPH05307049A (ja) * 1992-04-30 1993-11-19 Nec Kansai Ltd 半導体ウェーハ特性測定装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096959A (ko) * 2020-12-31 2022-07-07 (주)마이크로컨텍솔루션 세퍼레이터 장치 및 반도체 칩 테스트 소켓
KR102511066B1 (ko) 2020-12-31 2023-03-17 (주)마이크로컨텍솔루션 세퍼레이터 장치 및 반도체 칩 테스트 소켓

Also Published As

Publication number Publication date
JPH07167892A (ja) 1995-07-04

Similar Documents

Publication Publication Date Title
EP0629867B1 (en) Probe structure
KR100733945B1 (ko) 실리콘 핑거 접촉기를 갖는 접촉 구조체 및 그 제조 방법
KR100454546B1 (ko) 실리콘 핑거 콘택터를 구비한 콘택트 구조물과 이를이용한 토탈 스택-업 구조물
KR100508419B1 (ko) 마이크로 제조 프로세스에 의해 형성된 접점 구조물
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
US6069482A (en) Ball grid array package emulator
JP3240793B2 (ja) プローブ集合体、その製造方法及びそれを用いたic測定用プローブカード
JP2002090387A (ja) 高密度のエリアアレイプローブカード装置
JPH04240570A (ja) マイクロ・プローブ・ボード
JPH1164425A (ja) 電子部品における導通検査方法及び装置
JP3558298B2 (ja) 電極集合体、icソケット、icテスター、および電極集合体の製造方法
JPH10132855A (ja) Ic検査用プローブカード
JP2976619B2 (ja) 半導体素子検査装置およびその製法
JP3604233B2 (ja) 検査用ヘッド
JPH03120742A (ja) 半導体装置のエージング方法、及び、同装置
KR100858027B1 (ko) 프로브 카드의 프로브 어셈블리 및 그 제조 방법
JP3381375B2 (ja) 電極集合体及びその製造方法ならびに電極集合体を用いたリードフレーム
JPH09281145A (ja) 異方性導電材を有する検査治具及びその製造方法
JP2000003741A (ja) コネクターおよびそれを用いた回路基板検査装置
JPH07105416B2 (ja) 測定装置
WO2022054802A1 (ja) 接触端子、検査治具、検査装置、及び製造方法
JP2900240B2 (ja) 異方性導電シートの製造方法
JP2000088884A (ja) プローブカード
JPH10104271A (ja) コンタクトプローブ及びその製造方法
JP3447496B2 (ja) 半導体搭載用配線板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees