JP3447496B2 - 半導体搭載用配線板 - Google Patents
半導体搭載用配線板Info
- Publication number
- JP3447496B2 JP3447496B2 JP35102796A JP35102796A JP3447496B2 JP 3447496 B2 JP3447496 B2 JP 3447496B2 JP 35102796 A JP35102796 A JP 35102796A JP 35102796 A JP35102796 A JP 35102796A JP 3447496 B2 JP3447496 B2 JP 3447496B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- main surface
- terminal
- wiring
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体搭載用配線
板に係り、さらに詳しくは配線パターンの導通検査、ま
たは絶縁良否の判定を容易に行うことができる半導体搭
載用配線板に関する。
板に係り、さらに詳しくは配線パターンの導通検査、ま
たは絶縁良否の判定を容易に行うことができる半導体搭
載用配線板に関する。
【０００２】
【従来の技術】近年、機器の高機能化や小型化および低
コスト化などの要請に応じて、半導体チップを、薄い配
線板の主面に搭載し、その主面に形成されている導体パ
ッドに接続する表面実装型の半導体パッケージ方式、も
しくは半導体モジュール方式が知られている。すなわ
ち、図５に要部構成を断面的に示すごとく、半導体搭載
用配線板１の一主面に、マウント材２を介して半導体チ
ップ３をマウントする一方、半導体チップ３の電極と半
導体搭載用配線板１の被接続端子1aとの間をワイヤボン
ディング４した構成の半導体パッケージ（もしくは半導
体モジュール）が開発されている。
コスト化などの要請に応じて、半導体チップを、薄い配
線板の主面に搭載し、その主面に形成されている導体パ
ッドに接続する表面実装型の半導体パッケージ方式、も
しくは半導体モジュール方式が知られている。すなわ
ち、図５に要部構成を断面的に示すごとく、半導体搭載
用配線板１の一主面に、マウント材２を介して半導体チ
ップ３をマウントする一方、半導体チップ３の電極と半
導体搭載用配線板１の被接続端子1aとの間をワイヤボン
ディング４した構成の半導体パッケージ（もしくは半導
体モジュール）が開発されている。
【０００３】ここで、半導体搭載用配線板１は、図６に
拡大して平面的に示すごとく、所要の配線パターンを少
なくとも一主面に備えた配線板本体1bと、前記配線板本
体1bの一主面に配設された被接続端子1a群と、前記配線
板本体1bの他主面に配設され、かつ前記被接続端子1a側
とスルホール接続1cしている外部接続端子1d群とを有す
る構成を採っている。なお、図６において点線は、外形
加工線を示す。
拡大して平面的に示すごとく、所要の配線パターンを少
なくとも一主面に備えた配線板本体1bと、前記配線板本
体1bの一主面に配設された被接続端子1a群と、前記配線
板本体1bの他主面に配設され、かつ前記被接続端子1a側
とスルホール接続1cしている外部接続端子1d群とを有す
る構成を採っている。なお、図６において点線は、外形
加工線を示す。
【０００４】ところで、上記半導体パッケージ用配線板
１も使用に当たっては、通常のプリント配線板の場合と
同様に、構成する半導体パッケージの品質対策上、配線
パターンの導通検査、または絶縁良否の判定などが行わ
れる。そして、この半導体パッケージ用配線板１の電気
的検査は、導電性金属製のほぼ円錐形状に形成されたプ
ローブピンを使用し、このプロープピンを半導体搭載用
配線板１の被接続端子1aに当てる。または、１本のプロ
ーブピンを半導体搭載用配線板１の外部接続端子1d群に
当てる。そして、これらのプローブピンの間に適当な電
流を流すことによって、被接続部1aおよびスルーホール
接続部1cごとの導通の有無を検査し、回路の導通検査お
よび絶縁の良否判定を行っている。
１も使用に当たっては、通常のプリント配線板の場合と
同様に、構成する半導体パッケージの品質対策上、配線
パターンの導通検査、または絶縁良否の判定などが行わ
れる。そして、この半導体パッケージ用配線板１の電気
的検査は、導電性金属製のほぼ円錐形状に形成されたプ
ローブピンを使用し、このプロープピンを半導体搭載用
配線板１の被接続端子1aに当てる。または、１本のプロ
ーブピンを半導体搭載用配線板１の外部接続端子1d群に
当てる。そして、これらのプローブピンの間に適当な電
流を流すことによって、被接続部1aおよびスルーホール
接続部1cごとの導通の有無を検査し、回路の導通検査お
よび絶縁の良否判定を行っている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記プ
ローブピンを用いた従来の検査方法では、実用上、次の
ような問題が提起されている。すなわち、半導体搭載用
配線板１の場合は、半導体パッケージの高容量化やコン
パクト化など伴って、配線の微細化や密度の向上、配線
の狭ピッチ化、あるいは被接続部1aやスルホール接続部
1cの微小化などが進められている。こうした配線の微細
化などに伴って、ブロープピンの接触箇所が増大すると
ともに、的確な位置に接触配置することも困難なため、
導通検査および絶縁の良否判定の信頼性が懸念される。
ローブピンを用いた従来の検査方法では、実用上、次の
ような問題が提起されている。すなわち、半導体搭載用
配線板１の場合は、半導体パッケージの高容量化やコン
パクト化など伴って、配線の微細化や密度の向上、配線
の狭ピッチ化、あるいは被接続部1aやスルホール接続部
1cの微小化などが進められている。こうした配線の微細
化などに伴って、ブロープピンの接触箇所が増大すると
ともに、的確な位置に接触配置することも困難なため、
導通検査および絶縁の良否判定の信頼性が懸念される。
【０００６】本発明は、上記事情に対処してなされたも
ので、微細な被接続部などが高密度に配置された構成で
も、絶縁不良などの電気的検査を容易に、かつ精度よく
行うことができる半導体搭載用配線板の提供を目的とす
る。
ので、微細な被接続部などが高密度に配置された構成で
も、絶縁不良などの電気的検査を容易に、かつ精度よく
行うことができる半導体搭載用配線板の提供を目的とす
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体搭載用配線板は、配線板本体とその
外周に切り離し可能に設けられた外形加工部とからなる
配線板と、前記配線板本体の一主面に配設された第1 お
よび第２の被接続端子群と、前記配線板本体の他主面に
配設され、各外部接続端子がスルーホールを介して前記
第１および第２の被接続端子群の各被接続端子に接続さ
れた第１および第２の外部接続端子群とを具備する半導
体搭載用配線板であって、前記一主面に形成された第２
の被接続端子群は、各被接続端子が前記外形加工部およ
び前記配線板本体に形成されたスルーホールを介して前
記他主面に配設された第２の外部接続端子群の各外部接
続端子に接続されるとともに、前記他主面の外形加工部
に配設された共通配線およびスルーホールを介して前記
一主面の外形加工部に導出された第２の共通端子に接続
され、前記一主面に配設された第１の被接続端子群は、
各被接続端子が配線本体に形成されたスルーホールを介
して前記他主面に配設された第１の外部接続端子群の各
外部接続端子に接続されるとともに、前記一主面の外形
加工部に配設された共通配線を介して前記第２の共通端
子の外周に同心的に形成された第１の共通端子に接続さ
れてなることを特徴とする。
に、本発明の半導体搭載用配線板は、配線板本体とその
外周に切り離し可能に設けられた外形加工部とからなる
配線板と、前記配線板本体の一主面に配設された第1 お
よび第２の被接続端子群と、前記配線板本体の他主面に
配設され、各外部接続端子がスルーホールを介して前記
第１および第２の被接続端子群の各被接続端子に接続さ
れた第１および第２の外部接続端子群とを具備する半導
体搭載用配線板であって、前記一主面に形成された第２
の被接続端子群は、各被接続端子が前記外形加工部およ
び前記配線板本体に形成されたスルーホールを介して前
記他主面に配設された第２の外部接続端子群の各外部接
続端子に接続されるとともに、前記他主面の外形加工部
に配設された共通配線およびスルーホールを介して前記
一主面の外形加工部に導出された第２の共通端子に接続
され、前記一主面に配設された第１の被接続端子群は、
各被接続端子が配線本体に形成されたスルーホールを介
して前記他主面に配設された第１の外部接続端子群の各
外部接続端子に接続されるとともに、前記一主面の外形
加工部に配設された共通配線を介して前記第２の共通端
子の外周に同心的に形成された第１の共通端子に接続さ
れてなることを特徴とする。
【０００８】また、本発明の半導体搭載用配線板は、切
り離し可能に接続された複数の配線板単位を有する配線
板本体とその外周に設けられた外形加工部とからなる配
線板と、前記配線板本体を構成する配線板単位の一主面
に配設された第1 および第２の被接続端子群と、前記配
線板本体を構成する配線板単位の他主面に配設され、各
外部接続端子がスルーホールを介して前記第１および第
２の被接続端子群の各被接続端子に接続された第１およ
び第２の外部接続端子群とを具備する半導体搭載用配線
板であって、前記配線板単位の前記一主面に形成された
第２の被接続端子群は、各被接続端子が前記外形加工部
および前記配線板本体に形成されたスルーホールを介し
て前記他主面に配設された第２の外部接続端子群の各外
部接続端子に接続されるとともに、前記他主面の外形加
工部に配設された共通配線およびスルーホールを介して
前記一主面の外形加工部に導出された第２の共通端子に
接続され、前記配線板単位の前記一主面に配設された第
１の被接続端子群は、各被接続端子が配線本体に形成さ
れたスルーホールを介して前記他主面に配設された第１
の外部接続端子群の各外部接続端子に接続されるととも
に、前記一主面の外形加工部に配設された共通配線を介
して前記第２の共通端子の外周に同心的に形成された第
１の共通端子に接続されてなることを特徴とする。
り離し可能に接続された複数の配線板単位を有する配線
板本体とその外周に設けられた外形加工部とからなる配
線板と、前記配線板本体を構成する配線板単位の一主面
に配設された第1 および第２の被接続端子群と、前記配
線板本体を構成する配線板単位の他主面に配設され、各
外部接続端子がスルーホールを介して前記第１および第
２の被接続端子群の各被接続端子に接続された第１およ
び第２の外部接続端子群とを具備する半導体搭載用配線
板であって、前記配線板単位の前記一主面に形成された
第２の被接続端子群は、各被接続端子が前記外形加工部
および前記配線板本体に形成されたスルーホールを介し
て前記他主面に配設された第２の外部接続端子群の各外
部接続端子に接続されるとともに、前記他主面の外形加
工部に配設された共通配線およびスルーホールを介して
前記一主面の外形加工部に導出された第２の共通端子に
接続され、前記配線板単位の前記一主面に配設された第
１の被接続端子群は、各被接続端子が配線本体に形成さ
れたスルーホールを介して前記他主面に配設された第１
の外部接続端子群の各外部接続端子に接続されるととも
に、前記一主面の外形加工部に配設された共通配線を介
して前記第２の共通端子の外周に同心的に形成された第
１の共通端子に接続されてなることを特徴とする。
【０００９】この半導体搭載用配線板の発明において、
配線板本体は、たとえば液晶ポリマー、ガラス・エポキ
シ樹脂、ポリイミド樹脂などを絶縁素材とし、また、被
接続端子を含む配線パターンなどが、厚さ18〜35μm 程
度の銅箔を素材として構成されたものである。そして、
その形態は、両面配線型を始め、内層配線パターンを有
する３層以上の多層配線型であってもよく、さらに、配
線パターンや被接続端子などのピッチは、一般的に、60
〜 300μm 程度である。なお、ここで、半導体搭載用配
線板は、半導体パッケージ用やマルチチップモジュール
用配線板を意味する。
配線板本体は、たとえば液晶ポリマー、ガラス・エポキ
シ樹脂、ポリイミド樹脂などを絶縁素材とし、また、被
接続端子を含む配線パターンなどが、厚さ18〜35μm 程
度の銅箔を素材として構成されたものである。そして、
その形態は、両面配線型を始め、内層配線パターンを有
する３層以上の多層配線型であってもよく、さらに、配
線パターンや被接続端子などのピッチは、一般的に、60
〜 300μm 程度である。なお、ここで、半導体搭載用配
線板は、半導体パッケージ用やマルチチップモジュール
用配線板を意味する。
【００１０】上記構成の半導体搭載用配線板では、各被
接続端子を含む配線パターン、対応するスルホール接続
部および外部接続端子が、外形加工部に延出・配置した
共通端子部に対するプロープピンの接触で、一括的に、
所要の電気的な検査を行うことができる。つまり、被接
続端子を含む配線パターン−スルホール接続部−外部接
続端子の導通ラインごとに、個々に、電気的な検査を行
うことなく、各導通ラインの絶縁不良を一括的に、ま
た、高精度に行うことができる。しかも、電気的検査実
施後、所要の外形加工を行うと、前記共通端子部などが
切り離され、各導通ラインが独立化して半導体搭載用配
線板として機能する。
接続端子を含む配線パターン、対応するスルホール接続
部および外部接続端子が、外形加工部に延出・配置した
共通端子部に対するプロープピンの接触で、一括的に、
所要の電気的な検査を行うことができる。つまり、被接
続端子を含む配線パターン−スルホール接続部−外部接
続端子の導通ラインごとに、個々に、電気的な検査を行
うことなく、各導通ラインの絶縁不良を一括的に、ま
た、高精度に行うことができる。しかも、電気的検査実
施後、所要の外形加工を行うと、前記共通端子部などが
切り離され、各導通ラインが独立化して半導体搭載用配
線板として機能する。
【００１１】
【発明の実施の形態】以下、図１，図２ (a)， (b)，図
３ (a)， (b)および図４を参照して実施例を説明する。
３ (a)， (b)および図４を参照して実施例を説明する。
【００１２】図１，図２ (a)， (b)は、半導体パッケー
ジ用配線板の要部構成例を示したもので、図１は断面
図、図２ (a)は一主面の拡大平面図、図２ (b)は他主面
の拡大平面図である。
ジ用配線板の要部構成例を示したもので、図１は断面
図、図２ (a)は一主面の拡大平面図、図２ (b)は他主面
の拡大平面図である。
【００１３】上記各図において、５は外形加工部５′を
有する配線板本体、5aは前記配線板本体５の一主面に配
設された被接続端子の群、5bは前記配線板本体５の他主
面に配設された外部接続端子の群である。ここで、配線
板本体５は、たとえば液晶ポリマーを絶縁体として構成
された厚さ 0.1mm程度、10×10mm角の両面型配線板であ
る。また、前記被接続端子5aの群は、たとえば 8× 8mm
程度で、 170μm 程度のピッチで形成されている。
有する配線板本体、5aは前記配線板本体５の一主面に配
設された被接続端子の群、5bは前記配線板本体５の他主
面に配設された外部接続端子の群である。ここで、配線
板本体５は、たとえば液晶ポリマーを絶縁体として構成
された厚さ 0.1mm程度、10×10mm角の両面型配線板であ
る。また、前記被接続端子5aの群は、たとえば 8× 8mm
程度で、 170μm 程度のピッチで形成されている。
【００１４】そして、前記被接続端子5aの群は、配線板
本体５の一主面外形加工部５′に延設させた切り離し可
能で、かつ共通端子6aを有する幅 200μm 程度の配線６
に接続する被接続端子5a′と、他主面側を介して一主面
の外形加工部５′に導出させた切り離し可能で、かつ共
通端子7aを有する幅 200μm 程度の配線７に接続する被
接続端子5a″とが、交互に設定された構成を採ってい
る。
本体５の一主面外形加工部５′に延設させた切り離し可
能で、かつ共通端子6aを有する幅 200μm 程度の配線６
に接続する被接続端子5a′と、他主面側を介して一主面
の外形加工部５′に導出させた切り離し可能で、かつ共
通端子7aを有する幅 200μm 程度の配線７に接続する被
接続端子5a″とが、交互に設定された構成を採ってい
る。
【００１５】さらに、5cは、前記被接続部5aを含む配線
パターンを対応する外部接続端子5aに接続するスルホー
ル接続部、5dは、外形加工部５′において、他主面側の
共通端子7aを有する配線７に各被接続端子5a″を接続す
るスルホール接続部、5eは、共通端子7aを一主面側に導
出するスルホール接続部である。
パターンを対応する外部接続端子5aに接続するスルホー
ル接続部、5dは、外形加工部５′において、他主面側の
共通端子7aを有する配線７に各被接続端子5a″を接続す
るスルホール接続部、5eは、共通端子7aを一主面側に導
出するスルホール接続部である。
【００１６】上記構成の半導体パッケージ用配線板の場
合は、外形加工部５′に導出・配置されている被接続端
子5a′に接続する配線６の共通端子6aと、他主面側を介
して共通端子6a近傍に導出・配置され、かつ被接続端子
5a″に接続する配線７の共通端子7aとに、一対のプロー
ブピン先端を接触させることにより、全ての被接続端子
5a′，5a″についての電気的な絶縁不良の有無を一括し
て、検査することができる。つまり、各被接続端子5a−
スルホール接続部5c−外部接続端子5bの配線ラインを一
括して検査し、それら各配線ラインの絶縁不良の有無を
検査できるので、検査操作を簡略化しながら、良好な生
産性で、信頼性の高い電気的な検査が行われることにな
る。
合は、外形加工部５′に導出・配置されている被接続端
子5a′に接続する配線６の共通端子6aと、他主面側を介
して共通端子6a近傍に導出・配置され、かつ被接続端子
5a″に接続する配線７の共通端子7aとに、一対のプロー
ブピン先端を接触させることにより、全ての被接続端子
5a′，5a″についての電気的な絶縁不良の有無を一括し
て、検査することができる。つまり、各被接続端子5a−
スルホール接続部5c−外部接続端子5bの配線ラインを一
括して検査し、それら各配線ラインの絶縁不良の有無を
検査できるので、検査操作を簡略化しながら、良好な生
産性で、信頼性の高い電気的な検査が行われることにな
る。
【００１７】次に、上記半導体パッケージ用配線板の製
造方法例を説明する。
造方法例を説明する。
【００１８】先ず、両面に厚さ18μm の銅箔張り液晶ポ
リマー系積層板を用意し、配線パター設計上、所要の配
線領域と外形加工領域に分け、所要のスルホール接続部
5c，5d，5eに相当する位置に孔明けを行ってら、メッキ
処理を施して明けた孔内壁面に導電層化し、スルホール
接続部5c，5d，5eをそれぞれ形成する。その後、前記両
面銅箔をフォトエッチング処理し、所要の被接続端子5a
化、外部接続端子5b化、配線６，７化、共通端子6a，7a
化することによって、所望の半導体パッケージ用配線板
を製造できる。
リマー系積層板を用意し、配線パター設計上、所要の配
線領域と外形加工領域に分け、所要のスルホール接続部
5c，5d，5eに相当する位置に孔明けを行ってら、メッキ
処理を施して明けた孔内壁面に導電層化し、スルホール
接続部5c，5d，5eをそれぞれ形成する。その後、前記両
面銅箔をフォトエッチング処理し、所要の被接続端子5a
化、外部接続端子5b化、配線６，７化、共通端子6a，7a
化することによって、所望の半導体パッケージ用配線板
を製造できる。
【００１９】なお、上記図２ (a)， (b)に図示して構成
の代りに、図３ (a)で一主面の拡大平面を、また、図３
(b)で他主面の拡大平面をそれぞれ示すような構成を採
ってもよい。すなわち、配線６の共通端子6aおよび配線
７の共通端子7aを１か所に集約せずに分離した構成を採
ってもよい。
の代りに、図３ (a)で一主面の拡大平面を、また、図３
(b)で他主面の拡大平面をそれぞれ示すような構成を採
ってもよい。すなわち、配線６の共通端子6aおよび配線
７の共通端子7aを１か所に集約せずに分離した構成を採
ってもよい。
【００２０】図４は、他の実施例に係る半導体パッケー
ジ用配線板の構成例を示す平面図である。図４におい
て、８は切り離し可能に複数個並列的に配置された配線
板単位であり、この配線板単位８の基本的な構成は前記
例示の場合と同様である。すなわち、一主面に被接続端
子5a群が配設され、他主面に外部接続端子5b群が配設さ
れた配線板単位８を切り離し９可能に複数有し、かつ周
辺部に外形加工部10′を有する配線板本体10と、前記配
線板本体10の一主面に配設された各配線板単位８の被接
続端子5a群と、前記配線板本体10の他主面に配設された
各配線板単位８の外部接続端子5b群とを具備した構成を
採っている。
ジ用配線板の構成例を示す平面図である。図４におい
て、８は切り離し可能に複数個並列的に配置された配線
板単位であり、この配線板単位８の基本的な構成は前記
例示の場合と同様である。すなわち、一主面に被接続端
子5a群が配設され、他主面に外部接続端子5b群が配設さ
れた配線板単位８を切り離し９可能に複数有し、かつ周
辺部に外形加工部10′を有する配線板本体10と、前記配
線板本体10の一主面に配設された各配線板単位８の被接
続端子5a群と、前記配線板本体10の他主面に配設された
各配線板単位８の外部接続端子5b群とを具備した構成を
採っている。
【００２１】また、前記配線板単位８の被接続端子群
は、配線板本体10の一主面の外形加工部10′に延設させ
た切り離し可能で、かつ共通端子6aを有する配線６に接
続する被接続端子5a′と、他主面側を介して一主面の外
形加工部10′に導出させた切り離し可能で、かつ共通端
子7aを有する配線（図示省略）に接続する被接続端子5
a″とが、交互に設定されている。
は、配線板本体10の一主面の外形加工部10′に延設させ
た切り離し可能で、かつ共通端子6aを有する配線６に接
続する被接続端子5a′と、他主面側を介して一主面の外
形加工部10′に導出させた切り離し可能で、かつ共通端
子7aを有する配線（図示省略）に接続する被接続端子5
a″とが、交互に設定されている。
【００２２】上記構成の半導体パッケージ用配線板の場
合は、外形加工部10′に導出・配置されている被接続端
子5a′に接続する配線６の共通端子6aと、他主面側を介
して共通端子6a近傍に導出・配置され、かつ被接続端子
5a″に接続する配線の共通端子7aとに、一対のプローブ
ピン先端を接触させることにより、全配線板単位８の被
接続端子5a′，5a″における電気的な絶縁不良の有無を
一括して、検査することができる。つまり、全配線板単
位８の各被接続端子5a−スルホール接続部5c−外部接続
端子5bの配線ラインを一括して検査し、それら各配線ラ
インの絶縁不良の有無を検査できるので、検査操作を簡
略化しながら、良好な生産性で、信頼性の高い電気的な
検査が行われることになる。
合は、外形加工部10′に導出・配置されている被接続端
子5a′に接続する配線６の共通端子6aと、他主面側を介
して共通端子6a近傍に導出・配置され、かつ被接続端子
5a″に接続する配線の共通端子7aとに、一対のプローブ
ピン先端を接触させることにより、全配線板単位８の被
接続端子5a′，5a″における電気的な絶縁不良の有無を
一括して、検査することができる。つまり、全配線板単
位８の各被接続端子5a−スルホール接続部5c−外部接続
端子5bの配線ラインを一括して検査し、それら各配線ラ
インの絶縁不良の有無を検査できるので、検査操作を簡
略化しながら、良好な生産性で、信頼性の高い電気的な
検査が行われることになる。
【００２３】上記図４に図示した構成において、被接続
端子5a′に接続する配線６および被接続端子5a″に接続
する配線（図１〜３で７の表示に相当する）を適宜分離
可能に構成しておくと、絶縁不良が検出されたとき、改
めて配線板単位８を分割的に電気検査することができ
る。つまり、一括・多量的に製造された半導体パッケー
ジ用配線板の絶縁不良をさらに細かく検査できるので、
歩留まりなどの向上にも寄与する。
端子5a′に接続する配線６および被接続端子5a″に接続
する配線（図１〜３で７の表示に相当する）を適宜分離
可能に構成しておくと、絶縁不良が検出されたとき、改
めて配線板単位８を分割的に電気検査することができ
る。つまり、一括・多量的に製造された半導体パッケー
ジ用配線板の絶縁不良をさらに細かく検査できるので、
歩留まりなどの向上にも寄与する。
【００２４】なお、上記では、半導体パッケージ用配線
板に付いて例示したが、多チップ搭載のマルチチップモ
ジュール用配線板としても使用でき、本発明は、前記例
示に限定されるものでなく、発明の趣旨を逸脱しない範
囲で、いろいろの変形を採ることができる。たとえば配
線板本体の配線パターンは、さらに多層であってもよい
し、絶縁体も液晶ポリマー以外のガラス・エポキシ樹脂
系であってもよい。また、被接続端子の形状、ピッチ、
配線パターンの幅やピッチなども用途や構成する半導体
パッケージによって適宜選ぶことができる。
板に付いて例示したが、多チップ搭載のマルチチップモ
ジュール用配線板としても使用でき、本発明は、前記例
示に限定されるものでなく、発明の趣旨を逸脱しない範
囲で、いろいろの変形を採ることができる。たとえば配
線板本体の配線パターンは、さらに多層であってもよい
し、絶縁体も液晶ポリマー以外のガラス・エポキシ樹脂
系であってもよい。また、被接続端子の形状、ピッチ、
配線パターンの幅やピッチなども用途や構成する半導体
パッケージによって適宜選ぶことができる。
【００２５】
【発明の効果】請求項１の発明によれば、被接続端子を
含む配線パターン、スルホール接続部および外部接続端
子から成る導通ラインごとに、個々に、電気的な検査を
行うことなく、各導通ラインの絶縁不良を一括的に、ま
た、高精度に行うことができる。しかも、電気的検査実
施後、所要の外形加工を行うと、前記共通端子部などが
切り離され、各導通ラインが独立化して半導体搭載用配
線板として機能するので、信頼性の高い半導体搭載用配
線板が提供される。
含む配線パターン、スルホール接続部および外部接続端
子から成る導通ラインごとに、個々に、電気的な検査を
行うことなく、各導通ラインの絶縁不良を一括的に、ま
た、高精度に行うことができる。しかも、電気的検査実
施後、所要の外形加工を行うと、前記共通端子部などが
切り離され、各導通ラインが独立化して半導体搭載用配
線板として機能するので、信頼性の高い半導体搭載用配
線板が提供される。
【００２６】請求項２の発明によれば、複数の配線板単
位について、被接続端子を含む配線パターン−スルホー
ル接続部および外部接続端子から成る導通ラインごと
に、個々に、電気的な検査を行うことなく、全導通ライ
ンの絶縁不良を一括的に、また、高精度に行うことがで
きる。しかも、電気的検査実施後、所要の外形加工を行
うと、前記共通端子部などが切り離され、各導通ライン
が独立化して半導体搭載用配線板として機能するので、
信頼性の高い半導体搭載用配線板が歩留まりよく、かつ
量産的に提供される。
位について、被接続端子を含む配線パターン−スルホー
ル接続部および外部接続端子から成る導通ラインごと
に、個々に、電気的な検査を行うことなく、全導通ライ
ンの絶縁不良を一括的に、また、高精度に行うことがで
きる。しかも、電気的検査実施後、所要の外形加工を行
うと、前記共通端子部などが切り離され、各導通ライン
が独立化して半導体搭載用配線板として機能するので、
信頼性の高い半導体搭載用配線板が歩留まりよく、かつ
量産的に提供される。
【図１】一実施例の半導体パッケージ用配線板の要部構
成を示す断面図。
成を示す断面図。
【図２】図１に図示した半導体パッケージ用配線板の一
主面の拡大平面図。
主面の拡大平面図。
【図３】図１に図示した半導体パッケージ用配線板の他
主面の拡大平面図。
主面の拡大平面図。
【図４】他の実施例の半導体パッケージ用配線板の要部
構成を示す平面図。
構成を示す平面図。
【図５】半導体パッケージの要部構造例を示す断面図。
【図６】従来の半導体パッケージ用配線板の要部構成を
示す拡大平面図。
示す拡大平面図。
５、10……配線板本体
５′、10′……配線板本体の外形加工部
5a，5a′，5a″……被接続端子
5b……外部接続端子
5c，5d，5e……スルホール接続部
６，７……配線
6a，7a……共通端子
８……配線板単位
９……切り離し線
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
Claims (2)
- 【請求項１】 配線板本体とその外周に切り離し可能に
設けられた外形加工部とからなる配線板と、 前記配線板本体の一主面に配設された第1 および第２の
被接続端子群と、 前記配線板本体の他主面に配設され、各外部接続端子が
スルーホールを介して前記第１および第２の被接続端子
群の各被接続端子に接続された第１および第２の外部接
続端子群とを具備する半導体搭載用配線板であって、前記一主面に形成された第２の被接続端子群は、各被接
続端子が前記外形加工部および前記配線板本体に形成さ
れたスルーホールを介して前記他主面に配設された第２
の外部接続端子群の各外部接続端子に接続されるととも
に、前記他主面の外形加工部に配設された共通配線およ
びスルーホールを介して前記一主面の外形加工部に導出
された第２の共通端子に接続され、 前記一主面に配設された第１の被接続端子群は、各被接
続端子が配線本体に形成されたスルーホールを介して前
記他主面に配設された第１の外部接続端子群の各外部接
続端子に接続されるとともに、前記一主面の外形加工部
に配設された共通配線を介して前記第２の共通端子の外
周に同心的に形成された第１の共通端子に接続されてな
る ことを特徴とする半導体搭載用配線板。 - 【請求項２】 切り離し可能に接続された複数の配線板
単位を有する配線板本体とその外周に設けられた外形加
工部とからなる配線板と、 前記配線板本体を構成する配線板単位の一主面に配設さ
れた第1 および第２の被接続端子群と、 前記配線板本体を構成する配線板単位の他主面に配設さ
れ、各外部接続端子がスルーホールを介して前記第１お
よび第２の被接続端子群の各被接続端子に接続された第
１および第２の外部接続端子群 とを具備する半導体搭載
用配線板であって、 前記配線板単位の前記一主面に形成された第２の被接続
端子群は、各被接続端子が前記外形加工部および前記配
線板本体に形成されたスルーホールを介して前記他主面
に配設された第２の外部接続端子群の各外部接続端子に
接続されるとともに、前記他主面の外形加工部に配設さ
れた共通配線およびスルーホールを介し て前記一主面の
外形加工部に導出された第２の共通端子に接続され、 前記配線板単位の前記一主面に配設された第１の被接続
端子群は、各被接続端子が配線本体に形成されたスルー
ホールを介して前記他主面に配設された第１の外部接続
端子群の各外部接続端子に接続されるとともに、前記一
主面の外形加工部に配設された共通配線を介して前記第
２の共通端子の外周に同心的に形成された第１の共通端
子に接続されてなることを特徴とする半導体搭載用配線
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35102796A JP3447496B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体搭載用配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35102796A JP3447496B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体搭載用配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189817A JPH10189817A (ja) | 1998-07-21 |
| JP3447496B2 true JP3447496B2 (ja) | 2003-09-16 |
Family
ID=18414551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35102796A Expired - Lifetime JP3447496B2 (ja) | 1996-12-27 | 1996-12-27 | 半導体搭載用配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447496B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267463A (ja) | 2000-03-17 | 2001-09-28 | Nec Yamaguchi Ltd | 半導体装置基板及び半導体装置の製造方法 |
-
1996
- 1996-12-27 JP JP35102796A patent/JP3447496B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189817A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0073149A2 (en) | Semiconductor chip mounting module | |
| JPS63196051A (ja) | 電子パツケージ | |
| US20110063066A1 (en) | Space transformer for probe card and method of repairing space transformer | |
| KR20080041999A (ko) | 기판, 이를 이용한 반도체 장치, 반도체 장치의 검사방법및 반도체 장치의 제조방법 | |
| JP2000294720A (ja) | 半導体集積回路パッケージ | |
| US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
| JP3447496B2 (ja) | 半導体搭載用配線板 | |
| JP2810143B2 (ja) | 厚膜薄膜混成多層配線基板 | |
| JPH0763786A (ja) | プローブ構造 | |
| JP4131137B2 (ja) | インターポーザ基板の導通検査方法 | |
| US20090242254A1 (en) | Multilayer wiring board and electrical connecting apparatus using the same | |
| RU2134466C1 (ru) | Носитель кристалла ис | |
| JPH07167912A (ja) | Ｌｃｄ検査装置 | |
| JP2733359B2 (ja) | テストヘッド構造 | |
| CN115453438B (zh) | 探针卡测试装置 | |
| JP3191205B2 (ja) | プリント基板の検査装置 | |
| JPH11326372A (ja) | コンタクトプローブおよびプローブ装置 | |
| JP3033594B2 (ja) | 検査装置 | |
| JP4544236B2 (ja) | Ｔａｂテープ | |
| JP2000156253A (ja) | 積層型コネクター装置および回路基板の検査装置 | |
| JPH09191169A (ja) | 印刷配線板 | |
| JPH08285887A (ja) | 半導体装置検査用治具 | |
| JPH0311568A (ja) | 導電パッド及びその製造方法 | |
| JPH1022412A (ja) | ボールグリッドアレイ型回路基板 | |
| JPH06349976A (ja) | 高密度配線基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030624 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |