JP3191205B2 - プリント基板の検査装置 - Google Patents

プリント基板の検査装置

Info

Publication number
JP3191205B2
JP3191205B2 JP08628897A JP8628897A JP3191205B2 JP 3191205 B2 JP3191205 B2 JP 3191205B2 JP 08628897 A JP08628897 A JP 08628897A JP 8628897 A JP8628897 A JP 8628897A JP 3191205 B2 JP3191205 B2 JP 3191205B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
probe
pattern
probes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08628897A
Other languages
English (en)
Other versions
JPH10282179A (ja
Inventor
正敏 加藤
Original Assignee
株式会社アイシーティ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アイシーティ filed Critical 株式会社アイシーティ
Priority to JP08628897A priority Critical patent/JP3191205B2/ja
Publication of JPH10282179A publication Critical patent/JPH10282179A/ja
Application granted granted Critical
Publication of JP3191205B2 publication Critical patent/JP3191205B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、部品を実装する
前のプリント基板(ベアボード)の不良を検査する検査
装置に関する。
【0002】
【従来の技術】従来、プリント基板のパターンの断線お
よびパターン間のショートを検出するために、プリント
基板上の全ての部品取付位置にプローブ(針)を立て
て、プローブ間の導通を検査することにより、ベアボー
ドの検査を行っていた。
【0003】図1と図2を参照して従来の方法を説明す
る。図1は従来の方法を説明するための回路図の一部で
あり、図2は回路図に対応するプリント基板のパターン
を示すものである。図中のIC(1)、IC(2)、I
C(3)は表面実装タイプのICであり、抵抗はリード
付きタイプもので、プリント基板の裏面で半田付けされ
る。この場合、従来の方法でベアボードを検査するため
には、フットプリントFに16本のプローブを、スルー
ホールTに4本のプローブを立てる必要があった。
【0004】また、関連する技術として、電子部品が実
装されたプリント基板を検査する方法に関し、図4に示
すものが知られている。これは、主に表面実装タイプの
ICパッケージ32のピン33がプリント基板31に正
しく半田付けされず、フットプリント34から浮いてし
まう不良を検査するためものであり、検査は以下のよう
に行われる。導電性のプレート35をICパッケージ3
2の上面に当接させ、プローブ36をパターン37に当
接させて、導電性プレート35とプローブ36の間のコ
ンデンサ容量を計測機38を用いて測定する。半田付け
が正常で有れば、測定値は所定の範囲の値となるが、ピ
ン33が浮いていると測定値は期待値(正常値)以下と
なるので、半田付け不良が検出できる。
【0005】
【発明が解決しようとする課題】近年のプリント基板の
実装の高密度化に伴い、ピン数が200以上でピン間ピ
ッチが0.5mmのQFPタイプのICが多用され、パ
ターンの幅も0.1mm以下になり、パターンの断線が
多発している。
【0006】これに対し、従来の技術では以下の問題が
ある。すなわち、多くのICが実装されるので必要なプ
ローブの本数が益々増加し、それとともに、プローブか
ら導通検査回路への配線の本数も非常に多くなってきて
いる。また、ICの多ピン化・狭ピッチ化により、プリ
ント基板の所定の位置にプローブを正確に当接させるた
めには、プローブを高い位置精度で立てる必要があり、
さらにまた高価な細いプローブを使わなければならな
い。この結果、検査装置の部品コストのみでなく、製造
・調整コストが高くなり、場合によっては検査の信頼性
が低下するという問題がある。
【0007】この発明は、必要なプローブの本数を減ら
し、特別に細いプローブを用いる必要性を低下させ、高
い位置精度を要求されるプローブの本数を減らすため
に、回路上の1本の信号線(これはプリント基板の1本
のパターンに相当する)にプローブを1本立てるだけ
で、ベアボードの不良を検査できる装置を提供すること
を目的とする。
【0008】
【課題を解決するための手段】本願発明のプリント基板
の検査装置は、プリント基板の複数のパターンに電気的
に接続させるための複数のプローブと、前記複数のパタ
ーンの前記複数のプローブが当接する場所以外の別の場
所に当接させるための少なくとも1つの部材であって、
前記プリント基板側の面が前記プリント基板と略同じ大
きさの絶縁層で、反対側の面が複数の電気的に分離され
た導電層で形成され、かつ複数のプローブが貫通する穴
が設けられている部材とを具備し、前記複数のプローブ
と前記導電層の間でコンデンサ容量を測定することによ
り、前記複数のパターンの断線を検査できるようにした
ことを特徴としている。
【0009】この装置を用いることにより、プリント基
板のパターン毎にコンデンサ容量を測定し、各パターン
の断線の有無を検査できる。
【0010】また、前記部材が前記プリント基板と略同
じ大きさの絶縁層と、複数の電気的に分離された導電層
とからなり、前記部材に前記複数のプローブが貫通する
穴が有るように構成されているので、複数のQFPタイ
プのIC等が実装されるプリント基板の検査が容易にで
きるようになる。
【0011】さらに、導電層が予め全面に設けられた導
電層を分離することにより形成されたものであるので、
予め標準的な部材を用意しておき、その部材を加工する
ことにより、種々のプリント基板を検査するための装置
が容易に製造できる。
【0012】例えば、32ビット幅のデータバスに10
個のICが接続されているデータバスのパターンを検査
するためには、従来の方法では320本のプローブが必
要であったが、この発明を利用すれば32本のプローブ
と10個の導電層と絶縁層からなる部材とで検査が可能
となる。
【0013】なお、ここでパターンとは、電気的に繋が
っている限り、プリント基板の表面に現れようが、裏面
に現れようが、1本のパターンである。また、パターン
が抵抗のリード用のスルーホールとICのフットプリン
トを接続するときに、スルーホールにプローブを立てた
場合、別の場所とは、フットプリントのことである。
【0014】
【発明の実施の形態】以下、この発明のプリント基板の
検査装置の実施の形態について、図面を参照しつつ詳細
に説明する。
【0015】図5は、本発明の原理を示す図であり、図
2の点線内にあるパターン2,3を検査する状態をプリ
ント基板1の側面から見たものである。プローブ(以
下、番号を付さない場合は第1プローブ4および第2プ
ローブ5を指す)とプレート(以下、番号を付さない場
合は第1プレート6および第2プレート7を指す)は、
図示されていない支持手段により支持され、図示されて
いない駆動手段により上下動される。つまり、プローブ
およびプレートをプリント基板1に当接させたり、プリ
ント基板1から離すことができる。なお図5は、当接し
ている状態を示している。
【0016】図において第1プローブ4はパターン2の
フットプリント部に、第2プローブ5はパターン2のス
ルーホールに当接している。第1プリント6および第2
プリント7は、それぞれ各ICのフットプリント部を覆
うようにしてパターン2およびパターン3に当接してい
る。
【0017】第1プローブ4はフットプリント部に当接
するようになっているが、各IC間とを接続するパター
ンを図3に示す形状にして、テストパッド部に当接する
ようにしてもよい。テストパッドの径を大きくすれば、
プローブの位置精度が高くなくても、容易にテストパッ
ドに当接させることができる。図5では、第2プローブ
5がプリント基板の裏面側に有るが、表面側に設けても
よいことは言うまでもない。
【0018】図5では、プレートはプリント基板の表面
側にのみ有るが、プリント基板の裏面にも表面実装タイ
プのICのフットプリントが有れば、プレートは裏面に
も設けられる。
【0019】プレートはパターンに当接する面が絶縁層
で、反対側が導電層であり、2つの層が接合されてい
る。導電層と絶縁層とプリント基板の導電性のパターン
とでコンデンサが形成され、このコンデンサの容量を測
定することにより、パターンの断線を検査することがで
きる。
【0020】プレートの外形とフットプリントの関係を
図6に示す。通常は、一点鎖線で示す外形のプレートを
使用する。図5のように、プローブをフットプリントに
当接させる場合は、点線で示す外形のプレートを使用す
る。なお、導電層と絶縁層の外形は同じ形状である。プ
レートの外形は、図6に示すものに限定するものではな
く、本発明の効果を奏することができるものであれば、
適宜変形してもよい。例えば、検査精度をあげるため
に、導電層のみを図7(a)、(b)の形状としてもよ
い。
【0021】計測機8には、第1プローブ4および第2
プローブ5、第1プレート6および第2プレート7が接
続される。計測機8は、この計測機8に入力される線の
内から2本を選択して、2線間のコンデンサ容量および
導通を測定する機能を持つ。導通を測定する際には、3
本以上の線を接続して測定を高速化することもできる
が、本発明とは関係がないので、説明は省略する。
【0022】次にパターン2とパターン3の不良検査の
手順について述べる。まず、全てのプローブとプレート
をパターンに当接させる。従来と同様な方法で、第1プ
ローブ4および第2プローブ5の間の導通テストを行
う。導通が有れば、パターン2とパターン3の間にショ
ート不良が有ることが判明する。次に第2プローブ5と
第2プレート7の間のコンデンサ容量を測定する。測定
値が所定範囲内で有れば、パターン3の断線がないこと
が判る。断線が有れば、測定値は期待値以下となる。
【0023】同様にして、第2プローブ5と第1プレー
ト6の間のコンデンサ容量を測定することによりパター
ン3の断線不良を検出できる。一般的にフットプリント
内での断線は希であるので、第2プローブ5を図3のテ
ストパッドに当接した場合を考えると、パターン2の断
線不良を検出できることがよく判る。
【0024】次に、プレートを当接させる対象について
述べる。一般的にはICのフットプリントであるが、図
5に示したものに限らず、QFPタイプやBGA(ボー
ルグリッドアレイ)タイプのICも対象となる。また、
PGA(ピングリッドアレイ)のようにピンがプリント
基板を貫通するタイプの半田付け用のランドに対しても
適用できる。さらに、表面実装タイプのコネクタのフッ
トプリントや貫通タイプのコネクタの半田付け用のラン
ドに対しても適用することができる。
【0025】以上で述べたことを、図1のIC(1)お
よびIC(2)を接続する4本のパターンを検査する場
合を例にして説明する。従来の方法ではICのフットプ
リントに8本のプローブを立てて導通テストをしてい
た。本発明では4本のプローブを各パターンに立て、プ
レートをIC(1)とIC(2)に当接させる。4本の
プローブにより、従来と同様の方法でパターンのショー
ト不良を検出できる。各プローブと各プレートの間で、
8回コンデンサの容量を測定することにより、4本のパ
ターンの断線不良を検出できる。
【0026】したがって、従来のように電子部品を接続
するプリント基板上の全位置にプローブを立てる必要が
無くなり、プローブの数が減るとともに、QFPのよう
に狭いピン間隔のフットプリントに立てるプローブの本
数が大幅に減るので、高い位置精度の必要なプローブの
本数が減少する。この結果、検査装置の信頼性が向上す
るとともに、装置コストが低下するという効果がある。
【0027】図8(a)および(b)は、この発明に係
る検査装置を示す。図8(a)は、図5で述べたプロー
ブ4,5とプレート6,7がプリント基板1に当接した
ときの状態を、図8(b)は、プローブ4,5とプレー
ト6,7がプリント基板1から離れたときの状態を示
す。
【0028】この装置の構造の大略は、特願平9−86
287号に記載されているが、構造・動作を簡単に説明
すると以下のようになる。
【0029】先ず、プリント基板1をその下部に設けた
支持手段で支持する。次いでプローブを通過可能な押さ
えプレート(実装部品収納板)11をプリント基板1上
面に対して進退可能に取り付けた上部プローブ保持ユニ
ット31を、支持手段で支持されたプリント基板1上面
に押し当ててプローブ4を触針させる。その後、下部プ
ローブ保持ユニット32をプリント基板1下面に押し当
ててプローブ5を触針させる。
【0030】なお、図8に示されるように、押さえプレ
ート11,12が同軸ケーブル33で配線されているの
で、プローブ4,5の配線と、押さえプレート11,1
2の配線の間の容量成分が減少し、コンデンサ容量測定
が正確に行われる。
【0031】特願平9−86287号は、電子部品が実
装されたプリント基板を検査する装置であった。これに
対し、本発明は、ベアボードを検査するための装置であ
り、押さえプレート(以下、番号を付さない場合は押さ
えプレート11および押さえプレート12を指す)に特
徴がある。この特徴は、電子部品が実装されていないの
で、プリント基板の表面が平坦であるということに起因
する。以下に、押さえプレートについて説明する。
【0032】図2のプリント基板を検査するための押さ
えプレートの上面図を図9(a)に、断面図を図9
(b)に示す。押さえプレートの外形は、検査されるプ
リント基板と略同じである。図9では、IC(1)とI
C(2)とを接続するパターンにテストパッドを4つ設
けて、そこにプローブを上面から当接するものとしてい
る。
【0033】プリント基板に当接する面は絶縁層34で
あり、プローブに対応する位置にはプローブが貫通する
ための穴が有る。また、ICのフットプリントを覆うよ
うに導電層35が形成されている。導電層35と導電層
35の下部の絶縁層34が、図5のプレートに相当す
る。
【0034】プリント基板製造用の穴・フットプリント
等の位置情報のデータを利用すれば、押さえプレートは
容易に且つ高精度で作ることができる。また、プリント
基板を製造する際に、押さえプレートも併せて作れば、
検査装置の製造を短期化できるという効果もある。さら
に、押さえプレートのプローブ用の貫通穴は、プローブ
ガイドとしても機能するので、プローブが当接する位置
の精度を高めることができるという効果もある。
【0035】図8には計測機は図示されていないが、図
5の説明と同様の方法でベアボードの不良の検査をする
ことができる。
【0036】次に、別の方法で作った押さえプレートの
上面図を図10(a)に、断面図を図10(b)に示
す。この押さえプレートは、以下のようにして作られ
る。まず、絶縁層34の上の全面に導電層35を形成し
た部材を作る。次に、図9の導電層35に相当する部分
の周囲にルータを使用して溝を作る。この結果、図9に
示す3つの導電層35に対応する部分が、電気的に切り
離される。また、プローブの周囲の導電層35も切り取
られる。この結果、電気的には図9と同じものができ
る。
【0037】この方法では、予め導電層35と絶縁層3
4からなる標準的な部材を準備しておけば、一種類の部
材で、あらゆるプリント基板を検査するための押さえプ
レートを作ることができるという効果がある。なお、ル
ータ加工に於いても、プリント基板製造用の穴・フット
プリント等の位置情報のデータを利用できる。
【0038】次に、図10の押さえプレートの材質等に
ついて述べる。絶縁層34は厚さ1〜3mmのガラスエ
ポキシ樹脂積層板、導電層35は厚さ0.02〜0.5
mmの銅箔からなり、これらを積層成形して作られてい
る。もちろん、絶縁層34表面にアディティブ法等で導
電層35を被膜形成したり、導電層35を接着剤で接着
してもよい。
【0039】上記絶縁層34としては、ガラスエポキシ
樹脂積層板やフェノール樹脂積層板等が使用できるが、
これらに限定されるものではない。要は、導電層35と
絶縁層34とプリント基板上の導電性のパターンとによ
り、プリント基板のパターンの断線を検出できるような
容量を持つコンデンサを形成できればよい。
【0040】なお、絶縁層34の誘電率が大きいと、コ
ンデンサの容量の値は大きくなり、パターンが断線して
いる場合と、していない場合で容量値の差が大きくな
り、不良検出が容易になると考えられる。例えば、誘電
率の大きいフェノール樹脂系等が好ましい絶縁層34の
材料である。
【0041】また、絶縁層34を薄くするとコンデンサ
の容量値が大きくなるので、絶縁層34を薄くするとと
もに機械的強度を維持するために、押さえプレートに補
強部材を設けてもよい。
【0042】また、絶縁層34とパターンを密着させる
と、コンデンサ容量の測定精度が向上する。そのために
弾力性のある絶縁性材料、例えばフレキシブルなポリエ
ステル樹脂製のシート類を用いてもよい。しかし、プリ
ント基板およびプレートの平面度が充分であれば敢えて
弾力性のある絶縁層を使用する必要はない。
【0043】上記導電層としては、他にも銅の表面に半
田メッキもしくは金メッキをしたもの等が使用できる
が、これらに限定されるものではない。
【0044】この発明を使用してパターンの断線を検査
する際に、注意すべき点を図11で説明する。図中の点
線で示される大きさの導電層35と絶縁層34からなる
プレートがICのフットプリント10に当接されてい
る。これまで説明したように、パターンAのDAにおけ
る断線は、PAに立てたプローブとプレートとの間のコ
ンデンサ容量を測定することにより容易に検査できる。
【0045】次に、パターンBのDB1、DB2におけ
る断線の検査について説明する。断線が無い場合は、P
Bに立てたプローブとプレートとの間でコンデンサ容量
測定をすると、パターンAに比べて約2倍の値になる。
DB1もしくはDB2に断線があると、測定値が正常値
の約半分になり、断線不良を検出できる。
【0046】この方法では、1本のプローブでDB1も
しくはDB2の断線を検査できるという長所があるが、
良否の判定の範囲の設定に当たって、デバッグが必要と
なることもある。別の方法として、プローブをPB1,
PB2,PB3の3カ所に立て、従来の方法である導通
検査により断線の検査をしてもよい。
【0047】パターンBでは、2つのフットプリントに
接続されているだけであるので、前者の方法で対応でき
るが、10のフットプリントに接続されているような場
合は、検査の安定性を考えると後者の方法が望ましい。
【0048】次に、パターンCのDC1、DC2におけ
る断線の検査について説明する。DC1とDC2との間
の面積をフットプリントの面積の2倍と仮定して説明す
る。断線が無い場合は、PCに立てたプローブとプレー
トとの間でコンデンサ容量測定をすると、パターンAに
比べて約4倍の値になる。DC1に断線があると、測定
値が期待値の約1/4になり、DC2に断線があると、
約3/4になり、断線不良を検出できる。
【0049】この方法では、1本のプローブでDC1お
よびDC2の断線を検査できるという長所があるが、良
否の判定の範囲の設定に当たっては、パターンBの場合
よりも難しくなる。したがって、プローブをPC1,P
C2,PC3の3カ所に立て、従来の方法である導通検
査により断線の検査をしてもよい。
【0050】別の方法を以下に説明する。プレートの導
電層を図7に示す形状にすると、DC1とDC2との間
のパターンによるコンデンサの値は期待値以下になり、
良否の判定の範囲の設定が容易になるという効果があ
る。また、導電層の形状は通常の形状にしておき、図中
の1点鎖線で示す範囲の絶縁層のプリント基板に接する
部分を削り取っても同様の効果を得ることができる。
【0051】この発明と従来の方法を組み合わせてベア
ボードを検査する手順について、以下に説明する。ま
ず、プリント基板を検査装置に載置し、プローブおよび
押さえプレートをプリント基板に当接させる。
【0052】次に、プローブとプローブに間の導通の有
無を全ての組み合わせについて検査する。導通が有る場
合は、パターン間でショート不良が有ることが判る。な
お、このプローブは、全てのパターンにそれぞれ1本づ
つ立てられている。
【0053】次に、プローブと押さえプレートの導体層
の間のコンデンサ容量を必要な全ての組み合わせについ
て測定を行う。この測定により、すでに述べたようにパ
ターンの断線不良を検出できる。どの組み合わせについ
て検査をするかについては、予め回路図やプリント基板
のCAD情報をコンピュータ処理したものを検査装置の
制御部等に読み込ませておくことにより制御できる。
【0054】次に、前記のコンデンサ容量の測定では検
出できない断線不良の検査を行う。この検査の対象とし
て、次の2つがある。第1は、例えば、ある抵抗の端子
と、別の抵抗の端子を接続するためのパターンの断線を
検出する場合である。この場合は、プレートを使う価値
がないので、パターンの両端にプローブを立て(内1本
は、パターンに1本づつ立てられたプローブである)、
プローブ間で導通検査を行うことにより、パターンの断
線不良を検出する。
【0055】第2は、図11で説明したパターンの内で
コンデンサ容量測定が困難なものについては、各ICの
フットプリントにプローブを立て、第1の場合と同様に
導通検査を行うことにより、パターンの断線不良を検出
する。
【0056】次に、プローブおよび押さえプレートをプ
リント基板から離し、プリント基板を検査装置から取り
出し、検査が終了する。
【0057】また、上記の検査に於いて、不良があった
場合は不良箇所や不良内容を示すメッセージが出力装置
に出力され、不良内容によっては検査が中断される。
【0058】以上、プリント基板の検査装置についての
実施例を説明したが、この発明はこれらに限定されるも
のではなく、検査装置の全体構成に関しては別の構成の
装置にも本発明を適用できる。また、押さえプレートの
材質・形状等についても適宜変更して使用できるもので
ある。さらに、プリント基板の検査フローに関しても、
本発明と他の検査方法を組み合わせることにより効果的
な検査を行うことができる。
【0059】
【発明の効果】以上説明してきたように、この発明のプ
リント基板の検査装置によれば、高密度プリント基板の
パターンの断線不良をより少ないプローブで検査でき、
かつ高い位置精度が要求されるプローブの本数を減らす
ことができるので、非常に経済的である。
【図面の簡単な説明】
【図1】この発明のプリント基板の検査装置の説明に使
用する回路例を示す回路図である。
【図2】図1の回路図に対応するプリント基板を示す平
面図である。
【図3】プリント基板のパターンの別の例を示す平面図
である。
【図4】従来の実装基板の検査方法を示す概略断面図で
ある。
【図5】この発明を示す概略断面図である。
【図6】プレートとフットプリントの位置関係を示す平
面図である。
【図7】プレートの導電層の変形例を示す平面図であ
る。
【図8】この発明の検査装置を示す概略断面図である。
【図9】押さえプレートを示し、(a)は平面図、
(b)は断面図である。
【図10】別の押さえプレートを示し、(a)は平面
図、(b)は断面図である。
【図11】注意を要するパターンを示す平面図である。
【符号の説明】
1 プリント基板 2,3 パターン 4 第1プローブ 5 第2プローブ 6 第1プレート 7 第2プレート 8 計測機 10 フットプリント 11,12 押さえプレート 31 プリント基板 32 ICパッケージ 33 ピン 34 フットプリント 35 導電性プレート 36 プローブ 37 パターン 38 計測機

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】プリント基板の複数のパターンに電気的に
    接続させるための複数のプローブと、前記複数のパター
    ンの前記複数のプローブが当接する場所以外の別の場所
    に当接させるための少なくとも1つの部材であって、前
    記プリント基板側の面が前記プリント基板と略同じ大き
    さの絶縁層で、反対側の面が複数の電気的に分離された
    導電層で形成され、かつ複数のプローブが貫通する穴が
    設けられている部材とを具備し、前記複数のプローブと
    前記導電層の間でコンデンサ容量を測定することによ
    り、前記複数のパターンの断線を検査できるようにした
    ことを特徴とするプリント基板の検査装置。
  2. 【請求項2】前記導電層が予め全面に設けられた導電層
    を分離することにより形成されたものである請求項1に
    記載のプリント基板の検査装置。
JP08628897A 1997-04-04 1997-04-04 プリント基板の検査装置 Expired - Fee Related JP3191205B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08628897A JP3191205B2 (ja) 1997-04-04 1997-04-04 プリント基板の検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08628897A JP3191205B2 (ja) 1997-04-04 1997-04-04 プリント基板の検査装置

Publications (2)

Publication Number Publication Date
JPH10282179A JPH10282179A (ja) 1998-10-23
JP3191205B2 true JP3191205B2 (ja) 2001-07-23

Family

ID=13882658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08628897A Expired - Fee Related JP3191205B2 (ja) 1997-04-04 1997-04-04 プリント基板の検査装置

Country Status (1)

Country Link
JP (1) JP3191205B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002098727A (ja) 2000-09-25 2002-04-05 Oht Inc 検査ユニット、及び、基板の製造方法
KR20110053658A (ko) * 2009-11-16 2011-05-24 삼성전기주식회사 기판의 회로패턴 결함 검사장치 및 검사방법

Also Published As

Publication number Publication date
JPH10282179A (ja) 1998-10-23

Similar Documents

Publication Publication Date Title
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
US20060021453A1 (en) Embedded strain gauge in printed circuit boards
JPH1164425A (ja) 電子部品における導通検査方法及び装置
JP3191205B2 (ja) プリント基板の検査装置
JPS612338A (ja) 検査装置
JPS62269075A (ja) プリント基板検査装置
JP2008028213A (ja) 回路基板及びその検査方法
JPS58172561A (ja) プリント配線板の検査方法並びにチエツカ−治具
JP2006165325A (ja) Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法
JP2814869B2 (ja) 回路基板検査方法および回路基板
JP4131137B2 (ja) インターポーザ基板の導通検査方法
JP2000171512A (ja) プリント配線板の導通検査装置
JP2012122972A (ja) 電気検査用装置、及び配線基板の製造方法
JP3076424B2 (ja) 回路基板検査方法と検査基板並びに回路基板検査装置
JPH0563327A (ja) 検査用ランド付き印刷配線板およびその検査方法
JP3583390B2 (ja) 回路基板の検査装置
JP5495303B2 (ja) 半導体モジュール及び半導体モジュールの検査方法
US20030197514A1 (en) System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate
JP2002299805A (ja) 回路基板と実装位置の検査方法
JP2010093207A (ja) プリント配線板のはんだ接合検査用配線構造
JP3447496B2 (ja) 半導体搭載用配線板
JPH10190181A (ja) プリント基板及びその検査方法
JPH08242052A (ja) プリント配線板
JPH07311242A (ja) インサーキットテスタのテストヘッド部
CN113804095A (zh) 一种便于测试铜厚的电路板及其铜厚测试方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees