JP2810143B2

JP2810143B2 - 厚膜薄膜混成多層配線基板

Info

Publication number: JP2810143B2
Application number: JP1235650A
Authority: JP
Inventors: 英夫有馬; 中横野; 隆史井上; 徳郎斉藤; 秀男戸所; 勝広黒田; 福原　　悟; 玄也松岡; 英孝志儀
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-09-13
Filing date: 1989-09-13
Publication date: 1998-10-15
Anticipated expiration: 2013-10-15
Also published as: JPH03101193A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、多層配線に用いる配線基板及びそれにLSI
を実装したモジュールに係り、特に高密度でしかも製造
歩留及び信頼性の高い厚膜薄膜混成方式の多層配線基板
構成及びそれを用いたモジュールに関する。

〔従来技術〕

従来技術としては、特開昭58−73193号公報、特開昭6
1−22691号公報、特開昭63−190号公報がしられてい
る。

１つのセラミック配線基板上にLSIチップを搭載させ
る技術は、大型コンピュータ等の大規模、高速デジタル
システムの主流をなす実装技術となりつつある。またこ
の技術に用いられる多層配線基板の技術的進歩も著しい
ものがある。

例えば、現在では、グリーンシート法で絶縁層として
セラミックスやガラスセラミックス、配線導体としてタ
ングステンやモリブデンから成る厚膜配線基板を形成し
た後、その上部表面に薄膜法で配線部を形成する厚膜薄
膜混成多層基板の検討が盛んに進められている。この厚
膜薄膜混成多層基板における問題点の１つは、厚膜配線
基板の形成工程における焼結収縮ばらつきが大きくこと
である。これに依り、厚膜配線基板と薄膜配線部との接
合部におけるパターン間に位置ずれが発生し、接続不良
を招来するということである。ちなみに、現状では厚膜
配線基板の中心部からその周辺部までの寸法公差は±0.
5％程度に抑えるのが限度である。したがって、中心部
から周辺部までの距離を50mmとすると、最大±250μｍ
の位置ずれが生じることになる。

このような厚膜配線基板の収縮率のばらつきに起因す
る接続不良という問題を解決するための従来技術の１つ
を第２図に示す。第２図において、アルミナ多層基板
（厚膜配線基板）１はタングステンの焼結体からなるグ
ランド、電源層２及びバイア部（厚膜配線端子）３をそ
の内層に有している。バイア部３はアルミナ絶縁層４の
バイアホールにタングステンペーストを埋め込んで形成
されたものであり、その径は厚膜配線基板１の収縮率の
ばらつきを予め見込んで大径に設定されている。例え
ば、基板寸法が50mmの場合は250μｍ以上となる。ま
た、符号５はポリイミドから成る絶縁層であり、それに
はコーティングされたプレポリマー溶液が熱硬化して完
全にポリイミド化した後、レジストを用いたホトリソグ
ラフィー技術によりバイアホールが形成される。さら
に、このバイアホールと絶縁層６が形成されている。こ
れら絶縁層５と配線６とを交互に形成して薄膜配線部７
が形成され、ている。この厚膜薄膜配線基板では、バイ
ア部３の径を大径（約500μｍ）に設定することによ
り、厚膜配線基板１の収縮率のばらつきによる位置ずれ
を吸収することができ、接続不良を防止することができ
る。

また第３図には、バイア径を150μｍ〜200μｍに保ち
ながら、バイア表面に直径約1mmで膜厚約３μｍ円板状
のパラジウム等のメタルパッド16を形成した例を示す。
この場合は、円板状のメタルパッド16を形成することで
厚膜配線基板10の収縮率のばらつきによる位置ずれを吸
収することができ、接続不良を防止することができる。

〔発明が解決しようとする問題点〕

最近のLSIの高機能・高密度化の進歩は急激であり、
現状でもLSIの端子ピッチは約450μｍ、端子径は約200
μｍのレベルである。この様な高密度化を達成する上で
上部の薄膜回路のみならず、厚膜回路での高密度化が必
須である。しかしながら、上記した従来の基板には以下
の様な欠点がある。即ち、第２図の例では、バイア部３
の径を約0.5mmに拡大し、第３図の例では厚膜基板上の
円板状のメタルパッド径を1mmとバイア径より更に拡大
しているため多層基板の高密度化、及び高歩留化が阻害
されることになる。厚膜回路をの高密度化を進める上で
は、バイア部３の径を約0.5mmに拡大し、第３図の例で
は厚膜基板上の円板状の導体径を1mmとバイア径より更
に拡大することは許されない。これらの寸法を現状維持
か、更には縮小しないことには、基板の高密度化は不可
能である。しかし、前記した内容からもバイア径や円板
状メタルパッドの径を縮小すると、接続不良が増加する
ことは自明である。

〔問題点を解決するための手段〕

本発明の目的は、セラミックまたはガラスセラミック
配線基板、即ち厚膜配線基板の収縮率のばらつきに起因
する接続不良を防止し、且つ高密度な厚膜薄膜混成多層
基板を提供することにある。

この目的達成のために、厚膜配線基板上に薄膜配線回
路を形成する厚膜薄膜混成多層配線基板において、厚膜
配線回路と薄膜配線回路との界面に各回路間の位置ずれ
を吸収し、各端子を電気的に接続するための整合層を設
け、その整合層に形成する導体パッドの一部が、楕円状
または帯状の形状であり、更に、当該一部の導体パッド
が、厚膜基板表面のバイアホール、薄膜回路底面のバイ
アホール、または整合層に形成したバイアホールの内の
少なくとも２個のバイアホールに直接接続し、しかも当
該バイアホールとの直接接続位置が導体パッドの中央で
はなく、端部近傍にある様にした。

上記のようなバイアホールに接続した導体パッドを形
成する上で次のような方法で達成することができる。即
ち、厚膜基板方面のバイアホールの位置を基板端部や
基板中央部のバイアホール等を選定して測定する。各
基板の収縮状態を数種類のパターンに分類する。各パ
ターンに対応した接続導体のマスクを準備しこれを用い
て、接続導体パッドを形成する。これを更に効率良く実
施するため次の様な方法を用いた。（１）厚膜配線端子
の位置及び薄膜配線の位置を基に、電子線描画方式で個
々の基板及び端子毎に対応した接続導体パッドを形成す
る。（２）厚膜配線端子の位置及び薄膜配線の位置を基
に、ドットプリンタ方式の印刷機で個々の基板及び端子
毎に対応した接続導体パッドを形成する。

また、高密度化及び基板歩留を向上する上で、厚膜配
線基板における信号配線のバイアホールの径を150μｍ
とした。

また、光学的または２次電子像からのバイアホール等
の位置検出を容易にするために、厚膜配線基板の薄膜回
路を形成する表面に基板焼成前に３箇所以上の位置検出
マークを形成することにした。また、場合によつては位
置検出マークを厚膜配線基板の薄膜側表面上に露出した
厚膜配線端子で代用することも可能である。

更に高密度配線化を用意に達成するために、主たる接
続導体パッドの形状を楕円状、帯状または平面的な亜鈴
状とし、それらの接続導体パッドの幅を500μｍ以下と
した。

また、接続導体パッドの材料を銀／パラジウム、白
金、銅、アルミニューム、金、ニッケル、クロム、タン
グステン、モリブデンの内から選ばれた少なくとも一種
類以上の金属で形成するようにした。

〔作用〕

従来の様に厚膜のバイアホールの中心とその中心が一
致する円形のパッドを接続導体パッドとした場合には、
整合層で吸収できる位置ずれは、バイアホールのピッチ
の約1/2である。これに対して、当発明のように整合層
に形成する接続導体パッドを、楕円状または帯状の形状
とし、しかもこれと直接接続する複数のバイアホールと
の接続位置が導体パッドの中央ではなく、端部近傍にあ
る様にすることにより、整合層で吸収できる位置ずれ
は、約バイアホールのピッチ分に拡大する。更に、整合
層を単層に限らず、複層とすることにより、バイアホー
ルのピッチと同等以上の位置ずれをも吸収することが可
能となる。この結果、バイアホールや配線の高密度化に
よる基板及びモジュールの高密度化、更には、厚膜回路
と薄膜回路の誤接続の防止により、基板やモジュールの
高信頼度化が可能となる。厚膜基板に形成するバイアホ
ールの径は、そこに流す電流容量によつて決まる。電流
容量が小さい信号配線においては、径は小さくても構わ
ないが、実験の結果、直径は150μｍ以下とすることに
より、導体断線の確立を低減できることが判明した。即
ち、印刷法でバイアホール内に導体ペーストを埋め込む
場合、バイアホール径が150μｍを超えると、バイアホ
ール内に充填されるペースト中に空気を巻き込み易くな
り、このため印刷・乾燥後にバイアホール上面の中央部
が凹み、これは２回印刷することにより、ある程度の改
善は可能であるが、断線が発生し易くなる。

厚膜基板表面に露出した各（厚膜）配線端子部および
その上に形成する薄膜回路の薄膜端子に接続するように
形成した接続導体パッドの形状は主としてバイアホール
形状から決まる。パッドの幅の最大値を500μｍの楕円
状、帯状または平面的な亜鈴状とやや太めで、場合によ
っては、中間部を更に太くしたのは、表面の凹凸が大き
いセラミックス等の厚膜基板の上に直接パッドを形成す
る上で断線防止の効果が高いためである。

厚膜配線基板表面の位置検出マークは、通常のマスク
やスクリーンの位置合わせマークと異なり次の３つの役
目を持っている。即ち、厚膜配線基板の上に重ねる薄
膜回路パターンの位置合わせの指標、厚膜基板の収縮
率分布の定量、を基にして各厚膜導体端子の位置の
検出・推定、である。これらの役目を達成する上で、少
なくとも基板中央部１ヵ所及び周辺部２ヵ所の計３ヵ所
の位置検出マークが必要となる。焼成時の温度分布が均
一でない場合は、基板は複雑な収縮をするため、さらに
多くの位置検出マーク必要となり、場合によっては厚膜
導体端子を位置検出マークとして、その位置検出も必要
となる。接続導体パッドは、一端が厚膜基板の厚膜配線
端子に接続し、他端はその上に薄膜配線端子に接続する
必要がある。これを実現するには、薄膜配線端子の位置
関係は作成した薄膜パターンより既知であり、また厚膜
基板の厚配線端子の位置は、上記位置検出マークにより
検知できる。これを基に、下記の様にして接続導体パッ
ドを形成する。

厚膜配線端子の位置ずれを数種類のパターンに分類
し、各パターンに対応したマスクを準備しこれを用い
て、接続導体パッドを形成する。

厚膜配線端子の位置及び薄膜配線の位置を基に、電子
線描画方式で個々の基板及び端子毎に対応した接続導体
パッドを形成する。

厚膜配線端子の位置及び薄膜配線の位置を基に、ドッ
トプリンタ方式の印刷機で個々の基板及び端子毎に対応
した接続導体パッドを形成する。

また接続導体パッドの材料として、銀／パラジウム、
白金、銅、アルミニューム、金、ニッケル、クロム、タ
ングステン、モリブデンの内から選ばれた少なくとも一
種類以上の金属で形成することにより、厚膜基板の導体
材料として用いられる、銀／パラジウム、白金、銅、タ
ングステン、モリブデン、金、及び、薄膜配線回路の導
体材料として用いられる、銅、金、アルミニュウムと両
立し、長期的な寿命を確保できる（厚膜薄膜）混成多層
配線基板を実現できる。

上記のことは、薄膜層の中での層間の電気的な接続に
対しても適用できる。得に、厚膜基板の収縮率の変動が
大きい場合に一層だけでは、変動をすべて吸収できない
場合には、数層に分けて変動を吸収することができる。

〔実施例〕

（実施例１）以下、第１図に示す実施例により本発明を具体的に説
明する。

第１図はセラミック配線基板10の上に整合層30を介し
て薄膜配線部20を形成し、更にLSI 40を搭載した構造
を説明する図である。

セラミック配線基板10は、５層から成るアルミナ基板
11を備えており、各アルミナ基板11上にタングステンペ
ーストで内層導体12及び表面に位置合わせマーク15が印
刷され、個々のアルミナ基板11が積層された後焼結され
てなるものである。このセラミック配線基板内10には、
バイアホール（別名：貫通スルーホール）13が形成され
ている。このバイアホール13は、各アルミナ基板11を貫
通する様にして明けられたスルーホールにタングステン
ペーストが埋め込まれ、その後焼結されて形成されたも
のである。なお基板10裏面には、そこから露出するバイ
アホール13を覆う様にしてランド14が形成されている。

また、セラミック配線基板10の表面で薄膜回路の底面
には、セラミック配線基板から露出するバイア部13に電
気的に接続する接続導体パッド31が形成されている。こ
の接続導体パッド31の形状は、中央部が円形、それ以外
は両端が半円となった帯状であり、その幅の最大値は30
0μｍである。

なお、基板10の寸法は100mm角であり、バイアホール
は、直径が約100μｍで、約450μｍピツチで形成してあ
る。

接続導体パッド31の形成方法は下記の様に行う。

（１）事前に試作した基板の焼結収縮データを基に、標
準的な焼結・収縮によるセラミック配線基板表面のバイ
アホール13及び位置合わせマーク15の位置関係を明確に
しておく。更に、標準的な焼結・収縮によるセラミック
配線基板表面のバイアホール位置に対応したバイアホー
ルをもつ薄膜回路を設計し、フォトリソグラフィー用の
マスク等を用意しておく。

（２）セラミック多層配線基板10は、従来の厚膜多層配
線・積層技術を用いて作成する。

（３）セラミック多層配線基板10の表面中央部及び周辺
部の計５箇所に配置した位置合わせマーク15の位置を電
子ビームの二次電子像のパターン認識技術を利用して検
出する。位置合わせマークの形状を第４図から第６図迄
に示す。第４図は、回路配線部の中央と四隅に位置合わ
せマークがあることを表している。第５図は、回路配線
部の四隅の代表として、基板左上部の位置合わせマーク
を詳細に示したものである。第６図は、回路配線部の中
央部の位置合わせマークを詳細に示したものである。第
５、６図共に、丸印は厚膜基板表面のバイアホールを表
している。

（４）工程（１）で実施した標準的な焼結・収縮による
セラミック配線基板の位置合わせマーク15の位置と、
（３）の位置検出結果のずれに応じて、計算機を用いた
線形近似法でセラミック配線基板表面のバイアホール位
置を推定する。

（５）この推定したセラミック配線基板表面のバイアホ
ール位置とこれに電気的に接続する薄膜回路のバイアホ
ールの平面的位置関係を計算し、各対応するセラミック
基板と薄膜回路のバイアホールの中心を結ぶ仮想直線を
引き、この仮想直線から150μｍ離れた位置に仮想曲線
を引く。

（６）この仮想曲線を外形とする接続導体パッドとなる
銅膜を形成する。成膜の方法としては、スパッタ法で
膜厚約２μｍの銅膜を形成する、銅膜の上に電子ビー
ムに感度を持ち、電子ビームの照射により重合・硬化
し、その後の現像操作により溶解しないというネガタイ
プのレジスト樹脂を塗布する、接続導体パッド31とな
るべき銅導体の上のレジスト樹脂上に電子ビームを選択
的に照射する、現像・リンス操作により、電子ビーム
の照射しないレジスト樹脂を除去する、硝酸等の銅の
エッチング液を用いて、レジスト樹脂で被覆されていな
い銅を除去する、銅膜の上に被覆しているレジスト樹
脂を除去する。

（７）残った銅膜を熱処理して緻密で強固にセラミック
基板に接着した接続導体パッド31を形成する。

（８）整合層30の上に形成する薄膜回路20は、絶縁層21
としてポリイミド樹脂、導体22として、銅を用いて通常
の薄膜技術を用いて４層の薄膜回路を形成する。この結
果、厚膜薄膜混成多層配線基板ができあがる。

第７図から第16図迄に、厚膜基板表面のバイアホール
及び薄膜回路の形成工程の概略を示す。即ち、第７、８
図は厚膜基板表面のバイアホールを示す。第７図は平面
図、第８図はバイアホール部の断面図である。第９、10
図は厚膜基板の上に整合層を形成した図である。バイア
ホールの上に帯状の接続導体パッドが形成されており、
第９図は平面図、第10図は断面図を示す。第11、12図は
整合層の上に薄膜回路の絶縁層と絶縁層をパターニング
する際に使用するアルミニュウム層を形成した図であ
る。第11図は平面図、第12図は断面図を示す。第13、14
図は薄膜回路の絶縁層のバイアホール部にドライエッチ
でスルーホールを開けた、上のアルミニュウム膜を除去
した図である。第13図は平面図、第14図は断面図を示
す。第15、16図は薄膜回路において、絶縁層のバイアホ
ール及び配線を形成した図である。第15図は平面図、第
16図は断面図を示す。

（９）また、厚膜薄膜混成多層基板の薄膜回路最上部に
形成されたパッド23上に、LSI 40を錫、鉛から成る半田
を使用して接続することによりモジュールを完成させ
る。

（実施例２）実施例１と同様にグリーンシート方式を用いて外形10
0mm角で３層のアルミナ基板を形成した。基板最上層に
はタングステン導体から成る直径70μｍのバイアホール
が約450μｍピツチで形成してある。

接続導体パッドの形成方法は、実施例１と同様であ
る。但し、導体パッド形状は中央部の円以外は平面的な
亜鈴状であり、導体パツドの最大幅は150μｍである。
薄膜回路は２層であり、基板全体は、層数は異なるがほ
ぼ第１図と同様である。

（実施例３）導体としてモリブデンを使用し、実施例１と同様なグ
リーンシート方式を採用して外形70mm角で３層のアルミ
ナ基板を形成した。基板最上層にはモリブデン導体から
成る直径150μｍのバイアホールが約450μｍピツチで形
成してある。基板表面の位置検出マークは、基板中央と
両端の計３個所とした。接続導体パッド形状は幅の最大
値が500μｍの楕円状である。製造プロセスは、実施例
１と同様である。整合層部の概略図を第17、18図に示
す。第17図は平面図、第18図は断面図である。

（実施例４）実施例１と同様にグリーンシート方式を用いて外形10
0mm角で５層のムライト基板を形成した。基板最上層に
はタングステン導体から成る直径70μｍのバイアホール
が約450μｍピツチで形成してある。

接続導体パッドの形成方法は、実施例１と同様であ
る。但し、導体パツドの材質をアルミニュウムとし、そ
の最大幅は150μｍである。また薄膜回路も４層であ
り、導体材料としてアルミニュウムを用いた以外は、実
施例１と同様の製法を用いた。

（実施例５）実施例１と同様にグリーンシート方式を用いて外形15
0mm角で５層のムライト基板を形成した。この基板の信
号配線のバイアホールの径は100μｍである。

接続導体パッド31の形成方法は下記の様に行う。

（１）事前に、試作した基板の接続収縮データを基に算
出した標準の焼結・収縮によるセラミック配線基板表面
のバイアホール13及び位置合わせマーク15の位置関係を
明確にしておく、更に、標準の焼結・収縮によるセラミ
ック配線基板のバイアホール位置に対応して、整合層に
接する薄膜回路のバイアホールを設計し、フォトリソグ
ラフィー用のマスク等を用意しておく。

（３）整合層の接続導体パッドの成膜前に中央部及び周
辺部の計５個所の位置合わせマーク15及び全バイアホー
ルの位置を電子ビームの二次電子像のパターン認識技術
を利用して検出する。

（４）検出した厚膜基板表面の全バイアホールの位置
と、その上に位置合わせマークを基準に重ねる（１）の
薄膜回路の全バイアホールの位置は一般的にはずれてい
る。厚膜基板上に（１）の薄膜回路を重ねたと想定し、
基板のＸ方向（横方向）、Ｙ方向（縦方向）を設定し、
厚膜基板表面のバイアホールの中心を通る仮想線をＸ方
向に引き、このバイアホールに接続する薄膜回路底面の
バイアホールの中心を通る仮想線をＹ方向に引き、各
Ｘ、Ｙの仮想線の交差点の位置を全バイアホール毎に計
算機を用いて決定する。

（５）厚膜基板上の各バイアホールの中心位置とこれに
対応した（４）で求めた仮想線の交点を結ぶＸ方向の仮
想線を設定し、このＸ方向仮想線から150μｍ離れた２
本の平行線及びこれと直行し、Ｘ方向仮想線の両側に15
0μｍ外挿した点を通る平行線で囲まれた矩形を決め
る。

（６）（５）で求めた矩形体を銅材料を用いて厚膜基板
上に形成する。これが接続導体パツドとなる。導体パツ
ドの形成方法は、実施例１と同一である。

（７）接続導体パッドを含む厚膜基板上にポリイミド樹
脂を塗布・焼成して、膜厚５μｍの絶縁層を形成する。

（８）（７）の絶縁層の上全面に蒸着法を用いて、膜厚
約１μｍのアルミニュウム膜を形成する。

（９）アルミニュム膜上全面に電子ビームに感度を持つ
ネガタイプのレジスト樹脂を塗布し硬化させる。

（10）硬化したレジスト樹脂において、Ｘ、Ｙの仮想線
の交点を中心とした直径100μｍの円以外の部分に電子
ビームを選択的に照射する。

（11）現像・リンス操作により、電子ビームの照射され
ないレジスト樹脂を除去する。

（12）リン酸、硝酸等から成るエッチング液を用いて、
レジストで被覆されていない部分のアルミニュウム膜を
除去する。

（13）レジストの剥離液を用いて、アルミニュウム膜の
上に被覆しているレジスト樹脂を除去する。

（14）酸素ガスを用いた指向性ドライエッチング技術
で、アルミニュウム膜で被覆されていないポリイミド樹
脂膜を除去する。

（15）（12）のエッチング液を用いて、ポリイミド樹脂
上のアルミニュウム膜を除去する。

（16）無電解銅めつきにより、ドライエッチで除去され
たポリイミド樹脂膜の穴に銅のバイアホールを形成す
る。

（17）銅のバイアホールが形成されたポリイミド樹脂膜
の上に銅を２μｍスパッタ技術で形成する。

（18）銅膜の上全面に電子ビームに感度を持つネガタイ
プのレジスト樹脂を塗布して硬化させる。

（19）薄膜回路底面各バイアホールの中心位置とこれに
対応した（４）で求めた仮想線の交点を結ぶＹ方向の仮
想線を設定し、このＹ方向仮想線から150μｍ離れた２
本の平行線及びこれと直行し、Ｙ方向仮想線の両側に15
0μｍ外挿した点を通る平行線で囲まれた矩形を決め
る。

（20）前記と同様に、電子ビームの選択照射、現像・リ
ンス、及び銅のエッチング等により、（19）で求めた矩
形の接続導体パツドをポリイミド樹脂膜上に形成する。

（21）その上に形成する薄膜回路20は、絶縁層21として
ポリイミド樹脂、導体22として、銅を用いて通常の薄膜
技術を用いて形成する。この様にして、厚膜薄膜混成多
層配線基板を作成する。

整合層近傍の状況を第19、20図に示す。第19図は平面
図、第20図は断面図である。

（22）また、厚膜薄膜混成多層基板の薄膜回路最上部に
形成されたパッド23には、LSI 40を半田等を使用して
接続することによりモジュールを完成させる。

（実施例６）実施例１と同様に外形100mm角で５層の厚膜回路基板
上に整合層１層、更にその上に４層の薄膜回路を作成し
た。基板の製法として実施例１と異なるのは厚膜基板表
面の位置検出マークの検出方法である。即ち、２次元の
座標測定台の上に厚膜基板をセツトし、光学顕微鏡を介
してTVモニタ上のパターンから自動的に位置検出マーク
の座標を検出する方法である。この位置検出マークの座
標を計算機に入力し、これを基に接合層の接続導体パッ
ドを形成する方法は、実施例１と同じである。

（実施例７）実施例３と同様に外形70mm角で５層の厚膜回路基板上
に整合層１層、更にその上に４層の薄膜回路を作成し
た。基板の製法として実施例３と異なるのは、厚膜基板
表面の位置検出マークの検出方法及び整合層の接続導体
パッド形成法の２点である。即ち、厚膜基板表面の位置
検出マークの検出には、実施例６と同様２次元の座標測
定台の上に厚膜基板をセツトし、光学顕微鏡を介してTV
モニタ上のパターンから自動的に位置検出マークの座標
を検出する方法である。この位置検出マークの座標を計
算機に入力し、これを基に接合層の接続導体パッドを形
成する方法は、実施例１と同じである。また、整合層の
接続導体パッドは、ドットプリンタを用いた厚膜印刷法
で形成した。導体材料としては銀／パラジウムを用い、
導体パツドの形状は実施例３と同様に楕円状あり、幅の
最大値は500μｍである。

〔発明の効果〕

本実施例の構造をとることにより、以下を様な効果が
ある。

第１に、接続導体の形成を、各セラミツクスまたはガ
ラスセラミックス基板の収縮率ばらつきが生じても、そ
の上部に形成する薄膜回路との接続位置を考慮して接続
導体パッドをパターニングすることにより、従来生じて
いたセラミックスまたはガラスセラミックス回路とその
上に形成する薄膜回路との接続不良を防止できることで
ある。

第２図に、接続導体の形状が、従来では直径1000μｍ
もしていたものを、この幅を500μｍ以下としたことに
より、導体配線の高密度化更には基板及びモジュールの
高密度実装を可能にした。

【図面の簡単な説明】

第１図は、セラミック配線基板、整合層、薄膜回路、及
びLSIから成る厚膜薄膜混成多層基板・モジュールを示
す図、第２図は、従来の厚膜薄膜混成多層基板の一例を
示す図、第３図は、従来の厚膜薄膜混成多層基板の一例
を示す図、第４図は、製作した厚膜基板上の位置合わせ
マークを示す図第５図は、第４図中の四隅左上の位置合
わせマークの拡大図を示す図、第６図は、第４図中の中
央の位置合わせマークの拡大図を示す図、第７図は、実
施例１での厚膜基板表面の平面図を示す図、第８図は、
実施例１での厚膜基板表面の断面図を示す図、第９図
は、実施例１での厚膜基板表面に整合層を形成した時の
平面図を示す図、第10図は、実施例１での厚膜基板表面
に整合層を形成した時の断面図を示す図、第11図は、実
施例１での整合層表面に絶縁層及びパターニング用のア
ルミニュウム膜を形成した時の平面図を示す図、第12図
は、実施例１での整合層表面に絶縁層及びパターニング
用のアルミニュウム膜を形成した時の断面図を示す図、
第13図は、実施例１での薄膜回路の絶縁層にスルーホー
ルを加工した時の平面図を示す図、第14図は、実施例１
での薄膜回路の絶縁層にスルーホールを加工した時の断
面図を示す図、第15図は、実施例１で、薄膜回路のバイ
アホール及び配線を形成した時の平面図を示す図第16図
は、実施例１で、薄膜回路のバイアホール及び配線を形
成した時の断面図を示す図、第17図は、実施例３で、薄
膜回路のバイアホール及び配線を形成した時の平面図を
示す図、第18図は、実施例３で、薄膜回路のバイアホー
ル及び配線を形成した時の断面図を示す図、第19図は、
実施例５で、薄膜回路のバイアホール及び配線を形成し
た時の平面図を示す図、第20図は、実施例５で、薄膜回
路のバイアホール及び配線を形成した時の断面図を示す
図である。（符号の説明） 10……セラミック配線基板、11……アルミナ基板、12…
…内層導体、13……バイアホール、14……ランド、15…
…位置合わせマーク、20……薄膜回路部、21……絶縁
層、22……薄膜導体、23……半田付け用パッド、30……
整合層、31……接続導体パツド、40……LSI

フロントページの続き (72)発明者斉藤徳郎東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者戸所秀男東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者黒田勝広東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者福原悟東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者松岡玄也東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内 (72)発明者志儀英孝神奈川県秦野市堀山下１番地株式会社日立製作所神奈川工場内 (56)参考文献特開昭58−73193（ＪＰ，Ａ) 特開昭61−22691（ＪＰ，Ａ) 特開昭63−227097（ＪＰ，Ａ) 特開昭62−185351（ＪＰ，Ａ) 特開平３−152339（ＪＰ，Ａ) 実開昭62−140780（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H05K 3/46

Claims

(57)【特許請求の範囲】

【請求項１】厚膜配線基板と薄膜配線基板とからなり、
該厚膜配線基板の回路端子と該薄膜配線基板の回路端子
とを電気的に接続するための整合層を有する厚膜薄膜混
成多層配線基板において、厚膜配線基板表面のバイアホ
ール位置または位置検出マークを電子ビームの２次電
子、反射電子等の信号から検出し、この結果と厚膜回路
に接続する薄膜回路のバイアホールの位置関係から、バ
イアホール間をつなぐ接続導体パッドの位置と形状を決
め、これを電子ビーム描画法を用いて前記接続導体パッ
ドをパターニングし形成したことを特徴とする厚膜薄膜
混成多層配線基板。
【請求項２】厚膜配線基板と薄膜配線基板とからなり、
該厚膜配線基板の回路端子と該薄膜配線基板の回路端子
とを電気的に接続するための整合層を有する厚膜薄膜混
成多層配線基板において、厚膜配線基板表面のバイアホ
ール位置または位置検出マークを光学像から検出し、こ
の結果と厚膜回路に接続する薄膜回路のバイアホールの
位置関係から、バイアホール間をつなぐ接続導体パッド
の位置と形状を決め、これを電子ビーム描画法を用いて
前記接続導体パッドをパターニングし形成したことを特
徴とする厚膜薄膜混成多層配線基板。
【請求項３】厚膜配線基板と薄膜配線基板とからなり、
該厚膜配線基板の回路端子と該薄膜配線基板の回路端子
とを電気的に接続するための整合層を有する厚膜薄膜混
成多層配線基板において、厚膜配線基板表面のバイアホ
ール位置または位置検出マークを光学像から検出し、こ
の結果と厚膜回路に接続する薄膜回路のバイアホールの
位置関係から、バイアホール間をつなぐ接続導体パッド
の位置と形状を求め、これをドットプリンタを用いた印
刷法を用いて前記接続導体パッドをパターニングし形成
したことを特徴とする厚膜薄膜混成多層配線基板。