JPH04252095A - セラミックプリント配線板 - Google Patents

セラミックプリント配線板

Info

Publication number
JPH04252095A
JPH04252095A JP868091A JP868091A JPH04252095A JP H04252095 A JPH04252095 A JP H04252095A JP 868091 A JP868091 A JP 868091A JP 868091 A JP868091 A JP 868091A JP H04252095 A JPH04252095 A JP H04252095A
Authority
JP
Japan
Prior art keywords
insulating film
conductor
connection
electrically connected
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP868091A
Other languages
English (en)
Inventor
Yasuhito Takahashi
康仁 高橋
Sadao Inoue
貞夫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP868091A priority Critical patent/JPH04252095A/ja
Publication of JPH04252095A publication Critical patent/JPH04252095A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミックプリント配線
板に関する。
【0002】図4に示すようにセラミックプリント配線
板1は、セラミック基板本体2と、この表面に形成され
た薄膜配線層体3とよりなり、薄膜配線層体3の絶縁膜
ビア4が、セラミック基板表面の接続用メタルパッド5
を介して、セラミック基板本体2の導体ビア6と電気的
に接続された構成である。
【0003】このセラミックプリント配線板1は、セラ
ミック基板本体2については焼成して製造し、薄膜配線
層体3については薄膜形成技術により形成されたもので
あり、両者の形成技術は異質である。このため、セラミ
ックプリント配線板1は、セラミック基板本体2と薄膜
配線層体3との境面において、電気的接続不良が起き易
くなる。
【0004】そこで、セラミックプリント配線板1にお
いては、絶縁膜ビア4と導体ビア6との電気的接続の信
頼性を向上することが望まれている。
【0005】
【従来の技術】図5(A),(B)は従来のセラミック
プリント配線板10を示す。11はセラミック基板本体
であり、導体ビア12−1〜12−3が形成してある。
【0006】13は薄膜配線層体であり、下面において
上記導体ビア12−1〜12−3と電気的に接続された
接続用メタルパッド14−1〜14−3と、有機絶縁膜
15と、接続用メタルパッド14−1〜14−3と電気
的に接続されて上記絶縁膜15を貫通して形成された絶
縁膜ビア16−1〜16−3と、絶縁膜ビア16−1〜
16−3と一体の配線層17−1〜17−3とよりなる
【0007】接続用メタルパッド14−1〜14−3は
、セラミック基板本体11の焼成時の収縮率のばらつき
を見込んで、導体ビア12−1〜12−3の径d1 の
数倍大きい径d2 の大きさとしてある。これにより、
セラミック基板本体11の収縮率のばらつき如何に関係
なく、各接続用メタルパッド14−1〜14−3は、対
応する導体ビア12−1〜12−3を拾い、対応する導
体ビア12−1〜12−3と電気的に接続される。
【0008】絶縁膜ビア16−1〜16−3は、対応す
る接続用メタルパッド14−1〜14−3の中心に形成
してあり、各接続用メタルパッド14−1〜14−3と
電気的に接続してある。
【0009】
【発明が解決しようとする課題】上記のように、導体ビ
ア12−1〜12−3と絶縁膜ビア16−1〜16−3
とは、共に同じ接続用メタルパッド14−1〜14−3
に対向して形成してあるため、例えば導体ビア12−2
と絶縁膜ビア16−2のように、一致することがある。
【0010】一致すると、以下に述べる問題が起きる危
険性がある。セラミックの原料であるグリーンシートと
、導体ビアの原料である銅ペーストとは焼成時の挙動に
違いがあるため、図6に拡大して示すように、導体ビア
12−2とセラミック基板本体11との間に隙間20が
でき、この隙間20内に処理液21が残留することがあ
る。
【0011】この場合には、残留した処理液21が接続
用メタルパッド14−2に作用してこれを溶解し、更に
はこの真上に形成された絶縁膜ビア16−2に作用して
、絶縁膜ビア16−2を溶解してしまう。
【0012】22は、接続用メタルパッド14−1のう
ち溶解されて欠落した部分を示す。23は絶縁層ビア1
6−2のうち溶解されて欠落した部分を示す。
【0013】このような状態が起きると、最悪の場合に
は、導体ビア12−2と絶縁膜ビア16−2との電気的
接続が不良となってしまう。
【0014】また、これとは逆に、絶縁膜ビア16−2
の形成に使用した処理液の影響が、導体ビア12−2に
まで及び、同様に電気的接続不良を起こしてしまう。
【0015】本発明は、導体ビアと絶縁膜ビアとの接続
の信頼性の向上を図ることを可能としたセラミックプリ
ント配線板を提供することを目的とする。
【0016】
【課題を解決するための手段】請求項1の発明は、導体
ビアを有するセラミック基板本体と、該セラミック基板
本体の表面の接続用メタルパッドと絶縁膜ビアを有し、
上記セラミック基板本体の表面に形成された薄膜配線層
体とよりなり、上記導体ビアと上記絶縁膜ビアとが上記
接続用メタルパッドを介して電気的に接続された構成の
セラミックプリント配線板において、上記接続用メタル
パッドを、上記セラミック基板本体の収縮率のばらつき
を見込んだ大きさを有して、前記導体ビアと電気的に接
続される導体ビア接続用パッド部と、該導体ビア接続用
パッド部より延出して形成してあり、前記絶縁膜ビアが
電気的に接続される絶縁膜ビア接続用パッド部とよりな
る構成とし、前記導体ビアが上記導体ビア接続用パッド
部と電気的に接続され、前記絶縁膜ビアが上記絶縁膜ビ
ア接続用パッド部と電気的に接続された構成としたもの
である。
【0017】請求項2の発明は、請求項1の接続用メタ
ルパッドを、上記絶縁膜ビア接続用パッド部が上記導体
ビア接続用パッド部に隣接して配された形状としたもの
である。
【0018】
【作用】請求項1の発明において、絶縁膜ビア接続用パ
ッド部を導体ビア接続用パッド部とは別個に設けた構成
は、導体ビアと絶縁膜ビアとを必ずその位置を食い違わ
せる。
【0019】請求項2の発明において、絶縁膜ビア接続
用パッド部を、導体ビア接続用パッド部に隣接させる構
成は、接続用メタルパッドが大きくなることを制限する
【0020】
【実施例】図1(A),(B)は、本発明の一実施例に
なるセラミックプリント配線板30を示す。図中、図5
(A),(B)に示す構成部分と対応する部分には同一
符号を付す。
【0021】31−1〜31−3は接続用メタルパッド
であり、導体ビア接続用パッド部31−1a 〜31−
3a と、これに隣接した絶縁膜ビア接続用パッド部3
1−1b 〜31−3b とよりなる構成である。
【0022】32は薄膜絶縁層体である。この薄膜絶縁
層体32は、上記の接続用メタルパッド31−1〜31
−3と、有機絶縁膜33と、この絶縁膜33を貫通して
形成された絶縁膜ビア34−1〜34−3と、絶縁膜ビ
ア34−1〜34−3と一体の配線層35−1〜35−
3とよりなる。
【0023】接続用メタルパッド31−1〜31−3の
うち導体ビア接続用パッド部31−1a 〜31−3a
 は、従来例における接続用メタルパッド14−1〜1
4−3と同様にセラミック基板本体11の焼成時の収縮
率のばらつきを見込んで、導体ビア12−1〜12−3
の径d1 の数倍大きい径d10の大きさとしてある。
【0024】これにより、セラミック基板本体11の収
縮率のばらつきの如何に関係なく、各接続用パッド部3
1−1a 〜31−3a は、対応する導体ビア12−
1〜12−3を拾い、対応する導体ビア12−1〜12
−3と電気的に接続された状態でセラミック基板本体1
1の表面に形成される。
【0025】焼成した後はセラミック基板本体11は収
縮せず、接続用メタルパッド31−1〜31−3の位置
、即ち、絶縁膜ビア接続用パッド部31−1b 〜31
−3b の位置は、精度良く定まっている。従って絶縁
膜ビア34−1〜34−3の接続用メタルパッド31−
1〜31−3に対する形成位置を精度良く定めることは
可能である。
【0026】絶縁膜ビア34−1〜34−3は、接続用
メタルパッド31−1〜31−3のうち、導体ビア接続
用パッド部31−1a 〜31−3a ではなく、これ
より延出して一辺がaの矩形状に形成してある絶縁膜ビ
ア接続用パッド部31−1b 〜31−3b の部位に
、これと電気的に接続されて形成してある。
【0027】これにより、絶縁膜ビア34−1〜34−
3は、夫々接続用メタルパッド31−1〜31−3のう
ちの絶縁膜ビア接続用パッド部31−1b 〜31−3
b ,次いで導体ビア接続用パッド部31−1a 〜3
1−3a を介して、導体ビア12−1〜12−3と電
気的に接続されている。
【0028】また、絶縁膜ビア34−1は導体ビア12
−1に対して寸法e1 ずれている。絶縁膜ビア34−
2は導体ビア12−2に対して寸法e2 ,絶縁膜ビア
34−3は導体ビア12−3に対して寸法e3 ずれて
いる。
【0029】このように、全部の絶縁膜34−1〜34
−3が、対応する導体ビア12−1〜12−3に対して
必ずずれている。
【0030】このため、例えば導体ビア12−2と絶縁
膜ビア34−2とについてみるに、図2に拡大して示す
ように、図6に示す場合と同様に導体ビア12−2とセ
ラミック本体11との間に隙間20が出来て、この隙間
20内に処理液21が残留している場合でも、この処理
液の影響は接続用メタルパッド31−2のうち導体ビア
接続用パッド部31−2a に及ぶにとどまり、絶縁膜
接続用パッド部31−2b ,更には絶縁膜ビア34−
2には全く及ばない。
【0031】従って、絶縁膜ビア34−2は正常に形成
され、且つ全く溶解されず、絶縁膜ビア34−2と導体
ビア12−2とは信頼性良く電気的に接続される。
【0032】また、絶縁膜ビア34−2の形成時に残留
した処理液の影響は、及んだとしても図3に示すように
絶縁膜ビア接続用パッド部31−2b が限度であり、
導体ビア接続用パッド部31−2a ,ましてや導体ビ
ア12−2には及ばない。
【0033】このことによっても、絶縁膜ビア34−2
と導体ビア12−2とは信頼性良く電気的に接続される
【0034】図2中、37は導体ビア接続用パッド部3
1−2a のうちの欠落した部分を示し、図3中、38
は絶縁膜ビア接続用パッド部31−2b のうちの欠落
した部分を示す。
【0035】また、図1(A)に示すように、絶縁膜ビ
ア接続用パッド部31−1b 〜31−3b は夫々導
体ビア接続用パッド部31−1a 〜31−3a に隣
接して形成してあり、接続用メタルパッド31−1〜3
1−3の配設密度を損ねることはなく、接続用メタルパ
ッド31−1〜31−3は高密度に配置してある。
【0036】なお、図1(A)中、d1 は例えば0.
08mm,d10は例えば0.55mm,aは例えば0
.1 mmである。
【0037】
【発明の効果】以上説明した様に、請求項1の発明によ
れば、導体ビアと絶縁膜ビアとが必ずずれることになり
、導体ビアの影響が絶縁膜ビアに及ぶこと及び絶縁膜ビ
アの影響が導体ビアに及ぶことを確実に防止することが
出来、導体ビアと絶縁膜ビアとの電気的接続の信頼性を
向上させることが出来る。
【0038】請求項2の発明によれば、接続用メタルパ
ッドを高密度に配置することが妨げられず、配線の高密
度化が損なわれることを防止出来る。
【図面の簡単な説明】
【図1】本発明のセラミックプリント配線板の一実施例
であり、(A)は接続用メタルパッド形成後の平面図、
(B)は薄膜配線層体形成後の断面図である。
【図2】図1中、一の導体ビアの欠落の影響を示す図で
ある。
【図3】図1中、一の絶縁膜ビアの欠落の影響を示す図
である。
【図4】セラミックプリント配線板の基本的な構成を分
解して示す図である。
【図5】従来のセラミックプリント配線板の1例であり
、(A)は接続用メタルパッド形成後の平面図、(B)
は薄膜配線層体形成後の断面図である。
【図6】図5中、導体ビアの欠落が絶縁膜ビアに及ぶこ
とを示す図である。
【符号の説明】
11  セラミック基板本体 12−1〜12−3  導体ビア 30  セラミックプリント配線板 31−1〜31−3  接続用メタルパッド31−1a
 〜31−3a   導体ビア接続用パッド部31−1
b 〜31−3b   絶縁膜ビア接続用パッド部32
  薄膜配線層体 33  有機絶縁膜 34−1〜34−3    絶縁膜ビア35−1〜35
−3    配線層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  導体ビア(12−2)を有するセラミ
    ック基板本体(11)と、該セラミック基板本体の表面
    の接続用メタルパッド(31−2)と絶縁膜ビア(34
    −2)を有し、上記セラミック基板本体の表面に形成さ
    れた薄膜配線層体(32)とよりなり、上記導体ビア(
    12−2)と上記絶縁膜ビア(34−2)とが上記接続
    用メタルパッド(31−2)を介して電気的に接続され
    た構成のセラミックプリント配線板において、上記接続
    用メタルパッド(31−2)を、上記セラミック基板本
    体の収縮率のばらつきを見込んだ大きさを有して、前記
    導体ビア(12−2)と電気的に接続される導体ビア接
    続用パッド部(31−2a )と、該導体ビア接続用パ
    ッド部(31−2a )より延出して形成してあり、前
    記絶縁膜ビア(34−2)が電気的に接続される絶縁膜
    ビア接続用パッド部(31−2b )とよりなる構成と
    し、前記導体ビア(12−2)が上記導体ビア接続用パ
    ッド部(31−2a )と電気的に接続され、前記絶縁
    膜ビア(34−2)が上記絶縁膜ビア接続用パッド部(
    31−2b )と電気的に接続された構成のセラミック
    プリント配線板。
  2. 【請求項2】  請求項1の接続用メタルパッドを、上
    記絶縁膜ビア接続用パッド部(31−2b )が上記導
    体ビア接続用パッド部(31−2a )に隣接して配さ
    れた形状としたことを特徴とするセラミックプリント配
    線板。
JP868091A 1991-01-28 1991-01-28 セラミックプリント配線板 Pending JPH04252095A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP868091A JPH04252095A (ja) 1991-01-28 1991-01-28 セラミックプリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP868091A JPH04252095A (ja) 1991-01-28 1991-01-28 セラミックプリント配線板

Publications (1)

Publication Number Publication Date
JPH04252095A true JPH04252095A (ja) 1992-09-08

Family

ID=11699643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP868091A Pending JPH04252095A (ja) 1991-01-28 1991-01-28 セラミックプリント配線板

Country Status (1)

Country Link
JP (1) JPH04252095A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211897A (ja) * 1984-04-05 1985-10-24 日本電気株式会社 多層配線基板
JPH03101193A (ja) * 1989-09-13 1991-04-25 Hitachi Ltd 厚膜薄膜混成多層配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211897A (ja) * 1984-04-05 1985-10-24 日本電気株式会社 多層配線基板
JPH03101193A (ja) * 1989-09-13 1991-04-25 Hitachi Ltd 厚膜薄膜混成多層配線基板

Similar Documents

Publication Publication Date Title
US6548766B2 (en) Printed wiring board for attachment to a socket connector, having recesses and conductive tabs
CN101160016A (zh) 布线电路基板
JPS6318697A (ja) 多層配線基板
JPH04252095A (ja) セラミックプリント配線板
JPS63141388A (ja) 厚膜回路基板の製造方法
JP2007073655A (ja) チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法
JPH01171296A (ja) 印刷多層回路基板の接続方法
JP2000067972A (ja) 電気コネクタ
JPS60117796A (ja) 多層配線基板及びその製造方法
JPH08242053A (ja) プリント配線板
JP2002016330A (ja) 部品実装用基板およびその製造方法
JPH07273447A (ja) セラミック回路基板及びその製造方法
US20070178226A1 (en) Printed circuit board
JPS6149491A (ja) セラミツク多層配線基板
JPH03185788A (ja) 電気回路形成方法
JPH11261226A (ja) セラミック多層配線基板
JPS62208691A (ja) 両面実装型混成集積回路
JPH05135834A (ja) 基板間接続コネクタ
JPH02102594A (ja) 混成集積回路基板
JPH03151655A (ja) 集積回路用パッケージの絶縁基板の製造方法
JPH05136285A (ja) セラミツク多層基板
JPH11135951A (ja) 多層配線基板
JPH07245454A (ja) 接点基板
JPS6388889A (ja) 両面印刷基板およびその製造法
JPH06334316A (ja) チップ部品搭載用回路基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960227