KR20050077270A - 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법 - Google Patents

상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20050077270A
KR20050077270A KR1020050006928A KR20050006928A KR20050077270A KR 20050077270 A KR20050077270 A KR 20050077270A KR 1020050006928 A KR1020050006928 A KR 1020050006928A KR 20050006928 A KR20050006928 A KR 20050006928A KR 20050077270 A KR20050077270 A KR 20050077270A
Authority
KR
South Korea
Prior art keywords
layer
base plate
conductive layer
conductive
semiconductor structure
Prior art date
Application number
KR1020050006928A
Other languages
English (en)
Other versions
KR100595889B1 (ko
Inventor
조벳토히로야스
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20050077270A publication Critical patent/KR20050077270A/ko
Application granted granted Critical
Publication of KR100595889B1 publication Critical patent/KR100595889B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치에 관한 것이며, 또한 상세하게는 상하도전층의 도통부를 갖는 반도체장치 및 그 제조 방법에 관한 것으로서,
반도체장치는 베이스판(1)과, 상기 베이스판(1)에 지지된 적어도 1층의 제 1 도전층(2, 24)과, 상기 베이스판(1)상에 설치되고, 또한 반도체기판(5) 및 해당 반도체기판(5)상에 설치된 복수의 외부접속용 전극(6, 13)을 갖는 반도체구성체(4)와, 상기 반도체구성체(4)의 주위에 있어서의 상기 베이스판(1)상에 설치된 절연층(15)과, 상기 반도체구성체(4) 및 상기 절연층(15)상에 상기 반도체구성체(4)의 외부접속용 전극(6, 13)에 접속되어 설치된 제 2 도전층(19)과, 상기 절연막(15) 및 상기 베이스판(1)의 측면에 설치되며, 상기 제 1 도전층(2, 24)과 상기 제 2 도전층(19)을 전기적으로 접속하는 상하도통부(27)를 갖는 것을 특징으로 한다.

Description

상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE HAVING CONDUCTING PORTION OF UPPER AND LOWER CONDUCTIVE LAYERS, AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체장치에 관한 것이고, 또한 상세하게는 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법에 관한 것이다.
특개 2003-298005호 공보에 개시된 종래의 반도체장치는 실리콘기판의 사이즈외에도 외부접속용 접속단자로서의 땜납볼을 구비하기 때문에, 상면에 복수의 접속패드를 갖는 실리콘기판을 베이스판의 상면에 설치하고, 실리콘기판의 주위에 있어서의 베이스판의 상면에 절연층을 설치하며, 실리콘기판 및 절연층의 상면에 상층절연막을 설치하고, 상층절연막의 상면에 상층배선을 실리콘기판의 접속패드에 접속시켜서 설치하며, 상층 배선의 접속패드부를 제외하는 부분을 오버코트막으로 덮고, 상층배선의 접속패드부상에 땜납볼을 설치한 구성을 갖는다.
그런데 상기 종래의 반도체장치에서는 실리콘기판 및 절연층의 상면측에만 상층배선을 설치하고 있는데, 공간의 유효이용을 꾀하기 위해 베이스판의 상면 또는 하면에 배선을 설치하고, 해당 배선의 일부와 상층배선의 일부를 절연층 및 베이스판에 설치한 스루홀 내에 설치한 상하도통부를 통하여 접속하는 것이 생각되어진다. 그러나 이와 같이 한 경우에는, 절연층 및 베이스판에 설치한 스루홀 내에 설치한 상하도통부의 외측에 절연층 및 베이스판이 존재하게 되기 때문에 반도체장치가 필요이상으로 대형화해 버린다.
그래서 본 발명은 상하도통부를 갖고도 소형화할 수 있는 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 따르면,
베이스판(1)과, 상기 베이스판(1)에 지지된 적어도 1층의 제 1 도전층(2, 24)과, 상기 베이스판(1)상에 설치되고, 또한 반도체기판(5) 및 해당 반도체기판(5)상에 설치된 복수의 외부접속용 전극(6, 13)을 갖는 반도체구성체(4)와, 상기 반도체구성체(4)의 주위에 있어서의 상기 베이스판(1)상에 설치된 절연층(15)과, 상기 반도체구성체(4) 및 상기 절연층(15)상에 상기 반도체구성체(4)의 외부접속용 전극(6, 13)에 접속되어 설치된 제 2 도전층(19)과, 상기 절연층(15) 및 상기 베이스판(1)의 측면에 설치되고, 상기 제 1 도전층(2, 24)과 상기 제 2 도전층(19)을 전기적으로 접속하는 상하도통부(27)를 갖는 것을 특징으로 하는 반도체장치가 제공된다.
또 본 발명에 따르면 제 1 도전층(2, 24)을 갖는 베이스판(1)상에, 각각이 반도체기판(5) 및 해당 반도체기판(5)상에 설치된 복수의 외부접속용 전극(6, 13)을 갖는 복수의 반도체구성체(4)를 상호 이간시켜서 배치하고,
상기 반도체구성체(4)의 주위에 있어서의 상기 베이스판(1)상에 절연층(15)을 형성하며,
상기 반도체구성체(4) 및 상기 절연층(15)상에 적어도 1층의 제 2 도전층(19)을 상기 반도체구성체(4)의 상기 외부접속용 전극(6, 13)에 접속시켜서 형성하고,
적어도 상기 반도체구성체(4)가 1개 포함되도록 상기 베이스판(1)의 상기 절연층(15)에 대응하는 영역에 절단선(41)을 책정하며,
상기 절단선(41)을 포함하고 그 양측의 영역으로 비어져나오며, 또한 상기 제 1 도전층(2, 24)과 상기 제 2 도전층(19)을 전기적으로 접속하는 상하도통부(27)를 형성하고,
상기 절단선(41)을 따라서 상기 절연층(15), 상기 베이스판(1) 및 상기 상하도통부(27)를 절단하여 측면에 상하도통부(27)의 일부를 갖는 반도체장치를 복수개 얻는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
(제 1 실시형태)
도 1은 본 발명의 제 1 실시형태로서의 반도체장치의 단면도를 나타낸다. 이 반도체장치는 유리섬유기재 에폭시수지 등으로 이루어지는 평면사각형상의 베이스판(1)을 구비하고 있다. 베이스판(1)의 상면전체에는 구리박으로 이루어지는 전체패턴의 그라운드층(제 1 도전층)(2)이 설치되어 있다. 그라운드층(2)의 상면전체에는 도전성 접착층(3)이 설치되어 있다.
도전성 접착층(3)의 상면의 소정의 부분에는 베이스판(1)의 사이즈보다도 어느 정도 작은 사이즈의 평면사각형상의 반도체구성체(4)의 하면이 접착되어 있다. 이 경우, 반도체구성체(4)는 후술하는 배선(12), 주상전극(13), 밀봉막(14)을 갖고 있고, 일반적으로는 CSP(chip size package)로 불려지는 것이며, 특히 후술하는 바와 같이 실리콘웨이퍼상에 배선(12), 주상전극(13), 밀봉막(14)을 형성한 후, 다이싱에 의해 개개의 반도체구성체(4)를 얻는 방법을 채용하고 있기 때문에, 특히 웨이퍼레벨 CSP(W-CSP)이라고도 일컬어지고 있다. 이하에 반도체구성체(4)의 구성에 대하여 설명한다.
반도체구성체(4)는 실리콘기판(반도체기판)(5)을 구비하고 있다. 실리콘기판(5)의 하면은 도전성 접착층(3)에 접착되어 있다. 따라서 실리콘기판(5)의 하면은 도전성 접착층(3)을 통하여 그라운드층(2)에 전기적으로 접속되어 있다. 실리콘기판(5)의 상면에는 소정의 기능의 집적회로(도시하지 않음)가 설치되고, 상면 주변부에는 알루미늄계 금속 등으로 이루어지는 복수의 접속패드(6)가 집적회로에 접속되어 설치되어 있다. 접속패드(6)의 중앙부를 제외하는 실리콘기판(5)의 상면에는 산화실리콘 등으로 이루어지는 절연막(7)이 설치되고, 접속패드(6)의 중앙부는 절연막(7)에 설치된 개구부(8)를 통하여 노출되어 있다.
절연막(7)의 상면에는 에폭시계 수지나 폴리이미드계 수지 등으로 이루어지는 보호막(9)이 설치되어 있다. 이 경우, 절연막(7)의 개구부(8)에 대응하는 부분에 있어서의 보호막(9)에는 개구부(10)가 설치되어 있다. 보호막(9)의 상면에는 구리 등으로 이루어지는 하지금속층(11)이 설치되어 있다. 하지금속층(11)의 상면전체에는 구리로 이루어지는 배선(12)이 설치되어 있다. 하지금속층(11)을 포함하는 배선(12)의 일단부는 양개구부(8, 10)를 통하여 접속패드(6)에 접속되어 있다.
배선(12)의 접속패드부 상면에는 구리로 이루어지는 주상전극(외부접속용 전극)(13)이 설치되어 있다. 배선(12)을 포함하는 보호막(9)의 상면에는 에폭시계 수지나 폴리이미드계 수지 등으로 이루어지는 밀봉막(14)이 그 상면이 주상전극(13)의 상면과 균일면으로 되도록 설치되어 있다. 이와 같이 W-CSP로 불리어지는 반도체구성체(4)는 실리콘기판(5), 접속패드(6), 절연막(7)을 포함하고, 또한 보호막(9), 배선(12), 주상전극(13), 밀봉막(14)을 포함하여 구성되어 있다.
반도체구성체(4)의 주위에 있어서의 도전성 접착층(3)의 상면에는 사각형틀상의 절연층(15)이 그 상면이 반도체구성체(4)의 상면과 대략 균일면으로 되도록 설치되어 있다. 절연층(15)은 예를 들면 에폭시계 수지 등의 열경화성 수지 또는 이와 같은 열경화성 수지중에 실리커필러(silica filler) 등으로 이루어지는 보강재가 혼입된 것으로 이루어져 있다.
반도체구성체(4) 및 절연층(15)의 상면에는 상층절연막(16)이 그 상면을 평탄하게 되어 설치되어 있다. 상층절연막(16)은 빌드업기판에 이용되는, 통상 빌드업재라 일컬어지는 것이고, 예를 들면 에폭시계 수지 등의 열경화성 수지중에 실리커필러 등으로 이루어지는 보강재가 혼입된 것으로 이루어져 있다.
주상전극(12)의 상면중앙부에 대응하는 부분에 있어서의 상층절연막(16)에는 개구부(17)가 설치되어 있다. 상층절연막(16)의 상면에는 구리 등으로 이루어지는 상층하지금속층(18)이 설치되어 있다. 상층하지금속층(18)의 상면전체에는 구리로 이루어지는 상층배선(제 2 도전층)(19)이 설치되어 있다. 상층하지금속층(18)을 포함하는 상층배선(19)의 일단부는 상층절연막(16)의 개구부(17)를 통하여 주상전극(12)의 상면에 접속되어 있다.
상층배선(19)을 포함하는 상층절연막(16)의 상면에는 솔더레지스트 등으로 이루어지는 상층오버코트막(20)이 설치되어 있다. 상층배선(19)의 접속패드부에 대응하는 부분에 있어서의 상층오버코트막(20)에는 개구부(21)가 설치되어 있다. 개구부(21)내 및 그 위쪽에는 땜납볼(22)이 상층배선(19)의 접속패드부에 접속되어 설치되어 있다. 복수의 땜납볼(22)은 상층오버코트막(20)상에 매트릭스상으로 배치되어 있다.
베이스판(1)의 하면전체에는 구리 등으로 이루어지는 전체 패턴의 하층하지금속층(23)이 설치되어 있다. 하층하지금속층(23)의 하면전체에는 구리로 이루어지는 하층배선(제 1 도전층)(24)이 설치되어 있다. 이 경우, 하층배선(24)은 하층하지금속층(23)의 하면전체에 설치된 전체 패턴이고, 하층그라운드층으로 되어 있다. 하층배선(24)의 하면전체에는 솔더레지스트 등으로 이루어지는 하층오버코트막(25)이 설치되어 있다.
여기에서 도 2는 도 1에 나타내는 반도체장치의 일부를 노치한 저면도를 나타낸다. 베이스판(1), 그라운드층(2), 도전성 접착층(3), 절연층(15) 및 상층절연막(16)의 측면의 소정의 2부분에는 평면 대략 반원형상의 홈(26)이 설치되어 있다. 홈(26)내에는 구리 등으로 이루어지는 하지금속층(27a)과 구리층(27b)으로 이루어지는 상하도통층이 설치되어 있다. 즉, 홈(26)과 하지금속층(27a) 및 구리층(27b)으로 이루어지는 상하도통층에 의해 상하도통부(27)가 구성되어 있다. 상하도통부(27)의 홈(26)내에는 솔더레지스트 등으로 이루어지는 측면절연막(28)이 설치되어 있다.
그리고 상하도통부(27)는 그라운드층(3), 상층하지금속층(18)을 포함하는 상층배선(19)의 일부 및 하층하지금속층(23)을 포함하는 하층배선(24)에 접속되어 있다. 즉 그라운드층(3) 및 하층그라운드층을 구성하는 하층배선(24)은 상하도통부(27) 및 상층배선(19)의 일부를 통하여 그라운드용의 땜납볼(22) 및 반도체구성체(4)의 그라운드용의 주상전극(13)에 접속되어 있다.
이상과 같이 이 반도체장치에서는 베이스판(1), 절연층(15) 및 상층절연막(16) 등의 측면에 평면 대략 반원형상의 홈(26)을 설치하고, 홈(26)내에 그라운드층(2)과 상층배선(19)의 일부를 접속하기 위한 상하도통부(27)를 설치하고 있기 때문에, 예를 들면 베이스판(1), 절연층(15) 및 상층절연막(16) 등에 설치된 스루홀 내에 상하도통부를 설치하는 경우와 비교하여 상하도통부(27)의 외측에는 베이스판(1), 절연층(15) 및 상층절연막(16) 등이 존재하지 않기 때문에 그 만큼 소형화를 꾀할 수 있다.
그런데 베이스판(1)의 사이즈를 반도체구성체(4)의 사이즈보다도 어느 정도 크게 하고 있는 것은 실리콘기판(5)상의 접속패드(7)의 수의 증가에 따라서 땜납볼(22)의 배치영역을 반도체구성체(4)의 사이즈보다도 어느 정도 크게 하고, 이에 따라 상층배선(19)의 접속패드부(상층오버코트막(20)의 개구부(21) 내의 부분)의 사이즈 및 피치를 주상전극(14)의 사이즈 및 피치보다도 크게 하기 위함이다.
이 때문에 매트릭스상으로 배치된 상층배선(19)의 접속패드부는 반도체구성체(4)에 대응하는 영역만이 아니고, 반도체구성체(4)의 주측면의 외측에 설치된 절연층(15)에 대응하는 영역상에도 배치되어 있다. 즉 매트릭스상으로 배치된 땜납볼(22) 중, 적어도 최외주(最外周)의 땜납볼(22)은 반도체구성체(4)보다도 외측에 위치하는 주위에 배치되어 있다.
다음으로 이 반도체장치의 제조방법의 한 예에 대하여 설명하는데, 우선 반도체구성체(4)의 제조방법의 한 예에 대하여 설명한다. 이 경우, 우선 도 3에 나타내는 바와 같이 웨이퍼상태의 실리콘기판(반도체기판)(5)상에 알루미늄계 금속 등으로 이루어지는 접속패드(6), 산화실리콘 등으로 이루어지는 절연막(7) 및 에폭시계 수지나 폴리이미드계 수지 등으로 이루어지는 보호막(9)이 설치되고, 접속패드(6)의 중앙부가 절연막(7) 및 보호막(9)에 형성된 개구부(8, 10)를 통하여 노출된 것을 준비한다. 상기에 있어서, 웨이퍼상태의 실리콘기판(5)에는 각 반도체구성체가 형성되는 영역에 소정의 기능의 집적회로가 형성되고, 접속패드(6)는 각각 대응하는 영역에 형성된 집적회로에 전기적으로 접속되어 있다.
다음으로 도 4에 나타내는 바와 같이, 양개구부(8, 10)를 통하여 노출된 접속패드(6)의 상면을 포함하는 보호막(9)의 상면전체에 하지금속층(11)을 형성한다. 이 경우 하지금속층(11)은 무전해도금에 의해 형성된 구리층만이어도 좋고, 또 스퍼터에 의해 형성된 구리층만이어도 좋으며, 또한 스퍼터에 의해 형성된 티탄 등의 박막층상에 스퍼터에 의해 구리층을 형성한 것이어도 좋다.
다음으로 하지금속층(11)의 상면에 도금레지스트막(31)을 패턴형성한다. 이 경우, 배선(12)형성영역에 대응하는 부분에 있어서의 도금레지스트막(31)에는 개구부(32)가 형성되어 있다. 다음으로 하지금속층(11)을 도금전류로로서 구리의 전해도금을 실시함으로써 도금레지스트막(31)의 개구부(32) 내의 하지금속층(11)의 상면에 배선(12)을 형성한다. 다음으로 도금레지스트막(31)을 박리한다.
다음으로 도 5에 나타내는 바와 같이, 배선(12)를 포함하는 하지금속층(11)의 상면에 도금레지스트막(33)을 패턴형성한다. 이 경우, 주상전극(13)형성영역에 대응하는 부분에 있어서의 도금레지스트막(33)에는 개구부(34)가 형성되어 있다. 다음으로 하지금속층(11)을 도금전류로로서 구리의 전해도금을 실시함으로써 도금레지스트막(33)의 개구부(34) 내의 배선(12)의 접속패드부 상면에 주상전극(13)을 형성한다. 다음으로 도금레지스트막(33)을 박리하고, 다음으로 배선(12)을 마스크로서 하지금속층(11)의 불필요한 부분을 에칭하여 제거하면, 도 6에 나타내는 바와 같이 배선(12)하에만 하지금속층(11)이 잔존된다.
다음으로 도 7에 나타내는 바와 같이, 스크린인쇄법, 스핀코팅법, 다이코트법 등에 의해 주상전극(13) 및 배선(12)을 포함하는 보호막(9)의 상면전체에 에폭시계 수지나 폴리이미드계 수지 등으로 이루어지는 밀봉막(14)을 그 두께가 주상전극(13)의 높이보다도 두껍게 되도록 형성한다. 따라서 이 상태에서는 주상전극(13)의 상면은 밀봉막(14)에 의해서 덮여져 있다.
다음으로 밀봉막(14) 및 주상전극(13)의 상면측을 적절하게 연마하고, 도 8에 나타내는 바와 같이 주상전극(13)의 상면을 노출시키며, 또한 이 노출된 주상전극(13)의 상면을 포함하는 밀봉막(14)의 상면을 평탄화한다. 여기에서 주상전극(13)의 상면측을 적절하게 연마하는 것은 전해도금에 의해 형성되는 주상전극(13)의 높이에 흐트러짐이 있기 때문에, 이 흐트러짐을 해소하여 주상전극(13)의 높이를 균일하게 하기 위함이다.
다음으로 실리콘기판(5)의 하면을 다이싱테이프(도시하지 않음)로 붙이고, 도 9에 나타내는 다이싱공정을 거친 후에, 다이싱테이프로부터 떼면 도 1에 나타내는 반도체구성체(4)가 복수개 얻어진다.
다음으로 이와 같이 하여 얻어진 반도체구성체(4)를 이용하여, 도 1에 나타내는 반도체장치를 제조하는 경우의 한 예에 대하여 설명한다. 우선 도 10에 나타내는 바와 같이, 도 1에 나타내는 베이스판(1)을 복수매 채취할 수 있는 크기로 한정하는 의미는 아닌데, 평면사각형상의 베이스판(1)을 준비한다. 이 경우 베이스판(1)의 상면전체에는 구리박으로 이루어지는 전체 패턴의 그라운드층(2)이 설치되고, 그 상면전체에는 도전성 접착층(3)이 설치되어 있다. 또한 도 10에 있어서 부호 41로 나타내는 영역은 다이싱라인(절단선)에 대응하는 영역이다.
다음으로 도 11에 나타내는 바와 같이 도전성 접착층(3)의 상면의 소정의 복수 부분에 각각 반도체구성체(4)의 실리콘기판(5)의 하면을 접착한다. 후술하는 바와 같이 베이스판(1)을 다이싱라인에서 절단함으로써 개개의 반도체구성체(4)를 얻기 때문에, 각 반도체구성체(4)는 그 절단위치가 다이싱라인(41)에 일치하는 바와 같은 위치에 고정된다. 다음으로 반도체구성체(4)의 주위에 있어서의 도전성 접착층(3)의 상면에, 예를 들면 스크린인쇄법이나 스핀코팅법 등에 의해 절연층형성용층(15a)을 형성한다. 절연층형성용층(15a)은 예를 들면 에폭시계 수지 등의 열경화성 수지, 또는 이와 같은 열경화성수지 중에 실리커필러 등으로 이루어지는 보강재가 혼입된 것이다.
다음으로 반도체구성체(4) 및 절연층형성용층(15a)의 상면에 상층절연막형성용 시트(16a)를 배치한다. 상층절연막형성용 시트(16a)는 한정하는 의미는 아닌데, 시트상의 빌드업재가 바람직하고, 이 빌드업재로서는 에폭시계 수지 등의 열경화성수지 중에 실리커필러를 혼입시키며, 열경화성 수지를 반경화상태로 한 것이 있다. 또한 상층절연막형성용 시트(16a)로서 유리섬유에 에폭시계 수지 등의 열경화성 수지를 합침시키고, 열경화성 수지를 반경화상태로 하여 시트상으로 된 프리프래그(prepreg)재, 또는 실리커필러가 혼입되지 않은, 열경화성 수지만으로 이루어지는 시트상의 것을 이용하도록 해도 좋다.
다음으로 도 12에 나타내는 바와 같이, 한쌍의 가열가압판(42, 43)을 이용하여 상하로부터 절연층형성용층(15a) 및 상층절연막형성용 시트(16a)를 가열가압한다. 그러면 반도체구성체(4)의 주위에 있어서의 도전성 접착층(3)의 상면에 절연층(15)이 형성되고, 반도체구성체(4) 및 절연층(15)의 상면에 상층절연막(16)이 형성된다. 이 경우 상층절연막(16)의 상면은 상측의 가열가압판(42)의 하면에 의해서 단단히 눌러지기 때문에 평탄면으로 된다. 따라서 상층절연막(16)의 상면을 평탄화하기 위한 연마공정은 불필요하다.
다음으로 도 13에 나타내는 바와 같이, 레이저빔을 조사하는 레이저가공에 의해 주상전극(13)의 상면중앙부에 대응하는 부분에 있어서의 상층절연막(16)에 개구부(17)를 형성한다. 또 도 13에 나타내는 상태에 있어서의 일부의 저면도인 도 14에도 나타내는 바와 같이 메카니컬드릴을 이용하여 다이싱라인(41) 및 그 양측에 대응하는 영역에 있어서, 상층절연막(16), 절연층(15), 도전성 접착층(3), 그라운드층(2) 및 베이스판(1)의 소정의 부분에 직경이 다이싱라인(41)의 폭보다도 어느 정도 큰 원형상의 관통구멍(26a)을 형성한다. 즉 관통구멍(26a)은 베이스판(1) 및 절연층(15)의 다이싱라인(41)을 포함하고, 또한 그 양측의 영역으로 비어져나오도록 형성된다. 다음으로 필요에 따라서 개구부(17)내 및 관통구멍(26a)내 등에 발생한 에폭시스미어 등을 디스미어처리에 의해 제거한다.
다음으로 도 15에 나타내는 바와 같이, 개구부(17)을 통하여 노출된 주상전극(13)의 상면을 포함하는 상층절연막(16)의 상면전체, 베이스판(1)의 하면전체 및 관통구멍(26a)의 내벽면에 구리의 무전해도금 또는 스퍼터법에 의해 상층하지금속층(18), 하층하지금속층(23) 및 하지금속층(27a)을 형성한다. 다음으로 상층하지금속층(18)의 상면에 도금레지스트막(44)을 패턴형성한다. 이 경우, 상층배선(19)형성영역에 대응하는 부분에 있어서의 도금레지스트막(44)에는 개구부(45)가 형성되어 있다.
다음으로 하지금속층(18, 23, 27a)을 도금전류로로서 구리의 전해도금을 실시함으로써 도금레지스트막(44)의 개구부(45) 내의 상층하지금속층(18)의 상면에 상층배선(19)을 형성하고, 또 하층하지금속층(23)의 하면에 하층배선(24)을 형성하며, 또한 관통구멍(26a)내의 하지금속층(27a)의 표면에 구리층(27b)을 형성한다. 다음으로 도금레지스트막(44)을 박리하고, 계속해서 상층배선(19)을 마스크로서 상층하지금속층(18)의 불필요한 부분을 에칭하여 제거하면 도 16에 나타내는 바와 같이, 상층배선(19)하에만 상층하지금속층(18)이 잔존된다. 또 이 상태에서는 관통구멍(26a)내에 하지금속층(27a) 및 구리층(27b)를 갖는 상하도통부(27)가 형성되어 있다.
다음으로 도 17에 나타내는 바와 같이 스크린인쇄법 등에 의해 상층배선(19)을 포함하는 상층절연막(16)의 상면전체에 솔더레지스트 등으로 이루어지는 상층오버코트막(20)을 형성하고, 또 하층배선(24)의 하면전체에 솔더레지스트 등으로 이루어지는 하층오버코트막(25)을 형성하며, 또한 상하도통부(27)내에 솔더레지스트 등으로 이루어지는 측면절연막(28)을 형성한다. 이 경우 상층배선(19)의 접속패드부에 대응하는 부분에 있어서의 상층오버코트막(20)에는 개구부(21)가 형성되어 있다.
다음으로 개구부(21)내 및 그 위쪽에 땜납볼(22)을 상층배선(19)의 접속패드부에 접속시켜서 형성한다. 다음으로 도 18 및 도 19에 나타내는 바와 같이, 서로 인접하는 반도체구성체(4)간에 있어서의 관통구멍(17)의 표면형상의 대략 중심위치에서 다이싱라인(41)을 따라서 상층오버코트막(20), 상층절연막(16), 절연층(15), 도전성 접착층(3), 그라운드층(2), 베이스판(1), 하층오버코트막(25), 상하도통부(27) 및 측면절연막(28)을 절단하면 도 1에 나타내는 반도체장치가 복수개 얻어진다. 이 경우, 상하도통부(27)의 홈(26)의 내벽면은 베이스판(1) 및 절연막(15)의 측면에 연속하여 형성되어 반도체장치의 주위의 측면을 형성한다.
이상과 같이 상기 제조방법에서는 베이스판(1)상에 복수의 반도체구성체(4)를 배치하고, 복수의 반도체구성체(4)에 대하여 상층배선(24), 하층배선(24), 상하도통부(27) 및 땜납볼(22)의 형성을 일괄하여 실시하고, 그 후에 분단하여 복수개의 반도체장치를 얻고 있기 때문에 제조공정을 간략화할 수 있다. 또 도 12에 나타내는 제조공정 이후에서는 베이스판(1)과 함께 복수의 반도체구성체(4)를 반송할 수 있기 때문에 이에 따라서도 제조공정을 간략화 할 수 있다.
(제 2 실시형태)
도 20은 본 발명의 제 2 실시형태로서의 반도체장치의 단면도를 나타낸다. 이 반도체장치에 있어서 도 1에 나타내는 경우와 다른 점은 하층하지금속층(23)을 포함하는 하층배선(24)을 패터닝하여 통상의 배선으로 하고, 하층배선(24)의 접속패드부에 대응하는 부분에 있어서의 하층오버코트막(25)에 개구부(51)를 설치하고, 하층오버코트막(25)하에 콘덴서나 저항 등으로 이루어지는 칩부품(52)을 하층배선(24)의 접속패드부에 땜납 등으로 이루어지는 도전재(53)를 통하여 접속시켜서 탑재한 점이다. 이 경우 하층배선(24)은 통상의 배선이기 때문에 하층배선(24)의 적어도 일부와 상층배선(19)의 적어도 일부를 접속하기 위한 상하도통부(27)의 본수는 그것에 따른 본수이다.
(제 3 실시형태)
도 21은 본 발명의 제 3 실시형태로서의 반도체장치의 단면도를 나타낸다. 이 반도체장치에 있어서, 도 20에 나타내는 경우와 다른 점은 그라운드층(2) 및 도전성 접착층(3)을 갖지 않고, 반도체구성체(4)의 실리콘기판(5)의 하면을 다이본드(die bonding)재로 이루어지는 접착층(54)을 통하여 베이스판(1)의 상면에 접착한 점이다.
다음으로 이 반도체구성체의 제조방법의 한 예의 일부에 대하여 설명한다. 도 8에 나타내는 공정을 거친 후에 도 21에 나타내는 바와 같이, 실리콘기판(5)의 하면전체에 접착층(54)을 접착한다. 접착층(54)은 에폭시계 수지, 폴리이미드계 수지 등의 다이본드재로 이루어지는 것이며, 가열가압에 의해 반경화한 상태에서 실리콘기판(5)에 고착한다. 다음으로 실리콘기판(5)에 고착된 접착층(54)을 다이싱테이프(도시하지 않음)로 붙이고, 도 22에 나타내는 다이싱공정을 거친 후에 다이싱테이프로부터 떼면 도 23과 같이 실리콘기판(5)의 하면에 접착층(54)을 갖는 반도체구성체(4)가 복수개 얻어진다.
이와 같이 하여 얻어진 반도체구성체(4)에서는 실리콘기판(5)의 하면에 접착층(54)을 갖기 때문에 다이싱공정 후에 각 반도체구성체(4)의 실리콘기판(5)의 하면에 각각 접착층을 설치한다고 한 매우 귀찮은 작업이 불필요하게 된다. 또한 다이싱공정 후에 다이싱테이프로부터 떼는 작업은 다이싱공정 후에 각 반도체구성체(4)의 실리콘기판(5)의 하면에 각각 접착층을 설치하는 작업에 비교하면 매우 간단하다. 그리고 이 반도체구성체(4)를 베이스판(1)상에 배치하는 경우에는 가열가압에 의해 접착층(54)을 본경화시키면 좋다.
(그 외의 실시형태)
또한 상기 실시형태에서는 상하도통부(17)의 관통구멍(26a)을 레이저가공에의해 평면이 원형상으로 형성하고, 원형상의 대략 중심을 통과하는 절단선에서 절단하는 경우에서 설명을 했는데, 관통구멍(26a)의 평면형상은 원형으로 한정하는 것은 아니고, 직사각형, 마름모 또는 부등변다각형으로서도 좋다. 또 관통구멍(26a)의 내벽면에 형성하는 도전층을 도금으로서 형성하는 것으로 했는데, 이것에 한정하지 않고, 도전성페이스트를 충전하도록 해도 좋다.
또한 예를 들면 도 20에서는 상층절연막(16)상에 설치하는 상층배선을 1층으로 하고, 하층절연막(37)하에 설치하는 하층배선을 1층으로 하고 있는데, 이것에 한정하지 않고, 상층절연막(16)상에 설치하는 상층배선을 2층 이상으로 하고, 또 하층절연막(37)하에 설치하는 하층배선을 2층 이상으로 해도 좋다. 또 하층오버코트막(25)하에 탑재되는 전자부품은 칩부품(53)에 한정하지 않고, 예를 들면 베어칩, CSP 등이어도 좋다.
또 상기 실시형태에서는 반도체구성체(4)로서, 외부접속용 전극으로서의 주상전극(13)을 갖는 것으로 했는데, 이것에 한정하지 않고, 주상전극을 갖지 않으며 외부접속용 전극으로서의 접속패드부를 갖는 배선(12)을 갖는 것이어도 좋고, 또 주상전극 및 배선을 갖지 않고, 외부접속용 전극으로서의 접속패드(6)를 갖는 것이어도 좋다.
본 발명에 따르면 반도체구성체의 주위에 있어서의 베이스판상에 설치된 절연층 및 베이판의 측면에 상하도통부를 설치하고 있기 때문에 상하도통부의 외측에 절연층 및 베이스판이 존재하지 않고, 따라서 상하도통부를 갖고도 소형화할 수 있다.
도 1은 본 발명의 제 1 실시형태로서의 반도체장치의 단면도.
도 2는 도 1에 나타내는 반도체장치의 일부를 노치한 저면도.
도 3은 도 1 및 도 2에 나타내는 반도체구성체의 제조시에 당초 준비한 것의 단면도.
도 4는 도 3에 계속되는 공정의 단면도.
도 5는 도 4에 계속되는 공정의 단면도.
도 6은 도 5에 계속되는 공정의 단면도.
도 7은 도 6에 계속되는 공정의 단면도.
도 8은 도 7에 계속되는 공정의 단면도.
도 9는 도 8에 계속되는 공정의 단면도.
도 10은 도 8에 계속되는 공정의 단면도.
도 11은 도 10에 계속되는 공정의 단면도.
도 12는 도 11에 계속되는 공정의 단면도.
도 13은 도 12에 계속되는 공정의 단면도.
도 14는 도 13에 나타내는 상태에 있어서의 일부의 저면도.
도 15는 도 13에 계속되는 공정의 단면도.
도 16은 도 15에 계속되는 공정의 단면도.
도 17은 도 16에 계속되는 공정의 단면도.
도 18은 도 17에 계속되는 공정의 단면도.
도 19는 도 18에 나타내는 상태에 있어서의 일부의 일부를 노치한 저면도.
도 20은 본 발명의 제 2 실시형태로서의 반도체장치의 단면도.
도 21은 본 발명의 제 3 실시형태로서의 반도체장치의 단면도.
도 22는 도 21에 나타내는 반도체장치의 제조시에 소정의 공정의 단면도.
도 23은 도 22에 계속되는 공정의 단면도이다.
※도면의 주요부분에 대한 부호의 설명
1: 베이스판 2: 그라운드층(제 1 도전층)
3: 도전성 접착층 4: 반도체구성체
5: 실리콘기판 6: 접속패드
12: 배선 13: 주상전극
14: 밀봉막 15: 절연층
16: 상층절연막 19: 상층배선(제 2 도전층)
20: 상층오버코트막 22: 땜납볼
24: 하층배선(제 1 도전층) 25: 하층오버코트막
26: 홈 26a: 관통구멍
27: 상하도통부 27a: 하지금속층(상하도통층)
27b: 구리층(상하도통층) 52: 칩부품(전자부품)
53: 도전재

Claims (19)

  1. 베이스판과, 상기 베이스판에 지지된 적어도 1층의 제 1 도전층과, 상기 베이스판상에 설치되고, 또한 반도체기판 및 해당 반도체기판상에 설치된 복수의 외부접속용 전극을 갖는 반도체구성체와, 상기 반도체구성체의 주위에 있어서의 상기 베이스판상에 설치된 절연층과, 상기 반도체구성체 및 상기 절연층상에 상기 반도체구성체의 외부접속용 전극에 접속되어 설치된 제 2 도전층과, 상기 절연막 및 상기 베이스판의 측면에 설치되고, 상기 제 1 도전층과 상기 제 2 도전층을 전기적으로 접속하는 상하도통부를 갖는 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 상하도통부는 상기 절연막 및 상기 베이스판의 측면에 설치된 홈 및 상기 홈 내에 설치된 상하도통층을 갖는 것을 특징으로 하는 반도체장치.
  3. 제 2 항에 있어서,
    상기 홈의 내벽면은 상기 절연막 및 상기 베이스판의 측면에 연속하여 형성되어 있는 것을 특징으로 하는 반도체장치.
  4. 제 2 항에 있어서,
    상기 홈의 내벽면은 평면형상이 반원형인 것을 특징으로 하는 반도체장치.
  5. 제 1 항에 있어서,
    상기 베이스판의 상면에 그라운드층이 상기 상하도통부에 접속되어 설치되어 있는 것을 특징으로 하는 반도체장치.
  6. 제 5 항에 있어서,
    상기 반도체구성체의 반도체기판은 상기 그라운드층에 도전성 접착층을 통하여 접착되어 있는 것을 특징으로 하는 반도체장치.
  7. 제 1 항에 있어서,
    상기 제 2 도전층은 복수층 설치되고, 최상층의 상기 제 2 도전층은 접속패드부를 가지며, 상기 최상층의 제 2 도전층은 상기 접속패드부를 제외하고 상층오버코트막에 의해 덮여져 있는 것을 특징으로 하는 반도체장치.
  8. 제 7 항에 있어서,
    상기 최상층의 제 2 도전층의 상기 접속패드부상에 땜납볼이 설치되어 있는 것을 특징으로 하는 반도체장치.
  9. 제 1 항에 있어서,
    상기 베이스판의 하면에 그라운드층이 상기 상하도통부에 접속되어 설치되어 있는 것을 특징으로 하는 반도체장치.
  10. 제 1 항에 있어서,
    상기 베이스판의 하면에 적어도 1층의 제 1 도전층이 설치되고, 상기 제 1 도전층의 일부는 상기 상하도통부에 접속되어 있는 것을 특징으로 하는 반도체장치.
  11. 제 10 항에 있어서,
    상기 제 1 도전층은 복수층 설치되고, 최상층의 상기 제 1 도전층은 접속패드부를 가지며, 상기 최하층의 제 1 도전층은 상기 접속패드부를 제외하고 하층오버코트막에 의해 덮여져 있는 것을 특징으로 하는 반도체장치.
  12. 제 11 항에 있어서,
    상기 하층오버코트막의 하면에 전자부품이 상기 최하층의 제 1 도전층의 접속패드부에 접속되어 설치되어 있는 것을 특징으로 하는 반도체장치.
  13. 제 1 도전층을 갖는 베이스판상에 각각이 반도체기판 및 해당 반도체기판상에 설치된 복수의 외부접속용 전극을 갖는 복수의 반도체구성체를 상호 이간시켜서 배치하고,
    상기 반도체구성체의 주위에 있어서의 상기 베이스판상에 절연층을 형성하며,
    상기 반도체구성체 및 상기 절연층상에 적어도 1층의 제 2 도전층을 상기 반도체구성체의 상기 외부접속용 전극에 접속시켜서 형성하고,
    적어도 상기 반도체구성체가 1개 포함되도록 상기 베이스판의 상기 절연층에 대응하는 영역에 절단선을 책정하며,
    상기 절단선을 포함하고, 그 양측의 영역으로 비어져나오며, 또한 상기 제 1 도전층과 상기 제 2 도전층을 전기적으로 접속하는 상하도통부를 형성하고,
    상기 절단선을 따라서 상기 절연층, 상기 베이스판 및 상기 상하도통부를 절단하여 측면에 상하도통부의 일부를 갖는 반도체장치를 복수개 얻는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 상하도통부를 형성하는 것은 상기 절연층 및 상기 베이스판을 관통하는 관통구멍을 형성하는 것 및 상기 관통구멍 내에 상하도통층을 형성하는 것을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 관통구멍을 형성하는 것은 레이저를 조사하는 것을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 13 항에 있어서,
    상기 베이스판상에 상기 반도체구성체를 배치하는 것은 상기 베이스판상에 도전성 접착층을 설치하는 것 및 상기 도전성 접착층상에 상기 반도체구성체의 반도체 기판을 접착하는 것을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 베이스판상에 각각이 반도체기판 및 해당 반도체기판상에 설치된 복수의 외부접속용 전극을 갖는 복수의 반도체구성체를 상호 이간시켜서 배치하고,
    상기 반도체구성체의 주위에 있어서의 상기 베이스판상에 절연층을 형성하며,
    상기 반도체구성체 및 상기 절연층상에 적어도 1층의 제 2 도전층을 상기 반도체구성체의 상기 외부접속용 전극에 접속시켜서 형성하고,
    상기 베이스판상의 저면에 제 1 도전층을 형성하며,
    적어도 상기 반도체구성체가 1개 포함되도록 상기 베이스판의 상기 절연층에 대응하는 영역에 절단선을 책정하고,
    상기 절단선을 포함하고 그 양측의 영역으로 비어져나오며, 또한 상기 제 1 도전층과 상기 제 2 도전층을 전기적으로 접속하는 상하도통부를 형성하며,
    상기 절단선을 따라서 상기 절연층, 상기 베이스판 및 상기 상하도통부를 절단하여 측면에 상하도통부의 일부를 갖는 반도체장치를 복수개 얻는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 상하도통부를 형성하는 것은 상기 절연층 및 상기 베이스판을 관통하는 관통구멍을 형성하는 것 및 상기 관통구멍 내에 상하도통층을 형성하는 것을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제 18 항에 있어서,
    상기 관통구멍을 형성하는 것은 레이저를 조사하는 것을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020050006928A 2004-01-27 2005-01-26 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법 KR100595889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00018537 2004-01-27
JP2004018537A JP3945483B2 (ja) 2004-01-27 2004-01-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20050077270A true KR20050077270A (ko) 2005-08-01
KR100595889B1 KR100595889B1 (ko) 2006-06-30

Family

ID=34792547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050006928A KR100595889B1 (ko) 2004-01-27 2005-01-26 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US7352054B2 (ko)
JP (1) JP3945483B2 (ko)
KR (1) KR100595889B1 (ko)
CN (1) CN100343965C (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778597B1 (ko) 2003-06-03 2007-11-22 가시오게산키 가부시키가이샤 적층 반도체 장치와 그 제조방법
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4093186B2 (ja) 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
JP5177625B2 (ja) * 2006-07-11 2013-04-03 独立行政法人産業技術総合研究所 半導体チップの電極接続構造および導電部材、並びに半導体装置およびその製造方法
KR100784388B1 (ko) * 2006-11-14 2007-12-11 삼성전자주식회사 반도체 패키지 및 제조방법
US20080203557A1 (en) * 2007-01-30 2008-08-28 Sanyo Electric Co., Ltd. Semiconductor module and method of manufacturing the same
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
US7868445B2 (en) * 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
US20090039514A1 (en) * 2007-08-08 2009-02-12 Casio Computer Co., Ltd. Semiconductor device and method for manufacturing the same
JP5053003B2 (ja) * 2007-09-05 2012-10-17 株式会社テラミクロス 半導体装置およびその製造方法
TW200935572A (en) * 2008-02-01 2009-08-16 Yu-Nung Shen Semiconductor chip packaging body and its packaging method
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
JP5318634B2 (ja) * 2009-03-30 2013-10-16 ラピスセミコンダクタ株式会社 チップサイズパッケージ状の半導体チップ及び製造方法
TW201104934A (en) * 2009-07-24 2011-02-01 Harvatek Corp Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and manufacturing method thereof
TW201104809A (en) * 2009-07-24 2011-02-01 Harvatek Corp Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and method for manufacturing the same
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
EP2648218B1 (en) * 2012-04-05 2015-10-14 Nxp B.V. Integrated circuit and method of manufacturing the same
CN105514086B (zh) * 2012-07-09 2018-05-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
US9634053B2 (en) 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
US9520372B1 (en) 2015-07-20 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package (WLP) and method for forming the same
CN106653730A (zh) * 2015-10-28 2017-05-10 蔡亲佳 基于半导体芯片封装体的嵌入式封装结构及其封装方法
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
KR20210129656A (ko) * 2019-01-23 2021-10-28 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226506A (ja) * 1992-02-18 1993-09-03 Mitsubishi Materials Corp 表面実装型複合部品及びその製造方法
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US5880011A (en) * 1996-06-19 1999-03-09 Pacific Trinetics Corporation Method and apparatus for manufacturing pre-terminated chips
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US5967852A (en) * 1998-01-15 1999-10-19 Adc Telecommunications, Inc. Repairable connector and method
JPH11233678A (ja) 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
JP2000332155A (ja) 1999-03-12 2000-11-30 Sony Corp 半導体装置及びその製造方法
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
TW535465B (en) 2000-05-15 2003-06-01 Hitachi Aic Inc Electronic component device and method of manufacturing the same
JP2002093942A (ja) 2000-09-14 2002-03-29 Nec Corp 半導体装置およびその製造方法
JP4183375B2 (ja) 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
JP3433193B2 (ja) 2000-10-23 2003-08-04 松下電器産業株式会社 半導体チップおよびその製造方法
JP2003007899A (ja) 2001-06-27 2003-01-10 Sony Corp 半導体装置及びその製造方法
JP3836367B2 (ja) * 2001-12-21 2006-10-25 アルプス電気株式会社 高周波モジュール
JP2003298005A (ja) 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
TWI239581B (en) * 2003-01-16 2005-09-11 Casio Computer Co Ltd Semiconductor device and method of manufacturing the same
JP2004221417A (ja) * 2003-01-16 2004-08-05 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
KR100778597B1 (ko) * 2003-06-03 2007-11-22 가시오게산키 가부시키가이샤 적층 반도체 장치와 그 제조방법
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
US7459340B2 (en) * 2004-12-14 2008-12-02 Casio Computer Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2005216937A (ja) 2005-08-11
US20080020513A1 (en) 2008-01-24
US7352054B2 (en) 2008-04-01
KR100595889B1 (ko) 2006-06-30
CN100343965C (zh) 2007-10-17
US7582512B2 (en) 2009-09-01
CN1649118A (zh) 2005-08-03
US20050161799A1 (en) 2005-07-28
JP3945483B2 (ja) 2007-07-18

Similar Documents

Publication Publication Date Title
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
JP4055717B2 (ja) 半導体装置およびその製造方法
KR100695321B1 (ko) 반도체장치 및 그 제조방법
JP4093186B2 (ja) 半導体装置の製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
KR20050028791A (ko) 반도체장치
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
US10978417B2 (en) Wiring structure and method for manufacturing the same
KR101134519B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP3925503B2 (ja) 半導体装置
JP4438389B2 (ja) 半導体装置の製造方法
JP4324732B2 (ja) 半導体装置の製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP4513302B2 (ja) 半導体装置
JP4913372B2 (ja) 半導体装置
KR101283747B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP4341484B2 (ja) 半導体装置およびその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
JP4209341B2 (ja) 半導体装置およびその製造方法
JP2008060298A (ja) 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
JP3979404B2 (ja) 半導体装置
JP4561079B2 (ja) 半導体装置の製造方法
KR101231443B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5053003B2 (ja) 半導体装置およびその製造方法
JP2009182366A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee