JP2009182366A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009182366A
JP2009182366A JP2009124512A JP2009124512A JP2009182366A JP 2009182366 A JP2009182366 A JP 2009182366A JP 2009124512 A JP2009124512 A JP 2009124512A JP 2009124512 A JP2009124512 A JP 2009124512A JP 2009182366 A JP2009182366 A JP 2009182366A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
region
semiconductor structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009124512A
Other languages
English (en)
Other versions
JP4977169B2 (ja
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009124512A priority Critical patent/JP4977169B2/ja
Publication of JP2009182366A publication Critical patent/JP2009182366A/ja
Application granted granted Critical
Publication of JP4977169B2 publication Critical patent/JP4977169B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 ＣＳＰと呼ばれる半導体構成体の周囲にプリプレグ材からなる絶縁層に上下導通部が設けられた半導体装置において、上下導通部を形成するための貫通孔を容易に形成する。
【解決手段】 ベース板１上にはグランド層２が設けられ、その上には半導体構成体３が設けられ、その周囲には第１、第２の絶縁層１５、１８が設けられ、それらの上には上層絶縁膜１９を介して上層配線２２が設けられている。この場合、第１の絶縁層１５はプリプレグ材からなり、第２の絶縁層１８は当該プリプレグ材から押し出された熱硬化性樹脂のみからなっている。第１の絶縁層１５にその外側と開口部１６内とを連通するスリット１６ａを複数設け、スリット１６ａ内に第２の絶縁層１８を設けている。
【選択図】 図３４

Description

この発明は半導体装置およびその製造方法に関する。
近年、携帯電話に代表されるような携帯型電子機器の小型化に相俟ってＣＳＰ(chip size package)と呼ばれる半導体装置が開発されている。このＣＳＰは、複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜（中間絶縁膜）を設け、このパッシベーション膜の各接続パッドの対応部に開口部を形成し、該開口部を介して各接続パッドに接続される配線を形成し、各配線の他端部側に柱状の外部接続用電極を形成するとともに、各外部接続用電極間に封止材を充填したものである。
このような、ＣＳＰによれば、各柱状の外部接続用電極上に半田ボールを形成しておくことにより、接続端子を有する回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能である。
このような、ＣＳＰにおいて、生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、配線、外部接続用電極および封止材を形成し、さらに、封止材で覆われずに露出された外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断するようにしたものがある（例えば、特許文献１参照）。
特開２００１−１６８１２８号公報
ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、ＣＳＰは、ベアーの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまう欠点を有しており、このため、ベアーの半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。
すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。
また、上記従来の半導体装置では、回路基板にフェースダウン方式でボンディングするので、ベアーの半導体装置の接続パッド形成面とは反対側の面が上面となり、この面を回路基板のグランドに接続する場合には、それ専用の接続部品をＣＳＰの外部に配置することとなり、配線長が増大し、インピーダンス（浮遊容量等）の増加等の問題が生じるため、より一層の高密度実装が要求される。
そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となり、且つ、より一層の高密度実装が可能となる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、この発明の請求項１に記載の発明は、下層導体を有するベース板と、前記ベース板上に設けられ、上面に外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に前記半導体構成体の全周側面に接する第２の領域と、該第２の領域の周囲にスリットにより複数に分断されて設けられた第１の領域とを有し、前記スリット内に第２の領域が設けられ、前記第１の領域は補強材が埋入された熱硬化性樹脂からなり、前記第２の領域は補強材が埋入されておらず、且つ前記第１の領域と同一材料の熱硬化性樹脂からなる絶縁層と、前記半導体構成体上および前記絶縁層上に設けられ、前記外部接続用電極を露出する開口部を有する上層絶縁膜と、前記上層絶縁膜に設けられ、前記開口部を介して前記外部接続用電極に接続された上層導体と、前記上層絶縁膜および前記絶縁層の前記第２の領域内に設けられ、前記上層導体と前記下層導体と電気的に接続する上下導通部と、を具備することを特徴とするものである。
また、請求項２に記載の発明は、請求項１に記載の発明において、前記絶縁層の第２の領域は前記上下導通部が設けられた部分が、他の部分よりも外側に突き出す凸状とされていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記絶縁層の第１の領域は前記上下導通部に対応しない部分の少なくとも一部が、他の部分よりも内側に突き出す凸状とされていることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記下層導体は前記ベース板の上面に設けられ、前記半導体構成体は前記下層導体の上面に接着されていることを特徴とするものである。
請求項５に記載の発明は、下層導体を有するベース板上に、おのおのが、複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記各半導体構成体の周囲における前記ベース板上に、前記各半導体構成体の全周囲を囲み、前記各半導体構成体のサイズより大きいサイズの開口部を有し、前記半導体構成体よりも厚い、熱硬化性樹脂中に補強材が埋入された絶縁層形成用シートを配置する工程と、前記絶縁層形成用シートを加熱加圧して、前記開口部内に前記熱硬化性樹脂を前記開口部内に押し出し、前記前記半導体構成体の全周側面に接し、第１の領域に突き出すスリットを有する形状である補強材が含まれない第２の領域と、該第２の領域の周囲に、補強材が含まれる第１の領域を有する絶縁層を形成する工程と、前記半導体構成体上および前記絶縁層上に、前記半導体構成体の前記外部接続用電極を露出する開口部を有する上層絶縁膜を形成する工程と、前記上層絶縁膜に前記開口部を介して前記外部接続用電極に接続された上層導体を形成する工程と、前記上層絶縁膜および前記絶縁層の前記第２の領域内に前記上層導体と前記下層導体と電気的に接続する上下導通部を形成する工程と、前記半導体構成体間における前記絶縁層および前記ベース板を切断して前記半導体構成体が少なくとも１つ含まれる半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項６に記載の発明は、請求項５に記載の発明において、前記上下導通部を形成する工程は、上層絶縁膜および前記絶縁層の前記第２の領域内にレーザビームを照射するレーザ加工により貫通穴を形成する工程を含むことを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記半導体構成体の前記外部接続用電極を露出する開口部を有する上層絶縁膜を形成する工程は、前記半導体構成体の前記外部接続用電極に対応する部分にレーザビームを照射するレーザ加工により前記開口部を形成する工程を含むことを特徴とするものである。
請求項８に記載の発明は、請求項５に記載の発明において、前記絶縁層の第２の領域を形成する工程は、前記上下導通部を形成する部分が、他の部分よりも外側に突き出す凸状となるように形成することを特徴とするものである。
請求項９に記載の発明は、請求項５に記載の発明において、前記絶縁層の第１の領域を形成する工程は、前記上下導通部に対応しない部分の少なくとも一部が、他の部分よりも内側に突き出す凸状となるように形成することを特徴とするものである。
請求項１０に記載の発明は、請求項５に記載の発明において、前記切断工程は、前記絶縁層の第１の領域を完全に切り離す工程であることを特徴とするものである。
この発明によれば、半導体構成体およびその側面に設けられた上層絶縁膜上に上層導体を配置しているので、上層導体の接続パッド部（外部接続用電極）の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。また、絶縁層の第２の領域に設けられた上下導通部を介して上層導体と下層導体とを電気的に接続しているので、より一層の高密度実装が可能となる。さらに、半導体構成体の全周側面に接し、上下導通部が形成される絶縁層の第２の領域には補強材が埋入されていないので、絶縁層に補強材が全く埋入されていない場合において熱膨張係数の相違に起因する応力が増大するのを緩和し、また、第２の領域の全周囲に接する第１の領域に補強材が埋入されているので、熱膨張係数の相違に起因する応力の増大を抑制し、且つ、上下導通部形成用の貫通孔の形成を容易にすることができる。
この発明の参考例１としての半導体装置の断面図。 図１のII−II線に沿う横断平面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に示す状態の平面図。 図１１に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 この発明の参考例２としての半導体装置の断面図。 図１９に示す半導体装置の製造に際し、所定の工程の断面図。 図２０に続く工程の断面図。 図２１に続く工程の断面図。 この発明の参考例３としての半導体装置の断面図。 この発明の参考例４としての半導体装置の断面図。 図２４に示す半導体装置の製造に際し、所定の工程の断面図。 図２５に続く工程の断面図。 この発明の参考例５としての半導体装置の断面図。 この発明の参考例６としての半導体装置の断面図。 この発明の参考例７としての半導体装置の断面図。 この発明の参考例８としての半導体装置の断面図。 この発明の参考例９としての半導体装置の断面図。 この発明の参考例１０その１としての半導体装置の図２同様の横断平面図。 この発明の参考例１０その２としての半導体装置の図３２同様の横断平面図。 この発明の第１実施形態としての半導体装置の図３３同様の横断平面図。 この発明の参考例１０その３としての半導体装置の図３２同様の横断平面図。
（参考例１）
図１はこの発明の参考例１としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板１を備えている。ベース板１は、例えば、通常、プリント基板用として用いられている材料であればよく、一例を挙げれば、ガラス布、ガラス繊維、アラミド繊維等からなる基材にエポキシ系樹脂、ポリイミド系樹脂、ＢＴ（ビスマレイミド・トリアジン）樹脂等からなる熱硬化性樹脂を含浸させたものからなっている。
ベース板１の上面には銅箔からなるべたパターンのグランド層（下層導体）２が設けられている。グランド層２の上面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体３の下面がダイボンド材からなる接着層４を介して接着されている。
この場合、半導体構成体３は、後述する配線１２、柱状電極１３、封止膜１４を有しており、一般的にはＣＳＰと呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線１２、柱状電極１３、封止膜１４を形成した後、ダイシングにより個々の半導体構成体３を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体３の構成について説明する。
半導体構成体３はシリコン基板（半導体基板）５を備えている。シリコン基板５の下面は接着層４を介してベース板１の上面に接着されている。ここで、グランド層２は、電気的な外部ノイズのシールドと電位の安定化を図るためのものであり、シリコン基板５の下面に電気的に接続されていてもよく、接続されていなくてもよい。したがって、接着層４は、銀ペースト等からなる導電性材料、ダイボンド材等からなる非導電性材料のいずれであってもよく、この実施形態の場合、上述の如く、ダイボンド材を用いている。
シリコン基板５の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド６が集積回路に接続されて設けられている。接続パッド６の中央部を除くシリコン基板５の上面には酸化シリコン等からなる絶縁膜７が設けられ、接続パッド６の中央部は絶縁膜７に設けられた開口部８を介して露出されている。
絶縁膜７の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜９が設けられている。この場合、絶縁膜７の開口部８に対応する部分における保護膜９には開口部１０が設けられている。保護膜９の上面には銅等からなる下地金属層１１が設けられている。下地金属層１１の上面全体には銅からなる配線１２が設けられている。下地金属層１１を含む配線１２の一端部は、両開口部８、１０を介して接続パッド６に接続されている。
配線１２の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１３が設けられている。配線１２を含む保護膜９の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１４がその上面が柱状電極１３の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体３は、シリコン基板５、接続パッド６、絶縁膜７を含み、さらに、保護膜９、配線１２、柱状電極１３、封止膜１４を含んで構成されている。
半導体構成体３の周囲におけるグランド層２を含むベース板１の上面には、半導体構成体３との間に間隔をおいて、方形枠状の第１の絶縁層（第１の領域）１５がその上面が半導体構成体３の上面とほぼ面一となるように設けられている。ここで、図２は図１のII−II線に沿う横断平面図を示す。図２に示すように、第１の絶縁層１５には半導体構成体３のサイズよりもある程度大きめの方形状の開口部１６が設けられ、且つ、第１の絶縁層１５の開口部１６の内壁面の所定の箇所には方形状の開口部１７が開口部１６に連続して設けられている。
そして、グランド層２上において半導体構成体３の周囲における第１の絶縁層１５の開口部１６、１７内には第２の絶縁層（第２の領域）１８がその上面が半導体構成体３の上面とほぼ面一となるように設けられている。ここで、第１の絶縁層１５は、通常、プリプレグ材と言われるもので、例えば、ガラス布、ガラス繊維、アラミド繊維等からなる基材としての補強材にエポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂等からなる熱硬化性樹脂を含浸させた複合材料、あるいは、エポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂等からなる熱硬化性樹脂中にガラス繊維、アラミド繊維、シリカフィラー、セラミックス系フィラー等の補強材を分散して埋入した複合材料からなっている。
すなわち、第２の絶縁層１８の全周側面に接する枠状とされた第１の絶縁層１５は、熱硬化性樹脂中に補強材が埋入された複合材料によって形成されている。半導体構成体３の全周側面に接する枠状とされた第２の絶縁層１８は、第１の絶縁層１５中の熱硬化性樹脂と同一の熱硬化性樹脂のみによって形成され、補強材は埋入されていない。
半導体構成体３および第１、第２の絶縁層１５、１８の上面には上層絶縁膜１９がその上面を平坦とされて設けられている。上層絶縁膜１９は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂等からなる熱硬化性樹脂中にガラス繊維、アラミド繊維、シリカフィラー、セラミックス系フィラー等の補強材を分散したものからなっている。
柱状電極１３の上面中央部に対応する部分における上層絶縁膜１９には開口部２０が設けられている。上層絶縁膜１９の上面には銅等からなる上層下地金属層２１が設けられている。上層下地金属層２１の上面全体には銅からなる上層配線(上層導体）２２が設けられている。上層下地金属層２１を含む上層配線２２の一端部は、上層絶縁膜１９の開口部２０を介して柱状電極１３の上面に接続されており、他端側は接続パッド部となっている。
上層配線２２を含む上層絶縁膜１９の上面にはソルダーレジスト等からなる上層オーバーコート膜２３が設けられている。上層配線２２の接続パッド部に対応する部分における上層オーバーコート膜２３には開口部２４が設けられている。開口部２４内およびその上方には半田ボール２５が上層配線２２の接続パッド部に接続されて設けられている。複数の半田ボール２５は、上層オーバーコート膜２３上にマトリクス状に配置されている。
上層絶縁膜２２、第１の絶縁層１５の開口部１７内に設けられた第２の絶縁層１８、グランド層２およびベース板１の所定の箇所には貫通孔２６（図２参照）が設けられている。貫通孔２６の内壁面には銅からなる下地金属層２７ａと銅層２７ｂとからなる上下導通部２７がグランド層２に接続されて設けられている。上下導通部２７の上部はグランド用の上層配線２２に接続されている。
上下導通部２７の下部は、貫通孔２６の周囲におけるベース板１の下面に島状に設けられた下層下地金属層２８および下層配線２９に接続されている。この場合、下層下地金属層２８を含む下層配線２９は、島状であるため、上下導通部２７以外とはどことも電気的に接続されていない。上下導通部２７内にはソルダーレジスト等からなる充填材３０が充填されている。下層配線２９を含むベース板１の下面にはソルダーレジスト等からなる下層オーバーコート膜３１が設けられている。
ところで、ベース板１のサイズを半導体構成体３のサイズよりもある程度大きくしているのは、シリコン基板５上の接続パッド６の数の増加に応じて、半田ボール２５の配置領域を半導体構成体３のサイズよりもある程度大きくし、これにより、上層配線２２の接続パッド部（上層オーバーコート膜２３の開口部２４内の部分）のサイズおよびピッチを柱状電極１６のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された上層配線２２の接続パッド部は、半導体構成体３に対応する領域のみでなく、半導体構成体３の周側面の外側に設けられた第１、第２の絶縁層１５、１８に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール２５のうち、少なくとも最外周の半田ボール２５は半導体構成体３よりも外側に位置する周囲に配置されている。
また、この半導体装置では、半導体構成体３下におけるベース板１の上面にグランド層２を設け、上層絶縁膜１９、第１の絶縁層１５の開口部１７内に設けられた第２の絶縁層１８、グランド層２およびベース板１に設けられた貫通孔２６内に設けられた上下導通部２７を介して、グランド層２をグランド用の上層配線２２に接続しているので、その配線長を最短とすることができ、より一層の高密度実装が可能となる。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体３の製造方法の一例について説明する。この場合、まず、図３に示すように、ウエハ状態のシリコン基板（半導体基板）５上にアルミニウム系金属等からなる接続パッド６、酸化シリコン等からなる絶縁膜７およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜９が設けられ、接続パッド６の中央部が絶縁膜７および保護膜９に形成された開口部８、１０を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板５には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド６は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図４に示すように、両開口部８、１０を介して露出された接続パッド６の上面を含む保護膜９の上面全体に下地金属層１１を形成する。この場合、下地金属層１１は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１１の上面にメッキレジスト膜４１をパターン形成する。この場合、配線１２形成領域に対応する部分におけるメッキレジスト膜４１には開口部４２が形成されている。次に、下地金属層１１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４１の開口部４２内の下地金属層１１の上面に配線１２を形成する。次に、メッキレジスト膜４１を剥離する。
次に、図５に示すように、配線１２を含む下地金属層１１の上面にメッキレジスト膜４３をパターン形成する。この場合、柱状電極１３形成領域に対応する部分におけるメッキレジスト膜４３には開口部４４が形成されている。次に、下地金属層１１をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４３の開口部４４内の配線１２の接続パッド部上面に柱状電極１３を形成する。次に、メッキレジスト膜４３を剥離し、次いで、配線１２をマスクとして下地金属層１１の不要な部分をエッチングして除去すると、図６に示すように、配線１２下にのみ下地金属層１１が残存される。
次に、図７に示すように、スクリーン印刷法、スピンコート法、ダイコート法等により、柱状電極１３および配線１２を含む保護膜９の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１４をその厚さが柱状電極１３の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１３の上面は封止膜１４によって覆われている。
次に、封止膜１４および柱状電極１３の上面側を適宜に研磨し、図８に示すように、柱状電極１３の上面を露出させ、且つ、この露出された柱状電極１３の上面を含む封止膜１４の上面を平坦化する。ここで、柱状電極１３の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１３の高さにばらつきがあるため、このばらつきを解消して、柱状電極１３の高さを均一にするためである。
次に、図９に示すように、シリコン基板５の下面全体に接着層４を形成する。接着層４は、ダイアタッチメントフィルムとして市販されているエポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板５に固着される。次に、シリコン基板５に固着された接着層４をダイシングテープ（図示せず）に貼り付け、図１０に示すダイシング工程を経た後に、ダイシングテープから剥がすと、シリコン基板５の下面に接着層４を有する半導体構成体３が複数個得られる。
次に、このようにして得られた半導体構成体３を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１１に示すように、図１に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。ベース板１は、限定する意味ではないが、例えば、平面方形状である。ベース板１は、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を硬化させてシート状となしたものである。この場合、ベース板１の上面には、ベース板１の上面にラミネートされた銅箔をフォトリソグラフィ法によりパターニングすることにより、べたパターンのグランド層２が形成されている。
次に、各グランド層２の上面の所定の箇所にそれぞれ半導体構成体３のシリコン基板５の下面に接着された接着層４を接着する。ここでの接着は、加熱加圧により、接着層４を本硬化させる。次に、半導体構成体３の周囲におけるグランド層２を含むベース板１の上面に、格子状の３枚の絶縁層形成用シート１５ａを位置決めピン等（図示せず）で位置決めしながら積層して配置する。
格子上の絶縁層形成用シート１５ａは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態（Ｂステージ）にしてシート状となしたプリプレグ材に、パンチング、あるいは、ドリルまたはルーター加工等により、複数の開口部１６、１７（図１２参照）を形成することにより得られる。
この場合、開口部１６のサイズは半導体構成体３のサイズよりもある程度大きくなっており、半導体構成体３の側面から離間している。半導体構成体３の側面と開口部１６との離間寸法（片側）は、０．１ｍｍ〜１．０ｍｍ程度である。また、３枚の絶縁層形成用シート１５ａの合計厚さは、半導体構成体３の厚さよりもある程度厚く、後述の如く、加熱加圧されたときに、開口部１６、１７を十分に埋めることができる程度の厚さとなっている。なお、この場合、絶縁層形成用シート１５ａとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、絶縁層形成用シートは、上記の如く、３層であってもよいが、１層、２層または４層以上であってもよい。
次に、図１３に示すように、一対の加熱加圧板４５、４６を用いて上下から絶縁層形成用シート１５ａを加熱加圧する。すると、絶縁層形成用シート１５ａ中の溶融された熱硬化性樹脂が図１１および図１２に示す開口部１６、１７内に押し出され、半導体構成体３の側面までの空隙部に充填され、その後の冷却により、半導体構成体３の周囲におけるグランド層２を含むベース板１の上面に半導体構成体３との間に間隔をおいて補強材が埋入された第１の絶縁層１５が形成され、且つ、グランド層２の上面において半導体構成体３の周囲における第１の絶縁層１５の開口部１６、１７内に補強材が埋入されていない第２の絶縁層１８が形成される。
この状態では、第１の絶縁層１５は、ガラス布等からなる補強材に含浸されたエポキシ系樹脂等からなる熱硬化性樹脂が硬化された複合材料からなり、図１１および図１２に示す絶縁層形成用シート１５ａの配置位置とほぼ同一の位置に配置されている。したがって、第１の絶縁層１５の開口部１６、１７の配置位置は、図１１および図１２に示す絶縁層形成用シート１５ａの開口部１６、１７の配置位置とほぼ同じである。第２の絶縁層１８は、第１の絶縁層１５中の熱硬化性樹脂と同一の熱硬化性樹脂が硬化されたもののみからなり、半導体構成体３の周囲における第１の絶縁層１５の開口部１６、１７内に配置されている。
次に、図１４に示すように、半導体構成体３および第１、第２の絶縁層１５、１８の上面に上層絶縁膜形成用シート１９ａを配置する。この場合、上層絶縁膜形成用シート１９ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。なお、上層絶縁膜形成用シート２２ａとして、ガラス布にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、半硬化状態の熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
次に、図示しない一対の加熱加圧板を用いて上下から上層絶縁膜形成用シート１９ａを加熱加圧する。すると、半導体構成体３および第１、第２の絶縁層１５、１８の上面に上層絶縁膜１９が形成される。この場合、上層絶縁膜１９の上面は、上側の加熱加圧板の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜１９の上面を平坦化するための研磨工程は不要である。
次に、図１５に示すように、紫外線レーザやＣＯ2レーザ等のレーザビームを上面側から照射するレーザ加工により、柱状電極１３の上面中央部に対応する部分における上層絶縁膜１９に開口部２０を形成し、また、第１の絶縁層１５の開口部１７の部分に形成された第２の絶縁層１８の中央部に対応する領域における上層絶縁膜１９、第２の絶縁層１８、グランド層２およびベース板１に貫通孔２６を形成する。次に、必要に応じて、開口部２０内および貫通孔２６内等に発生したエポキシスミア等をデスミア処理により除去する。
ここで、図１１および図１２に示すように、プリプレグ材からなる絶縁層形成用シート１５ａを用いる場合、その開口部１６のサイズは半導体構成体３のサイズよりもある程度大きくせざるを得ない。したがって、上述の如く、ガラス布等からなる補強材が埋入された複合材料からなる第１の絶縁層１５と半導体構成体３との間に、ガラス布等からなる補強材が埋入されていない、熱硬化性樹脂のみからなる第２の絶縁層１８が形成される。
次に、寸法の一例について、図２を参照して説明すると、開口部１６の内壁面と半導体構成体３との間隔は０．１ｍｍ〜０．５ｍｍ程度であり、貫通孔２６の直径は（図示の都合上、貫通孔２６の大きさをある程度大きくしているが）０．１ｍｍ〜０．３ｍｍ程度である。また、開口部１７の図２での右側の内壁面と半導体構成体３との間隔は、絶縁層形成用シート１５ａ中の溶融された熱硬化性樹脂が押し出されて開口部１７の部分に十分に充填される最大間隔１．５ｍｍ以下である。
そして、第１の絶縁層１５の開口部１６と第２の絶縁層１８との境界部においては、吸収係数が比較的小さいガラス布等からなる補強材が埋入された領域とそのような補強材が埋入されていない領域とが隣接するため、吸収係数が不均一となり、この吸収係数の不均一な領域に、紫外線レーザやＣＯ2レーザ等のレーザビームを照射するレーザ加工により、貫通孔２６をきれいに形成することは困難である。
そこで、この実施形態では、上述の如く、第１の絶縁層１５にその開口部１６に連続する開口部１７を形成し、この開口部１７の部分に形成された第２の絶縁層１８（この部分は開口部１６内に形成された部分から凸状に突き出されている）の中央部に対応する領域における上層絶縁膜１９、第２の絶縁層１８、グランド層２およびベース板１に、すなわち、ガラス布等からなる補強材が埋入されていない、エポキシ系樹脂等の熱硬化性樹脂のみからなる第２の絶縁層１８の部分に、紫外線レーザやＣＯ2レーザ等のレーザビームを照射するレーザ加工により、貫通孔２６を形成している。この場合、貫通孔２６を比較的きれいに形成することができる。
なお、ガラス布等からなる補強材が埋入された複合材料からなる第１の絶縁層１５に貫通孔２６を形成することも考えられる。しかし、第１の絶縁層１５に貫通孔２６を形成すると、当該貫通孔２６の外側に第１の絶縁層１５およびベース板１をある程度大きい幅で設けなければならず、半導体装置が必要以上に大型化してしまい、好ましくない。例えば、上記寸法条件では、第１の絶縁層１５に貫通孔２６を形成する場合には、開口部１７の部分に形成された第２の絶縁層１８に貫通孔２６を形成する場合と比較して、半導体装置のサイズが０．２ｍｍ程度大きくなってしまう。
また、ここで、第１、第２の絶縁層１５、１８を、補強材が全く埋入されていない、熱硬化性樹脂のみによって形成した場合には、熱膨張係数の相違に起因する応力が増大してしまい、好ましくない。一方、第１、第２の絶縁層１５、１８全体を補強材が埋入された熱硬化性樹脂によって形成した場合には、貫通孔２６の形成時に補強材が障害となる場合がある。例えば、紫外線レーザの場合には、出力が比較的低いため、吸収係数が比較的小さいガラス布等からなる補強材が埋入された熱硬化性樹脂に貫通孔を形成するのは容易でない。
そこで、この実施形態では、上述の如く、補強材が埋入された第１の絶縁層１５の開口部１７の部分に形成された熱硬化性樹脂のみからなる第２の絶縁層１８に、紫外線レーザ等のレーザビームを照射するレーザ加工により、貫通孔２６を形成し、これにより、熱膨張係数の相違に起因する応力の増大を抑制し、且つ、貫通孔２６の形成を容易にすることができる。
さて、図１５に示すように、開口部２０および貫通孔２６を形成したら、次に、図１６に示すように、開口部２０を介して露出された柱状電極１３の上面を含む上層絶縁膜１９の上面全体、ベース板１の下面全体および貫通孔２６の内壁面に、銅の無電解メッキにより、上層下地金属層２１、下層下地金属層２８、下地金属層２７ａを形成する。
次に、上層下地金属層２１の上面に上層メッキレジスト膜４７をパターン形成し、また、下層下地金属層２８の下面に下層メッキレジスト膜４８をパターン形成する。この場合、貫通孔２６を含む上層配線２２形成領域に対応する部分における上層メッキレジスト膜４７には開口部４９が形成されている。また、貫通孔２６を含む下層配線２９形成領域に対応する部分における下層メッキレジスト膜４８には開口部５０が形成されている。
次に、下地金属層２１、２８、２７ａをメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜４７の開口部４９内の上層下地金属層２１の上面に上層配線２２を形成し、また、下層メッキレジスト膜４８の開口部５０内の下層下地金属層２８の下面に下層配線２９を形成し、さらに、貫通孔２６内の下地金属層２７ａの表面に銅層２７ｂを形成する。
次に、両メッキレジスト膜４７、４８を剥離し、次いで、上層配線２２および下層配線２９をマスクとして下地金属層２１、２８の不要な部分をエッチングして除去すると、図１７に示すように、上層配線２２下にのみ上層下地金属層２１が残存され、また、下層配線２９上にのみ下層下地金属層２８が残存される。この状態では、貫通孔２６の内壁面には下地金属層２７ａと銅層２７ｂとからなる上下導通部２７がグランド層２に接続されて設けられている。
次に、図１８に示すように、スクリーン印刷法やスピンコーティング法等により、上層配線２２を含む上層絶縁膜１９の上面にソルダーレジスト等からなる上層オーバーコート膜２３を形成し、また、下層配線２９を含むベース板１の下面にソルダーレジスト等からなる下層オーバーコート膜３１を形成し、同時に、上下導通部２７内にソルダーレジスト等からなる充填材３０を充填する。この場合、上層配線２２の接続パッド部に対応する部分における上層オーバーコート膜２３には開口部２４が形成されている。
次に、開口部２４内およびその上方に半田ボール２５を上層配線２２の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体３間において、上層オーバーコート膜２３、上層絶縁膜１９、第１の絶縁層１５、ベース板１および下層オーバーコート膜３１を切断すると、図１に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、ベース板１上に複数の半導体構成体３を接着層４を介して配置し、複数の半導体構成体３に対して、特に、上層配線２２、上下導通部２７および半田ボール２５の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１３に示す製造工程以降では、ベース板１と共に複数の半導体構成体３を搬送することができるので、これによっても製造工程を簡略化することができる。
（参考例２）
図１９はこの発明の参考例２としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、グランド層２をベース板１の下面に設け、ベース板１に貫通孔２６よりもある程度大きめの開口部３２を設け、開口部３２内に第２の絶縁層１８を設けた点である。この場合、下層下地金属層２８および下層配線２９はグランド層２の下面全体に設けられている。
この半導体装置を製造する場合には、まず、図２０に示すように、図１９に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。この場合、ベース板１の下面には、ベース板１の下面にラミネートされた銅箔をフォトリソグラフィ法によりパターニングすることにより、べたパターンのグランド層２が形成されている。
次に、図２１に示すように、上面側からレーザビームを照射するレーザ加工により、ベース板１の各半導体構成体３配置領域の近傍に開口部３２を１つずつ形成する。次に、各グランド層２の上面の所定の箇所に各開口部３２をアライメントマークとしてそれぞれ半導体構成体３のシリコン基板５の下面に接着された接着層４を本硬化させて接着する。なお、グランド層２上に半導体構成体３を配置した後に、ベース板１に開口部３２を形成するようにしてもよい。
次に、図１３に示す工程と同様の工程を経ると、図２２に示すように、半導体構成体３の周囲におけるベース板１の上面に半導体構成体３との間に間隔をおいて第１の絶縁層１５が形成され、且つ、ベース板１の上面において半導体構成体３の周囲における第１の絶縁層１５の開口部１６、１７内およびベース板１の開口部３２内に第２の絶縁層１８が形成される。
以下、上記第１実施形態の場合と同様の工程を経ると、図１９に示す半導体装置が複数個得られる。ただし、この場合、ベース板１に貫通孔２６よりもある程度大きめの開口部３２を１回目のレーザ加工で形成し、上層絶縁膜１９、第２の絶縁層１８およびグランド層２の所定の箇所に貫通孔２６を２回目のレーザ加工で形成することになるので、レーザ加工の回数は２回となる。
ここで、上記第１実施形態の場合には、図１５に示すように、上層絶縁膜１９、第２の絶縁層１８、グランド層２およびベース板１の所定の箇所に貫通孔２６を１回のレーザ加工で形成している。この場合、第２の絶縁層１８は熱硬化性樹脂のみからなり、ベース板１はガラス布等からなる補強材が埋入された複合材料からなるので、これらの異なる層に対して１回のレーザ加工で貫通孔２６を形成するのは容易でない場合がある。
すなわち、紫外線レーザの場合には、出力が比較的低いため、吸収係数が比較的小さいガラス布等からなる補強材が埋入された複合材料からなるベース板１に貫通孔２６を形成するのは容易でない。一方、ＣＯ2レーザの場合には、出力が比較的高いため、ベース板１に貫通孔２６を形成するのは比較的容易である。
そこで、上記第２実施形態の場合には、ベース板１に開口部３２を形成するための１回目のレーザ加工はＣＯ2レーザで行ない、上層絶縁膜１９、第２の絶縁層１８およびグランド層２に貫通孔２６を形成するための２回目のレーザ加工は紫外線レーザで行なうと、開口部３２および貫通孔２６の形成を比較的容易に行なうことができる。しかも、この場合、上層絶縁膜１９に開口部２０を形成するための紫外線レーザによるレーザ加工を上面側から行なうとき、同時に、上層絶縁膜１９、第２の絶縁層１８およびグランド層２に貫通孔２６を形成することが可能となる。
（参考例３）
図２３はこの発明の参考例３としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、ベース板１に貫通孔２６よりもある程度大きめの開口部３２を設け、開口部３２を介して露出されたグランド層２の下面に上下導通部２７を接合させた点である。
この半導体装置を製造する場合において、ベース板１に開口部３２を下面側からのレーザ加工により形成する工程は、グランド層２上に半導体構成体３を配置する前であってもよく、グランド層２上に半導体構成体３を配置した後であってもよい。このうち、グランド層２上に半導体構成体３を配置する前の場合には、グランド層２上に半導体構成体３を配置するとき、開口部３２をアライメントマークとして利用することができる。
また、この第３実施形態でも、ベース板１に開口部３２を形成するための１回目のレーザ加工はＣＯ2レーザで行ない、上層絶縁膜１９、第２の絶縁層１８およびグランド層２に貫通孔２６を形成するための２回目のレーザ加工は紫外線レーザで行なうと、開口部３２および貫通孔２６の形成を比較的容易に行なうことができる。また、この場合も、上層絶縁膜１９に開口部２０を形成するための紫外線レーザによるレーザ加工を上面側から行なうとき、同時に、上層絶縁膜１９、第２の絶縁層１８およびグランド層２に貫通孔２６を形成することが可能となる。
さらに、この第３実施形態では、ベース板１の開口部３２を介して露出されたグランド層２の下面に上下導通部２７を接合させているので、グランド層２の厚さが比較的薄い場合であっても、グランド層２と上下導通部２７との電気的接続を容易に且つ確実に行なうことができる。なお、ベース板１に開口部３２を下面側からのレーザ加工により形成する工程は、図１５に示すように、貫通孔２６を形成した後であってもよい。
（参考例４）
図２４はこの発明の参考例４としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、ガラス布基材エポキシ樹脂等の絶縁材料からなるベース板１を有せず、銅箔等からなる金属箔（ベース板）２Ａの上面に半導体構成体３および第１、第２の絶縁層１５、１８を設け、金属箔２Ａの下面全体に下層下地金属層２８を含む下層配線２９を設け、下層配線２９の下面全体に下層オーバーコート膜３１を設けた点である。この場合、下層配線２９を含む金属箔２Ａは、グランド層としての機能を有する。
この半導体装置を製造する場合には、図１１から図１４に示す工程において、図２５に示すように、ベース板１の上面全体にラミネートされた銅箔等からなる金属箔２Ａの上面に半導体構成体３の下面を接着層４を介して接着し、半導体構成体３の周囲における金属箔２Ａの上面に第１、第２の絶縁層１５、１８を形成し、半導体構成体３および第１、第２の絶縁層１５、１８の上面に上層絶縁膜１９を形成する。次に、金属箔２Ａからベース板１を剥離すると、図２６に示すように、金属箔２Ａが露出される。
この状態では、銅箔等からなる金属箔２Ａ上に半導体構成体３および第１、第２の絶縁層１５、１８が設けられ、その上に上層絶縁膜１９が設けられているので、銅箔等からなる金属箔２Ａの腰が弱くても、強度的に何ら支障はない。以下の工程は、上記第１実施形態の場合とほぼ同じであるので、その説明を省略する。ところで、図２４に示す半導体装置では、ベース板１を備えていないため、その分だけ、薄型化することができる。
（参考例５）
図２７はこの発明の参考例５としての半導体装置の断面図を示す。この半導体装置の半導体構成体３において、図１に示す半導体構成体３と異なる点は、柱状電極１３および封止膜１４を有せず、外部接続用電極としての接続パッド部を有する配線１２を有する点である。この場合、上層下地金属層２１を含む上層配線２２の一端部は、上層絶縁膜１９の開口部２０を介して配線１２の接続パッド部に接続されている。
（参考例６）
図２８はこの発明の参考例６としての半導体装置の断面図を示す。この半導体装置の半導体構成体３において、図２７に示す半導体構成体３と異なる点は、配線１２を含む保護膜９の上面にエポキシ系樹脂やポリイミド系樹脂等からなるオーバーコート膜３３を設けた点である。この場合、配線１２の接続パッド部に対応する部分におけるオーバーコート膜３３には開口部３４が設けられている。そして、上層下地金属層２１を含む上層配線２２の一端部は、上層絶縁膜１９およびオーバーコート膜３３の開口部２０、３４を介して配線１２の接続パッド部に接続されている。
なお、図２８において、半導体構成体３は、当初、オーバーコート膜３３に開口部３４が設けられていないものであってもよい。そして、この場合には、図１５を参照して説明すると、レーザビームを照射するレーザ加工により、上層絶縁膜１９およびおよびオーバーコート膜３３に開口部２０、３４を連続して形成するようにすればよい。
（参考例７）
図２９はこの発明の参考例７としての半導体装置の断面図を示す。この半導体装置の半導体構成体３において、図２８に示す半導体構成体３と異なる点は、オーバーコート膜３３の開口部３４内およびその近傍のオーバーコート膜３３の上面に下地金属層３５および外部接続用電極としての上層接続パッド３６を設けた点である。この場合、下地金属層３５を含む上層接続パッド３６は、配線１２の接続パッド部に接続されている。また、上層下地金属層２１を含む上層配線２２の一端部は、上層絶縁膜１９の開口部２０を介して上層接続パッド３６に接続されている。
（参考例８）
図３０はこの発明の参考例８としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、第１の絶縁層１５の上面に、ベース板１と同一の材料からなる絶縁板３７をその上面が半導体構成体３の上面とほぼ面一となるように設けた点である。
この半導体装置を製造する場合には、例えば図１１に示す工程において、最上層の絶縁層形成用シート１５ａの代わりに、開口部１６、１７に対応する開口部を有する絶縁板３７を用いればよい。この場合、絶縁板３７はベース板１と同一の材料からなり、その熱膨張係数は同じである。この結果、絶縁板３７の部分における上下の材料構成がほぼ対称的となり、加熱加圧により、絶縁層形成用シート１５ａが上下方向にほぼ対称的に硬化収縮し、ひいては、ベース板１に発生する反りが低減され、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
なお、絶縁板３７の代わりに、上面または両面に配線を有する回路基板を用いるようにしてもよい。この場合、回路基板の上面に設けられた配線の接続パッド部に対応する部分における上層絶縁膜１９に開口部をレーザ加工により形成し、この開口部を介して、上層下地金属層２１を含む上層配線２２を回路基板の上面に設けられた配線の接続パッド部に接続させるようにすればよい。
（参考例９）
図３１はこの発明の参考例９としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と大きく異なる点は、上層絶縁膜および上層配線を２層とした点である。すなわち、第１の上層配線２２Ａを含む第１の上層絶縁膜１９Ａの上面には第１の上層絶縁膜１９Ａと同一の材料からなる第２の上層絶縁膜１９Ｂが設けられている。第２の上層絶縁膜１９Ｂの上面には第２の上層下地金属層２１Ｂを含む第２の上層配線２２Ｂが設けられている。
第１の上層下地金属層２１Ａを含む第１の上層配線２２Ａの一端部は、第１の上層絶縁膜１９Ａの開口部２０Ａを介して柱状電極１３の上面に接続されている。第２の上層下地金属層２１Ｂを含む第２の上層配線２２Ｂの一端部は、第２の上層絶縁膜１９Ｂの開口部２０Ｂを介して第１の上層配線２２Ａの接続パッド部に接続されている。半田ボール２２は、上層オーバーコート膜２３の開口部２４を介して第２の上層配線２２Ｂの接続パッド部に接続されている。この場合、グランド層２は、上下導通部２７を介して、グランド用の第２の上層配線２２Ｂに接続されている。なお、上層絶縁膜および上層配線は３層以上としてもよい。
（参考例１０）
例えば、図１あるいは図１９に示す場合において、グランド層２を有せず、ベース板１の下面に下層下地金属層２８を含む下層配線２９からなる通常の配線を形成するようにしてもよい。この場合、上層配線２２と下層配線２９とを接続するための上下導通部２７は、１つに限らず、複数になることもある。
図３２はこの発明の参考例１０その１としての半導体装置の図２同様の横断平面図を示す。この半導体装置では、半導体構成体３の周囲に設けられた第１の絶縁層１５に、半導体構成体３よりもある程度大きめの方形状の開口部１６が設けられ、開口部１６の内壁面と半導体構成体３との間に第２の絶縁層１８が設けられ、第２の絶縁層１８の部分に、上層配線（図示せず）と下層配線（図示せず）とを接続するための上下導通部２７が複数設けられている。
図３３はこの発明の参考例１０その２としての半導体装置の図３２同様の横断平面図を示す。この半導体装置において、図３２に示す半導体装置と異なる点は、第１の絶縁層１５の開口部１６の内壁面の相対向する所定の４箇所に方形状の凸部１５ｂを設けた点である。この場合、凸部１５ｂと半導体構成体３との間隔を可及的に小さくすると、図１１および図１２に示すような工程において、位置決めピン等を用いた高精度な位置決めを行なうことなく、凸部１５ｂの存在により、半導体構成体３の周囲に上下導通部２７を形成するための貫通孔形成領域を容易に且つ確実に確保することができる。
（第１実施形態）
図３４はこの発明の第１実施形態としての半導体装置の図３３同様の横断平面図を示す。この半導体装置において、図３３に示す半導体装置と異なる点は、第１の絶縁層１５にその外側と開口部１６内とを連通するスリット１６ａを複数設け、スリット１６ａ内に第２の絶縁層１８を設けた点である。
この半導体装置を製造する場合には、第１、第２の絶縁層１５、１８を形成するための絶縁層形成用シート（図示せず）に開口部１６および該開口部１６に連続する複数のスリット１６ａを形成する。ただし、スリット１６ａは、上下左右に隣接する２つの開口部１６間において非連続とされ、この非連続部により、絶縁層形成用シートはばらばらとならないようになっている。
ここで、ガラス布等からなる補強材が埋入された複合材料からなる第１の絶縁層１５は、そのような補強材が埋入されていない、熱硬化性樹脂のみからなる第２の絶縁層１８と比べて、熱膨張係数が小さく、剛性が強いので、図３３や図３２に示すような場合には、熱膨張係数差に起因する熱応力により、方形枠状の第１の絶縁層１５がその内側の第２の絶縁層１８を締め付け、第２の絶縁層１８等に設けられた上下導通部２７の信頼性を損ねる要因となってしまう。
これに対し、図３４に示すような場合には、第１の絶縁層１５は、スリット１６ａにより複数に分断されているため、熱膨張係数差に起因する熱応力が緩和され、第２の絶縁層１８等に設けられた上下導通部２７の信頼性を損ねる要因となることはない。
（参考例１０）
図３５はこの発明の参考例１０その３としての半導体装置の図３２同様の横断平面図を示す。この半導体装置において、図３２に示す半導体装置と異なる点は、第１の絶縁層１５を備えていない点である。すなわち、例えば図１８に示す工程後の切断で、第１の絶縁層１５の部分を完全に切り離すと、図３５に示す半導体装置が複数個得られる。この場合、半導体構成体３の周囲には熱硬化性樹脂のみからなる第２の絶縁層１８のみが形成されるが、半導体装置の小型化を優先する場合には、このようにしてもよい。
（その他の実施形態）
上記参考例１には、互いに隣接する半導体構成体３間において切断したが、これに限らず、２個またはそれ以上の半導体構成体３を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、２個で１組の半導体構成体３は同種、異種のいずれであってもよい。また、ベース板１下に下層配線および下層絶縁膜を２層以上設けるようにしてもよい。
１ ベース板
２ グランド層
３ 半導体構成体
４ 接着層
５ 接続パッド
７ 絶縁膜
９ 保護膜
１２ 配線
１３ 柱状電極
１４ 封止膜
１５ 第１の絶縁層
１８ 第２の絶縁層
１９ 上層絶縁膜
２２ 上層配線
２３ 上層オーバーコート膜
２５ 半田ボール
２６ 貫通孔
２７ 上下導通部
２９ 下層配線
３１ 下層オーバーコート膜

Claims (10)

  1. 下層導体を有するベース板と、
    前記ベース板上に設けられ、上面に外部接続用電極を有する半導体構成体と、
    前記半導体構成体の周囲における前記ベース板上に前記半導体構成体の全周側面に接する第２の領域と、該第２の領域の周囲にスリットにより複数に分断されて設けられた第１の領域とを有し、前記スリット内に第２の領域が設けられ、
    前記第１の領域は補強材が埋入された熱硬化性樹脂からなり、前記第２の領域は補強材が埋入されておらず、且つ前記第１の領域と同一材料の熱硬化性樹脂からなる絶縁層と、
    前記半導体構成体上および前記絶縁層上に設けられ、前記外部接続用電極を露出する開口部を有する上層絶縁膜と、
    前記上層絶縁膜に設けられ、前記開口部を介して前記外部接続用電極に接続された上層導体と、
    前記上層絶縁膜および前記絶縁層の前記第２の領域内に設けられ、前記上層導体と前記下層導体と電気的に接続する上下導通部と、
    を具備することを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記絶縁層の第２の領域は前記上下導通部が設けられた部分が、他の部分よりも外側に突き出す凸状とされていることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記絶縁層の第１の領域は前記上下導通部に対応しない部分の少なくとも一部が、他の部分よりも内側に突き出す凸状とされていることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記下層導体は前記ベース板の上面に設けられ、前記半導体構成体は前記下層導体の上面に接着されていることを特徴とする半導体装置。
  5. 下層導体を有するベース板上に、おのおのが、複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記各半導体構成体の周囲における前記ベース板上に、前記各半導体構成体の全周囲を囲み、前記各半導体構成体のサイズより大きいサイズの開口部を有し、
    前記半導体構成体よりも厚い、熱硬化性樹脂中に補強材が埋入された絶縁層形成用シートを配置する工程と、
    前記絶縁層形成用シートを加熱加圧して、前記開口部内に前記熱硬化性樹脂を前記開口部内に押し出し、前記前記半導体構成体の全周側面に接し、第１の領域に突き出すスリットを有する形状である補強材が含まれない第２の領域と、
    該第２の領域の周囲に、補強材が含まれる第１の領域を有する絶縁層を形成する工程と、
    前記半導体構成体上および前記絶縁層上に、前記半導体構成体の前記外部接続用電極を露出する開口部を有する上層絶縁膜を形成する工程と、
    前記上層絶縁膜に前記開口部を介して前記外部接続用電極に接続された上層導体を形成する工程と、
    前記上層絶縁膜および前記絶縁層の前記第２の領域内に前記上層導体と前記下層導体と電気的に接続する上下導通部を形成する工程と、
    前記半導体構成体間における前記絶縁層および前記ベース板を切断して前記半導体構成体が少なくとも１つ含まれる半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の発明において、前記上下導通部を形成する工程は、上層絶縁膜および前記絶縁層の前記第２の領域内にレーザビームを照射するレーザ加工により貫通穴を形成する工程を含むことを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の発明において、前記半導体構成体の前記外部接続用電極を露出する開口部を有する上層絶縁膜を形成する工程は、前記半導体構成体の前記外部接続用電極に対応する部分にレーザビームを照射するレーザ加工により前記開口部を形成する工程を含むことを特徴とする半導体装置の製造方法。
  8. 請求項５に記載の発明において、前記絶縁層の第２の領域を形成する工程は、前記上下導通部を形成する部分が、他の部分よりも外側に突き出す凸状となるように形成することを特徴とする半導体装置の製造方法。
  9. 請求項５に記載の発明において、前記絶縁層の第１の領域を形成する工程は、前記上下導通部に対応しない部分の少なくとも一部が、他の部分よりも内側に突き出す凸状となるように形成することを特徴とする半導体装置の製造方法。
  10. 請求項５に記載の発明において、前記切断工程は、前記絶縁層の第１の領域を完全に切り離す工程であることを特徴とする半導体装置の製造方法。
JP2009124512A 2009-05-22 2009-05-22 半導体装置およびその製造方法 Expired - Fee Related JP4977169B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009124512A JP4977169B2 (ja) 2009-05-22 2009-05-22 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009124512A JP4977169B2 (ja) 2009-05-22 2009-05-22 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004183484A Division JP4341484B2 (ja) 2004-06-22 2004-06-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009182366A true JP2009182366A (ja) 2009-08-13
JP4977169B2 JP4977169B2 (ja) 2012-07-18

Family

ID=41036034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009124512A Expired - Fee Related JP4977169B2 (ja) 2009-05-22 2009-05-22 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4977169B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011016422A1 (ja) 2009-08-05 2011-02-10 旭硝子株式会社 タッチパネル

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095836A (ja) * 2002-08-30 2004-03-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004119691A (ja) * 2002-09-26 2004-04-15 Fujitsu Ltd 配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095836A (ja) * 2002-08-30 2004-03-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004119691A (ja) * 2002-09-26 2004-04-15 Fujitsu Ltd 配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011016422A1 (ja) 2009-08-05 2011-02-10 旭硝子株式会社 タッチパネル

Also Published As

Publication number Publication date
JP4977169B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
JP3925809B2 (ja) 半導体装置およびその製造方法
KR100595889B1 (ko) 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법
JP4055717B2 (ja) 半導体装置およびその製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
JP4093186B2 (ja) 半導体装置の製造方法
KR101167384B1 (ko) 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법
JP2012142559A (ja) 多層配線基板及びその製造方法
US20110001245A1 (en) Semiconductor device including sealing film for encapsulating semiconductor chip and projection electrodes and manufacturing method thereof
JP4157829B2 (ja) 半導体装置およびその製造方法
JP4379693B2 (ja) 半導体装置およびその製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP4316624B2 (ja) 半導体装置
JP4977169B2 (ja) 半導体装置およびその製造方法
JP2005260120A (ja) 半導体装置
JP4341484B2 (ja) 半導体装置およびその製造方法
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP4321758B2 (ja) 半導体装置
JP2017069446A (ja) プリント配線板およびその製造方法
JP2009246404A (ja) 半導体装置の製造方法
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
CN111385971A (zh) 电路基板及其制造方法
JPWO2018047612A1 (ja) 部品内蔵基板及びその製造方法
JP2007134739A (ja) 半導体装置の製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
JP4209341B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090522

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120413

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees