JPWO2018047612A1 - 部品内蔵基板及びその製造方法 - Google Patents

部品内蔵基板及びその製造方法 Download PDF

Info

Publication number
JPWO2018047612A1
JPWO2018047612A1 JP2018538340A JP2018538340A JPWO2018047612A1 JP WO2018047612 A1 JPWO2018047612 A1 JP WO2018047612A1 JP 2018538340 A JP2018538340 A JP 2018538340A JP 2018538340 A JP2018538340 A JP 2018538340A JP WO2018047612 A1 JPWO2018047612 A1 JP WO2018047612A1
Authority
JP
Japan
Prior art keywords
opening
wiring
printed wiring
component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018538340A
Other languages
English (en)
Other versions
JP6637608B2 (ja
Inventor
岡本　誠裕
誠裕 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of JPWO2018047612A1 publication Critical patent/JPWO2018047612A1/ja
Application granted granted Critical
Publication of JP6637608B2 publication Critical patent/JP6637608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

部品内蔵基板は、樹脂基材の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を、接着層を介して一括積層すると共に、前記複数のプリント配線基材のうち両面から他のプリント配線基材によって挟まれた少なくとも一つのプリント配線基材に開口部が形成され、この開口部内に電子部品を内蔵してなる多層構造の部品内蔵基板であって、前記開口部が形成されたプリント配線基材の前記配線パターンの少なくとも一部が前記開口部の周囲に該開口部を取り囲む枠状に配置されている。

Description

この発明は、電子部品が内蔵された多層構造の部品内蔵基板及びその製造方法に関する。
近年の小型精密電子機器における電子部品の高密度実装を促進するため、電子部品をプリント基板内に内蔵する部品内蔵基板技術の更なる高度化が求められている。部品内蔵基板技術を用いたものとして、下記特許文献１に開示された部品内蔵基板が知られている。この部品内蔵基板は、例えば図２０（ａ）に示すように、その内部へ電子部品９０を収容するために設けられた開口部１１０が、樹脂層１１３に設けられた導電層１１２の一部である枠状部１１１の内側領域に形成されている。すなわち、配線パターンと同時に形成される枠状部１１１をマスクとして開口部１１０にレーザ光等によって形成することにより、開口部１１０を配線パターンに対して正確に位置決めすることができる。
このため、開口部１１０の大きさを電子部品９０の収容に支障が生じる形成位置のずれを考慮した大きさにする必要はないので、部品内蔵基板１００の小型化を図ることができるとされている。また、開口部１１０を取り囲むように枠状部１１１が形成されているので、多層基板の熱圧着による一括積層時に、開口部１１０と電子部品９０との隙間に入り込む接着材を、枠状部１１１が更に押し込むように機能し、開口部１１０の周辺における基板表面の平坦性が良好に確保できるという利点がある。
特開２０１３−５５１０９号公報
しかしながら、上記特許文献１に開示された部品内蔵基板１００では、枠状部１１１を形成することが、開口部１１０周辺における基板の平坦性確保、特に基板表面の平坦性を確保するという観点においては有効であるが、図２０（ｂ）に示すように、開口部１１０と導電層１１２との間に枠状部１１１を形成するためのスペースが必要であるため、基板全体の更なる小型化は図り難いという問題があった。
この発明は、上述した従来技術による問題点を解消し、電子部品を収容する開口部周辺の基板の平坦性を確保しつつ基板全体の小型化を図ることができる部品内蔵基板及びその製造方法を提供することを目的とする。
本発明に係る一の部品内蔵基板は、樹脂基材の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を、接着層を介して一括積層すると共に、前記複数のプリント配線基材のうち両面から他のプリント配線基材によって挟まれた少なくとも一つのプリント配線基材に開口部が形成され、この開口部内に電子部品を内蔵してなる多層構造の部品内蔵基板であって、前記開口部が形成されたプリント配線基材の前記配線パターンの少なくとも一部が前記開口部の周囲に該開口部を取り囲む枠状に配置されていることを特徴とする。
前記開口部が形成されたプリント配線基材には、好ましくは複数の前記配線パターンが形成され、前記複数の配線パターンの少なくとも一部が、前記枠状に集中配置されているとよい。
隣接する前記複数の配線パターンの前記枠状に集中配置された部分の間の間隔は、好ましくは５０μｍ以上２００μｍ以下であるとよい。
前記配線パターンは、前記開口部の開口端よりも水平方向に引っ込んだ位置に配置されているとよい。
また、前記開口部の開口端から前記配線パターンの前記開口部側の端部までの距離は、好ましくは２μｍ以上１００μｍ以下であるとよい。
本発明に係る他の部品内蔵基板は、樹脂基材の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を、接着層を介して一括積層すると共に、前記複数のプリント配線基材のうち両面から他のプリント配線基材によって挟まれた少なくとも一つのプリント配線基材に開口部が形成され、この開口部内に電子部品を内蔵してなる多層構造の部品内蔵基板であって、前記開口部が形成されたプリント配線基材の配線パターンの少なくとも一部は、前記ビアを介して接続される第１部分と、この第１部分から前記開口部の開口端に向けて延びる第２部分とを有し、前記第２部分が前記開口部を取り囲むように枠状に配置されるパターンに形成されていることを特徴とする。
前記開口部が形成されたプリント配線基材には、好ましくは複数の前記配線パターンが形成され、前記複数の配線パターンの少なくとも一部は、それぞれ前記第１及び第２部分を有し、前記第２部分が前記枠状に集中配置されるパターンに形成されているとよい。
隣接する前記第２部分間の間隔は、好ましくは５０μｍ以上２００μｍ以下であるとよい。
前記配線パターンは、前記第２部分が前記開口部の開口端よりも水平方向に引っ込んだ位置に配置されるパターンに形成されているとよい。
また、前記開口部の開口端から前記第２部分の前記開口部側の端部までの距離は、好ましくは２μｍ以上１００μｍ以下であるとよい。
本発明に係る一の部品内蔵基板の製造方法は、樹脂基材の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を、接着層を介して一括積層すると共に、前記複数のプリント配線基材のうち両面から他のプリント配線基材によって挟まれた少なくとも一つのプリント配線基材に開口部が形成され、この開口部内に電子部品を内蔵してなる多層構造の部品内蔵基板の製造方法であって、複数の樹脂基材に前記配線パターン及び前記ビアを形成すると共に、前記複数の樹脂基材のうちの少なくとも一つに前記電子部品を内蔵する開口部、及びこの開口部の周囲において少なくとも一部が該開口部を取り囲む枠状に配置された配線パターンを形成して、複数のプリント配線基材を作製する工程と、前記複数のプリント配線基材を、前記電子部品が前記開口部に収容されるように位置決めして熱圧着により一括積層する工程とを備えたことを特徴とする。
本発明に係る他の部品内蔵基板の製造方法は、樹脂基材の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を、接着層を介して一括積層すると共に、前記複数のプリント配線基材のうち両面から他のプリント配線基材によって挟まれた少なくとも一つのプリント配線基材に開口部が形成され、この開口部内に電子部品を内蔵してなる多層構造の部品内蔵基板の製造方法であって、複数の樹脂基材に前記配線パターン及び前記ビアを形成すると共に、前記複数の樹脂基材のうちの少なくとも一つに前記電子部品を内蔵する開口部、及びこの開口部の周囲において少なくとも一部が前記ビアを介して接続される第１部分と、この第１部分から前記開口部の開口端に向けて延びる第２部分とを有し、前記第２部分が前記開口部を取り囲むように枠状に配置されるパターンに形成された配線パターンを形成して、複数のプリント配線基材を作製する工程と、前記複数のプリント配線基材を、前記電子部品が前記開口部に収容されるように位置決めして熱圧着により一括積層する工程とを備えたことを特徴とする。
本発明によれば、電子部品を収容する開口部周辺の基板の平坦性を確保しつつ基板全体の小型化を図ることができる。
本発明の第１の実施形態に係る部品内蔵基板の構造を示す断面図である。 図１のＡ−Ａ’線断面を示す平面図である。 図１の一部拡大断面図である。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程における電子部品の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板に内蔵される電子部品を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板の配線パターンの変形例を示す図である。 同部品内蔵基板の配線パターンの他の変形例を示す図である。 同部品内蔵基板の実施例において基板に発生した不良モードの説明図である。 同実施例における部品内蔵基板の不良モードと距離Ｄとの関係を示す図である。 同実施例における部品内蔵基板の不良発生数と距離Ｄとの関係を示すグラフである。 同実施例における部品内蔵基板の不良モードと間隔Ｓとの関係を示す図である。 本発明の第２の実施形態に係る部品内蔵基板の構造を示す図１のＡ−Ａ’線断面に相当する部分の平面図である。 本発明の第３の実施形態に係る部品内蔵基板の構造を示す図１のＡ−Ａ’線断面に相当する部分の平面図である。 従来例に係る部品内蔵基板の全体構成を示す概略図であり、図２０（ａ）は断面図であり、図２０（ｂ）は図２０（ａ）のＭ−Ｍ’線断面を示す平面図である。
以下、添付の図面を参照して、この発明の実施の形態に係る部品内蔵基板及びその製造方法を詳細に説明する。ただし、以下の実施の形態は、各請求項に係る発明を限定するものではなく、また、実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
［第１の実施形態］
図１に示すように、本発明の第１の実施形態に係る部品内蔵基板１は、第１プリント配線基材１０、第２プリント配線基材２０、第３プリント配線基材３０及び第４プリント配線基材４０を、接着層９を介してそれぞれ下から順に積層して熱圧着により一括積層した構造を備えている。
また、部品内蔵基板１は、第３プリント配線基材３０の第３樹脂基材３１の所定位置（ここでは、中央部）に形成された開口部３９内に、第２及び第４プリント配線基材２０，４０に上下を挟まれた状態で内蔵された電子部品８０を備えている。電子部品８０としては、例えばトランジスタ、集積回路（ＩＣ）、ダイオード等の半導体素子からなる能動部品や、抵抗器、コンデンサ、リレー、圧電素子等の受動素子からなる受動部品を採用し得る。
第１〜第４プリント配線基材１０〜４０は、それぞれ第１樹脂基材１１、第２樹脂基材２１、第３樹脂基材３１及び第４樹脂基材４１と、これら第１〜第４樹脂基材１１〜４１の少なくとも一方の面に形成された配線パターン１２，２２，３２，４２とを備える。各配線パターン１２〜４２は、例えば信号用配線を構成したり、接地（ＧＮＤ）用配線として機能したりするもので、電気的導通が図られるものである。
また、第１〜第４プリント配線基材１０〜４０は、それぞれ第１、第２及び第４樹脂基材１１，２１，４１に形成されたビアホール２内に充填形成されたビア１４，２４，４４と、第３樹脂基材３１に形成されたビアホール３内に第３樹脂基材３１の両面を導通するように形成されたビア３４とを備える。各ビア１４〜４４は、例えば信号用ビアを構成する。
なお、これら第１〜第４プリント配線基材１０〜４０は、例えば銅張積層板（ＣＣＬ：Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）としての片面銅張積層板（片面ＣＣＬ）又は両面銅張積層板（両面ＣＣＬ）を用いて作製することができる。本実施形態においては、第３プリント配線基材３０が両面ＣＣＬを用いて作製され、それ以外の第１、第２及び第４プリント配線基材１０，２０，４０が片面ＣＣＬを用いて作製されている。従って、第３プリント配線基材３０の配線パターン３２は、第３樹脂基材３１の両面側に形成され、信号用のビア３４は、これら両面の配線パターン３２同士を層間接続した構造となっている。
このような場合、ビア３４は、例えば第３樹脂基材３１の一方の面側の配線パターン３２を貫通させることなく、他方の面側の配線パターン３２を貫通する貫通孔内にめっきを施した構造のレーザービアホール（ＬＶＨ）による穴開け加工のめっきビアからなる。この場合、めっきは、銅めっきにより形成されたものが挙げられる。
なお、このようにめっきが施された場合、少なくとも一方の配線パターン３２上には図示しないめっき層が形成される。その他、図示は省略するが、層間接続は、貫通孔内をめっきする代わりに導電性ペーストを充填させて接続した構成としたり、各配線パターン３２間を完全に貫通する貫通穴内にめっきを施した構造のめっきスルーホールにより接続した構成としてもよい。
一方、第１〜第４樹脂基材１１〜４１は、それぞれ例えば厚さｄが約１２μｍ〜５０μｍ程度となる樹脂フィルムにより構成されている。樹脂フィルムとしては、例えばポリイミド、ポリオレフィン、ポリエチレンテレフタレート、液晶ポリマー（ＬＣＰ）等からなる樹脂フィルムや、熱硬化性のエポキシ樹脂等からなる樹脂フィルムなどを用いることができる。
電子部品８０は、上述したような能動部品や受動部品等であり、図１に示す電子部品８０は、再配線を施したＷＬＰを示している。電子部品８０の電極形成面８１ｂには、パッド８１ｃ上に形成された複数の再配線電極８１が設けられ、その周囲には絶縁層８１ｄが形成されている。電子部品８０は、電極形成面８１ｂとは反対側の裏面８１ａから絶縁層８１ｄの下面までを含めた厚さＨが、約５０μｍ〜１５０μｍ程度となるように形成されている。
配線パターン１２〜４２は、銅箔等の導電材からなる導体層８（図８参照）をエッチング等によりパターン形成してなり、その厚さｔが約１２μｍ〜２５μｍ程度となるように形成されている。ビア１４，２４，４４は、ビアホール２内にそれぞれ充填された導電性ペーストからなり、ビア３４は、上記のようにビアホール３に施されためっきにより形成される。
なお、第３プリント配線基材３０における配線パターン３２は、中央部に形成された開口部３９の周囲に、少なくとも一部がこの開口部３９を取り囲む枠状に配置された状態で形成されていればよく、具体的には、図２に示すように、開口部３９を取り囲む枠状に集中配置された状態で複数形成されている。これら配線パターン３２は、例えば隣接する複数の配線パターン３２，３２の枠状に集中配置された部分の間の間隔Ｓが、約５０μｍ以上２００μｍ以下の範囲（５０μｍ≦Ｓ≦２００μｍ）に収まるように形成されている。また、各配線パターン３２は、例えば開口部３９の開口端から水平方向に引っ込んだ位置に配置されており、具体的には、開口部３９の開口端の端面３９ａから配線パターン３２の開口部３９側の端部の端面３２ａまでの距離（水平距離）Ｄが、約２μｍ以上１００μｍ以下の範囲（２μｍ≦Ｄ≦１００μｍ）に収まるよう、好ましくは約２μｍ以上８０μｍ以下（２μｍ≦Ｄ≦８０μｍ）となるように形成されている。この距離Ｄは、好ましくは電子部品８０の厚さＨよりも小さい値（Ｄ＜Ｈ）に設定される。
なお、第１の実施形態では上記のように端面３９ａから端面３２ａまでに距離Ｄが存在するとしているが、各配線パターン３２は、その端部の端面３２ａが開口部３９の開口端の端面３９ａと垂直方向に面一となるように（段差がないように）形成された態様（０＜Ｄ≦１００μｍ）も含まれ得る。また、各配線パターン３２には、一部にダミーパターンが含まれていてもよい。これら各配線パターン３２は、好ましくは第３樹脂基材３１の両面において形成され得るが、少なくとも一方の面に形成されていてもよい。また、両面に形成された場合、垂直方向に対応する位置に形成されても、垂直方向にずれた位置に形成されてもよい。
このように、配線パターン３２が開口部３９を取り囲む枠状に集中配置されることで、熱圧着による一括積層時に配線パターン３２上の接着層９が開口部３９内に適切に押し出されて入り込むと共に、配線パターン３２上にも適量が残留する。これにより、開口部３９の周囲の第２及び第４樹脂基材２１，４１は平坦な状態のまま保たれる。
仮に、開口部３９の周囲に枠状に配線パターン３２が配置されていない場合は、接着層９が開口部３９内に入り込むことに伴って、開口部３９の周囲の第２及び第４樹脂基材２１，４１が第３樹脂基材３１の方に向かって凹むことになる。これら樹脂基材２１，４１の凹みは、基板全体を通して変形を生じさせると共に、特に表層の表面形状に凹みが現われる原因となる。
これに対し、第１の実施形態に係る部品内蔵基板１は、上記のように配線パターン３２が開口部３９を取り囲む枠状に集中配置されているので、従来の部品内蔵基板１００に設けられていた枠状部１１１が不要となるのみならず、熱圧着による一括積層時に開口部３９の周囲の第２及び第４樹脂基材２１，４１が凹むことはなく、表層の表面形状に凹みが現われることもない。
なお、厳密には隣接する配線パターン３２間には導体層８が存在しないため、この部分においては接着層９の流動により上述した第２及び第４樹脂基材２１，４１の凹みの問題が生じ得るが、配線パターン３２間の間隔Ｓがこの凹み問題に影響を与えない範囲に設定されているため、表面形状に影響のある凹みの発生は皆無である。従って、開口部３９の周辺のプリント配線基材２０，４０の平坦性を確保しつつ枠状部１１１の分だけ基板全体の小型化を図り、更に他の電子部品を部品内蔵基板１に表面実装する場合の実装不良の発生を抑えることができる。
導電性ペーストは、例えばニッケル、金、銀、銅、アルミニウム、鉄等から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛等から選択される少なくとも１種類の低融点の金属粒子とを含んでいる。そして、導電性ペーストは、これらの金属粒子に、エポキシ、アクリル、ウレタン等を主成分とするバインダ成分を混合したペーストからなる。
このように構成された導電性ペーストは、例えば含有された低融点の金属が２００℃以下で溶融し合金を形成することができる特性を備えている。また、導電性ペーストは、特に銅や銀等とは金属間化合物を形成することができる特性を備えている。従って、各ビア１４，２４，４４と配線パターン１２〜４２との接続部分は、一括積層の熱圧着時に金属間化合物により合金化され強固に接続される。
なお、導電性ペーストは、例えば粒子径がナノレベルの金、銀、銅、ニッケル等のフィラーが、上述したようなバインダ成分に混合されたナノペーストで構成することもできる。導電性ペーストは、その他、単に上述したニッケル等の金属粒子が、上記のようなバインダ成分に混合された形態のペーストからなるものであってもよい。このように構成された導電性ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。
導電性ペーストのビアホール２（及びビアホール３）や貫通孔等への充填方法は、例えば印刷工法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法などを用いることができる。そして、第１〜第４プリント配線基材１０〜４０は、予め第１、第２及び第４プリント配線基材１０，２０，４０に設けられた接着層９を介して積層されている。
接着層９を構成する接着材は、例えば加熱によって軟化した場合の所定の流動量（フロー量）が設定された熱硬化性樹脂からなる。ここで、図２及び図３に示すように、電子部品８０は、開口部３９内に開口端と接触しない状態で、その端面３９ａから距離Ｌ（例えば、約５０μｍ）だけ離れた位置に収容される。従って、熱圧着による一括積層前の状態においては、電子部品８０と開口部３９との間には隙間が生じている。
この隙間は、一括積層の際にそこに空隙ができないように、完全に接着層９により埋められなければならない。このため、上記距離Ｌにより決まる隙間の間隔の他に、電子部品８０の厚さＨや第３樹脂基材３１の厚さｄ、及び配線パターン３２の厚さｔなどの部品内蔵基板１の種々の設計要素を勘案した上で、接着層９のフロー量を定めなければならない。
具体的には、図３に図中太矢印で示すように、熱圧着による一括積層時には、電子部品８０と開口部３９との間の隙間には、第３プリント配線基材３０の両面側から接着層９が流入するので、一括積層時の接着層９の実際の移動距離は、大凡として端面３９ａ，３２ａ間の距離Ｄと、配線パターン３２の厚さｔと、第３樹脂基材３１の半分の厚さｄ／２とを足した距離（Ｄ＋ｔ＋ｄ／２）となる。従って、接着層９のフロー量を、この移動距離よりも長く設定すれば、電子部品８０を収容した開口部３９内の隙間に上下両方から接着層９が均一に満たされるので、空隙の発生を完全になくすことができる。
すなわち、フロー量をＸとした場合、Ｘ＞Ｄ＋ｔ＋ｄ／２と表すことができるので、端面３９ａ，３２ａ間の距離Ｄは、Ｄ＜Ｘ−ｔ−ｄ／２によって求めることができる。なお、接着材のフロー量は、例えば予め熱硬化性樹脂の流動特性により決定されている。流動特性は、例えばフロー量が少ない接着材の場合はフロー量１００μｍ、フロー量が多い接着材の場合はフロー量２００μｍなどと定められている。こうしてフロー量を設定することで、上記のように開口部３９周りにおける各設計要素を決めることもできる。
このように、第１の実施形態に係る部品内蔵基板１では、配線パターン３２が開口部３９を取り囲む枠状に集中配置されているので従来の枠状部１１１が不要であり、更に端面３９ａ，３２ａ間の距離Ｄ及び配線パターン３２間の間隔Ｓが接着材のフロー量と共に決められているため、電子部品８０を収容する開口部３９周辺の基板の平坦性を確保し、基板全体の小型化を図り、延いては表面実装における実装不良の発生を抑止することができる。
次に、第１の実施形態に係る部品内蔵基板１の製造方法について、図４〜図１１を参照しながら説明する。
なお、図４及び図８は第４プリント配線基材４０について、図５及び図９は第３プリント配線基材３０について、図６及び図１０は電子部品８０について、図７及び図１１は部品内蔵基板１の最終工程について、それぞれの製造工程の詳細を示している。また、第１及び第２プリント配線基材１０，２０については、第４プリント配線基材４０の製造工程と同様の工程で製造することができるので、ここでは特に明記しない限り説明を省略する。
まず、図４のフローチャートを参照しながら第４プリント配線基材４０の製造工程について説明する。図８（ａ）に示すように、第４樹脂基材４１の一方の面にいわゆるベタ状態の銅箔等からなる導体層８が形成された片面ＣＣＬを準備する（ステップＳ１００）。次に、導体層８上に例えばフォトリソグラフィによりエッチングレジスト（図示せず）を形成した後にエッチングを行って、図８（ｂ）に示すように、配線パターン４２を形成する（ステップＳ１０２）。
ここで、ステップＳ１００にて使用する片面ＣＣＬの一例としては、厚さ１２μｍの銅箔からなる導体層８に、厚さ２５μｍの第４樹脂基材４１を貼り合わせた構造のものが挙げられる。この片面ＣＣＬとしては、例えば公知のキャスティング法によって銅箔にポリイミドのワニスを塗布し、そのワニスを硬化させて作製されたものを用いることができる。
その他、片面ＣＣＬとしては、ポリイミドフィルム上にシード層をスパッタリングにより形成し、めっきにより銅を成長させて導体層８を形成したものや、圧延又は電解銅箔とポリイミドフィルムとを接着材により貼り合わせて作製されたもの等を用いることも可能である。
なお、第４樹脂基材４１は、必ずしもポリイミドフィルムを基材（ベース）とする必要はなく、上述したように液晶ポリマー等のプラスチックフィルムを基材とするものであってもよい。また、上記ステップＳ１０２でのエッチングには、塩化第二鉄や塩化第二銅等を主成分とするエッチャントを用いることが可能である。
こうして配線パターン４２を形成したら、図８（ｃ）に示すように、第４樹脂基材４１の配線パターン４２形成面側と反対側の面に、接着材９ａ及びマスク材７を加熱圧着により貼り付ける（ステップＳ１０４）。このステップＳ１０４にて貼り付けられる接着材９ａの一例としては、厚さ２５μｍのエポキシ系熱硬化性樹脂フィルムが挙げられる。加熱圧着は、例えば真空ラミネータを用いて減圧下の雰囲気中にて接着材９ａが硬化しない温度で、例えば０．３ＭＰａの圧力によりプレスしてこれらを貼り合わせることで実施され得る。
なお、層間の接着層９を構成する接着材９ａは、エポキシ系の熱硬化性樹脂のみならず、アクリル系の接着材や、熱可塑性ポリイミド等に代表される熱可塑性接着材等が挙げられる。また、接着材９ａは、必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布したものであってもよい。また、マスク材７は、上述した樹脂フィルムやポリエチレンテレフタレート（ＰＥＴ）やポリエチレンナフタレート（ＰＥＮ）等のプラスチックフィルムの他に、ＵＶ照射によって接着や剥離が可能な各種フィルムを用い得る。
そして、貼り付けたマスク材７側から配線パターン４２に向かって、例えばＵＶ−ＹＡＧレーザ装置を用いてレーザ光を照射し、図８（ｄ）に示すように、マスク材７、接着材９ａ及び第４樹脂基材４１を貫通する貫通孔のビアホール２を所定箇所に形成する（ステップＳ１０６）。ビアホール２の直径は、例えば３０μｍ〜８０μｍに設定され、形成後のビアホール２内には、例えばプラズマデスミア処理が施される。
このステップＳ１０６にて形成されるビアホール２は、その他に炭酸ガスレーザ（ＣＯ２レーザ）やエキシマレーザ等で形成されたり、ドリル加工や化学的なエッチング等により形成されたりしてもよい。また、デスミア処理は、ＣＦ４及びＯ２（四フッ化メタン＋酸素）の混合ガスにより行うことが可能であるが、Ａｒ（アルゴン）等のその他の不活性ガスも用い得る。また、デスミア処理は、いわゆるドライ処理ではなく、薬液を用いたウェットデスミア処理としてもよい。
こうして形成したビアホール２内に、例えばスクリーン印刷等により上述したような構成の導電性ペーストを充填してビア４４を形成し（ステップＳ１０８）、図８（ｅ）に示すように、マスク材７を剥離して除去することで（ステップＳ１１０）、本フローチャートによる一連の製造処理を終了する。
このような工程により、接着層９の表面から端部が僅かに突出した状態のビア４４が形成され、接着層９が備えられた第４樹脂基材４１を有する第４プリント配線基材４０を製造することができる。なお、第１及び第２プリント配線基材１０，２０も同様に製造し、更に多層の場合は他のプリント配線基材を形成して準備しておくとよい。
次に、図５のフローチャートを参照しながら第３プリント配線基材３０の製造工程について説明する。なお、以降の説明においては、既に説明した部分や箇所については同一の符号を附して説明を割愛する場合があり、各ステップの具体的な処理内容については、適宜上述した内容を適用可能であるとする。まず、図９（ａ）に示すように、第３樹脂基材３１の両面に導体層８が形成された両面ＣＣＬを準備し（ステップＳ１２０）、図９（ｂ）に示すように、所定箇所にビアホール３を形成して（ステップＳ１２２）、例えばプラズマデスミア処理を行う。
次に、図９（ｃ）に示すように、第３樹脂基材３１の全面に例えばパネルめっき処理を施して（ステップＳ１２４）、導体層８上及びビアホール３内に図示しないめっき層を形成して、配線パターン３２及びビア３４の原型を形成する。そして、図９（ｄ）に示すように、第３樹脂基材３１の両面にエッチング等を施して、配線パターン３２やビア３４等の各部を含んだ配線パターンを形成する（ステップＳ１２６）。このとき、配線パターン３２は、上述したように、後に開口部３９となる箇所の周りに少なくとも一部がこの開口部３９を取り囲む枠状に集中配置された態様で複数形成される。
こうして配線パターンを形成したら、図９（ｅ）に示すように、最終的に、電子部品８０が内蔵される部分の第３樹脂基材３１を、所定の開口径として例えば電子部品８０の中心から放射方向に全周に亘ってその外形よりも５０μｍ以上大きくなるようにＵＶ−ＹＡＧレーザ装置等を用いてレーザ光を照射することにより除去し、この所定の開口径を有する開口部３９を形成して（ステップＳ１２８）、本フローチャートによる一連の製造処理を終了する。このような工程により、第３プリント配線基材３０を製造することができる。
そして、このように製造された第３プリント配線基材３０の開口部３９に内蔵される電子部品８０は、例えば次のように製造される。ここでは、図６のフローチャートを参照しながら電子部品８０の製造工程について説明する。まず、図１０（ａ）に示すように、酸化ケイ素や窒化ケイ素等の無機絶縁層が形成されたダイシング前のウェハ８２を準備する（ステップＳ１３０）。
ウェハ８２を準備したら、図１０（ｂ）に示すように、準備したウェハ８２の表面に、例えばセミアディティブ法によって、電子部品８０のパッド８１ｃ上及び無機絶縁層上に、図示しない導体回路やパッド８１ｃを覆う再配線電極８１を形成する（ステップＳ１３２）。
そして、図１０（ｃ）に示すように、例えば液状の感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィによってコンタクトホールを形成した後に、焼成することで絶縁層８１ｄを形成する（ステップＳ１３４）。最後に、プロービングにより検査を行って、図１０（ｄ）に示すように、薄型化及びダイシングにより電子部品８０を個片化して複数作製する（ステップＳ１３６）。
なお、上記ステップＳ１３４にて形成される絶縁層８１ｄの樹脂は、例えばベンゾシクロブテン（ＢＣＢ）やポリベンゾオキサゾール（ＰＢＯ）等を用いることが可能である。また、感光性樹脂は、必ずしもスピンコートによって塗布される必要はなく、カーテンコートやスクリーン印刷、又はスプレーコート等によって塗布されてもよい。このようにして作製された電子部品８０には、通常の導電用回路の他に、インダクタ、キャパシタ、抵抗等の各機能を付与させることも可能である。
最後に、図７のフローチャートを参照しながら部品内蔵基板１の最終工程について説明する。以上のようにして第１〜第４プリント配線基材１０〜４０を製造及び電子部品８０を作製したら、図１１に示すように、電子部品８０の再配線電極８１と第２プリント配線基材２０のビア２４とを、電子部品用実装機で位置合わせして、第２プリント配線基材２０の接着層９とビア２４の導電性ペーストとが硬化していない状態で、電子部品８０を第２プリント配線基材２０に仮留め接着する。
その後、各プリント配線基材１０〜４０及び電子部品８０を位置決め、具体的には第２及び第４プリント配線基材２０，４０が接着層９をそれぞれ第３プリント配線基材３０側に向けた状態で、電子部品８０が第３プリント配線基材３０の開口部３９内に開口端と非接触で収まるように位置決めし、積層する（ステップＳ１４０）。最後に、例えば真空プレス機を用いて、１ｋＰａ以下の減圧雰囲気中にて加熱加圧することで熱圧着により一括積層し（ステップＳ１４２）、本フローチャートによる一連の製造処理を終了して、図１に示すような部品内蔵基板１を製造する。
このように、第１の実施形態に係る部品内蔵基板１の製造方法では、複数の配線パターン３２の少なくとも一部が開口部３９を取り囲む枠状に集中配置された第３プリント配線基材３０を、第２及び第４プリント配線基材２０，４０で挟んだ状態で、第１〜第４プリント配線基材１０〜４０を熱圧着により一括積層する。これにより、第２及び第４プリント配線基材２０，４０の接着層９が電子部品８０と開口部３９との隙間に上下方向から均一に入り込むのでこの隙間に空隙が形成されることはなく、また開口部３９の周囲において第２及び第４樹脂基材２１，４１が第３樹脂基材３１の方へ凹むこともないので、電子部品８０を収容する開口部３９周辺の基板の平坦性を確保しつつ基板全体の小型化が可能な部品内蔵基板１を製造することができる。このようにして製造された部品内蔵基板１は、表面形状においても凹みが抑えられるため、表面実装における実装不良の発生を効果的に抑えることが可能である。
なお、第３プリント配線基材３０に形成された配線パターン３２は、図１２及び図１３に示すように設けられていてもよい。まず、図１２に示すように、一の変形例の配線パターン３２は、平面視で見てそれぞれ一部が角丸三角形のような形状をしている。そして、配線パターン３２は、各辺のうちの一辺が開口部３９の開口端の端面３９ａにそれぞれ平行且つ直線を形成するように沿っていると共に、それぞれ間隔Ｓ毎に離れた状態で配置されている。配線パターン３２をこのように配置すれば、限りなく連続する枠に近い形で各配線パターン３２を開口部３９の周囲に集中配置することができるので、上述した作用効果をより奏し易くすることが可能である。
また、他の変形例の配線パターン３２は、図１３に示すように、平面視で見てそれぞれ一部が角丸平行四辺形のような形状をしている。そして、配線パターン３２は、各辺のうちの一辺が開口部３９の開口端の端面３９ａにそれぞれ平行且つ直線を形成するように沿っていると共に、それぞれ隣接方向に対向する辺同士が端面３９ａに対して斜めに交わるように間隔Ｓ毎に離れた状態で配置されている。配線パターン３２をこのように配置すれば、上記一の変形例と同様の作用効果を奏する。また、これと共に、間隔Ｓが空いた部分（配線パターン３２が形成されていない部分）は、上記のように端面３９ａに対して斜めに配置されているので、図中矢印で示す方向に直線状に間隔Ｓが空いた部分が配置されている場合と比較して、次のような特徴がある。
すなわち、間隔Ｓが空いた部分には、配線パターン３２が形成されていないため、配線パターン３２の表面を基準とした場合、その表面から第３樹脂基材３１の表面までの段差（凹み）が存在することとなる。この場合、熱圧着による一括積層時に接着層９はその段差部分にも流れ込む。
このとき、間隔Ｓが空いた部分が端面３９ａに対して斜めに配置されていれば、単位面積当たりでみた場合に上記直線状に配置されているものと比べて局所的に大きな段差（凹み）ができるよりは範囲が広くても少ない段差（凹み）とすることができる。従って、この段差部分への接着層９の流れ込みの影響を少なくすることができ、第２及び第４樹脂基材２１，４１の開口部３９の周囲における凹みをより抑えることが期待できる。このように、配線パターン３２は、種々の形状で枠状に配置形成することが可能である。
次に、第１の実施形態に係る部品内蔵基板１の実施例について説明する。
本実施例では、まず、接着層９を構成する接着材の材質、電子部品８０の厚さＨ、端面３９ａ，３２ａ間の距離Ｄ、及び配線パターン３２間の間隔Ｓを変えた部品内蔵基板１を種々のサンプル基板として試作した。そして、それぞれのサンプル基板に発生した種々の不良モードを観察し、上述した部品内蔵基板１の各設計要素の最適値を求めた。
不良モードは、図１４に示すように、０が不良なし、１が部品／パターン間絶縁不良、２が接着材充填不良、３が基板表面平坦性不良として表した。接着層９を構成する接着材は、接着材Ａがフロー量が１００μｍと少なく、接着材Ｂがフロー量が２００μｍと多いものとした。内蔵される電子部品８０は、部品の厚さＨが、それぞれの接着材Ａ，Ｂについて（１）０．０５ｍｍ、（２）０．１ｍｍ、（３）０．１５ｍｍの３つを用意した。
また、配線パターン３２は、端面３９ａ，３２ａ間の距離Ｄが、０ｍｍから０．２ｍｍまでの範囲内で１０種類の異なる値となるように設定して枠状に集中配置した。このとき、隣接する配線パターン３２間の間隔Ｓは、５０μｍに設定した。以上の条件において、試作したサンプル基板に発生した不良モードと端面３９ａ，３２ａ間の距離Ｄ（以下、「距離Ｄ」と呼ぶ。）との関係をまとめると、図１５に示すようになる。
まず、接着材Ａにより構成される接着層９を用いた場合、距離Ｄが０ｍｍのときは上記（１）〜（３）のいずれの部品厚においても、電子部品８０と配線パターン３２とが接触して部品／パターン間絶縁不良が発生した。また、距離Ｄが０．００１ｍｍのときは（３）の部品厚のときのみ部品／パターン間絶縁不良が発生した。
そして、距離Ｄが０．００２ｍｍ、０．００５ｍｍ、０．０１ｍｍ、０．０２ｍｍ、０．０５ｍｍのいずれのときにも、（１）〜（３）のいずれの部品厚においても不良は発生しないことが確認された。なお、距離Ｄが０．１ｍｍのときには（３）の部品厚のときのみ接着材充填不良が発生した。
更に、距離Ｄが０．１５ｍｍ及び０．２ｍｍのときは、それぞれ（１）の部品厚においては不良が発生しなかったものの、（２）の部品厚のときに接着材充填不良が発生し、（３）の部品厚のときには接着材充填不良と共に基板表面平坦性不良が併発した。以上のことから、接着材Ａを接着層９として用いた場合の距離Ｄは、０．００２ｍｍ〜０．０５ｍｍの範囲内で設定されることが好適であると判明した。
次に、接着材Ｂにより構成される接着層９を用いた場合、距離Ｄが０ｍｍのときは（１）〜（３）のいずれの部品厚においても、部品／パターン間絶縁不良が発生した。そして、距離Ｄが０．００１ｍｍ、０．００２ｍｍ、０．００５ｍｍ、０．０１ｍｍ、０．０２ｍｍ、０．０５ｍｍ、０．１ｍｍのいずれのときにも、（１）〜（３）のいずれの部品厚においても不良が発生しないことが確認された。なお、距離Ｄが０．１５ｍｍのときには（３）の部品厚のときのみ基板表面平坦性不良が発生した。
更に、距離Ｄが０．２ｍｍのときは（１）の部品厚においては不良が発生しなかったものの、（２）及び（３）のいずれの部品厚においても基板表面平坦性不良が発生した。以上のことから、接着材Ｂを接着層９として用いた場合の距離Ｄは、０．００１ｍｍ〜０．１ｍｍの範囲内で設定されることが好適であると判明した。
そして、発生した不良モードのうち、試作されたサンプル基板１０個中の接着材充填不良又は基板表面平坦性不良の不良発生個数と距離Ｄとの関係をグラフ化してまとめると、図１６に示すようになる。このグラフによると、距離Ｄが０．２ｍｍのときに接着材Ａを接着層９として用いた場合は、（１）の部品厚のときは不良は発生しないが、（２）の部品厚のときには２個、（３）の部品厚のときには８個それぞれ発生したことが分かる。また、距離Ｄが同条件のときに接着材Ｂを接着層９として用いた場合は、（１）の部品厚のときは不良は発生しないが、（２）の部品厚のときには１個、（３）の部品厚のときには４個それぞれ発生したことが分かる。
同様に、距離Ｄが０．１５ｍｍのときに接着材Ａを用いた場合は、（１）の部品厚のときは不良は発生しないが、（２）の部品厚のときには１個、（３）の部品厚のときには３個それぞれ発生したことが分かる。また、距離Ｄが同条件のときに接着材Ｂを用いた場合は、（１）及び（２）の部材厚のときは不良は発生しないが、（３）の部品厚のときには２個発生したことが分かる。
また、距離Ｄが０．１２ｍｍのときに接着材Ａを用いた場合は、（３）の部品厚のときのみ不良が２個発生したことが分かり、距離Ｄが同条件のときに接着材Ｂを用いた場合は、（３）の部材厚のときのみ不良が１個発生したことが分かる。また、距離Ｄが０．１１ｍｍのときに接着材Ａを用いた場合及び接着材Ｂを用いた場合のいずれにおいても、（３）の部品厚のときのみ不良がそれぞれ１個発生したことが分かる。
更に、距離Ｄが０．１０ｍｍのときに接着材Ａを用いた場合における（３）の部品厚のときのみ、不良が１個発生したことが分かる。そして、距離Ｄが０．０８ｍｍ及び０．０５ｍｍのときには、接着材Ａ及び接着材Ｂのいずれを用いた場合であっても、不良は発生しないことが分かる。
このことから、電子部品８０の厚さＨが厚いほど、或いは接着層９を構成する接着材のフロー量が小さいほど、サンプル基板における不良の発生率が高いことが分かる。例えば、距離Ｄが０．１０ｍｍ以下ならば、電子部品８０の厚さＨを０．１ｍｍ以下のものにするか、又は接着材Ｂを用いて接着層９を構成するかの対策を取ることで、不良の発生を解消することができる。
ここで、図１６に示した結果から距離Ｄを０．０８ｍｍ以下にすることによって、接着材Ａ及び接着材Ｂのいずれをも接着層９として採用し得ることが分かる。このような場合は、部品の厚さＨが０．１５ｍｍと標準的なものよりも厚いものを用いても基板に不良は発生しない。このように、適切な距離Ｄを設定することで、内蔵される電子部品８０の許容高さ制限が緩和されるので、いわゆる汎用部品の内蔵が可能になり部品内蔵基板１の応用分野を拡大させる効果が期待できる。
なお、距離Ｄの０．０８ｍｍという数値は、第１の実施形態において上述した式Ｘ＞Ｄ＋ｔ＋ｄ／２及びＤ＜Ｘ−ｔ−ｄ／２から、例えば次のように求めることができる。すなわち、配線パターン３２の厚さｔ及び第３樹脂基材３１の厚さｄをそれぞれ０．０１２ｍｍとし、接着層９のフロー量Ｘを０．１ｍｍとすれば、０．１＞Ｄ＋０．０１２＋０．００６となり、Ｄ＜０．１−０．０１８＝０．０８２となるので、Ｄ＜０．０８ｍｍと規定することができる。
次に、試作した部品内蔵基板１に発生した不良モードと配線パターン３２間の間隔Ｓ（以下、「間隔Ｓ」と呼ぶ。）との関係をまとめると、図１７に示すようになる。なお、図１６においては、接着材Ａにより接着層９を構成し、（２）及び（３）の部品厚を用いた場合についてのみ表されている。
まず、間隔Ｓが０．０５ｍｍ、０．１ｍｍ、０．２ｍｍのいずれのときにも、（２）及び（３）のいずれの部品厚においても不良は発生しないことが確認された。なお、間隔Ｓが０．３ｍｍ及び０．５ｍｍのいずれのときにも、それぞれ（２）の部品厚においては不良が発生しなかったものの、（３）の部品厚のときのみ基板表面平坦性不良が発生した。また、間隔Ｓが０．０５ｍｍ未満であると、フォトリソグラフィの限界から配線パターン３２間での絶縁不良が発生する可能性が増大する。以上のことから、接着材Ａを接着層として用いた場合に間隔Ｓは、０．０５ｍｍ〜０．２ｍｍの範囲内で設定されることが好適であると判明した。
従って、配線パターン３２を、間隔Ｓが５０μｍ以上２００μｍ以下の範囲内で定まり、且つ距離Ｄが２μｍ以上１００μ以下の範囲、好ましくは２μｍ以上８０μｍ以下の範囲内で定まるように、開口部３９を取り囲む枠状に集中配置された状態で複数形成すれば、開口部３９周辺の基板の平坦性を確保しつつ基板全体の小型化を図ると共に表面実装における実装不良の発生を抑止することが可能な部品内蔵基板１を実現することができる。
［第２の実施形態］
次に、第２の実施形態に係る部品内蔵基板１について説明する。
図１８に示すように、第２の実施形態に係る部品内蔵基板１は、第３プリント配線基材３０の開口部３９の周囲に設けられる各配線パターン３２の少なくとも一部が、例えば第４プリント配線基材４０のビア４４を介して接続される第１部分３２ｂと、この第１部分から開口部３９の開口端に向けて延びる第２部分３２ｃとをそれぞれ有し、第２部分３２ｃが開口部３９を取り囲むように枠状に集中配置されるパターンに形成されている点が、第１の実施形態に係る部品内蔵基板１の第３プリント配線基材３０の配線パターン３２と相違している。
なお、第２の実施形態に係る部品内蔵基板１の配線パターン３２は、更に第１部分３２ｂを介して第２部分３２ｃと重ならないようにパターン形成された第３部分３２ｄを有している。このように構成された配線パターン３２は、上述した第３プリント配線基材３０の製造工程におけるステップＳ１２６において、複数の配線パターン３２をエッチング等によりパターン形成する際に、少なくとも一部が例えばビア４４を介して接続される第１部分３２ｂから後に開口部３９となる箇所に向けて延びる第２部分３２ｃをそれぞれ備え、この第２部分３２ｃが開口部３９の周りを取り囲むように枠状に集中配置したパターンに形成することで作製される。
このように第１〜第３部分３２ｂ〜３２ｄを有する配線パターン３２を備えて構成された第２の実施形態に係る部品内蔵基板１では、第１の実施形態に係る部品内蔵基板１及びその製造方法と同様の作用効果を奏することができると共に、配線パターン３２の第１部分３２ｂがビアと接続されるので、導通或いは放熱などの設計自由度を更に向上させることができる。
［第３の実施形態］
次に、第３の実施形態に係る部品内蔵基板１について説明する。
なお、図１９においては、配線パターン３２にハッチングを施して表してある。
図１９に示すように、第３の実施形態に係る部品内蔵基板１は、開口部３９が形成された第３プリント配線基材３０の第３樹脂基材３１上に配線パターン３２が形成されている。配線パターン３２は、ベタパターン３２ｅとランドパターン３２ｆを含む。部品内蔵基板１は、このように形成された配線パターン３２の少なくとも一部（ベタパターン３２ｅ）が、開口部３９の周囲にこの開口部３９を取り囲む枠状に配置されている点が、第１及び第２の実施形態に係る部品内蔵基板１とは相違している。
すなわち、配線パターン３２は、開口部３９の周囲に枠状に設けられるベタパターン３２ｅが、第３樹脂基材上に形成された配線パターン３２の少なくとも一部により構成され、ランドパターン３２ｆがベタパターン３２ｅ内に、ベタパターン３２ｅとの電気的導通を避けるように絶縁された状態で形成されることにより構成されている。なお、ベタパターン３２ｅは、ビア４４等により他層の回路等と電気的導通が図られているため、単なる枠状のパターンとは異なるものである。
このように形成された配線パターン３２を備えて構成された第３の実施形態に係る部品内蔵基板１では、第１及び第２の実施形態に係る部品内蔵基板１及びその製造方法と同様の作用効果を奏することができると共に、開口部３９周りの機械的強度をより高めることが可能となる。
以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上記の実施の形態では、接着層９を構成する接着材として、フロー量の大小２種類を例に挙げて説明したが、更に異なるフロー量に設定された接着材を採用して、距離Ｄや間隔Ｓの値を設定するようにしてもよい。また、配線パターン３２の形状は、開口部３９の周囲を取り囲む枠状に集中配置された部分があれば、上記形状や配置態様に限定されるものではない。
１ 部品内蔵基板
２、３ ビアホール
７ マスク材
８ 導体層
９ 接着層
９ａ 接着材
１０ 第１プリント配線基材
１１ 第１樹脂基材
１２，２２，３２，４２ 配線パターン
１４，２４，３４，４４ ビア
２０ 第２プリント配線基材
２１ 第２樹脂基材
３０ 第３プリント配線基材
３１ 第３樹脂基材
３２ａ，３９ａ 端面
３９ 開口部
４０ 第４プリント配線基材
４１ 第４樹脂基材
８０ 電子部品

Claims (12)

  1. 樹脂基材の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を、接着層を介して一括積層すると共に、前記複数のプリント配線基材のうち両面から他のプリント配線基材によって挟まれた少なくとも一つのプリント配線基材に開口部が形成され、この開口部内に電子部品を内蔵してなる多層構造の部品内蔵基板であって、
    前記開口部が形成されたプリント配線基材の前記配線パターンの少なくとも一部が前記開口部の周囲に該開口部を取り囲む枠状に配置されている
    ことを特徴とする部品内蔵基板。
  2. 前記開口部が形成されたプリント配線基材には、複数の前記配線パターンが形成され、
    前記複数の配線パターンの少なくとも一部が、前記枠状に集中配置されている
    ことを特徴とする請求項１記載の部品内蔵基板。
  3. 隣接する前記複数の配線パターンの前記枠状に集中配置された部分の間の間隔は、５０μｍ以上２００μｍ以下である
    ことを特徴とする請求項２記載の部品内蔵基板。
  4. 前記配線パターンは、前記開口部の開口端よりも水平方向に引っ込んだ位置に配置されている
    ことを特徴とする請求項１〜３のいずれか１項記載の部品内蔵基板。
  5. 前記開口部の開口端から前記配線パターンの前記開口部側の端部までの距離は、２μｍ以上１００μｍ以下である
    ことを特徴とする請求項１〜４のいずれか１項記載の部品内蔵基板。
  6. 樹脂基材の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を、接着層を介して一括積層すると共に、前記複数のプリント配線基材のうち両面から他のプリント配線基材によって挟まれた少なくとも一つのプリント配線基材に開口部が形成され、この開口部内に電子部品を内蔵してなる多層構造の部品内蔵基板であって、
    前記開口部が形成されたプリント配線基材の前記配線パターンの少なくとも一部は、前記ビアを介して接続される第１部分と、この第１部分から前記開口部の開口端に向けて延びる第２部分とを有し、前記第２部分が前記開口部を取り囲むように枠状に配置されるパターンに形成されている
    ことを特徴とする多層構造の部品内蔵基板。
  7. 前記開口部が形成されたプリント配線基材には、複数の前記配線パターンが形成され、
    前記複数の配線パターンの少なくとも一部は、それぞれ前記第１及び第２部分を有し、
    前記第２部分が前記枠状に集中配置されるパターンに形成されている
    ことを特徴とする請求項６記載の部品内蔵基板。
  8. 隣接する前記第２部分間の間隔は、５０μｍ以上２００μｍ以下である
    ことを特徴とする請求項７記載の部品内蔵基板。
  9. 前記配線パターンは、前記第２部分が前記開口部の開口端よりも水平方向に引っ込んだ位置に配置されるパターンに形成されている
    ことを特徴とする請求項６〜８のいずれか１項記載の部品内蔵基板。
  10. 前記開口部の開口端から前記第２部分の前記開口部側の端部までの距離は、２μｍ以上１００μｍ以下である
    ことを特徴とする請求項６〜９のいずれか１項記載の部品内蔵基板。
  11. 樹脂基材の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を、接着層を介して一括積層すると共に、前記複数のプリント配線基材のうち両面から他のプリント配線基材によって挟まれた少なくとも一つのプリント配線基材に開口部が形成され、この開口部内に電子部品を内蔵してなる多層構造の部品内蔵基板の製造方法であって、
    複数の樹脂基材に前記配線パターン及び前記ビアを形成すると共に、前記複数の樹脂基材のうちの少なくとも一つに前記電子部品を内蔵する開口部、及びこの開口部の周囲において少なくとも一部が該開口部を取り囲む枠状に配置された配線パターンを形成して、複数のプリント配線基材を作製する工程と、
    前記複数のプリント配線基材を、前記電子部品が前記開口部に収容されるように位置決めして熱圧着により一括積層する工程とを備えた
    ことを特徴とする部品内蔵基板の製造方法。
  12. 樹脂基材の少なくとも一方の面に配線パターンが形成されると共に前記配線パターンと接続されるビアが形成された複数のプリント配線基材を、接着層を介して一括積層すると共に、前記複数のプリント配線基材のうち両面から他のプリント配線基材によって挟まれた少なくとも一つのプリント配線基材に開口部が形成され、この開口部内に電子部品を内蔵してなる多層構造の部品内蔵基板の製造方法であって、
    複数の樹脂基材に前記配線パターン及び前記ビアを形成すると共に、前記複数の樹脂基材のうちの少なくとも一つに前記電子部品を内蔵する開口部、及びこの開口部の周囲において少なくとも一部が前記ビアを介して接続される第１部分と、この第１部分から前記開口部の開口端に向けて延びる第２部分とを有し、前記第２部分が前記開口部を取り囲むように枠状に配置されるパターンに形成された配線パターンを形成して、複数のプリント配線基材を作製する工程と、
    前記複数のプリント配線基材を、前記電子部品が前記開口部に収容されるように位置決めして熱圧着により一括積層する工程とを備えた
    ことを特徴とする部品内蔵基板の製造方法。
JP2018538340A 2016-09-09 2017-08-21 部品内蔵基板及びその製造方法 Active JP6637608B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016176131 2016-09-09
JP2016176131 2016-09-09
JP2017138535 2017-07-14
JP2017138535 2017-07-14
PCT/JP2017/029782 WO2018047612A1 (ja) 2016-09-09 2017-08-21 部品内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2018047612A1 true JPWO2018047612A1 (ja) 2019-06-24
JP6637608B2 JP6637608B2 (ja) 2020-01-29

Family

ID=61561475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018538340A Active JP6637608B2 (ja) 2016-09-09 2017-08-21 部品内蔵基板及びその製造方法

Country Status (4)

Country Link
US (2) US11871524B2 (ja)
EP (1) EP3512314A1 (ja)
JP (1) JP6637608B2 (ja)
WO (1) WO2018047612A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109561570B (zh) * 2018-11-21 2020-12-18 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055109A (ja) * 2011-09-01 2013-03-21 Fujikura Ltd 部品内蔵基板およびその製造方法
JP2013211480A (ja) * 2012-03-30 2013-10-10 Fujikura Ltd 部品内蔵基板
JP2014049558A (ja) * 2012-08-30 2014-03-17 Shinko Electric Ind Co Ltd 配線基板、及び、配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007116657A1 (ja) * 2006-04-10 2007-10-18 Panasonic Corporation 中継基板とその製造方法およびそれを用いた立体回路装置
KR100819554B1 (ko) * 2006-12-04 2008-04-07 삼성전자주식회사 재생 가능한 전자 부품을 구비한 전자 장치, 이 전자장치의 제조방법 및 전자 부품의 재생 방법
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
CN204466069U (zh) * 2012-10-05 2015-07-08 株式会社村田制作所 电子元器件内置模块及通信终端装置
US10383231B2 (en) * 2013-02-08 2019-08-13 Fujikura Ltd. Component-embedded board and method of manufacturing same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055109A (ja) * 2011-09-01 2013-03-21 Fujikura Ltd 部品内蔵基板およびその製造方法
JP2013211480A (ja) * 2012-03-30 2013-10-10 Fujikura Ltd 部品内蔵基板
JP2014049558A (ja) * 2012-08-30 2014-03-17 Shinko Electric Ind Co Ltd 配線基板、及び、配線基板の製造方法

Also Published As

Publication number Publication date
US20210204414A1 (en) 2021-07-01
JP6637608B2 (ja) 2020-01-29
EP3512314A1 (en) 2019-07-17
WO2018047612A1 (ja) 2018-03-15
US20240090140A1 (en) 2024-03-14
US11871524B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
JP5711472B2 (ja) 配線基板及びその製造方法並びに半導体装置
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP5406389B2 (ja) 部品内蔵基板及びその製造方法
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
US9560770B2 (en) Component built-in board and method of manufacturing the same, and mounting body
US9351410B2 (en) Electronic component built-in multi-layer wiring board and method of manufacturing the same
US9899235B2 (en) Fabrication method of packaging substrate
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP4950743B2 (ja) 積層配線基板及びその製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
US9699921B2 (en) Multi-layer wiring board
JP2013211479A (ja) 多層配線基板
US20240090140A1 (en) Component-incorporated substrate and method for manufacturing same
US20150351218A1 (en) Component built-in board and method of manufacturing the same, and mounting body
JP2009146940A (ja) 積層配線基板及びその製造方法
JP2018032659A (ja) プリント配線板およびプリント配線板の製造方法
JP2013183015A (ja) 電子部品内蔵多層配線基板及びその製造方法
JP5285385B2 (ja) 積層配線基板の製造方法
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
US9826646B2 (en) Component built-in board and method of manufacturing the same, and mounting body
JP2013055123A (ja) 部品内蔵基板およびその製造方法
JP4977169B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191220

R150 Certificate of patent or registration of utility model

Ref document number: 6637608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250