JP2010186769A - プローブ基板の製造方法 - Google Patents
プローブ基板の製造方法 Download PDFInfo
- Publication number
- JP2010186769A JP2010186769A JP2009028173A JP2009028173A JP2010186769A JP 2010186769 A JP2010186769 A JP 2010186769A JP 2009028173 A JP2009028173 A JP 2009028173A JP 2009028173 A JP2009028173 A JP 2009028173A JP 2010186769 A JP2010186769 A JP 2010186769A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring pattern
- resist film
- wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 配線パターンに応じた凹凸や段差が当該配線パターンを構成する導電層上の絶縁層の表面に生じるのを抑制することができるプローブ基板の製造方法を提供する。
【解決手段】 配線基板上に導電層からなる第1配線パターンを形成する第1配線パターン形成ステップと、第1配線パターンの形成後の配線基板上に第1絶縁層を形成する第1絶縁層形成ステップと、第1配線パターンに対応する第1絶縁層の領域を選択的に露光させる第1絶縁層露光ステップと、露光された第1絶縁層を除去する第1絶縁層除去ステップと、第1絶縁層の除去後に第2絶縁層を形成する第2絶縁層形成ステップからなる。
【選択図】 図4
【解決手段】 配線基板上に導電層からなる第1配線パターンを形成する第1配線パターン形成ステップと、第1配線パターンの形成後の配線基板上に第1絶縁層を形成する第1絶縁層形成ステップと、第1配線パターンに対応する第1絶縁層の領域を選択的に露光させる第1絶縁層露光ステップと、露光された第1絶縁層を除去する第1絶縁層除去ステップと、第1絶縁層の除去後に第2絶縁層を形成する第2絶縁層形成ステップからなる。
【選択図】 図4
Description
本発明は、プローブ基板の製造方法に係り、さらに詳しくは、配線パターンを構成する導電層上に絶縁層が形成されたプローブ基板の製造方法の改良に関する。
半導体装置の製造工程には、半導体ウェハ上に形成された電子回路の電気的特性を検査する検査工程がある。この電気的特性の検査は、検査対象とする回路チップにテスト信号を入力させてその応答を検出するテスター装置を用いて行われる。通常、テスター装置から出力されたテスト信号は、プローブカードを介して半導体ウェハ上の回路チップに伝達される。プローブカードは、回路チップの微小な端子電極に接触させてテスター装置からのテスト信号を当該回路チップに伝達する多数のコンタクトプローブと、これらのコンタクトプローブが配設されたインターポーザと呼ばれるプローブ基板などからなり、コンタクトプローブ側の主面を半導体ウェハに対向させた状態で用いられる。
近年、電子機器の小型化及び多機能化の要求により、回路チップの端子は、多ピン及び狭ピッチとなっており、コンタクトプローブの配列も狭ピッチ化される傾向にある。このため、多数のコンタクトプローブが配設されるプローブ基板上の配線パターンには、高精度のパターン形成が求められている。しかしながら、プローブ基板が、配線パターンを構成する導電層が絶縁層を挟んで形成される多層基板である場合、従来のプローブ基板の製造方法では、配線パターンに応じた凹凸や段差が当該配線パターンを構成する導電層上の絶縁層の表面に生じてしまうという問題があった。絶縁層の表面に凹凸や段差があると、コンタクトプローブが配設される配線パターンをフォトリソグラフィーによってパターニングする際、或いは、さらにこの配線パターン上に導電層を積層することによってコンタクトプローブを形成する際に、パターニングの解像度が低下し、高精度のパターン形成が困難になってしまう。
また、レジスト膜の開口部に導電性物質を選択的にめっきすることによって、配線パターンがシード膜上に形成されるプローブ基板の場合、導電性物質をめっきした後のレジスト膜は、通常、アセトンやそれに代わるレジスト剥離液などの溶剤に配線基板を浸漬することで除去されるが、剥離性を良くするために超音波洗浄を併用することで行われる。しかしながら、超音波洗浄によってレジスト膜を除去する従来の方法では、レジスト膜除去時に配線基板に熱的及び物理的ダメージが加えられるので、プローブ基板の物理的強度、層間の密着性及び電気的絶縁性が低下してしまうという問題があった。
そこで、超音波洗浄によるレジスト膜除去に代えて、レジスト膜のパターニング時と同様に、配線パターン形成後の配線基板に光を照射してレジスト膜を露光させ、そして、露光後の配線基板を現像液に浸してレジスト膜を除去することが考えられる。しかし、この方法は、超音波洗浄に比べてレジスト膜の除去性能が低く、めっき液によるフォトレジストの変質の影響により、配線パターン間などにフォトレジストが残留してしまうという問題があった。
本発明は、上記事情に鑑みてなされたものであり、絶縁層上に配線パターンを形成する際、或いは、配線パターン上にコンタクトプローブを形成する際のパターン形成の精度を向上させたプローブ基板の製造方法を提供することを目的としている。特に、配線パターンに応じた凹凸や段差が当該配線パターンを構成する導電層上の絶縁層の表面に生じるのを抑制することができるプローブ基板の製造方法を提供することを目的としている。
本発明の他の目的は、物理的強度、層間の密着性及び電気的絶縁性を低下させることなく、配線パターンの形成に用いたレジスト膜を十分に除去することができるプローブ基板の製造方法を提供することにある。特に、レジスト膜の開口部に導電性物質を選択的にめっきすることによって形成される配線パターン間などにフォトレジストを残留させることなく、レジスト膜を除去することができるプローブ基板の製造方法を提供することにある。
第1の本発明によるプローブ基板の製造方法は、配線基板上に導電層からなる第1配線パターンを形成する第1配線パターン形成ステップと、第1配線パターンの形成後の上記配線基板上に第1絶縁層を形成する第1絶縁層形成ステップと、第1配線パターンに対応する第1絶縁層の領域を選択的に露光させる第1絶縁層露光ステップと、露光された第1絶縁層を除去する第1絶縁層除去ステップと、第1絶縁層の除去後に第2絶縁層を形成する第2絶縁層形成ステップとを備えて構成される。
この製造方法では、第1配線パターンを形成した後の配線基板上に絶縁層を形成する際、まず、第1絶縁層を配線基板上に形成する。次に、第1配線パターンに対応する第1絶縁層の領域を選択的に露光させ、露光された第1絶縁を除去する。そして、第1絶縁層を除去した後に第2絶縁層を形成する。コンタクトプローブは、例えば、この第2絶縁層上に配設される配線パターン上に形成される。この様な構成によれば、配線パターンに対応して第1絶縁層をパターニングする際、光の拡散現象によって配線パターン周辺の絶縁層も除去されるので、第1配線パターンの周囲に絶縁層の傾斜面を形成させることができる。この絶縁層の傾斜面によって配線パターン間の絶縁層を配線パターンよりも突出させられるので、第1絶縁層のパターニングを行わない場合に比べて、第2絶縁層の表面を平坦化することができる。従って、配線パターンに応じた凹凸や段差が当該配線パターンを構成する導電層上の絶縁層の表面に生じるのを抑制することができる。また、絶縁層の表面が平坦化されるので、当該絶縁層上に配線パターンを形成する際、或いは、さらにその配線パターン上にコンタクトプローブを形成する際のパターン形成の精度を向上させることができる。さらに、絶縁層表面の平坦化により、配線パターンが下地層の起伏の影響で断線するのを抑制することができる。
第2の本発明によるプローブ基板の製造方法は、上記構成に加え、第1絶縁層の除去後の配線基板を加熱することによって、第1絶縁層を収縮させる基板加熱ステップを備え、上記第2絶縁層形成ステップが、加熱後の配線基板上に第2絶縁層を形成するステップであるように構成される。この様な構成によれば、配線パターン間に形成された絶縁層の突出部を加熱によって収縮させられるので、第2絶縁層の表面をさらに効果的に平坦化することができる。また、第1絶縁層のパターニング後に、アライメントのずれによって配線パターン上に絶縁層が残留している場合であっても、加熱によって残留絶縁層が収縮するので、アライメントのずれの影響を低減させることができる。
第3の本発明によるプローブ基板の製造方法は、配線基板上にシード膜を形成するシード膜形成ステップと、上記シード膜上にフォトレジストからなるレジスト膜を形成するレジスト膜形成ステップと、上記レジスト膜の開口部に導電性物質を選択的にめっきすることによって、配線パターンを形成する配線パターン形成ステップと、上記導電性物質のめっき後に配線基板をドライエッチングすることによって、上記レジスト膜の表面層を除去するレジスト表面層除去ステップと、上記ドライエッチング後に上記レジスト膜を露光させるレジスト膜露光ステップと、露光された上記レジスト膜を現像処理によって除去するレジスト膜除去ステップとを備えて構成される。
この製造方法では、レジスト膜の開口部に導電性物質を選択的にめっきした後、配線基板をドライエッチングすることによってレジスト膜の表面層を除去してから、レジスト膜を露光させてレジスト膜が除去される。この様な構成によれば、導電性物質のめっき時にめっき液によって硬化したレジスト膜の変質層をドライエッチングによって除去することができるので、ドライエッチング後の露光及び現像処理によってレジスト膜を十分に除去することができる。従って、レジスト膜の開口部に導電性物質を選択的にめっきすることによって形成される配線パターン間などにフォトレジストを残留させることなく、レジスト膜を除去することができる。また、露光及び現像処理によってレジスト膜を除去するので、超音波洗浄によってレジスト膜を除去する従来の方法に比べて、物理的強度、層間の密着性及び電気的絶縁性を低下させることなく、配線パターンの形成に用いたレジスト膜を十分に除去することができる。
第4の本発明によるプローブ基板の製造方法は、上記構成に加え、上記レジスト膜の除去後の配線基板をドライエッチングすることによって、上記配線パターンの表面に付着しているフォトレジストを除去する残留レジスト除去ステップを備えて構成される。この様な構成によれば、レジスト膜を除去した後、配線基板を再度ドライエッチングすることによって配線パターンの表面に付着しているフォトレジストを除去するので、さらに効果的にレジスト膜の除去を行うことができる。
本発明によるプローブ基板の製造方法によれば、配線パターンに対応して第1絶縁層をパターニングすることによって配線パターン間の絶縁層を配線パターンよりも突出させられるので、第1絶縁層のパターニングを行わない場合に比べて、第2絶縁層の表面を平坦化することができる。従って、配線パターンに応じた凹凸や段差が当該配線パターンを構成する導電層上の絶縁層の表面に生じるのを抑制することができる。また、絶縁層の表面が平坦化されるので、当該絶縁層上に配線パターンを形成する際、或いは、さらにその配線パターン上にコンタクトプローブを形成する際のパターン形成の精度を向上させることができる。
また、導電性物質のめっき時にめっき液によって硬化したレジスト膜の変質層をドライエッチングによって除去することができるので、ドライエッチング後の露光及び現像処理によってレジスト膜を十分に除去することができる。従って、レジスト膜の開口部に導電性物質を選択的にめっきすることによって形成される配線パターン間などにフォトレジストを残留させることなく、レジスト膜を除去することができる。また、露光及び現像処理によってレジスト膜を除去するので、超音波洗浄によってレジスト膜を除去する従来の方法に比べて、物理的強度、層間の密着性及び電気的絶縁性を低下させることなく、配線パターンの形成に用いたレジスト膜を十分に除去することができる。
実施の形態1.
<プローブカード>
図1は、本発明の実施の形態1によるプローブカード1の概略構成の一例を示した平面図であり、プローブカード1を下側から見た様子が示されている。図2は、図1のプローブカード1の断面図であり、A−A線による切断面の様子が示されている。
<プローブカード>
図1は、本発明の実施の形態1によるプローブカード1の概略構成の一例を示した平面図であり、プローブカード1を下側から見た様子が示されている。図2は、図1のプローブカード1の断面図であり、A−A線による切断面の様子が示されている。
プローブカード1は、半導体ウェハ上の電子回路の電気的特性を検査するのに用いられる検査装置であり、検査対象物に接触させる多数のコンタクトプローブ3が配設されている。プローブカード1は、プローブ装置(図示せず)によってコンタクトプローブ3が形成されている面を下にして水平に保持され、テスター装置(図示せず)に接続される。コンタクトプローブ3を回路チップの端子電極に当接させれば、当該コンタクトプローブ3を介してテスト用の電気信号をテスター装置及び回路チップ間で入出力させることができる。
このプローブカード1は、インターポーザ2、バッキングプレート4、メイン基板10、フレキシブル基板14及び補強板15により構成される。メイン基板10は、プローブ装置に着脱可能に取り付けられる円形形状のPCB(プリント回路基板)であり、テスター装置との間で信号の入出力を行うための多数の外部端子11が周縁部に設けられている。
インターポーザ2は、下側の主面上に複数のコンタクトプローブ3が配設されたプローブ基板であり、中央部のコンタクトプローブ3と周縁部の端子とを接続する配線が形成されている。コンタクトプローブ3は、回路チップの微小な端子電極に接触させるプローブ(探針)である。この例では、回路チップの端子電極に当接させるコンタクト部が弾性的に支持されるカンチレバー(片持ち梁)型のコンタクトプローブ3が配設されている。各コンタクトプローブ3は、回路チップの端子の配置に合わせて整列配置されている。
インターポーザ2は、バッキングプレート4を介してメイン基板10の下側の主面上に固着され、周縁部の各端子は、フレキシブル基板14とワイヤーボンディング16により接続されている。フレキシブル基板14は、放射状に配列された複数のコネクタ13とインターポーザ2とを接続する配線が形成された可撓性を有するシート状のプリント回路基板である。
コネクタ13は、中継基板12を介してフレキシブル基板14とメイン基板10とを着脱可能に接続する接続部品であり、コネクタ13内の端子は、メイン基板10の外部端子11と接続されている。補強板15は、メイン基板10の上側の主面上に配置され、メイン基板10を貫通する締結部材を介してバッキングプレート4が固着されている。
<インターポーザ>
図3は、図1のプローブカード1の要部における構成例を模式的に示した説明図であり、コンタクトプローブ3が配設されるインターポーザ2の断面が示されている。このインターポーザ2は、配線基板20上に絶縁層D1〜D4を挟んで4つの導電層M1〜M4が形成された多層基板となっている。
図3は、図1のプローブカード1の要部における構成例を模式的に示した説明図であり、コンタクトプローブ3が配設されるインターポーザ2の断面が示されている。このインターポーザ2は、配線基板20上に絶縁層D1〜D4を挟んで4つの導電層M1〜M4が形成された多層基板となっている。
配線基板20は、シリコンなどのセラミックからなるベース基板であり、一方の主面、この図では、上側の面には、絶縁膜21が形成されている。導電層M1〜M4は、この絶縁膜21上に形成されている。
導電層M1は、半導体ウェハ上の回路チップに電源を供給するための配線パターンを構成する金属層であり、例えば、金を絶縁膜21上に堆積させることによって形成される。導電層M2は、GNDとなる配線パターンを構成する金属層であり、導電層M1上に形成された絶縁層D1上に形成されている。
導電層M3及びM4は、それぞれ信号線となる配線パターンを構成する金属層であり、導電層M3は、導電層M2上に形成された絶縁層D2上に形成され、導電層M4は、導電層M3上に形成された絶縁層D3上に形成されている。
導電層M1〜M4は、絶縁層D1〜D3を貫通させて配設されたスルーホールを介して互いに電気的に接続されている。信号線に対応する導電層の数は、回路チップのピン数、半導体ウェハ上のチップ数に応じて決定される。
絶縁層D4は、導電層M4上に形成された最上位の絶縁層である。絶縁層D1〜D4としては、熱硬化性を有する樹脂、例えば、ポリイミドが用いられる。導電層M1〜M4及び絶縁層D1〜D4の露出している面には、絶縁膜22が形成されている。
コンタクトプローブ3は、絶縁膜22及び絶縁層D4を貫通させて導電層M4上に形成されたインナーパッド部23に配設される。インターポーザ2の周縁部には、絶縁膜22及び絶縁層D4を貫通させて導電層M4上に形成された上段ワイヤーボンドパッド部24と、絶縁膜22及び絶縁層D1を貫通させて導電層M1上に形成された下段ワイヤーボンドパッド部25が形成されている。
<インターポーザの製造工程1>
図4及び図5は、図3のインターポーザ2の製造工程の一部を模式的に示した説明図である。図4(a)〜(c)には、配線パターン32が形成された配線基板31上に絶縁層33を形成して露光させるまでの工程の一例が示されている。
図4及び図5は、図3のインターポーザ2の製造工程の一部を模式的に示した説明図である。図4(a)〜(c)には、配線パターン32が形成された配線基板31上に絶縁層33を形成して露光させるまでの工程の一例が示されている。
図4(a)には、導電層からなる配線パターン32が形成された配線基板31が示されている。配線基板31は、絶縁性を有する基板であり、配線パターン32は、スパッタリングなどの成膜法を利用して導電性物質を配線基板31上に選択的に堆積させることによって形成される。ここでは、配線基板31上に配線パターン32や絶縁層33が形成される場合の例について以下に説明するが、配線基板31に代えて、絶縁層上に配線パターン32や絶縁層33を形成するものも本発明には含まれる。
図4(b)には、配線パターン32を構成する導電層上に絶縁層33が形成された配線基板31が示されている。絶縁層33は、配線パターン32を形成した後の配線基板31上に絶縁性及び感光性を有する熱硬化樹脂を塗布することによって形成される。
この状態では、配線パターン32上の絶縁層33の厚さt2に関わらず、配線パターン32の基板面からの高さt1に応じた段差が絶縁層33の表面に形成されている。つまり、配線パターン32間の領域などの配線パターン32から離れた領域に比べて、配線パターン32上で盛り上がるような段差が絶縁層33表面に形成されている。
ここでは、絶縁層33を構成する感光性物質として、露光によって現像液に対する溶解性が増すポジ型のフォトレジストが用いられるものとする。
図4(c)には、フォトマスクBを用いて絶縁層33を選択的に露光させる工程が示されている。フォトマスクBは、光を透過する開口部B1が配線パターン32に対応して形成されたシート状の遮光部材であり、絶縁層33を形成した後の配線基板31に対向して配置させた状態で用いられる。
ここでは、フォトマスクBの開口部B1が、例えば、配線パターン32の上面に一致させて形成されているものとする。この様なフォトマスクBとしては、例えば、配線パターン32の形成時に使用したマスクをそのまま利用することができる。
絶縁層33の形成後の配線基板31にフォトマスクBを介して光を照射することによって、配線パターン32に対応する絶縁層33の領域が選択的に露光される。
具体的には、絶縁層33の表面のうち、開口部B1の直下の領域、すなわち、配線パターン32上の領域は、開口部B1を透過した光がそのまま照射される。これに対して、配線パターン32周辺の領域には、光の拡散現象によって、開口部B1の周縁部からの距離が遠ざかるに従って強度の低下した光が照射される。
図5(a)及び(b)には、露光後の配線基板31を現像処理することによって絶縁層33の一部が除去された配線基板31上に絶縁層34を形成するまでの工程が示されている。
図5(a)には、露光処理後の配線基板31を現像液に浸すことによって絶縁層33の露光領域が除去された配線基板31が示されている。露光処理後の配線基板31を現像液に浸漬させることによって、フォトマスクBの開口部B1に対応する絶縁層33の露光領域がエッチングされ、配線パターン32上の絶縁層33が除去される。
露光領域のエッチングによって絶縁層33は、配線パターン32上の領域だけでなく、配線パターン32周辺の領域も除去され、配線パターン32の周囲に絶縁層33の傾斜面が形成されている。この絶縁層33の傾斜面の存在により、配線パターン32よりも突出している絶縁層33の突出部33aが配線パターン32間に形成されている。
突出部33aの配線パターン32上面からの高さt3の上限は、配線基板31上に形成する絶縁層33の厚さt2に応じて変化する。ここでは、高さt3が、配線パターン32の高さt1よりも低くなるように、絶縁層33の厚さが設定されるものとする。
図5(b)には、絶縁層33を除去した後に絶縁層34が形成された配線基板31が示されている。絶縁層34は、絶縁層33の一部を除去した後の配線基板31上に絶縁性物質を塗布することによって形成される。
この絶縁層34の表面は、絶縁層33の突出部33aの高さt3が配線パターン32の高さt1よりも低いので、フォトマスクBを用いた絶縁層33のパターニングを行わない場合に比べて、平坦化されている。
本実施の形態によれば、フォトマスクBを用いて絶縁層33をパターニングする際、光の拡散現象によって配線パターン32周辺の絶縁層33も除去されるので、配線パターン32の周囲に絶縁層33の傾斜面を形成させることができる。この絶縁層33の傾斜面によって配線パターン32間の絶縁層33を配線パターン32よりも突出させられるので、フォトマスクを用いた絶縁層のパターニングを行わない場合に比べて、絶縁層34の表面を平坦化することができる。従って、配線パターン32に応じた凹凸や段差が当該配線パターンを構成する導電層上の絶縁層の表面に生じるのを抑制することができる。
また、絶縁層の表面が平坦化されるので、当該絶縁層上に配線パターンを形成する際、或いは、さらにその配線パターン上にコンタクトプローブ3を形成する際のパターン形成の精度を向上させることができる。さらに、絶縁層表面の平坦化により、配線パターンが下地層の起伏の影響で断線するのを抑制することができる。
また、配線パターン32間の絶縁層33の突出部33aの高さt3は、現像液に浸漬させることによる絶縁層33のエッチング時間を十分に確保すれば、エッチング時間が長くなっても高くなることはないので、絶縁層33のエッチングを容易に行うことができる。
なお、本実施の形態では、絶縁層33の除去後の配線基板31上に絶縁層34を形成する場合の例について説明したが、本発明はこれに限られるものではない。例えば、絶縁層33の除去後の配線基板31を加熱することによって、絶縁層33を収縮させる工程を追加しても良い。すなわち、絶縁層34を形成する工程の前に、加熱によって絶縁層33を収縮させる工程を追加し、加熱処理後の配線基板31上に絶縁層34を形成するようにしても良い。
この様に加熱により絶縁層33を収縮させれば、突出部33aの高さt3を加熱処理前よりも低くなるので、絶縁層34の表面をさらに効果的に平坦化することができる。また、フォトマスクBを用いた絶縁層33のパターニング後に、アライメントのずれによって配線パターン32上に絶縁層33が残留している場合であっても、加熱処理によって残留絶縁層が収縮し、或いは、軟化して除去されるので、アライメントのずれの影響を低減させることができる。
実施の形態2.
実施の形態1では、配線パターンを構成する導電層上に形成される絶縁層の表面を平坦化させる場合の例について説明した。これに対して、本実施の形態では、物理的強度、層間の密着性及び電気的絶縁性を低下させることなく、配線パターンの形成に用いたレジスト膜を除去する場合について説明する。
実施の形態1では、配線パターンを構成する導電層上に形成される絶縁層の表面を平坦化させる場合の例について説明した。これに対して、本実施の形態では、物理的強度、層間の密着性及び電気的絶縁性を低下させることなく、配線パターンの形成に用いたレジスト膜を除去する場合について説明する。
<インターポーザの製造工程2>
図6及び図7は、本発明の実施の形態2によるインターポーザ2の製造工程の一部を模式的に示した説明図である。図6(a)〜(c)には、シード膜42が形成された配線基板41上にレジスト膜43を形成し、その開口部43aに導電性物質をめっきして配線パターン44を形成するまでの工程の一例が示されている。
図6及び図7は、本発明の実施の形態2によるインターポーザ2の製造工程の一部を模式的に示した説明図である。図6(a)〜(c)には、シード膜42が形成された配線基板41上にレジスト膜43を形成し、その開口部43aに導電性物質をめっきして配線パターン44を形成するまでの工程の一例が示されている。
図6(a)には、導電性を有するシード膜42が形成された配線基板41が示されている。配線基板41は、絶縁性を有する基板であり、シード膜42は、スパッタリングなどの成膜法を利用して導電性物質を配線基板41上に堆積させることによって形成される。ここでは、配線基板41上にシード膜42や配線パターン44が形成される場合の例について以下に説明するが、配線基板41に代えて、絶縁層上にシード膜42や配線パターン44を形成するものも本発明には含まれる。
図6(b)には、シード膜42上にフォトレジストからなるレジスト膜43が形成された配線基板41が示されている。このレジスト膜43は、シード膜42上にフォトレジストを塗布し、フォトマスクを用いて選択的に露光させ、現像液に浸して露光領域を除去することによって形成される。つまり、レジスト膜43を構成するフォトレジストとしては、露光によって現像液に対する溶解性が増すポジ型のフォトレジストが用いられ、レジスト膜43には、露光領域に対応する開口部43aが形成されている。
図6(c)には、レジスト膜43の開口部43aに導電性物質を選択的にめっきすることによって配線パターン44が形成された配線基板41が示されている。レジスト膜43を形成した後の配線基板41をめっき液に浸漬させ、導電性物質を開口部43aに選択的にめっきすることによって、導電層からなる配線パターン44が形成される。
導電性物質をシード膜42上にめっきする際、レジスト膜43の露出している部分は、めっき液に曝される。このため、レジスト膜43には、フォトレジストが硬化した変質層43bが露出部分に形成されている。この変質層43bは、レジスト膜43の露出部分の表面付近にだけ形成される。
図7(a)〜(c)には、導電性物質のめっき後の配線基板41をドライエッチングしてレジスト膜43の表面層を除去し、レジスト膜43を露光して除去するまでの工程の一例が示されている。
図7(a)には、導電性物質をシード膜42上にめっきして配線パターン44を形成した後の配線基板41をドライエッチングすることによって、レジスト膜43の表面層が除去された配線基板41が示されている。導電性物質のめっき処理後に行うドライエッチングとしては、例えば、エッチングガスに酸素ガスを用いるRIE(Reactive Ion Etching:反応性イオンエッチング)が考えられる。
レジスト膜43のドライエッチングによって、レジスト膜43の露出部分の表面層が除去される。
図7(b)には、ドライエッチング後のレジスト膜43を露光させる工程が示されている。ドライエッチング処理後の配線基板41に光、例えば、紫外線を照射してレジスト膜43を露光させる。レジスト膜43の露光処理は、全面露光により行われ、フォトマスクを用いることなくレジスト膜43の露出部分全体が露光される。
図7(c)には、露光されたレジスト膜43が現像処理によって除去された配線基板41が示されている。露光処理後の配線基板41を現像液に浸漬させることによって、レジスト膜43がエッチングされ、シード膜42上から除去される。
この現像処理後、配線基板41をドライエッチングする工程を必要に応じて追加すれば、配線パターン44の表面に付着しているフォトレジストを完全に除去することができる。
本実施の形態によれば、導電性物質のめっき時にめっき液によって硬化したレジスト膜43の変質層をドライエッチングによって除去することができるので、ドライエッチング後の露光及び現像処理によってレジスト膜43を十分に除去することができる。従って、レジスト膜43の開口部43aに導電性物質を選択的にめっきすることによって形成される配線パターン44間などにフォトレジストを残留させることなく、レジスト膜43を除去することができる。
また、露光及び現像処理によってレジスト膜43を除去するので、超音波洗浄によってレジスト膜を除去する従来の方法に比べて、物理的強度、層間の密着性及び電気的絶縁性を低下させることなく、配線パターン44の形成に用いたレジスト膜43を十分に除去することができる。
1 プローブカード
2 インターポーザ
3 コンタクトプローブ
4 バッキングプレート
10 メイン基板
11 外部端子
12 中継基板
13 コネクタ
14 フレキシブル基板
15 補強板
16 ワイヤーボンディング
20 配線基板
21,22 絶縁膜
23 インナーパッド部
24 上段ワイヤーボンドパッド部
25 下段ワイヤーボンドパッド部
B フォトマスク
D1〜D4 絶縁層
M1〜M4 導電層
2 インターポーザ
3 コンタクトプローブ
4 バッキングプレート
10 メイン基板
11 外部端子
12 中継基板
13 コネクタ
14 フレキシブル基板
15 補強板
16 ワイヤーボンディング
20 配線基板
21,22 絶縁膜
23 インナーパッド部
24 上段ワイヤーボンドパッド部
25 下段ワイヤーボンドパッド部
B フォトマスク
D1〜D4 絶縁層
M1〜M4 導電層
Claims (4)
- 配線基板上に導電層からなる第1配線パターンを形成する第1配線パターン形成ステップと、
第1配線パターンの形成後の上記配線基板上に第1絶縁層を形成する第1絶縁層形成ステップと、
第1配線パターンに対応する第1絶縁層の領域を選択的に露光させる第1絶縁層露光ステップと、
露光された第1絶縁層を除去する第1絶縁層除去ステップと、
第1絶縁層の除去後に第2絶縁層を形成する第2絶縁層形成ステップとを備えたことを特徴とするプローブ基板の製造方法。 - 第1絶縁層の除去後の配線基板を加熱することによって、第1絶縁層を収縮させる基板加熱ステップを備え、
上記第2絶縁層形成ステップが、加熱後の配線基板上に第2絶縁層を形成するステップであることを特徴とする請求項1に記載のプローブ基板の製造方法。 - 配線基板上にシード膜を形成するシード膜形成ステップと、
上記シード膜上にフォトレジストからなるレジスト膜を形成するレジスト膜形成ステップと、
上記レジスト膜の開口部に導電性物質を選択的にめっきすることによって、配線パターンを形成する配線パターン形成ステップと、
上記導電性物質のめっき後に配線基板をドライエッチングすることによって、上記レジスト膜の表面層を除去するレジスト表面層除去ステップと、
上記ドライエッチング後に上記レジスト膜を露光させるレジスト膜露光ステップと、
露光された上記レジスト膜を現像処理によって除去するレジスト膜除去ステップとを備えたことを特徴とするプローブ基板の製造方法。 - 上記レジスト膜の除去後の配線基板をドライエッチングすることによって、上記配線パターンの表面に付着しているフォトレジストを除去する残留レジスト除去ステップを備えたことを特徴とする請求項3に記載のプローブ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009028173A JP2010186769A (ja) | 2009-02-10 | 2009-02-10 | プローブ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009028173A JP2010186769A (ja) | 2009-02-10 | 2009-02-10 | プローブ基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010186769A true JP2010186769A (ja) | 2010-08-26 |
Family
ID=42767275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009028173A Pending JP2010186769A (ja) | 2009-02-10 | 2009-02-10 | プローブ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010186769A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9950512B2 (en) | 2015-11-12 | 2018-04-24 | Canon Kabushiki Kaisha | Liquid discharge head |
JP2020194877A (ja) * | 2019-05-28 | 2020-12-03 | 株式会社タムラ製作所 | 保護被膜を有する配線板の製造方法 |
-
2009
- 2009-02-10 JP JP2009028173A patent/JP2010186769A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9950512B2 (en) | 2015-11-12 | 2018-04-24 | Canon Kabushiki Kaisha | Liquid discharge head |
JP2020194877A (ja) * | 2019-05-28 | 2020-12-03 | 株式会社タムラ製作所 | 保護被膜を有する配線板の製造方法 |
JP7220623B2 (ja) | 2019-05-28 | 2023-02-10 | 株式会社タムラ製作所 | 保護被膜を有する配線板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101051136B1 (ko) | 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법 | |
JP6015969B2 (ja) | 回路基板の形成方法 | |
JPH0618555A (ja) | マイクロスプリングコンタクト、マイクロスプリングコンタクトの集合体、該マイクロスプリングコンタクトの集合体からなる電気的接続用端子及びマイクロスプリングコンタクトの製造方法 | |
TW201437642A (zh) | 用於探針卡之空間轉換器的製造方法 | |
TWI451548B (zh) | 佈線基板及其製造方法,暨半導體裝置 | |
JP2010186769A (ja) | プローブ基板の製造方法 | |
JP2010135347A (ja) | 配線基板およびその製造方法 | |
KR102030618B1 (ko) | 컨택트 장치 제조 방법 및 컨택트 장치 | |
TW201927090A (zh) | 佈線板及其製造方法 | |
KR100961454B1 (ko) | 프로브 기판과 프로브 기판의 제조 방법 | |
JP2009043845A (ja) | 配線基板 | |
JP4452232B2 (ja) | プリント配線基板及びその製造方法 | |
JP2007123578A (ja) | 半導体装置及びその製造方法 | |
KR101341633B1 (ko) | 전기 도금용 버스 라인이 없는 인쇄회로기판 및 그 제조 방법 | |
KR100977209B1 (ko) | 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법 | |
KR100959797B1 (ko) | 접촉 구조물의 제조 방법 | |
KR101846010B1 (ko) | 영상표시패널 검사용 프로브 유닛의 제작 방법 및 이에 의해 제작된 프로브 유닛 | |
KR101010667B1 (ko) | 프로브 본딩용 유닛, 프로브 본딩용 유닛의 제조 방법 및 프로브 본딩용 유닛을 이용한 프로브 본딩 방법 | |
KR20090100037A (ko) | 프로브 기판과 프로브 기판의 제조 방법 | |
JP6259045B2 (ja) | 配線基板の製造方法 | |
JP2006222103A (ja) | 半導体ウェハおよびその製造方法ならびに半導体ウェハの検査方法 | |
CN117174653A (zh) | 用于表面制作小间距焊盘的多层有机基板及其制备方法 | |
KR101010671B1 (ko) | 프로브와 프로브의 제조 방법 | |
KR100996926B1 (ko) | 프로브 및 프로브 카드의 제조 방법 | |
KR100977213B1 (ko) | 프로브 본딩용 프로브 유닛의 제조 방법 |