TW201927090A - 佈線板及其製造方法 - Google Patents

佈線板及其製造方法 Download PDF

Info

Publication number
TW201927090A
TW201927090A TW107142504A TW107142504A TW201927090A TW 201927090 A TW201927090 A TW 201927090A TW 107142504 A TW107142504 A TW 107142504A TW 107142504 A TW107142504 A TW 107142504A TW 201927090 A TW201927090 A TW 201927090A
Authority
TW
Taiwan
Prior art keywords
opening
layer
base member
support base
top surface
Prior art date
Application number
TW107142504A
Other languages
English (en)
Other versions
TWI771534B (zh
Inventor
大島一宏
佐藤淳史
近藤人資
深瀨克哉
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW201927090A publication Critical patent/TW201927090A/zh
Application granted granted Critical
Publication of TWI771534B publication Critical patent/TWI771534B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種佈線板包括：一佈線結構，其包括：一第一絕緣層；一第一佈線層，其形成於該第一絕緣層之一底表面上；及一保護性絕緣層，其覆蓋該第一絕緣層之該底表面且具有一第一開口；及一支撐底座構件，其藉由一黏著層結合至該保護性絕緣層且具有一第二開口。在該支撐底座構件之一厚度方向上處於該支撐底座構件之頂表面與底表面之間的一位置處的該第二開口之一直徑小於在該支撐底座構件之該頂表面處的該第二開口之一直徑及在該支撐底座構件之該底表面處的該第二開口之一直徑，且小於該第一開口之一直徑。

Description

佈線板及其製造方法
本申請案主張2017年12月8日申請之日本專利申請案第2017-236050號之優先權，該案之全部內容以引用的方式併入本文中。
本發明係關於一種佈線板及其製造方法。
線路板係已知的，諸如半導體晶片之電子組件安裝於其上。在此種佈線板中，半導體晶片覆晶連接至形成於佈線板之頂表面上的襯墊，且用於外部連接之焊料凸塊形成於在佈線板之底表面上形成的各別襯墊上(參見例如JP-A-8-167629；JP-A-2002-151622；JP-A-2002-198462及JP-A-2005-251780)。
如稍後描述為製備物品之部分，在無芯佈線板之製造方法中，支撐底座構件結合至形成於臨時基板上之多層佈線層的外表面且接著多層佈線層與臨時基板(tentative substrate)分離。隨後，開口穿過支撐底座構件而形成以曝露多層佈線層之襯墊。
在藉由雷射加工(laser working)在支撐底座構件中形成開口之技術被使用的情況下，由於在雷射加工期間產生之熱量而形成於襯墊之表面上的氧化物膜使焊料凸塊至襯墊之連接可靠性降級。
在支撐底座構件之開口設定為大於阻焊層之曝露多層佈線層之襯墊的開口的情況下，阻焊層之圍繞襯墊的部分亦藉由雷射加工移除。此阻礙焊料凸塊之可靠形成。
某些具體例提供一種佈線板。
該佈線板包含：一佈線結構，其包含：一第一絕緣層；一第一佈線層，其形成於該第一絕緣層之一底表面上；及一保護性絕緣層，其覆蓋該第一絕緣層之該底表面且具有曝露該第一佈線層之底表面之一部分的一第一開口，其中該第一佈線層之該底表面的經由該第一開口曝露之該部分充當一第一襯墊；及一支撐底座構件，其藉由一黏著層結合至該保護性絕緣層且具有曝露該第一襯墊之一第二開口，該支撐底座構件包含一頂表面及與該頂表面相對之一底表面，該黏著層形成於該頂表面上。
在該支撐底座構件之一厚度方向上處於該支撐底座構件之該頂表面與該底表面之間的一位置處的該第二開口之一直徑小於在該支撐底座構件之該頂表面處的該第二開口之一直徑及在該支撐底座構件之該底表面處的該第二開口之一直徑，且小於該第一開口之一直徑。
1‧‧‧佈線板
1a‧‧‧佈線板
2‧‧‧電子組件裝置
5‧‧‧黏著層
5a‧‧‧黏著層
6‧‧‧探針
7‧‧‧金屬層壓板
10‧‧‧臨時基板
12‧‧‧樹脂薄片
14‧‧‧黏著層
20‧‧‧金屬層
21‧‧‧佈線層
22‧‧‧佈線層
23‧‧‧佈線層
31‧‧‧絕緣層
32‧‧‧絕緣層
33‧‧‧阻焊層
33a‧‧‧開口
40‧‧‧支撐底座構件
40a‧‧‧支撐底座構件
40b‧‧‧支撐底座構件
40c‧‧‧支撐底座構件
40d‧‧‧支撐底座構件
41‧‧‧支撐底座構件
41a‧‧‧支撐底座構件
41b‧‧‧支撐底座構件
41c‧‧‧支撐底座構件
41d‧‧‧支撐底座構件
42a‧‧‧開口
43‧‧‧樹脂薄片
43a‧‧‧穿孔
44‧‧‧金屬層
44a‧‧‧開口
50‧‧‧剝離膜
50a‧‧‧剝離膜
52‧‧‧黏著層
52a‧‧‧開口
60‧‧‧保護膜
62‧‧‧黏著層
70‧‧‧半導體晶片
72‧‧‧連接端子
74‧‧‧密封樹脂
100‧‧‧臨時基板
110‧‧‧樹脂薄片
120‧‧‧黏著層
140‧‧‧金屬層
310‧‧‧佈線層
320‧‧‧佈線層
330‧‧‧佈線層
410‧‧‧絕緣層
420‧‧‧絕緣層
430‧‧‧阻焊層
430a‧‧‧開口
500‧‧‧支撐底座構件
510a‧‧‧黏著層
510b‧‧‧黏著層
520‧‧‧支撐底座構件
A1‧‧‧頂部直徑
A2‧‧‧底部直徑
B‧‧‧直徑
C‧‧‧直徑
D‧‧‧環形突出物
H‧‧‧開口
ML‧‧‧多層佈線層
OX‧‧‧氧化物膜
P‧‧‧襯墊
P1‧‧‧襯墊
P2‧‧‧襯墊/位置
R1‧‧‧區塊區
R2‧‧‧產品區
SB‧‧‧焊料凸塊
VC‧‧‧通孔導體
VH1‧‧‧通孔
VH2‧‧‧通孔
X‧‧‧直徑
圖1A及圖1B係展示與製備物品有關之佈線板的製造方法之剖 面圖，其係第一組圖式；圖2係展示與製備物品有關之佈線板的製造方法之剖面圖，其係第二組圖式；圖3係展示與製備物品有關之佈線板的製造方法之剖面圖，其係第三組圖式；圖4係展示與製備物品有關之佈線板的製造方法之剖面圖，其係第四組圖式；圖5係展示與製備物品有關之佈線板的製造方法之剖面圖，其係第五組圖式；圖6A至圖6C係展示與製備物品有關之佈線板的製造方法之剖面圖，其係第六組圖式；圖7A及圖7B係展示根據本發明之第一具體例的佈線板之製造方法之剖面圖，其係第一組圖式；圖8係展示根據第一具體例之佈線板的製造方法之剖面圖，其係第二組圖式；圖9A及圖9B係展示待用於製得根據第一具體例之佈線板的支撐底座構件之剖面圖；圖10A至圖10C係展示第一實施例之支撐底座構件的第一形成方法之剖面圖，其係第一組圖式；圖11A至圖11C係展示第一實施例之支撐底座構件的第一形成方法之剖面圖，其係第二組圖式；圖12A至圖12C係展示第一實施例之支撐底座構件的第二形成方法之剖面圖；圖13A至圖13B係展示第二實施例之支撐底座構件的形成方法 之剖面圖，其係第一組圖式；圖14A及圖14B係展示第二實施例之支撐底座構件的第一形成方法之剖面圖，其係第二組圖式；圖15A至圖15C係展示第三實施例之支撐底座構件的形成方法之剖面圖；圖16A至圖16C係展示第四實施例之支撐底座構件的形成方法之剖面圖；圖17係展示根據第一具體例之佈線板的製造方法之剖面圖，其係第三組圖式；圖18係展示根據第一具體例之佈線板的製造方法之剖面圖，其係第四組圖式；圖19係展示根據第一具體例之佈線板的製造方法之剖面圖，其係第五組圖式；圖20係展示根據第一具體例之佈線板的製造方法之剖面圖，其係第六組圖式；圖21係根據第一具體例之佈線板之剖面圖；圖22A及圖22B分別係展示圖21中所展示之佈線板的一個開口及其相鄰區之部分放大剖面圖及部分放大平面圖；圖23係展示探針如何穿過圖22A中所展示之開口與襯墊接觸的部分放大剖面圖；圖24係展示使用圖21中所展示之佈線板的電子組件裝置之製造方法的第一剖面圖；圖25係展示使用圖21中所展示之佈線板的電子組件裝置之製造方法的第二剖面圖； 圖26係展示使用圖21中所展示之佈線板的電子組件裝置之製造方法的第三剖面圖；圖27係展示使用圖21中所展示之佈線板的電子組件裝置之剖面圖；圖28A及圖28B係展示待用於製得根據第二具體例之佈線板的支撐底座構件之剖面圖；圖29A至圖29C係展示待用於製得根據第二具體例之佈線板的第一實施例之支撐底座構件的第一形成方法之剖面圖；圖30係展示待用於製得根據第二具體例之佈線板的第二實施例之支撐底座構件之剖面圖；圖31係展示待用於製得根據第二具體例之佈線板的第三實施例之支撐底座構件之剖面圖；圖32係展示待用於製得根據第二具體例之佈線板的第四實施例之支撐底座構件之剖面圖；圖33係根據第二具體例之佈線板之剖面圖；及圖34A及圖34B分別係展示圖33中所展示之佈線板的一個開口及其相鄰區之部分放大剖面圖及部分放大平面圖。
本發明之具體例將在下文參看隨附圖式進行描述。
在描述具體例之前，製備物品將描述為具體例之基礎。製備物品係基於本發明者之個人研究且包括新穎技術(亦即，不為此項技術中已知之技術)之物品。
圖1A及圖1B至圖6A至圖6C係用於描述與製備物品有關之佈線板的製造方法之問題的視圖。在與製備物品有關之佈 線板的製造方法中，首先如圖1A中所展示，製備臨時基板100,其中黏著層120黏附至樹脂薄片110之兩個各別表面。
金屬層140接著形成於在臨時基板100之兩個表面上形成的兩個各別黏著層120上。當佈線層藉由電解電鍍形成時，金屬層140充當晶種層。舉例而言，每一黏著層120可係金屬箔，諸如銅箔、鋁箔、鎳箔或鋅箔，或主要由諸如丙烯酸系樹脂或聚醯亞胺樹脂之樹脂製成的樹脂薄片。
舉例而言，每一金屬層140可由銅(Cu)或鎳(Ni)製成。在每一金屬層140由鎳(Ni)製成之情況下，銅(Cu)層可另外形成於其上以改良至佈線層之黏著。
接著，如圖1B中所展示，多層佈線層ML形成於在臨時基板100之兩個各別表面上形成的金屬層140中之每一者上。在每一多層佈線層ML中，三個佈線層310、320、330藉由穿過絕緣層410及420形成之通孔導體VC彼此連接，且阻焊層430形成為最外層。開口430a穿過阻焊層430形成於最外佈線層330之各別襯墊P上方。
接著，如圖2中所展示，支撐底座構件500藉由黏著層510a結合至圖1B中所展示之層壓主體的頂側阻焊層430及襯墊P。同樣地，支撐底座構件520藉由黏著層510b結合至圖1B中所展示之層壓主體的底側阻焊層430及襯墊P。
接著，如圖3中所展示，將金屬層140自臨時基板100之位於兩個各別側上的各別黏著層120剝離，由此頂部及底部多層佈線層ML與臨時基板100分離。在與臨時基板100之底表面分離的多層佈線層ML中，金屬層140留在佈線層310及絕緣層410 上。
隨後，如圖4中所展示，藉由濕式蝕刻將金屬層140自多層佈線層ML移除。結果，佈線層310自多層佈線層ML之頂部絕緣層410曝露。
接著，如圖5中所展示，使用雷射光形成面向各別襯墊P之開口H，以便穿透支撐底座構件520及黏著層510b。個別產品區之品質藉由執行電測試來判定，執行電測試係藉由使電特性量測儀器之探針(未圖示)與多層佈線層ML之襯墊P接觸來進行。
如圖5中之插圖(部分放大剖面圖)中所展示，在藉由雷射加工形成開口H時，用雷射光輻照多層佈線層ML之襯墊P。結果，每一襯墊P之品質藉由用雷射光進行輻照所產生之熱量而改變，且氧化物膜OX形成於襯墊P之表面中，使焊料凸塊至襯墊P之連接可靠性降級。
在每一開口H設定為寬於阻焊層430之相關聯開口430a的情況下，阻焊層430之圍繞襯墊P的一部分亦藉由雷射光移除。因此，使得阻焊層430之開口430a之尺寸大於設計尺寸。
若如圖6B中所展示，開口H偏離在圖6A中所展示之狀況下的襯墊P，則阻焊層430之開口430a形成為關於襯墊P不對稱。
結果，當焊料凸塊藉由在阻焊層430之開口430a中形成焊球且使焊球經受回焊處理來形成時，焊料亦在側向方向上流動且可導致所得焊料凸塊之形狀缺陷。
更具體而言，焊料凸塊之高度變得低於設計值或發生變化，由此焊料凸塊之高度在佈線板中不恆定。此使焊料凸塊至安 裝板之連接可靠性降級。
圖6C展示開口H藉由鑽孔而非雷射加工形成之狀況。在此狀況下，每一襯墊P之表面可能由於鑽孔而受損。此使焊料凸塊至襯墊P之連接可靠性降級。
以上問題可藉由根據下文所描述之具體例的佈線板及其製造方法解決。
(具體例1)
圖7A及圖7B至圖20係用於描述根據本發明之第一具體例的佈線板之製造方法的視圖。圖21至圖23係用於描述根據第一具體例之佈線板的視圖。圖24至圖27係用於描述使用圖21中所展示之佈線板的電子組件裝置的視圖。
根據第一具體例之佈線板的組態將在下文連同其製造方法一起加以描述。
在根據第一具體例之佈線板的製造方法中，首先製備臨時基板10，如圖7A中所展示。在圖7A之實施例中，製備臨時基板10，其中黏著層14形成於樹脂薄片12之兩個各別表面上。舉例而言，樹脂薄片12係樹脂基材，其中環氧樹脂浸漬於玻璃布中。
每一黏著層14可係金屬箔，諸如銅箔、鋁箔、鎳箔或鋅箔，或主要由諸如丙烯酸系樹脂或聚醯亞胺樹脂之樹脂製成的樹脂薄片。
金屬層20接著形成於在臨時基板10之兩個表面上形成的兩個各別黏著層14上。金屬層20係藉由使用黏著層14作為電鍍電力供應路徑之電解電鍍、濺鍍或無電極電鍍而形成。當佈線 層藉由電解電鍍形成時，金屬層20充當晶種層。
舉例而言，每一金屬層20可由銅(Cu)或鎳(Ni)製成。在使用由鎳(Ni)製成之金屬層20的狀況下，銅(Cu)層可形成於金屬層20上以改良至佈線層之黏著。
如圖7B中所展示，臨時基板10被分成複數個區塊區R1且此外，每一區塊區R1被分成複數個產品區R2，圖7A係沿圖7B中之線X1-X1截取且展示圖7B中所展示之一個區塊區R1中的一個產品區R2之部分的剖面圖。
接著，如圖8中所展示，首先，佈線層21形成於每一金屬層20上。佈線層21可藉由諸如半添加法之各種佈線形成方法中之任一者形成。舉例而言，在所要位置處具有開口之抗蝕劑層形成於金屬層20之表面上。
開口形成為曝露抗蝕劑層之部分，在該等部分處形成佈線層21。抗蝕劑層係由感光性乾膜抗蝕劑或液體光阻製成；例如，可使用由酚醛清漆樹脂或丙烯酸系樹脂製成之乾膜抗蝕劑或液體抗蝕劑。
佈線層21係藉由分別使用抗蝕劑層及金屬層20作為電鍍遮罩及電鍍電力供應層執行電解電鍍(電解銅電鍍)而形成於金屬層20之表面上。接著，抗蝕劑層藉由例如鹼性剝離液體移除。
此後，絕緣層31係藉由層壓由例如熱固性環氧樹脂製成之絕緣樹脂薄膜形成，以便覆蓋形成於金屬層20上之佈線層21。絕緣層31之材料不限於熱固性樹脂，且可係例如感光性樹脂。在根據具體例之製造方法中，使用熱固性樹脂。絕緣層31可藉由塗覆諸如液體或膏狀熱固性環氧樹脂之絕緣樹脂且使其凝固來形 成。
通孔VH1接著穿過絕緣層31來形成以便穿透絕緣層31以及佈線層21之所曝露部分。通孔VH1可藉由使用例如CO2雷射之雷射加工形成。去污處理可在必要時執行。
舉例而言，佈線層22接著藉由半添加法形成。舉例而言，首先，晶種層藉由例如無電極電鍍形成於絕緣層31之頂表面上。在規定位置處具有開口之抗蝕劑層形成於晶種層上。
如在上述狀況下，抗蝕劑層係由感光性乾膜抗蝕劑或液體光阻製成；例如，可使用由酚醛清漆樹脂或丙烯酸系樹脂製成之乾膜抗蝕劑或液體抗蝕劑。
電解電鍍層係藉由分別使用抗蝕劑層及晶種層作為電鍍遮罩及電鍍電力供應層執行電解電鍍(電解銅電鍍)而形成。在使用例如鹼性剝離液體移除抗蝕劑層之後，使用電解電鍍層作為蝕刻遮罩來移除晶種層之不必要部分。佈線層22因此形成。
隨後，重複執行與形成絕緣層31之上述步驟相同的步驟及與形成佈線層22之上述步驟相同的步驟，由此形成絕緣層32及佈線層23。佈線結構係藉由將規定數目組佈線層及絕緣層彼此疊置而形成。
此後，具有開口33a之阻焊層33(保護性絕緣層)形成於佈線層23及絕緣層32之頂表面上。
舉例而言，阻焊層33係藉由以下步驟形成：層壓感光性樹脂薄膜或塗覆液體或膏狀樹脂；及藉由使樹脂(膜)曝光且用光微影對曝光膜顯影來將樹脂(膜)圖案化成所要形狀。多層佈線層ML(佈線結構之實施例)因此形成，其中佈線層23之頂表面的部分 作為襯墊P1經由阻焊層33之開口33a曝露。作為實施例佈線結構之多層佈線層ML可由一個佈線層及一個絕緣層組成。
接下來，待結合至圖8中所展示之每一多層佈線層ML之外表面的支撐底座構件40將被描述。如圖9A中所展示，支撐底座構件40係絕緣底座構件，且黏著層52及剝離膜50以此次序形成於絕緣基座構件之一個表面上。支撐底座構件40係第一至第四實施例(稍後描述)之支撐底座構件40a至40d的通用型式。支撐底座構件40具有頂表面及與頂表面相對之底部，黏著層52形成於該頂表面上。
開口H形成為穿透剝離膜50、黏著層52及支撐底座構件40(自剝離膜50之頂表面至支撐底座構件40之底表面)。開口H充當探針量測孔，電特性量測儀器之探針(未圖示)穿過該等孔且與多層佈線層ML之各別襯墊P1接觸以執行電測試。
在將支撐底座構件40結合至多層佈線層ML時，如圖9B中所展示，將剝離膜50剝離以曝露黏著層52。因此，獲得具有黏著層52之支撐底座構件40。
支撐底座構件40形成為具有分別在開口H之高度方向上的中途(中間)位置處自開口之內壁向內突出的環形突出物D。
亦即，在每一開口H中，在其高度方向上之中途(中間)位置處的直徑B設定為小於頂部處之直徑A1及底部處之直徑A2。每一開口H之直徑隨著位置自頂部末端至中間位置而減小，且隨著位置自中間位置至底部末端而增大。
因此，支撐底座構件40被製備，其中黏著層52位於其一個表面上。開口H穿過支撐底座構件40預先形成，亦即，在 支撐底座構件40結合至多層佈線層ML之前。
接下來，支撐底座構件40之較佳的特定實施例(第一至第四實施例)將被描述。首先，第一實施例之支撐底座構件40a將被描述。在第一實施例之支撐底座構件40a的第一形成方法中，首先，如圖10A中所展示，金屬層壓板7被製備，其中金屬層44結合至樹脂薄片43之兩個各別表面。
在第一實施例之支撐底座構件40a中，樹脂薄片43用作絕緣基底材料。舉例而言，金屬層44可係銅箔。
接著，如圖10B中所展示，開口44a係藉由用光微影及濕式蝕刻對位於兩個各別側上之金屬層44進行圖案化而穿過金屬層形成。金屬層44之開口44a形成為具有比最終獲得之開口H之尺寸(亦即，每一開口H之頂部末端的直徑A1)大一個尺寸的尺寸。已形成有開口44a之金屬層44接著變黑。
接著，如圖10C中所展示，具有剝離膜之黏著層5已被製備。具有剝離膜之黏著層5係由剝離膜50及臨時結合至剝離膜50之一個表面的黏著層52形成。接著，如圖11A中所展示，具有剝離膜之黏著層5的黏著層52之表面結合至金屬層壓板7。
隨後，如圖11B中所展示，自具有剝離膜之黏著層5結合至的金屬層壓板7上之兩側執行雷射加工，由此形成穿孔以穿透結合結構(自剝離膜50之頂表面至樹脂薄片43之底表面)。
在此加工中，具有剝離膜之黏著層5及樹脂薄片43的對應於金屬層44之開口44a的部分被移除。樹脂薄片43之因此移除的部分比金屬層44之開口44a小一個尺寸。
開口H形成，其方式為使得當自金屬層壓板7之頂側 被加工之表面與自其底側被加工之表面彼此接合時，穿孔穿過金屬層壓板7之樹脂薄片43而形成。
接著，如圖11C中所展示，將剝離膜50自圖11B中所展示之層壓主體剝離。黏著層52留存於形成於樹脂薄片43上之頂部金屬層44上。黏著層52之開口52a的直徑設定為小於頂部金屬層44之開口42a的直徑。
雷射加工可自金屬層壓板7之兩側同時執行。替代地，穿孔可藉由以下步驟形成：首先自金屬層壓板7之一側執行雷射加工直至孔到達樹脂薄片43在其厚度方向上之中途位置；及接著自另一側執行雷射加工。
藉由上述程序，獲得第一實施例之支撐底座構件40a(具有黏著層52)。第一實施例之支撐底座構件40a包括樹脂薄片43及形成於樹脂薄片43之兩個各別表面上的金屬層44。黏著層52結合至頂部金屬層44。
開口H形成為使得位於兩個各別側上之金屬層44的開口44a連接至樹脂薄片43之穿孔43a。
藉由如在圖11B中所展示之步驟中之雷射加工形成的孔之直徑隨著位置變深而減小。因此，如圖11C中所展示，開口H(樹脂薄片43之穿孔43a)形成為使得在其高度方向上之中途(中間)位置處的直徑B小於頂部處之直徑A1及底部處之直徑A2。
此外，如上文所描述，金屬層44之開口44a的直徑設定為比開口H之頂部直徑A1大一個尺寸。因此，如圖11C中所展示，金屬層44之開口44a的直徑C設定為大於樹脂薄片43之開口43a的頂部直徑A1及底部直徑A2。
如上文所描述，頂部及底部金屬層44之每一對開口44a的內壁分別位於樹脂薄片43之相關聯穿孔43a的頂部末端及底部末端外部(自該等末端後縮)。
結果，如稍後所描述，當電量測藉由使電特性量測儀器之探針穿過第一實施例之支撐底座構件40a之開口H與圖8中所展示之上述多層佈線層ML的襯墊P1接觸而執行時，不存在探針與金屬層44接觸之風險。
黏著層52之鄰近於開口52a的內壁部分在雷射加工期間被加熱且藉此不僅收縮並後退，而且熱硬化以失去流動性。因此，當如稍後描述，圖11C中所展示之支撐底座構件40a藉由黏著層52結合至圖8中所展示之多層佈線層ML時，可防止黏著層52之部分流動至襯墊P1上。
此外，空間形成於黏著層52之鄰近於開口52a的內壁部分下方，此係因為金屬層44之末端向外後縮。因此，即使黏著層52之部分流出，其亦會流動至彼等空間中且留在彼處；其不易流動至襯墊P1上。
接下來，第一實施例之支撐底座構件40a的第二形成方法將被描述。如圖12A中所展示，具有剝離膜之黏著層5a亦結合至圖11A中所展示之金屬層壓板7的底表面。亦即，剝離膜50及50a分別藉由黏著層52及52a結合至金屬層壓板7之兩個表面。
接著，如圖12B中所展示，自金屬層壓板7之兩側執行雷射加工，由此穿孔形成為穿透頂側剝離膜50及黏著層52、樹脂薄片43、底側黏著層52a及剝離膜50a。開口H因此形成。
隨後，如圖12C中所展示，將頂部剝離膜50自圖12B 中所展示之層壓主體剝離，使得黏著層52留存且底側剝離膜50a及黏著層52a被剝離。
藉由上述程序，獲得第一實施例之支撐底座構件40a(具有黏著層52)，其具有與圖11C中所展示之結構相同的結構。
在第一實施例之支撐底座構件40a的第二形成方法中，剝離膜50及50a結合至金屬層壓板7之兩個各別表面。由於藉由雷射開孔製得之諸如晶片的外來物質黏附至設置於兩個各別側上之剝離膜50及50a，彼等外來物質可易於藉由剝離兩個各別側上之剝離膜50及50a來移除。
此外，由於位於兩個各別側上之剝離膜50及50a充當增加雷射光吸收率之雷射光吸收層，因此在圖10B中所展示之步驟中對金屬層44執行的上文所提及之變黑處理可省略。
第一實施例之支撐底座構件40a係使用與常用印刷佈線板中所使用之種類相同的種類之金屬層壓板7而形成。此使得有可能使用現有的印刷佈線板製造設施形成具有開口且剛度高的支撐底座構件。
接下來，第二實施例之支撐底座構件40b將被描述。如圖13A中所展示，第二實施例之支撐底座構件40b的形成方法與第一實施例之支撐底座構件40a的上述第一形成方法的不同之處在於，在對應於圖10C中所展示之步驟的步驟中，比待形成之開口H大一個尺寸的開口52a穿過具有剝離膜之黏著層5的黏著層52來預先形成。
接著，如圖13B中所展示，具有剝離膜之黏著層5以與圖11A中所展示之步驟中之方式相同的方式結合至金屬層壓 板7。具有剝離膜之黏著層5的黏著層52之開口52a的直徑設定為大致等於金屬層壓板7之金屬層44的開口44a之直徑。
隨後，如圖14A中所展示，以與圖11B中所展示之步驟中之方式相同的方式，開口H藉由自兩側對圖13B中所展示之層壓主體執行雷射加工而形成。接著，如圖14B中所展示，如在圖11C中所展示之上述步驟中，將剝離膜50移除(剝離)，其方式為使得黏著層52留存於形成於樹脂薄片43上之頂部金屬層44上。
藉由以上程序，獲得第二實施例之支撐底座構件40b(具有黏著層52)。在第二實施例之支撐底座構件40b中，黏著層52之開口52a的直徑可設定為大致等於金屬層44之開口44a的直徑。
結果，黏著層52之開口52a及金屬層44之開口44a的每一集合之內壁的位置P1位於樹脂薄片43之相關聯穿孔43a的頂部末端之位置P2外部(自該位置後縮)。
因此，當圖14B中所展示之第二實施例的支撐底座構件40b藉由黏著層52結合至圖8中所展示之多層佈線層ML時，黏著層52之部分相比在圖11C中所展示之第一實施例的支撐底座構件40a中之情況不易於流動至襯墊P1上。
在第二實施例之支撐底座構件40b中，由於如上文所描述，開口52a穿過具有剝離膜之黏著層5的黏著層52來預先形成，因此黏著層52之開口52a的內壁可位於所要位置處。
接下來，第三實施例之支撐底座構件40c將被描述。在第三實施例之支撐底座構件40c的形成方法中，如圖15A中所展示，製備具有與圖10A中所展示之結構相同的結構的金屬層壓板7。在第三實施例之支撐底座構件40c的形成方法中，圖案化上文 參看圖10B所描述之金屬層壓板7的金屬層44之步驟被省略且金屬層44在此階段保持無開口。
接著，以與圖11A中所展示之方式相同的方式，具有剝離膜之黏著層5結合至金屬層壓板7。
隨後，如圖15B中所展示，以與圖11B中所展示之方式相同的方式，開口H藉由自兩側對圖15A中所展示之層壓主體執行雷射加工而形成。接著，如圖15C中所展示，如在圖11C中所展示之上述步驟中，將剝離膜50移除(剝離)，其方式為使得黏著層52留存於金屬層壓板7之頂部金屬層44上。
藉由上述程序，獲得第三實施例之支撐底座構件40c(具有黏著層52)。在第三實施例之支撐底座構件40c中，在形成開口H之前，無開口穿過金屬層壓板7之金屬層44而形成。
因此，頂部金屬層44之每一開口44a的內壁大致形成於與樹脂薄片43之相關聯穿孔43a的內壁之頂部末端相同的位置處。無台階形成於每一金屬層44之每一開口44a的內壁與樹脂薄片43之相關聯穿孔43a的內壁之間。
亦在第三實施例之支撐底座構件40c中，由於在高度方向上之中途(中間)位置處的每一開口H之直徑設定為小於其頂部末端及底部末端處之直徑，因此可防止電特性量測儀器之探針與金屬層44接觸。
接下來，第四實施例之支撐底座構件40d將被描述。如圖16A中所展示，在第四實施例之支撐底座構件40d的形成方法中，代替圖10A中所展示之上述金屬層壓板7而使用樹脂薄片43。舉例而言，樹脂薄片43係藉由自金屬層壓板7移除金屬層44而獲 得的基板。
替代地，可替代樹脂薄片43使用諸如陶瓷板之絕緣基座構件。具有剝離膜之黏著層5結合至樹脂薄片43。
隨後，如圖16B中所展示，以與圖11B中所展示之方式相同的方式，開口H藉由自兩側對圖16A中所展示之層壓主體執行雷射加工而形成。
因此，黏著層52之每一開口52a的內壁大致形成於與樹脂薄片43之相關聯穿孔43a的內壁之頂部末端相同的位置處。無台階形成於黏著層52之每一開口52a的內壁與樹脂薄片43之相關聯穿孔43a的內壁之間。
接著，如圖16C中所展示，如在圖11C中所展示之上述步驟中，將剝離膜50移除(剝離)，其方式為使得黏著層52留存於樹脂薄片43上。
藉由上述程序，獲得第四實施例之支撐底座構件40d(具有黏著層52)。第四實施例之支撐底座構件40d使用樹脂薄片43，無金屬層結合至該樹脂薄片。由於無金屬層之部分曝露於開口H之內壁中，因此不必考慮電特性量測儀器之探針至金屬層的接觸。
替代模式係可能的，其中支撐底座構件40d由金屬板形成。在此狀況下，例如，開口穿過金屬板而形成且金屬氧化物層係藉由氧化其整個表面而形成。接著，黏著層結合至金屬板，開口穿過該黏著層而形成。
在形成支撐底座構件40(參見圖9A及圖9B)之後，如圖17中所展示，圖9B中所展示之支撐底座構件40結合至圖8 中所展示之上述層壓主體的頂部多層佈線層ML。同樣地，圖9B中所展示之支撐底座構件40結合至圖8中所展示之層壓主體的底部多層佈線層ML。
支撐底座構件40係第一至第四實施例之上述支撐底座構件40a至40d的通用型式。作為較佳實施例之第一至第四實施例的支撐底座構件40a至40d中之一者用作支撐底座構件40。
每一支撐底座構件40之複數個開口H經配置以便對應於圖8中所展示之相關聯多層佈線層ML的最外襯墊P1。結果，襯墊P1曝露於支撐底座構件40之複數個各別開口H中。
如上文所描述，支撐底座構件40結合至各別多層佈線層ML，開口H穿過支撐底座構件而預先形成。因此，在支撐底座構件40結合至多層佈線層ML之後，不必藉由雷射加工或鑽孔來形成開口H。
此可解決氧化物膜形成於多層佈線層ML之襯墊P1的表面上或阻焊層33之圍繞襯墊P1的部分被移除的問題。此外，不存在多層佈線層ML之襯墊P1的表面由於鑽孔而受損的風險。
隨後，如圖18中所展示，保護膜60藉由各別黏著層62黏附至各別支撐底座構件40，該等各別支撐底座構件結合至在兩個各別側上形成於臨時基板10上的各別多層佈線層ML之外表面。
接著，在圖18中所展示之層壓主體中，如圖19中所展示，將金屬層20自臨時基板10之位於兩個各別側上的黏著層14剝離。結果，獲得兩個多層佈線層ML，其與臨時基板10之兩個各別表面分離，其方式為使得兩個多層佈線層中之每一者藉由支撐底 座構件40及保護膜60加強。每一多層佈線層ML係以使得金屬層20留存於該多層佈線層已自臨時基板10剝離之側上的方式獲得。
接著，如圖20中所展示，金屬層20係藉由基於硝酸之濕式蝕刻液體自每一多層佈線層ML移除(蝕刻掉)。使用基於硝酸之濕式蝕刻液體使得有可能相對於襯墊P2(銅)及絕緣層31(樹脂)選擇性地蝕刻金屬層20。
接著，如圖21中所展示，將保護膜60及黏著層62自每一支撐底座構件40移除(剝離)。藉由上述程序，獲得根據第一具體例之佈線板1。
如圖21中所展示，根據第一具體例之每一佈線板1配備有多層佈線層ML，其具有上文參看圖8所描述之結構。多層佈線層ML在頂部具有絕緣層31及襯墊P2(佈線層21)。襯墊P2係術語「第二襯墊」之實施例。
每一襯墊P2之底表面及側表面內埋於絕緣層31中，且每一襯墊P2之頂表面自絕緣層31曝露。每一襯墊P2之頂表面與絕緣層31之頂表面齊平。
佈線層22形成於絕緣層31下方。佈線層22藉由形成於各別通孔VH1中之通孔導體連接至襯墊P2之底表面，該等通孔形成於絕緣層31中。
襯墊P1(佈線層23)形成於絕緣層32下方。襯墊P1藉由形成於各別通孔VH2中之通孔導體連接至佈線層22之底表面，該等通孔形成於絕緣層32中。絕緣層32係底表面具備佈線層之絕緣層的實施例。襯墊P1係第一襯墊之實施例。
阻焊層33形成於絕緣層32下方，在阻焊層中，開口 33a形成於襯墊P1之底表面下方。阻焊層33係保護性絕緣層之實施例。
阻焊層33覆蓋絕緣層32之底表面且具有曝露佈線層23之部分(襯墊P1)的開口33a。
如上文所描述，多層佈線層ML配備有絕緣層31及32以及佈線層21、22及23，該等層彼此交替地疊置。作為頂部層之絕緣層31及佈線層21的頂表面被曝露。多層佈線層ML之頂部襯墊P2用作用於安裝電子組件之襯墊。多層佈線層ML之底部襯墊P1用作用於連接外部連接端子之襯墊。
黏著層52形成於阻焊層33下方。支撐底座構件40藉由黏著層52結合至阻焊層33。支撐底座構件40之開口H位於阻焊層33之各別開口33a下方。支撐底座構件40之開口H分別經由黏著層52之開口52a與阻焊層33之開口33a連通。
圖22A及圖22B分別係展示圖21中所展示之佈線板1的一個開口H及其相鄰區之部分放大剖面圖及部分放大平面圖。
如係剖面圖之圖22A中所展示，襯墊P1之中心部分自阻焊層33之開口33a曝露，且襯墊P1之周邊部分由阻焊層33覆蓋。
支撐底座構件40藉由黏著層52自下方結合至阻焊層33。黏著層52之開口52a位於阻焊層33之開口33a下方。支撐底座構件40之開口H位於黏著層52之開口52a下方。開口52a與開口H及開口33a連通。
環形突出物D在開口H之在其高度方向上的中途(中間)位置處自開口H之內壁向突出。
另外參看係平面圖之圖22B，在支撐底座構件40之開口H的在高度方向上之中途位置處的直徑B設定為小於開口H之頂部末端的直徑A1及其底部末端之直徑A2。
儘管在圖22A之實施例中，開口H之在高度方向上之中途位置設定為大致與高度方向上之中心相同，但中途位置可自中心向上或向下偏離。
在開口H的在其高度方向上之中途位置處的直徑B設定為小於阻焊層33之開口33a的直徑X。
開口H之頂部直徑A1設定為大於阻焊層33之開口33a的直徑X。結果，黏著層52之開口52a的內壁位於阻焊層33之開口33a的內壁外部(自該內壁後縮)。
如上文所描述，開口H之頂部直徑A1、阻焊層33之開口33a的直徑X及開口H的在其高度方向上之中途位置處的直徑B具有關係A1>X>B。
舉例而言，直徑A1在250至300μm之範圍內，直徑X在200至250μm之範圍內，且直徑B在150至200μm之範圍內。
如上文所描述，支撐底座構件40具有頂表面及與頂表面相對之底表面，黏著層52形成於該頂表面上。在支撐底座構件40之開口H的在高度方向上之中途位置處的直徑B設定為小於支撐底座構件40之開口H的在其頂表面及底表面中之直徑A1及A2以及阻焊層33(保護性絕緣層)之開口33a的直徑X。
如描述於支撐底座構件40之形成方法中，在藉由黏著層52將支撐底座構件40結合至多層佈線層ML之前，黏著層52 之開口52a的內壁部分不僅由於藉由雷射加工產生之熱量而收縮並後退，而且熱硬化以失去流動性。
如自上文描述可見，當支撐底座構件40藉由黏著層52結合至多層佈線層ML時，自阻焊層33之開口33a曝露的襯墊P1與黏著層52彼此分離規定的間隔，且黏著層52已失去流動性。因此，可防止黏著層52之部分流動至襯墊P1上。
如上文所描述，在使用圖11C中所展示之第一實施例的支撐底座構件40a之情況下，由於空間形成於黏著層52之圍繞開口52a的部分下方，因此即使黏著層52之部分流出，其亦會流動至該空間中並留在彼處，且因此不易流動至襯墊P1上。
上文所提及之空間係由開口44a之內壁、黏著層52的自開口44a之內壁向內伸出的一部分之底表面及樹脂薄片43的自開口44a之內壁向內伸出的一部分之頂表面所界定。
開口H之內壁的頂部末端與阻焊層33之開口33a的內壁之間的間隔較佳設定為大於在支撐底座構件40結合至多層佈線層ML時將出現的最大位置偏差。結果，即使位置偏差在支撐底座構件40結合至多層佈線層ML時出現，仍可防止黏著層52之部分位於襯墊P1下方。
如圖23中所展示，每一產品區R2(參見圖7B)之品質藉由使電特性量測儀器之探針穿過開口H與襯墊P1接觸來判定。
此時，由於每一開口H之環形突出物D的直徑小於阻焊層33之相關聯開口33a的直徑，因此即使探針6偏離，其側表面仍與環形突出物D接觸。
因此，探針6之尖端不會碰到阻焊層33且因此防止 阻焊層33被探針6損壞。若阻焊層33之圍繞襯墊P1的部分受損，則襯墊P1與焊料凸塊之間的連接故障或外觀缺陷將出現。
開口H中之環形突出物D的尖端與阻焊層33之開口33a的內壁之間的間隔亦較佳設定為大於在支撐底座構件40結合至多層佈線層ML時將出現的最大位置偏差。
藉由此措施，即使位置偏差在支撐底座構件40結合至多層佈線層ML時出現，仍防止阻焊層33被探針6損壞，此係因為在平面圖中，無阻焊層33之部分位於開口H之由環形突出物D包圍的區中。
如上文所描述，在根據第一具體例之佈線板1中，支撐底座構件40結合至多層佈線層ML，開口H穿過支撐底座構件預先形成。
此可解決氧化物膜形成於多層佈線層ML之襯墊P1的表面上且阻焊層33之圍繞襯墊P1的部分藉由雷射加工移除的問題。此外，不存在多層佈線層ML之襯墊P1的表面由於鑽孔而受損的風險。
接下來，使用根據第一具體例之佈線板1製造電子組件裝置的方法將被描述。如圖24中所展示，作為電子組件之半導體晶片70被製備，且半導體晶片70之連接端子72覆晶連接至圖21中所展示之佈線板1的頂部襯墊P2。
半導體晶片70接著藉由密封樹脂74密封。每一半導體晶片70之側表面及頂表面藉由密封樹脂74密封，同時半導體晶片70與佈線板1之間的空間經密封樹脂74填充。
接著，如圖25中所展示，將支撐底座構件40及黏著 層52自佈線板1移除(剝離)，由此阻焊層33之底表面成為多層佈線層ML之最下層。接著，如圖26中所展示，焊球分別形成於襯墊P1的曝露於阻焊層33之開口33a中的表面上，且經歷回焊處理，由此焊料凸塊SB形成。
如上文所描述，阻焊層33之根據設計規格形成的開口33a位於襯墊P1之底表面下方且因此襯墊P1之表面不會受到損壞。結果，高度均勻之焊料凸塊SB可在多層佈線層ML之複數個各別襯墊P1上可靠地形成。
隨後，如圖27中所展示，圖26中所展示之層壓主體被切割成個別區R2(參見圖7B)。因此，獲得個別電子組件裝置2。
(具體例2)
圖28A及圖28B至圖32係用於描述待用於製得根據第二具體例之佈線板的支撐底座構件之視圖。圖33以及圖34A及圖34B係用於描述根據第二具體例之佈線板的視圖。
第二具體例在待用於製得佈線板之支撐底座構件的開口之剖面形狀上不同於第一具體例。在第二具體例中，在第一具體例中具有相同描述之元件及步驟的描述將被省略。
如圖28A中所展示，如同在第一具體例中使用的圖9A中所展示之上述支撐底座構件40，待用於製得根據第二具體例之佈線板的支撐底座構件41係絕緣底座構件，且黏著層52及剝離膜50以此次序形成於絕緣底座構件之一個表面上。
如在圖9A中所展示之支撐底座構件40中，開口H形成為穿透剝離膜50、黏著層52及支撐底座構件41(自剝離膜50 之頂表面至支撐底座構件41之底表面)。
隨後，當支撐底座構件41結合至每一多層佈線層ML時，如圖28B中所展示，將剝離膜50自支撐底座構件41剝離以曝露黏著層52。因此獲得具有黏著層52之支撐底座構件41。
在根據第二具體例之支撐底座構件41中，每一開口H在其底部末端處之直徑A2設定為小於其在其頂部末端處之直徑A1。在剖面圖中，每一開口H向前漸縮使得其直徑隨著位置自頂部末端至底部末端而減小。支撐底座構件41係第一至第四實施例(稍後描述)之支撐底座構件41a至41d的通用型式。
圖29A至圖29C展示第一實施例之支撐底座構件41a的形成方法。如圖29A中所展示，與圖11A中所展示之層壓主體相同的層壓主體係藉由執行圖10A至圖11A中所展示之第一具體例的上述步驟來製備。
接著，穿孔在對應於金屬層44之開口44a的區中穿過具有剝離膜之黏著層5及樹脂薄片43而形成。此等區比金屬層44之開口44a小一個尺寸。
亦即，位於兩個各別側上之金屬層44的每一對開口44a之內壁位於樹脂薄片43之相關聯穿孔43a的底部末端外部(自底部末端後縮)。
隨後，如圖29B中所展示，開口H藉由自剝離膜50之側對所得層壓主體執行雷射加工而形成。接著將剝離膜50自圖29B中所展示之層壓主體剝離使得黏著層52留存。
藉由雷射加工形成之孔的直徑隨著位置遠離表面而減小。因此，如圖29C中所展示，在開口H(樹脂薄片43之穿孔 43a)藉由自層壓主體之頂側執行雷射加工而形成的情況下，底部直徑A2變得小於頂部直徑A1。
藉由上述程序，可獲得第一實施例之支撐底座構件41a(具有黏著層52)。
圖30展示第二實施例之支撐底座構件41b(具有黏著層52)。為形成第二實施例之支撐底座構件41b，圖13A至圖14B(更具體而言，圖14A中所展示之步驟)中所展示之根據第一具體例的上述形成方法經修改，使得雷射加工僅自頂側執行，由此形成在剖面圖中向前漸縮之開口H。
在此步驟中，如在圖14B中所展示之步驟中，具有剝離膜之黏著層5的黏著層52之開口52a的直徑設定為大致相同於金屬層壓板7之金屬層44的相關聯開口44a之直徑。
結果，黏著層52之每一開口52a的內壁及金屬層44之相關聯開口44a的內壁位於樹脂薄片43之相關聯穿孔43a的頂部末端外部(自該位置後縮)。
圖31展示第三實施例之支撐底座構件41c(具有黏著層52)。為形成第三實施例之支撐底座構件41c，圖15A至圖15C(更具體而言，圖15B中所展示之步驟)中所展示之根據第一具體例的上述形成方法經修改，使得雷射加工僅自頂側執行，由此形成在剖面圖中向前漸縮之開口H。
在此步驟中，如在圖15C中所展示之步驟中，頂部金屬層44之每一開口44a的內壁大致位於與樹脂薄片43之相關聯穿孔43a的內壁之頂部末端相同的位置處。無台階形成於每一頂部金屬層44之每一開口44a的內壁與樹脂薄片43之相關聯穿孔43a的 內壁之間。
圖32展示第四實施例之支撐底座構件41d(具有黏著層52)。為形成第四實施例之支撐底座構件41d，圖16A至圖16C(更具體而言，圖16B中所展示之步驟)中所展示之根據第一具體例的上述形成方法經修改，使得雷射加工僅自頂側執行，由此形成在剖面圖中向前漸縮之開口H。
在此步驟中，如在圖16C中所展示之步驟中，黏著層52之每一開口52a的內壁大致位於與樹脂薄片43之相關聯穿孔43a的內壁之頂部末端相同的位置處。無台階形成於黏著層52之每一開口52a的內壁與樹脂薄片43之相關聯穿孔43a的內壁之間。
根據第二具體例之佈線板1a係藉由使用圖28B中所展示之支撐底座構件41執行圖17至圖21中所展示之上述步驟來獲得。
在根據第二具體例之佈線板1a中，展示於圖28B中之支撐底座構件41藉由黏著層52自下方結合至與圖21中所展示之根據第一具體例的上述佈線板1之多層佈線層ML相同的多層佈線層之阻焊層33。
作為較佳實施例之第一至第四實施例的上述支撐底座構件41a至41d中之一者用作支撐底座構件41。
圖34A及圖34B分別係展示圖33中所展示之佈線板1a的一個開口H及其相鄰區之部分放大剖面圖及部分放大平面圖。
如係剖面圖之圖34A中所展示，佈線板1a在多層佈線層ML之底部處配備有襯墊P1及阻焊層33，阻焊層之開口33a形成於各別襯墊P1下方。襯墊P1係術語「第一襯墊」之實施例且 阻焊層33係術語「保護性絕緣層」之實施例。
支撐底座構件41藉由黏著層52自下方結合至阻焊層33。黏著層52之每一開口52a位於阻焊層33之相關聯開口33a下方。且支撐底座構件41之每一開口H位於黏著層52之相關聯開口52a下方。
另外參看係平面圖之圖34B，開口H在支撐底座構件41之底表面中的底部末端之直徑A2設定為大於其在支撐底座構件41之頂表面中的頂部末端之直徑A1。開口H向前漸縮，亦即，其直徑隨著位置自其頂部末端至其底部末端而減小。
開口H之底部末端的直徑A2設定為小於阻焊層33之開口33a的直徑X。
此外，開口H之頂部末端處的直徑A1設定為大於阻焊層33之開口33a的直徑X。結果，黏著層52之開口52a的內壁位於阻焊層33之開口33a的內壁外部(自該內壁後縮)。亦即，黏著層52之開口52a的內壁與阻焊層33之開口33a的內壁彼此隔開規定的間隔。
如上文所描述，開口H之頂部直徑A1、阻焊層33之開口33a的直徑X及開口H之底部直徑A2具有關係A1>X>A2。
舉例而言，直徑A1在250至300μm之範圍內，直徑X在200至250μm之範圍內，且直徑A2在150至200μm之範圍內。
如自上文描述可見，當支撐底座構件41藉由黏著層52結合至多層佈線層ML時，如在圖21中所展示之根據第一具體例之上述佈線板1中，可防止黏著層52之部分流動至襯墊P1上。
此外，如上文參看圖23所描述，即使探針(未圖示)在其穿過開口H與襯墊P1接觸時偏離，探針之側表面仍與開口H之底部末端接觸。
因此，探針之尖端不會碰到阻焊層33且因此防止阻焊層33被探針損壞。
如上文所描述，例示性具體例及修改經詳細描述。然而，本發明不限於上述具體例及修改，且各種修改及替代物適用於上述具體例及修改而不背離申請專利範圍之範圍。

Claims (12)

  1. 一種佈線板，其包含：一佈線結構，其包含：一第一絕緣層；一第一佈線層，其形成於該第一絕緣層之一底表面上；及一保護性絕緣層，其覆蓋該第一絕緣層之該底表面且具有曝露該第一佈線層之底表面之一部分的一第一開口，其中該第一佈線層之該底表面的經由該第一開口曝露之該部分充當一第一襯墊；及一支撐底座構件，其藉由一黏著層結合至該保護性絕緣層且具有曝露該第一襯墊之一第二開口，其中：該支撐底座構件包含一頂表面及與該頂表面相對之一底表面，該黏著層形成於該頂表面上；且在該支撐底座構件之一厚度方向上處於該支撐底座構件之該頂表面與該底表面之間的一位置處的該第二開口之一直徑小於在該支撐底座構件之該頂表面處的該第二開口之一直徑及在該支撐底座構件之該底表面處的該第二開口之一直徑，且小於該第一開口之一直徑。
  2. 一種佈線板，其包含：一佈線結構，其包含：一第一絕緣層；一第一佈線層，其形成於該第一絕緣層之一底表面上；及一保護性絕緣層，其覆蓋該第一絕緣層之該底表面且具有曝露該第一佈線層之底表面之一部分的一第一開口，其中該第一佈線層之 該底表面的經由該第一開口曝露之該部分充當一第一襯墊；及一支撐底座構件，其藉由一黏著層結合至該保護性絕緣層且具有曝露該第一襯墊之一第二開口，其中：該支撐底座構件包含一頂表面及與該頂表面相對之一底表面，該黏著層形成於該頂表面上；且在該支撐底座構件之該底表面處的該第二開口之一直徑小於在該支撐底座構件之該頂表面處的該第二開口之一直徑。
  3. 如請求項1或2之佈線板，其中，在該支撐底座構件之該頂表面處的該第二開口之該直徑設定為大於該第一開口之該直徑；該黏著層具有與該第一開口及該第二開口連通之一第三開口；且該第三開口之一內壁位於該第一開口之一內壁外部。
  4. 如請求項1或2之佈線板，其中，該佈線結構進一步包含：一第二佈線層，其包含：一頂表面；與該頂表面相對之一底表面；及該頂表面與該底表面之間的一側表面，且電連接至該第一佈線層；及一第二絕緣層，其覆蓋該第二佈線層之該底表面及該側表面；且該第二佈線層之該頂表面充當一第二襯墊。
  5. 如請求項1或2之佈線板，其中，該黏著層具有與該第一開口及該第二開口連通之一第三開口；該支撐底座構件包含：一樹脂薄片，其包含一頂表面及與該頂表面相對之一底表面； 一第一金屬層，其形成於該樹脂薄片之該頂表面上；及一第二金屬層，其形成於該樹脂薄片之該底表面上；該樹脂薄片之一穿孔與該第一金屬層之一開口及該第二金屬層之一開口連通；該第二開口具有：該樹脂薄片之該穿孔；該第一金屬層之該開口；及該第二金屬層之該開口；且該第一金屬層之該開口的一內壁位於該第三開口之一內壁及該樹脂薄片之該穿孔之一內壁外部。
  6. 如請求項1或2之佈線板，其中，該黏著層具有與該第一開口及該第二開口連通之一第三開口；該支撐底座構件包含：一樹脂薄片，其包含一頂表面及與該頂表面相對之一底表面；一第一金屬層，其形成於該樹脂薄片之該頂表面上；及一第二金屬層，其形成於該樹脂薄片之該底表面上；該樹脂薄片之一穿孔與該第一金屬層之一開口及該第二金屬層之一開口連通；該第二開口具有：該樹脂薄片之該穿孔；該第一金屬層之該開口；及該第二金屬層之該開口；且無台階形成於該第一金屬層之該開口的一內壁與該樹脂薄片之該穿孔的一內壁之間。
  7. 一種製造一佈線板之方法，該方法包含：a)在一臨時基板上形成一佈線結構，其中該佈線結構包含：一第一襯墊及具有曝露該第一襯墊之一第一開口的一保護性絕緣層；b)形成一支撐底座構件，其中該支撐底座構件具有曝露該第一襯 墊之一第二開口且包含一頂表面及與該頂表面相對之一底表面，一黏著層形成於該頂表面上；及c)藉由該黏著層將該支撐底座構件之該頂表面結合至該佈線結構使得該第一開口與該第二開口相對，其中在該支撐底座構件之一厚度方向上處於該支撐底座構件之該頂表面與該底表面之間的一位置處的該第二開口之一直徑小於在該支撐底座構件之該頂表面處的該第二開口之一直徑及在該支撐底座構件之該底表面處的該第二開口之一直徑，且小於該第一開口之一直徑。
  8. 一種製造一佈線板之方法，該方法包含：a)在一臨時基板上形成一佈線結構，其中該佈線結構包含：一第一襯墊及具有曝露該第一襯墊之一第一開口的一保護性絕緣層；b)形成一支撐底座構件，其中該支撐底座構件具有曝露該第一襯墊之一第二開口且包含一頂表面及與該頂表面相對之一底表面，一黏著層形成於該頂表面上；及c)藉由該黏著層將該支撐底座構件之該頂表面結合至該佈線結構使得該第一開口與該第二開口相對，其中在該支撐底座構件之該底表面處的該第二開口之一直徑小於在該支撐底座構件之該頂表面處的該第二開口之一直徑。
  9. 如請求項7或8之方法，其中，在該支撐底座構件之該頂表面處的該第二開口之該直徑設定為大於該第一開口之該直徑；該黏著層具有與該第一開口及該第二開口連通之一第三開口；且該第三開口之一內壁位於該第一開口之一內壁外部。
  10. 如請求項7或8之方法，其進一步包含：d)在步驟(c)之後將該佈線結構與該臨時基板分離。
  11. 如請求項7或8之方法，其中，步驟b)包含：製備一金屬層壓板，其中該金屬層壓板包含：一樹脂薄片，其包含一頂表面及與該頂表面相對之一底表面；一第一金屬層，其形成於該樹脂薄片之該頂表面上；及一第二金屬層，其形成於該樹脂薄片之該底表面上；在該第一金屬層中形成一開口；在該第二金屬層中形成一開口；在該金屬層壓板上設置具有一剝離膜之一黏著層；藉由至少在該剝離膜之與該第一金屬層之該開口相對的一部分及該樹脂薄片之經由該第一金屬層之該開口曝露的一部分上執行雷射機械加工，在該支撐底座構件中形成該第二開口；及自該黏著層移除該剝離膜。
  12. 如請求項11之方法，其中，該第二開口具有：該樹脂薄片之一穿孔；該第一金屬層之該開口；及該第二金屬層之該開口；且無台階形成於該第一金屬層之該開口的一內壁與該樹脂薄片之該穿孔的一內壁之間。
TW107142504A 2017-12-08 2018-11-28 佈線板及其製造方法 TWI771534B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017236050A JP7007882B2 (ja) 2017-12-08 2017-12-08 配線基板及びその製造方法
JP2017-236050 2017-12-08

Publications (2)

Publication Number Publication Date
TW201927090A true TW201927090A (zh) 2019-07-01
TWI771534B TWI771534B (zh) 2022-07-21

Family

ID=66697216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107142504A TWI771534B (zh) 2017-12-08 2018-11-28 佈線板及其製造方法

Country Status (4)

Country Link
US (1) US10398027B2 (zh)
JP (1) JP7007882B2 (zh)
KR (1) KR102531075B1 (zh)
TW (1) TWI771534B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749872B (zh) * 2019-11-26 2021-12-11 日商Ｎｇｋ電子器件股份有限公司 陶瓷配線基板及陶瓷配線基板的製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033636A (ko) 2020-09-09 2022-03-17 삼성전자주식회사 반도체 패키지

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400877B2 (ja) 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP4589519B2 (ja) 2000-11-09 2010-12-01 ルネサスエレクトロニクス株式会社 半導体回路部品の製造方法
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US7474538B2 (en) 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP3591524B2 (ja) 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
CN101408688B (zh) * 2003-03-31 2011-10-12 德塞拉互连材料股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
JP2005251780A (ja) 2004-03-01 2005-09-15 Matsushita Electric Ind Co Ltd 半導体回路部品およびその製造方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5179920B2 (ja) * 2008-03-28 2013-04-10 日本特殊陶業株式会社 多層配線基板
JP6019555B2 (ja) * 2011-09-07 2016-11-02 富士通株式会社 半導体装置、半導体装置の再生方法、および半導体装置の製造方法
JP6341634B2 (ja) * 2013-05-28 2018-06-13 新光電気工業株式会社 プローブガイド板及びその製造方法、半導体検査装置
JP6234132B2 (ja) * 2013-09-19 2017-11-22 新光電気工業株式会社 配線基板の製造方法
JP6637864B2 (ja) 2016-09-29 2020-01-29 新光電気工業株式会社 キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749872B (zh) * 2019-11-26 2021-12-11 日商Ｎｇｋ電子器件股份有限公司 陶瓷配線基板及陶瓷配線基板的製造方法

Also Published As

Publication number Publication date
JP2019102774A (ja) 2019-06-24
US10398027B2 (en) 2019-08-27
KR102531075B1 (ko) 2023-05-09
JP7007882B2 (ja) 2022-01-25
KR20190068421A (ko) 2019-06-18
US20190181084A1 (en) 2019-06-13
TWI771534B (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
US9455219B2 (en) Wiring substrate and method of manufacturing the same
JP5395360B2 (ja) 電子部品内蔵基板の製造方法
JP5350830B2 (ja) 多層配線基板及びその製造方法
US11018082B2 (en) Space transformer and manufacturing method thereof
JP2010165855A (ja) 配線基板及びその製造方法
JP2006196860A (ja) 半導体パッケージ及びその製造方法
JP2002164467A (ja) 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
CN109788666B (zh) 线路基板及其制作方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
TWI771534B (zh) 佈線板及其製造方法
US20190327830A1 (en) Printed wiring board and method for manufacturing the same
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP2011258847A (ja) 部品内蔵基板の製造方法及び部品内蔵基板
JP2008166464A (ja) 配線基板及びその製造方法
TWI711095B (zh) 封裝結構及其製備方法
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법
JP2010098064A (ja) 積層配線基板及びその製造方法
TWI527164B (zh) 封裝基板之製造方法
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
TWI644368B (zh) 封裝基板及其製作方法、封裝結構
JP4398550B2 (ja) バンプ付き多層基板の製造方法