JP6019555B2 - 半導体装置、半導体装置の再生方法、および半導体装置の製造方法 - Google Patents
半導体装置、半導体装置の再生方法、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6019555B2 JP6019555B2 JP2011194484A JP2011194484A JP6019555B2 JP 6019555 B2 JP6019555 B2 JP 6019555B2 JP 2011194484 A JP2011194484 A JP 2011194484A JP 2011194484 A JP2011194484 A JP 2011194484A JP 6019555 B2 JP6019555 B2 JP 6019555B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- circuit board
- hole
- solder
- solder joint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
(付記1)
回路基板と、
半導体パッケージと、
前記回路基板と前記半導体パッケージとを電気的に接続するはんだ接合部と、
前記回路基板と前記半導体パッケージとの間に配置され、前記はんだ接合部が通る穴を有し、前記穴は、前記穴の最も狭い部分に対し前記半導体パッケージ側に配置された部分の前記はんだ接合部よりも細く形成されている板状部材と
を有する半導体装置。
(付記2)
前記板状部材は、前記穴が、前記半導体パッケージ側で広くなるテーパ形状を有する付記1に記載の半導体装置。
(付記3)
前記はんだ接合部は、前記穴の最も狭い部分に対し前記半導体パッケージ側に配置された部分が、中間の高さで最も太い太鼓形状を有する付記1または2に記載の半導体装置。
(付記4)
前記はんだ接合部は、小鼓形状を有する付記1または2に記載の半導体装置。
(付記5)
前記板状部材は、前記穴が、前記回路基板側で広くなるとともに、前記半導体パッケージ側で広くなるテーパ形状を有する付記1〜4のいずれか1つに記載の半導体装置。
(付記6)
さらに、前記回路基板と前記半導体パッケージとの間に、前記板状部材と重ねられて配置され、前記はんだ接合部が通る穴を有し、前記穴は、前記穴の最も狭い部分に対し前記半導体パッケージ側に配置された部分の前記はんだ接合部よりも細く形成されている他の板状部材を有する付記1〜5のいずれか1つに記載の半導体装置。
(付記7)
回路基板と、半導体パッケージと、前記回路基板と前記半導体パッケージとを電気的に接続するはんだ接合部と、前記回路基板と前記半導体パッケージとの間に配置され、前記はんだ接合部が通る穴を有し、前記穴は、前記穴の最も狭い部分に対し前記半導体パッケージ側に配置された部分の前記はんだ接合部よりも細く形成されている板状部材とを有する半導体装置を準備する工程と、
前記半導体パッケージに対して前記板状部材の位置を固定する工程と、
前記はんだ接合部を加熱して溶融させる工程と、
前記半導体パッケージと前記板状部材とを前記回路基板から取り外し、前記はんだ接合部のはんだを、前記板状部材を挟んで前記回路基板側部分と前記半導体パッケージ側部分とに分離する工程と
を有する半導体装置の再生方法。
(付記8)
さらに、
前記回路基板と、はんだボール電極が形成された他の半導体パッケージと、前記回路基板と前記他の半導体パッケージとの間に配置され穴を有する板状部材とを、前記回路基板の電極の位置と前記他の半導体パッケージの前記はんだボール電極の位置と前記板状部材の前記穴の位置とが合うように、位置合わせする工程と、
前記はんだボール電極を加熱し溶融させることにより、前記穴を通って前記回路基板と前記他の半導体パッケージとを電気的に接続し、前記穴の最も狭い部分に対し前記他の半導体パッケージ側に配置された部分が、前記穴の最も狭い部分よりも太いはんだ接合部を形成する工程と
を有する付記7に記載の半導体装置の再生方法。
(付記9)
回路基板と、はんだボール電極の形成された半導体パッケージと、前記回路基板と前記半導体パッケージとの間に配置され穴を有する板状部材とを、前記回路基板の電極の位置と前記半導体パッケージの前記はんだボール電極の位置と前記板状部材の前記穴の位置とが合うように、位置合わせする工程と、
前記はんだボール電極を加熱し溶融させることにより、前記穴を通って前記回路基板と前記半導体パッケージとを電気的に接続し、前記穴の最も狭い部分に対し前記半導体パッケージ側に配置された部分が、前記穴の最も狭い部分よりも太いはんだ接合部を形成する工程と
を有する半導体装置の製造方法。
(付記10)
さらに、
前記半導体パッケージに対して前記板状部材の位置を固定する工程と、
前記はんだ接合部を加熱して溶融させる工程と、
前記半導体パッケージと前記板状部材とを前記回路基板から取り外し、前記はんだ接合部のはんだを、前記板状部材を挟んで前記回路基板側部分と前記半導体パッケージ側部分とに分離する工程と
を有する付記9に記載の半導体装置の製造方法。
2 (回路基板の)電極
3 はんだペースト
4 半導体パッケージ
5 (半導体パッケージの)電極
6 ボール電極
7 はんだ接合部
7a 回路基板側に残ったはんだ部分
7b 半導体パッケージ側に残ったはんだ部分
8 フラックス
11 除去板
12 (除去板の)穴
21 スペーサ
22 接着剤
23 ヒーターブロック
24 接着剤
25 クリップ
CN (回路基板と半導体パッケージとの)結合部
31、61 (除去板材料となる)板
32、62 レジストパターン
33、63 エッチング液
34、64 ドリル
41 メタルマスク
42 スキージ
51 スペーサ
Claims (4)
- 回路基板と、
半導体パッケージと、
前記回路基板と前記半導体パッケージとを電気的に接続するはんだ接合部と、
前記回路基板と前記半導体パッケージとの間に配置され、前記はんだ接合部が通る穴を有し、前記穴は、前記穴の最も狭い部分に対し前記半導体パッケージ側に配置された部分の前記はんだ接合部よりも細く形成されており、前記半導体パッケージ側で広くなるテーパ状に形成されている、板状部材と、
前記半導体パッケージと前記板状部材とを結合する結合機構と、
を有する半導体装置。 - 回路基板と、半導体パッケージと、前記回路基板と前記半導体パッケージとを電気的に接続するはんだ接合部と、前記回路基板と前記半導体パッケージとの間に配置され、前記はんだ接合部が通る穴を有し、前記穴は、前記穴の最も狭い部分に対し前記半導体パッケージ側に配置された部分の前記はんだ接合部よりも細く形成されており、前記半導体パッケージ側で広くなるテーパ状に形成されている、板状部材と、を有する半導体装置を準備する工程と、
結合機構により、前記半導体パッケージと前記板状部材とを結合し、前記半導体パッケージに対して前記板状部材の位置を固定する工程と、
前記はんだ接合部を加熱して溶融させる工程と、
前記半導体パッケージと前記板状部材とを前記回路基板から取り外し、前記はんだ接合部のはんだを、前記板状部材を挟んで前記回路基板側部分と前記半導体パッケージ側部分とに分離する工程と
を有する半導体装置の再生方法。 - さらに、
前記回路基板と、はんだボール電極が形成された他の半導体パッケージと、前記回路基板と前記他の半導体パッケージとの間に配置され穴を有する板状部材とを、前記回路基板の電極の位置と前記他の半導体パッケージの前記はんだボール電極の位置と前記板状部材の前記穴の位置とが合うように、位置合わせする工程と、
前記はんだボール電極を加熱し溶融させることにより、前記穴を通って前記回路基板と前記他の半導体パッケージとを電気的に接続し、前記穴の最も狭い部分に対し前記他の半導体パッケージ側に配置された部分が、前記穴の最も狭い部分よりも太いはんだ接合部を形成する工程と
を有する請求項2に記載の半導体装置の再生方法。 - 回路基板と、はんだボール電極の形成された半導体パッケージと、前記回路基板と前記半導体パッケージとの間に配置され、前記半導体パッケージ側で広くなるテーパ形状の穴を有する板状部材とを、前記回路基板の電極の位置と前記半導体パッケージの前記はんだボール電極の位置と前記板状部材の前記穴の位置とが合うように、位置合わせする工程と、
前記はんだボール電極を加熱し溶融させることにより、前記穴を通って前記回路基板と前記半導体パッケージとを電気的に接続し、前記穴の最も狭い部分に対し前記半導体パッケージ側に配置された部分が、前記穴の最も狭い部分よりも太いはんだ接合部を形成する工程と、
結合機構により、前記半導体パッケージと前記板状部材とを結合する工程と、
を有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011194484A JP6019555B2 (ja) | 2011-09-07 | 2011-09-07 | 半導体装置、半導体装置の再生方法、および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011194484A JP6019555B2 (ja) | 2011-09-07 | 2011-09-07 | 半導体装置、半導体装置の再生方法、および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013058506A JP2013058506A (ja) | 2013-03-28 |
JP6019555B2 true JP6019555B2 (ja) | 2016-11-02 |
Family
ID=48134163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011194484A Expired - Fee Related JP6019555B2 (ja) | 2011-09-07 | 2011-09-07 | 半導体装置、半導体装置の再生方法、および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6019555B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7007882B2 (ja) * | 2017-12-08 | 2022-01-25 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09274066A (ja) * | 1996-02-07 | 1997-10-21 | Fujitsu Ltd | 半導体試験装置及びこれを利用した試験方法及び半導体装置 |
JP2001077518A (ja) * | 1999-09-01 | 2001-03-23 | Fujitsu Ltd | 電子部品実装プリント基板および電子部品取り外し方法 |
JP2004186287A (ja) * | 2002-12-02 | 2004-07-02 | Nec Infrontia Corp | ボールグリッドアレイパッケージの実装構造及びその実装・取り外し方法 |
JP2006173183A (ja) * | 2004-12-13 | 2006-06-29 | Canon Inc | 半導体装置 |
JP5407967B2 (ja) * | 2010-03-19 | 2014-02-05 | 富士通株式会社 | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 |
-
2011
- 2011-09-07 JP JP2011194484A patent/JP6019555B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013058506A (ja) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2716336B2 (ja) | 集積回路装置 | |
JP2018113414A (ja) | 半導体装置とその製造方法 | |
JP2006302929A (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
JP2012231118A (ja) | 半導体装置のプリント配線板への固定のためのシステムおよび方法 | |
JP2014183057A (ja) | 半導体装置の製造方法および半導体実装基板 | |
JP4887997B2 (ja) | 電子部品の実装方法 | |
TWI333405B (ja) | ||
JP2581456B2 (ja) | 部品の接続構造及びその製造方法 | |
JP6019555B2 (ja) | 半導体装置、半導体装置の再生方法、および半導体装置の製造方法 | |
JP5560713B2 (ja) | 電子部品の実装方法等 | |
JP2008244180A (ja) | 実装構造体およびその製造方法 | |
JP5699610B2 (ja) | 実装構造体及びその製造方法、並びに、電子装置 | |
JP4736762B2 (ja) | Bga型半導体装置及びその製造方法 | |
JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
JP5018399B2 (ja) | 回路基板の製造方法 | |
JPH118474A (ja) | 多層基板の製造方法 | |
JP2016134417A (ja) | 半導体パッケージ基板、および半導体パッケージと、その製造方法 | |
JP4699089B2 (ja) | チップオンフィルム半導体装置 | |
JP2004111753A (ja) | プリント配線基板、電子部品の実装構造およびプリント配線基板の製造方法 | |
JP2856197B2 (ja) | Bga接続構造 | |
JP2008210825A (ja) | 電子部品の実装構造及びその実装方法 | |
JP2003324125A (ja) | 半導体装置 | |
JP2005121757A (ja) | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 | |
JP2002343828A (ja) | 電子部品の実装体および実装方法 | |
JP2002184811A (ja) | 電子回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6019555 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |