JP2006173183A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006173183A JP2006173183A JP2004359897A JP2004359897A JP2006173183A JP 2006173183 A JP2006173183 A JP 2006173183A JP 2004359897 A JP2004359897 A JP 2004359897A JP 2004359897 A JP2004359897 A JP 2004359897A JP 2006173183 A JP2006173183 A JP 2006173183A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- circuit board
- printed circuit
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 BGA方式の半導体パッケージとプリント基板とのはんだ接合部の信頼性の向上を図る。
【解決手段】 複数の電極部を有する電子部品と前記電極部に対応した位置に電極部を有するプリント基板とがはんだバンプによって接合された半導体装置において、前記電子部品と前記プリント基板の間に絶縁材からなる部品を介在させることよって、はんだバンプの形状を鼓型にすることを特徴とする半導体装置。
【選択図】 図1
【解決手段】 複数の電極部を有する電子部品と前記電極部に対応した位置に電極部を有するプリント基板とがはんだバンプによって接合された半導体装置において、前記電子部品と前記プリント基板の間に絶縁材からなる部品を介在させることよって、はんだバンプの形状を鼓型にすることを特徴とする半導体装置。
【選択図】 図1
Description
本発明は、表面実装型の電子部品の実装技術に関し、特にBGA(Ball Grid Array)などの接続構造を有する半導体装置などの半導体装置及び実装構造体に関する。
近年、携帯電話やデジタルカメラの普及に伴い、電子機器の高機能化、小型化が急速に進んでいる。電子機器に搭載されるLSIチップの高密度化、高集積化が進み、多ピン化、狭ピッチ化を実現するためにBGA(Ball Grid Array)、CSP(Chip Size Package)といったランド5(電極)にボール状のはんだを有した電子部品が多用されるようになってきた。
このようなBGAパッケージの実装方法について図8を参照して説明する。ランドが形成されたプリント基板上に、スクリーン印刷あるいはディスペンサーを用いて、はんだペーストを塗布する。塗布されたはんだペースト上にBGAパッケージを搭載し、リフロー工程によってはんだを溶融し、電気的に接合する(例えば、特許文献1参照)。
特開平9−199540号公報
特開平11−3915号公報
実装された半導体装置は、使用環境や装置自身の発熱により熱疲労が生じる。即ち、半導体パッケージとプリント基板という線膨張係数の異なる物質を「はんだ」を用いて接続しているため、熱サイクル環境下においては、はんだ接合部に線膨張係数の差に起因する熱応力がかかる。
BGAパッケージで実装された場合に、はんだバンプは、図6に示すようにBGAパッケージの重さによって押しつぶされて、太鼓状に形成される。このような形状では、半導体装置と基板との線膨張係数の差に起因する熱応力が発生した場合に、その応力が接合部近傍に集中することが知られており、はんだ接合信頼性が損なわれるという問題がある。
それに対し図5(c)のように、はんだ接合部を鼓状にすることで、接合部近傍への応力集中を緩和させ、接合寿命を向上させることができるということが知られている。
例えば、特許文献1には、ボール状の複数の小型はんだバンプと、そのはんだバンプよりも大きく、かつ配線板の少なくとも3点支持する位置に設けられた大型のはんだバンプとが下面に配置されたBGAパッケージをプリント基板上に搭載してリフローすると、大型バンプに支持されて、小型バンプは鼓状に形成される実装方法が開示されている。
また、図7に示すように、特許文献2には、BGAパッケージの複数のはんだボールをまとめて1つの大きなはんだバンプとし、BGAパッケージとプリント基板との間を広げることで、残りのはんだバンプを鼓状に形成する実装方法が記載されている。
しかしながら、特許文献1の方法では、大きさの異なるはんだバンプをBGAパッケージに付着させなければならず、さらに大型バンプの融点を小型バンプの融点より高くしなければならないという制約がある。特許文献2の方法では、専用のBGAパッケージが必要であり、パッケージの小型化には不向きであるといった問題がある。
本発明は、以上の点に着目して成されたもので、接合寿命が長くなるとともに、接合信頼性を向上させることができる半導体装置を提供することを目的とする。
本発明は、上記問題を解決するために以下の手段を採用する。
BGAパッケージ1とプリント基板3との間に、ランド5の位置に対応した貫通穴を有するシート2を介在させてリフロー工程により接合させる。ここで、シート2は絶縁材からなり、その絶縁材料には、樹脂、セラミック、シリコン、ガラスなどを用いる。シートの厚さは、50〜100μmで均一なものが望ましい。また、貫通穴の径は、ランド径よりも小さいことを特徴とする。これにより、本来、溶融したはんだは、図6のように表面張力によって球状になるが、絶縁材であるシート2がそれを妨げ、はんだバンプの形状を球状から鼓状に変化させることが可能となる。はんだバンプ形状を鼓状にすることで、線膨張係数の差に起因して発生する熱応力の接合部への集中を回避させ、接合部の信頼性が向上する。
本発明では、従来のBGAパッケージ1、プリント基板3をそのまま使用することができる。また、従来の設備のままではんだ形状調整シート2を搭載することができるため新たな設備を導入する必要がない。ただし、図5(b)に示すように、BGAパッケージ搭載時に、はんだボール6とはんだペースト7が接触するように、はんだペーストの量、シートの穴径を最適にする必要がある。
なお、さらに説明すれば、本発明の第一の発明について下記のように示す。
(1)複数の電極部を有する電子部品と前記電極部に対応した位置に電極部を有するプリント基板とがはんだバンプによって接合された半導体装置において、前記電子部品と前記プリント基板の間に絶縁材からなる部品を介在させることよって、はんだバンプの形状を鼓型にすることを特徴とする半導体装置。
本発明の実装基板では、はんだバンプ形状を鼓状にすることにより、最も応力が集中するプリント配線板とはんだバンプの界面付近への負荷を軽減することができる。よって、疲労破壊強度が向上するので、接合寿命が長くなるとともに、接合信頼性を向上させることができる。
本発明の一実施の形態を図面を参照して説明する。
本発明の半導体装置は、図1に示すように半導体素子を封止したモールド樹脂部と、それを搭載する素子搭載基板からなる半導体パッケージ1が、はんだバンプを介してプリント基板3と電気的に接続されており、半導体パッケージ1とプリント基板3との間には、はんだ形状調整シート2aが挿入された構造をもっている。はんだバンプは、はんだ形状調整シート2aによって鼓状に形成されている。
図2は、本実施の形態のはんだ形状調整シート2aを示している。はんだ形状調整シート2aは絶縁材料からなり、その絶縁材料には、樹脂を用いる。シートの厚さは、50〜100μmで均一なものが望ましい。このシートには、プリント基板上のランド5の位置に対応した穴が空けられており、穴径は、ランド径より小さいものとする。また、シートの穴とプリント基板上のランド5の間隔を一定に保つためにシート外周部が穴部分よりも厚くなっている。
半導体パッケージ1は、縦10mm、横10mm、厚さ0.2mmのシリコン基板を本体とするものである。また、モールド樹脂部はトランスファー金型により樹脂成形されたものである。はんだバンプは、半径500μmの球状に形成されたものである。はんだバンプの間隔は、0.8mmピッチである。
プリント基板3は、縦100mm、横100mm、厚さ1.0mmで、ガラスエポキシ樹脂材料で構成されており、ビルドアップ法、インナーバイアホール方式による多層基板である。
本発明の実装構造を達成させるための実装方法について説明する。
通常のリフロー方式による実装工程を図8に示す。リフロー方式は、まず、図8(a)に示すように、プリント基板1のランド上にはんだペーストを塗布する。続いて図8(b)、(c)に示すように半導体パッケージをプリント基板1のランド上に搭載を行う。
その後、図8(d)リフロー工程によって加熱を行い、はんだを溶融させ半導体パッケージ1とプリント基板3の接合を行うものである。本発明では、搭載工程において、図5のように、はんだ形状調整シート2を搭載し、次に半導体パッケージ1を搭載する。この構成にすることで、リフロー工程において溶融したはんだが球状を形成するのを絶縁材料のシートが防ぎ、鼓状のはんだバンプを形成する。これにより、熱応力による接合部近傍への応力集中を緩和させ、接合寿命を向上させることができる。
以上の図1に示す本発明の半導体装置と一般的な太鼓状のはんだ接合部を有する半導体装置に対して、同時に熱サイクル疲労試験(−25℃⇔+125℃)を行った。その結果、一般的な太鼓状のはんだ接合部を有する半導体装置では500サイクルで破断が生じたのに対して、本発明の半導体装置では約4倍の2000サイクルの接合寿命を得ることできた。
図3に示すように半導体素子を封止したモールド樹脂部と、それを搭載する素子搭載基板からなる半導体パッケージ1が、はんだバンプを介してプリント基板3と電気的に接続されており、半導体パッケージ1とプリント基板3との間には、はんだ形状調整部品2bが挿入された構造をもっている。はんだ形状調整部品2bは、図3に示すように線膨張係数の差に起因して発生する熱応力の影響が大きな箇所に対して使用することで、接合寿命を向上させることができる。
図4は、本実施の形態のはんだ形状調整部品2bを示している。はんだ形状調整部品2bは、はんだ形状調整シート2aと同様に絶縁材料からなり、その絶縁材料には、樹脂を用いる。そして、プリント基板上のランドよりも小さな穴が空けられていることを特徴とする。
本発明の実装構造を達成させるための実装方法について説明する。通常のリフロー方式による実装工程を図8に示す。リフロー方式は、まず、図8(a)に示すように、プリント基板1のランド上にはんだペーストを塗布する。続いて図8(b)、(c)に示すように半導体パッケージをプリント基板1のランド上に搭載を行う。その後、図8(d)リフロー工程によって加熱を行い、はんだを溶融させ半導体パッケージ1とプリント基板3の接合を行うものである。
本発明では、搭載工程において、図5のように、はんだ形状調整シート2を搭載し、次に半導体パッケージ1を搭載する。この構成にすることで、リフロー工程において溶融したはんだが球状を形成するのを絶縁材料のシートが防ぎ、鼓状のはんだバンプを形成する。
これにより、熱応力による接合部近傍への応力集中を緩和させ、接合寿命を向上させることができる。
以上の図1に示す本発明の半導体装置と一般的な太鼓状のはんだ接合部を有する半導体装置に対して、同時に熱サイクル疲労試験(−25℃⇔+125℃)を行った。その結果、一般的な太鼓状のはんだ接合部を有する半導体装置では500サイクルで破断が生じたのに対して、本発明の半導体装置では約3倍の1500サイクルの接合寿命を得ることできた。
1 半導体パッケージ(BGA,CSP)
2a はんだ形状調整シート
2b はんだ形状調整部品
3 プリント基板
4 はんだ接合部
5 ランド
6 はんだボール
7 はんだペースト
2a はんだ形状調整シート
2b はんだ形状調整部品
3 プリント基板
4 はんだ接合部
5 ランド
6 はんだボール
7 はんだペースト
Claims (3)
- 複数の電極部を有する電子部品と前記電極部に対応した位置に電極部を有するプリント基板とがはんだバンプによって接合された半導体装置において、前記電子部品と前記プリント基板の間に絶縁材からなる部品を介在させることよって、はんだバンプの形状を鼓型にすることを特徴とする半導体装置。
- 前記絶縁材からなる部品が、複数の電極部に対応する位置に貫通穴を有するシート状や貫通穴を有する挿入部品であることを特徴とする請求項1に記載の半導体装置。
- 前記絶縁材からなる部品の貫通穴の径が、電極部の径よりも小さいことを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004359897A JP2006173183A (ja) | 2004-12-13 | 2004-12-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004359897A JP2006173183A (ja) | 2004-12-13 | 2004-12-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006173183A true JP2006173183A (ja) | 2006-06-29 |
Family
ID=36673625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004359897A Withdrawn JP2006173183A (ja) | 2004-12-13 | 2004-12-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006173183A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013058506A (ja) * | 2011-09-07 | 2013-03-28 | Fujitsu Ltd | 半導体装置、半導体装置の再生方法、および半導体装置の製造方法 |
JP2014027037A (ja) * | 2012-07-25 | 2014-02-06 | Fujitsu Ltd | 電子部品の実装方法及び中間シート |
-
2004
- 2004-12-13 JP JP2004359897A patent/JP2006173183A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013058506A (ja) * | 2011-09-07 | 2013-03-28 | Fujitsu Ltd | 半導体装置、半導体装置の再生方法、および半導体装置の製造方法 |
JP2014027037A (ja) * | 2012-07-25 | 2014-02-06 | Fujitsu Ltd | 電子部品の実装方法及び中間シート |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5649805B2 (ja) | 半導体装置の製造方法 | |
JP2008226946A (ja) | 半導体装置およびその製造方法 | |
JP2006295156A (ja) | 半導体モジュール及びそれの製造方法 | |
JP2010157656A (ja) | 半導体装置およびその製造方法 | |
JP4720438B2 (ja) | フリップチップ接続方法 | |
JP2009152253A (ja) | 半導体装置およびその製造方法 | |
JP2006339316A (ja) | 半導体装置、半導体装置実装基板、および半導体装置の実装方法 | |
JP2010278139A (ja) | 半導体装置及びその製造方法 | |
JP2005129663A (ja) | 多層配線基板 | |
JP2011171427A (ja) | 積層型半導体装置 | |
JP2009016714A (ja) | 半導体装置のアンダーフィルの充填方法 | |
JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5345814B2 (ja) | 実装回路基板及び半導体装置 | |
JP2006173183A (ja) | 半導体装置 | |
JP4952365B2 (ja) | 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法 | |
JP5020051B2 (ja) | 半導体装置 | |
JP4267549B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
US10679866B2 (en) | Interconnect structure for semiconductor package and method of fabricating the interconnect structure | |
JP3180041B2 (ja) | 接続端子及びその形成方法 | |
JP2004241594A (ja) | 半導体パッケージ | |
JP2004165511A (ja) | Csp接続方法 | |
JP2008192833A (ja) | 半導体装置の製造方法 | |
JP2007067129A (ja) | 半導体装置の実装構造 | |
JP2003037210A (ja) | 半導体装置およびその製造方法 | |
TW201318113A (zh) | 封裝基板及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |