KR101140505B1 - 시트상 프로브, 그의 제조 방법 및 그의 응용 - Google Patents

Abstract

본 발명은 미소하고 미세 피치인 전극을 갖는 회로 장치에도 안정적인 접속 상태가 달성되고, 전극 구조체가 절연막으로부터 탈락하지 않고 높은 내구성이 얻어지며, 큰 면적의 웨이퍼나 피검사 전극의 피치가 작은 회로 장치에 대해서 번인 시험에서, 온도 변화에 의한 전극 구조체와 피검사 전극의 위치가 어긋나는 것이 확실하게 방지되고, 양호한 접속 상태가 안정적으로 유지되는 시트상 프로브 및 그의 제조 방법을 제공한다.

본 발명에 있어서, 절연층과, 이 절연층에 그의 면방향에 서로 이격되어 배치된, 상기 절연층의 두께 방향으로 관통하여 신장되는 복수개의 전극 구조체를 구비한 접점막을 갖는 시트상 프로브이며, 전극 구조체는 각각 절연층의 표면에 노출되고, 절연층의 표면으로부터 돌출되며, 그의 기단으로부터 선단을 향할수록 작은 직경이 되는 형상의 표면 전극부와, 절연층의 이면에 노출되는 이면 전극부와, 표면 전극부의 기단으로부터 연속하여 상기 절연층을 그의 두께 방향으로 관통하여 신장되고, 이면 전극부에 연결된 단락부로 이루어지며, 표면 전극부의 기단의 직경이 단락부의 표면 전극부와 접하는 측의 가장자리의 직경보다도 크고, 단락부의 두께가 상기 절연층의 두께보다 두꺼운 것을 특징으로 한다.

시트상 프로브, 절연층, 절연성 시트, 이방 도전성 시트

Description

시트상 프로브, 그의 제조 방법 및 그의 응용 {SHEET-LIKE PROBE, METHOD OF PRODUCING THE PROBE, AND APPLICATION OF THE PROBE}

본 발명은 예를 들면 집적 회로 등의 회로의 전기적 검사에서, 회로에 대한 전기적 접속을 행하기 위한 프로브 장치로서 바람직한 시트상 프로브, 그의 제조 방법 및 그의 응용에 관한 것이다.

예를 들면, 다수개의 집적 회로가 형성된 웨이퍼나, 반도체 소자 등의 전자 부품 등의 회로 장치의 전기적 검사에서는, 피검사 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라 배치된 검사 전극을 갖는 검사용 프로브가 사용되고 있다.

이러한 검사용 프로브로는, 종래, 핀 또는 블레이드로 이루어진 검사 전극이 배열된 것이 사용되고 있다.

그런데, 피검사 회로 장치가 다수개의 집적 회로가 형성된 웨이퍼인 경우에, 웨이퍼를 검사하기 위한 검사용 프로브를 제조하는 경우에는, 매우 많은 수의 검사 전극을 배열하는 것이 필요하기 때문에, 검사용 프로브는 매우 고가가 되며, 피검사 전극의 피치가 작은 경우에는, 검사용 프로브를 제조하는 것 자체가 곤란해진다.

또한, 웨이퍼에는 일반적으로 휘어짐이 생기고, 그의 휘어짐의 상태도 제품(웨이퍼)마다 다르기 때문에, 웨이퍼에서의 다수개의 피검사 전극에 대해서, 검사용 프로브의 검사 전극의 각각을 안정적이고 확실하게 접촉시키는 것은 실제상 곤란하다.

이상과 같은 이유로부터, 최근, 웨이퍼에 형성된 집적 회로를 검사하기 위한 검사용 프로브로서, 일면에 피검사 전극의 패턴에 대응하는 패턴에 따라 복수개의 검사 전극이 형성된 검사용 회로 기판, 이 검사용 회로 기판의 일면 상에 배치된 이방 도전성 시트, 및 이 이방 도전성 시트상에 배치된 유연한 절연성 시트에 그의 두께 방향으로 관통하여 신장되는 복수개의 전극 구조체가 배열된 시트상 프로브를 구비하는 것이 제안되어 있다(예를 들면, 특허 문헌 1 참조).

도 39는, 검사용 회로 기판 (85), 이방 도전성 시트 (80) 및 시트상 프로브 (90)을 포함하는 종래의 프로브 카드의 일례에서의 구성을 나타내는 설명용 단면도이다.

이 프로브 카드에서는, 일면에 피검사 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라 형성된 다수개의 검사 전극 (86)을 갖는 검사용 회로 기판 (85)가 설치되고, 이 검사용 회로 기판 (85)의 일면 상에 이방 도전성 시트 (80)을 개재시킨 시트상 프로브 (90)이 배치되어 있다.

이방 도전성 시트 (80)은, 두께 방향으로만 도전성을 나타내는 것, 또는 두께 방향으로 가압되었을 때 두께 방향으로만 도전성을 나타내는 가압 도전성 도전부를 갖는 것이고, 이러한 이방 도전성 시트로는, 여러 가지 구조가 알려져 있으 며, 예를 들면 특허 문헌 2 등에는, 금속 입자를 엘라스토머 중에 균일하게 분산시켜 얻어지는 이방 도전성 시트(이하, 이를 "분산형 이방 도전성 시트"라 함)가 개시되어 있다.

또한, 특허 문헌 3 등에는, 도전성 자성체 입자를 엘라스토머 중에 불균일하게 분포시킴으로써, 두께 방향으로 신장되는 다수개의 도전부와, 이들을 서로 절연하는 절연부가 형성된 이방 도전성 시트(이하, 이를 "편재형 이방 도전성 시트"라 함)가 개시되어 있고, 추가로 특허 문헌 4 등에는, 도전부의 표면과 절연부 사이에 단차가 형성된 편재형 이방 도전성 시트가 개시되어 있다.

시트상 프로브 (90)은, 예를 들면 수지로 이루어지는 유연한 절연성 시트 (91)을 갖고, 이 절연성 시트 (91)에, 그의 두께 방향으로 신장되는 복수개의 전극 구조체 (95)가 피검사 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라 배치되어 있는 구성이다.

이 전극 구조체 (95)의 각각은 절연성 시트 (91)의 표면에 노출되는 돌기상의 표면 전극부 (96)과, 절연성 시트 (91)의 이면에 노출되는 판상의 이면 전극부 (97)이 절연성 시트 (91)을 그의 두께 방향으로 관통하여 신장되는 단락부 (98)을 개재시켜 일체로 연결되어 있는 구성이다.

이러한 시트상 프로브 (90)은, 일반적으로 이하와 같이 제조된다.

우선, 도 40(a)에 도시한 바와 같이, 절연성 시트 (91)의 일면에 금속층 (92)가 형성된 적층체 (90A)를 준비하고, 도 40(b)에 도시한 바와 같이, 절연성 시트 (91)에 그의 두께 방향으로 관통된 관통 구멍 (98H)를 형성한다.

이어서, 도 40(c)에 도시한 바와 같이, 절연성 시트 (91)의 금속층 (92) 상에 레지스트막 (93)을 형성한 후에, 금속층 (92)를 공통 전극으로 하여 전해 도금 처리를 실시함으로써, 절연성 시트 (91)의 관통 구멍 (98H)의 내부에 금속의 퇴적체가 충전되어 금속층 (92)에 일체로 연결된 단락부 (98)이 형성됨과 동시에, 절연성 시트 (91)의 표면에, 단락부 (98)에 일체로 연결된 돌기상의 표면 전극부 (96)이 형성된다.

그 후, 금속층 (92)로부터 레지스트막 (93)을 제거하고, 추가로 도 40(d)에 도시한 바와 같이, 표면 전극부 (96)을 포함하는 절연성 시트 (91)의 표면에 레지스트막 (94A)를 형성함과 동시에, 금속층 (92) 상에, 형성하여야 할 이면 전극부의 패턴에 대응하는 패턴에 따라 레지스트막 (94B)를 형성하고, 금속층 (92)에 대해서 에칭 처리를 실시함으로써, 도 40(e)에 도시한 바와 같이, 금속층 (92)에서 노출 부분이 제거되어 이면 전극부 (97)이 형성되고, 이에 따라 전극 구조체 (95)가 형성된다.

그리고, 절연성 시트 (91) 및 표면 전극부 (96) 상에 형성된 레지스트막 (94A)를 제거함과 동시에, 이면 전극부 (97) 상에 형성된 레지스트막 (93)을 제거함으로써, 시트상 프로브 (90)이 얻어진다.

상기한 검사용 프로브에서는, 피검사 회로 장치에 예를 들면 웨이퍼의 표면에 시트상 프로브 (90)에서의 전극 구조체 (95)의 표면 전극부 (96)이 웨이퍼의 피검사 전극 상에 위치하도록 배치된다.

그리고, 이 상태에서 웨이퍼가 검사용 프로브에 의해서 가압됨으로써, 이방 도전성 시트 (80)이 시트상 프로브 (90)에서의 전극 구조체 (95)의 이면 전극부 (97)에 의해서 가압된다.

이에 따라, 이방 도전성 시트 (80)에는, 이면 전극부 (97)과 검사용 회로 기판 (85)의 검사 전극 (86) 사이에 그의 두께 방향으로 도전로가 형성되고, 그 결과 웨이퍼의 피검사 전극과 검사용 회로 기판 (85)의 검사 전극 (86)과의 전기적 접속이 달성된다.

그리고, 이 상태에서, 웨이퍼에 대해서 필요한 전기적 검사가 실행된다.

그리고, 이러한 검사용 프로브에 따르면, 웨이퍼가 검사용 프로브에 의해서 가압되었을 때, 웨이퍼의 휘어짐의 크기에 따라 이방 도전성 시트 (80)이 변형되기 때문에, 웨이퍼에서의 다수개의 피검사 전극의 각각에 대해서 양호한 전기적 접속을 확실하게 달성할 수 있다.

그러나, 상기한 검사용 프로브에서는 이하와 같은 문제가 있다.

상기한 시트상 프로브 (90)의 제조 방법에서 단락부 (98) 및 표면 전극부 (96)을 형성하는 공정에서는, 전해 도금에 의한 도금층이 등방적으로 성장하기 때문에, 도 41에 도시한 바와 같이, 얻어지는 표면 전극부 (96)에서는, 표면 전극부 (96)의 둘레부터 단락부 (98)의 둘레까지의 거리 W는, 표면 전극부 (96)의 돌출 높이 h와 동등한 크기가 된다.

따라서, 얻어지는 표면 전극부 (96)의 직경 R은, 돌출 높이 h의 2배를 초과하여 상당히 큰 것이 된다.

이 때문에, 피검사 회로 장치에서의 피검사 전극이 미소하고 매우 작은 피치 로 배치되는 경우에는, 인접하는 전극 구조체 (95) 사이의 이격 거리를 충분히 확보할 수 없고, 그 결과, 얻어지는 시트상 프로브 (90)에서는, 절연성 시트 (91)에 의한 유연성이 소실되기 때문에, 피검사 회로 장치에 대해서 안정적인 전기적 접속을 달성하는 것이 곤란해진다.

또한, 전해 도금 처리에서, 금속층 (92)의 전체면에 대해서 전류 밀도 분포가 균일한 전류를 공급하는 것은 실제상 곤란하고, 이러한 전류 밀도 분포의 불균일성에 의해, 절연성 시트 (91)의 관통 구멍 (98H) 마다 도금층의 성장 속도가 다르기 때문에, 형성되는 표면 전극부 (96)의 돌출 높이 h나, 표면 전극부 (96)의 둘레부터 단락부 (98)의 둘레까지의 거리 W, 즉 직경 R에 큰 변동이 생긴다.

그리고, 표면 전극부 (96)의 돌출 높이 h에 큰 변동이 있는 경우에는, 피검사 회로 장치에 대해서 안정적인 전기적 접속이 곤란해지고, 한편 표면 전극부 (96)의 직경에 큰 변동이 있는 경우에는, 인접하는 표면 전극부 (96)끼리 단락될 우려가 있다.

이상에서, 표면 전극부 (96)의 돌출 높이 h를 작게 하는 수단이 있고, 이 얻어지는 표면 전극부 (96)의 직경을 작게 하는 수단으로는 단락부 (98)의 직경(단면 형상이 원형이 아닌 경우에는, 최단 길이를 나타냄) r을 작게 하는, 즉 절연성 시트 (91)의 관통 구멍 (98H)의 직경을 작게 하는 수단이 고려되지만, 전자의 수단에 의해서 얻어지는 시트상 프로브에서는, 피검사 전극에 대해서 안정적인 전기적 접속을 확실하게 달성하는 것이 곤란해진다.

한편, 후자의 수단으로는, 전해 도금 처리에 의해서 단락부 (98) 및 표면 전 극부 (96)을 형성하는 것 자체가 곤란해진다.

이러한 문제를 해결하기 위해서, 특허 문헌 5 및 특허 문헌 6에서, 각각 기단에서부터 선단을 향해 작은 직경이 되는 테이퍼상의 표면 전극부를 갖는 다수개의 전극 구조체가 배치된 시트상 프로브가 제안되어 있다.

특허 문헌 5에 기재된 시트상 프로브는 이하와 같이 제조된다.

도 42(a)에 도시한 바와 같이, 절연성 시트 (91)의 표면에 레지스트막 (93A) 및 표면측 금속층 (92A)가 이 순서대로 형성되고, 절연성 시트 (91)의 이면에 이면측 금속층 (92B)가 적층된 적층체 (90B)를 준비한다.

그리고, 도 42(b)에 도시한 바와 같이, 이 적층체 (90B)에서의 이면측 금속층 (92B), 절연성 시트 (91) 및 레지스트막 (93A)의 각각에 서로 연통하는 두께 방향으로 신장되는 관통 구멍을 형성한다.

이에 따라, 적층체 (90B)의 이면에, 형성하여야 할 전극 구조체의 단락부 및 표면 전극부에 적합한 테이퍼상의 형태를 갖는 전극 구조체 형성용 오목부 (90K)가 형성된다.

이어서, 도 42(c)에 도시한 바와 같이, 이 적층체 (90B)에서의 표면측 금속층 (92A)를 전극으로 하여 도금 처리함으로써, 전극 구조체 형성용 오목부 (90K)에 금속을 충전하여 표면 전극부 (96) 및 단락부 (98)을 형성한다.

그리고, 이 적층체에서의 이면측 금속층 (92B)에 에칭 처리를 실시하여 그의 일부를 제거함으로써, 도 42(d)에 도시한 바와 같이, 이면 전극부 (97)을 형성하고, 이에 따라 시트상 프로브 (90)이 얻어진다.

또한, 특허 문헌 6에 기재된 시트상 프로브는 이하와 같이 제조된다.

도 43(a)에 도시한 바와 같이, 형성하여야 할 시트상 프로브에서의 절연성 시트보다 큰 두께를 갖는 절연성 시트재 (91A)의 표면에 표면측 금속층 (92A)가 형성되고, 절연성 시트재 (91A)의 이면에 이면측 금속층 (92B)가 적층된 적층체 (90C)를 준비한다.

그리고, 도 43(b)에 도시한 바와 같이, 이 적층체 (90C)에서의 이면측 금속층 (92B) 및 절연성 시트재 (91A)의 각각에 서로 연통하는 두께 방향으로 신장되는 관통 구멍을 형성함으로써, 적층체 (90C)의 이면에, 형성하여야 할 전극 구조체의 단락부 및 표면 전극부에 적합한 테이퍼상의 형태를 갖는 전극 구조체 형성용 오목부 (90K)를 형성한다.

이어서, 이 적층체 (90C)에서의 표면측 금속층 (92A)를 전극으로 하여 도금 처리함으로써, 도 43(c)에 도시한 바와 같이, 전극 구조체 형성용 오목부 (90K)에 금속을 충전하여 표면 전극부 (96) 및 단락부 (98)을 형성한다.

그 후, 이 적층체 (90C)에서의 표면측 금속층 (92A)를 제거함과 동시에, 절연성 시트재 (91A)를 에칭 처리하여 절연성 시트의 표면측 부분을 제거함으로써, 도 43(d)에 도시한 바와 같이, 필요한 두께의 절연성 시트재 (91)을 형성함과 동시에, 표면 전극부 (96)을 노출시킨다.

그리고, 이면측 금속층 (92B)를 에칭 처리함으로써, 이면 전극부 (97)을 형성하여, 도 43(e)에 도시한 바와 같이 시트상 프로브 (90)을 얻는다.

이러한 시트상 프로브 (90)에 따르면, 표면 전극부 (96)이 테이퍼상이기 때문에, 직경이 작고 돌출 높이가 높은 표면 전극부 (96)을, 인접하는 전극 구조체의 표면 전극부 (96)과의 이격 거리가 충분히 확보된 상태에서 형성할 수 있을 뿐만 아니라, 전극 구조체 (95) 각각의 표면 전극부 (96)은 적층체에 형성된 전극 구조체 형성용 오목부 (90K)를 공동으로서 성형되기 때문에, 표면 전극부 (96)의 돌출 높이의 변동이 작은 전극 구조체 (95)가 얻어진다.

그러나, 이들 시트상 프로브에서는, 전극 구조체에서의 표면 전극부의 직경이 단락부의 직경, 즉 절연성 시트에 형성된 관통 구멍의 직경과 동등하거나 그것보다 작은 것이기 때문에, 전극 구조체가 절연성 시트의 이면으로부터 탈락되어, 시트상 프로브를 실제상 사용하는 것은 곤란하다.

이 문제점을 해결하기 위해서, 예를 들면 특허 문헌 7에 나타낸 직경이 작은 테이퍼상의 전극 구조체에서의 표면 전극부측에 유지부를 갖고, 전극 구조체가 절연성 시트의 이면으로부터 탈락하는 것을 방지한 시트상 프로브가 제안되어 있다.

특허 문헌 7에 기재된 시트상 프로브는 이하와 같이 제조된다.

도 44(a)에 도시한 바와 같이, 표면측 금속층 (122), 절연성 시트 (124), 제1 이면측 금속층 (126), 절연층 (128), 제2 이면측 금속층 (130)으로 이루어지는 5층의 적층 재료 (132)를 준비한다.

도 44(b)에 도시한 바와 같이, 이 적층체 (132)에서의 제2 이면측 금속층 (130)에 개구부 (134)를 설치하고, 이 개구부 (134)로부터 절연층 (128)에 에칭을 행하여 절연층 (128)에 관통 구멍 (136)을 설치한다.

이어서, 절연층 (128)의 관통 구멍의 바닥부에 노출된 제1 이면측 금속층 (126)에 에칭을 행하여 절연성 시트 (124)를 그의 관통 구멍 (136)의 바닥부에 노출시킨다.

그리고, 제1 이면측 금속층 (126)의 관통 구멍 (136)을 통하여 절연성 시트 (124)에 에칭을 행하여 관통 구멍 (136)의 바닥부에 표면측 금속층 (122)를 노출시킨다.

이와 같이 금속층과 수지층(절연층 (128), 절연성 시트 (124))을 교대로 에칭함으로써, 제2 이면측 금속층 (130), 절연층 (128), 제1 이면측 금속층 (126), 절연성 시트 (124)의 각각에 서로 연통하는 두께 방향으로 신장되는 관통 구멍 (138)을 형성하고, 적층체 (132)의 이면에, 형성하여야 할 전극 구조체의 단락부 및 표면 전극부에 적합한 테이퍼상의 형태를 갖는 전극 구조체 형성용 오목부 (90K)를 형성한다.

이어서, 이 적층체 (132)에서의 표면측 금속층 (122)를 전극으로 하여 도금 처리함으로써, 도 44(c)에 도시한 바와 같이, 전극 구조체 형성용 오목부 (90K)에 금속을 충전하여 표면 전극부 (96) 및 단락부 (98)을 형성한다.

그 후, 이 적층체 (132)에서의 표면측 금속층 (122)를 제거함과 동시에, 절연성 시트 (124)를 에칭 처리하여 절연성 시트 (124)를 제거하여 제1 이면측 금속층 (126)을 노출시킨다(도 44(d)).

그리고, 제1 이면측 금속층 (126)을 에칭 처리하여 유지부를 형성함과 동시에, 제1 이면측 금속층 (126)을 에칭 처리하여 그의 일부를 제거함으로써, 이면 전극부 (97) 및 지지부를 형성하여 도 44(e)에 도시한 바와 같은 시트상 프로브 (90) 을 얻는다.

그러나, 이 제조 방법에 의해 얻어지는 시트상 프로브에서는, 적층체 (90C)의 이면에, 형성하여야 할 전극 구조체의 단락부 및 표면 전극부에 적합한 테이퍼상의 형태를 갖는 전극 구조체 형성용 오목부 (90K)가 형성되기 때문에, 전극 구조체 형성용 오목부의 선단 직경 (92T)는 적층체 (90C)의 이면에 형성된 개구부 (92H)의 직경보다 작은 것이 된다.

그리고, 특허 문헌 7의 시트상 프로브의 제조 공정에서는, 폴리이미드 등의 절연층에 대해서 전극 구조체를 형성하기 위한 관통 구멍을 형성한다.

이 관통 구멍은 도 45에 도시한 바와 같이, 제2 이면측 금속층 (130)의 한쪽면에, 관통 구멍을 형성하는 부분에 개구 (140a)를 갖는 포토레지스트막 (140)의 패턴을 형성하고, 시트 전체를 에칭액에 침지시켜 에칭을 행함으로써, 폴리이미드로 구성되는 절연층 (128), 절연성 시트 (124)에 관통 구멍을 형성함으로써 얻을 수 있다.

이 방법에서는, 절연성 시트 (124)에 적층된 표면측 금속층 (122)가 저면에 노출된 관통 구멍 (142a)가 형성되고, 이 표면측 금속층 (122)를 공통 전극으로 하여 전해 도금을 행하는 공정을 거쳐 전극 구조체가 형성된다.

그러나, 폴리이미드로 구성되는 절연층 (128), 절연성 시트 (124)에 대해서 에칭에 의해 관통 구멍을 형성하는 경우, 도 45에 도시한 바와 같이 관통 구멍 (142a)는 테이퍼상이 되어 안으로 들어갈수록 그의 직경이 점차 작아진다.

이 때문에, 막 두께가 두꺼운 폴리이미드막을 사용하면, 표면측 금속층 (122)까지 도달하기 전에 구멍이 폐쇄되어, 관통 구멍 (142a)를 형성할 수 없다.

즉, 종래와 같이, 전극 구조체를 형성하기 위한 관통 구멍을 폴리이미드의 절연층에 에칭 가공에 의해 형성하고자 하면, 포토레지스트막 (140)에 의해 표면이 덮힌 절연층 (128)의 막 두께 t1과 절연층 (128)의 막 두께 t2가 두꺼운 경우, 표면측 금속층 (122)까지 관통 구멍 (142a)가 형성되지 않는다는 문제가 있었다.

즉, 에칭 처리시의 에칭 처리 각도 θ는 가공 조건에 따라 다르지만, 일반적으로 45°내지 55°이다.

이 때문에 절연성 시트 (124)와 절연층 (128)의 막 두께 t1과 t2의 합계의 막 두께는, 개구 직경 φ1의 1/2 정도 이하가 아니면, 절연층에 확실하게 관통 구멍 (142a)를 형성할 수 없다.

이 때문에, 확실하게 관통 구멍 (142a)를 형성하기 위해서는, 절연성 시트 (124)의 막 두께 t1, 또는 절연층 (128)의 막 두께 t2를 작게 할 필요가 있고, 이 때문에 돌기 높이가 높은 표면 전극부를 형성하는 것이 곤란한 경우가 있었다. 시트상 프로브의 전극 구조체의 두께가 얇아지면, 예를 들면 피검사 회로 장치의 피검사 전극이 주위를 두께가 두꺼운 절연층에 의해 둘러싸여 있는 경우 등에서, 전극 구조체와 피검사 전극의 접속이 곤란해지는 경우가 있다.

그리고, 이 제조 방법에서 전극 구조체의 두께는 절연성 시트 (124) 및 절연층 (128)의 두께의 합계와 거의 동등해지고, 단락부의 두께는 절연층 (128)의 두께와 동일해진다. 따라서, 전극 구조체의 두께를 두껍게 하기 위해서는, 절연층의 두께도 두껍게 할 필요가 있다.

절연층의 두께가 두꺼운 시트상 프로브는, 반복 사용 내구성에서 높은 내구성을 나타낸다는 효과가 있지만, 한편으로, 절연층의 두께 방향의 변형량이 작아지고, 이 때문에 전극 구조체의 두께 방향의 이동량이 작아지는 경우가 있었다.

특히, 전극 구조체의 평면 방향에서 위치가 어긋나는 것을 저감시키기 위해서, 금속 지지체에 절연막을 지지한 형상의 시트상 프로브에서는, 전극 구조체의 두께 방향의 이동량이 한층 더 저하되는 경향이 있었다.

이 시트상 프로브의 전극 구조체의 두께 방향의 이동량의 저하는 시트상 프로브를 사용한 프로브 카드의 요철 흡수능의 저하를 야기시킨다.

즉, 프로브 카드에서는, 이방 도전성 커넥터의 요철 흡수능과, 시트상 프로브의 요철 흡수능의 합계가 프로브 카드의 요철 흡수능이 된다. 이 때문에, 시트상 프로브의 요철 흡수능의 저하는 프로브 카드의 요철 흡수능의 저하를 발생시킨다.

요철 흡수능이 저하된 프로브 카드에서는, 회로 장치의 피검사 전극에 높이 변동이 있는 경우에, 모든 피검사 전극에 프로브 카드가 전기적으로 접속을 달성하기 위해서 큰 가압 압력이 필요해진다. 이 때문에, 이방 도전성 커넥터의 도전부의 압축 변형량이 증대되기 때문에, 이방 도전성 커넥터는 조기에 도전부의 영구 변형이 발생하여 전기적 접속이 곤란해지고, 이방 도전성 커넥터의 교환이 필요해지며, 검사 비용의 증대가 발생한다.

또한, 회로 장치의 피검사 전극이 땜납 범프 전극과 같이 높이 변동이 큰 것에 대해서는, 모든 피검사 전극에 프로브 카드가 전기적으로 접속을 달성하는 것이 불가능해지는 경우도 있었다.

따라서, 시트상 프로브로는 전극 구조체의 두께 방향으로의 이동량이 큰 것이, 요철 흡수능이 큰 프로브 카드를 얻기 위해서 요망되고 있었다.

요철 흡수능을 크게 하는 수단으로는, 예를 들면 특허 문헌 8에 도시한 바와 같은 시트상 커넥터가 알려져 있다.

이 시트상 커넥터는, 절연성 시트에 형성된 테이퍼상의 관통 구멍 내에, 이 관통 구멍에 적합한 테이퍼상의 가동 도체가 절연성 시트에 대해서 두께 방향으로 이동 가능하게 설치된 복합 도전성 시트와, 이 복합 도전성 시트의 일면 및 다른면의 각각에 배치된 2개의 이방 도전성 엘라스토머 시트로 이루어지는 이방 도전성 커넥터이다.

이러한 복합 도전성 시트를 갖는 이방 도전성 커넥터에 따르면, 복합 도전성 시트에서의 가동 전극이 두께 방향으로 이동 가능하게 되어 있기 때문에, 두께 방향으로 가압되었을 때에는, 복합 도전성 시트의 일면 및 다른면의 각각에 배치된 2개의 이방 도전성 엘라스토머 시트가 서로 연동하여 압축 변형되기 때문에, 이 둘이 갖는 요철 흡수능의 합계가 이방 도전성 커넥터의 요철 흡수능으로서 발현되고, 따라서, 높은 요철 흡수능을 얻을 수 있다.

또한, 필요한 요철 흡수능을 얻기 위해서 필요한 두께는 2개의 이방 도전성 엘라스토머 시트의 합계의 두께에 의해서 확보할 수 있고, 각각의 이방 도전성 엘라스토머 시트로는, 두께가 작은 것을 사용할 수 있기 때문에, 높은 분해능을 얻을 수 있다.

그러나, 상기한 이방 도전성 커넥터에서는 실용상, 이하와 같은 문제가 있다.

상기한 이방 도전성 커넥터에서, 복합 도전성 시트의 가동 도체는, 절연성 시트 및 이방 도전성 엘라스토머 시트의 양쪽에 지지되어 있고, 복합 도전성 시트와 이방 도전성 엘라스토머 시트를 분리한 경우에는, 가동 도체가 절연성 시트로부터 탈락할 우려가 있기 때문에, 복합 도전성 시트를 단독으로 취급하는 것은 실제상 매우 곤란하다.

따라서, 이방 도전성 커넥터에서 복합 도전성 시트 및 이방 도전성 엘라스토머 시트 중 어느 하나에 고장이 발생했을 때에는, 복합 도전성 시트 또는 이방 도전성 엘라스토머 시트만을 새로운 것으로 교환하는 것은 불가능하고, 이방 도전성 커넥터 전체를 새로운 것으로 교환해야만 한다.

그리고, 상기한 시트상 커넥터에서는, 가동 도체 및 그의 돌출부를 형성하기 위해서, 절연성 시트 재료와 돌출부 형성용 보조층이 적층된 적층 재료에 절연성 시트 측면으로부터 레이저 가공을 행하여 테이퍼상의 관통 구멍을 형성하고 있다.

이 때문에, 특허 문헌 7의 전극 구조체 형성용 오목부 (90K)의 형성에서 설명한 바와 같은, 두께가 두꺼운 적층 시트에 가공을 행하는 경우, 가동 도체의 선단부의 직경의 미소화나, 후술하는 피검사 대상인 웨이퍼의 전극 피치가 협소화되었을 때, 인접하는 가동 도체간의 절연성을 확보하는데 문제점이 있어, 웨이퍼 검사용 시트상 프로브로서 사용하기에는 염려되는 부분이 있다.

피검사 대상인 웨이퍼의 전극 피치의 협소화에 따라, 시트상 프로브의 전극 구조체의 배치 피치도 짧아지고, 현 상태에서는 통상 100 내지 120 ㎛이지만, 장래적으로는, 예를 들면 100 ㎛ 미만, 또는 80 ㎛ 이하까지 짧게 할 필요가 있다고 생각된다.

한편, 인접하는 전극 구조체간의 절연성을 확보하기 위해서는, 이들간의 절연부의 폭(전극 구조체의 배치 피치와 개구 직경 φ1과의 차)으로서, 예를 들면 40 내지 50 ㎛가 필요해진다.

폴리이미드막의 강도를 확보하기 위해서 두께가 두꺼운 것을 사용하는 경우, 에칭에 의해 관통 구멍을 형성하기 위해서는, 상기한 바와 같이 개구 직경 φ1을 크게 할 필요가 있지만, 전극 구조체의 배치 피치를 일정하게 하여, 개구 직경 φ1을 크게 하면, 인접하는 전극 구조체간의 절연성을 확보할 수 없게 된다.

이 때문에, 전극 구조체의 배치 피치를 작게 하면, 폴리이미드막의 두께가 제한되고, 예를 들면 전극 구조체의 배치 피치를 120 ㎛, 관통 구멍의 개구 직경 φ1을 70 ㎛로 하는 경우, 사용하는 폴리이미드막의 두께 t를 35 ㎛ 이하로 할 필요가 있고, 저면측의 개구 직경 φ2를 어느 정도 이상으로 하기 위해서는, 두께 t를 더욱 작게 해야만 한다.

또한, 임시로 절연층 (128)의 강도를 올리기 위해 50 ㎛ 두께의 절연층 (128)을 사용하고자 하면, 관통 구멍의 개구 직경 φ1을 100 ㎛ 이상으로 해야 하고, 제조되는 전극 구조체의 인접하는 절연층간의 절연성의 확립이 곤란해지기 때문에, 절연층 (128)의 두께에 맞춰 개구 직경을 크게 하는 것은 불가능하다.

도 45와 같은 테이퍼상의 관통 구멍 (142a)에 전극 구조체를 형성한 경우, 에칭 방향 깊이측의 개구 직경 φ2가 작으면, 전기 저항값이 증가하기 때문에, 이 소직경 부분의 개구 직경 φ2는 가능한 한 큰 것이 바람직하다.

또한, 이 개구 직경 φ2가 작으면, 이 소직경 부분이 전기 저항값에 영향을 미치기 때문에, 시트상 프로브에 설치된 각 전극 구조체간에서의 전기적 저항값의 변동이 커지는 것도 염려된다.

[특허 문헌 1] 일본 특허 공개 (평)7-231019호 공보

[특허 문헌 2] 일본 특허 공개 (소)51-93393호 공보

[특허 문헌 3] 일본 특허 공개 (소)53-147772호 공보

[특허 문헌 4] 일본 특허 공개 (소)61-250906호 공보

[특허 문헌 5] 일본 특허 공개 (평)11-326378호 공보

[특허 문헌 6] 일본 특허 공개 제2002-196018호 공보

[특허 문헌 7] 일본 특허 공개 제2004-172589호 공보

[특허 문헌 8] 일본 특허 공개 제2001-351702호 공보

<발명의 개요>

본 발명은 이상과 같은 사정에 기초하여 이루어진 것으로, 본 발명의 목적은 직경이 작은 표면 전극부를 갖는 전극 구조체를 형성할 수 있고, 160 ㎛ 이하, 또한 120 ㎛ 이하, 특히 100 ㎛ 이하의 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정적인 전기적 접속 상태를 확실하게 달성할 수 있으며, 전극 구조체가 절연층으로부터 탈락하지 않고, 높은 내구성이 얻어지는 시트상 프로브를 제공하는 것에 있다.

본 발명의 목적은, 작은 피치로 전극이 형성된 회로 장치에 대해서도, 안정적인 전기적 접속 상태를 확실하게 달성할 수 있고 높은 내구성을 갖는, 절연층의 두께가 얇고, 전극 구조체의 두께가 두꺼우며, 요철 흡수능이 큰 시트상 프로브를 제공하는 것에 있다.

본 발명의 목적은, 절연층의 두께 방향으로 이동 가능한 전극 구조체를 갖고, 전극 구조체가 절연층으로부터 탈락하지 않고, 단독으로도 취급이 용이한 시트상 프로브를 제공하는 것에 있다.

본 발명의 목적은, 돌출 높이의 변동이 작은 표면 전극부를 갖는 전극 구조체를 형성할 수 있고, 작은 피치로 전극이 형성된 회로 장치에 대해서도, 안정적인 전기적 접속 상태를 확실하게 달성할 수 있으며, 전극 구조체가 절연층으로부터 탈락하지 않고, 절연층의 두께가 얇고 높은 내구성이 얻어지는 시트상 프로브를 제조할 수 있는 방법을 제공하는 것에 있다.

본 발명의 목적은, 돌출 높이의 변동이 작은 표면 전극부를 갖는 전극 구조체를 형성할 수 있고, 작은 피치로 전극이 형성되며, 전극의 높이 변동이 큰 회로 장치에 대해서도, 안정적인 전기적 접속 상태를 확실하게 달성할 수 있으며, 전극 구조체가 절연층으로부터 탈락하지 않고, 절연층의 두께 방향으로 이동 가능한 전극 구조체를 갖는, 높은 내구성이 얻어지는 시트상 프로브를 제조할 수 있는 방법을 제공하는 것에 있다.

또한, 본 발명은 검사 대상이 직경이 8인치 이상인 큰 면적의 웨이퍼나, 피 검사 전극의 피치가 100 ㎛ 이하인 매우 작은 회로 장치여도, 번인(burn-in) 시험에서 온도 변화에 의한 전극 구조체와 피검사 전극의 위치가 어긋나는 것을 확실하게 방지하고, 이에 따라, 양호한 전기적 접속 상태를 안정적으로 유지할 수 있는 시트상 프로브 및 그의 제조 방법을 제공하는 것을 목적으로 하고 있다.

본 발명의 목적은, 상기한 시트상 프로브를 구비한 프로브 카드를 제공하는 것에 있다.

본 발명의 목적은, 상기한 프로브 카드를 구비한 회로 장치의 검사 장치를 제공하는 것에 있다.

본 발명의 시트상 프로브는

절연층과, 이 절연층에 그의 면방향으로 서로 이격되어 배치된, 상기 절연층의 두께 방향으로 관통하여 신장되는 복수개의 전극 구조체를 구비한 접점막을 가지며,

상기 전극 구조체의 각각은

상기 절연층의 표면에 노출되고, 상기 절연층의 표면으로부터 돌출되며, 그의 기단으로부터 선단을 향할수록 작은 직경이 되는 형상의 표면 전극부,

상기 절연층의 이면에 노출되는 이면 전극부, 및

상기 표면 전극부의 기단으로부터 연속하여 상기 절연층을 그의 두께 방향으로 관통하여 신장되며, 상기 이면 전극부에 연결된 단락부로 이루어지며,

상기 표면 전극부의 기단의 직경이 상기 단락부의 표면 전극부와 접하는 측의 가장자리의 직경보다 크고,

상기 단락부의 두께가 상기 절연층의 두께보다 두꺼운 것을 특징으로 한다.

본 발명의 시트상 프로브는

상기 단락부가 상기 절연층에 대해서, 그의 두께 방향으로 이동 가능하게 되어 있는 것이 바람직하다.

본 발명의 시트상 프로브는

절연층의 두께 방향에서의 전극 구조체의 이동 가능 거리가 5 내지 30 ㎛인 것이 바람직하다.

본 발명의 시트상 프로브의 제조 방법은

적어도 절연성 시트,

이 절연성 시트의 표면에 형성된 표면측 금속층, 및

상기 절연성 시트의 이면에 형성된 제1 이면측 금속층을 갖는 적층체를 준비하고,

이 적층체에서의 제1 이면측 금속층과 절연성 시트에 서로 연통하는, 두께 방향으로 신장되는 관통 구멍을 형성함으로써, 상기 적층체의 이면에 표면 전극부 형성용 오목부를 형성하고,

이 적층체에 대해서,

그의 표면측 금속층을 전극으로 하여 도금 처리를 실시하여, 표면 전극부 형성용 오목부에 금속을 충전함으로써, 절연층의 표면으로부터 돌출되는 표면 전극부를 형성하며,

그 후에, 상기 적층체의 이면측에, 두께 방향으로 복수개의 에칭 속도가 다른 수지층에 의해 구성된 절연층과, 이 절연층의 표면에 형성된 제2 이면측 금속층을 형성하고,

이 적층체에서의 제2 이면측 금속층 및 절연층의 각각에 서로 연통하며, 저면에 표면 전극부를 노출시킨 단락부 형성용 오목부를 형성하고,

이 적층체에 대해서,

그의 표면측 금속층을 전극으로 하여 도금 처리를 실시하여, 단락부 형성용 오목부에 금속을 충전함으로써, 표면 전극부의 기단으로부터 연속하여 절연층을 그의 두께 방향으로 관통하여 신장되는 단락부를 형성한 후,

제2 이면측 금속층에 에칭 처리를 실시함으로써, 이면 전극부를 형성하고,

상기 표면측 금속층 및 상기 절연성 시트를 제거함으로써, 상기 표면 전극부 및 상기 제1 이면측 금속층을 노출시키고,

그 후, 상기 제1 이면측 금속층에 에칭 처리를 실시함으로써, 상기 표면 전극부의 기단 부분으로부터 연속하여, 상기 절연성 시트의 표면을 따라 외측으로 신장되는 유지부를 형성하고,

그 후, 절연층에 에칭 처리를 행하고, 절연층의 표면측 부분을 제거하여 절연층의 두께를 작게 하는 공정

을 포함하는 것을 특징으로 한다.

본 발명의 시트상 프로브의 제조 방법은,

상기 절연층을 구성하는 에칭 속도가 다른 수지층 중, 표면 전극부와 접하는 측의 수지층의 에칭 속도가 빠른 것이 바람직하다.

본 발명의 시트상 프로브의 제조 방법은,

상기 절연층을 구성하는 에칭 속도가 다른 복수개의 수지층 중, 적어도 1층의 수지층을 제거하는 것이 바람직하다.

본 발명의 시트상 프로브의 제조 방법은,

상기 절연층이 금속층을 개재시켜 적층되는 복수개의 수지층으로 형성되고, 금속층으로부터 표면 전극부측의 수지층을 에칭에 의해 제거하는 것이 바람직하다.

본 발명의 프로브 카드는

검사 대상인 회로 장치와 테스터와의 전기적 접속을 행하기 위한 프로브 카드이며,

검사 대상인 회로 장치의 피검사 전극에 대응하여 복수개의 검사 전극이 형성된 검사용 회로 기판,

이 검사용 회로 기판 상에 배치된 이방 도전성 커넥터, 및

이 이방 도전성 커넥터 상에 배치된 상기 중 어느 하나에 기재된 시트상 프로브

를 포함하는 것을 특징으로 한다.

본 발명의 프로브 카드는

검사 대상인 회로 장치와 테스터와의 전기적 접속을 행하기 위한 프로브 카드이며,

검사 대상인 회로 장치의 피검사 전극에 대응하여 복수개의 검사 전극이 형성된 검사용 회로 기판,

이 검사용 회로 기판 상에 배치된 이방 도전성 커넥터, 및

이 이방 도전성 커넥터 상에 배치된 상기 중 어느 하나의 방법으로 제조된 시트상 프로브

를 포함하는 것을 특징으로 한다.

본 발명의 프로브 카드는

검사 대상인 회로 장치가 다수개의 집적 회로가 형성된 웨이퍼이고,

이방 도전성 커넥터는,

검사 대상인 웨이퍼에 형성된 모든 집적 회로 또는 일부의 집적 회로에서의 피검사 전극이 배치된 전극 영역에 대응하여 복수개의 개구가 형성된 프레임판, 및

이 프레임판의 각각의 개구를 막도록 배치된 이방 도전성 시트

를 포함하는 것이 바람직하다.

본 발명의 회로 장치의 검사 장치는,

상기 중 어느 하나의 프로브 카드를 포함하는 것을 특징으로 한다.

본 발명의 웨이퍼의 검사 방법은,

복수개의 집적 회로가 형성된 웨이퍼의 각 집적 회로를

상기 어느 하나에 기재된 프로브 카드를 개재시켜 테스터에 전기적으로 접속하고,

상기 각 집적 회로의 전기 검사를 행하는 것을 특징으로 한다.

<발명의 효과>

본 발명의 시트상 프로브에 따르면, 전극 구조체의 표면 전극부의 기단의 직경이, 단락부의 표면 전극부와 접하는 측의 가장자리의 직경보다도 큰 구조로 되어 있기 때문에, 표면 전극부의 직경이 작은 것이어도, 전극 구조체가 절연층으로부터 탈락하지 않고 높은 내구성이 얻어진다.

본 발명의 시트상 프로브에 따르면, 전극 구조체의 두께가 크기 때문에, 피검사 전극이 주위가 두께가 두꺼운 절연층에 의해 둘러싸여 있는 피검사 회로 장치여도, 전극 구조체와 피검사 전극의 접속이 용이하다.

본 발명의 시트상 프로브에 따르면, 검사 대상이 직경이 8인치 이상인 큰 면적의 웨이퍼이고, 피검사 전극의 피치가 120 ㎛ 이하인 작은 회로 장치여도, 표면 전극부의 선단의 직경이 적절한 크기로 돌출 높이가 크고, 표면 전극부의 직경이 단락부의 직경보다 크더라도, 인접하는 전극 구조체간의 절연성이 확보되고, 전극 구조체가 절연층으로부터 탈락하지 않는다. 그리고, 절연층의 두께가 얇기 때문에, 전극 구조체의 두께 방향의 이동이 용이하고, 시트상 프로브의 요철 흡수능이 커진다.

이 때문에, 본 발명의 시트상 프로브를 사용한 프로브 카드의 요철 흡수능이 향상되고, 피검사 회로 장치의 피검사 전극에 높이 변동이 있는 경우에도, 용이하게 모든 피검사 전극에 프로브 카드가 전기적으로 접속될 수 있다.

본 발명의 시트상 프로브에 따르면, 전극 구조체의 단락부가 절연층에 대해서 그의 두께 방향으로 이동 가능하게 되어 있기 때문에, 시트상 프로브의 요철 흡수능이 커진다.

이 때문에, 본 발명의 시트상 프로브를 사용한 프로브 카드의 요철 흡수능이 향상되고, 피검사 회로 장치의 피검사 전극에 높이 변동이 있는 경우에도, 용이하게 모든 피검사 전극에 프로브 카드가 전기적으로 접속될 수 있다.

본 발명의 시트상 프로브에 따르면, 전극 구조체의 단락부가 절연층에 대해서 그의 두께 방향으로 이동 가능하며, 전극 구조체의 표면 전극부와 이면 전극부가 단락부보다도 크기 때문에, 전극 구조체가 절연층으로부터 탈락하지 않으므로, 시트상 프로브를 단독으로도 용이하게 취급할 수 있다. 이 때문에, 이 시트상 프로브를 사용한 프로브 카드 및 회로 장치의 검사 장치는, 이방 도전성 커넥터나 시트상 프로브의 교환이 용이하기 때문에 회로 장치의 검사 효율이 향상된다.

본 발명의 시트상 프로브의 제조 방법에 따르면,

그의 표면측 금속층을 전극으로 하여 도금 처리를 실시하여, 표면 전극부 형성용 오목부에 금속을 충전함으로써, 절연층의 표면으로부터 돌출되는 표면 전극부를 형성하고,

그 후에, 두께 방향으로 복수개의 에칭 속도가 다른 수지층에 의해 구성된 절연층을 적층하고, 이 절연층에 단락부 형성용 오목부를 형성하여 금속을 충전함으로써, 단락부를 형성하고,

그 후에, 절연층에 에칭 처리를 행하고, 절연층의 표면측 부분을 제거하여 절연층의 두께를 작게 하기 때문에,

단락부의 두께가 절연층의 두께보다 두꺼운 시트상 프로브를 유리하게 제조할 수 있다.

본 발명의 시트상 프로브의 제조 방법에 따르면,

절연층이 에칭 속도가 다른 복수개의 수지층에 의해 구성되고, 표면 전극부와 접하는 측의 수지층의 에칭 속도가 빠르기 때문에, 용이하게 표면 전극부와 접하는 측의 수지층을 제거할 수 있으며, 단락부의 두께가 절연층의 두께보다 두꺼운 시트상 프로브를 유리하게 제조할 수 있다.

본 발명의 시트상 프로브의 제조 방법에 따르면,

절연층이 금속층을 개재시켜 적층되는 복수개의 수지층으로 형성되어 있기 때문에, 용이하게 표면 전극부와 접하는 측의 수지층을 제거할 수 있고, 단락부의 두께가 절연층의 두께보다 두꺼운 시트상 프로브를 유리하게 제조할 수 있다.

도 1은 본 발명의 시트상 프로브의 제1 실시예에서의 구성을 나타내는 설명용 단면도, 도 1(a)는 평면도, 도 1(b)는 X-X선에 의한 단면도이다.

도 2는 도 1의 시트상 프로브에서의 접점막을 확대해서 나타낸 평면도이다.

도 3은 본 발명에 따른 제1 실시예의 시트상 프로브에서의 구조를 나타내는 설명용 단면도이다.

도 4는 본 발명에 따른 제1 실시예의 시트상 프로브의 전극 구조체를 확대해서 나타내는 설명용 단면도이다.

도 5(a)는 본 발명의 시트상 프로브에서의 접점막의 지지부의 단면도, 도 5(b)는 본 발명의 시트상 프로브에서의 접점막의 지지부의 단면도이다.

도 6은 본 발명의 시트상 프로브의 다른 실시 형태를 나타낸 도면이고, 도 6(a)는 평면도, 도 6(b)는 X-X선에 의한 단면도이다.

도 7은 본 발명에 따른 제2 실시예의 시트상 프로브의 설명용 단면도이다.

도 8은 본 발명에 따른 제2 실시예의 시트상 프로브의 전극 구조체를 확대해서 나타내는 설명용 단면도이다.

도 9는 본 발명에 따른 제1 실시예의 시트상 프로브의 전극 구조체를 확대해서 나타내는 설명용 단면도이다.

도 10은 본 발명의 시트상 프로브의 제1 실시예의 제조 방법을 나타내는 부분 확대 단면도이다.

도 11은 본 발명의 시트상 프로브의 다른 실시 형태를 나타낸 단면도이다.

도 12는 본 발명의 시트상 프로브의 다른 실시 형태를 나타낸 단면도이다.

도 13은 본 발명의 시트상 프로브의 제1 실시예의 제조 방법을 나타내는 부분 확대 단면도이다.

도 14는 본 발명에 따른 시트상 프로브를 제조하기 위한 적층체의 구성을 나타내는 설명용 단면도이다.

도 15는 본 발명에 따른 시트상 프로브를 제조하기 위한 적층체의 구성을 나타내는 설명용 단면도이다.

도 16은 본 발명에 따른 시트상 프로브를 제조하기 위한 적층체의 구성을 나타내는 설명용 단면도이다.

도 17은 본 발명에 따른 시트상 프로브를 제조하기 위한 적층체의 구성을 나타내는 설명용 단면도이다.

도 18은 본 발명에 따른 시트상 프로브를 제조하기 위한 적층체의 구성을 나타내는 설명용 단면도이다.

도 19는 본 발명에 따른 시트상 프로브를 제조하기 위한 적층체의 구성을 나타내는 설명용 단면도이다.

도 20은 본 발명에 따른 시트상 프로브를 제조하기 위한 적층체의 구성을 나타내는 설명용 단면도이다.

도 21은 본 발명에 따른 시트상 프로브를 제조하기 위한 적층체의 다른 구성을 나타내는 설명용 단면도이다.

도 22는 본 발명에 따른 시트상 프로브를 제조하기 위한 적층체의 다른 구성을 나타내는 설명용 단면도이다.

도 23은 본 발명에 따른 제2 실시예의 시트상 프로브를 제조하기 위한 적층체의 다른 구성을 나타내는 설명용 단면도이다.

도 24는 본 발명에 따른 시트상 프로브를 제조하기 위한 적층체의 다른 구성을 나타내는 설명용 단면도이다.

도 25는 본 발명에 따른 시트상 프로브를 제조하기 위한 적층체의 다른 구성을 나타내는 설명용 단면도이다.

도 26은 본 발명에 따른 제2 실시예의 시트상 프로브를 제조하기 위한 적층체의 다른 구성을 나타내는 설명용 단면도이다.

도 27은 본 발명의 회로 장치의 검사 장치 및 그것에 사용되는 프로브 카드의 실시 형태를 나타낸 단면도이다.

도 28은 본 발명의 회로 장치의 검사 장치 및 그것에 사용되는 프로브 카드의 다른 실시 형태를 나타낸 단면도이다.

도 29는 도 28의 프로브 카드에서의 조립 전후의 각 상태를 나타낸 단면도이다.

도 30은 도 28에 도시한 검사 장치에서의 프로브 카드를 확대해서 나타내는 설명용 단면도이다.

도 31은 도 29에 도시한 검사 장치에서의 프로브 카드를 확대해서 나타내는 설명용 단면도이다.

도 32는, 도 30, 도 28에 도시한 프로브 카드에서의 이방 도전성 커넥터의 평면도이다.

도 33은 실시예에서 제조한 시험용 웨이퍼를 나타내는 평면도이다.

도 34는 도 33에 도시한 시험용 웨이퍼에 형성된 집적 회로의 피검사 전극 영역의 위치를 나타내는 설명도이다.

도 35는 도 34에 도시한 시험용 웨이퍼에 형성된 집적 회로의 피검사 전극의 배치 패턴을 나타내는 설명도이다.

도 36은 실시예에서 제조한 이방 도전성 커넥터에서의 프레임판을 나타내는 평면도이다.

도 37은 도 36에 도시한 프레임판의 일부를 확대해서 나타내는 설명도이다.

도 38은 본 발명의 시트상 프로브의 금속 프레임판의 형상을 설명하는 평면도이다.

도 39는 종래의 프로브 카드의 일례에서의 구성을 나타내는 설명용 단면도이다.

도 40은 종래의 시트상 프로브의 제조예를 도시하는 설명용 단면도이다.

도 41은 도 40에 도시한 프로브 카드에서의 시트상 프로브를 확대해서 나타내는 설명용 단면도이다.

도 42는 종래의 시트상 프로브의 다른 제조예를 도시하는 설명용 단면도이다.

도 43은 종래의 시트상 프로브의 다른 제조예를 도시하는 설명용 단면도이다.

도 44는 비교예 1의 시트상 프로브의 제조 방법을 설명하는 단면도이다.

도 45는 종래의 시트상 프로브의 관통 구멍을 설명하는 개략도이다.

<도면의 주요 부분에 대한 부호의 간단한 설명>

1: 프로브 카드

2: 지지 부재

3: 가압판

4: 웨이퍼 장착대

5: 가열기

6: 웨이퍼

7: 피검사 전극

8: 접착제

9: 접점막

10, 90: 시트상 프로브

10A, 10B, 10C, 90A, 90B, 90C, 132: 적층체

10K: 표면 전극부 형성용 오목부

11, 91, 124: 절연성 시트

11H, 12, 18H, 98H, 136, 138, 142a, 318: 관통 구멍

12A, 13A, 14A, 17E, 17F, 28A, 29B, 93, 93A, 94A, 94B: 레지스트막

12H, 13H, 19H, 29H, 29K: 패턴 구멍

15, 95: 전극 구조체

16, 96: 표면 전극부

16A: 표면측 금속층

17, 97: 이면 전극부

17A, 130: 제2 이면측 금속층

17H: 패턴 구멍(관통 구멍)

18, 98: 단락부

18B, 128: 절연층

18C, 218A: 폴리이미드층

18K: 단락부 형성용 오목부

19: 유지부

19A, 126: 제1 이면측 금속층

20, 85: 검사용 회로 기판

21, 86: 검사 전극

22: 지지부

24, 25: 금속 프레임판

26, 92H, 134: 개구부

30: 이방 도전성 커넥터

31: 프레임판

32, 140a: 개구

35, 80: 이방 도전성 시트

36: 도전부

37: 절연부

38: 돌출부

40A, 40B: 보호 필름

50: 가이드핀

90K: 전극 구조체 형성용 오목부

91A: 절연성 시트재

92, 219: 금속층

92A, 122: 표면측 금속층

92B: 이면측 금속층

132: 적층 재료

140: 포토레지스트막

218B: 폴리이미드 필름

220: 금속박층

<발명을 실시하기 위한 최선의 형태>

이하, 본 발명의 실시 형태에 대해서 상세히 설명한다.

<제1 실시예의 시트상 프로브>

도 1은 본 발명의 시트상 프로브의 제1 실시예에서의 구성을 나타내는 설명용 단면도이고, 도 1(a)는 평면도, 도 1(b)는 X-X선에 의한 단면도, 도 2는 도 1의 시트상 프로브에서의 접점막을 확대해서 나타낸 평면도, 도 3은 본 발명에 따른 시트상 프로브에서의 구조를 나타내는 설명용 단면도, 도 4는 본 발명에 따른 시트상 프로브의 전극 구조체를 확대해서 나타내는 설명용 단면도이다.

본 실시 형태의 시트상 프로브 (10)은, 복수개의 집적 회로가 형성된 8인치 등의 웨이퍼에 대해서, 각 집적 회로의 전기 검사를 웨이퍼의 상태로 행하기 위해서 사용된다.

이 시트상 프로브 (10)은, 도 1(a)에 도시한 바와 같이, 피검사 대상인 웨이퍼 위의 각 집적 회로에 대응하는 각 위치에 관통 구멍이 형성된 금속 프레임판 (25)를 갖고, 이 관통 구멍내에는 접점막 (9)가 배치되어 있다.

접점막 (9)는 금속 프레임판 (25)의 관통 구멍 주변의 지지부 (22)로, 금속 프레임판 (25)에 지지되어 있다.

도 1(b)에 도시한 바와 같이, 이 지지부 (22)는 금속 프레임판 (25) 위에, 절연막으로 이루어지는 접점막 (9)가 형성되고, 이 금속 프레임판 (25)에 의해서 접점막 (9)가 지지되어 있다.

접점막 (9)는 도 2에 도시한 바와 같이, 유연한 절연층 (18B)에 전극 구조체 (15)가 관통 형성된 구조로 되어 있다.

즉, 절연층 (18B)의 두께 방향으로 연장되는 복수개의 전극 구조체 (15)가 검사 대상인 웨이퍼의 피검사 전극에 대응하는 패턴에 따라 절연층 (18B)의 면방향으로 서로 이격하여 배치되어 있다.

또한, 도 3에 도시한 바와 같이, 전극 구조체 (15)의 각각은 절연층 (18B)의 표면에 노출되고, 절연층 (18B)의 표면으로부터 돌출되는 돌기상의 표면 전극부 (16)을 구비하고 있다. 그리고, 전극 구조체 (15)는 절연층 (18B)의 이면에 노출되는 구형(矩形)의 평판상의 이면 전극부 (17)을 구비하고 있다.

또한, 전극 구조체 (15)는 표면 전극부 (16)의 기단으로부터 연속하여, 절연층 (18B)를 그의 두께 방향으로 관통하여 신장되어, 이면 전극부 (17)에 연결된 단락부 (18)을 구비하고 있다. 또한, 전극 구조체 (15)는 표면 전극부 (16)의 기단 부분의 주위면에서 연속하여 절연층 (18B)의 표면을 따라 외측에 방사상으로 신장되는, 원형 링 판상의 유지부 (19)를 구비하고 있다.

이 제1 실시예의 전극 구조체 (15)에서는, 표면 전극부 (16)이 단락부 (18)에 연속하여 기단으로부터 선단을 향할수록 작은 직경이 되는 테이퍼상이 되어 전체가 원추대 모양으로 형성되고, 표면 전극부 (16)의 기단에 연속하는 단락부 (18)이 절연층 (18B)의 이면으로부터 표면을 향할수록 작은 직경이 되는 테이퍼상으로 되어 있다.

또한, 도 4에 도시한 바와 같이, 유지부 (19)의 직경 R6이 기단에 연속하는 단락부 (18)의 일단의 직경 R3보다 크다.

그리고, 단락부 (18)의 두께 d3보다 절연층 (18B)의 두께 d는 작은 것으로 되어 있다.

절연층 (18B)로는, 절연성을 갖는 유연한 것이면 특별히 한정되는 것은 아니고, 예를 들면 폴리이미드 수지, 액정 중합체, 폴리에스테르, 불소계 수지 등으로 이루어지는 수지 시트, 섬유를 엮은 크로스에 상기한 수지를 함침한 시트 등을 사용할 수 있지만, 단락부 (18)을 형성하기 위한 관통 구멍을 에칭에 의해 용이하게 형성할 수 있다는 점에서, 에칭 가능한 재료로 이루어지는 것이 바람직하고, 특히 폴리이미드가 바람직하다.

또한, 절연층 (18B)의 두께 d는, 절연층 (18B)가 유연한 것이면 특별히 한정되지 않지만, 5 내지 50 ㎛인 것이 바람직하고, 보다 바람직하게는 10 내지 30 ㎛이다.

금속 프레임판 (25)는 절연층 (18B)와 일체적으로 설치하는 것으로, 절연층 (18B)와 적층된 상태에서 절연층 (18B)의 표면에 설치될 수도 있고, 절연층 (18B)에 중간층으로서 포함될 수도 있다.

그리고, 금속 프레임판 (25)는 전극 구조체 (15)와는 이격하여 배치되고, 전극 구조체 (15)와 금속 프레임판 (25)는 절연층 (18B)에 의해 연결되기 때문에, 전극 구조체 (15)와 금속 프레임판 (25)는 전기적으로는 절연되어 있다.

또한, 후술하는 시트상 프로브 (10)의 제조 방법에 따르면, 금속 프레임판 (25)는 제2 이면측 금속층 (17A)의 일부를 제거함으로써 형성되는 것이다.

금속 프레임판 (25)가 되는 제2 이면측 금속층 (17A)를 구성하는 금속으로는, 철, 구리, 니켈, 티탄 또는 이들 합금 또는 합금강을 사용할 수 있지만, 후술하는 제조 방법에서는, 에칭 처리에 의해서 용이하게 제2 이면측 금속층 (17A)를 금속 프레임판 (25)와 이면 전극부 (17)로 분리 분할할 수 있다는 점에서, 42 합금, 인버, 코발트 등의 철-니켈 합금강이나 구리, 니켈 및 이들 합금이 바람직하다.

또한, 금속 프레임판 (25)로는, 그의 선 열 팽창 계수가 3×10^-5/K 이하인 것을 사용하는 것이 바람직하고, 보다 바람직하게는 -1×10^-7 내지 1×10^-5/K, 특히 바람직하게는 -1×10^-6 내지 8×10^-6/K이다.

이러한 금속 프레임판 (25)를 구성하는 재료의 구체예로는, 인버 등의 인버형 합금, 에린버 등의 에린버형 합금, 수퍼 인버, 코발트, 42 합금 등의 합금 또는 합금강을 들 수 있다.

금속 프레임판 (25)의 두께는 3 내지 100 ㎛인 것이 바람직하고, 보다 바람직하게는 5 내지 50 ㎛이다.

이 두께가 매우 얇은 경우에는, 시트상 프로브를 지지하는 금속 프레임판으로서 필요한 강도가 얻어지지 않는 경우가 있다. 한편, 이 두께가 매우 두꺼운 경우에는, 후술하는 제조 방법에서, 에칭 처리에 의해서 제2 이면측 금속층 (17A)로 부터 금속 프레임판 (25)와 이면 전극부 (17)로 분리 분할하는 것이 곤란해지는 경우가 있다.

또한, 절연성 시트를 에칭 등에 의해, 도 11(a), (b)에 도시한 바와 같이, 다수개의 접점막 (9)로 분리하여 금속 프레임판 (25)에 지지시킬 수도 있다.

이 경우, 금속 프레임판 (25) 각각의 개구부 (26)에 전극 구조체 (15)를 유지시키는 유연한 접점막 (9)가 서로 독립한 상태(도 11(a)), 부분적으로 독립한 상태(도 11(b))로 배치된다.

접점막 (9)의 각각은, 도 11(a), (b)에 도시한 바와 같이, 유연한 절연층 (18B)를 갖고, 이 절연층 (18B)에는, 해당 절연층 (18B)의 두께 방향으로 신장되는 금속으로 이루어지는 복수개의 전극 구조체 (15)가 검사 대상인 웨이퍼의 전극 영역에서의 피검사 전극의 패턴에 대응하는 패턴에 따라, 절연층 (18B)의 면방향으로 서로 이격하여 배치되어 있고, 접점막 (9)는 금속 프레임판 (25)의 개구부 내에 위치하도록 배치되어 있다.

전극 구조체 (15)를 구성하는 금속으로는, 니켈, 구리, 금, 은, 팔라듐, 철 등을 사용할 수 있고, 전극 구조체 (15)로는, 전체가 단일한 금속으로 이루어지거나, 2종 이상의 금속의 합금으로 이루어지는 것 또는 2종 이상의 금속이 적층되어 이루어질 수도 있고, 표면 전극부 (16)과 단락부 (18)이 다른 금속에 의해 구성될 수도 있다.

또한, 전극 구조체 (15)에서의 표면 전극부 (16) 및 이면 전극부 (17)의 표면에는, 전극부의 산화를 방지함과 동시에, 접촉 저항이 작은 전극부를 얻기 위해 서, 금, 은, 팔라듐 등의 화학적으로 안정적이고 고도전성을 갖는 금속 피막이 형성될 수도 있다.

전극 구조체 (15)에서, 도 4에 도시한 바와 같이, 표면 전극부 (16)의 기단에서의 직경 R1에 대한 선단에서의 직경 R2의 비(R2/R1)는 0.11 내지 0.9인 것이 바람직하고, 보다 바람직하게는 0.15 내지 0.6이다.

전극 구조체 (15)의 배치 피치는, 접속하여야 할 회로 장치의 피검사 전극의 피치와 동일한 것이 되지만, 40 내지 160 ㎛ 피치인 것이 바람직하고, 40 내지 120 ㎛인 것이 보다 바람직하며, 특히 40 내지 100 ㎛인 것이 바람직하다.

이러한 조건을 충족함으로써 접속하여야 할 회로 장치가, 피치가 120 ㎛ 이하인 작고 미소한 전극을 갖는 것이나, 피치가 100 ㎛ 이하인 매우 작은 미소한 전극을 갖는 것이어도, 회로 장치에 대해서 안정적인 전기적 접속 상태가 확실하게 얻어진다.

또한, 표면 전극부 (16)의 기단의 직경 R1은, 전극 구조체 (15)의 피치의 30 내지 70 ％인 것이 바람직하고, 보다 바람직하게는 35 내지 60 ％이다.

또한, 도 4에 도시한 바와 같이, 표면 전극부 (16)의 기단에서의 직경 R1에 대한 돌출 높이 h1의 비 h1/R1은 0.2 내지 0.8인 것이 바람직하고, 보다 바람직하게는 0.25 내지 0.6이다.

이러한 조건을 충족함으로써, 접속하여야 할 회로 장치가 피치가 120 ㎛ 이하인 작고 미소한 전극을 갖는 것이나, 피치가 100 ㎛ 이하인 매우 작은 미소한 전극을 갖는 것이어도, 전극의 패턴에 대응하는 패턴의 전극 구조체 (15)를 용이하게 형성할 수 있고, 회로 장치에 대해서 안정적인 전기적 접속 상태가 한층 확실하게 얻어진다.

표면 전극부 (16)의 기단의 직경 R1은, 상기한 조건이나 접속하여야 할 전극의 직경 등을 감안하여 설정되지만, 예를 들면 30 내지 80 ㎛이고, 바람직하게는 30 내지 60 ㎛이다.

표면 전극부 (16)의 돌출 높이 h1의 높이는 접속하여야 할 전극에 대해서 안정적인 전기적 접속을 달성할 수 있다는 점에서, 12 내지 50 ㎛인 것이 바람직하고, 보다 바람직하게는 15 내지 30 ㎛이다.

또한, 도 4에 도시한 바와 같이, 이면 전극부 (17)의 외경 R5는, 이면 전극부 (17)에 연결된 단락부 (18)의 절연층 (18B)의 이면측의 직경 R4보다 크고, 또한 전극 구조체 (15)의 피치보다 작은 것이면 좋지만, 가능한 한 큰 것이 바람직하고, 이에 따라, 예를 들면 이방 도전성 시트에 대해서도 안정적인 전기적 접속을 확실하게 달성할 수 있다.

또한, 이면 전극부 (17)의 두께 d2는, 강도가 충분히 높고 우수한 반복 내구성이 얻어진다는 점에서 10 내지 80 ㎛인 것이 바람직하고, 보다 바람직하게는 12 내지 60 ㎛이다.

또한, 단락부 (18)의 절연층 (18B)의 이면측의 직경 R4에 대한 절연층 (18B)의 표면측의 직경 R3의 비 R3/R4는 0.2 내지 1인 것이 바람직하고, 보다 바람직하게는 0.3 내지 0.9이다.

또한, 단락부 (18)의 절연층 (18B)의 표면측의 직경 R3은 전극 구조체 (15) 의 피치의 10 내지 50 ％인 것이 바람직하고, 보다 바람직하게는 15 내지 45 ％이다.

또한, 단락부 (18)의 두께 d3은 10 내지 60 ㎛인 것이 바람직하고, 보다 바람직하게는 15 내지 40 ㎛이다.

그리고, 단락부 (18)의 두께 d3과 절연층 (18B)의 두께 d와의 차 h2는, 5 내지 30 ㎛, 바람직하게는 10 내지 25 ㎛이다.

또한, 유지부 (19)의 직경 R6은, 전극 구조체 (15)의 피치의 30 내지 70 ％인 것이 바람직하고, 보다 바람직하게는 40 내지 60 ％이다.

또한, 유지부 (19)의 두께 d1은 3 내지 50 ㎛인 것이 바람직하고, 보다 바람직하게는 4 내지 40 ㎛이다.

또한, 본 발명의 시트상 프로브 (10)에서는, 금속 프레임판 (25)와 이면 전극부 (17)이 다른 금속 부재로 구성될 수도 있다.

즉, 후술하는 바와 같이, 금속 프레임판 (25)는 복수개의 관통 구멍 (12)가, 예를 들면 펀칭, 레이저 가공 등에 의해서 형성된 금속 재료로 구성되는 것이다.

한편, 후술하는 바와 같이, 이면 전극부 (17)은 도 17(b), 도 17(c)에 도시한 바와 같이, 전해 도금 처리를 실시하여 각 단락부 형성용 오목부 (18K) 및 레지스트막 (29A)의 각 패턴 구멍 (29H) 내에 금속을 충전함으로써, 이면 전극부 (17)로서 형성된 금속 재료로 구성되는 것이다.

이와 같이, 금속 프레임판 (24)와 이면 전극부 (17)이 다른 금속 부재로 구성되어 있기 때문에, 금속 프레임판 (24)의 구성 금속 종류, 두께 등에 제약이 없 고, 예를 들면 굽힘에 대한 탄성, 입수성 등을 고려하여 임의의 금속종으로, 또한 임의의 두께로 금속 프레임판 (24)를 형성할 수 있다.

또한, 이면 전극부 (17)이 금속 프레임판 (24)와 다른 금속 부재로 구성되어 있기 때문에, 이면 전극부 (17)로서, 금속 프레임판 (24)로서의 금속에 제약되지 않고, 바람직한 금속, 예를 들면 전기적 특성이 우수한 구리 등을 이면 전극부 (17)의 구성 금속으로서 사용할 수 있다.

이 경우, 금속 프레임판 (24)를 구성하는 금속 부재의 구성 금속과, 이면 전극부 (17)을 구성하는 금속 부재의 구성 금속이 다른 금속종의 구성 금속으로 구성될 수도 있다.

또한, 금속 프레임판 (24)를 구성하는 금속 부재의 구성 금속과, 이면 전극부 (17)을 구성하는 금속 부재의 구성 금속이, 동일한 금속종의 구성 금속으로 구성될 수도 있다.

시트상 프로브 (10)의 주연부에는, 도 6에 도시한 바와 같이, 강성을 갖는 평판 고리 모양의 지지 부재 (2)가 설치되어 있다. 이러한 지지 부재 (2)의 재료로는, 인버, 수퍼 인버 등의 인버형 합금, 에린버 등의 에린버형 합금, 코발트, 42 합금 등의 저열 팽창 금속 재료, 알루미나, 탄화규소, 질화규소 등의 세라믹 재료를 들 수 있다.

또한, 지지 부재 (2)의 두께로는, 바람직하게는 2 mm 이상인 것이 바람직하다.

이러한 범위에, 고리 모양의 지지 부재 (2)의 두께를 설정함으로써, 금속 프 레임판 (25)와, 고리 모양의 지지 부재 (2)의 열팽창률의 차이에 의한 영향, 즉 온도 변화에 의한 전극 구조체와 피검사 전극의 위치가 어긋나는 것을 더욱 억제할 수 있다.

이러한 지지 부재 (2)에 의해, 그의 강성으로 시트상 프로브 (10)을 지지함으로써, 후술하는 프로브 카드에서, 예를 들면 지지 부재 (2)에 형성한 구멍과, 프로브 카드에 설치된 가이드핀을 결합시킴으로써, 또는 지지 부재 (2)와, 프로브 카드 주연부에 설치된 주상의 단차부를 감합함으로써, 시트상 프로브 (10)의 접점막 (9)에 설치된 전극 구조체 (15)를, 피검사물의 피검사 전극이나 이방 도전성 커넥터의 도전부와 용이하게 위치 정렬할 수 있다. 또한, 반복 검사에 사용하는 경우에도, 피검사물에 접착하고, 전극 구조체 (15)의 소정 위치로부터 위치가 어긋나는 것을 확실하게 방지할 수 있다.

또한, 본 발명의 시트상 프로브 (10)에서는, 도 5(b)에 도시한 바와 같이, 금속 프레임판 (25)에 의해서 절연층 (18B)를 지지하는 구조 이외에, 도 5(a), 도 6(b)에 도시한 바와 같이, 절연층 (18B) 중에 금속 프레임판 (24)를 갖는(끼운) 구조도 가능하다.

이 도 5(a), 도 6(b)에 도시한 시트상 프로브 (10)에서도, 접점막 각각의 개구부에 전극 구조체 (15)를 유지시키는 유연한 접점막 (9)가 서로 독립한 상태(도 12(a)), 부분적으로 독립한 상태(도 12(b))로 배치될 수도 있다.

이하에서는, 도 5(b)에 도시한 바와 같이, 금속 프레임판 (25)에 의해서 절연층 (18B)를 지지하는 구조의 본 발명의 시트상 프로브 (10)에 대해서, 도 7 내지 도 9에 기초하여 설명한다.

또한, 도 9 및 도 12에 도시한 본 발명의 시트상 프로브 (10)의 제조 방법에 대해서는 자세히 후술하지만, 금속 프레임판에 의한 절연층 (18B)를 지지하는 형태의 차이 이외에는, 기본적으로 동일한 구성이다.

이 시트상 프로브 (10)은, 피검사 대상인 웨이퍼 위의 각 집적 회로에 대응하는 각 위치에 형성된 관통 구멍이 형성된 금속 프레임판 (25)를 갖고, 이 관통 구멍내에는 접점막 (9)가 배치되어 있다.

접점막 (9)는, 금속 프레임판 (25)의 관통 구멍 주변부의 지지부 (22)로, 금속 프레임판 (25)에 지지되어 있다.

또한, 금속 프레임판 (25)에 의한 접점막 (9)의 지지 방법으로는, 도 5(b)에 도시한 바와 같이 접점막 (9)의 한쪽면에서 금속 프레임판 (25)에 접하도록 지지부 (22)를 형성하는 구조 이외에, 상술한 바와 같이, 도 5(a), 도 6(b)에 도시한 바와 같이 금속 프레임판 (24)가 수지제의 절연층 (18B)에 의해서 끼워진 상태로 지지부 (22)를 형성하는 구조일 수도 있다.

이러한 시트상 프로브 (10)은, 접점막 각각의 개구부에 전극 구조체 (15)를 유지시키는 유연한 접점막 (9)가 서로 독립한 상태(도 11(a)), 부분적으로 독립한 상태(도 11(b))로 배치될 수도 있다.

이러한 시트상 프로브 (10)은, 도 6(b)에 도시한 바와 같이, 접착제 (8)을 개재시켜 금속 프레임판 (24)가 지지 부재 (2)에 접착 고정되어 있다.

이 고리 모양의 지지 부재 (2)의 재료로는, 인버, 수퍼 인버 등의 인버형 합 금, 에린버 등의 에린버형 합금, 코발트, 42 합금 등의 저열 팽창 금속 재료, 알루미나, 탄화규소, 질화규소 등의 세라믹 재료를 들 수 있다.

이러한 지지 부재 (2)에 의해, 그의 강성으로 시트상 프로브 (10)을 지지함으로써, 후술하는 프로브 카드에서, 예를 들면 프레임판에 형성한 구멍과, 프로브 카드에 설치된 가이드핀을 결합시킴으로써, 또는 지지 부재 (2)와, 프로브 카드 주연부에 설치된 주상의 단차부를 서로 감합함으로써, 시트상 프로브 (10)의 접점막 (9)에 설치된 전극 구조체 (15)를 피검사물의 피검사 전극이나 이방 도전성 커넥터의 도전부와 용이하게 위치 정렬할 수 있다.

또한, 반복 검사에 사용하는 경우에도, 피검사물에의 접착, 및 전극 구조체 (15)의 소정 위치로부터 위치가 어긋나는 것을 확실하게 방지할 수 있다.

이러한 시트상 프로브 (10)에 따르면, 전극 구조체 (15)에는, 표면 전극부 (16)의 기단 부분으로부터 연속하여 절연층 (18B)의 표면을 따라 외측으로 신장되는 유지부 (19)가 형성되어 있기 때문에, 표면 전극부 (16)의 직경이 작은 것이어도, 유지부 (19)가 절연층 (18B)의 표면에 지지되어 있는 상태이기 때문에, 전극 구조체 (15)가 절연층 (18B)의 이면으로부터 탈락하지 않아 높은 내구성이 얻어진다.

또한, 직경이 작은 표면 전극부 (16)을 가짐으로써, 인접하는 표면 전극부 (16) 사이의 이격 거리가 충분히 확보되고, 절연층 (18B)의 두께가 얇기 때문에 절연층에 의한 유연성이 충분히 발휘되며, 그 결과, 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정적인 전기적 접속 상태를 확실하게 달성할 수 있다.

<제1 실시예의 시트상 프로브의 제조 방법>

이하, 제1 실시예에서의 시트상 프로브 (10)의 제조 방법에 대해서 설명한다.

우선, 절연층 (18B)를 금속 프레임판 (25)로 지지되는 구조의 시트상 프로브 (10)의 제조 방법이지만, 도 14(a)에 도시한 바와 같이, 절연성 시트 (11)과, 이 절연성 시트 (11)의 표면에 형성된 표면측 금속층 (16A)와, 절연성 시트 (11)의 이면에 형성된 제1 이면측 금속층 (19A)로 이루어지는 적층체 (10A)를 준비한다.

절연성 시트 (11)은, 절연성 시트 (11)의 두께와 제1 이면측 금속층 (19A)의 두께와의 합계 두께가, 형성하여야 할 전극 구조체 (15)에서의 표면 전극부 (16)의 돌출 높이와 동등한 것이다.

또한, 절연성 시트 (11)을 구성하는 재료로는, 절연성을 갖는 유연한 것이면 특별히 한정되는 것은 아니고, 예를 들면 폴리이미드 수지, 액정 중합체, 폴리에스테르, 불소계 수지 등으로 이루어지는 수지 시트, 섬유를 엮은 크로스에 상기한 수지를 함침한 시트 등을 사용할 수 있지만, 표면 전극부 (16)을 형성하기 위한 관통 구멍을 에칭에 의해 용이하게 형성할 수 있다는 점에서, 에칭 가능한 재료로 이루어지는 것이 바람직하고, 특히 폴리이미드가 바람직하다.

또한, 절연성 시트 (11)의 두께는, 절연성 시트 (11)이 유연한 것이면 특별히 한정되지 않지만, 10 내지 50 ㎛인 것이 바람직하고, 보다 바람직하게는 10 내지 25 ㎛이다.

이러한 적층체 (10A)는, 예를 들면 일반적으로 시판되고 있는, 양면에 예를 들면 구리로 이루어지는 금속층이 적층된 적층 폴리이미드 시트를 사용할 수 있다.

이러한 적층체 (10A)에 대해서, 도 14(b)에 도시한 바와 같이, 그의 표면측 금속층 (16A)의 표면 전체에 보호 필름 (40A)를 적층함과 동시에, 제1 이면측 금속층 (19A)의 표면에, 형성하여야 할 전극 구조체 (15)의 패턴에 대응하는 패턴에 따라 복수개의 패턴 구멍 (12H)가 형성된 에칭용 레지스트막 (12A)를 형성한다.

여기서, 레지스트막 (12A)를 형성하는 재료로는, 에칭용 포토레지스트로서 사용되고 있는 여러 가지를 이용할 수 있다.

이어서, 제1 이면측 금속층 (19A)에 대해서, 레지스트막 (12A)의 패턴 구멍 (12H)를 통해 노출된 부분에 에칭 처리를 실시하여 부분을 제거함으로써, 도 14(c)에 도시한 바와 같이, 제1 이면측 금속층 (19A)에, 각각 레지스트막 (12A)의 패턴 구멍 (12H)에 연통하는 복수개의 패턴 구멍 (19H)가 형성된다.

그 후, 절연성 시트 (11)에 대해서, 레지스트막 (12A)의 각 패턴 구멍 (12H) 및 제1 이면측 금속층 (19A)의 각 패턴 구멍 (19H)를 통해 노출된 부분에, 에칭 처리를 실시하여 노출된 부분을 제거함으로써, 도 15(a)에 도시한 바와 같이, 절연성 시트 (11)에 각각 제1 이면측 금속층 (19A)의 패턴 구멍 (19H)에 연통하는, 절연성 시트 (11)의 이면으로부터 표면을 향할수록 작은 직경이 되는 테이퍼상의 복수개의 관통 구멍 (11H)가 형성된다.

이에 따라, 적층체 (10A)의 이면에 각각 제1 이면측 금속층 (19A)의 패턴 구멍 (19H), 절연성 시트 (11)의 관통 구멍 (11H)가 연통되어 이루어지는 복수개의 표면 전극부 형성용 오목부 (10K)가 형성된다.

이상으로, 제1 이면측 금속층 (19A)를 에칭 처리하기 위한 에칭제로는, 이들 금속층을 구성하는 재료에 따라서 적절하게 선택되고, 이들 금속층이 예를 들면 구리로 이루어지는 경우에는, 염화 제2철 수용액을 사용할 수 있다.

또한, 절연성 시트 (11)을 에칭 처리하기 위한 에칭액으로는, 아민계 에칭액, 히드라진계 수용액이나 수산화칼륨 수용액 등을 사용할 수 있고, 에칭 처리 조건을 선택함으로써, 절연성 시트 (11)에 이면에서 표면을 향할수록 작은 직경이 되는 테이퍼상의 관통 구멍 (11H)를 형성할 수 있다.

이와 같이 하여 표면 전극부 형성용 오목부 (10K)가 형성된 적층체 (10A)에서 레지스트막 (12A)를 제거한 후, 도 15(b)에 도시한 바와 같이, 적층체 (10A)에 제1 이면측 금속층 (19A)의 표면에, 형성하여야 할 전극 구조체 (15)에서의 유지부 (19)의 패턴에 대응하는 패턴에 따라 복수개의 패턴 구멍 (13H)가 형성된 도금용 레지스트막 (13A)를 형성한다.

여기서, 레지스트막 (13A)를 형성하는 재료로는, 도금용 포토레지스트로서 사용되고 있는 여러 가지를 이용할 수 있지만 감광성 드라이 필름 레지스트가 바람직하다.

이어서, 적층체 (10A)에 대해서, 표면측 금속층 (16A)를 전극으로 하여 전해 도금 처리를 실시하여 각 표면 전극부 형성용 오목부 (10K) 및 레지스트막 (13A)의 각 패턴 구멍 (13H) 내에 금속을 충전함으로써, 도 15(c)에 도시한 바와 같이, 복수개의 표면 전극부 (16), 표면 전극부 (16)의 각각의 기단에 연속하여 절연성 시트 (11)의 이면을 따라 외측으로 신장되는 유지부 (19)가 형성된다. 여기서, 유지부 (19)의 각각은 제1 이면측 금속층 (19A)를 개재시켜 서로 연결된 상태이다.

그리고, 레지스트막 (13A)를 박리한다.

이와 같이 하여 표면 전극부 (16), 유지부 (19)가 형성된 적층체 (10A)에, 도 16(a)에 도시한 바와 같이 제1 이면측 금속층 (19A)와 유지부 (19)를 덮도록 절연층 (18B)를 형성하고, 이 절연층 (18B)의 표면에 제2 이면측 금속층 (17A)를 형성하여 적층체 (10B)로 한다.

여기서, 절연층 (18B)는 두께 방향으로 복수개의 에칭 속도가 다른 수지층으로 구성된다.

그리고, 절연층 (18B)를 구성하는 재료로는, 에칭 가능한 고분자 재료가 사용되고, 바람직하게는 폴리이미드이다.

폴리이미드로는,

(1) 감광성 폴리이미드의 용액, 폴리이미드 전구체의 용액, 폴리이미드 전구체나 저분자의 폴리이미드를 용매로 희석한 액상 폴리이미드 또는 바니시,

(2) 열가소성 폴리이미드,

(3) 폴리이미드 필름(예를 들면, 도레이?듀퐁(주) 상품명 "캡톤")

등을 사용할 수 있다.

이 중, 상기 (1)의 감광성 폴리이미드의 용액, 폴리이미드 전구체의 용액, 폴리이미드 전구체나 저분자의 폴리이미드를 용매로 희석한 액상 폴리이미드 또는 바니시는 점성이 낮기 때문에 용액 도포할 수 있고, 도포 후에 경화(중합)하기 때문에 용매의 증발, 중합에 의해 부피가 수축하는 것이다.

이러한 상기 (1)의 감광성 폴리이미드의 용액, 폴리이미드 전구체의 용액, 폴리이미드 전구체나 저분자의 폴리이미드를 용매로 희석한 액상 폴리이미드 또는 바니시를 사용하는 경우에는, 이들을 적층체 (10A)에 도포하여 경화시킴으로써, 절연층 (18B)를 형성하는 것이 바람직하다.

또한, 상기 (2)의 열가소성 폴리이미드에서는,

용매에 용해시켜 폴리이미드 용액으로서 적층체 (10A)에 도포한 후, 용매를 증발시켜서 절연층 (18B)로 하는 방법, 또는

열가소성 폴리이미드의 필름을 적층체 (10A)에 적층하고 가열 프레스함으로써, 적층체 (10A)로 일체화시켜, 절연층 (18B)로 하는 방법

을 채용할 수 있다.

또한, 상기 (3)의 폴리이미드 필름은 열에도 용매에도 용해되지 않고 안정적이기 때문에, 이러한 폴리이미드 필름을 사용하는 경우에는,

상기 (3)의 폴리이미드 필름을 열가소성 폴리이미드 필름을 개재시켜, 적층체 (10A)에 적층하여 가열 프레스하여 일체화하는 방법,

상기 (3)의 폴리이미드 필름의 표면에, 상기 (1)의 감광성 폴리이미드의 용액, 폴리이미드 전구체의 용액, 폴리이미드 전구체나 저분자의 폴리이미드를 용매로 희석한 액상 폴리이미드 또는 바니시에 의해서, 반경화 상태의 폴리이미드층을 형성한 후에, 적층체 (10A)에 적층하고 경화하여 일체화하는 방법

등에 의해 절연층 (18B)를 형성할 수 있다.

그리고, 상기 (1)의 감광성 폴리이미드의 용액, 폴리이미드 전구체의 용액, 폴리이미드 전구체나 저분자의 폴리이미드를 용매로 희석한 액상 폴리이미드 또는 바니시를 경화하여 형성한 폴리이미드층과, 상기 (2)의 열가소성 폴리이미드로부터 형성한 폴리이미드층과 상기 (3)의 폴리이미드 필름은 각각의 에칭 속도가 다른 것이다. 통상, 폴리이미드 필름의 에칭 속도는, 상기한 폴리이미드를 경화하여 형성한 폴리이미드층보다도 느리다.

그리고, 예를 들면 도 10(a) 또는 도 10(b)에 도시한 바와 같이, 폴리이미드 필름 (218B)를 상기 (1)의 감광성 폴리이미드의 용액, 폴리이미드 전구체의 용액, 폴리이미드 전구체나 저분자의 폴리이미드를 용매로 희석한 액상 폴리이미드 또는 바니시를 경화하여 형성한 폴리이미드층 (218A), 또는 상기 (2)의 열가소성 폴리이미드로 형성한 폴리이미드층 (218A)를 개재시켜 적층체 (10A)에 적층하여 일체화함으로써, 절연층 (18B)를 구성한다.

이에 따라, 절연층 (18B)는 두께 방향으로 에칭 속도가 다른 수지층이 적층된 구조가 된다.

즉, 도 10(a)에 도시한 바와 같이, 제1 이면측 금속층 (19A)와 유지부 (19)를 덮도록 폴리이미드층 (218A)를 설치하여, 제2 이면측 금속층 (17A)측에 폴리이미드 필름 (218B)를 형성하여, 폴리이미드층 (218A)를 개재시켜 적층체 (10A)에 적층하고 일체화함으로써, 절연층 (18B)를 구성할 수 있다.

또한, 도 10(b)에 도시한 바와 같이, 제2 이면측 금속층 (17A) 측에 폴리이미드 필름 (218B)와 폴리이미드층 (218A)를 형성하고, 폴리이미드층 (218A)를 개재시켜, 제1 이면측 금속층 (19A)와 유지부 (19)를 덮도록 적층체 (10A)에 적층하여 일체화함으로써, 절연층 (18B)를 구성할 수 있다.

여기서, 적층체 (10A)에 도포하여 경화하는 폴리이미드를 복수종 사용하여, 복수개의 다른 종류의 폴리이미드층 (218A)를 형성한 후, 폴리이미드 필름 (218B)를 적층함으로써, 절연층 (18B)는 두께 방향으로 에칭 속도가 다른 복수개의 수지층이 적층된 구조가 된다(도 10(a) 참조).

또한, 한쪽면에 예를 들면 42 합금으로 이루어지는 금속층이 적층된 적층 폴리이미드 시트를, 폴리이미드층 (218A)를 개재시켜 적층체 (10A)에 적층함으로써 절연층 (18B)와 제2 이면측 금속층 (17A)를 형성할 수 있다(도 10(b) 참조).

이 경우, 제2 이면측 금속층 (17A)는, 형성하여야 할 금속 프레임판 (25)의 두께와 동등한 두께를 갖게 된다.

그 후, 도 16(b)에 도시한 바와 같이, 적층체 (10B)에 대해서, 제2 이면측 금속층 (17A)의 표면에, 형성하여야 할 전극 구조체 (15)의 패턴에 대응하는 패턴에 따라 복수개의 패턴 구멍 (28H)가 형성된 에칭용 레지스트막 (28A)를 형성한다.

여기서, 레지스트막 (28A)를 형성하는 재료로는, 에칭용 포토레지스트로서 사용되고 있는 여러 가지를 이용할 수 있다.

이어서, 제2 이면측 금속층 (17A)에 대해서, 레지스트막 (28A)의 패턴 구멍 (28H)를 통해 노출된 부분에 에칭 처리를 실시하여 노출된 부분을 제거함으로써, 도 16(c)에 도시한 바와 같이, 제2 이면측 금속층 (17A)에 각각 레지스트막 (28A)의 패턴 구멍 (28H)에 연통하는 복수개의 패턴 구멍 (17H)가 형성된다.

그 후, 절연층 (18B)에 대해서, 레지스트막 (28A)의 각 패턴 구멍 (28H) 및 제2 이면측 금속층 (17A)의 각 관통 구멍 (17H)를 통해 노출된 부분에 에칭 처리를 실시하여 노출된 부분을 제거한다. 이에 따라, 도 17(a)에 도시한 바와 같이, 절연층 (18B)에 각각 제1 이면측 금속층 (19A)의 패턴 구멍 (19H)에 연통하는, 절연층 (18B)의 이면에서 표면을 향할수록 소직경이 되고, 저면에 표면 전극부 (16)이 노출된 테이퍼상의 복수개의 관통 구멍 (18H)가 형성된다.

이에 따라, 적층체 (10B)의 이면에, 각각 제2 이면측 금속층 (17A)의 패턴 구멍 (17H), 절연층 (18B)의 관통 구멍 (18H)가 연통되어 이루어지는 복수개의 단락부 형성용 오목부 (18K)가 형성된다.

이상으로, 제2 이면측 금속층 (17A)를 에칭 처리하기 위한 에칭제로는, 이들 금속층을 구성하는 재료에 따라 적절하게 선택된다.

절연층 (18B)를 에칭 처리하기 위한 에칭액으로는, 상술한 절연성 시트 (11)의 에칭에 사용한 에칭액을 사용할 수 있다.

이와 같이 하여 단락부 형성용 오목부 (18K)가 형성된 적층체 (10B)로부터 레지스트막 (28A)를 제거한 후, 도 17(b)에 도시한 바와 같이, 적층체 (10B)에 제2 이면측 금속층 (17A)의 표면에, 형성하여야 할 전극 구조체 (15)에서의 이면 전극부 (17)의 패턴에 대응하는 패턴에 따라, 복수개의 패턴 구멍 (29H)가 형성된 도금용 레지스트막 (29A)를 형성한다.

여기서 레지스트막 (29A)를 형성하는 재료로는, 도금용 포토레지스트로서 사용되고 있는 여러 가지를 이용할 수 있지만, 드라이 필름 레지스트가 바람직하다.

이어서, 적층체 (10B)에 대해서, 표면측 금속층 (16A)를 전극으로 하여 전해 도금 처리를 실시하여, 각 단락부 형성용 오목부 (18K) 및 레지스트막 (29A)의 각 패턴 구멍 (29H) 내에 금속을 충전한다.

이에 따라, 도 17(c)에 도시한 바와 같이, 표면 전극부 (16) 각각의 기단에 연속하여 그의 두께 방향으로 관통하여 신장되는 단락부 (18)과, 단락부 (18) 각각의 절연층 (18B)의 이면측에 연결된 이면 전극부 (17)가 형성된다.

여기서, 이면 전극부 (17)은 각각 제2 이면측 금속층 (17A)를 개재시켜 서로 연결된 상태이다.

이와 같이 하여, 표면 전극부 (16), 유지부 (19), 단락부 (18) 및 이면 전극부 (17)이 형성된 적층체 (10B)로부터 레지스트막 (29A)를 제거한다. 그 후에, 도 18(a)에 도시한 바와 같이, 이면 전극부 (17)과 금속 프레임판 (25)로 하는 제2 이면측 금속층 (17A)의 부분을 덮음과 동시에, 제거하여야 할 제2 이면측 금속층 (17A)의 부분에 대응하는 패턴에 따라, 패턴 구멍 (29K)를 갖는 패터닝된 에칭용 레지스트막 (29B)를 형성한다.

여기서 레지스트막 (29B)를 형성하는 재료로는, 에칭용 포토레지스트로서 사용되고 있는 여러 가지를 이용할 수 있다.

그 후, 표면측 금속층 (16A) 위에 설치된 보호 필름 (40A)를 제거하고, 포면측 금속층 (16A) 및 제2 이면측 금속층 (17A)에 에칭 처리를 실시한다.

이에 따라, 도 18(b)에 도시한 바와 같이, 표면측 금속층 (16A)를 제거함과 동시에, 제2 이면측 금속층 (17A)에서의 패턴 구멍 (29K)에 의해 노출된 부분을 제거하여 개구부 (26)을 형성하고, 이에 따라, 서로 분리된 복수개의 이면 전극부 (17) 및 금속 프레임판 (25)가 형성된다.

또한, 도 18(c)에 도시한 바와 같이, 이면측의 에칭용 레지스트막 (29B)를 제거한 후, 이면 전극부 (17), 금속 프레임판 (25), 개구부 (26)을 덮도록 레지스트막 (17E)를 형성한다.

여기서 레지스트막 (17E)를 형성하는 재료로는, 에칭용 포토레지스트로서 사용되고 있는 여러 가지를 이용할 수 있다.

그리고 레지스트막 (17E)의 표면 전체에 보호 필름 (40B)를 적층한다.

이어서, 절연성 시트 (11)에 대해서 에칭 처리를 실시하여 그의 전부를 제거하고, 도 19(a)에 도시한 바와 같이, 표면 전극부 (16), 제1 이면측 금속층 (19A)를 노출시킨 적층체 (10C)를 얻는다. 그 후, 도 19(b)에 도시한 바와 같이, 표면 전극부 (16) 및 제1 이면측 금속층 (19A)에서의 유지부 (19)가 되어야 하는 부분을 덮도록 패터닝된 에칭용 레지스트막 (14A)를 형성한다.

그 후, 제1 이면측 금속층 (19A)에 에칭 처리를 실시하여, 노출된 부분을 제거함으로써, 도 19(c)에 도시한 바와 같이, 표면 전극부 (16)의 기단 부분의 주위면에서 연속하여 절연층 (18B)의 표면을 따라 외측에 방사상으로 신장되는 유지부 (19)가 형성되고, 이에 따라 전극 구조체 (15)가 형성된다.

이어서, 도 13(a)에 도시한 바와 같이, 절연층 (18B)에 대해서 에칭 처리를 실시하여, 절연층 (18B)의 표면측 부분을 제거하여 절연층의 두께를 작게 한다.

이 경우, 절연층을 형성하는 수지층의 에칭 속도의 차이를 이용하고, 절연층 (18B)의 표면측 부분을 에칭 처리함으로써 제거가 행해진다.

예를 들면, 절연층 (18B)의 표면측 부분이,

상기 (1)의 감광성 폴리이미드의 용액, 폴리이미드 전구체의 용액, 폴리이미드 전구체나 저분자의 폴리이미드를 용매로 희석한 액상 폴리이미드 또는 바니시를 경화하여 형성한 폴리이미드층 (218A), 또는

상기 (2)의 열가소성 폴리이미드로부터 형성한 폴리이미드층 (218A)에 의해 형성되고, 절연층 (18B)의 이면측 부분이 상기 (3)의 폴리이미드 필름 (218B)로 구성됨으로써,

절연층 (18B)의 표면측 부분의 에칭 속도가 절연층 (18B)의 이면측 부분의 폴리이미드 필름보다 빠르기 때문에, 용이하게 폴리이미드층 (218A)로 이루어지는 표면층 부분을 절연층 (18B)로부터 에칭에 의해 제거할 수 있다.

또한, 도 13(a)의 예에서는, 전극 구조체 (15)의 유지부 (19)와 절연층 (18B) 사이에 폴리이미드층 (18C)를 남기고 있지만, 이 부분의 폴리이미드층 (18C)를 남기는 것은 필수가 아니고, 유지부 (19)와 절연층 (18B) 사이의 폴리이미드층 (18C)를 제거할 수도 있다.

이어서, 도 13(b)에 도시한 바와 같이, 레지스트막 (14A)를 제거하고, 금속 프레임판 (25)의 일부를 노출시키도록 레지스트막 (17F)를 적층체 (10C)의 상면에 형성한다. 이 상태에서, 절연층 (18B)를 에칭 처리함으로써, 도 13(c)에 도시한 바와 같이, 금속 프레임판 (25)의 일부가 노출된다.

그리고, 절연층 (18B)의 표면으로부터 레지스트막 (17F)를 제거하고, 절연층 (18B)의 이면과 이면 전극부 (17)로부터 보호 필름 (40B)와 레지스트막 (17E)를 제 거함으로써, 도 3에 도시된 시트상 프로브 (10)이 얻어진다.

<제2 실시예의 시트상 프로브>

이어서, 본 발명의 제2 실시예에서의 시트상 프로브 (10)에 대해서 설명한다.

도 7은 본 발명의 제2 실시예에 관한 시트상 프로브의 구성을 나타내는 설명용 단면도, 도 8은 본 발명의 제2 실시예에 관한 시트상 프로브의 전극 구조체를 확대해서 나타내는 설명용 단면도이다.

도 7에 도시한 바와 같이, 전극 구조체 (15)의 각각은 절연층 (18B)의 표면에 노출되고, 절연층 (18B)의 표면으로부터 돌출되는 돌기상의 표면 전극부 (16)을 구비하고 있다. 그리고, 전극 구조체 (15)는 절연층 (18B)의 이면에 노출되는 구형의 평판상의 이면 전극부 (17)을 구비하고 있다.

또한, 전극 구조체 (15)는 표면 전극부 (16)의 기단으로부터 연속하여, 절연층 (18B)를 그의 두께 방향으로 관통하여 신장되어, 이면 전극부 (17)에 연결된 단락부 (18)을 구비하고 있다. 또한, 전극 구조체 (15)는 표면 전극부 (16)의 기단 부분의 주위면에서 연속하여 절연층 (18B)의 표면을 따라 외측에 방사상으로 신장되는, 원형 링 판상의 유지부 (19)를 구비하고 있다.

이 제2 실시예의 전극 구조체 (15)에서는, 표면 전극부 (16)이 단락부 (18)에 연속하여 기단으로부터 선단을 향할수록 작은 직경이 되는 테이퍼상이 되어 전체가 원추대 모양으로 형성되고, 표면 전극부 (16)의 기단에 연속하는 단락부 (18)이 절연층 (18B)의 이면에서 표면을 향할수록 작은 직경이 되는 테이퍼상이다.

또한, 도 8에 도시한 바와 같이, 유지부 (19)의 직경 R6이 기단에 연속하는 단락부 (18)의 일단의 직경 R3보다 크다.

그리고, 절연층 (18B)의 두께 d는 단락부 (18)의 두께 d3보다도 작아져 있다. 또한, 단락부 (18)은 절연층 (18B)에 설치된 관통 구멍 (318) 내에서, 가동할 수 있는 상태로 유지되어 있다.

절연층 (18B)의 관통 구멍 (318)의 직경 R7은, 전극 구조체 (15)의 유지부 (19)의 직경 R6 및 이면 전극부 (17)의 외경 R5보다도 작고, 단락부 (18)의 절연층 (18B)의 이면측의 직경 R4보다도 큰 것이 바람직하다.

이 조건을 충족함으로써, 전극 구조체 (15)의 단락부 (18)이 절연층 (18B)로부터 탈락하지 않는 상태, 및 절연층 (18B)에 그의 두께 방향으로 이동 가능한 상태로 유지된다.

절연층의 두께 방향에서의 전극 구조체의 이동 가능 거리는, 단락부 (18)의 두께 d3과 절연층 (18B)의 두께 d와의 차 h2와 실질적으로 같은 것이 된다.

그리고, 전극 구조체의 절연층의 두께 방향에 대한 이동 가능 거리는 5 내지 30 ㎛인 것이 바람직하고, 보다 바람직하게는 10 내지 25 ㎛이다.

제2 실시예에 관한 시트상 프로브의 그 밖의 구성, 바람직한 치수, 재료 등은 제1 실시예에 관한 시트상 프로브와 마찬가지이다.

<제2 실시예의 시트상 프로브의 제조 방법>

이하, 제2 실시예에서의 시트상 프로브 (10)의 제조 방법에 대해서 설명한다.

제1 실시예에서의 시트상 프로브의 제조 방법의 도 14(a) 내지 도 15(c)의 공정에 따라서, 표면 전극부 (16)과 유지부 (19)가 형성된 적층체 (10A)를 얻었다.

그리고, 적층체 (10A)로부터 레지스트막 (13A)를 박리한다.

그 후, 도 20(a)에 도시한 바와 같이, 적층체 (10A)의 제1 이면측 금속층 (19A)와 유지부 (19)를 덮도록,

상기 (1)의 감광성 폴리이미드의 용액, 폴리이미드 전구체의 용액, 폴리이미드 전구체나 저분자의 폴리이미드를 용매로 희석한 액상 폴리이미드 또는 바니시를 도포하여 경화하거나,

상기 (2)의 열가소성 폴리이미드의 용액을 도포하여 경화하거나,

상기 (3)의 열가소성 폴리이미드 필름을 적층하여 가열 프레스함으로써,

폴리이미드층 (218A)를 형성한다.

그리고, 도 20(a)에 도시한 바와 같이, 한쪽면에 제2 이면측 금속층 (17A)를 구성하는, 예를 들면 42 합금으로 이루어지는 금속층을 갖고, 다른면에 금속층 (219)가 형성된 적층 폴리이미드 시트를 금속층 (219)측의 면을 적층체 (10A)의 폴리이미드층 (218A)에 접하도록 적층하여, 폴리이미드층 (218A)를 경화시킨다. 이에 따라, 도 21(a), 도 20(b)에 도시한 바와 같이, 절연층 (18B) 내에 금속층 (219)를 갖고, 제2 이면측 금속층 (17A)가 적층된 적층체 (10B)를 얻었다.

그리고, 제1 실시예에서의 시트상 프로브의 제조 방법의 도 16(b) 내지 도 17(b)의 공정에 따라서, 도 21(b) 내지 도 22(b)에 도시한 바와 같이, 적층체 (10B)의 이면에 각각 제2 이면측 금속층 (17A)의 패턴 구멍 (17H)를 형성하고, 패 턴 구멍 (17H)를 개재시켜 절연층 (218B)를 에칭 처리하여 노출된 부분을 제거하고, 금속층 (219)를 노출시킨다.

그리고, 금속층 (219)를 에칭 처리하여 제거하고, 이어서 절연층 (218A)를 에칭 처리하여, 제2 이면측 금속층 (17A)의 패턴 구멍 (17H)와 절연층 (18B)의 관통 구멍 (18H)가 연통되어 이루어지는 복수개의 단락부 형성용 오목부 (18K)를 형성한다. 이에 따라, 제2 이면측 금속층 (17A)의 표면에, 형성하여야 할 전극 구조체 (15)에서의 이면 전극부 (17)의 패턴에 대응하는 패턴에 따라, 복수개의 패턴 구멍 (29H)가 형성된 도금용 레지스트막 (29A)를 갖는 적층체 (10B)가 얻어진다(도 22(b), 도 23(a) 참조).

이 적층체 (10B)의 단락부 형성용 오목부 (18K)의 내벽에 도 23(a), (b)에 도시한 바와 같이, 금속박층 (220)을 형성한다.

금속박층 (220)은, 에칭 속도가 빠른 에칭 용이성의 금속에 의해 형성하는 것이 바람직하고, 에칭 용이성의 금속 재료로는 구리를 사용할 수 있다.

그리고, 단락부 형성용 오목부 (18K)의 내벽에 에칭 용이성의 금속 재료에 의해 금속박층 (220)을 형성한 후에, 도금에 의해 단락부 형성용 오목부 (18K)에 금속을 충전하여 단락부 (18)을 형성한다(도 22(c), 도 23(c) 참조).

이와 같이, 에칭 용이성의 금속 재료에 의해 금속박층 (220)을 형성한 후에, 도금에 의해 에칭 속도가 느린 금속을 충전하여 단락부 (18)을 형성함으로써, 전극 구조체 (15)를 형성한 후에, 에칭에 의해 용이하게 금속박층 (220)만을 제거할 수 있다.

이에 따라, 도 8에 도시한 바와 같이, 전극 구조체 (15)의 단락부 (18)의 절연층 (18B)의 이면측의 직경 R4가, 절연층 (18B)의 관통 구멍 (318)의 직경 R7보다도 작아지고, 전극 구조체 (15)가 그의 두께 방향으로 이동 가능한 상태로 유지될 수 있다.

금속박층 (220)을 형성하는 방법으로는, 무전해 도금법, 전해 도금법, 스퍼터법이 있으며, 이들 방법을 조합하여, 복수회 처리를 행하여 금속박층 (220)을 형성할 수도 있다.

금속박층 (220)의 두께는 3 ㎛ 이하가 바람직하고, 보다 바람직하게는 1 ㎛ 이하이다.

그리고, 제1 실시예에서의 시트상 프로브의 제조 방법의 도 18(a) 내지 도 19(c)의 공정에 따라서, 도 24(a) 내지 도 25(c)에 도시한 바와 같이, 표면 전극부 (16)의 기단 부분의 주위면으로부터 연속하여 절연층 (18B)의 표면을 따라 외측에 방사상으로 신장된 유지부 (19)가 형성된 적층체 (10C)를 얻었다.

이어서, 도 26(a)에 도시한 바와 같이, 절연층 (18B)에 대해서 에칭 처리를 실시하여, 절연층 (18B)의 표면측 부분을 제거하여, 절연층의 두께를 작게 한다.

이 경우, 금속층 (219)까지 에칭에 의해 제거되기 때문에, 수지층의 에칭 속도의 차이를 이용하여 절연층 (18B)의 두께를 제어하는 방법에 비하여, 절연층 (18B)의 두께의 제어를 용이하게 행할 수 있다. 또한, 전극 구조체 (15)의 유지부 (19)와 절연층 (18B) 사이의 폴리이미드층 (18C)의 제거도 용이하고, 절연층 (18B)의 두께를 절연층 (18B)의 표면 전체에서 균일하게 제어하기 쉽다는 이점이 있다.

이어서, 도 26(b)에 도시한 바와 같이, 절연층 (18B)의 표면측 부분을 제거하여 절연층의 두께를 작게 한 적층체 (10C)에 대해서, 에칭 처리를 실시함으로써, 금속층 (219)와 금속박층 (220)을 제거한다.

이 금속층 (219)와 금속박층 (220)을 에칭 처리하기 위한 에칭제로는, 이들 금속층을 구성하는 재료에 따라서 적절하게 선택되고, 이들 금속층이, 예를 들면 구리로 이루어지는 경우에는, 염화 제2철 수용액을 사용할 수 있다.

그리고, 에칭 처리를 단시간에 함으로써, 금속층 (219)와 금속박층 (220)을 구성하는 금속의 에칭 속도가 빠르고, 전극 구조체 (15)를 구성하는 금속의 에칭 속도가 느리기 때문에, 금속층 (219)와 금속박층 (220)만을 제거하고, 전극 구조체 (15)를 거의 에칭하지 않고 잔존시킬 수 있다.

금속층 (219)와 금속박층 (220)을 구성하는 금속으로는 구리가 바람직하고, 전극 구조체 (15)를 구성하는 금속으로는 니켈이 바람직하며, 이 금속종의 조합에 의해 금속층 (219)와 금속박층 (220)만을 제거하고, 전극 구조체 (15)를 거의 에칭하지 않고 잔존시키는 것을 용이하게 달성할 수 있다.

이어서, 도 26(c)에 도시한 바와 같이, 레지스트막 (14A)를 제거하고, 금속 프레임판 (25)의 일부를 노출시키도록 레지스트막 (17F)를 적층체 (10C)의 상면에 형성한다. 이 상태에서, 절연층 (18B)를 에칭 처리함으로써, 도 26(d)에 도시한 바와 같이, 금속 프레임판 (25)의 일부가 노출된다.

그리고, 절연층 (18B)의 표면으로부터 레지스트막 (17F)를 제거하고, 절연층 (18B)의 이면과 이면 전극부 (17)로부터 보호 필름 (40B)와 레지스트막 (17E)를 제 거함으로써, 도 7에 도시한 시트상 프로브 (10)이 얻어진다.

또한, 이 제2 실시예의 시트상 프로브의 제조 방법과 같이, 상기한 금속층 (219)를 이용하여, 금속층 (219)까지 에칭에 의해 제거함으로써, 절연층 (18B)의 표면측 부분을 제거하여 절연층의 두께를 작게 하는 방법은, 도시하지는 않았지만, 상기한 제1 실시예의 시트상 프로브의 제조 방법에 적용하는 것도 가능하다.

<프로브 카드 및 회로 장치의 검사 장치>

도 27는, 본 발명에 따른 회로 장치의 검사 장치의 일례에서의 구성을 나타내는 설명용 단면도이고, 이 회로 장치의 검사 장치는, 웨이퍼에 형성된 복수개의 집적 회로의 각각에 대해서, 집적 회로의 전기적 검사를 웨이퍼의 상태로 행하기 위한 것이다.

이 회로 장치의 검사 장치는, 피검사 회로 장치인 웨이퍼 (6)의 피검사 전극 (7)의 각각과 테스터와의 전기적 접속을 행하는 프로브 카드 (1)(절연층 (18B)를 금속 프레임판 (25)로 지지하는 시트상 프로브)을 갖는다.

이 프로브 카드 (1)에서는, 도 30에도 확대해서 도시한 바와 같이, 웨이퍼 (6)에 형성된 모든 집적 회로에서의 피검사 전극 (7)의 패턴에 대응하는 패턴에 따라 복수개의 검사 전극 (21)이 표면(도면에서 하면)에 형성된 검사용 회로 기판 (20)을 갖고 있다.

또한, 이 검사용 회로 기판 (20)의 표면에는, 이방 도전성 커넥터 (30)이 배치되고, 이 이방 도전성 커넥터 (30)의 표면(도면에서 하면)에는, 웨이퍼 (6)에 형성된 모든 집적 회로에서의 피검사 전극 (7)의 패턴에 대응하는 패턴에 따라 복수 개의 전극 구조체 (15)가 배치된, 도 1에 도시한 구성의 시트상 프로브 (10)이 배치되어 있다.

그리고, 시트상 프로브 (10)은 가이드핀 (50)에 의해 이방 도전성 커넥터 (30)과, 전극 구조체 (15)와 도전부 (36)이 일치하도록 고정된 상태로 유지되어 있다.

또한, 프로브 카드 (1)에서의 검사용 회로 기판 (20)의 이면(도면에서 상면)에는, 프로브 카드 (1)을 아래쪽으로 가압하는 가압판 (3)이 설치되고, 프로브 카드 (1)의 아래쪽에는, 웨이퍼 (6)이 장착되는 웨이퍼 장착대 (4)가 설치되어 있으며, 가압판 (3) 및 웨이퍼 장착대 (4)의 각각에는 가열기 (5)가 접속되어 있다.

또한, 이러한 회로 장치의 검사 장치에서, 도 28에 도시한 바와 같이, 시트상 프로브 (10)은, 적절하게 필요에 따라, 금속 프레임판 (25)(금속 프레임판 (24)를 포함함)의 외연부에 지지 부재 (2)가 고정된 상태로 사용된다.

또한, 이러한 회로 장치의 검사 장치는, 분해하면 도 29(a), 도 29(b)에 도시한 바와 같은 구성이고, 이방 도전성 커넥터 (30)의 프레임판 (31)에 형성된 관통 구멍과, 가이드핀 (50)이 감합함으로써, 위치 결정을 행하고 있다.

또한, 시트상 프로브 (10)은 금속 프레임판 (25)(금속 프레임판 (24)를 포함함)의 외연부에 접착된 지지 부재 (2)와, 가압판 (3)의 오목부가 감함으로써, 위치 결정을 행할 수 있게 되어 있다.

또한, 검사용 회로 기판 (20)을 구성하는 기판 재료로는 종래 공지된 여러 가지 기판 재료를 사용할 수 있고, 그의 구체예로는, 유리 섬유 보강형 에폭시 수 지, 유리 섬유 보강형 페놀 수지, 유리 섬유 보강형 폴리이미드 수지, 유리 섬유 보강형 비스말레이미드트리아진 수지 등의 복합 수지 재료, 유리, 이산화규소, 알루미나 등의 세라믹 재료 등을 들 수 있다.

또한, WLBI 시험을 행하기 위한 검사 장치를 구성하는 경우에는, 선 열 팽창 계수가 3×10^-5/K 이하인 것을 사용하는 것이 바람직하고, 보다 바람직하게는 1×10^-7 내지 1×10^-5/K, 특히 바람직하게는 1×10^-6 내지 6×10^-6/K이다.

이러한 기판 재료의 구체예로는, 파일렉스(등록상표) 유리, 석영 유리, 알루미나, 산화베릴륨(beryllia), 탄화규소, 질화알루미늄, 질화붕소 등을 들 수 있다.

이방 도전성 커넥터 (30)은, 도 32에 도시한 바와 같이, 피검사 회로 장치인 웨이퍼 (6)에 형성된 모든 집적 회로에서의 피검사 전극 (7)이 배치된 전극 영역에 대응하여 복수개의 개구 (32)가 형성된 프레임판 (31)과, 이 프레임판 (31)에 각각 하나의 개구 (32)를 막도록 배치되고, 프레임판 (31)의 개구 돌기부에 고정되어 지지된 복수개의 이방 도전성 시트 (35)로 구성되어 있다.

프레임판 (31)을 구성하는 재료로는, 프레임판 (31)이 용이하게 변형되지 않고, 그의 형상이 안정적으로 유지되는 정도의 강성을 갖는 것이면 특별히 한정되지 않으며, 예를 들면 금속 재료, 세라믹 재료, 수지 재료 등의 여러 가지 재료를 사용할 수 있으며, 프레임판 (31)을 예를 들면 금속 재료에 의해 구성하는 경우에는, 프레임판 (31)의 표면에 절연성 피막이 형성되어 있을 수도 있다.

프레임판 (31)을 구성하는 금속 재료의 구체예로는, 철, 구리, 니켈, 티탄, 알루미늄 등의 금속 또는 이들을 2종 이상 조합한 합금 또는 합금강 등을 들 수 있다.

프레임판 (31)을 구성하는 수지 재료의 구체예로는, 액정 중합체, 폴리이미드 수지 등을 들 수 있다.

또한, 이 검사 장치가 WLBI(웨이퍼 수준 번인; Wafer Level Burn-in) 시험을 행하기 위한 경우에는, 프레임판 (31)을 구성하는 재료로는, 선 열 팽창 계수가 3×10^-5/K 이하인 것을 사용하는 것이 바람직하고, 보다 바람직하게는 -1×10^-7 내지 1×10^-5/K, 특히 바람직하게는 1×10^-6 내지 8×10^-6/K이다.

이러한 재료의 구체예로는, 인버 등의 인버형 합금, 에린버 등의 에린버형 합금, 수퍼 인버, 코발트, 42 합금 등의 자성 금속의 합금 또는 합금강 등을 들 수 있다.

프레임판 (31)의 두께는, 그의 형상이 유지됨과 동시에, 이방 도전성 시트 (35)를 지지할 수 있으면 특별히 한정되는 것은 아니고, 구체적인 두께는 재질에 따라 다르지만, 예를 들면 25 내지 600 ㎛인 것이 바람직하고, 보다 바람직하게는 40 내지 400 ㎛이다.

이방 도전성 시트 (35)의 각각은, 탄성 고분자 물질에 의해서 형성되어 있고, 피검사 회로 장치인 웨이퍼 (6)에 형성된 하나의 전극 영역의 피검사 전극 (7)의 패턴에 대응하는 패턴에 따라 형성된, 각각 두께 방향으로 신장되는 복수개의 도전부 (36)과, 이들 도전부 (36)의 각각을 서로 절연하는 절연부 (37)로 구성되어 있다.

또한, 도시한 예에서는, 이방 도전성 시트 (35)의 양면에는, 도전부 (36) 및 그의 주변 부분이 위치하는 각각의 위치에, 그것 이외의 표면으로부터 돌출되는 돌출부 (38)이 형성되어 있다.

이방 도전성 시트 (35)에서의 도전부 (36)의 각각에는, 자성을 나타내는 도전성 입자 P가 두께 방향으로 배열되도록 배향된 상태로 조밀하게 함유되어 있다. 반면에, 절연부 (37)은 도전성 입자 P가 전혀 또는 거의 함유되어 있지 않은 것이다.

이방 도전성 시트 (35)의 전체 두께(도시한 예에서는 도전부 (36)에서의 두께)는 50 내지 2000 ㎛인 것이 바람직하고, 보다 바람직하게는 70 내지 1000 ㎛, 특히 바람직하게는 80 내지 500 ㎛이다.

이 두께가 50 ㎛ 이상이면, 이방 도전성 시트 (35)에는 충분한 강도가 얻어진다.

한편, 이 두께가 2000 ㎛ 이하이면, 필요한 도전성 특성을 갖는 도전부 (36)이 확실하게 얻어진다.

돌출부 (38)의 돌출 높이는, 그의 합계가 돌출부 (38)에서의 두께의 10 ％ 이상인 것이 바람직하고, 보다 바람직하게는 15 ％ 이상이다.

이러한 돌출 높이를 갖는 돌출부 (38)을 형성함으로써, 작은 가압력으로 도전부 (36)이 충분히 압축되기 때문에, 양호한 도전성이 확실하게 얻어진다.

또한, 돌출부 (38)의 돌출 높이는, 돌출부 (38)의 최단폭 또는 직경의 100 ％ 이하인 것이 바람직하고, 보다 바람직하게는 70 ％ 이하이다.

이러한 돌출 높이를 갖는 돌출부 (38)을 형성함으로써, 돌출부 (38)이 가압되었을 때에 좌굴(버클링)하지 않기 때문에, 소기의 도전성이 확실하게 얻어진다.

이방 도전성 시트 (35)를 형성하는 탄성 고분자 물질로는 가교 구조를 갖는 내열성의 고분자 물질이 바람직하다.

이러한 가교 고분자 물질을 얻기 위해서 사용할 수 있는 경화성의 고분자 물질 형성 재료로는 여러 가지를 사용할 수 있지만, 액상 실리콘 고무가 바람직하다.

도전성 입자 P를 얻기 위한 자성 코어 입자는, 그의 수 평균 입경이 3 내지 40 ㎛인 것이 바람직하다.

여기서, 자성 코어 입자의 수 평균 입경은 레이저 회절 산란법에 의해서 측정된 것을 말한다.

상기 수 평균 입경이 3 ㎛ 이상이면 가압 변형이 용이하고, 저항값이 낮아 접속 신뢰성이 높은 도전부 (36)이 얻어지기 쉽다.

한편, 상기 수 평균 입경이 40 ㎛ 이하이면 미세한 도전부 (36)을 용이하게 형성할 수 있으며, 얻어지는 도전부 (36)은 안정적인 도전성을 갖게 되기 쉽다.

자성 코어 입자를 구성하는 재료로는, 철, 니켈, 코발트, 이들 금속을 구리, 수지에 의해서 코팅한 것 등을 사용할 수 있지만, 그의 포화자화가 0.1 Wb/㎡ 이상인 것을 바람직하게 사용할 수 있고, 보다 바람직하게는 0.3 Wb/㎡ 이상, 특히 바람직하게는 0.5 Wb/㎡ 이상인 것이고, 구체적으로는 철, 니켈, 코발트 또는 이들의 합금 등을 들 수 있다.

자성 코어 입자의 표면에 피복되는 고도전성 금속으로는, 금, 은, 로듐, 백금, 크롬 등을 사용할 수 있고, 이 중에서는, 화학적으로 안정적이고 높은 도전율을 갖는다는 점에서 금을 사용하는 것이 바람직하다.

도전성 입자 P는, 코어 입자에 대한 고도전성 금속의 비율〔(고도전성 금속의 질량/코어 입자의 질량)×100〕이 15 질량％ 이상이 되고, 바람직하게는 25 내지 35 질량％가 된다.

고도전성 금속의 비율이 15 질량％ 미만인 경우에는, 얻어지는 이방 도전성 커넥터 (30)을 고온 환경하에 반복하여 사용했을 때, 도전성 입자 P의 도전성이 현저히 저하되어, 필요한 도전성을 유지할 수 없다.

또한, 도전성 입자 P의 수 평균 입경은 3 내지 40 ㎛인 것이 바람직하고, 보다 바람직하게는 6 내지 25 ㎛이다.

이러한 도전성 입자 P를 사용함으로써, 얻어지는 이방 도전성 시트 (35)는 가압 변형이 용이한 것이 되며, 도전부 (36)에서 도전성 입자 P 사이에 충분한 전기적 접촉이 얻어진다.

또한, 도전성 입자 P의 형상은 특별히 한정되는 것은 아니지만, 고분자 물질 형성 재료 중에 용이하게 분산시킬 수 있다는 점에서, 구형인 것, 별 형상인 것 또는 이들이 응집한 2차 입자에 의한 덩어리 모양인 것이 바람직하다.

도전부 (36)에서의 도전성 입자 P의 함유 비율은, 부피분률로 10 내지 60 ％, 바람직하게는 15 내지 50 ％가 되는 비율로 사용되는 것이 바람직하다.

이 비율이 10 ％ 미만인 경우에는, 충분히 전기 저항값이 작은 도전부 (36) 이 얻어지지 않는 경우가 있다.

한편, 이 비율이 60 ％를 초과하는 경우에는 얻어지는 도전부 (36)은 취약한 것이 되기 쉽고, 도전부 (36)으로서 필요한 탄성이 얻어지지 않는 경우가 있다.

이상과 같은 이방 도전성 커넥터 (30)은, 예를 들면 일본 특허 공개 제2002-324600호 공보에 기재된 방법에 의해서 제조할 수 있다.

상기한 검사 장치에서는, 웨이퍼 장착대 (4) 상에 검사 대상인 웨이퍼 (6)이 장착되고, 이어서 가압판 (3)에 의해서 프로브 카드 (1)이 아래쪽으로 가압됨으로써, 그의 시트상 프로브 (10)의 전극 구조체 (15)에서의 표면 전극부 (16)의 각각이 웨이퍼 (6)의 피검사 전극 (7)의 각각에 접촉되며, 표면 전극부 (16)의 각각에 의해서 웨이퍼 (6)의 피검사 전극 (7)의 각각이 가압된다.

이 상태에서는, 이방 도전성 커넥터 (30)의 이방 도전성 시트 (35)에서의 도전부 (36)은 각각 검사용 회로 기판 (20)의 검사 전극 (21)과 시트상 프로브 (10)의 전극 구조체 (15)의 이면 전극부 (17)에 의해서 협압되어 두께 방향으로 압축되어 있다.

이 때문에, 도전부 (36)에는 그의 두께 방향으로 도전로가 형성되고, 그 결과, 웨이퍼 (6)의 피검사 전극 (7)과 검사용 회로 기판 (20)의 검사 전극 (21)과의 전기적 접속이 달성된다.

그 후, 가열기 (5)에 의해서, 웨이퍼 장착대 (4) 및 가압판 (3)을 개재시켜 웨이퍼 (6)이 소정의 온도로 가열되고, 이 상태에서, 웨이퍼 (6)에서의 복수개의 집적 회로의 각각에 대해서 필요한 전기적 검사가 실행된다.

상기한 프로브 카드 (1)에 따르면, 도 1에 도시한 시트상 프로브 (10)을 구비하여 이루어지기 때문에, 작은 피치로 피검사 전극 (7)이 형성된 웨이퍼 (6)에 대해서도 안정적인 전기적 접속 상태를 확실하게 달성할 수 있으며, 시트상 프로브 (10)에서의 전극 구조체 (15)가 탈락하지 않고, 절연층 (18B)의 두께가 크기 때문에 높은 내구성이 얻어진다.

그리고 상기한 검사 장치에 따르면, 도 1에 도시한 시트상 프로브 (10)을 갖는 프로브 카드 (1)을 구비하여 이루어지기 때문에, 작은 피치로 피검사 전극 (7)이 형성된 웨이퍼 (6)에 대해서도 안정적인 전기적 접속 상태를 확실하게 달성할 수 있으며, 프로브 카드 (1)이 높은 내구성을 갖기 때문에, 다수개의 웨이퍼 (6)의 검사를 행하는 경우에도, 장기간에 걸쳐 신뢰성이 높은 검사를 실행할 수 있다.

본 발명의 회로 장치의 검사 장치는 상기한 예로 한정되지 않고, 이하와 같이 여러 가지 변경을 가하는 것이 가능하다.

(1) 도 27 및 도 28에 도시한 프로브 카드 (1)은, 웨이퍼 (6)에 형성된 모든 집적 회로의 피검사 전극 (7)에 대해서 일괄적으로 전기적 접속을 달성하는 것이지만, 웨이퍼 (6)에 형성된 모든 집적 회로 중에서 선택된 복수개의 집적 회로의 피검사 전극 (7)에 전기적으로 접속되는 것일 수도 있다.

선택되는 집적 회로의 수는, 웨이퍼 (6)의 크기, 웨이퍼 (6)에 형성된 집적 회로의 수, 각 집적 회로에서의 피검사 전극 (7)의 수 등을 고려하여 적절하게 선택되고, 예를 들면 16개, 32개, 64개, 128개이다.

이러한 프로브 카드 (1)을 갖는 검사 장치에서는, 웨이퍼 (6)에 형성된 모든 집적 회로 중에서 선택된 복수개의 집적 회로의 피검사 전극 (7)에, 프로브 카드 (1)을 전기적으로 접속하여 검사를 행한 후, 다른 집적 회로 중에서 선택된 복수개의 집적 회로의 피검사 전극 (7)에, 프로브 카드 (1)을 전기적으로 접속하여 검사를 행하는 공정을 반복함으로써, 웨이퍼 (6)에 형성된 모든 집적 회로의 전기적 검사를 행할 수 있다.

그리고, 이러한 검사 장치에 따르면, 직경이 8인치 또는 12인치인 웨이퍼 (6)에 높은 집적도로 형성된 집적 회로에 대해서 전기적 검사를 행하는 경우, 모든 집적 회로에 대해서 일괄적으로 검사를 행하는 방법과 비교하여, 사용되는 검사용 회로 기판 (20)의 검사 전극수나 배선수를 적게 할 수 있고, 이에 따라, 검사 장치의 제조 비용의 감소화를 도모할 수 있다.

(2) 본 발명의 검사 장치의 검사 대상인 회로 장치는, 다수개의 집적 회로가 형성된 웨이퍼 (6)으로 한정되는 것은 아니고, 반도체칩이나, BGA, CSP 등의 패키지 LSI, CMC 등의 반도체 집적 회로 장치 등에 형성된 회로의 검사 장치로서 구성될 수 있다.

(3) 시트상 프로브 (10)은 원통형의 세라믹 등의 유지체에 의해 유지된 상태로, 이방 도전성 시트 (35)나 검사용 회로 기판 (20)과, 예를 들면 가이드핀 (50) 등으로 고정 일체화할 수도 있다.

(4) 본 발명의 시트상 프로브 (10)의 제조 방법에서 제2 이면측 금속층 (17A)는 필수적인 것은 아니고, 이것을 생략하여 단락부 형성용 오목부 (18K)와 패턴 구멍 (17H)에 금속을 충전함으로써 단락부 (18)과 일체화한 이면 전극부 (17)을 형성할 수도 있다.

이 경우, 금속 프레임판 (25)가 필요한 경우에는 별도로 준비한 금속 프레임판 (25)와 제조한 시트상 프로브 (10)에 접착제 등을 사용하여 적층하여 일체화할 수 있다.

(5) 본 발명의 시트상 프로브 (10)에서는, 예를 들면 도 11(a)에 도시한 바와 같은 전극 구조체 (15)를 갖는 절연층 (18B)로 이루어지는 복수개의 접점막 (9)가 금속 프레임판 (25)의 개구부 (26)의 각각에 배치되어 금속 프레임판 (25)에 의해 지지된 상태의 시트상 프로브 (10)일 수도 있고, 추가로 도 11(b)에 도시한 바와 같이 하나의 접점막 (9)가 금속 프레임판 (25)의 복수개의 개구부 (26)을 덮도록 배치된 것일 수도 있다.

이와 같이 독립된 복수개의 접점막 (9)에 의해 시트상 프로브 (10)을 구성함으로써, 예를 들면 직경 8인치 이상의 웨이퍼 검사용 시트상 프로브 (10)을 구성한 경우, 온도 변화에 의한 접점막 (9)의 신축이 작아져 전극 구조체 (15)의 위치가 어긋나는 것이 작아져 바람직하다.

이러한 시트상 프로브 (10)은 본 발명의 시트상 프로브 (10)의 제조 방법에서의 도 13(b) 또는 도 26(c)의 상태로 절연층 (18B)에 레지스트에 의한 패터닝과 에칭에 의해 절연층 (18B)를 임의 형상의 접점막 (9)로 분할함으로써 얻어진다.

이하, 본 발명의 구체적인 실시예에 대해서 설명하지만, 본 발명이 이들 실시예로 한정되는 것은 아니다.

<시험용 웨이퍼의 제조>

도 33에 도시한 바와 같이, 직경이 8인치인 실리콘(선 열 팽창 계수 3.3×10^-6/K)제의 웨이퍼 (6) 상에, 각각 치수가 6.85 mm×6.85 mm의 정방형의 집적 회로 L을 합계 483개 형성하였다.

이 웨이퍼 (6)의 집적 회로 L을 형성한 측의 표면에, 감광성 폴리이미드를 스핀 코팅하여 수지막 B1을 형성하고, 프리 베이킹을 행한다.

이어서, 피검사 전극의 상부 이외의 영역의 감광성 폴리이미드에 의해 형성된 수지막 B1을 노광 및 소성하여 반경화시킨 후, 감광성 폴리이미드에 의해 형성된 수지막 B1의 비노광(미경화) 부분을 현상하여 제거함으로써, 피검사 전극의 상부에 개구 K1을 형성하였다.

그 후, 고온 소성 처리를 행하여, 반경화의 감광성 폴리이미드에 의해 형성한 수지막 B1을 완전 경화시켜, 피검사 전극의 상부에 90 ㎛×90 ㎛의 구형의 개구 K1이 형성된 두께 약 10 ㎛의 폴리이미드로 이루어지는 절연막 B2를 형성하였다.

웨이퍼 (6)에 형성된 집적 회로 L의 각각은 도 34에 도시한 바와 같이, 그의 중앙에 피검사 전극 영역 A를 2500 ㎛의 간격으로 2열로 갖고, 이 피검사 전극 영역 A에는, 도 35(a)에 도시한 바와 같이, 각각 세로 방향(도 35(a)에서 상하 방향)의 치수가 90 ㎛이고 가로 방향(도 35(a)에서 좌우 방향)의 치수가 90 ㎛인 구형의 26개의 피검사 전극 (7)이 120 ㎛의 피치로 가로 방향으로 일렬로 배열되었다.

그리고, 도 35(b)에 도시한 바와 같이, 피검사 전극 (7)은 두께 약 10 ㎛의 절연막에 의해 그의 표면 주위를 덮고 있다.

이 웨이퍼 (6) 전체의 피검사 전극 (7)의 총수는 26116개이고, 모든 피검사 전극 (7)은 서로 전기적으로 절연되어 있다. 이하, 이 웨이퍼 (6)을 "시험용 웨이퍼 W1"이라 한다.

또한, 모든 피검사 전극 (7)을 서로 전기적으로 절연하는 것 대신에, 집적 회로 L에서의 26개의 피검사 전극 중 가장 외측의 피검사 전극 (7)로부터 세어 1개 걸러서 2개씩을 서로 전기적으로 접속한 것 이외에는, 상기 시험용 웨이퍼 W1과 동일한 구성의 483개의 집적 회로 L을 웨이퍼 (6) 상에 형성하였다.

이하, 이 웨이퍼를 "시험용 웨이퍼 W2"라 한다.

(실시예 1)

직경이 20 cm이고 두께가 12.5 ㎛인 폴리이미드 시트의 양면에 각각 직경이 20 cm이고 두께가 4 ㎛인 구리로 이루어지는 금속층이 적층된 적층 폴리이미드 시트(이하, "적층체 (10A)"라 함)를 준비하였다(도 14(a) 참조).

적층체 (10A)는, 두께가 12.5 ㎛인 폴리이미드 시트로 이루어지는 절연성 시트 (11)의 일면에 두께가 4 ㎛인 구리로 이루어지는 제1 이면측 금속층 (19A)를 갖고, 다른면에 두께가 4 ㎛인 구리로 이루어지는 표면측 금속층 (16A)를 갖는 것이다.

상기한 적층체 (10A)에 대해서 두께가 25 ㎛인 폴리에틸렌테레프탈레이트로 이루어지는 보호 시일 (protective seal)에 의해서 표면측 금속층 (16A)의 표면 전체면에 보호 필름 (40A)를 형성함과 동시에, 제1 이면측 금속층 (19A)의 이면 전체 면에, 시험용 웨이퍼 W1에 형성된 피검사 전극 (7)의 패턴에 대응하는 패턴에 따라 직경이 45 ㎛인 원형의 26116개의 패턴 구멍 (12H)가 형성된 레지스트막 (12A)를 형성하였다(도 14(b) 참조).

여기서, 레지스트막 (12A)의 형성에서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하여, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어지는 현상제에 40 초간 침지시키는 조작을 2회 반복함으로써 행하였다.

이어서, 제1 이면측 금속층 (19A)에 대해서, 염화 제2철계 에칭액을 사용하고, 50 ℃, 30 초간의 조건으로 에칭 처리를 실시함으로써, 레지스트막 (12A)의 패턴 구멍 (12H)에 연통하는 26116개의 패턴 구멍 (19H)를 형성하였다(도 14(c) 참조).

그 후, 절연성 시트 (11)에 대해서, 아민계 폴리이미드 에칭액(도레이 엔지니어링 가부시끼가이샤 제조, "TPE-3000")을 사용하고, 80 ℃, 10 분간의 조건으로 에칭 처리를 실시함으로써, 절연성 시트 (11)에 각각 제1 이면측 금속층 (19A)의 패턴 구멍 (19H)에 연통하는 26116개의 관통 구멍 (11H)를 형성하였다(도 15(a) 참조).

이 관통 구멍 (11H)의 각각은, 절연성 시트 (11)의 이면에서 표면을 향할수록 작은 직경이 되는 테이퍼상이며, 이면측의 개구 직경이 45 ㎛, 표면측의 개구 직경이 25 ㎛(평균값)였다.

이어서, 적층체 (10A)를 45 ℃의 수산화나트륨 용액에 2 분간 침지시킴으로써, 적층체 (10A)로부터 레지스트막 (12A)를 제거한 후, 적층체 (10a)에 대해서, 두께가 10 ㎛인 드라이 필름 레지스트(히다찌 가세이: 포텍 RY-3210)에 의해서, 제1 이면측 금속층 (19A)의 표면 전체면을 덮도록 레지스트막 (13A)를 형성함과 동시에, 레지스트막 (13A)에 절연성 시트 (11)의 관통 구멍 (11H)에 연통하는 직경 60 ㎛의 26116개의 구형의 패턴 구멍 (13H)를 형성하였다(도 15(b) 참조).

여기서, 레지스트막 (13A)의 형성에서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어지는 현상제에 40 초간 침지시키는 조작을 2회 반복함으로써 행하였다.

이와 같이 하여, 절연성 시트 (11)의 이면에 각각 절연성 시트 (11)의 관통 구멍 (11H), 제1 이면측 금속층 (19A)의 패턴 구멍 (19H) 및 레지스트막 (13A)의 패턴 구멍 (13H)가 연통되어 이루어지는 26116개의 표면 전극부 형성용 오목부 (10K)를 형성하였다.

이어서, 적층체 (10A)를 술파민산니켈을 함유하는 도금욕 중에 침지시키고, 적층체 (10A)에 대해서, 표면측 금속층 (16A)를 전극으로 하여, 전해 도금 처리를 실시하여 각 표면 전극부 형성용 오목부 (10K) 내에 금속을 충전함으로써, 표면 전극부 (16) 및 제1 이면측 금속층 (19A)에 의해서 서로 연결된 유지부 (19)를 형성하였다(도 15(c) 참조).

이어서, 표면 전극부 (16)이 형성된 적층체 (10A)를 45 ℃의 수산화나트륨 용액에 2 분간 침지시킴으로써, 적층체 (10A)로부터 레지스트막 (13A)를 제거하였다.

그리고, 적층체 (10A)의 제1 이면측 금속층 (19A) 및 유지부 (19)의 표면에 폴리이미드 바니시(우베 고산사 제조 상품명 "U-바니시")를 도포, 건조를 반복하여, 두께 약 12 ㎛의 폴리이미드층 (218A)를 형성하였다.

이어서, 형성한 액상 폴리이미드층 (218A) 위에, 한쪽면에 두께 10 ㎛이고 직경이 22 cm인 42 합금으로 이루어지는 금속 시트가 일체화되어 적층된, 직경이 20.4 cm이고, 두께가 25 ㎛인 폴리이미드 필름 (218B)를 폴리이미드 필름측을 폴리이미드층 (218A)와 접하도록 적층하였다.

그리고, 금속 시트의 주연 부분의 액상 폴리이미드층 (218A)와 접하는 측의 면에 내경이 20.4 cm이고, 외경이 22 cm인 폴리에틸렌테레프탈레이트로 이루어지는 보호 테이프를 배치하고, 이 상태에서 열 압착 처리함으로써, 도 16(a)에 도시한 적층체 (10B)를 제조하였다.

적층체 (10B)는, 표면 전극부 (16)이 형성된 적층체 (10A)의 일면에 두께가 36 ㎛인 폴리이미드 시트로 이루어지는 절연층 (18B)가 적층되고, 상기 절연층 (18B)의 표면에 42 합금으로 이루어지는 제2 이면측 금속층 (17A)를 갖는 것이다(도 16(a) 참조).

이어서, 적층체 (10B)에 대해서 제2 이면측 금속층 (17A)의 표면 전체면에, 시험용 웨이퍼 W1에 형성된 피검사 전극의 패턴에 대응하는 패턴에 따라 직경이 60 ㎛인 원형의 26116개의 패턴 구멍 (28H)가 형성된 레지스트막 (28A)를 형성하였다(도 16(b) 참조).

여기서, 레지스트막 (28A)의 형성에서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으 로 이루어지는 현상제에 40 초간 침지시키는 조작을 2회 반복함으로써 행하였다.

이어서, 제2 이면측 금속층 (17A)에 대해서, 염화 제2철계 에칭액을 사용하고, 50 ℃, 30 초간의 조건으로 에칭 처리를 실시함으로써, 제2 이면측 금속층 (17A)에 각각 레지스트막 (28A)의 패턴 구멍 (28H)에 연통하는 26116개의 패턴 구멍 (17H)를 형성하였다(도 16(c) 참조).

그 후, 절연층 (18B)에 대해서, 아민계 폴리이미드 에칭액(도레이 엔지니어링 가부시끼가이샤제, "TPE-3000")을 사용하고, 80 ℃, 15 분간의 조건으로 에칭 처리를 실시함으로써, 절연층 (18B)에 각각 제2 이면측 금속층 (17A)의 패턴 구멍 (17H)에 연통하는 26116개의 관통 구멍 (18H)를 형성하였다(도 17(a) 참조).

이 관통 구멍 (18H)의 각각은, 절연층 (18B)의 표면을 향할수록 작은 직경이 되는 테이퍼상이며, 그의 저면에 이면 전극부 (17)이 노출되어 있으며, 이면측의 개구 직경이 80 ㎛, 표면측의 개구 직경이 35 ㎛였다.

이어서, 관통 구멍 (18H)가 형성된 적층체 (10B)를, 45 ℃의 수산화나트륨 용액에 2 분간 침지시킴으로써, 적층체 (10B)에서 레지스트막 (28A)를 제거한 후, 적층체 (10B)에 대해서, 두께가 25 ㎛인 드라이 필름 레지스트에 의해, 제2 이면측 금속층 (17A)의 표면 전체면을 덮도록 레지스트막 (29A)를 형성함과 동시에, 레지스트막 (29A)에 절연층 (18B)의 관통 구멍 (18H)에 연통하는 치수가 200 ㎛×80 ㎛인 구형의 26116개의 패턴 구멍 (29H)를 형성하였다(도 17(b) 참조).

여기서, 레지스트막 (29A)의 형성에서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으 로 이루어지는 현상제에 40 초간 침지시키는 조작을 2회 반복함으로써 행하였다.

이와 같이 하여, 적층체 (10B)의 이면에 각각 절연층 (18B)의 관통 구멍 (18H), 제2 이면측 금속층 (17A)의 패턴 구멍 (17H) 및 레지스트막 (29A)의 패턴 구멍 (29H)가 연통되어 이루어지는 26116개의 단락부 형성용 오목부 (18K)를 형성하였다.

이어서, 적층체 (10B)를 술파민산니켈을 함유하는 도금욕 중에 침지시키고, 적층체 (10B)에 대해서, 표면측 금속층 (16A)를 전극으로 하여, 전해 도금 처리를 실시하여 각 단락부 형성용 오목부 (18K) 내에 금속을 충전함으로써, 표면 전극부 (16)에 연결된, 단락부 (18) 및 제2 이면측 금속층 (17A)에 의해서 서로 연결된 이면 전극부 (17)을 형성하였다(도 17(c) 참조).

이어서, 적층체 (10B)를 45 ℃의 수산화나트륨 용액에 2 분간 침지시킴으로써, 적층체 (10B)로부터 레지스트막 (29A)를 제거하였다. 그 후, 두께가 25 ㎛인 드라이 필름 레지스트에 의해서, 제2 이면측 금속층 (17A)에서 금속 프레임판 (25)가 되는 부분 및 이면 전극부 (17)을 덮도록 패터닝되어 패턴 구멍 (29K)를 갖는 에칭용 레지스트막 (29B)를 형성하였다(도 18(a) 참조).

여기서, 레지스트막 (29B)의 형성에서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어지는 현상제에 40 초간 침지시키는 조작을 2회 반복함으로써 행하였다.

이어서, 적층체 (10B)로부터 보호 필름 (40A)를 제거한 후, 표면측 금속층 (16A) 및 제2 이면측 금속층 (17A)에 대해서, 암모니아계 에칭액을 사용하고, 50 ℃, 30 초간의 조건으로 에칭 처리를 실시함으로써, 표면측 금속층 (16A)의 전부를 제거함과 동시에, 제2 이면측 금속층 (17A)에서의 패턴 구멍 (29K)에 의해 노출된 부분을 제거하고, 이에 따라, 이면 전극부 (17)의 각각을 서로 분리시킴과 동시에, 시험용 웨이퍼 W1에 형성된 집적 회로에서의 전극 영역의 패턴에 대응하는 패턴에 따라 형성된 복수개의 개구부 (26)을 갖는 금속 프레임판 (25)를 형성하였다(도 18(b) 참조).

금속 프레임판 (25)에 설치된 개구부 (26)의 각각은 가로 방향 3600 ㎛×세로 방향 1000 ㎛이다.

이어서, 적층체 (10B)를 45 ℃의 수산화나트륨 수용액에 2 분간 침지시킴으로써, 금속 프레임판 (25)의 이면 및 이면 전극부 (17)로부터 레지스트막 (29B)를 제거하였다.

그 후, 두께가 25 ㎛인 드라이 필름 레지스트에 의해서, 금속 프레임판 (25)의 이면, 절연층 (18B)의 이면 및 이면 전극부 (17)을 덮도록 레지스트막 (17E)를 형성하고, 이 레지스트막 (17E)를 두께가 25 ㎛인 폴리에틸렌테레프탈레이트로 이루어지는 보호 필름 (40B)에 의해서 덮었다(도 18(c) 참조).

그 후, 적층체 (10B)에 대해서, 아민계 폴리이미드 에칭액(도레이 엔지니어링 가부시끼가이샤 제조, "TPE-3000")을 사용하고, 80 ℃, 10 분간의 조건으로 에칭 처리를 실시함으로써, 절연성 시트 (11)을 제거하여 적층체 (10C)를 얻었다(도 19(a) 참조).

이어서, 두께가 25 ㎛인 드라이 필름 레지스트에 의해서, 표면 전극부 (16) 및 제1 이면측 금속층 (19A)에서의 유지부 (19)가 되어야 하는 부분을 덮도록 패터닝된 레지스트막 (14A)를 형성하였다(도 19(b) 참조).

여기서, 레지스트막 (14A)의 형성에서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어지는 현상제에 40 초간 침지시키는 조작을 2회 반복함으로써 행하였다.

그 후, 제1 이면측 금속층 (19A)에 대해서, 염화 제2철계 에칭액을 사용하고, 50 ℃, 30 초간의 조건으로 에칭 처리를 실시함으로써, 표면 전극부 (16)의 기단 부분의 주위면에서 연속하여 절연층 (18B)의 표면을 따라 외측으로 신장되는 직경 60 ㎛의 원형의 유지부 (19)를 형성하고, 이것에 의해서 전극 구조체 (15)를 형성하였다(도 19(c) 참조).

이 상태에서, 적층체 (10C)에 아민계 폴리이미드 에칭액(도레이 엔지니어링 가부시끼가이샤 제조, "TPE-3000")을 사용하고, 40 ℃, 3 분간의 조건으로 에칭 처리를 실시함으로써, 절연층 (18B)의 표면 부분을 제거하였다(도 13(a) 참조).

그 후, 45 ℃의 수산화나트륨 수용액에 2 분간 침지시킴으로써, 표면 전극부 (16) 및 유지부 (19)로부터 레지스트막 (14A)를 제거하였다.

그리고, 적층체 (10C)의 표면 전극부 (16) 및 절연층 (18B)를 덮도록 두께가 25 ㎛인 드라이 필름 레지스트에 의해 레지스트막을 형성하고, 접점막 (9)가 되어야 하는 부분을 덮도록 패터닝된 레지스트막 (17F)를 형성하였다(도 13(b) 참조).

레지스트막 (17F)의 각각은 가로 방향 4600 ㎛이고 세로 방향 2000 ㎛이다.

이 상태에서, 아민계 폴리이미드 에칭액(도레이 엔지니어링 가부시끼가이샤 제조, "TPE-3000")을 사용하고, 80 ℃, 10 분간의 조건으로 에칭 처리를 실시함으로써, 금속 프레임판의 각각의 관통 구멍에 전극 구조체 (15)가 형성된 접점막 (9)를 구비한 적층체 (10C)를 얻었다(도 13(c) 참조).

그리고, 적층체 (10C)로부터 보호 필름 (40B)를 제거하고, 이어서 45 ℃의 수산화나트륨 수용액에 2 분간 침지시킴으로써, 레지스트막 (17E) 및 레지스트막 (17F)를 제거하였다.

그 후, 금속 프레임판 (25)에서의 주연 부분으로부터, 폴리에틸렌테레프탈레이트로 이루어지는 보호 테이프를 제거하고, 금속 프레임판 (25)에서의 주연 부분의 표면에, 접착제(세메딘(주): 2액형 아크릴 접착제 Y-620)를 도포하여 접착제층을 형성하였다.

그리고, 외경이 22 cm, 내경이 20.5 cm이고, 두께가 2 mm인 고리 모양의 질화실리콘으로 이루어지는 유지 부재 (40)을 배치한 후, 유지 부재 (40)과 금속 프레임판 (25)를 50 kg의 하중으로 가압하고, 25 ℃에서 8 시간 동안 유지시켜, 유지 부재 (40)을 금속 프레임판 (25)에 접합함으로써, 본 발명에 따른 시트상 프로브 (10)을 제조하였다.

이상에서 드라이 필름 레지스트로는, 특별히 기재하지 않은 부분에서는 히다찌 가세이제의 H-K350을 사용하였다.

얻어진 시트상 프로브 (10)은, 절연층 (18B)의 두께 d가 약 25 ㎛, 전극 구조체 (15)의 표면 전극부 (16)의 형상이 원추대 모양이고, 그의 기단의 직경 R1이 45 ㎛, 그의 선단의 직경 R2가 25 ㎛, 그의 돌출 높이 h가 12.5 ㎛였다.

또한, 단락부 (18)의 형상이 원추대 모양이고, 그의 표면측의 일단의 직경 R3이 35 ㎛, 두께 d3이 36 ㎛, 이면측의 다른 단의 직경 R4가 80 ㎛였다. 또한, 이면 전극부 (17)의 형상이 구형의 평판상이고, 그의 가로폭(직경 R5)이 80 ㎛, 세로폭이 200 ㎛, 두께 d2가 35 ㎛이며, 유지부 (19)의 형상이 원형이고, 그의 직경이 60 ㎛, 그의 두께 d1이 14 ㎛이다.

이와 같이 하여, 합계 4장의 시트상 프로브를 제조하였다.

이들 시트상 프로브를 "시트상 프로브 M1" 내지 "시트상 프로브 M4"로 한다.

(실시예 2)

실시예 1과 동일하게 하여, 표면 전극부 (16) 및 유지부 (19)가 형성된 적층체 (10A)를 얻었다(도 15(c) 참조).

이어서, 표면 전극부 (16)이 형성된 적층체 (10A)를, 45 ℃의 수산화나트륨 용액에 2 분간 침지시킴으로써, 적층체 (10A)로부터 레지스트막 (13A)를 제거하였다.

그리고, 적층체 (10A)의 제1 이면측 금속층 (19A) 및 유지부 (19)의 표면에 폴리이미드 바니시(우베 고산사 제조 상품명 "U-바니시")를 도포, 건조를 반복하여, 두께 약 12 ㎛의 폴리이미드층 (218A)를 형성하였다(도 20(a) 참조).

이어서, 형성한 액상 폴리이미드층 (218A) 위에, 일면에 두께 10 ㎛이고 직경이 22 cm인 42 합금으로 이루어지는 금속 시트를 갖고, 다른면에 직경 20.4 cm이고 두께 4 ㎛의 구리층이 적층된, 직경이 20.4 cm이고 두께가 25 ㎛인 폴리이미드 필름 (218B)를, 구리층측을 폴리이미드층 (218A)와 접하도록 적층하였다. 그리고, 금속 시트의 주연 부분의 액상 폴리이미드층 (218A)와 접하는 측의 면에, 내경이 20.4 cm이고, 외경이 22 cm인 폴리에틸렌테레프탈레이트로 이루어지는 보호 테이프를 배치하고, 이 상태에서 열 압착 처리함으로써, 도 21(a)에 도시한 적층체 (10B)를 제조하였다.

적층체 (10B)는, 표면 전극부 (16)이 형성된 적층체 (10A)의 일면에, 두께가 40 ㎛이고, 내부에 두께 4 ㎛의 구리로 이루어지는 금속층 (219)를 갖는 폴리이미드 시트로 이루어지는 절연층 (18B)가 적층되고, 이 절연층 (18B)의 표면에 42 합금으로 이루어지는 제2 이면측 금속층 (17A)를 갖는 것이다(도 21(a) 참조).

이어서, 적층체 (10B)에 대해서 제2 이면측 금속층 (17A)의 표면 전체면에, 시험용 웨이퍼 (W1)에 형성된 피검사 전극의 패턴에 대응하는 패턴에 따라 직경이 60 ㎛인 원형의 26116개의 패턴 구멍 (28H)가 형성된 레지스트막 (28A)를 형성하였다(도 21(b) 참조).

여기서, 레지스트막 (28A)의 형성에서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％의 수산화나트륨 수용액으로 이루어지는 현상제에 40 초간 침지시키는 조작을 2회 반복함으로써 행하였다.

이어서, 제2 이면측 금속층 (17A)에 대해서, 염화 제2철 에칭액을 사용하고, 50 ℃, 30 초간의 조건으로 에칭 처리를 실시함으로써, 제2 이면측 금속층 (17A)에, 각각 레지스트막 (28A)의 패턴 구멍 (28H)에 연통하는 26116개의 패턴 구멍 (17H)를 형성하였다(도 21(c) 참조).

그 후, 절연층 (18B)에 대해서, 아민계 폴리이미드 에칭액(도레이 엔지니어 링 가부시끼가이샤 제조, "TPE-3000")을 사용하고, 80 ℃, 10 분간의 조건으로 에칭 처리를 실시함으로써, 절연층 (18B)에 각각 제2 이면층 금속층 (17A)의 패턴 구멍 (17H)에 연통하는 개구부를 형성하여, 그의 바닥부에 금속층 (219)를 노출시켰다.

그 후, 절연층 (18B)의 개구부의 바닥면에 노출된 금속층 (219)를, 염화 제2철계 에칭액을 사용하여, 50 ℃, 30 초간의 조건으로 에칭 처리를 실시함으로써 제거하였다.

이어서, 절연층 (18B)에 대해서, 아민계 폴리이미드 에칭액(도레이 엔지니어링 가부시끼가이샤 제조, "TPE-3000")을 사용하고, 80 ℃, 10 분간의 조건으로 에칭 처리를 실시함으로써, 절연층 (18B)에 각각 제2 이면측 금속층 (17A)의 패턴 구멍 (17H)에 연통하는 26116개의 관통 구멍 (18H)를 형성하였다(도 22(a) 참조).

이 관통 구멍 (18H)는 각각 절연층 (18B)의 표면을 향할수록 작은 직경이 되는 테이퍼상이며, 그의 바닥부에 이면 전극부 (17)이 노출되어 있고, 이면측의 개구 직경이 80 ㎛, 이면측의 개구 직경이 약 35 ㎛였다.

이어서, 관통 구멍 (18H)가 형성된 적층체 (10B)를 45 ℃의 수산화나트륨 용액에 2 분간 침지시킴으로써, 적층체 (10B)로부터 레지스트막 (28A)를 제거하였다(도 23(a) 참조).

이 상태에서, 적층체 (10B)에 대해서 무전해 구리 도금 처리를 실시하고, 추가로 표면측 금속층 (16A)를 전극으로 하여 전해 구리 도금 처리를 실시하여, 관통 구멍 (18H)의 내벽에 두께 약 1 ㎛의 구리로 이루어지는 금속박층 (220)을 형성하였다.

그 후, 적층체 (10B)에 대해서 두께가 25 ㎛인 드라이 필름 레지스트에 의해서, 제2 이면측 금속층 (17A)의 표면 전체면을 덮도록 레제스트막 (29A)를 형성함과 동시에, 레지스트막 (29A)에 절연층 (18B)의 관통 구멍 (18H)에 연통하는 치수가 200 ㎛×80 ㎛인 구형의 26116개의 패턴 구멍 (29H)를 형성하였다.

여기서, 레지스트막 (29A)의 형성에서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어지는 현상제에 40 초간 침지시키는 조작을 2회 반복함으로써 행하였다.

이와 같이 하여, 적층체 (10B)의 이면에 각각 절연층 (18B)의 관통 구멍 (18H), 제2 이면측 금속층 (17A)의 패턴 구멍 (17H) 및 레지스트막 (29A)의 패턴 구멍 (29H)가 연통되어 이루어지는 26116개의 단락부 형성용 오목부 (18K)를 형성하였다(도 22(b), 도 23(b) 참조).

이어서, 적층체 (10B)를 술파민산니켈을 함유하는 도금욕 중에 침지시키고, 적층체 (10B)에 대해서, 표면측 금속층 (16A)를 전극으로 하여, 전해 도금 처리를 실시하여 각 단락부 형성용 오목부 (18K) 내에 금속을 충전함으로써, 표면 전극부 (16)에 연결된, 단락부 (18) 및 제2 이면측 금속층 (17A)에 의해서 서로 연결된 이면 전극부 (17)을 형성하였다(도 22(c), 도 23(c) 참조).

이어서, 적층체 (10B)를 45 ℃의 수산화나트륨 용액에 2 분간 침지시킴으로써, 적층체 (10B)로부터 레지스트막 (29A)를 제거하였다. 그 후, 두께가 25 ㎛인 드라이 필름 레지스트에 의해서, 제2 이면측 금속층 (17A)에서의 금속 프레임판 (25)가 되는 부분 및 이면 전극부 (17)을 덮도록 패터닝되어 패턴 구멍 (29K)를 갖는 에칭용 레지스트막 (29B)를 형성하였다(도 24(a) 참조).

여기서, 레지스트막 (29B)의 형성에서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어지는 현상제에 40 초간 침지시키는 조작을 2회 반복함으로써 행하였다.

이어서, 적층체 (10B)로부터 보호 필름 (40A)를 제거한 후, 표면측 금속층 (16A) 및 제2 이면측 금속층 (17A)에 대해서, 암모니아계 에칭액을 사용하고, 50 ℃, 30 초간의 조건으로 에칭 처리를 실시함으로써, 표면측 금속층 (16A)의 전부를 제거함과 동시에, 제2 이면측 금속층 (17A)에서의 패턴 구멍 (29K)에 의해 노출된 부분을 제거하고, 이에 따라, 이면 전극부 (17)의 각각을 서로 분리시킴과 동시에, 시험용 웨이퍼 W1에 형성된 집적 회로에서의 전극 영역의 패턴에 대응하는 패턴에 따라 형성된 복수개의 개구부 (26)을 갖는 금속 프레임판 (25)를 형성하였다(도 24(b) 참조).

금속 프레임판 (25)에 설치된 개구부 (26)의 각각은 가로 방향 3600 ㎛×세로 방향 1000 ㎛이다.

이어서, 적층체 (10B)를 45 ℃의 수산화나트륨 수용액에 2 분간 침지시킴으로써, 금속 프레임판 (25)의 이면 및 이면 전극부 (17)로부터 레지스트막 (29B)를 제거하였다.

그 후, 두께가 25 ㎛인 드라이 필름 레지스트에 의해서, 금속 프레임판 (25)의 이면, 절연층 (18B)의 이면 및 이면 전극부 (17)을 덮도록 레지스트막 (17E)를 형성하고, 이 레지스트막 (17E)를 두께가 25 ㎛인 폴리에틸렌테레프탈레이트로 이루어지는 보호 필름 (40B)에 의해서 덮었다(도 24(c) 참조).

그 후, 적층체 (10B)에 대해서, 아민계 폴리이미드 에칭액(도레이 엔지니어링 가부시끼가이샤 제조, "TPE-3000")을 사용하고, 80 ℃, 10 분간의 조건으로 에칭 처리를 실시함으로써, 절연성 시트 (11)을 제거하여 적층체 (10C)를 얻었다(도 25(a) 참조).

이어서, 두께가 25 ㎛인 드라이 필름 레지스트에 의해서, 표면 전극부 (16) 및 제1 이면측 금속층 (19A)에서의 유지부 (19)가 되어야 하는 부분을 덮도록 패터닝된 레지스트막 (14A)를 형성하였다(도 25(b) 참조).

여기서, 레지스트막 (14A)의 형성에서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어지는 현상제에 40 초간 침지시키는 조작을 2회 반복함으로써 행하였다.

그 후, 제1 이면측 금속층 (19A)에 대해서, 염화 제2철계 에칭액을 사용하고, 50 ℃, 30 초간의 조건으로 에칭 처리를 실시함으로써, 표면 전극부 (16)의 기단 부분의 주위면으로부터 연속하여 절연층 (18B)의 표면을 따라 외측으로 신장되는 직경 60 ㎛의 원형의 유지부 (19)를 형성함으로써 전극 구조체 (15)를 형성하였다(도 25(c) 참조).

이 상태에서, 적층체 (10C)에 아민계 폴리이미드 에칭액(도레이 엔지니어링 가부시끼가이샤 제조, "TPE-3000")을 사용하고, 80 ℃, 10 분간의 조건으로 에칭 처리를 실시함으로써, 절연층 (18B)의 표면 부분을 제거하였다(도 26(a) 참조).

이어서, 이 절연층 (18B)의 표면 부분을 제거한 적층체 (10C)에 대해서, 염화 제2철계 에칭액을 사용하고, 50 ℃, 1 분간의 조건으로 에칭 처리를 실시함으로써, 금속층 (219) 및 금속박층 (220)을 제거하였다.

그 후, 45 ℃의 수산화나트륨 수용액에 2 분간 침지시킴으로써, 표면 전극부 (16) 및 유지부 (19)로부터 레지스트막 (14A)를 제거하였다.

그리고, 적층체 (10C)의 표면 전극부 (16) 및 절연층 (18B)를 덮도록 두께가 25 ㎛인 드라이 필름 레지스트에 의해 레지스트막을 형성하고, 접점막 (9)가 되어야 하는 부분을 덮도록 패터닝된 레지스트막 (17F)를 형성하였다(도 26(c)).

레지스트막 (17F)의 각각은 가로 방향 4600 ㎛이고 세로 방향 2000 ㎛이다.

이 상태에서, 아민계 폴리이미드 에칭액(도레이 엔지니어링 가부시끼가이샤 제조, "TPE-3000")을 사용하고, 80 ℃, 10 분간의 조건으로 에칭 처리를 실시함으로써, 금속 프레임판의 각각의 관통 구멍에 전극 구조체 (15)가 형성된 접점막 (9)를 구비한 적층체 (10C)를 얻었다(도 26(d) 참조).

그리고, 적층체 (10C)로부터 보호 필름 (40B)를 제거하고, 이어서 45 ℃의 수산화나트륨 수용액에 2 분간 침지시킴으로써, 레지스트막 (17E) 및 레지스트막 (17F)를 제거하였다.

그 후, 금속 프레임판 (25)에서의 주연 부분으로부터 폴리에틸렌테레프탈레이트로 이루어지는 보호 테이프를 제거하고, 금속 프레임판 (25)에서의 주연 부분의 표면에 접착제(세메딘(주): 2액형 아크릴 접착제 Y-620)를 도포하여 접착제층을 형성하고, 외경이 22 cm, 내경이 20.5 cm이고 두께가 2 mm인 고리 모양의 질화실리 콘으로 이루어지는 유지 부재 (40)을 배치하였다. 그 후, 유지 부재 (40)과 금속 프레임판 (25)를 50 kg의 하중으로 가압하고, 25 ℃에서 8 시간 동안 유지시켜, 유지 부재 (40)을 금속 프레임판 (25)에 접합함으로써, 본 발명에 따른 시트상 프로브 (10)을 제조하였다.

이상에서 드라이 필름 레지스트로는, 특별히 기재하지 않은 부분에서는 히다찌 가세이제의 H-K350을 사용하였다.

얻어진 시트상 프로브 (10)은, 절연층 (18B)의 두께 d가 약 25 ㎛, 전극 구조체 (15)의 표면 전극부 (16)의 형상이 원추대 모양이고, 그의 기단의 직경 R1이 45 ㎛, 그의 선단의 직경 R2가 25 ㎛, 그의 돌출 높이 h가 12.5 ㎛였다.

또한, 단락부 (18)의 형상이 원추대 모양이고, 그의 표면측의 일단의 직경 R3이 약 35 ㎛, 이면측의 다른 단의 직경 R4가 80 ㎛, 두께 d3이 40 ㎛였다. 또한, 이면 전극부 (17)의 형상이 구형의 평판상이고, 그의 가로폭(직경 R5)이 80 ㎛, 세로폭이 200 ㎛, 두께 d2가 35 ㎛이며, 유지부 (19)의 형상이 원형이고, 그의 직경이 60 ㎛, 그의 두께 d1이 14 ㎛였다.

그리고, 전극 구조체 (15)의 이동 거리, 즉 단락부 (18)의 두께 d3과 절연층 (18B)의 두께 d와의 차는 약 15 ㎛였다.

이와 같이 하여, 합계 4장의 시트상 프로브를 제조하였다.

이들의 시트상 프로브를 "시트상 프로브 N1" 내지 "시트상 프로브 N4"로 한다.

(비교예 1)

도 44(a)에 도시한 바와 같은 표면측 금속층 (92A), 제2 이면측 금속층 (92B), 제1 이면측 금속층 (92C)를 갖고, 절연성 시트 (11), 절연층 (18B)로 이루어지는 적층체 (90C)를 준비하였다.

적층체 (90C)는, 표면측 금속층 (92A)가 두께 4 ㎛의 구리로 이루어지고, 절연층 (18B)가 두께 12.5 ㎛의 폴리이미드로 이루어지며, 제1 이면측 금속층 (92C)가 두께 4 ㎛의 구리로 이루어지고, 절연성 시트 (91B)가 두께 37.5 ㎛의 폴리이미드로 이루어지며, 제2 이면측 금속층 (92B)가 두께 10 ㎛의 42 합금으로 이루어지는 것이다.

이 적층체 (90C)에 대해서, 일본 특허 공개 제2004-172589호에 기재된 방법에 따라서, 제2 이면측 금속층측 (92B)에 직경 90 ㎛의 패턴 구멍을 형성하고, 순차적으로 절연층 (18B), 제1 이면측 금속층 (92C), 절연성 시트 (11)에 연속하는 관통 구멍을 형성하고, 관통 구멍의 저면에 표면측 금속층 (92A)를 노출시켜, 단락부와 표면 전극부를 일괄적으로 형성하는 전극 구조체 형성용 오목부 (90K)를 제조하였다(도 41(b) 참조).

이어서, 적층체 (90C)를 술파민산니켈을 함유하는 도금욕 중에 침지시키고, 적층체 (90C)에 대해서, 표면측 금속층 (92A)를 전극으로 하여, 전해 도금 처리를 실시하여 각 단락부 형성용 오목부 내에 금속을 충전하였다(도 41(c) 참조).

이어서, 절연성 시트 (11)을 에칭에 의해 제거하였다(도 41(d) 참조).

이어서, 제1 이면측 금속층에 에칭을 행하여 유지부를 형성하고, 제2 이면측 금속층에 에칭을 행하여 그의 일부를 제거함으로써 이면 전극부와 지지부 (92E)를 형성하고, 절연층 (18B)에 에칭을 행하여 절연층을 각각의 접점막으로 분할하였다(도 41(e) 참조).

그 후, 외경이 22 cm, 내경이 20.5 cm이고 두께가 2 mm인 고리 모양의 질화실리콘으로 이루어지는 지지 부재 (2)의 표면에, 시아노아크릴레이트계 접착제(도아 고세이(주) 제조: 품명 알론알파, 품번: #200)를 적하하여 접착층을 형성하고, 이것에 접점막을 형성한 적층체를 적층하고, 25 ℃에서 30 분간 유지함으로써, 접착층을 경화시켜 시트상 프로브를 제조하였다.

얻어진 시트상 프로브는 절연층의 두께 d가 37.5 ㎛, 전극 구조체의 표면 전극부의 형상은 원추대 모양이고, 그의 기단의 직경이 37 ㎛, 그의 선단의 직경이 13 ㎛(평균값)이며, 그의 돌출 높이가 12.5 ㎛이고, 유지부는 가로폭이 60 ㎛, 세로폭이 200 ㎛이고, 두께가 4 ㎛이고, 단락부의 형상은 원추대 모양이고, 그의 표면측의 일단의 직경이 37 ㎛, 이면측의 다른 단의 직경이 90 ㎛이고, 이면 전극부의 형상은 구형의 평판상이고, 그의 가로폭이 90 ㎛, 세로폭이 200 ㎛, 두께가 20 ㎛이었다.

이와 같이 하여, 합계 4장의 시트상 프로브를 제조하였다.

이들 시트상 프로브를 "시트상 프로브 O1" 내지 "시트상 프로브 O4"라 한다.

<이방 도전성 커넥터의 제조>

(1) 자성 코어 입자의 제조:

시판되고 있는 니켈 입자(웨스타임(Westaim)사 제조, "FC1000")를 사용하고, 이하와 같이 하여 자성 코어 입자를 제조하였다.

닛신 엔지니어링 가부시끼가이샤 제조의 공기 분급기 "터보클래시파이어 TC-15N"에 의해서, 니켈 입자 2 kg을 비중이 8.9, 풍량이 2.5 ㎥/분, 로터 회전수가 2250 rpm, 분급점이 15 ㎛, 니켈 입자의 공급 속도가 60 g/분의 조건으로 분급 처리하여, 입경이 15 ㎛ 이하인 니켈 입자 0.8 kg을 수집하고, 추가로 이 니켈 입자 0.8 kg을 비중이 8.9, 풍량이 2.5 ㎥/분, 로터 회전수가 2930 rpm, 분급점이 10 ㎛, 니켈 입자의 공급 속도가 30 g/분의 조건으로 분급 처리하여, 니켈 입자 0.5 kg을 수집하였다.

얻어진 니켈 입자는 수 평균 입경이 7.4 ㎛, 입경의 변동 계수가 27 ％, BET 비표면적이 0.46×10³ ㎡/kg, 포화자화가 0.6 Wb/㎡였다.

이 니켈 입자를 자성 코어 입자 Q로 한다.

(2) 도전성 입자의 제조:

분말 도금 장치의 처리조 내에, 자성 코어 입자 Q 100 g을 투입하고, 추가로 0.32 N의 염산 수용액 2 ℓ를 첨가하여 교반하고, 자성 코어 입자 Q를 함유하는 슬러리를 얻었다. 이 슬러리를 상온에서 30 분간 교반함으로써, 자성 코어 입자 Q의 산 처리를 행한 후, 1 분간 정치시켜 자성 코어 입자 Q를 침전시키고, 상청액을 제거하였다.

이어서, 산 처리가 실시된 자성 코어 입자 Q에 순수한 물 2 ℓ를 첨가하고, 상온에서 2 분간 교반한 후, 1 분간 정치시켜 자성 코어 입자 Q를 침전시키고, 상청액을 제거하였다. 이 조작을 추가로 2회 반복함으로써, 자성 코어 입자 Q의 세 정 처리를 행하였다.

그리고, 산 처리 및 세정 처리가 실시된 자성 코어 입자 Q에, 금의 함유 비율이 20 g/ℓ인 금도금액 2 ℓ를 첨가하고, 처리층내의 온도를 90 ℃로 승온하여 교반함으로써, 슬러리를 제조하였다. 이 상태에서 슬러리를 교반하면서, 자성 코어 입자 Q에 대해서 금의 치환 도금을 행하였다. 그 후, 슬러리를 방냉하면서 정치시켜 입자를 침전시키고, 상청액을 제거함으로써, 도전성 입자 P를 제조하였다.

이와 같이 하여 얻어진 도전성 입자에 순수한 물 2 ℓ를 첨가하고, 상온에서 2 분간 교반한 후, 1 분간 정치시켜 도전성 입자를 침전시키고, 상청액을 제거하였다. 이 조작을 추가로 2회 반복한 후, 90 ℃로 가열한 순수한 물 2 ℓ를 첨가하여 교반하고, 얻어진 슬러리를 여과지에 의해서 여과하여 도전성 입자를 회수하였다. 그리고, 이 도전성 입자를 90 ℃로 설정된 건조기에 의해서 건조 처리하였다.

얻어진 도전성 입자는 수 평균 입경이 7.3 ㎛, BET 비표면적이 0.38×10³ ㎡/kg, (피복층을 형성하는 금의 질량)/(자성 코어 입자 [A]의 질량)의 값이 0.3이었다.

이 도전성 입자를 "도전성 입자 (a)"라 한다.

(3) 프레임판의 제조:

도 36 및 도 37에 도시한 구성에 따라, 하기의 조건에 의해, 상기한 시험용 웨이퍼 W1에서의 각 피검사 전극 영역에 대응하여 형성된 966개의 개구 (32)를 갖는 직경이 8인치인 프레임판 (31)을 제조하였다.

이 프레임판 (31)의 재질은 코발트(선 열 팽창 계수 5×10^-6/K)이고, 그의 두께는 60 ㎛이다.

개구 (32)의 각각은, 그의 가로 방향(도 36 및 도 37에서 좌우 방향)의 치수가 3600 ㎛이고 세로 방향(도 36 및 도 37에서 상하 방향)의 치수가 900 ㎛이다.

프레임판 (31)의 개구 (32)는, 도 36에 도시한 바와 같이 시험용 웨이퍼에 형성된 집적 회로 L의 1개에 대해서 2개가 형성되어 있고, 동일한 집적 회로 L에 대해서 설치되어 있는 프레임판 (31)의 개구 (32)는 중심간 거리(도 37에서 상하 방향)에서 2000 ㎛ 피치로 배치되어 있다.

세로 방향으로 인접하는 개구부 (32) 사이의 중앙 위치에는, 원형의 공기 유입 구멍 (33)이 형성되어 있고, 그의 직경은 1000 ㎛이다.

(4) 이방 도전성 시트용 성형 재료의 제조:

부가형 액상 실리콘 고무 100 중량부에, 도전성 입자 30 중량부를 첨가하여 혼합한 후, 감압에 의한 탈포 처리를 실시함으로써, 이방 도전성 시트용 성형 재료를 제조하였다.

이상에서, 사용한 부가형 액상 실리콘 고무는, 각각 점도가 250 Pa?s인 A액 및 B액으로 이루어지는 2액형이며, 그의 경화물의 압축 영구 왜곡이 5 ％, 듀로 미터 A 경도가 32, 인열 강도가 25 kN/m이다.

여기서, 부가형 액상 실리콘 고무 및 그의 경화물의 특성은 이하와 같이 하여 측정된 것이다.

(i) 부가형 액상 실리콘 고무의 점도는, B형 점도계에 의해, 23±2 ℃에서의 값을 측정하였다.

(ii) 실리콘 고무 경화물의 압축 영구 왜곡은 다음과 같이 측정하였다.

2액형의 부가형 액상 실리콘 고무에서의 A액과 B액을 등량이 되는 비율로 교반 혼합하였다. 이어서, 이 혼합물을 금형에 유입시키고, 혼합물에 대해서 감압에 의한 탈포 처리를 행한 후, 120 ℃, 30 분간의 조건으로 경화 처리를 행함으로써, 두께가 12.7 mm, 직경이 29 mm인 실리콘 고무 경화물로 이루어지는 원주체를 제조하고, 이 원주체에 대해서 200 ℃, 4 시간의 조건으로 포스트 경화를 행하였다. 이와 같이 하여 얻어진 원주체를 시험편으로서 사용하고, JIS K 6249에 준거하여 150±2 ℃에서의 압축 영구 왜곡을 측정하였다.

(iii) 실리콘 고무 경화물의 인열 강도는 다음과 같이 측정하였다.

상기 (ii)와 마찬가지의 조건으로 부가형 액상 실리콘 고무의 경화 처리 및 포스트 경화를 행함으로써, 두께가 2.5 mm인 시트를 제조하였다.

이 시트로부터 펀칭에 의해서 크레센트(crescent)형의 시험편을 제조하고, JIS K 6249에 준거하여 23± 2 ℃에서의 인열 강도를 측정하였다.

(iv) 듀로 미터 A 경도는, 상기 (iii)와 마찬가지로 하여 제조된 시트를 5장 중첩시키고, 얻어진 적중체를 시험편으로서 사용하고, JIS K 6249에 준거하여 23±2 ℃의 값을 측정하였다.

(5) 이방 도전성 커넥터의 제조:

상기 (3)에서 제조한 프레임판 (31) 및 상기 (4)에서 제조한 성형 재료를 사 용하고, 일본 특허 공개 제2002-324600호 공보에 기재된 방법에 따라서, 프레임판 (31)에 각각 하나의 개구 (32)를 막도록 배치되고, 프레임판 (31)의 개구 돌기부에 고정되어 지지된, 도 30에 도시한 구성의 966개의 이방 도전성 시트 (35)를 형성함으로써, 이방 도전성 커넥터 (30)을 제조하였다.

여기서, 성형 재료층의 경화 처리는 전자석에 의해서 두께 방향으로 2 T의 자장을 작용시키면서 100 ℃, 1 시간의 조건으로 행하였다.

얻어진 이방 도전성 시트 (35)에 대해서 구체적으로 설명하면, 이방 도전성 시트 (35)의 각각은 가로 방향의 치수가 6000 ㎛, 세로 방향의 치수가 2000 ㎛이고, 26개의 도전부 (36)이 120 ㎛의 피치로 가로 방향에 일렬로 배열되어 있고, 도전부 (36)의 각각은 가로 방향의 치수가 60 ㎛, 세로 방향의 치수가 200 ㎛, 두께가 150 ㎛, 돌출부 (38)의 돌출 높이가 25 ㎛, 절연부 (37)의 두께가 100 ㎛이다.

또한, 가로 방향에서 가장 외측에 위치하는 도전부 (36)과 프레임판 (31)의 개구 돌기 사이에는, 비접속용 도전부 (36)이 배치되어 있다.

비접속용 도전부 (36)의 각각은 가로 방향의 치수가 60 ㎛, 세로 방향의 치수가 200 ㎛, 두께가 150 ㎛이다.

또한, 각 이방 도전성 시트 (35)에서의 도전부 (36) 중 도전성 입자의 함유 비율을 조사한 바, 모든 도전부 (36)에 대해서 부피분률로 약 25 ％였다.

이와 같이 하여, 합계 12장의 이방 도전성 커넥터를 제조하였다.

이들 이방 도전성 커넥터를 "이방 도전성 커넥터 C1" 내지 "이방 도전성 커넥터 C12"로 한다.

<검사용 회로 기판의 제조>

기판 재료로서 알루미나세라믹(선 열 팽창 계수 4.8×10^-6/K)을 사용하고, 시험용 웨이퍼 W1에서의 피검사 전극의 패턴에 대응하는 패턴에 따라 검사 전극 (21)이 형성된 검사용 회로 기판 (20)을 제조하였다.

이 검사용 회로 기판 (20)은, 전체의 치수가 30 cm×30 cm인 구형이고, 그의 검사 전극은 가로 방향의 치수가 60 ㎛이고 세로 방향의 치수가 200 ㎛이다. 얻어진 검사용 회로 기판을 "검사용 회로 기판 T1"이라 한다.

<시트상 프로브의 평가>

(1) 시험 1(인접하는 전극 구조체간의 절연성):

시트상 프로브 M1, M2, 시트상 프로브 N1, N2, 시트상 프로브 O1, O2의 각각에 대해서, 이하와 같이 하여 인접하는 전극 구조체간의 절연성의 평가를 행하였다.

실온(25 ℃)하에서, 시험용 웨이퍼 W1을 시험대에 배치하고, 이 시험용 웨이퍼 W1의 표면 상에 시트상 프로브를 그의 표면 전극부 (16)의 각각이 시험용 웨이퍼 W1의 피검사 전극 (7) 상에 위치하도록 위치 정렬하여 배치하고, 이 시트상 프로브 상에 이방 도전성 커넥터 (30)을 그의 도전부 (36)의 각각이 시트상 프로브의 이면 전극부 (17) 상에 위치하도록 위치 정렬하여 배치하고, 이 이방 도전성 커넥터 (30) 상에 검사용 회로 기판 T1을 그의 검사 전극 (21)이 각각 이방 도전성 커넥터 (30)의 도전부 (36) 상에 위치하도록 위치 정렬하여 배치하고, 추가로 검사용 회로 기판 T1을 아래쪽으로 200 kg의 하중(전극 구조체 1개당 가해지는 하중이 평균적으로 약 8 g)으로 가압하였다.

여기서, 이방 도전성 커넥터 (30)으로는 하기 표 1에 나타내는 것을 사용하였다.

그리고, 검사용 회로 기판 T1에서의 26116개의 검사 전극 (21)의 각각에 차례로 전압을 인가함과 동시에, 전압이 인가된 검사 전극과 다른 검사 전극 사이의 전기 저항을 시트상 프로브에서의 전극 구조체 (15) 사이의 전기 저항(이하, "절연 저항"이라 함)으로서 측정하고, 전체 측정점에서의 절연 저항이 10 MΩ 이하인 측정점의 비율(이하, "절연 불량 비율"이라 함)을 구하였다.

여기서, 절연 저항이 10 MΩ 이하인 경우에는, 실제상 웨이퍼에 형성된 집적 회로의 전기적 검사에 사용하는 것이 곤란하다.

이상의 결과를 표 1에 나타낸다.

(2) 시험 2(전극 구조체의 접속 안정성):

시트상 프로브 M3, M4, 시트상 프로브 N3, N4, 시트상 프로브 O3, O4의 각각에 대해서, 이하와 같이 하여 피검사 전극에 대한 전극 구조체 (15)의 접속 안정성의 평가를 행하였다.

실온(25 ℃)하에서, 시험용 웨이퍼 W2를 전열 히터를 구비한 시험대에 배치하고, 이 시험용 웨이퍼 W2의 표면 상에 시트상 프로브를 그의 표면 전극부 (16)이 각각 시험용 웨이퍼 W2의 피검사 전극 (7) 상에 위치하도록 위치 정렬하여 배치하고, 이 시트상 프로브 상에 이방 도전성 커넥터 (30)을 그의 도전부 (36)의 각각이 시트상 프로브의 이면 전극부 (17) 상에 위치하도록 위치 정렬하여 배치하고, 이 이방 도전성 커넥터 (30) 상에 검사용 회로 기판 T1을 그의 검사 전극 (21)의 각각이 이방 도전성 커넥터 (30)의 도전부 (36) 상에 위치하도록 위치 정렬하여 배치하고, 추가로 검사용 회로 기판 T1을 아래쪽으로 200 kg의 하중(전극 구조체 1개당 가해지는 하중이 평균적으로 약 8 g)으로 가압하였다.

여기서, 이방 도전성 커넥터 (30)으로는 하기 표 2에 나타내는 것을 사용하였다.

그리고, 검사용 회로 기판 T1에서의 26116개의 검사 전극 (7)에 대해서, 시트상 프로브, 이방 도전성 커넥터 (30) 및 시험용 웨이퍼 W2를 개재시켜 서로 전기적으로 접속된 2개의 검사 전극 (21) 사이의 전기 저항을 차례로 측정하고, 측정된 전기 저항값의 2분의 1의 값을, 검사용 회로 기판 T1의 검사 전극 (21)과 시험용 웨이퍼 W2의 피검사 전극 (7) 사이의 전기 저항(이하, "도통 저항"이라 함)으로서 기록하고, 전체 측정점에서의 도통 저항이 1 Ω 이상인 측정점의 비율(이하, "접속 불량 비율"이라 함)을 구하였다.

이 조작을 "조작 (1)"이라 한다.

이어서, 검사용 회로 기판 T1에 대한 가압을 해제한 후, 시험대를 125 ℃로 승온하여 그의 온도가 안정될 때까지 방치하고, 그 후, 검사용 회로 기판 T1을 아래쪽으로 200 kg의 하중(전극 구조체 1개당 가해지는 하중이 평균적으로 약 8 g)으로 감압하고, 상기 조작 (1)과 동일하게 하여 접속 불량 비율을 구하였다. 이 조작을 "조작 (2)"라 한다.

이어서, 시험대를 실온(25 ℃)까지 냉각하고, 검사용 회로 기판 T1에 대한 가압을 해제하였다. 이 조작을 "조작 (3)"이라 한다.

그리고, 상기한 조작 (1), 조작 (2) 및 조작 (3)을 1 사이클로서 합계 200 사이클을 연속하여 행하였다.

여기서, 도통 저항이 1 Ω 이상인 경우에는, 실제상 웨이퍼에 형성된 집적 회로의 전기적 검사에 사용하는 것이 곤란하다.

이상의 결과를 표 2에 나타낸다.

또한, 시험 2가 종료된 후, 각각의 시트상 프로브를 관찰한 바, 어느 하나의 시트상 프로브도 전극 구조체 (15)도 절연층 (18B)로부터 탈락하지 않았다.

표 2의 결과로부터, 비교예에 관한 시트상 프로브 O에서는 표면 전극부의 돌출 높이가 작고, 절연층 (18B)의 두께가 두껍기 때문에, 절연막으로써 그의 표면의 주위를 덮은 피검사 전극을 갖는 웨이퍼에 대해서는, 그의 전기적 접속을 안정적으로 계속할 수 없다는 것이 분명해졌다.

Claims (14)

1. 절연층과, 이 절연층에 절연층의 면방향으로 서로 이격되어 배치된, 상기 절연층의 두께 방향으로 관통하여 신장되는 복수개의 전극 구조체를 구비한 접점막을 가지며,

   상기 전극 구조체의 각각은

   상기 절연층의 표면에 노출되고, 상기 절연층의 표면으로부터 돌출되고, 표면 전극부의 기단에서 선단을 향할수록 작은 직경이 되는 형상의 표면 전극부,

   상기 절연층의 이면에 노출되는 이면 전극부, 및

   상기 표면 전극부의 기단으로부터 연속하여 상기 절연층을 절연층의 두께 방향으로 관통하여 신장되며, 상기 이면 전극부에 연결된 단락부로 이루어지고,

   상기 표면 전극부의 기단의 직경이 상기 단락부의 표면 전극부와 접하는 측의 가장자리의 직경보다 크고,

   상기 단락부의 두께가 상기 절연층의 두께보다 두꺼운 것을 특징으로 하는 시트상 프로브.
2. 제1항에 있어서, 상기 단락부가 상기 절연층에 대해서, 절연층의 두께 방향으로 이동 가능하게 되어 있는 것을 특징으로 하는 시트상 프로브.
3. 제2항에 있어서, 상기 절연층의 두께 방향에서의 전극 구조체의 이동 가능 거리가 5 내지 30 ㎛인 것을 특징으로 하는 시트상 프로브.
4. (1) 적어도 절연성 시트,

   이 절연성 시트의 표면에 형성된 표면측 금속층, 및

   상기 절연성 시트의 이면에 형성된 제1 이면측 금속층을 갖는 적층체를 준비하고,

   (2) 이 적층체에서의 제1 이면측 금속층과 절연성 시트에 서로 연통하는, 두께 방향으로 신장되는 관통 구멍을 형성함으로써, 상기 적층체의 이면에 표면 전극부 형성용 오목부를 형성하며,

   이 적층체에 대해서,

   (3) 적층체의 표면측 금속층을 전극으로 하여 도금 처리를 실시하여, 표면 전극부 형성용 오목부에 금속을 충전함으로써, 표면 전극부를 형성하고,

   (4) 그 후, 상기 적층체의 이면측에 두께 방향으로 복수개의 에칭 속도가 다른 수지층에 의해 구성된 절연층과, 이 절연층의 표면에 형성된 제2 이면측 금속층을 형성하고,

   (5) 이 적층체에서의 제2 이면측 금속층 및 절연층의 각각에 서로 연통하고, 저면에 표면 전극부를 노출시킨 단락부 형성용 오목부를 형성하며,

   이 적층체에 대해서,

   (6) 적층체의 표면측 금속층을 전극으로 하여 도금 처리를 실시하여, 단락부 형성용 오목부에 금속을 충전함으로써, 표면 전극부의 기단으로부터 연속하여 절연층을 절연층의 두께 방향으로 관통하여 신장되는 단락부를 형성한 후,

   (7) 제2 이면측 금속층에 에칭 처리를 실시함으로써, 이면 전극부를 형성하고,

   (8) 상기 표면측 금속층 및 상기 절연성 시트를 제거함으로써, 상기 표면 전극부 및 상기 제1 이면측 금속층을 노출시키고,

   (9) 그 후, 상기 제1 이면측 금속층에 에칭 처리를 실시함으로써, 상기 표면 전극부의 기단 부분으로부터 연속하여, 상기 절연층의 표면을 따라 방사상으로 신장되는 유지부를 형성하고,

   (10) 그 후, 절연층에 에칭 처리를 행하고, 절연층의 표면측 부분을 제거하여, 절연층의 두께를 얇게 하는 공정

   을 포함하는 것을 특징으로 하는 시트상 프로브의 제조 방법.
5. 제4항에 있어서, 상기 절연층을 구성하는 에칭 속도가 다른 수지층 중, 표면 전극부와 접하는 측의 수지층의 에칭 속도가 빠른 것을 특징으로 하는 시트상 프로브의 제조 방법.
6. 제4항 또는 제5항에 있어서, 상기 단계 (10)에 있어서, 상기 절연층을 구성하는 에칭 속도가 다른 복수개의 수지층 중, 한층 이상의 수지층을 제거하는 것을 특징으로 하는 시트상 프로브의 제조 방법.
7. 제4항 또는 제5항에 있어서, 상기 절연층이 금속층을 개재시켜 적층되는 복수개의 수지층으로 형성되고, 상기 단계 (10)에 있어서, 금속층으로부터 표면 전극부측의 수지층을 에칭에 의해 제거하는 시트상 프로브의 제조 방법.
8. 검사 대상인 회로 장치의 피검사 전극에 대응하여 복수개의 검사 전극이 형성된 검사용 회로 기판,

   이 검사용 회로 기판 상에 배치된 이방 도전성 커넥터, 및

   이 이방 도전성 커넥터 상에 배치된 제1항 내지 제3항 중 어느 한 항에 기재된 시트상 프로브

   를 포함하는 것을 특징으로 하는, 검사 대상인 회로 장치와 테스터와의 전기적 접속을 행하기 위한 프로브 카드.
9. 제8항에 있어서, 검사 대상인 회로 장치가 다수개의 집적 회로가 형성된 웨이퍼이고,

   이방 도전성 커넥터는,

   검사 대상인 웨이퍼에 형성된 모든 집적 회로 또는 일부의 집적 회로에서의 피검사 전극이 배치된 전극 영역에 대응하여 복수개의 개구가 형성된 프레임판, 및

   이 프레임판의 각각의 개구를 막도록 배치된 이방 도전성 시트

   를 포함하는 것을 특징으로 하는 프로브 카드.
10. 제8항에 기재된 프로브 카드를 포함하는 것을 특징으로 하는 회로 장치의 검사 장치.
11. 검사 대상인 회로 장치의 피검사 전극에 대응하여 복수개의 검사 전극이 형성된 검사용 회로 기판,

    이 검사용 회로 기판 상에 배치된 이방 도전성 커넥터, 및

    이 이방 도전성 커넥터 상에 배치된 제4항 또는 제5항에 기재된 방법으로 제조된 시트상 프로브

    를 포함하는 것을 특징으로 하는, 검사 대상인 회로 장치와 테스터와의 전기적 접속을 행하기 위한 프로브 카드.
12. 제11항에 있어서,

    검사 대상인 회로 장치가 다수개의 집적 회로가 형성된 웨이퍼이고,

    이방 도전성 커넥터는,

    검사 대상인 웨이퍼에 형성된 모든 집적 회로 또는 일부의 집적 회로에서의 피검사 전극이 배치된 전극 영역에 대응하여 복수개의 개구가 형성된 프레임판과,

    이 프레임판의 각각의 개구를 막도록 배치된 이방 도전성 시트를 포함하는 것을 특징으로 하는 프로브 카드.
13. 제11항에 기재된 프로브 카드를 포함하는 것을 특징으로 하는 회로 장치의 검사 장치.
14. 복수개의 집적 회로가 형성된 웨이퍼의 각 집적 회로를,

    제8항에 기재된 프로브 카드를 개재시켜 테스터에 전기적으로 접속하고,

    상기 각 집적 회로의 전기 검사를 행하는 것을 특징으로 하는 웨이퍼의 검사 방법.

Images