JP6376761B2 - 中継部材及び中継部材の製造方法 - Google Patents

中継部材及び中継部材の製造方法 Download PDF

Info

Publication number
JP6376761B2
JP6376761B2 JP2014016394A JP2014016394A JP6376761B2 JP 6376761 B2 JP6376761 B2 JP 6376761B2 JP 2014016394 A JP2014016394 A JP 2014016394A JP 2014016394 A JP2014016394 A JP 2014016394A JP 6376761 B2 JP6376761 B2 JP 6376761B2
Authority
JP
Japan
Prior art keywords
insulating substrate
substrate
columnar conductor
conductor portion
facing surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014016394A
Other languages
English (en)
Other versions
JP2015144159A (ja
Inventor
橋口 徹
徹 橋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Priority to JP2014016394A priority Critical patent/JP6376761B2/ja
Publication of JP2015144159A publication Critical patent/JP2015144159A/ja
Application granted granted Critical
Publication of JP6376761B2 publication Critical patent/JP6376761B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)

Description

本発明は、中継部材及び中継部材の製造方法に関する。
この種の技術として、特許文献1は、本願の図16に示すように、コンピュータのマザーボード上に複数の半導体チップ300を搭載する際に、複数の半導体チップ300とマザーボードの間に配置されるインターポーザ301を開示している。
このインターポーザ301は、複数の柱状導体302と、複数の柱状導体302と複数の半導体チップ300の間に配置される配線層303とを有する。複数の柱状導体302の間には、空隙304が形成されている。複数の柱状導体302の存在により、マザーボードと複数の半導体チップ300の間における熱膨張係数のミスマッチに起因した応力を緩和している。
また、複数の柱状導体302が配線層303に対して直立した状態を維持できるよう、複数の柱状導体302の側面には、剛性を有する補強材305が導入されている。この補強材305の導入により、複数の柱状導体302が倒れ難く、インターポーザ301としての信頼性が向上するとしている。
特開2011−119481号公報
ところで、インターポーザの更なる狭ピッチ化の要請により、複数の柱状導体302の直立した状態を一層高いレベルで維持する技術が求められていた。
本願発明の目的は、中継部材の信頼性を向上させる技術を提供することにある。
本願発明の観点によれば、2つの接続対象物を電気的に接続するために、前記2つの接続対象物の間に配置される中継部材であって、複数の導電部材と、前記複数の導電部材を保持する第1の絶縁基板と、を備え、前記第1の絶縁基板は、前記第1の絶縁基板の板厚方向に対して直交する第1の面を有し、各導電部材は、前記第1の面と面接触する第1接触部と、前記第1の絶縁基板を貫通するように前記第1接触部から直線状に前記第1の絶縁基板の板厚方向に対して実質的に平行に突出する柱状導体部と、を有し、前記柱状導体部は、前記第1の絶縁基板内に埋まっている第1埋没部と、前記第1の絶縁基板外に露出している露出部と、を有し、前記第1接触部は、前記第1の面と対向する第1基板対向面と、前記第1基板対向面と反対側の面である第1基板非対向面と、を有し、前記第1基板非対向面のうち少なくとも前記第1の絶縁基板の板厚方向で見て前記柱状導体部と重複する重複領域は外部に露出しており、前記複数の導電部材を保持する第2の絶縁基板を更に備え、前記第2の絶縁基板は、前記第1の絶縁基板に対して実質的に平行となるように、前記第1の絶縁基板から離れて配置され、各導電部材の前記柱状導体部は、前記第1の絶縁基板及び前記第2の絶縁基板を貫通する、中継部材が提供される。
好ましくは、前記柱状導体部は、前記第2の絶縁基板内に埋まっている第2埋没部を更に有し、前記露出部は、前記第1の絶縁基板と前記第2の絶縁基板の間で延びている。
好ましくは、各導電部材は、前記第2の絶縁基板を挟んで前記第1の絶縁基板と反対側に配置されると共に前記第2の絶縁基板と面接触する第2接触部を更に有する。
本願発明の他の観点によれば、第1の層と、第2の層と、第3の層と、をこの順に積層して基材を形成し、前記基材に、前記基材の積層方向に対して実質的に平行な貫通孔を複数形成し、前記複数の貫通孔内に柱状導体部を夫々形成し、前記第2の層を除去する、中継部材の製造方法が提供される。
本願発明の他の観点によれば、2つの接続対象物を電気的に接続するために、前記2つの接続対象物の間に配置される中継部材であって、複数の導電部材と、前記複数の導電部材を保持する第1の絶縁基板と、を備え、前記第1の絶縁基板は、前記第1の絶縁基板の板厚方向に対して直交する第1の面を有し、各導電部材は、前記第1の面と面接触する第1接触部と、前記第1の絶縁基板を貫通するように前記第1接触部から直線状に前記第1の絶縁基板の板厚方向に対して実質的に平行に突出する柱状導体部と、を有し、前記柱状導体部は、前記第1の絶縁基板内に埋まっている第1埋没部と、前記第1の絶縁基板外に露出している露出部と、を有し、前記第1接触部は、前記第1の面と対向する第1基板対向面と、前記第1基板対向面と反対側の面である第1基板非対向面と、を有し、前記第1基板非対向面のうち少なくとも前記第1の絶縁基板の板厚方向で見て前記柱状導体部と重複する重複領域は外部に露出しており、前記柱状導体部の外周面、及び、前記柱状導体部の前記第1の絶縁基板から遠い側の先端面に、前記柱状導体部よりもハンダ濡れ性が悪い低濡れ層を形成すると共に、前記柱状導体部の前記先端面において前記低濡れ層上に、前記低濡れ層よりもハンダ濡れ性が良い高濡れ層を形成することにより、前記柱状導体部の外周面のハンダ濡れ性が、前記柱状導体部の前記第1の絶縁基板から遠い側の先端面のハンダ濡れ性よりも悪くなっている、中継部材が提供される。

本願発明によれば、前記重複領域が外部に露出しているので、前記第1基板非対向面を前記接続対象物にハンダで固定する際、前記第1基板非対向面の前記重複領域を前記接続対象物にハンダで固定することができる。従って、前記第1基板非対向面の前記重複領域を前記接続対象物にハンダで固定できず前記第1基板非対向面のうち前記重複領域以外の部分を前記接続対象物に固定しなければならない場合と比較して、前記第1の絶縁基板内における前記第1埋没部の変位又は変形が抑制される。従って、前記複数の導電部材の前記柱状導体部の、前記第1の絶縁基板に対して直立した状態を高いレベルで維持することができ、もって、前記中継部材の信頼性を向上させることができる。
図1は、半導体装置の分解斜視図である。(第1実施形態) 図2は、インターポーザの一部切り欠き斜視図である。(第1実施形態) 図3は、図2のIII-III線断面図に相当する、インターポーザの断面図である。(第1実施形態) 図4は、インターポーザの製造工程を示す図である。(第1実施形態) 図5は、インターポーザの製造工程を示す図である。(第1実施形態) 図6は、インターポーザの断面図である。(第1変形例) 図7は、インターポーザの断面図である。(第2変形例) 図8は、インターポーザの断面図である。(第3変形例) 図9は、インターポーザの断面図である。(第4変形例) 図10は、インターポーザの断面図である。(第5変形例) 図11は、半導体装置の分解斜視図である。(第2実施形態) 図12は、インターポーザの一部切り欠き斜視図である。(第2実施形態) 図13は、図12のXIII-XIII線断面図に相当する、インターポーザの断面図である。(第2実施形態) 図14は、インターポーザの製造工程を示す図である。(第2実施形態) 図15は、インターポーザの製造工程を示す図である。(第2実施形態) 図16は、特許文献1の図11に相当する図である。
(第1実施形態)
以下、図1〜図5を参照しつつ、本願発明の第1実施形態を説明する。
図1に示すように、半導体装置1(電子装置)は、半導体素子2(接続対象物、第1接続対象物)と、配線基板3(接続対象物、第2接続対象物)と、半導体素子2と配線基板3を電気的に接続するために半導体素子2と配線基板3の間に配置されるインターポーザ4(中継部材)と、を備える。
ここで、半導体素子2は、電子素子の一例であって、例えば、ICチップやLSIチップなどの能動素子である。半導体素子2に代えて、キャパシタやレジスタなどの受動素子、その他の電子部品を採用してもよい。
また、配線基板3は、基板の一例であって、例えば、各種の実装基板や、例えば多層配線基板などのように既に配線が形成されている配線基板である。配線基板3に代えて、半導体基板(例えば、シリコン基板等)やガラス基板、絶縁性樹脂基板などのように後段の工程で配線の形成が予定されている基板を採用してもよい。
半導体素子2は、直方体状に形成されている。半導体素子2は、複数の電極パッド5が形成された素子接続面2aを有する。
配線基板3は、複数の電極パッド6が形成された基板接続面3aを有する。
本実施形態において、半導体素子2の複数の電極パッド5と、配線基板3の複数の電極パッド6は、同じ数、同じピッチで、マトリックス状に配置されている。
そして、インターポーザ4は、半導体素子2の複数の電極パッド5と、配線基板3の複数の電極パッド6と、を一対一で電気的に接続する。以下、このインターポーザ4を詳細に説明する。図2には、図1に示すインターポーザ4が上下逆に描かれている。
図2に示すように、インターポーザ4は、複数のコンタクト7(導電部材)と、複数のコンタクト7を保持する下絶縁基板8(第1の絶縁基板)と、を備える。複数のコンタクト7は、同一形状である。複数のコンタクト7は、マトリックス状に配置されている。下絶縁基板8は、絶縁性の基板である。
図3に示すように、下絶縁基板8は、下基板上面8aと下基板下面8b(第1の面)を有する。下基板上面8a及び下基板下面8bは、下絶縁基板8の板厚方向に対して直交する面である。下基板下面8bは、下基板上面8aの反対側の面である。下絶縁基板8には、複数の貫通孔9が形成されている。各貫通孔9は、下基板上面8a及び下基板下面8bに開口している。各貫通孔9は、内周面9aを有する。複数の貫通孔9は、マトリックス状に配置されている。
各コンタクト7は、下ハンダ付端子部10と柱状導体部11、上ハンダ付端子部12を有する。
下ハンダ付端子部10は、下絶縁基板8に対して平行な丸い板状の部分であって、下絶縁基板8の下基板下面8bに対して面接触するように配置されている。下ハンダ付端子部10は、下端子基板対向面10aと下端子基板非対向面10b、外周面10cを有する。下端子基板対向面10aは、下絶縁基板8の下基板下面8bに対して面接触している。下端子基板非対向面10bは、下端子基板対向面10aの反対側の面である。
柱状導体部11は、下ハンダ付端子部10の下端子基板対向面10aから直線状に突出して形成されている。柱状導体部11は、円柱状の導体である。柱状導体部11は、下絶縁基板8の板厚方向に対して実質的に平行となるように延びている。柱状導体部11は、下ハンダ付端子部10の下端子基板対向面10aから突出して、下絶縁基板8を貫通している。柱状導体部11は、下ハンダ付端子部10の下端子基板対向面10aから突出して、下絶縁基板8の下基板下面8b及び下基板上面8aをこの順で貫通している。柱状導体部11は、下絶縁基板8の貫通孔9を貫通している。柱状導体部11は、下絶縁基板8内に埋まっている下埋没部13と、下絶縁基板8外に露出している露出部14と、を有する。下埋没部13及び露出部14は、何れも円柱状である。下埋没部13の外周面13aは、下絶縁基板8の貫通孔9の内周面9aに対して密着するように形成されている。露出部14は、下埋没部13を挟んで下ハンダ付端子部10と反対側に配置されている。露出部14は、下絶縁基板8を挟んで下ハンダ付端子部10と反対側に配置されている。露出部14は、下埋没部13から、下絶縁基板8を挟んで下ハンダ付端子部10と反対側へ突出している。露出部14の外周面14aは、外部に露出している。下埋没部13及び露出部14の断面の形状は、同一である。ここで、「断面」とは、下ハンダ付端子部10の下端子基板対向面10aに対して平行な断面である。下埋没部13の断面の直径は、露出部14の断面の直径と等しい。
上ハンダ付端子部12は、下絶縁基板8に対して平行な丸い板状の部分であって、柱状導体部11の端部11aに形成されている。上ハンダ付端子部12は、柱状導体部11の、下絶縁基板8から遠い側の端部11aに形成されている。上ハンダ付端子部12は、上端子基板対向面12aと上端子基板非対向面12b、外周面12cを有する。上端子基板対向面12aは、下絶縁基板8の下基板上面8aと対向している。上端子基板非対向面12bは、上端子基板対向面12aの反対側の面である。
下ハンダ付端子部10及び上ハンダ付端子部12の直径は、柱状導体部11の直径よりも大きい。柱状導体部11は、下ハンダ付端子部10の下端子基板対向面10aの略中心に接続すると共に、上ハンダ付端子部12の上端子基板対向面12aの略中心に接続している。柱状導体部11は、下ハンダ付端子部10の下端子基板対向面10aから上ハンダ付端子部12の上端子基板対向面12aに至るまで、直線状に、下絶縁基板8の板厚方向に対して実質的に平行となるように延びている。
下ハンダ付端子部10及び上ハンダ付端子部12は、外部に露出している。詳しくは、下ハンダ付端子部10の下端子基板非対向面10b及び外周面10cは、外部に露出している。従って、下端子基板非対向面10bのうち下絶縁基板8の板厚方向で見て柱状導体部11と重複する領域である重複領域10dも同様に、下絶縁基板8によって覆われることなく、外部に露出している。同様に、上ハンダ付端子部12の上端子基板対向面12a及び上端子基板非対向面12b、外周面12cは、外部に露出している。
本実施形態において、柱状導体部11及び上ハンダ付端子部12には、柱状導体部11よりもハンダに対する濡れ性が悪い低濡れ性層15が形成されている。詳しくは、低濡れ性層15は、柱状導体部11の露出部14の外周面14aと、上ハンダ付端子部12の上端子基板対向面12a及び上端子基板非対向面12b、外周面12cと、に施されている。低濡れ性層15は、柱状導体部11の露出部14の外周面14aのうち、少なくとも、上ハンダ付端子部12の上端子基板対向面12aに隣接する領域である隣接領域14bに施されている。
上ハンダ付端子部12の上端子基板非対向面12bには、ハンダに対する濡れ性が低濡れ性層15よりもよい高濡れ性層16が形成されている。高濡れ性層16は、低濡れ性層15の上に重ねるように施されている。
次に、インターポーザ4の使用方法を説明する。
先ず、図1において、半導体素子2の素子接続面2aに配置されている複数の電極パッド5に所定量のクリームハンダを塗布する。そして、リフロー装置を用いて、図3のインターポーザ4のコンタクト7の下ハンダ付端子部10の下端子基板非対向面10bを、図1の半導体素子2の複数の電極パッド5に夫々接続する。このとき、下ハンダ付端子部10の下端子基板非対向面10bの重複領域10dにハンダが直接接触することとなるので、コンタクト7の柱状導体部11の、下絶縁基板8に対する直立した状態が高いレベルで維持される。従って、複数のコンタクト7の上ハンダ付端子部12のピッチが乱れることなく安定するので、複数のコンタクト7の上ハンダ付端子部12のピッチが不安定な場合と比較して、インターポーザ4の信頼性が高い。
次に、図1において、配線基板3の基板接続面3aに配置されている複数の電極パッド6に所定量のクリームハンダを塗布する。そして、リフロー装置を用いて、図3のインターポーザ4のコンタクト7の上ハンダ付端子部12の上端子基板非対向面12bを、図1の配線基板3の複数の電極パッド6に夫々接続する。
次に、図4及び図5を参照して、インターポーザ4の製造方法を説明する。
図4の(a)に示すように、絶縁層20(第1の絶縁層)及び絶縁層21(第2の層)を積層して基材22を形成する。絶縁層20の素材は、例えば、ポリイミドである。絶縁層21は、例えば、フォトレジストである。絶縁層21は、水溶性又は熱分解性を有する樹脂であってもよい。
次に、図4の(b)に示すように、基材22に複数の貫通孔23を形成する。複数の貫通孔23は、基材22の板厚方向に対して実質的に平行に延びるように形成される。
次に、図4の(c)に示すように、複数の貫通孔23に導電材料24をメッキで充填することで、柱状導体部11を形成する。導電材料24の素材は、例えば、銅やニッケル合金である。本実施形態では、導電材料24の素材は、銅である。第1の素材としての銅のはんだ濡れ性は、第2の素材としてのニッケル合金のはんだ濡れ性よりもよい。
次に、図5の(d)に示すように、柱状導体部11の両端に、下ハンダ付端子部10及び上ハンダ付端子部12をメッキやエッチングにより形成する。下ハンダ付端子部10及び上ハンダ付端子部12は、柱状導体部11と同じ素材により形成する。
次に、図5の(e)に示すように、基材22の絶縁層21をエッチングにより除去することで、絶縁層20が下絶縁基板8として残る。
最後に、図5の(f)に示すように、柱状導体部11及び上ハンダ付端子部12に、低濡れ性層15及び高濡れ性層16を形成する。低濡れ性層15は、例えばメッキにより形成する。高濡れ性層16は、例えばメッキやメタライズによって形成する。高濡れ性層16のはんだ濡れ性は、低濡れ性層15のはんだ濡れ性よりもよい。
以上に、第1実施形態を説明したが、第1実施形態は以下の特長を有する。
(1)半導体素子2(接続対象物)及び配線基板3(接続対象物)を電気的に接続するために、半導体素子2及び配線基板3の間に配置されるインターポーザ4(中継部材)は、以下のように構成されている。インターポーザ4は、複数のコンタクト7(導電部材)と、複数のコンタクト7を保持する下絶縁基板8(第1の絶縁基板)と、を備える。下絶縁基板8は、下絶縁基板8の板厚方向に対して直交する下基板下面8b(第1の面)を有する。各コンタクト7は、下基板下面8bと面接触する下ハンダ付端子部10(第1接触部)と、下絶縁基板8を貫通するように下ハンダ付端子部10から直線状に下絶縁基板8の板厚方向に対して実質的に平行に突出する柱状導体部11と、を有する。柱状導体部11は、下絶縁基板8内に埋まっている下埋没部13(第1埋没部)と、下絶縁基板8外に露出している露出部14(露出部)と、を有する。下ハンダ付端子部10は、下基板下面8bと対向する下端子基板対向面10a(第1基板対向面)と、下端子基板対向面10aと反対側の面である下端子基板非対向面10b(第1基板非対向面)と、を有する。下端子基板非対向面10bのうち少なくとも下絶縁基板8の板厚方向で見て柱状導体部11と重複する重複領域10dは外部に露出している。以上の構成によれば、重複領域10dが外部に露出しているので、下端子基板非対向面10bを配線基板3にハンダで固定する際、下端子基板非対向面10bの重複領域10dを配線基板3にハンダで固定することができる。従って、下端子基板非対向面10bの重複領域10dを配線基板3にハンダで固定できず下端子基板非対向面10bのうち重複領域10d以外の部分を配線基板3に固定しなければならない場合と比較して、下絶縁基板8内における下埋没部13の変位又は変形が抑制される。従って、複数のコンタクト7の柱状導体部11の、下絶縁基板8に対して直立した状態を高いレベルで維持することができ、もって、インターポーザ4の信頼性を向上させることができる。
(2)各コンタクト7は、柱状導体部11の下絶縁基板8から遠い側の端部11aに上ハンダ付端子部12(第2接触部)を更に有する。上ハンダ付端子部12は、下絶縁基板8に対して対向する上端子基板対向面12a(対向面)を有する。
(3)また、上ハンダ付端子部12の下絶縁基板8に対して対向する上端子基板対向面12aのハンダ濡れ性は、上ハンダ付端子部12の下絶縁基板8から遠い側の上端子基板非対向面12b(遠方面)のハンダ濡れ性よりも悪い。以上の構成によれば、上ハンダ付端子部12を配線基板3にハンダで固定する際、ハンダが柱状導体部11に吸い上がって柱状導体部11の剛性を高くしてしまうことがない。柱状導体部11の剛性が高くならないので、柱状導体部11が、半導体素子2と配線基板3の間における熱膨張係数のミスマッチを問題なく解決することができる。
なお、上記第1実施形態では、コンタクト7を銅により形成することとし、上端子基板対向面12aに低濡れ性層15を形成し、上端子基板非対向面12bに高濡れ性層16を形成することで、上ハンダ付端子部12の下絶縁基板8に対して対向する上端子基板対向面12aのハンダ濡れ性を、上ハンダ付端子部12の下絶縁基板8から遠い側の上端子基板非対向面12bのハンダ濡れ性よりも悪くしている。これに対し、コンタクト7をニッケル合金で形成することとした場合は、低濡れ性層15を省略しても、高濡れ性層16が上端子基板非対向面12bに形成されてさえいれば、上ハンダ付端子部12の下絶縁基板8に対して対向する上端子基板対向面12aのハンダ濡れ性を、上ハンダ付端子部12の下絶縁基板8から遠い側の上端子基板非対向面12bのハンダ濡れ性よりも悪くすることができる。
(4)また、柱状導体部11の露出部14の外周面14aのハンダ濡れ性は、上ハンダ付端子部12の下絶縁基板8から遠い側の上端子基板非対向面12bのハンダ濡れ性よりも悪い。以上の構成によれば、上ハンダ付端子部12を配線基板3にハンダで固定する際、ハンダが柱状導体部11に吸い上がって柱状導体部11の剛性を高くしてしまうことがない。柱状導体部11の剛性が高くならないので、柱状導体部11が、半導体素子2と配線基板3の間における熱膨張係数のミスマッチを問題なく解決することができる。
なお、上記第1実施形態では、コンタクト7を銅により形成することとし、柱状導体部11の露出部14の外周面14aに低濡れ性層15を形成し、上端子基板非対向面12bに高濡れ性層16を形成することで、柱状導体部11の露出部14の外周面14aのハンダ濡れ性を、上ハンダ付端子部12の下絶縁基板8から遠い側の上端子基板非対向面12bのハンダ濡れ性よりも悪くしている。これに対し、コンタクト7をニッケル合金で形成することとした場合は、低濡れ性層15を省略しても、高濡れ性層16が上端子基板非対向面12bに形成されてさえいれば、柱状導体部11の露出部14の外周面14aのハンダ濡れ性を、上ハンダ付端子部12の下絶縁基板8から遠い側の上端子基板非対向面12bのハンダ濡れ性よりも悪くすることができる。
なお、上記第1実施形態では、先ずインターポーザ4を半導体素子2に接続してから次にインターポーザ4を配線基板3に接続することとしたが、これに代えて、先ずインターポーザ4を配線基板3に接続してから次にインターポーザ4を半導体素子2に接続するようにしてもよい。
(第1変形例)
次に、図6を参照して、第1実施形態の第1変形例を説明する。以下、第1変形例が上記第1実施形態と相違する点を中心に説明し、重複する説明は省略する。
上記第1実施形態では、図3に示すように、低濡れ性層15は、柱状導体部11の露出部14の外周面14aと、上ハンダ付端子部12の上端子基板対向面12a及び上端子基板非対向面12b、外周面12cに形成されている。これに対し、第1変形例では、図6に示すように、低濡れ性層15は、上ハンダ付端子部12の上端子基板対向面12a及び上端子基板非対向面12b、外周面12cにのみ形成することとし、柱状導体部11の露出部14の外周面14aには形成しないこととする。この場合でも、上ハンダ付端子部12の上端子基板対向面12aに低濡れ性層15が形成されているので、上ハンダ付端子部12を配線基板3にハンダで固定する際、ハンダが柱状導体部11に吸い上がって柱状導体部11の剛性を高くしてしまうことがない。
(第2変形例)
次に、図7を参照して、第1実施形態の第2変形例を説明する。以下、第2変形例が上記第1実施形態と相違する点を中心に説明し、重複する説明は省略する。
上記第1実施形態では、図3に示すように、低濡れ性層15は、柱状導体部11の露出部14の外周面14aと、上ハンダ付端子部12の上端子基板対向面12a及び上端子基板非対向面12b、外周面12cに形成されている。そして、高濡れ性層16が上端子基板非対向面12bにおいて低濡れ性層15上に形成されている。これに対し、第2変形例では、図7に示すように、低濡れ性層15は、上ハンダ付端子部12の上端子基板対向面12aにのみ形成することとし、柱状導体部11の露出部14の外周面14aや、上ハンダ付端子部12の上端子基板非対向面12b及び外周面12cには形成しないこととしている。また、高濡れ性層16を省略している。この場合でも、上ハンダ付端子部12の上端子基板対向面12aに低濡れ性層15が形成されているので、上ハンダ付端子部12を配線基板3にハンダで固定する際、ハンダが柱状導体部11に吸い上がって柱状導体部11の剛性を高くしてしまうことがない。
(第3変形例)
次に、図8を参照して、第1実施形態の第3変形例を説明する。以下、第3変形例が上記第1実施形態と相違する点を中心に説明し、重複する説明は省略する。
上記第1実施形態では、図3に示すように、低濡れ性層15は、柱状導体部11の露出部14の外周面14aと、上ハンダ付端子部12の上端子基板対向面12a及び上端子基板非対向面12b、外周面12cに形成されている。そして、高濡れ性層16が上端子基板非対向面12bにおいて低濡れ性層15上に形成されている。これに対し、第3変形例では、図8に示すように、低濡れ性層15は、柱状導体部11の露出部14の外周面14aにのみ形成することとし、上ハンダ付端子部12の上端子基板対向面12aや上端子基板非対向面12b、外周面12cには形成しないこととしている。また、高濡れ性層16を省略している。この場合でも、柱状導体部11の露出部14の外周面14aに低濡れ性層15が形成されているので、上ハンダ付端子部12を配線基板3にハンダで固定する際、ハンダが柱状導体部11に吸い上がって柱状導体部11の剛性を高くしてしまうことがない。
(第4変形例)
次に、図9を参照して、第1実施形態の第4変形例を説明する。以下、第4変形例が上記第1実施形態と相違する点を中心に説明し、重複する説明は省略する。
上記第1実施形態では、図3に示すように、各コンタクト7は、下ハンダ付端子部10と柱状導体部11、上ハンダ付端子部12を有する。これに対し、第4変形例では、図9に示すように、各コンタクト7は、下ハンダ付端子部10及び柱状導体部11を有し、上ハンダ付端子部12は有さない。低濡れ性層15は、柱状導体部11の露出部14の外周面14a及び先端面14cに形成されている。高濡れ性層16は、柱状導体部11の露出部14の先端面14cにおいて低濡れ性層15上に形成されている。なお、露出部14の先端面14cは、露出部14の、下絶縁基板8から遠い側の端面である。柱状導体部11の露出部14の先端面14cが、図1に示す半導体素子2の複数の電極パッド5に接続される。この場合でも、柱状導体部11の露出部14の外周面14aに低濡れ性層15が形成されているので、柱状導体部11の露出部14の先端面14cを配線基板3にハンダで固定する際、ハンダが柱状導体部11に吸い上がって柱状導体部11の剛性を高くしてしまうことがない。
上記第4変形例は、以下の特長を有する。
(5)柱状導体部11の露出部14の外周面14aのハンダ濡れ性は、柱状導体部11の露出部14の下絶縁基板8から遠い側の先端面14cのハンダ濡れ性よりも悪い。以上の構成によれば、柱状導体部11の露出部14の先端面14cを配線基板3にハンダで固定する際、ハンダが柱状導体部11に吸い上がって柱状導体部11の剛性を高くしてしまうことがない。柱状導体部11の剛性が高くならないので、柱状導体部11が、半導体素子2と配線基板3の間における熱膨張係数のミスマッチを問題なく解決することができる。
なお、上記第4変形例では、コンタクト7を銅により形成することとし、柱状導体部11の露出部14の外周面14aに低濡れ性層15を形成し、柱状導体部11の露出部14の先端面14cに高濡れ性層16を形成することで、柱状導体部11の露出部14の外周面14aのハンダ濡れ性を、柱状導体部11の露出部14の下絶縁基板8から遠い側の先端面14cのハンダ濡れ性よりも悪くしている。これに対し、コンタクト7をニッケル合金で形成することとした場合は、低濡れ性層15を省略しても、高濡れ性層16が柱状導体部11の露出部14の先端面14cに形成されてさえいれば、柱状導体部11の露出部14の外周面14aのハンダ濡れ性を、柱状導体部11の露出部14の下絶縁基板8から遠い側の先端面14cのハンダ濡れ性よりも悪くすることができる。
(第5変形例)
次に、図10を参照して、第1実施形態の第5変形例を説明する。以下、第5変形例が上記第4変形例と相違する点を中心に説明し、重複する説明は省略する。
上記第4変形例では、図9に示すように、低濡れ性層15は、柱状導体部11の露出部14の外周面14a及び先端面14cに形成されている。また、高濡れ性層16は、柱状導体部11の露出部14の先端面14cにおいて低濡れ性層15上に形成されている。これに対し、第5変形例では、図10に示すように、低濡れ性層15は、柱状導体部11の露出部14の外周面14aにのみ形成することとし、柱状導体部11の露出部14の先端面14cには形成しないこととしている。また、高濡れ性層16は省略されている。この場合でも、柱状導体部11の露出部14の外周面14aに低濡れ性層15が形成されているので、柱状導体部11の露出部14の先端面14cを配線基板3にハンダで固定する際、ハンダが柱状導体部11に吸い上がって柱状導体部11の剛性を高くしてしまうことがない。
上記第5変形例は、以下の特長を有する。
(5)柱状導体部11の露出部14の外周面14aのハンダ濡れ性は、柱状導体部11の露出部14の下絶縁基板8から遠い側の先端面14cのハンダ濡れ性よりも悪い。以上の構成によれば、柱状導体部11の露出部14の先端面14cを配線基板3にハンダで固定する際、ハンダが柱状導体部11に吸い上がって柱状導体部11の剛性を高くしてしまうことがない。柱状導体部11の剛性が高くならないので、柱状導体部11が、半導体素子2と配線基板3の間における熱膨張係数のミスマッチを問題なく解決することができる。
なお、上記第5変形例では、コンタクト7を銅により形成することとし、柱状導体部11の露出部14の外周面14aに低濡れ性層15を形成することで、柱状導体部11の露出部14の外周面14aのハンダ濡れ性を、柱状導体部11の露出部14の下絶縁基板8から遠い側の先端面14cのハンダ濡れ性よりも悪くしている。これに対し、コンタクト7をニッケル合金で形成することとした場合は、低濡れ性層15を省略しても、高濡れ性層16が柱状導体部11の露出部14の先端面14cに形成されてさえいれば、柱状導体部11の露出部14の外周面14aのハンダ濡れ性を、柱状導体部11の露出部14の下絶縁基板8から遠い側の先端面14cのハンダ濡れ性よりも悪くすることができる。
(第2実施形態)
次に、図11〜図15を参照して、第2実施形態を説明する。
図11に示すように、半導体装置50(電子装置)は、半導体素子51(接続対象物、第1接続対象物)と、配線基板52(接続対象物、第2接続対象物)と、半導体素子51と配線基板52を電気的に接続するために半導体素子51と配線基板52の間に配置されるインターポーザ53(中継部材)と、を備える。
ここで、半導体素子51は、電子素子の一例であって、例えば、ICチップやLSIチップなどの能動素子である。半導体素子51に代えて、キャパシタやレジスタなどの受動素子、その他の電子部品を採用してもよい。
また、配線基板52は、基板の一例であって、例えば、各種の実装基板や、例えば多層配線基板などのように既に配線が形成されている配線基板である。配線基板52に代えて、半導体基板(例えば、シリコン基板等)やガラス基板、絶縁性樹脂基板などのように後段の工程で配線の形成が予定されている基板を採用してもよい。
半導体素子51は、直方体状に形成されている。半導体素子51は、複数の電極パッド54が形成された素子接続面51aを有する。
配線基板52は、複数の電極パッド55が形成された基板接続面52aを有する。
本実施形態において、半導体素子51の複数の電極パッド54と、配線基板52の複数の電極パッド55は、同じ数、同じピッチで、マトリックス状に配置されている。
そして、インターポーザ53は、半導体素子51の複数の電極パッド54と、配線基板52の複数の電極パッド55と、を一対一で電気的に接続する。以下、このインターポーザ53を詳細に説明する。図12には、図11に示すインターポーザ53が上下逆に描かれている。
図12に示すように、インターポーザ53は、複数のコンタクト56(導電部材)と、複数のコンタクト56を保持する下絶縁基板57(第1の絶縁基板)及び上絶縁基板58(第2の絶縁基板)と、を備える。複数のコンタクト56は、同一形状である。複数のコンタクト56は、マトリックス状に配置されている。下絶縁基板57及び上絶縁基板58は、絶縁性の基板である。
図13に示すように、下絶縁基板57は、下基板上面57aと下基板下面57b(第1の面)を有する。下基板上面57a及び下基板下面57bは、下絶縁基板57の板厚方向に対して直交する面である。下基板下面57bは、下基板上面57aの反対側の面である。下絶縁基板57には、複数の貫通孔59が形成されている。各貫通孔59は、下基板上面57a及び下基板下面57bに開口している。各貫通孔59は、内周面59aを有する。複数の貫通孔59は、マトリックス状に配置されている。
上絶縁基板58は、上基板下面58aと上基板上面58bを有する。上基板下面58aと上基板上面58bは、上絶縁基板58の板厚方向に対して直交する面である。上基板上面58bは、上基板下面58aの反対側の面である。上基板下面58aは、下絶縁基板57の下基板上面57aと対向している。上絶縁基板58には、複数の貫通孔60が形成されている。各貫通孔60は、上基板下面58aと上基板上面58bに開口している。各貫通孔60は、内周面60aを有する。複数の貫通孔60は、マトリックス状に配置されている。
各コンタクト56は、下ハンダ付端子部61と柱状導体部62、上ハンダ付端子部63を有する。
下ハンダ付端子部61は、下絶縁基板57に対して平行な丸い板状の部分であって、下絶縁基板57の下基板下面57bに対して面接触するように配置されている。下ハンダ付端子部61は、下端子基板対向面61aと下端子基板非対向面61b、外周面61cを有する。下端子基板対向面61aは、下絶縁基板57の下基板下面57bに対して面接触している。下端子基板非対向面61bは、下端子基板対向面61aの反対側の面である。
上ハンダ付端子部63は、上絶縁基板58に対して平行な丸い板状の部分であって、上絶縁基板58の上基板上面58bに対して面接触するように配置されている。上ハンダ付端子部63は、上端子基板対向面63aと上端子基板非対向面63b、外周面63cを有する。上端子基板対向面63aは、上絶縁基板58の上基板上面58bに対して面接触している。上端子基板非対向面63bは、上端子基板対向面63aの反対側の面である。
柱状導体部62は、下ハンダ付端子部61の下端子基板対向面61aから、上ハンダ付端子部63の上端子基板対向面63aに至るまで、直線状に突出して形成されている。柱状導体部62は、円柱状の導体である。柱状導体部62は、下絶縁基板57の板厚方向に対して実質的に平行となるように延びている。即ち、柱状導体部62は、上絶縁基板58の板厚方向に対して実質的に平行となるように延びている。柱状導体部62は、下絶縁基板57及び上絶縁基板58を貫通している。柱状導体部62は、下ハンダ付端子部61の下端子基板対向面61aから突出し、下絶縁基板57の下基板下面57b及び下基板上面57aをこの順で貫通し、その後、上絶縁基板58の上基板下面58a及び上基板上面58bをこの順で貫通し、上ハンダ付端子部63の上端子基板対向面63aに至る。柱状導体部62は、下絶縁基板57内に埋まっている下埋没部64と、上絶縁基板58内に埋まっている上埋没部65と、下絶縁基板57及び上絶縁基板58外に露出している露出部66と、を有する。下埋没部64及び上埋没部65、露出部66は、何れも円柱状である。下埋没部64の外周面64aは、下絶縁基板57の貫通孔59の内周面59aに対して密着するように形成されている。上埋没部65の外周面65aは、上絶縁基板58の貫通孔60の内周面60aに対して密着するように形成されている。露出部66は、下埋没部64と上埋没部65の間に配置されている。露出部66は、下絶縁基板57及び上絶縁基板58の間に配置されている。露出部66は、下絶縁基板57を挟んで下ハンダ付端子部61と反対側に、且つ、上絶縁基板58を挟んで上ハンダ付端子部63と反対側に配置されている。露出部66の外周面66aは、外部に露出している。下埋没部64及び上埋没部65、露出部66の断面の形状は、同一である。ここで、「断面」とは、下ハンダ付端子部61の下端子基板対向面61aに対して平行な断面である。下埋没部64の断面の直径及び上埋没部65の断面の直径、露出部66の断面の直径は、等しい。
下ハンダ付端子部61及び上ハンダ付端子部63の直径は、柱状導体部62の直径よりも大きい。柱状導体部62は、下ハンダ付端子部61の下端子基板対向面61aの略中心に接続すると共に、上ハンダ付端子部63の上端子基板対向面63aの略中心に接続している。柱状導体部62は、下ハンダ付端子部61の下端子基板対向面61aから上ハンダ付端子部63の上端子基板対向面63aに至るまで、直線状に、下絶縁基板57の板厚方向及び上絶縁基板58の板厚方向に対して実質的に平行となるように延びている。
下ハンダ付端子部61及び上ハンダ付端子部63は、外部に露出している。詳しくは、下ハンダ付端子部61の下端子基板非対向面61b及び外周面61cは、外部に露出している。従って、下端子基板非対向面61bのうち下絶縁基板57の板厚方向で見て柱状導体部62と重複する領域である重複領域61dも同様に、下絶縁基板57によって覆われることなく、外部に露出している。同様に、上ハンダ付端子部63の上端子基板非対向面63b及び外周面63cは、外部に露出している。従って、上端子基板非対向面63bのうち上絶縁基板58の板厚方向で見て柱状導体部62と重複する領域である重複領域63dも同様に、上絶縁基板58によって覆われることなく、外部に露出している。
次に、インターポーザ53の使用方法を説明する。
先ず、図11において、半導体素子51の素子接続面51aに配置されている複数の電極パッド54に所定量のクリームハンダを塗布する。そして、リフロー装置を用いて、図13のインターポーザ53のコンタクト56の下ハンダ付端子部61の下端子基板非対向面61bを、図11の半導体素子51の複数の電極パッド54に夫々接続する。このとき、下ハンダ付端子部61の下端子基板非対向面61bの重複領域61dにハンダが直接接触することとなるので、コンタクト56の柱状導体部62の、下絶縁基板57に対する直立した状態が高いレベルで維持される。即ち、複数のコンタクト56の上ハンダ付端子部63のピッチが乱れることなく安定する。
次に、図11において、配線基板52の基板接続面52aに配置されている複数の電極パッド55に所定量のクリームハンダを塗布する。そして、リフロー装置を用いて、図13のインターポーザ53のコンタクト56の上ハンダ付端子部63の上端子基板非対向面63bを、図11の配線基板52の複数の電極パッド55に夫々接続する。
次に、図14及び図15を参照して、インターポーザ4の製造方法を説明する。
図14の(a)に示すように、絶縁層70(第1の層)及び絶縁層71(第2の層)、絶縁層72(第3の層)を積層して基材73を形成する。絶縁層70及び絶縁層72の素材は、例えば、ポリイミドである。絶縁層71は、例えば、フォトレジストである。絶縁層21は、水溶性又は熱分解性を有する樹脂であってもよい。
次に、図14の(b)に示すように、基材73に複数の貫通孔74を形成する。複数の貫通孔74は、基材73の板厚方向に対して実質的に平行に延びるように形成される。
次に、図14の(c)に示すように、複数の貫通孔74に導電材料75をメッキで充填することで、柱状導体部62を形成する。導電材料75の素材は、例えば、銅である。
次に、図15の(d)に示すように、柱状導体部62の両端に、下ハンダ付端子部61及び上ハンダ付端子部63をメッキやエッチングにより形成する。下ハンダ付端子部61及び上ハンダ付端子部63は、柱状導体部62と同じ素材により形成する。
次に、図15の(e)に示すように、基材73の絶縁層71をエッチングにより除去することで、絶縁層70が下絶縁基板57として、絶縁層72が上絶縁基板58として、夫々残る。
以上に、第2実施形態を説明したが、上記第2実施形態は、以下の特長を有する。
(1,6)半導体素子51(接続対象物)及び配線基板52(接続対象物)を電気的に接続するために、半導体素子51及び配線基板52の間に配置されるインターポーザ53(中継部材)は、以下のように構成されている。インターポーザ53は、複数のコンタクト56(導電部材)と、複数のコンタクト56を保持する下絶縁基板57(第1の絶縁基板)と、を備える。下絶縁基板57は、下絶縁基板57の板厚方向に対して直交する下基板下面57b(第1の面)を有する。各コンタクト56は、下基板下面57bと面接触する下ハンダ付端子部61(第1接触部)と、下絶縁基板57を貫通するように下ハンダ付端子部61から直線状に下絶縁基板57の板厚方向に対して実質的に平行に突出する柱状導体部62と、を有する。柱状導体部62は、下絶縁基板57内に埋まっている下埋没部64(第1埋没部)と、下絶縁基板57外に露出している露出部66と、を有する。下ハンダ付端子部61は、下基板下面57bと対向する下端子基板対向面61a(第1基板対向面)と、下端子基板対向面61aと反対側の面である下端子基板非対向面61b(第1基板非対向面)と、を有する。下端子基板非対向面61bのうち少なくとも下絶縁基板57の板厚方向で見て柱状導体部62と重複する重複領域61dは外部に露出している。また、インターポーザ53は、複数のコンタクト56を保持する上絶縁基板58(第2の絶縁基板)を更に備える。上絶縁基板58は、下絶縁基板57に対して実質的に平行となるように、下絶縁基板57から離れて配置される。各コンタクト56の柱状導体部62は、下絶縁基板57及び上絶縁基板58を貫通する。以上の構成によれば、複数のコンタクト56の柱状導体部62の、下絶縁基板57に対して直立した状態を一層高いレベルで維持することができ、もって、インターポーザ53の信頼性を更に向上させることができる。
(付記)半導体素子51(接続対象物)及び配線基板52(接続対象物)を電気的に接続するために、半導体素子51及び配線基板52の間に配置されるインターポーザ53(中継部材)は、以下のように構成されている。インターポーザ53は、複数のコンタクト56(導電部材)と、複数のコンタクト56を保持する下絶縁基板57(第1の絶縁基板)及び上絶縁基板58(第2の絶縁基板)と、を備える。上絶縁基板58は、下絶縁基板57に対して実質的に平行となるように、下絶縁基板57から離れて配置される。各コンタクト56の柱状導体部62は、下絶縁基板57及び上絶縁基板58を貫通する。以上の構成によれば、複数のコンタクト56の柱状導体部62の、下絶縁基板57及び上絶縁基板58に対して直立した状態を高いレベルで維持することができ、もって、インターポーザ53の信頼性を更に向上させることができる。
(7)柱状導体部62は、上絶縁基板58内に埋まっている上埋没部65(第2埋没部)を更に有する。露出部66は、下絶縁基板57と上絶縁基板58の間で延びている。
(8)各コンタクト56は、上絶縁基板58を挟んで下絶縁基板57と反対側に配置されると共に上絶縁基板58と面接触する上ハンダ付端子部63(第2接触部)を更に有する。
(9)インターポーザ53は、以下のような方法で製造される。絶縁層70(第1の層)と、絶縁層71(第2の層)と、絶縁層72(第3の層)と、をこの順に積層して基材73を形成する。次に、基材73に、基材73の積層方向に対して実質的に平行な貫通孔74を複数形成する。次に、複数の貫通孔74内に柱状導体部62を夫々形成する。次に、絶縁層71を除去する。
1 半導体装置
2 半導体素子(接続対象物)
2a 素子接続面
3 配線基板(接続対象物)
3a 基板接続面
4 インターポーザ(中継部材)
5 電極パッド
6 電極パッド
7 コンタクト(導電部材)
8 下絶縁基板(第1の絶縁基板)
8a 下基板上面
8b 下基板下面(第1の面)
9 貫通孔
9a 内周面
10 下ハンダ付端子部(第1接触部)
10a 下端子基板対向面(第1基板対向面)
10b 下端子基板非対向面(第1基板非対向面)
10c 外周面
10d 重複領域
11 柱状導体部
11a 端部
12 上ハンダ付端子部(第2接触部)
12a 上端子基板対向面(対向面)
12b 上端子基板非対向面(遠方面)
12c 外周面
13 下埋没部(第1埋没部)
13a 外周面
14 露出部
14a 外周面
14b 隣接領域
14c 先端面
15 低濡れ性層
16 高濡れ性層
20 絶縁層
21 絶縁層
22 基材
23 貫通孔
24 導電材料
50 半導体装置
51 半導体素子(接続対象物)
51a 素子接続面
52 配線基板(接続対象物)
52a 基板接続面
53 インターポーザ(中継部材)
54 電極パッド
55 電極パッド
56 コンタクト(導電部材)
57 下絶縁基板(第1の絶縁基板)
57a 下基板上面
57b 下基板下面(第1の面)
58 上絶縁基板(第2の絶縁基板)
58a 上基板下面
58b 上基板上面
59 貫通孔
59a 内周面
60 貫通孔
60a 内周面
61 下ハンダ付端子部(第1接触部)
61a 下端子基板対向面(第1基板対向面)
61b 下端子基板非対向面(第1基板非対向面)
61c 外周面
61d 重複領域
62 柱状導体部
63 上ハンダ付端子部(第2接触部)
63a 上端子基板対向面
63b 上端子基板非対向面
63c 外周面
63d 重複領域
64 下埋没部(第1埋没部)
64a 外周面
65 上埋没部(第2埋没部)
65a 外周面
66 露出部
66a 外周面
70 絶縁層(第1の層)
71 絶縁層(第2の層)
72 絶縁層(第3の層)
73 基材
74 貫通孔
75 導電材料

Claims (5)

  1. 2つの接続対象物を電気的に接続するために、前記2つの接続対象物の間に配置される中継部材であって、
    複数の導電部材と、
    前記複数の導電部材を保持する第1の絶縁基板と、
    を備え、
    前記第1の絶縁基板は、前記第1の絶縁基板の板厚方向に対して直交する第1の面を有し、
    各導電部材は、前記第1の面と面接触する第1接触部と、前記第1の絶縁基板を貫通するように前記第1接触部から直線状に前記第1の絶縁基板の板厚方向に対して実質的に平行に突出する柱状導体部と、を有し、
    前記柱状導体部は、前記第1の絶縁基板内に埋まっている第1埋没部と、前記第1の絶縁基板外に露出している露出部と、を有し、
    前記第1接触部は、前記第1の面と対向する第1基板対向面と、前記第1基板対向面と反対側の面である第1基板非対向面と、を有し、
    前記第1基板非対向面のうち少なくとも前記第1の絶縁基板の板厚方向で見て前記柱状導体部と重複する重複領域は外部に露出しており、
    前記複数の導電部材を保持する第2の絶縁基板を更に備え、
    前記第2の絶縁基板は、前記第1の絶縁基板に対して実質的に平行となるように、前記第1の絶縁基板から離れて配置され、
    各導電部材の前記柱状導体部は、前記第1の絶縁基板及び前記第2の絶縁基板を貫通する、
    中継部材。
  2. 請求項1に記載の中継部材であって、
    前記柱状導体部は、前記第2の絶縁基板内に埋まっている第2埋没部を更に有し、
    前記露出部は、前記第1の絶縁基板と前記第2の絶縁基板の間で延びている、
    中継部材。
  3. 請求項1又は2に記載の中継部材であって、
    各導電部材は、前記第2の絶縁基板を挟んで前記第1の絶縁基板と反対側に配置されると共に前記第2の絶縁基板と面接触する第2接触部を更に有する、
    中継部材。
  4. 第1の層と、第2の層と、第3の層と、をこの順に積層して基材を形成し、
    前記基材に、前記基材の積層方向に対して実質的に平行な貫通孔を複数形成し、
    前記複数の貫通孔内に柱状導体部を夫々形成し、
    前記第2の層を除去する、
    中継部材の製造方法。
  5. 2つの接続対象物を電気的に接続するために、前記2つの接続対象物の間に配置される中継部材であって、
    複数の導電部材と、
    前記複数の導電部材を保持する第1の絶縁基板と、
    を備え、
    前記第1の絶縁基板は、前記第1の絶縁基板の板厚方向に対して直交する第1の面を有し、
    各導電部材は、前記第1の面と面接触する第1接触部と、前記第1の絶縁基板を貫通するように前記第1接触部から直線状に前記第1の絶縁基板の板厚方向に対して実質的に平行に突出する柱状導体部と、を有し、
    前記柱状導体部は、前記第1の絶縁基板内に埋まっている第1埋没部と、前記第1の絶縁基板外に露出している露出部と、を有し、
    前記第1接触部は、前記第1の面と対向する第1基板対向面と、前記第1基板対向面と反対側の面である第1基板非対向面と、を有し、
    前記第1基板非対向面のうち少なくとも前記第1の絶縁基板の板厚方向で見て前記柱状導体部と重複する重複領域は外部に露出しており、
    前記柱状導体部の外周面、及び、前記柱状導体部の前記第1の絶縁基板から遠い側の先端面に、前記柱状導体部よりもハンダ濡れ性が悪い低濡れ層を形成すると共に、
    前記柱状導体部の前記先端面において前記低濡れ層上に、前記低濡れ層よりもハンダ濡れ性が良い高濡れ層を形成することにより、
    前記柱状導体部の外周面のハンダ濡れ性が、前記柱状導体部の前記第1の絶縁基板から遠い側の先端面のハンダ濡れ性よりも悪くなっている、
    中継部材。
JP2014016394A 2014-01-31 2014-01-31 中継部材及び中継部材の製造方法 Expired - Fee Related JP6376761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014016394A JP6376761B2 (ja) 2014-01-31 2014-01-31 中継部材及び中継部材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014016394A JP6376761B2 (ja) 2014-01-31 2014-01-31 中継部材及び中継部材の製造方法

Publications (2)

Publication Number Publication Date
JP2015144159A JP2015144159A (ja) 2015-08-06
JP6376761B2 true JP6376761B2 (ja) 2018-08-22

Family

ID=53889067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014016394A Expired - Fee Related JP6376761B2 (ja) 2014-01-31 2014-01-31 中継部材及び中継部材の製造方法

Country Status (1)

Country Link
JP (1) JP6376761B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3038361B2 (ja) * 1991-02-22 2000-05-08 キヤノン株式会社 電気的接続部材の製造方法
US6198634B1 (en) * 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
TW200604533A (en) * 2004-04-27 2006-02-01 Jsr Corp Sheetlike probe, its manufacturing method and its application
US7106079B2 (en) * 2004-10-22 2006-09-12 Sun Microsystems, Inc. Using an interposer to facilate capacitive communication between face-to-face chips
JP4725318B2 (ja) * 2005-02-16 2011-07-13 Jsr株式会社 複合導電性シートおよびその製造方法、異方導電性コネクター、アダプター装置並びに回路装置の電気的検査装置
JP5119678B2 (ja) * 2007-02-20 2013-01-16 富士通株式会社 実装構造、接続部材の製造方法、および半導体装置
JP5335364B2 (ja) * 2007-10-31 2013-11-06 三洋電機株式会社 素子搭載用基板、半導体モジュール及び携帯機器
WO2011125506A1 (ja) * 2010-03-31 2011-10-13 太陽誘電株式会社 応力緩衝層及びその作製方法
TW201227898A (en) * 2010-12-24 2012-07-01 Unimicron Technology Corp Package substrate and fabrication method thereof

Also Published As

Publication number Publication date
JP2015144159A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
US10504829B2 (en) Semiconductor package and semiconductor module including the same
JP2001015929A (ja) 多層基板
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
US11979986B2 (en) Component-embedded substrate
JP2014082442A (ja) 多層配線板
US20170156214A1 (en) Component-embedded substrate
US6410366B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
KR101046388B1 (ko) 반도체 패키지
JP2009135147A (ja) 配線基板及び電子素子の接続構造及び電子装置
KR20190099709A (ko) 인쇄회로기판
US20140116762A1 (en) Wiring board and mounting structure using the same
JP6376761B2 (ja) 中継部材及び中継部材の製造方法
JPWO2006082745A1 (ja) 接続部品、積層基板
US20110024171A1 (en) Multilayer laminated circuit
JP5839503B2 (ja) 半導体装置、LSI(LargeScaleIntegration)及び電子機器
JP5635958B2 (ja) 部品内蔵配線基板及びその製造方法
TWI708336B (zh) 包含球形陣列封裝之堆疊的3d電子模組
TW201633614A (zh) 可接合電性連接結構及包含其之電子裝置
JP2006339293A (ja) 回路モジュール
US10278289B2 (en) Resin circuit board and resin circuit board having component mounted thereon
WO2017038790A1 (ja) 樹脂基板、部品実装樹脂基板、部品実装樹脂基板の製造方法
JP2002110901A (ja) 積層型半導体装置及びその製造方法
JPH118347A (ja) 半導体装置
JP2017037877A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180724

R150 Certificate of patent or registration of utility model

Ref document number: 6376761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees