KR20070018064A - 시트형 프로브, 그의 제조 방법 및 그의 응용 - Google Patents

Abstract

본 발명에는, 직경이 작은 표면 전극부를 형성할 수 있고, 작은 피치로 전극이 형성된 회로 장치에도 안정한 전기적 접속 상태가 확실하게 달성되며, 전극 구조체가 절연막으로부터 탈락되지 않아 높은 내구성이 얻어지는 시트형 프로브 및 그의 제조 방법 및 그의 응용이 개시되어 있다. 본 발명의 시트형 프로브는, 유연한 절연막에, 그의 두께 방향으로 관통하여 신장되는 복수개의 전극 구조체가 상기 절연막의 면 방향으로 서로 이격하여 배치되어 이루어지는 접점막을 가지고, 전극 구조체 각각은 절연막의 표면에 노출되고, 상기 절연막의 표면으로부터 돌출되는 표면 전극부, 절연막의 이면에 노출되는 이면 전극부, 표면 전극부 및 이면 전극부 각각에 직결되어 이들을 전기적으로 접속하는, 절연막의 두께 방향으로 신장되는 단락부, 및 표면 전극부의 기단 부분에 형성된, 상기 절연막의 면 방향으로 신장되는 유지부로 이루어지고, 유지부는 그의 적어도 일부가 절연막에 매립되어 있는 것을 특징으로 한다.

시트형 프로브, 전기적 검사, 프로브 카드

Description

시트형 프로브, 그의 제조 방법 및 그의 응용 {SHEET-LIKE PROBE, METHOD OF PRODUCING THE PROBE, AND APPLICATION OF THE PROBE}

본 발명은 예를 들면 집적 회로 등의 회로의 전기적 검사에서 상기 회로에 대한 전기적 접속을 행하기 위한 시트형 프로브, 그의 제조 방법 및 그의 응용에 관한 것이다.

예를 들면, 다수개의 집적 회로가 형성된 웨이퍼나 반도체 소자 등의 전자 부품 등의 회로 장치의 전기적 검사에서는 피검사 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라서 배치된 검사 전극을 갖는 프로브 카드가 이용되었다. 이러한 프로브 카드로서는 종래에 핀 또는 블레이드로 이루어지는 검사 전극(프로브)이 배열된 것이 사용되었다.

그런데, 피검사 회로 장치가 다수개의 집적 회로가 형성된 웨이퍼인 경우에 있어서, 상기 웨이퍼를 검사하기 위한 프로브 카드를 제조하는 경우에는 상당히 다수개의 검사 전극을 배열하는 것이 필요하기 때문에 상기 프로브 카드는 매우 고가의 것이 되며, 또한 피검사 전극의 피치가 작은 경우에는 프로브 카드를 제조하는 것 자체가 곤란해진다. 또한, 웨이퍼에는 일반적으로 휘어짐이 발생하고, 그 휘어짐의 상태도 제품(웨이퍼)마다 다르기 때문에, 상기 웨이퍼에 있어서의 다수개의 피검사 전극에 대하여 프로브 카드의 검사 전극 각각을 안정적이면서 또한 확실하게 접촉시키는 것은 실제로 곤란하다.

이상과 같은 이유 때문에, 최근 웨이퍼에 형성된 집적 회로를 검사하기 위한 프로브 카드로서, 일면에 피검사 전극의 패턴에 대응하는 패턴에 따라서 복수개의 검사 전극이 형성된 검사용 회로 기판과, 이 검사용 회로 기판의 일면 상에 배치된 이방 도전성 시트와, 이 이방 도전성 시트 상에 배치된, 유연한 절연막에 그의 두께 방향으로 관통하여 신장되는 복수개의 전극 구조체가 배열되어 이루어지는 시트형 프로브를 구비하여 이루어지는 것이 제안되었다(예를 들면 특허 문헌 1 참조)

도 39는 검사용 회로 기판, 이방 도전성 시트 및 시트형 프로브를 구비하여 이루어지는 종래의 프로브 카드의 일례에 있어서의 구성을 나타내는 설명용 단면도이다. 이 프로브 카드에 있어서는 일면에 피검사 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라서 형성된 다수개의 검사 전극 (86)을 갖는 검사용 회로 기판 (85)가 설치되고, 이 검사용 회로 기판 (85)의 일면 상에 이방 도전성 시트 (80)을 개재하여 시트형 프로브 (90)이 배치되어 있다.

이방 도전성 시트 (80)은 두께 방향으로만 도전성을 나타내는 것 또는 두께 방향으로 가압되었을 때에 두께 방향으로만 도전성을 나타내는 가압 도전성 도전부를 갖는 것이고, 이러한 이방 도전성 시트로서는 다양한 구조의 것이 알려져 있으며, 예를 들면 특허 문헌 2 등에는 금속 입자를 엘라스토머 중에 균일하게 분산시켜 얻어지는 이방 도전성 시트(이하, 이것을 「분산형 이방 도전성 시트」라고 함)가 개시되고, 또한 특허 문헌 3 등에는 도전성 자성체 입자를 엘라스토머 중에 불 균일하게 분포시킴으로써 두께 방향으로 신장되는 다수개의 도전부와, 이들을 서로 절연하는 절연부가 형성되어 이루어지는 이방 도전성 시트(이하, 이것을 「편재형 이방 도전성 시트」라고 함)가 개시되고, 또한 특허 문헌 4 등에는 도전부의 표면과 절연부 사이에 단차가 형성된 편재형 이방 도전성 시트가 개시되어 있다.

시트형 프로브 (90)은 예를 들면 수지로 이루어지는 유연한 절연막 (91)을 가지고, 이 절연막 (91)에 그의 두께 방향으로 신장되는 복수개의 전극 구조체 (95)가 피검사 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라서 배치되어 구성되어 있다. 이 전극 구조체 (95) 각각은 절연막 (91)의 표면에 노출되는 돌기형의 표면 전극부 (96)과, 절연막 (91)의 이면에 노출되는 판형의 이면 전극부 (97)이, 절연막 (91)을 그의 두께 방향으로 관통하여 신장되는 단락부 (98)을 통해 일체로 연결되어 구성되어 있다.

이러한 시트형 프로브 (90)은 일반적으로 이하와 같이 하여 제조된다.

우선, 도 40(a)에 나타낸 바와 같이 절연막 (91)의 일면에 금속층 (92)가 형성되어 이루어지는 적층체 (90A)를 준비하고, 도 40(b)에 나타낸 바와 같이 절연막 (91)에 그의 두께 방향으로 관통하는 관통 구멍 (98H)를 형성한다.

이어서, 도 40(c)에 나타낸 바와 같이 절연막 (91)의 금속층 (92) 상에 레지스트막 (93)을 형성한 후에 금속층 (92)를 공통 전극으로서 전해 도금 처리를 실시함으로써 절연막 (91)의 관통 구멍 (98H)의 내부에 금속 퇴적체가 충전되어 금속층 (92)에 일체로 연결된 단락부 (98)이 형성됨과 동시에 상기 절연막 (91)의 표면에 단락부 (98)에 일체로 연결된 돌기형의 표면 전극부 (96)이 형성된다.

그 후, 금속층 (92)로부터 레지스트막 (93)을 제거하고, 또한 도 40(d)에 나타낸 바와 같이 표면 전극부 (96)을 포함하는 절연막 (91)의 표면에 레지스트막 (94A)를 형성함과 동시에 금속층 (92) 상에 형성하여야 할 이면 전극부의 패턴에 대응하는 패턴에 따라서 레지스트막 (94B)를 형성하고, 상기 금속층 (92)에 대하여 에칭 처리를 실시함으로써, 도 40(e)에 나타낸 바와 같이 금속층 (92)에 있어서의 노출되는 부분이 제거되어 이면 전극부 (97)이 형성됨으로써 전극 구조체 (95)가 형성된다.

또한, 절연막 (91) 및 표면 전극부 (96) 상에 형성된 레지스트막 (94A)를 제거함과 동시에 이면 전극부 (97) 상에 형성된 레지스트막 (94B)를 제거함으로써 시트형 프로브 (90)이 얻어진다.

상기 프로브 카드에 있어서는 피검사 회로 장치, 예를 들면 웨이퍼의 표면에, 시트형 프로브 (90)에 있어서의 전극 구조체 (95)의 표면 전극부 (96)이 상기 웨이퍼의 피검사 전극 상에 위치하도록 배치되고, 이 상태에서 웨이퍼가 프로브 카드에 의해 가압됨으로써 이방 도전성 시트 (80)이 시트형 프로브 (90)에 있어서의 전극 구조체 (95)의 이면 전극부 (97)에 의해서 가압되며, 이에 따라 상기 이방 도전성 시트 (80)에는 상기 이면 전극부 (97)과 검사용 회로 기판 (85)의 검사 전극 (86) 사이에 그의 두께 방향으로 도전로가 형성되고, 그 결과 웨이퍼의 피검사 전극과 검사용 회로 기판 (85)의 검사 전극 (86)과의 전기적 접속이 달성된다. 또한, 이 상태에서 상기 웨이퍼에 대하여 필요한 전기적 검사가 실행된다.

또한, 이러한 프로브 카드에 따르면, 웨이퍼가 프로브 카드에 의해 가압되었 을 때에 상기 웨이퍼의 휘어짐의 크기에 따라서 이방 도전성 시트가 변형되기 때문에, 웨이퍼에 있어서의 다수개의 피검사 전극 각각에 대하여 양호한 전기적 접속을 확실하게 달성할 수 있다.

그러나, 상기 프로브 카드에 있어서의 시트형 프로브에는 이하와 같은 문제가 있다.

상기 시트형 프로브의 제조 방법에 있어서의 단락부 (98) 및 표면 전극부 (96)을 형성하는 공정에서는 전해 도금에 의한 도금층이 등방적으로 성장하기 때문에, 도 41에 나타낸 바와 같이, 얻어지는 표면 전극부 (96)에 있어서는 상기 표면 전극부 (96)의 주연부로부터 단락부 (98)의 주연부까지의 거리 (w)는 상기 표면 전극부 (96)의 돌출 높이 (h)와 동등한 크기가 된다. 따라서, 얻어지는 표면 전극부 (96)의 직경 (R)은 돌출 높이 (h)의 2배를 넘어 상당히 큰 것이 된다. 그 때문에, 피검사 회로 장치에 있어서의 피검사 전극이 미소하며 매우 작은 피치로 배치되어 이루어지는 것인 경우에는, 서로 인접하는 전극 구조체 (95) 사이의 이격 거리를 충분히 확보할 수 없고, 그 결과 얻어지는 시트형 프로브에 있어서는 절연막 (91)에 의한 유연성이 없어지기 때문에, 피검사 회로 장치에 대하여 안정한 전기적 접속을 달성하는 것이 곤란해진다.

또한, 전해 도금 처리에서 금속층 (92)의 전체면에 대하여 전류 밀도 분포가 균일한 전류를 공급하는 것은 실제로 곤란하고, 이 전류 밀도 분포의 불균일성에 의해 절연막 (91)의 관통 구멍 (98H)마다 도금층의 성장 속도가 다르기 때문에, 형성되는 표면 전극부 (96)의 돌출 높이 (h)나 표면 전극부 (96)의 주연부로부터 단 락부 (98)의 주연부까지의 거리 (w), 즉 직경 (R)에 큰 변동이 발생한다. 또한, 표면 전극부 (96)의 돌출 높이 (h)에 큰 변동이 있는 경우에는 피검사 회로 장치에 대하여 안정한 전기적 접속이 곤란해지고, 한편 표면 전극부 (96)의 직경에 큰 변동이 있는 경우에는 서로 인접하는 표면 전극부 (96)끼리가 단락될 우려가 있다.

이상에 있어서, 얻어지는 표면 전극부 (96)의 직경을 작게 하는 수단으로는, 상기 표면 전극부 (96)의 돌출 높이 (h)를 작게 하는 수단, 단락부 (98)의 직경(단면 형상이 원형이 아닌 경우에는 최단 길이를 나타냄) (r)을 작게 하는, 즉 절연막 (91)의 관통 구멍 (98H)의 직경을 작게 하는 수단을 생각할 수 있지만, 전자의 수단에 의해서 얻어지는 시트형 프로브에 있어서는 피검사 전극에 대하여 안정한 전기적 접속을 확실하게 달성하는 것이 곤란해지고, 한편 후자의 수단으로는 전해 도금 처리에 의해서 단락부 (98) 및 표면 전극부 (96)을 형성하는 것 자체가 곤란해진다.

이러한 문제를 해결하기 위해서, 특허 문헌 5 및 특허 문헌 6에 있어서 각각 기단(基端)으로부터 선단을 향하여 갈수록 점차 소직경이 되는 테이퍼형의 표면 전극부를 갖는 다수개의 전극 구조체가 배치되어 이루어지는 시트형 프로브가 제안되어 있다.

특허 문헌 5에 기재된 시트형 프로브는 이하와 같이 하여 제조된다.

도 42(a)에 나타낸 바와 같이, 절연막 (91)의 표면에 레지스트막 (93A) 및 표면측 금속층 (92A)를 이 순서로 형성하고, 상기 절연막 (91)의 이면에 이면측 금속층 (92B)가 적층되어 이루어지는 적층체 (90B)를 준비하고, 도 42(b)에 나타낸 바와 같이, 이 적층체 (90B)에서의 이면측 금속층 (92B), 절연막 (91) 및 레지스트막 (93A) 각각에 서로 연통하는 두께 방향으로 신장되는 관통 구멍을 형성함으로써, 상기 적층체 (90B)의 이면에, 형성하여야 할 전극 구조체의 단락부 및 표면 전극부에 적합한 테이퍼형의 형태를 갖는 전극 구조체 형성용 오목부 (90K)를 형성한다. 이어서, 도 42(c)에 나타낸 바와 같이, 이 적층체 (90B)에서의 표면측 금속층 (92A)를 전극으로서 도금 처리함으로써 전극 구조체 형성용 오목부 (90K)에 금속을 충전하여 표면 전극부 (96) 및 단락부 (98)을 형성한다. 또한, 이 적층체에 있어서의 이면측 금속층에 에칭 처리를 실시하여 그의 일부를 제거함으로써, 도 42(d)에 나타낸 바와 같이 이면 전극부 (97)을 형성하여 시트형 프로브를 얻는다.

또한, 특허 문헌 6에 기재된 시트형 프로브는 이하와 같이 하여 제조된다.

도 43(a)에 나타낸 바와 같이, 형성하여야 할 시트형 프로브에 있어서의 절연막보다 큰 두께를 갖는 절연막재 (91A)의 표면에 표면측 금속층 (92A)를 형성하고, 상기 절연막재 (91A)의 이면에 이면측 금속층 (92B)가 적층되어 이루어지는 적층체 (90C)를 준비하고, 도 43(b)에 나타낸 바와 같이, 이 적층체 (90C)에서의 이면측 금속층 (92B) 및 절연막재 (91A) 각각에 서로 연통하는 두께 방향으로 신장되는 관통 구멍을 형성함으로써, 상기 적층체 (90C)의 이면에, 형성하여야 할 전극 구조체의 단락부 및 표면 전극부에 적합한 테이퍼형의 형태를 갖는 전극 구조체 형성용 오목부 (90K)를 형성한다. 이어서, 이 적층체 (90C)에서의 표면측 금속층 (92A)를 전극으로서 도금 처리함으로써, 도 43(c)에 나타낸 바와 같이 전극 구조체 형성용 오목부 (90K)에 금속을 충전하여 표면 전극부 (96) 및 단락부 (98)을 형성 한다. 그 후, 이 적층체 (90C)에서의 표면측 금속층 (92A)를 제거함과 동시에 절연막재 (91A)를 에칭 처리하여 상기 절연막재의 표면측 부분을 제거함으로써, 도 43(d)에 나타낸 바와 같이 필요한 두께의 절연막 (91)을 형성함과 동시에 표면 전극부 (96)을 노출시킨다. 또한, 이면측 금속층 (92B)를 에칭 처리함으로써 도 43(e)에 나타낸 바와 같이 이면 전극부 (97)을 형성하여 시트형 프로브를 얻는다.

이러한 시트형 프로브에 따르면, 표면 전극부가 테이퍼형의 것이기 때문에, 직경이 작으며 돌출 높이가 높은 표면 전극부를, 인접하는 전극 구조체의 표면 전극부와의 이격 거리가 충분히 확보된 상태에서 형성할 수 있음과 동시에, 상기 전극 구조체 각각의 표면 전극부는 적층체에 형성된 전극 구조체 형성용 오목부를 캐비티로 하여 성형되기 때문에, 표면 전극부의 돌출 높이의 변동이 작은 전극 구조체가 얻어진다.

그러나, 이들 시트형 프로브에 있어서는, 전극 구조체에서의 표면 전극부의 직경이 단락부의 직경, 즉 절연막에 형성된 관통 구멍의 직경과 동등하거나 또는 그보다 작기 때문에, 전극 구조체가 절연막의 이면으로부터 탈락되어 상기 시트형 프로브를 실제로 사용하는 것은 곤란하다.

이러한 문제를 해결하기 위해서, 특허 문헌 7에는 전극 구조체에 표면 전극부의 기단 부분으로부터 연속하여 절연막의 표면을 따라서 외측으로 신장되는 유지부가 형성된 시트형 프로브가 제안되어 있다.

이 시트형 프로브의 전극 구조체에서의 유지부는 절연막의 표면에 형성된 금속층을 에칭함으로써 형성된다.

그러나, 이러한 시트형 프로브에 있어서는, 전극 구조체에서의 유지부가 절연막 표면으로부터 조기 박리되고, 또한 박리된 유지부가 파손되는 결과로, 유지부로서의 기능을 잃기 때문에 높은 내구성을 얻는 것이 곤란하다.

또한, 상기 프로브 카드에 있어서의 시트형 프로브에는 이하와 같은 문제가 있다.

전극 구조체에서의 단락부 (98)은 양호한 도전성을 얻기 위해서 전기 저항이 비교적 작은 재료, 예를 들면 구리나 니켈 등의 금속으로 형성되어 있는 것이 바람직하다. 한편, 전극 구조체에서의 표면 전극부 (96)은 검사 대상인 회로 장치의 피검사 전극의 재질에 따라서 요구되는 성능이 다르다. 예를 들면, 피검사 전극이 땜납으로 이루어지는 것인 경우에는, 표면 전극부는 땜납에 의해서 변질되기 어려운 재료로 이루어지는 것이 바람직하고, 또한 피검사 전극이 알루미늄으로 이루어지는 것인 경우에는 상기 피검사 전극의 표면에 산화막이 형성되어 있기 때문에, 표면 전극부는 피검사 전극의 산화막을 돌파하는 정도의 경도를 갖는 재료로 이루어지는 것이 바람직하다.

그런데, 상기 시트형 프로브의 제조 방법에서는, 도금 처리에 의해서 단락부 및 표면 전극부를 연속하여 형성함으로써 양자가 서로 동일한 재료로 이루어지는 것이기 때문에 표면 전극부 및 단락부에 요구되는 성능 양쪽 모두를 충족시키는 전극 구조체를 형성하는 것은 곤란하다.

이러한 문제를 해결하기 위해서, 표면 전극부의 표면에 복수개의 금속층을 적층하고, 최외측 금속층을 경도가 높은 금속으로 형성하는 수단(예를 들면 특허 문헌 8 참조), 표면 전극부의 표면에 미세 입자를 함유하는 피복층을 형성하는 수단(예를 들면 특허 문헌 9 참조)이 제안되어 있다.

그러나, 이러한 수단에 있어서는 표면 전극부의 최외측 표면부에 다른 금속의 박층을 형성하여 표면 전극부 전체의 경도를 높게 하는 것은 곤란하기 때문에 반복 사용시 가압 접촉에 의해 표면 전극부 자체의 형상이 변화되어 접촉 안정성이 저하되기 쉽고, 또한 미세하며 미소한 피치의 전극 구조체를 갖는 시트형 프로브에 있어서는, 이러한 표면층의 도금을 행한 경우, 인접하는 전극 구조체와 전기적으로 단락된 표면 도금층이 형성되는 문제가 있어, 미세하며 미소한 피치의 전극 구조체를 갖는 시트형 프로브의 제조에 적용하는 것이 곤란하다는 문제점이 있었다.

한편, 표면 전극부가 다른 부분과 상이한 재료로 이루어지는 전극 구조체를 형성하는 방법으로서는, 표면 전극부를 다른 부분과는 별개로 형성하고, 저융점 금속 또는 접착성 수지에 의해서 표면 전극부를 절연막에 형성된 다른 부분에 접합하는 방법이 제안되어 있다(예를 들면 특허 문헌 10 및 특허 문헌 11 참조).

그런데, 이러한 방법에 있어서는 표면 전극부와 다른 부분과의 위치 정렬이 필요하기 때문에, 형성하여야 할 전극 구조체의 피치가 작아짐에 따라서 위치 정렬이 곤란해진다는 문제가 있다.

또한, 저융점 금속에 의해서 표면 전극부를 다른 부분에 접합하는 경우에는, 상기 저융점 금속이 경도가 낮은 것이기 때문에 반복 사용하였을 때에는 접합 부분에 변형이 생기기 쉽다는 문제가 있다.

또한, 접착성 수지에 의해서 표면 전극부를 다른 부분에 접합하는 경우에는, 표면 전극부와 다른 부분 사이에 접착성 수지가 잔존하게 되지만, 상기 접착성 수지는 절연성이기 때문에, 양호한 도전성을 갖는 전극 구조체를 형성하는 것이 곤란해진다는 문제가 있다.

또한, 종래의 프로브 카드에 있어서의 시트형 프로브에는 이하와 같은 문제가 있다.

예를 들면 직경이 8 인치 이상인 웨이퍼에 있어서는 5000개 또는 10000개 이상의 피검사 전극이 형성되어 있고, 상기 피검사 전극의 피치는 160 ㎛ 이하이다. 이러한 웨이퍼의 검사를 행하기 위한 시트형 프로브로서는 상기 웨이퍼에 대응한 대면적의 것이며, 5000개 또는 10000개 이상의 전극 구조체가 160 ㎛ 이하의 피치로 배치되어 이루어지는 것을 이용하는 것이 필요하다.

또한, 웨이퍼를 구성하는 재료, 예를 들면 실리콘의 선형 열팽창 계수는 3.3×10^-6/K 정도이고, 한편 시트형 프로브에 있어서의 절연막을 구성하는 재료, 예를 들면 폴리이미드의 선형 열팽창 계수는 4.5×10^-5/K 정도이다. 따라서, 예를 들면 25 ℃에서 각각 직경이 30 cm인 웨이퍼 및 시트형 프로브 각각을 20 ℃에서 120 ℃까지 가열한 경우에는, 이론상 웨이퍼의 직경 변화는 99 ㎛에 지나지 않지만, 시트형 프로브에 있어서의 절연막의 직경 변화는 1350 ㎛에 달하며, 양자의 열 팽창의 차는 1251 ㎛가 된다.

이와 같이, 웨이퍼와 시트형 프로브에 있어서의 절연막 사이에서 면 방향에 있어서의 열 팽창의 절대량에 큰 차가 생기면, 절연막의 주연부를 웨이퍼의 선형 열팽창 계수와 동등한 선형 열팽창 계수를 갖는 지지 부재에 의해서 고정하더라도, 번인(burn-in) 시험에 있어서 온도 변화에 의한 전극 구조체와 피검사 전극과의 위치 어긋남을 확실하게 방지하는 것은 곤란하기 때문에 양호한 전기적 접속 상태를 안정적으로 유지할 수 없다.

또한, 검사 대상이 소형 회로 장치이더라도, 그 피검사 전극의 피치가 50 ㎛ 이하의 것인 경우에는 번인 시험에 있어서 온도 변화에 의한 전극 구조체와 피검사 전극과의 위치 어긋남을 확실하게 방지하는 것은 곤란하기 때문에 양호한 전기적 접속 상태를 안정적으로 유지할 수 없다.

이러한 문제점에 대하여, 특허 문헌 12에는 절연막에 장력을 작용시킨 상태에서 유지 부재에 고정함으로써 상기 절연막의 열 팽창을 완화시키는 수단이 제안되어 있다.

그런데, 이러한 수단에 있어서는, 절연막에 대하여 그의 면 방향에서의 모든 방향에 대하여 균일하게 장력을 작용시키는 것은 매우 곤란하고, 또한 전극 구조체를 형성함으로써 절연막에 작용하는 장력의 균형이 변화되며, 그 결과 상기 절연막은 열 팽창에 대하여 이방성을 갖게 되기 때문에, 면 방향에서의 한 방향의 열 팽창을 억제하는 것이 가능하여도, 상기 한 방향과 교차하는 다른 방향의 열 팽창을 억제할 수 없고, 결국 온도 변화에 의한 전극 구조체와 피검사 전극과의 위치 어긋남을 방지할 수 없다.

특허 문헌 1: 일본 특허 공개 (평)7-231019호 공보

특허 문헌 2: 일본 특허 공개 (소)51-93393호 공보

특허 문헌 3: 일본 특허 공개 (소)53-147772호 공보

특허 문헌 4: 일본 특허 공개 (소)61-250906호 공보

특허 문헌 5: 일본 특허 공개 (평)11-326378호 공보

특허 문헌 6: 일본 특허 공개 제2002-196018호 공보

특허 문헌 7: 국제 공개 제2004/038433호 공보

특허 문헌 8: 일본 특허 공개 (평)7-321169호 공보

특허 문헌 9: 일본 특허 공개 제2002-148281호 공보

특허 문헌 10: 일본 특허 공개 (평)7-50113호 공보

특허 문헌 11: 일본 특허 공개 (평)6-308162호 공보

특허 문헌 12: 일본 특허 공개 제2001-15565호 공보

<발명의 개시>

본 발명은 이상과 같은 사정을 기초하여 이루어진 것이며, 그의 제1 목적은 직경이 작은 표면 전극부를 갖는 전극 구조체를 형성하는 것이 가능하고, 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정한 전기적 접속 상태를 확실하게 달성할 수 있으며, 또한 전극 구조체가 절연막으로부터 탈락되지 않아 높은 내구성이 얻어지는 시트형 프로브를 제공하는 것에 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가적으로 또한, 도전성이 높은 전극 구조체를 갖는 시트형 프로브를 제공하는 것에 있다.

본 발명의 제3 목적은 상기 제2 목적에 부가적으로 또한, 전극 구조체에서의 표면 전극부 및 단락부 각각에 요구되는 성능을 부여할 수 있는 시트형 프로브를 제공하는 것에 있다.

본 발명의 제4 목적은 상기 목적에 부가적으로 또한, 검사 대상이 직경이 8 인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에 있어서 온도 변화에 의한 전극 구조체와 피검사 전극과의 위치 어긋남을 확실하게 방지할 수 있고, 따라서 양호한 전기적 접속 상태를 안정적으로 유지할 수 있는 시트형 프로브를 제공하는 것에 있다.

본 발명의 제5 목적은 직경이 작으며 돌출 높이의 변동이 작은 표면 전극부를 갖는 전극 구조체를 형성할 수 있고, 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정한 전기적 접속 상태를 확실하게 달성할 수 있으며, 또한 전극 구조체가 절연막으로부터 탈락되지 않아 높은 내구성이 얻어지고, 또한 도전성이 높은 전극 구조체를 가지며, 전극 구조체에서의 표면 전극부 및 단락부 각각에 요구되는 성능을 부여하는 것이 가능한 시트형 프로브를 제조할 수 있는 방법을 제공하는 것에 있다.

본 발명의 제6 목적은 상기 제5의 목적에 부가적으로 또한, 검사 대상이 직경이 8 인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에 있어서 온도 변화에 의한 전극 구조체와 피검사 전극과의 위치 어긋남이 확실하게 방지되고, 따라서 양호한 전기적 접속 상태가 안정적으로 유지되는 시트형 프로브를 제조할 수 있는 방법을 제공하는 것에 있다.

본 발명의 제7 목적은 상기 시트형 프로브를 구비한 프로브 카드를 제공하는 것에 있다.

본 발명의 제8 목적은 상기 프로브 카드를 구비한 회로 장치의 검사 장치를 제공하는 것에 있다.

본 발명의 시트형 프로브는 유연한 절연막에 그의 두께 방향으로 관통하여 신장되는 복수개의 전극 구조체가 상기 절연막의 면 방향으로 서로 이격하여 배치되어 이루어지는 접점막(contact film)을 갖는 시트형 프로브이며,

상기 전극 구조체 각각은 상기 절연막의 표면에 노출되고, 상기 절연막의 표면으로부터 돌출되는 표면 전극부와, 상기 절연막의 이면에 노출되는 이면 전극부와, 상기 표면 전극부 및 상기 이면 전극부 각각에 직결되어 이들을 전기적으로 접속하는, 상기 절연막의 두께 방향으로 신장되는 단락부와, 상기 표면 전극부의 기단 부분에 형성된, 상기 절연막의 면 방향으로 신장되는 유지부로 이루어지고,

상기 유지부는 그의 적어도 일부가 절연막에 매립되어 있는 것을 특징으로 한다.

본 발명의 시트형 프로브에 있어서는 절연막은 수지로 이루어지는 기재층과 이 기재층 상에 일체적으로 적층된 접착성 수지 또는 그의 경화물로 이루어지는 표층으로 구성되어 있는 것이 바람직하다.

또한, 본 발명의 시트형 프로브에 있어서 단락부는 표면 전극부의 기단에 대하여 도금 처리함으로써 형성된 것이 바람직하다.

이러한 시트형 프로브에 있어서 표면 전극부와 단락부는 서로 다른 금속으로 이루어지는 것일 수도 있다.

또한, 표면 전극부를 구성하는 금속의 빅커스(Vickers) 경도(Hv)가 40 이상일 수도 있다.

또한, 본 발명의 시트형 프로브에서는 개구가 형성된 금속으로 이루어지는 지지막을 가지고, 접점막은 그의 전극 구조체 각각이 상기 지지막의 개구내에 위치하도록 상기 지지막의 표면 상에 지지되어 있는 것이 바람직하다.

또한, 지지막은 복수개의 개구를 갖는 것이 바람직하다.

또한, 각각 지지막에 지지된 복수개의 접점막을 갖는 것일 수도 있다.

또한, 본 발명의 시트형 프로브에 있어서는 전극 구조체에서의 표면 전극부가 그의 기단으로부터 선단을 향하여 갈수록 점차 소직경이 되는 형상을 갖는 것이 바람직하다.

또한, 본 발명의 시트형 프로브에 있어서는 전극 구조체에서의 표면 전극부 기단의 직경 (R₁)에 대한 표면 전극부의 돌출 높이 (h)의 비 h/R₁의 값이 0.2 내지 3인 것이 바람직하다.

본 발명의 시트형 프로브의 제조 방법은 상기 시트형 프로브를 제조하는 방법이며,

형성하여야 할 전극 구조체에서의 표면 전극부의 형상에 적합한 형상을 갖는 복수개의 오목부가 상기 전극 구조체의 패턴에 대응하는 패턴에 따라서 형성된 전극 부재 배열판과, 수지로 이루어지는 기재층 상에 접착성 표층이 형성되어 이루어지는 절연막을 준비하고,

상기 전극 부재 배열판의 오목부 각각 및 그의 주변부에 금속을 퇴적시킴으로써, 표면 전극부 및 그의 기단 부분으로부터 전극 부재 배열판의 면 방향으로 신장되는 유지부로 이루어지는 전극 부재를 형성하고,

이 전극 부재 배열판에 형성된 전극 부재 각각을 상기 절연막의 표층에 접촉하도록 배치하여 압착 처리함으로써 상기 절연막에 접착시키고,

상기 절연막에, 각각 두께 방향으로 신장되어 상기 전극 부재에 있어서의 표면 전극부를 통과하는 복수개의 관통 구멍을 형성하고,

상기 표면 전극부 각각에 도금 처리를 실시하여 상기 절연막의 관통 구멍 각각에 금속을 충전함으로써 상기 표면 전극부에 연결된 단락부를 형성하는 공정을 갖는 것을 특징으로 한다.

또한, 본 발명의 시트형 프로브의 제조 방법은 상기 지지막을 갖는 시트형 프로브를 제조하는 방법이며,

형성하여야 할 전극 구조체에서의 표면 전극부의 형상에 적합한 형상을 갖는 복수개의 오목부가 상기 전극 구조체의 패턴에 대응하는 패턴에 따라서 형성된 전극 부재 배열판과, 금속막 및 이 금속막의 표면에 일체적으로 적층된, 수지로 이루어지는 기재층 상에 접착성 표층이 형성되어 이루어지는 절연막으로 이루어지는 적층체를 준비하고,

상기 전극 부재 배열판의 오목부 각각 및 그의 주변부에 금속을 퇴적시킴으로써 표면 전극부 및 그의 기단 부분으로부터 전극 부재 배열판의 면 방향으로 신장되는 유지부로 이루어지는 전극 부재를 형성하고,

이 전극 부재 배열판에 형성된 전극 부재 각각을 상기 적층체에 있어서의 절연막의 표층에 접촉하도록 배치하여 압착 처리함으로써 상기 절연막에 접착시키고,

상기 적층체에, 각각 두께 방향으로 신장되어 상기 전극 부재에 있어서의 표면 전극부를 통과하는 복수개의 관통 구멍을 형성하고,

상기 표면 전극부 각각에 도금 처리를 실시하여 상기 적층체의 관통 구멍 각각에 금속을 충전함으로써 상기 표면 전극부에 연결된 단락부를 형성하고,

상기 적층체에 있어서의 금속막을 에칭 처리함으로써 개구가 형성된 지지막을 형성하는 공정을 갖는 것을 특징으로 한다.

본 발명의 시트형 프로브의 제조 방법에 있어서는, 전극 부재 배열판에 형성된 오목부 각각이 상기 전극 부재 배열판 표면으로부터 이면을 향하여 갈수록 점차 소직경이 되는 형상인 것이 바람직하다.

본 발명의 프로브 카드는 검사 대상인 회로 장치와 테스터의 전기적 접속을 행하기 위한 프로브 카드이며,

검사 대상인 회로 장치의 피검사 전극에 대응하여 복수개의 검사 전극이 형성된 검사용 회로 기판과, 이 검사용 회로 기판 상에 배치된 이방 도전성 커넥터와, 이 이방 도전성 커넥터 상에 배치된 상기 시트형 프로브를 구비하여 이루어지는 것을 특징으로 한다.

또한, 본 발명의 프로브 카드는 검사 대상인 회로 장치와 테스터의 전기적 접속을 행하기 위한 프로브 카드이며,

검사 대상인 회로 장치의 피검사 전극에 대응하여 복수개의 검사 전극이 형성된 검사용 회로 기판과, 이 검사용 회로 기판 상에 배치된 이방 도전성 커넥터와, 이 이방 도전성 커넥터 상에 배치된 상기 방법에 의해서 제조된 시트형 프로브를 구비하여 이루어지는 것을 특징으로 한다.

본 발명의 프로브 카드에 있어서는, 검사 대상인 회로 장치가 다수개의 집적 회로가 형성된 웨이퍼인 경우에는, 이방 도전성 커넥터가, 검사 대상인 웨이퍼에 형성된 모든 집적 회로 또는 일부의 집적 회로에 있어서의 피검사 전극이 배치된 전극 영역에 대응하여 복수개의 개구가 형성된 프레임판과 이 프레임판의 각 개구를 막도록 배치된 이방 도전성 시트를 구비하여 이루어지는 것이 바람직하다.

본 발명의 회로 장치의 검사 장치는 상기 프로브 카드를 구비하여 이루어지는 것을 특징으로 한다.

본 발명의 시트형 프로브에 따르면, 전극 구조체에는 표면 전극부의 기단 부분에 절연막의 면 방향으로 신장되는 유지부가 형성되어 있기 때문에, 상기 표면 전극부의 직경이 작은 것이어도 상기 전극 구조체가 절연막으로부터 탈락되지 않고, 또한 유지부는 적어도 그의 일부가 절연막에 매립되어 있기 때문에 상기 절연부로부터 박리되지 않으며, 따라서 높은 내구성이 얻어진다.

또한, 작은 직경의 표면 전극부를 형성하는 것이 가능함으로써, 인접하는 표면 전극부 사이의 이격 거리가 충분히 확보되기 때문에 절연막에 의한 유연성이 충분히 발휘되고, 그 결과 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정한 전기적 접속 상태를 확실하게 달성할 수 있다.

또한, 표면 전극부의 기단에 대하여 도금 처리하여 단락부를 형성함으로써, 높은 도전성을 갖는 전극 구조체가 얻어짐과 동시에 표면 전극부와 단락부를 서로 다른 재료로 형성할 수 있기 때문에 표면 전극부 및 단락부 각각에 요구되는 성능을 부여할 수 있다. 예를 들면, 표면 전극부를 경도가 높은 금속으로 형성함으로써, 산화막이 형성된 피검사 전극에 대해서도 확실하게 전기적 접속을 달성할 수 있다. 또한, 표면 전극부를 땜납에 대하여 변질되기 어려운 재료로 형성함으로써, 땜납으로 이루어지는 피검사 전극을 갖는 회로 장치의 검사에 사용한 경우에도 장기간에 걸쳐 안정한 도전성이 얻어진다. 한편, 단락부를 전기 저항치가 낮은 금속으로 형성함으로써 높은 도전성이 얻어진다.

또한, 접점막을 지지하는 지지막을 설치함으로써, 검사 대상이 직경이 8 인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에 있어서 온도 변화에 의한 전극 구조체와 피검사 전극과의 위치 어긋남을 확실하게 방지할 수 있고, 따라서 양호한 전기적 접속 상태를 안정적으로 유지할 수 있다.

본 발명의 시트형 프로브의 제조 방법에 따르면, 미리 전극 부재 배열판의 오목부에 표면 전극부 및 유지부로 이루어지는 전극 부재를 형성하기 때문에, 표면 전극부의 형상 및 치수의 제어가 용이하고, 이에 따라 직경이 작으며 돌출 높이의 변동이 작은 표면 전극부를 형성할 수 있다.

또한, 표면 전극부의 기단 부분에 유지부를 형성함으로써 절연막으로부터 탈락되지 않는 전극 구조체를 형성할 수 있고, 또한 전극 부재를 압착 처리에 의해서 절연막에 접착시키기 때문에, 상기 전극 부재에 있어서의 유지부는 적어도 그의 일부가 절연막에 매립된 상태가 되며, 이에 따라 절연막으로부터 박리되지 않는 유지부를 형성할 수 있다. 따라서, 높은 내구성을 갖는 시트형 프로브를 제조할 수 있다.

또한, 절연막에 접착된 전극 부재에 있어서의 표면 전극부의 기단에 도금 처리하여 단락부를 형성하기 때문에, 표면 전극부와 단락부가 일체로 형성됨으로써 양자간에 양호한 전기적 접속 상태가 달성되는 결과로, 높은 도전성을 갖는 전극 구조체를 형성할 수 있다. 또한, 표면 전극부와 단락부를 다른 재료로 형성할 수 있기 때문에 표면 전극부 및 단락부 각각에 요구되는 성능을 부여할 수 있다.

또한, 금속막의 표면에 절연막이 적층되어 이루어지는 적층체를 이용하여 상기 적층체에 있어서의 금속막을 에칭 처리함으로써 절연막을 지지하는 금속으로 이루어지는 지지막을 형성할 수 있기 때문에, 검사 대상이 직경이 8 인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에 있어서 온도 변화에 의한 전극 구조체와 피검사 전극과의 위치 어긋남이 확실하게 방지되고, 따라서 양호한 전기적 접속 상태가 안정적으로 유지되는 시트형 프로브를 제조할 수 있다.

본 발명의 프로브 카드에 따르면, 상기 시트형 프로브를 구비하여 이루어지기 때문에 직경이 작은 표면 전극부를 갖는 전극 구조체를 형성하는 것이 가능하고, 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정한 전기적 접속 상태를 확실하게 달성할 수 있으며, 또한 전극 구조체가 절연막으로부터 탈락되지 않아 높은 내구성이 얻어진다.

본 발명의 회로 장치의 검사 장치에 따르면, 상기 프로브 카드를 구비하여 이루어지기 때문에 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정한 전기적 접속 상태를 확실하게 달성할 수 있고, 또한 다수개의 회로 장치의 검사를 행하는 경우에도 장기간에 걸쳐 신뢰성이 높은 검사를 실행할 수 있다.

도 1은 본 발명에 따른 시트형 프로브의 제1 예를 나타내는 평면도이다.

도 2는 제1 예의 시트형 프로브에 있어서의 접점막의 일부를 확대하여 나타내는 평면도이다.

도 3은 제1 예의 시트형 프로브에 있어서의 접점막의 일부를 확대하여 나타내는 설명용 단면도이다.

도 4는 제1 예의 시트형 프로브를 제조하기 위해서 이용되는 전극 부재 배열판의 구성을 나타내는 설명용 단면도이다.

도 5는 양면에 보호막이 형성된 배열판 형성 재료를 나타내는 설명용 단면도이다.

도 6은 배열판 형성 재료의 보호막 상에 레지스트막이 형성된 상태를 나타내는 설명용 단면도이다.

도 7은 배열판 형성 재료의 보호막 상의 레지스트막에 패턴 구멍이 형성된 상태를 나타내는 설명용 단면도이다.

도 8은 배열판 형성 재료의 보호막에 패턴 구멍이 형성된 상태를 나타내는 설명용 단면도이다.

도 9는 배열판 형성 재료의 보호막으로부터 레지스트막이 제거된 상태를 나타내는 설명용 단면도이다.

도 10은 전극 부재 배열판의 보호막 상에 레지스트막이 형성된 상태를 나타내는 설명용 단면도이다.

도 11은 전극 부재 배열판의 오목부의 내면 및 레지스트막 상에 금속층이 형성된 상태를 나타내는 설명용 단면도이다.

도 12는 전극 부재 배열판에 형성된 금속층 상에 레지스트막이 형성된 상태를 나타내는 설명용 단면도이다.

도 13은 전극 부재 배열판의 오목부에 전극 부재가 형성된 상태를 나타내는 설명용 단면도이다.

도 14는 전극 부재 배열판으로부터 레지스트막 및 금속층이 제거된 상태를 나타내는 설명용 단면도이다.

도 15는 제1 시트형 프로브를 제조하기 위해서 이용되는 적층체의 구성을 나타내는 설명용 단면도이다.

도 16은 적층체에 있어서의 절연막에 전극 부재가 압착 처리된 상태를 나타내는 설명용 단면도이다.

도 17은 적층체에 있어서의 금속막의 이면에 패턴 구멍을 갖는 에칭용 레지스트막이 형성된 상태를 나타내는 설명용 단면도이다.

도 18은 적층체에 있어서의 금속막에 관통 구멍이 형성된 상태를 나타내는 설명용 단면도이다.

도 19는 적층체에 있어서의 절연막에 관통 구멍이 형성된 상태를 나타내는 설명용 단면도이다.

도 20은 적층체에 있어서의 금속막 상에 패턴 구멍을 갖는 도금용 레지스트막이 형성된 상태를 나타내는 설명용 단면도이다.

도 21은 표면 전극부의 기단에 단락부 및 이면 전극부가 형성된 상태를 나타내는 설명용 단면도이다.

도 22는 적층체에 있어서의 금속막의 이면으로부터 레지스트막이 제거된 상태를 나타내는 설명용 단면도이다.

도 23은 적층체에 있어서의 금속막의 이면에 에칭용 레지스트막이 형성된 상태를 나타내는 설명용 단면도이다.

도 24는 금속막의 일부가 제거되어 서로 분리된 복수개의 이면 전극부가 형성됨과 동시에 지지막이 형성된 상태를 나타내는 설명용 단면도이다.

도 25는 본 발명에 따른 시트형 프로브의 제2 예를 나타내는 평면도이다.

도 26은 제2 예의 시트형 프로브에 있어서의 접점막의 일부를 확대하여 나타내는 평면도이다.

도 27은 제2 예의 시트형 프로브에 있어서의 접점막의 일부를 확대하여 나타내는 설명용 단면도이다.

도 28은 절연막 일부의 표면, 표면 전극부 및 유지부를 덮도록 레지스트막이 형성되고, 지지막의 이면, 절연막의 이면 및 이면 전극부를 덮도록 레지스트막이 형성된 상태를 나타내는 설명용 단면도이다.

도 29는 절연막의 일부가 제거되어 분할된 복수개의 절연막이 형성된 상태를 나타내는 설명용 단면도이다.

도 30은 본 발명에 따른 시트형 프로브의 제3 예를 나타내는 평면도이다.

도 31은 제3 예의 시트형 프로브에 있어서의 접점막의 일부를 확대하여 나타내는 평면도이다.

도 32는 제3 예의 시트형 프로브에 있어서의 접점막의 일부를 확대하여 나타내는 설명용 단면도이다.

도 33은 절연막 일부의 표면, 표면 전극부 및 유지부를 덮도록 레지스트막이 형성되고, 지지막의 이면, 절연막의 이면 및 이면 전극부를 덮도록 레지스트막이 형성된 상태를 나타내는 설명용 단면도이다.

도 34는 절연막의 일부가 제거되어 분할된 복수개의 절연막이 형성된 상태를 나타내는 설명용 단면도이다.

도 35는 본 발명에 따른 회로 장치의 검사 장치의 일례에 있어서의 구성을 나타내는 설명용 단면도이다.

도 36은 도 35에 나타내는 검사 장치에 있어서의 프로브 카드를 확대하여 나타내는 설명용 단면도이다.

도 37은 프로브 카드에 있어서의 이방 도전성 커넥터의 평면도이다.

도 38은 본 발명에 따른 시트형 프로브의 다른 예를 나타내는 평면도이다.

도 39는 종래의 프로브 카드의 일례에 있어서의 구성을 나타내는 설명용 단면도이다.

도 40은 종래의 시트형 프로브의 제조 공정을 나타내는 설명용 단면도이다.

도 41은 도 39에 나타내는 프로브 카드에 있어서의 시트형 프로브를 확대하여 나타내는 설명용 단면도이다.

도 42는 종래의 시트형 프로브의 다른 제조예를 나타내는 설명용 단면도이다.

도 43은 종래의 시트형 프로브의 또다른 제조예를 나타내는 설명용 단면도이다.

도 44는 실시예에서 제조한 시험용 웨이퍼를 나타내는 평면도이다.

도 45는 시험용 웨이퍼에 형성된 집적 회로의 피검사 전극 영역의 위치를 나타내는 설명도이다.

도 46은 시험용 웨이퍼에 형성된 집적 회로의 피검사 전극 영역을 나타내는 평면도이다.

도 47은 시험용 웨이퍼에 형성된 집적 회로의 피검사 전극 영역의 일부를 확대하여 나타내는 설명용 단면도이다.

도 48은 비교예 2에 있어서의 시트형 프로브의 제조 공정을 나타내는 설명용 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

1: 프로브 카드

2: 가이드 핀

3: 가압판

4: 웨이퍼 장착대

5: 가열기

6: 웨이퍼

7: 피검사 전극

8: 절연층

10: 시트형 프로브

10A: 적층체

11: 지지막

11A: 금속막

11H: 개구

11K: 위치 결정 구멍

12, 12a, 12b: 접점막

13, 13a, 13b: 절연막

13K: 기재층

13M: 금속박층

13S: 표층

13H: 관통 구멍

14A, 14B, 14C, 14D, 14E, 14F, 14G: 레지스트막

15: 전극 구조체

16: 표면 전극부

16A: 전극 부재

17: 이면 전극부

17H: 관통 구멍

18: 단락부

19: 유지부

20: 검사용 회로 기판

21: 검사 전극

30: 이방 도전성 커넥터

31: 프레임판

32: 개구

35: 이방 도전성 시트

36: 도전부

37: 절연부

38: 돌출부

40: 전극 부재 배열판

40A: 배열판 형성 재료

40B: 중간 복합체

41: 오목부

42, 43: 보호막

42K: 패턴 구멍

45, 46, 47, 48: 레지스트막

45K, 47K, 48K: 패턴 구멍

50: 금속층

60: 유지 부재

70A: 적층체

70K: 전극 구조체 형성용 오목부

71: 절연막

75: 전극 구조체

76: 표면 전극부

76A: 제2 표면측 금속층

76B: 절연층

77: 이면 전극부

77A: 이면측 금속층

78: 단락부

79: 유지부

79A: 제1 표면측 금속층

80: 이방 도전성 시트

85: 검사용 회로 기판

86: 검사 전극

90: 시트형 프로브

90A, 90B, 90C: 적층체

90K: 전극 구조체 형성용 오목부

91: 절연막

91A: 절연막재

92, 92A, 92B: 금속층

93, 93A: 레지스트막

94A, 94B: 레지스트막

95: 전극 구조체

96: 표면 전극부

97: 이면 전극부

98: 단락부

98H: 관통 구멍

A: 피검사 전극 영역

K1, K2: 패턴 구멍

L: 집적 회로

P: 도전성 입자

<발명을 실시하기 위한 최선의 형태>

이하, 본 발명의 실시 형태에 대하여 상세히 설명한다.

[시트형 프로브]

도 1은 본 발명에 따른 시트형 프로브의 제1 예를 일부를 파단하여 나타내는 평면도이고, 도 2는 제1 예의 시트형 프로브에 있어서의 접점막을 확대하여 나타내는 평면도, 도 3은 제1 예의 시트형 프로브에 있어서의 접점막을 확대하여 나타내는 설명용 단면도이다.

이 제1 예의 시트형 프로브 (10)은 예를 들면 복수개의 집적 회로가 형성된 웨이퍼에 대하여 상기 집적 회로 각각의 전기적 검사를 웨이퍼 상태에서 행하기 위해서 이용되는 것이며, 복수개의 개구 (11H)가 형성된 금속으로 이루어지는 지지막 (11)을 갖는다. 이 지지막 (11)의 개구 (11H)는 검사 대상인 웨이퍼에 있어서의 집적 회로의 피검사 전극이 형성된 전극 영역의 패턴에 대응하여 형성되어 있다. 또한, 이 예에 있어서의 지지막 (11)에는 후술하는 프로브 카드에 있어서의 이방 도전성 커넥터 및 검사용 회로 기판과의 위치 결정을 행하기 위한 위치 결정 구멍 (11K)가 형성되어 있다.

지지막 (11)을 구성하는 금속으로서는 철, 구리, 니켈, 티탄 또는 이들의 합금 또는 합금강을 사용할 수 있지만, 후술하는 제조 방법에 있어서 에칭 처리에 의해 용이하게 개구 (11H)를 형성할 수 있다는 점에서 42 합금, 인바(invar), 코바(covar) 등의 철-니켈 합금강이 바람직하다.

또한, 지지막 (11)로서는 그의 선형 열팽창 계수가 3×10^-5/K 이하인 것을 이용하는 것이 바람직하고, 보다 바람직하게는 -1×10^-7 내지 1×10^-5/K, 특히 바람직하게는 -1×10^-6 내지 8×10^-6/K이다.

이러한 지지막 (11)을 구성하는 재료의 구체적인 예로서는 인바 등의 인바형 합금, 엘린바(Elinvar) 등의 엘린바형 합금, 수퍼 인바, 코바, 42 합금 등의 합금 또는 합금강을 들 수 있다.

또한, 지지막 (11)의 두께는 3 내지 100 ㎛인 것이 바람직하고, 보다 바람직하게는 5 내지 50 ㎛이다.

이 두께가 3 ㎛ 미만인 경우에는, 접점막 (12)를 지지하는 지지막으로서 필요한 강도가 얻어지지 않는 경우가 있다. 한편, 이 두께가 100 ㎛를 초과하는 경우에는, 후술하는 제조 방법에서 에칭 처리에 의해서 개구 (11H)를 용이하게 형성하는 것이 곤란해지는 경우가 있다.

이 지지막 (11)의 표면(도 3에 있어서 상면) 상에는 상기 지지막 (11)의 직경보다 작은 직경의 원형 단일 접점막 (12)가 상기 지지막 (11)에 일체적으로 설치되어 지지되어 있다.

이 접점막 (12)는 유연한 절연막 (13)을 가지고, 이 절연막 (13)에는 상기 절연막 (13)의 두께 방향으로 신장되는 복수개의 전극 구조체 (15)가 검사 대상인 웨이퍼에 형성된 모든 집적 회로에 있어서의 피검사 전극의 패턴에 대응하는 패턴에 따라서 상기 절연막 (13)의 면 방향으로 서로 이격하여 배치되어 있고, 상기 접점막 (12)는 전극 구조체 (15) 각각이 지지막 (11)의 각 개구 (11H)내에 위치하도록 배치되어 있다.

전극 구조체 (15) 각각은 절연막 (13)의 표면에 노출되고, 상기 절연막 (13)의 표면으로부터 돌출되는 돌기형의 표면 전극부 (16)과, 절연막 (13)의 이면에 노출되는 직사각형의 평판형 이면 전극부 (17)과, 표면 전극부 (16)의 기단에서 상기 절연막 (13)을 그의 두께 방향으로 관통하여 신장되어 이면 전극부 (17)에 연결된 단락부 (18)과, 표면 전극부 (16)의 기단 부분의 주위면으로부터 연속하여 절연막 (13)의 면 방향으로 방사형으로 신장되는 원형 고리 판형의 유지부 (19)로 구성되어 있고, 유지부 (19)는 그의 일부가 절연막 (13)에 매립되어 있다. 이 예의 전극 구조체 (15)에 있어서는 표면 전극부 (16)이 단락부 (18)에 연속하여 기단으로부터 선단을 향하여 갈수록 점차 소직경이 되는 테이퍼형으로 되어 전체가 원뿔형으로 형성되고, 상기 표면 전극부 (16)의 기단에 연속하는 단락부 (18)이 절연막 (13)의 이면으로부터 표면을 향하여 갈수록 점차 소직경이 되는 테이퍼형으로 되어 전체가 원뿔대 형상으로 형성되어 있다. 또한, 단락부 (18)은 표면 전극부 (16)의 기단에 도금 처리함으로써 상기 표면 전극부 (16)에 연속하여 일체로 형성되어 있다.

절연막 (13)은 수지로 이루어지는 기재층 (13K)와 이 기재층 (13K)와 이 기재층 (13K) 상에 일체적으로 적층된 접착성 수지 또는 그의 경화물로 이루어지는 표층 (13S)로 구성되어 있다.

절연막 (13)에 있어서의 기재층 (13K)를 형성하는 수지로서는 절연성을 갖는 유연한 것이라면 특별히 한정되지 않고, 예를 들면 폴리이미드 수지, 액정 중합체, 폴리에스테르, 불소계 수지, 섬유를 방직한 천에 상기 수지를 함침시킨 것 등을 사용할 수 있지만, 단락부 (18)을 형성하기 위한 관통 구멍을 에칭에 의해 용이하게 형성할 수 있다는 점에서 에칭 가능한 재료로 이루어지는 것이 바람직하고, 특히 폴리이미드 수지가 바람직하다.

절연막 (13)에 있어서의 표층 (13S)를 형성하는 접착성 수지로서는, 열경화 성 수지, 열가소성 수지, 방사선 경화성 수지 등을 사용할 수 있고, 그의 구체적인 예로서는 에폭시계 수지, 페녹시계 수지, 우레탄계 수지, 폴리스티렌계 수지, 폴리에틸렌계 수지, 폴리에스테르계 수지, 폴리아미드계 수지, 폴리이미드 수지, 폴리카보네이트 수지, 실리콘계 수지 등을 들 수 있다.

이 중에서는 내열성 및 내구성이 양호하고, 단락부 (18)을 형성하기 위한 관통 구멍을 에칭에 의해 용이하게 형성할 수 있다는 점에서 열가소성 폴리이미드 수지가 바람직하다.

절연막 (13)에 있어서의 표층 (13S)의 두께는 3 내지 30 ㎛인 것이 바람직하고, 보다 바람직하게는 5 내지 20 ㎛이다.

또한, 절연막 (13)의 두께는 상기 절연막 (13)이 유연한 것이라면 특별히 한정되지 않지만, 10 내지 50 ㎛인 것이 바람직하고, 보다 바람직하게는 10 내지 25 ㎛이다.

전극 구조체 (15)에 있어서의 표면 전극부 (16)을 구성하는 금속으로서는, 상기 표면 전극부 (16)에 요구되는 성능에 따라서 다양한 것을 선택하여 사용할 수 있다. 예를 들면 표면 전극부 (16)에 높은 경도를 갖는 것이 요구되는 경우에는, 빅커스 경도(Hv)가 바람직하게는 40 이상, 보다 바람직하게는 150 이상, 더욱 바람직하게는 300 이상, 특히 바람직하게는 500 이상의 고경도의 금속을 사용할 수 있다. 또한, 표면 전극부 (16)을 2층 이상의 적층체로 구성하는 경우에는, 최외층을 형성하는 금속을 빅커스 경도(Hv)가 40 이상, 보다 바람직하게는 150 이상, 더욱 바람직하게는 300 이상, 특히 바람직하게는 500 이상의 고경도의 것으로 할 수 있 다.

표면 전극부 (16)을 고경도의 금속으로 형성하는 경우에는, 단일 금속일 수도 2종 이상의 금속으로 이루어지는 것일 수도 있다. 또한, 2종 이상의 금속으로 형성하는 경우에는 빅커스 경도(Hv)가 40 이상인 금속만을 이용할 필요는 없고, 전체적으로 빅커스 경도(Hv)가 40 이상이면, 빅커스 경도(Hv)가 40 이상인 금속과 그 이외의 금속, 예를 들면 금과의 합금으로 이루어지는 것일 수도 있고, 빅커스 경도(Hv)가 40 이상의 금속으로 이루어지는 금속상이 그 이외의 금속, 예를 들면 금으로 이루어지는 금속상 중에 분산된 상 분리 구조를 갖는 것일 수도 있다.

고경도의 금속으로서는 팔라듐, 로듐, 루테늄, 이리듐, 백금, 텅스텐, 니켈, 코발트, 크롬 또는 이들의 합금 등을 사용할 수 있고, 이 중에서는 화학적으로 안정하면서 또한 높은 도전율을 갖는다는 점에서 팔라듐, 로듐, 루테늄, 이리듐, 백금, 니켈을 사용하는 것이 바람직하다.

또한, 빅커스 경도(Hv)가 40 이상인 금속과 금과의 합금으로서는 금ㆍ팔라듐 합금, 금ㆍ구리 합금, 백금ㆍ금 합금, 니켈이나 코발트를 0.1 내지 1.0 ％ 함유하는 경질 금, 인ㆍ니켈 합금 등을 사용할 수 있다.

전극 구조체 (15)에 있어서의 단락부 (18) 및 이면 전극부 (17)을 구성하는 금속으로서는 전기 저항치가 낮은 것이 바람직하고, 예를 들면 니켈, 구리, 금, 은, 팔라듐, 철 등을 사용할 수 있다.

또한, 이면 전극부 (17)의 표면에는 상기 전극부의 산화를 방지함과 동시에 접촉 저항이 작은 전극부를 얻기 위해서 금, 은, 팔라듐 등의 화학적으로 안정하면 서 높은 도전성을 갖는 금속 피막이 형성될 수 있다.

또한, 전극 구조체 (15)에 있어서의 유지부 (19)에는 다양한 금속을 사용할 수 있다.

이와 같이, 전극 구조체 (15)에 있어서의 표면 전극부 (16), 이면 전극부 (17), 단락부 (18) 및 유지부 (19)는 다른 금속으로 형성할 수 있지만, 동일한 금속으로 형성할 수도 있다.

표면 전극부 (16), 이면 전극부 (17), 단락부 (18) 및 유지부 (19)를 동일한 금속으로 형성하는 경우에는 표면 전극부 (16)에 요구되는 성능을 고려하여 금속을 선택하는 것이 바람직하고, 예를 들면 빅커스 경도(Hv)가 40 이상인 높은 도전성 금속을 이용하는 것이 바람직하다.

전극 구조체 (15)에 있어서 표면 전극부 (16) 기단의 직경 (R)은 상기 전극 구조체 (15)의 피치의 30 내지 70 ％인 것이 바람직하고, 보다 바람직하게는 35 내지 60 ％이다.

또한, 표면 전극부 (16)의 기단에서의 직경 (R₁)에 대한 돌출 높이 (h)의 비 h/R₁은 0.2 내지 3인 것이 바람직하고, 보다 바람직하게는 0.25 내지 0.6이다. 이러한 조건을 충족시킴으로써, 검사 대상인 웨이퍼가 피치가 작으며 미소한 피검사 전극을 갖는 것이어도 상기 피검사 전극의 패턴에 대응하는 패턴의 전극 구조체 (15)를 용이하게 형성할 수 있고, 상기 웨이퍼에 대하여 안정한 전기적 접속 상태가 한층 확실하게 얻어진다.

표면 전극부 (16) 기단의 직경 (R₁)은 상기 조건이나 검사 대상인 웨이퍼의 피검사 전극의 직경 등을 감안하여 설정되지만, 예를 들면 30 내지 80 ㎛이고, 바람직하게는 30 내지 50 ㎛이다.

표면 전극부 (16)의 돌출 높이 (h)의 높이는 검사 대상인 웨이퍼의 피검사 전극에 대하여 안정한 전기적 접속을 달성할 수 있다는 점에서 15 내지 50 ㎛인 것이 바람직하고, 보다 바람직하게는 15 내지 30 ㎛이다.

또한, 이면 전극부 (17)의 외경 (R₅)는 상기 이면 전극부 (17)에 연결된 단락부 (18)의 다른쪽 단부의 직경 (R₄)보다 크고, 또한 전극 구조체 (15)의 피치보다 작은 것일 수 있지만, 가능한 한 큰 것이 바람직하고, 이에 따라서 예를 들면 이방 도전성 시트에 대해서도 안정한 전기적 접속을 확실하게 달성할 수 있다.

또한, 이면 전극부 (17)의 두께 (D₂)는 강도가 충분히 높고 우수한 반복 내구성이 얻어진다는 점에서 10 내지 40 ㎛인 것이 바람직하고, 보다 바람직하게는 15 내지 35 ㎛이다.

또한, 단락부 (18)의 다른쪽 단부의 직경 (R₄)에 대한 한쪽 단부의 직경 (R₃)의 비 R₃/R₄는 0.45 내지 1인 것이 바람직하고, 보다 바람직하게는 0.7 내지 0.9이다.

또한, 단락부 (18)의 한쪽 단부의 직경 (R₃)은 상기 전극 구조체 (15)의 피치의 30 내지 70 ％인 것이 바람직하고, 보다 바람직하게는 35 내지 60 ％이다.

또한, 유지부 (19)의 직경 (R₆)은 상기 전극 구조체 (15)의 피치의 30 내지 70 ％인 것이 바람직하고, 보다 바람직하게는 40 내지 60 ％이다.

또한, 유지부 (19)의 두께 (D₁)은 3 내지 12 ㎛인 것이 바람직하고, 보다 바람직하게는 5 내지 9 ㎛이다.

이러한 제1 예의 시트형 프로브 (10)에 따르면, 전극 구조체 (15)에는 표면 전극부 (16)의 기단 부분에 절연막 (13)의 면 방향으로 신장되는 유지부 (19)가 형성되어 있기 때문에, 상기 표면 전극부 (16)의 직경이 작은 것이어도 상기 전극 구조체 (15)가 절연막 (13)으로부터 탈락되지 않고, 또한 유지부 (19)는 그의 일부가 절연막 (13)에 매립되어 있기 때문에 상기 절연막 (13)으로부터 박리되지 않으며, 따라서 높은 내구성이 얻어진다.

또한, 작은 직경의 표면 전극부 (16)을 형성하는 것이 가능함으로써 인접하는 표면 전극부 (16) 사이의 이격 거리가 충분히 확보되기 때문에 절연막 (13)에 의한 유연성이 충분히 발휘되고, 그 결과 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정한 전기적 접속 상태를 확실하게 달성할 수 있다.

또한, 표면 전극부 (16)의 기단에 대하여 도금 처리하여 단락부 (18)을 표면 전극부 (16)에 연속하여 일체로 형성함으로써, 높은 도전성을 갖는 전극 구조체가 얻어짐과 동시에, 표면 전극부 (16)과 단락부 (18)을 서로 다른 재료로 형성할 수 있기 때문에 표면 전극부 (16) 및 단락부 (18) 각각에 요구되는 성능을 부여할 수 있다. 예를 들면, 표면 전극부 (18)을 고경도의 금속으로 형성함으로써, 산화막이 형성된 피검사 전극에 대해서도 확실하게 전기적 접속을 달성할 수 있다. 또한, 표면 전극부 (16)을 땜납에 대하여 변질되기 어려운 재료로 형성함으로써, 땜납으로 이루어지는 피검사 전극을 갖는 회로 장치의 검사에 사용한 경우에도 장기간에 걸쳐 안정한 도전성이 얻어진다. 한편, 단락부 (18)을 전기 저항치가 낮은 금속으로 형성함으로써 높은 도전성이 얻어진다.

또한, 지지막 (11)에는 검사 대상인 웨이퍼의 피검사 전극이 형성된 전극 영역에 대응하여 복수개의 개구 (11H)가 형성되고, 이 지지막 (11) 상에는 전극 구조체 (15) 각각이 지지막 (11)의 각 개구 (11H)내에 위치하도록 접점막 (12)가 배치됨으로써, 이 접점막 (12)는 그의 전체면에 걸쳐 지지막 (11)에 지지되기 때문에, 상기 접점막 (12)가 대면적의 것이어도 그 절연막 (13)의 면 방향에서의 열 팽창을 지지막 (11)에 의해서 확실하게 규제할 수 있다. 따라서, 검사 대상인 웨이퍼가 예를 들면 직경이 8 인치 이상인 대면적이며 피검사 전극의 피치가 매우 작은 것이어도, 번인 시험에 있어서 온도 변화에 의한 전극 구조체 (15)와 피검사 전극과의 위치 어긋남을 확실하게 방지할 수 있고, 그 결과 웨이퍼에 대한 양호한 전기적 접속 상태를 안정적으로 유지할 수 있다.

상기 제1 예의 시트형 프로브 (10)은 예를 들면 이하와 같이 하여 제조할 수 있다.

이 방법에 있어서는 도 4에 나타낸 바와 같은 전극 부재 배열판 (40)이 이용된다. 이 예의 전극 부재 배열판 (40)은 이방성 에칭이 가능한 재료로 이루어지고, 그의 일면(도 4에 있어서 상면)에는 제조하여야 할 시트형 프로브 (10)에 있어 서의 표면 전극부 (16)의 패턴에 대응하는 패턴에 따라서 오목부 (41)이 형성되어 있다. 이 오목부 (41)은 이방성 에칭에 의해서 형성된 것이며, 상기 오목부 (41)의 형상은 표면 전극부 (16)의 형상에 적합한 형상, 즉 상기 전극 부재 배열판 (40)의 일면에서 다른 면을 향하여 갈수록 점차 소직경이 되는 원뿔형이다. 또한, 이 예에 있어서는 전극 부재 배열판 (40)의 일면에서의 오목부 (41) 이외의 영역 및 상기 전극 부재 배열판 (40)의 다른 면에는 보호막 (42), (43)이 형성되어 있다. 이 보호막 (42), (43)은 오목부 (41)을 이방성 에칭에 의해서 형성하기 위한 레지스트로서 이용된 것이다.

전극 부재 배열판 (40)을 구성하는 재료로서는 이방성 에칭이 가능한 것이라면 특별히 한정되지 않으며, 예를 들면 단결정 실리콘, 게르마늄 등을 사용할 수 있지만, 이방성 에칭에 의해서 소기의 치수 정밀도를 갖는 오목부 (41)이 확실하게 얻어짐과 동시에 높은 내구성이 얻어진다는 점에서 단결정 실리콘을 이용하는 것이 바람직하고, 또한 이방성 에칭에 의해서 한층 높은 치수 정밀도를 갖는 오목부 (41)이 얻어지며, 또한 면 정밀도가 높은 표면이 얻어진다는 점에서 순도가 높은 것을 이용하는 것이 바람직하고, 특히 전극 부재 배열판 (40)으로서는 결정면(1,0,0)을 표면으로 하는 실리콘 웨이퍼를 가공함으로써 얻어지는 것을 이용하는 것이 바람직하다. 전극 부재 배열판 (40)의 두께(오목부 (41)이 형성되지 않은 부분의 두께)는 예를 들면 0.2 내지 1 mm, 바람직하게는 0.25 내지 0.6 mm이다. 또한, 오목부 (41)의 깊이는 형성하여야 할 표면 전극부 (16)의 높이에 따라서 적절 하게 설정된다. 보호막 (42), (43)을 형성하는 재료로서는 이산화규소(SiO₂), 질화규소(Si₃N₄), 크롬(Cr), 금(Au) 등을 사용할 수 있지만, 가장 사용하기 쉽다는 점에서 이산화규소(SiO₂)를 사용할 수 있다.

이 전극 부재 배열판 (40)은 예를 들면 이하와 같이 하여 제조할 수 있다.

우선, 도 5에 나타낸 바와 같이 양면에 이산화규소로 이루어지는 보호막 (42), (43)이 형성된, 단결정 실리콘으로 이루어지는 결정면(1,0,0)을 표면으로 하는 판형의 배열판 형성 재료 (40A)를 준비하고, 도 6에 나타낸 바와 같이, 이 배열판 형성 재료 (40A)의 양면에 형성된 보호막 (42), (43) 각각의 표면에 포토리소그래피 수법에 의해 상기 보호막 (42), (43)을 에칭 처리하기 위한 레지스트막 (45), (46)을 형성한다.

그 후, 도 7에 나타낸 바와 같이 배열판 형성 재료 (40A)의 일면(도 7에 있어서 상면)측에 형성된 레지스트막 (45)에 형성하여야 할 오목부 (41)에 대응하여 복수개의 패턴 구멍 (45K)를 형성한다.

이어서, 도 8에 나타낸 바와 같이, 배열판 형성 재료 (40A)의 일면에 형성된 보호막 (42)에 대하여 레지스트막 (45)의 패턴 구멍 (45K)를 통해 에칭 처리를 행함으로써, 상기 보호막 (42)에 레지스트막 (45)의 패턴 구멍 (45K)에 연통하는 패턴 구멍 (42K)를 형성한다. 또한, 도 9에 나타낸 바와 같이 레지스트막 (45), (46)을 제거한 후, 배열판 형성 재료 (40A)의 일면에 대하여 보호막 (42), (43)을 레지스트로서 이용하여 상기 보호막 (42)의 패턴 구멍 (42K)를 통해 이방성 에칭 처리를 행하여 원뿔형의 오목부 (41)을 형성함으로써 도 4에 나타내는 전극 부재 배열판 (40)이 얻어진다.

이상에 있어서, 배열판 형성 재료 (40A)로서는 결정면(1,0,0)을 표면으로 하는 실리콘 웨이퍼를 그대로의 상태로 또는 적절한 형상으로 가공한 상태로 이용하는 것이 바람직하다. 보호막 (42)를 에칭 처리하기 위한 에칭액으로서는 불화수소산 등을 사용할 수 있다. 배열판 형성 재료 (40A)를 이방성 에칭 처리하기 위한 에칭액으로서는 수산화칼륨, 에틸렌디아민 등의 수용액을 사용할 수 있다. 또한, 배열판 형성 재료 (40A)의 이방성 에칭 처리의 조건, 예를 들면 처리 온도, 처리 시간은 에칭액의 종류, 형성하여야 할 표면 전극부 형성용 오목부 (41)의 깊이 등에 따라서 적절하게 설정되지만, 예를 들면 처리 온도는 60 내지 85 ℃이다.

또한, 상기와 같은 구성의 전극 부재 배열판 (40)을 이용하고, 이하와 같이 하여 시트형 프로브가 제조된다.

우선, 도 10에 나타낸 바와 같이 전극 부재 배열판 (40)의 일면에서의 오목부 (41) 이외의 영역에 형성하여야 할 유지부 (19)에 대응하는 패턴의 패턴 구멍 (47K)를 갖는 레지스트막 (47)을 형성한다. 그 후, 레지스트막 (47)의 표면 및 전극 부재 배열판 (40)의 일면에서의 레지스트막 (47)의 패턴 구멍 (47K)에 의해서 노출된 영역에 도금 처리, 스퍼터링 처리 또는 증착 처리를 행함으로써, 도 11에 나타낸 바와 같이 금속층 (50)이 형성된다. 또한, 도 12에 나타낸 바와 같이 금속층 (50)에 있어서의 레지스트막 (47) 상에 위치하는 부분에 상기 레지스트막 (47)의 각 패턴 구멍 (47K)에 연통하는 패턴 구멍 (48K)를 갖는 레지스트막 (48)을 형 성한다.

이어서, 전극 부재 배열판 (40)의 오목부 (41) 각각 및 그의 주변부, 즉 레지스트막 (47), (48)의 패턴 구멍 (47K) 및 (48K)내에 금속을 퇴적시킴으로써, 도 13에 나타낸 바와 같이 표면 전극부 (16) 및 그의 기단 부분으로부터 연속하여 전극 부재 배열판 (40)의 면 방향으로 신장되는 유지부 (19)로 이루어지는 전극 부재 (16A)를 형성한다.

이상에 있어서, 전극 부재 배열판 (40)의 오목부 (41) 각각 및 그의 주변부에 금속을 퇴적시키는 방법으로서는, 금속층 (50)을 공통 전극으로 하여 전해 도금 처리, 화학 도금 처리, 스퍼터링 처리 또는 증착 처리 등을 이용할 수 있지만, 전해 도금 처리, 화학 도금 처리가 바람직하고, 보다 바람직하게는 전해 도금 처리이다.

또한, 전극 부재 배열판 (40)의 일면으로부터 레지스트막 (48), 금속층 (50) 및 레지스트막 (47)을 제거함으로써, 도 14에 나타낸 바와 같이 전극 부재 배열판 (40)에 형성하여야 할 전극 구조체 (15)의 패턴에 대응하는 패턴에 따라서 복수개의 전극 부재 (16A)가 배열되어 이루어지는 중간 복합체 (40B)가 얻어진다.

한편, 도 15에 나타낸 바와 같이 원형 금속막 (11A)와 이 금속막 (11A)의 표면에 일체적으로 적층된, 수지로 이루어지는 기재층 (13K) 상에 접착성 수지로 이루어지는 표층 (13S)가 일체적으로 적층되어 이루어지는 절연막 (13)을 갖는 적층체 (10A)를 준비한다.

이 적층체 (10A)에서 금속막 (11A)는 형성하여야 할 지지막 (11)을 형성하기 위한 것이며, 상기 지지막 (11)과 동일한 재질로서 상기 지지막 (11)의 두께와 동등한 두께를 갖는 것이 된다.

또한, 절연막 (13)에 있어서의 기재층 (13K)를 형성하는 수지로서는 에칭 가능한 고분자 재료를 이용하는 것이 바람직하고, 보다 바람직하게는 폴리이미드 수지이다.

또한, 절연막 (13)에 있어서의 표층 (13S)를 형성하는 접착성 수지로서는 에칭 가능한 고분자 재료를 이용하는 것이 바람직하고, 보다 바람직하게는 열가소성 폴리이미드 수지이다.

이러한 적층체 (10A)는 일면에, 예를 들면 42 합금으로 이루어지는 금속층이 적층된 적층 폴리이미드 시트와 열가소성 폴리이미드 시트를 준비하고, 적층 폴리이미드 시트에 있어서의 수지면 상에 열가소성 폴리이미드 시트를 배치하고, 양자를 열 압착 처리하는 방법, 상기 적층 폴리이미드 시트에 있어서의 수지면에, 예를 들면 폴리이미드가 용해된 바니시를 도포하여 건조 처리하는 방법 등에 의해서 얻을 수 있다.

이러한 적층체 (10A)에서의 절연막 (13)의 표층 (13S)에, 도 16에 나타낸 바와 같이 중간 복합체 (40B)를 그 전극 부재 (16A) 각각이 접촉하도록 배치하여 열 압착 처리함으로써 전극 부재 (16A) 각각을 절연막 (13)에 접착한다. 이 때, 전극 부재 (16A) 각각에 있어서의 유지부 (19) 및 이 유지부 (19)가 형성된 표면 전극부 (16)의 기단 부분은 열 압착 처리에 의한 압력에 의해서 적어도 그의 일부가 절연막 (13)의 표층 (13S)에 매립된 상태가 된다.

이어서, 적층체 (10A)에서의 금속막 (11A)의 이면에, 도 17에 나타낸 바와 같이, 형성하여야 할 전극 구조체 (15)의 패턴에 대응하는 패턴에 따라서 복수개의 패턴 구멍 (K1)이 형성된 레지스트막 (14A)를 형성하고, 금속막 (11A)에 대하여 레지스트막 (14A)의 패턴 구멍 (K1)을 통해 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도 18에 나타낸 바와 같이 금속막 (11A)에 각각 레지스트막 (14A)의 패턴 구멍 (K1)에 연통하는 복수개의 관통 구멍 (17H)가 형성된다. 그 후, 절연막 (13)에 대하여 레지스트막 (14A)의 각 패턴 구멍 (K1) 및 금속막 (11A)의 각 관통 구멍 (17H)를 통해 노출된 부분에 에칭 처리를 실시하여 상기 부분을 제거함으로써, 도 19에 나타낸 바와 같이 절연막 (13)에 각각 금속막 (11A)의 관통 구멍 (17H)로 연통하는, 상기 절연막 (13)의 이면으로부터 표면을 향하여 갈수록 점차 소직경이 되는 테이퍼형의 복수개 관통 구멍 (13H)가 형성됨으로써, 적층체 (10A)에 각각 두께 방향으로 신장되어 전극 부재 (16A)에서의 표면 전극부 (16)을 통과하는 복수개의 관통 구멍 (17H 및 13H)가 형성된다.

이상에 있어서, 금속막 (11A)를 에칭 처리하기 위한 에칭제로서는 이들 금속층을 구성하는 재료에 따라서 적절하게 선택되고, 예를 들면 염화 제2철 수용액을 사용할 수 있다.

또한, 절연막 (13)을 에칭 처리하기 위한 에칭액으로서는, 예를 들면 절연막 (13)이 폴리이미드로 이루어지는 것인 경우에는 히드라진계 수용액이나 수산화칼륨 수용액 등을 사용할 수 있고, 에칭 처리 조건을 선택함으로써 절연막 (13)에 각각 이면으로부터 표면을 향하여 갈수록 점차 소직경이 되는 테이퍼형의 관통 구멍 (13H)를 형성할 수 있다.

이와 같이 하여 관통 구멍 (17H 및 13H)가 형성된 적층체 (10A)에서 레지스트막 (14A)를 제거하고, 그 후 도 20에 나타낸 바와 같이 적층체 (10A)의 관통 구멍 (13H)의 내벽면에, 예를 들면 스퍼터링 등에 의해 금속박층 (13M)을 형성함과 동시에, 상기 적층체 (10A)의 금속막 (11A)의 이면에, 형성하여야 할 전극 구조체 (15)에 있어서의 이면 전극부 (17)의 패턴에 대응하는 패턴에 따라서 복수개의 패턴 구멍 (K2)가 형성된 레지스트막 (14B)를 형성한다. 여기서, 금속막 (11A) 및 전극 부재 (16A)는 금속박층 (13M)을 통해 서로 연결된 상태이다.

이어서, 금속막 (11A)를 공통 전극으로서 이용하고, 전극 부재 (16A)에서의 표면 전극부 (16)의 기단면, 금속박층 (13M) 및 금속막 (11A)에서의 노출된 부분에 전해 도금 처리를 실시하여 절연막 (13)의 관통 구멍 (13H), 금속막 (11A)의 개구 (11H) 및 레지스트막 (14B)의 패턴 구멍 (K2)내에 금속을 충전함으로써, 도 21에 나타낸 바와 같이 표면 전극부 (16) 각각의 기단에 연속하여 절연막 (13)을 그의 두께 방향으로 관통하여 신장되는 단락부 (18) 및 상기 단락부 (18) 각각의 다른쪽 단부에 연결된 이면 전극부 (17)이 형성된다. 여기서, 이면 전극부 (17) 각각은 금속막 (11A)를 통해 서로 연결된 상태이다.

이와 같이 하여 단락부 (18) 및 이면 전극부 (17)이 형성된 적층체 (10A)로부터 레지스트막 (14B)를 제거함으로써, 도 22에 나타낸 바와 같이 금속막 (11A)의 이면을 노출시키고, 그 후 도 23에 나타낸 바와 같이 이면 전극부 (17) 및 금속막에 있어서의 지지막 (11)이 되는 부분을 덮도록 패터닝된 레지스트막 (14C)를 형성 한다. 또한, 금속막 (11A)에서의 노출된 부분에 에칭 처리를 실시함으로써 금속막 (11A)에서의 노출된 부분을 제거하고, 이에 따라 도 24에 나타낸 바와 같이 서로 분리된 복수개의 이면 전극부 (17)이 형성됨과 동시에 검사 대상인 웨이퍼에 형성된 집적 회로의 전극 영역에 대응하는 복수개의 개구 (11H)를 갖는 지지막 (11)이 형성된다.

또한, 레지스트막 (14C)를 제거함과 동시에 전극 부재 배열판 (40)을 제거함으로써, 도 1 내지 도 3에 나타내는 시트형 프로브 (10)이 얻어진다.

이러한 방법에 따르면, 미리 전극 부재 배열판 (40)의 오목부 (41)에 표면 전극부 (16) 및 유지부 (19)로 이루어지는 전극 부재 (16A)를 형성하기 때문에, 표면 전극부 (16)의 형상 및 치수의 제어가 용이하고, 이에 따라 직경이 작으며 돌출 높이의 변동이 작은 표면 전극부 (16)을 형성할 수 있다.

또한, 표면 전극부 (16)의 기단 부분에 유지부 (19)를 형성함으로써, 절연막 (13)으로부터 탈락되지 않는 전극 구조체 (15)를 형성할 수 있고, 또한 전극 부재 (16A)를 열 압착 처리에 의해서 절연막 (13)에 접착시키기 때문에 상기 전극 부재 (16A)에서의 유지부 (19)는 적어도 그의 일부가 절연막 (13)에 매립된 상태가 되며, 이에 따라 절연막 (13)으로부터 박리되지 않는 유지부 (19)를 형성할 수 있다. 따라서, 높은 내구성을 갖는 시트형 프로브 (10)을 제조할 수 있다.

또한, 절연막 (13)에 접착된 전극 부재 (16A)에서의 표면 전극부 (16)의 기단에 도금 처리하여 단락부 (18)을 형성하기 때문에, 표면 전극부 (16)과 단락부 (18)은 일체로 형성되고, 이에 따라 양자간에 양호한 전기적 접속 상태가 달성되는 결과로, 높은 도전성을 갖는 전극 구조체 (15)를 형성할 수 있다. 또한, 표면 전극부 (16)과 단락부 (18)을 다른 재료에 의해서 형성할 수 있기 때문에 표면 전극부 (16) 및 단락부 (18) 각각에 요구되는 성능을 부여할 수 있다.

또한, 금속막 (11A)의 표면에 절연막 (13)이 적층되어 이루어지는 적층체 (10A)를 이용하여 상기 적층체 (10A)에서의 금속막 (11A)를 에칭 처리함으로써, 절연막 (13)을 지지하는 금속으로 이루어지는 지지막 (11)을 형성할 수 있기 때문에 검사 대상이 직경이 8 인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에 있어서 온도 변화에 의한 전극 구조체와 피검사 전극과의 위치 어긋남이 확실하게 방지되고, 따라서 양호한 전기적 접속 상태가 안정적으로 유지되는 시트형 프로브 (10)을 제조할 수 있다.

도 25는 본 발명에 따른 시트형 프로브의 제2 예를 나타내는 평면도이고, 도 26은 제2 예의 시트형 프로브에 있어서의 접점막의 주요부를 확대하여 나타내는 평면도, 도 27은 제2 예의 시트형 프로브에 있어서의 접점막의 주요부를 확대하여 나타내는 설명용 단면도이다.

이 제2 예의 시트형 프로브 (10)은 예를 들면 복수개의 집적 회로가 형성된 웨이퍼에 대하여 상기 집적 회로 각각의 전기적 검사를 웨이퍼 상태에서 행하기 위해서 이용되는 것이며, 제1 예의 시트형 프로브 (10)과 동일한 구성의 지지막 (11)을 갖는다.

이 지지막 (11)의 표면(도 27에 있어서 상면) 상에는, 그의 표면을 따라서 배열되도록 서로 독립된 상태로 배치된 복수개(도시된 예에서는 9개)의 접점막 (12a)가 상기 지지막 (11)에 일체적으로 설치되어 지지되어 있다.

이 접점막 (12a) 각각은 유연한 절연막 (13a)를 가지고, 이 절연막 (13a)에는 상기 절연막 (13a)의 두께 방향으로 신장되는 복수개의 전극 구조체 (15)가 검사 대상인 웨이퍼에 형성된 일부의 집적 회로에 있어서의 피검사 전극의 패턴에 대응하는 패턴에 따라서 상기 절연막 (13a)의 면 방향으로 서로 이격하여 배치되어 있으며, 상기 접점막 (12a)는 전극 구조체 (15) 각각이 지지막 (11)의 각 개구 (11H)내에 위치하도록 배치되어 있다.

전극 구조체 (15) 각각은 절연막 (13a)의 표면에 노출되고, 상기 절연막 (13a)의 표면으로부터 돌출되는 돌기형의 표면 전극부 (16)과, 절연막 (13a)의 이면에 노출되는 직사각형의 평판형 이면 전극부 (17)과, 표면 전극부 (16)의 기단으로부터 연속하여 상기 절연막 (13a)를 그의 두께 방향으로 관통하여 신장되어 이면 전극부 (17)에 연결된 단락부 (18)과, 표면 전극부 (16)의 기단 부분의 주위면으로부터 연속하여 절연막 (13a)의 표면을 따라서 외측으로 방사형으로 신장되는 원형 고리 판형의 유지부 (19)로 구성되어 있고, 유지부 (19)는 그의 일부가 절연막 (13a)에 매립되어 있다. 이 예의 전극 구조체 (15)에 있어서는, 표면 전극부 (16)이 단락부 (18)에 연속하여 기단으로부터 선단을 향하여 갈수록 점차 소직경이 되는 테이퍼형으로 되어 전체가 원뿔형으로 형성되고, 상기 표면 전극부 (16)의 기단에 연속하는 단락부 (18)이 절연막 (13a)의 이면으로부터 표면을 향하여 갈수록 점차 소직경이 되는 테이퍼형으로 되어 전체가 원뿔대 형상으로 형성되어 있다. 또한, 단락부 (18)은 표면 전극부 (16)의 기단에 도금 처리함으로써 상기 표면 전극 부 (16)에 연속하여 일체로 형성되어 있다.

이 제2 예의 시트형 프로브 (10)에 있어서 절연막 (13a)의 재질 및 층 구성 및 전극 구조체 (15)의 구성은 제1 예의 시트형 프로브의 절연막 (13) 및 전극 구조체 (15)와 동일하다.

이 제2 예의 시트형 프로브 (10)은 예를 들면 이하와 같이 하여 제조할 수 있다.

우선, 상술한 제1 예의 시트형 프로브 (10)의 제조 방법과 동일하게 하고, 도 4에 나타내는 구성의 전극 부재 배열판 (40)을 이용하여 전극 부재 (16A)를 형성함(도 10 내지 도 14 참조)과 동시에 도 15에 나타내는 구성의 적층체 (10A)로부터 지지막 (11) 및 전극 구조체 (15)를 형성한다(도 16 내지 도 24 참조).

이어서, 레지스트막 (14C) 및 전극 부재 배열판 (40)을 제거한 후, 도 28에 나타낸 바와 같이 절연막 (13)의 표면, 표면 전극부 (16) 및 유지부 (19)에 형성하여야 할 접점막 (12a)의 패턴에 대응하는 패턴에 따라서 레지스트막 (14D)를 형성함과 동시에 지지막의 이면, 절연막 (13)의 이면 및 이면 전극부 (17)을 덮도록 레지스트막 (14E)를 형성하고, 절연막 (13)에 대하여 에칭 처리를 실시하여 노출된 부분을 제거함으로써 절연막 (13)이 분할되어, 도 29에 나타낸 바와 같이 서로 독립된 복수개의 절연막 (13a)가 형성되고, 이에 따라 각각 절연막 (13a)에 그의 두께 방향으로 관통하여 신장되는 복수개의 전극 구조체 (15)가 배치되어 이루어지는 복수개의 접점막 (12a)가 형성된다.

또한, 절연막 (13a)의 표면, 표면 전극부 (16) 및 유지부 (19)로부터 레지스 트막 (14D)를 제거함과 동시에 지지막 (11)의 이면, 절연막 (13a)의 이면 및 이면 전극부 (17)로부터 레지스트막 (14E)를 제거함으로써, 도 25 내지 도 27에 나타내는 제2 예의 시트형 프로브 (10)이 얻어진다.

이러한 제2 예의 시트형 프로브 (10)에 따르면, 전극 구조체 (15)에는 표면 전극부 (16)의 기단 부분에 절연막 (13a)의 면 방향으로 신장되는 유지부 (19)가 형성되어 있기 때문에, 상기 표면 전극부 (16)의 직경이 작은 것이어도 상기 전극 구조체 (15)가 절연막 (13a)로부터 탈락되지 않고, 또한 유지부 (19)는 그의 일부가 절연막 (13a)에 매립되어 있기 때문에 상기 절연부 (13a)로부터 박리되지 않으며, 따라서 높은 내구성이 얻어진다.

또한, 작은 직경의 표면 전극부 (16)을 형성하는 것이 가능함으로써, 인접하는 표면 전극부 (16) 사이의 이격 거리가 충분히 확보되기 때문에 절연막 (13a)에 의한 유연성이 충분히 발휘되고, 그 결과 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정한 전기적 접속 상태를 확실하게 달성할 수 있다.

또한, 표면 전극부 (16)의 기단에 대하여 도금 처리하여 단락부 (18)을 표면 전극부 (16)에 연속하여 일체로 형성함으로써, 높은 도전성을 갖는 전극 구조체가 얻어짐과 동시에, 표면 전극부 (16)과 단락부 (18)을 서로 다른 재료로 형성할 수 있기 때문에 표면 전극부 (16) 및 단락부 (18) 각각에 요구되는 성능을 부여할 수 있다. 예를 들면, 표면 전극부 (16)을 고경도의 금속으로 형성함으로써, 산화막이 형성된 피검사 전극에 대해서도 확실하게 전기적 접속을 달성할 수 있다. 또한, 표면 전극부 (16)을 땜납에 대하여 변질되기 어려운 재료로 형성함으로써, 땜납으 로 이루어지는 피검사 전극을 갖는 회로 장치의 검사에 사용한 경우에도 장기간에 걸쳐 안정한 도전성이 얻어진다. 한편, 단락부 (18)을 전기 저항치가 낮은 금속으로 형성함으로써 높은 도전성이 얻어진다.

또한, 지지막 (11)에는, 검사 대상인 회로 장치의 피검사 전극이 형성된 전극 영역에 대응하여 복수개의 개구 (11H)가 형성되고, 이 지지막 (11)의 표면 상에는 서로 독립된 복수개의 접점막 (12a)가 전극 구조체 (15) 각각이 지지막 (11)의 각 개구 (11H)내에 위치하도록 배치됨으로써, 접점막 (12a) 각각은 그의 전체면에 걸쳐 지지막 (11)에 지지되기 때문에, 상기 접점막 (12a)가 대면적의 것이어도 그 절연막 (13a)의 면 방향에서의 열 팽창을 지지막 (11)에 의해서 확실하게 규제할 수 있다. 따라서, 검사 대상인 웨이퍼가 예를 들면 직경이 8 인치 이상인 대면적이며 피검사 전극의 피치가 매우 작은 것이어도, 번인 시험에 있어서 온도 변화에 의한 전극 구조체 (17)과 피검사 전극과의 위치 어긋남을 확실하게 방지할 수 있고, 그 결과 웨이퍼에 대한 양호한 전기적 접속 상태를 안정적으로 유지할 수 있다.

도 30은 본 발명에 따른 시트형 프로브의 제3 예를 나타내는 평면도이고, 도 31은 제3 예의 시트형 프로브에 있어서의 접점막의 주요부를 확대하여 나타내는 평면도, 도 32는 제3 예의 시트형 프로브에 있어서의 접점막의 주요부를 확대하여 나타내는 설명용 단면도이다.

이 제3 예의 시트형 프로브 (10)은 예를 들면 복수개의 집적 회로가 형성된 웨이퍼에 대하여 상기 집적 회로 각각의 전기적 검사를 웨이퍼 상태에서 행하기 위 해서 이용되는 것이며, 제1 예의 시트형 프로브 (10)과 동일한 구성의 지지막 (11)을 갖는다.

지지막 (11)의 표면 상에는 복수개의 접점막 (12b)가 각각 지지막 (11)의 개구 (11H) 각각을 막도록 상기 개구 연부에 지지된 상태로, 또한 인접하는 접점막 (12b)와 서로 독립된 상태로 배치되어 있다.

접점막 (12b) 각각은 유연한 절연막 (13b)를 가지고, 상기 절연막 (13b)에는 상기 절연막 (13b)의 두께 방향으로 신장되는 금속으로 이루어지는 복수개의 전극 구조체 (15)가 검사 대상인 웨이퍼에 형성된 하나의 집적 회로의 전극 영역에서의 피검사 전극의 패턴에 대응하는 패턴에 따라서 상기 절연막 (13b)의 면 방향으로 서로 이격하여 배치되어 있고, 상기 접점막 (12b)는 전극 구조체 (15) 각각이 지지막 (11)의 개구 (11H)내에 위치하도록 배치되어 있다.

전극 구조체 (15) 각각은 절연막 (13b)의 표면에 노출되고, 상기 절연막 (13b)의 표면으로부터 돌출되는 돌기형의 표면 전극부 (16)과, 절연막 (13b)의 이면에 노출되는 직사각형의 평판형 이면 전극부 (17)과, 표면 전극부 (16)의 기단으로부터 연속하여 상기 절연막 (13b)를 그의 두께 방향으로 관통하여 신장되어 이면 전극부 (17)에 연결된 단락부 (18)과, 표면 전극부 (16)의 기단 부분의 주위면으로부터 연속하여 절연막 (13b)의 표면을 따라서 외측으로 방사형으로 신장되는 원형 고리 판형의 유지부 (19)로 구성되어 있고, 유지부 (19)는 그의 일부가 절연막 (13b)에 매립되어 있다. 이 예의 전극 구조체 (15)에 있어서는 표면 전극부 (16)이 단락부 (18)에 연속하여 기단으로부터 선단을 향하여 갈수록 점차 소직경이 되 는 테이퍼형으로 되어 전체가 원뿔형으로 형성되고, 상기 표면 전극부 (16)의 기단에 연속하는 단락부 (18)이 절연막 (13b)의 이면으로부터 표면을 향하여 갈수록 점차 소직경이 되는 테이퍼형으로 되어 전체가 원뿔대 형상으로 형성되어 있다. 또한, 단락부 (18)은 표면 전극부 (16)의 기단에 도금 처리함으로써 상기 표면 전극부 (16)에 연속되어 일체로 형성되어 있다.

이 제3 예의 시트형 프로브 (10)에 있어서 절연막 (13b)의 재질 및 층 구성 및 전극 구조체 (15)의 구성은 제1 예의 시트형 프로브의 절연막 (13) 및 전극 구조체 (15)와 동일하다.

이 제3 예의 시트형 프로브 (10)은 예를 들면 이하와 같이 하여 제조할 수 있다.

우선, 상술한 제1 예의 시트형 프로브 (10)의 제조 방법과 동일하게 하고, 도 4에 나타내는 구성의 전극 부재 배열판 (40)을 이용하여 전극 부재 (16A)를 형성함(도 10 내지 도 14 참조)과 동시에 도 15에 나타내는 구성의 적층체 (10A)에서 지지막 (11) 및 전극 구조체 (15)를 형성한다(도 16 내지 도 24 참조).

이어서, 레지스트막 (14C) 및 전극 부재 배열판 (40)을 제거한 후, 도 33에 나타낸 바와 같이 절연막 (13)의 표면, 표면 전극부 (16) 및 유지부 (19)에, 형성하여야 할 접점막 (12b)의 패턴에 대응하는 패턴에 따라서 레지스트막 (14F)를 형성함과 동시에 지지막의 이면, 절연막 (13)의 이면 및 이면 전극부 (17)을 덮도록 레지스트막 (14G)를 형성하고, 절연막 (13)에 대하여 에칭 처리를 실시하여 노출된 부분을 제거함으로써 절연막 (13)이 분할되어, 도 34에 나타낸 바와 같이 서로 독 립된 복수개의 절연막 (13b)가 형성되고, 이에 따라 각각 절연막 (13b)에 그의 두께 방향으로 관통하여 신장되는 복수개의 전극 구조체 (15)가 배치되어 이루어지는 복수개의 접점막 (12b)가 형성된다.

또한, 절연막 (13b)의 표면, 표면 전극부 (16) 및 유지부 (19)로부터 레지스트막 (14F)를 제거함과 동시에 지지막 (11)의 이면, 절연막 (13b)의 이면 및 이면 전극부 (17)로부터 레지스트막 (14G)를 제거함으로써 도 30 내지 도 32에 나타내는 제3 예의 시트형 프로브 (10)이 얻어진다.

이러한 제3 예의 시트형 프로브 (10)에 따르면, 전극 구조체 (15)에는 표면 전극부 (16)의 기단 부분에 절연막 (13b)의 면 방향으로 신장되는 유지부 (19)가 형성되어 있기 때문에, 상기 표면 전극부 (16)의 직경이 작은 것이어도 상기 전극 구조체 (16)이 절연막 (13b)로부터 탈락되지 않고, 또한 유지부 (19)는 그의 일부가 절연막 (13b)에 매립되어 있기 때문에 상기 절연부 (13b)로부터 박리되지 않으며, 따라서 높은 내구성이 얻어진다.

또한, 작은 직경의 표면 전극부 (16)을 형성하는 것이 가능함으로써, 인접하는 표면 전극부 (16) 사이의 이격 거리가 충분히 확보되기 때문에 절연막 (13b)에 의한 유연성이 충분히 발휘되고, 그 결과 작은 피치로 전극이 형성된 회로 장치에 대해서도 안정한 전기적 접속 상태를 확실하게 달성할 수 있다.

또한, 표면 전극부 (16)의 기단에 대하여 도금 처리하여 단락부 (18)을 표면 전극부 (16)에 연속하여 일체로 형성함으로써, 높은 도전성을 갖는 전극 구조체가 얻어짐과 동시에, 표면 전극부 (16)과 단락부 (18)을 서로 다른 재료로 형성할 수 있기 때문에 표면 전극부 (16) 및 단락부 (18) 각각에 요구되는 성능을 부여할 수 있다. 예를 들면, 표면 전극부 (16)을 고경도의 금속으로 형성함으로써, 산화막이 형성된 피검사 전극에 대해서도 확실하게 전기적 접속을 달성할 수 있다. 또한, 표면 전극부 (16)을 땜납에 대하여 변질되기 어려운 재료로 형성함으로써, 땜납으로 이루어지는 피검사 전극을 갖는 회로 장치의 검사에 사용한 경우에도 장기간에 걸쳐 안정한 도전성이 얻어진다. 한편, 단락부 (18)을 전기 저항치가 낮은 금속으로 형성함으로써 높은 도전성이 얻어진다.

또한, 지지막 (11)에는 검사 대상인 웨이퍼에 있어서의 피검사 전극이 형성된 전극 영역에 대응하여 복수개의 개구 (11H)가 형성되어 있고, 이들 개구 (11H) 각각에 배치되는 접점막 (12b)는 면적이 작은 것일 수 있고, 면적이 작은 접점막 (12b)는 그 절연막 (13b)의 면 방향에서의 열 팽창의 절대량이 작기 때문에 절연막 (13b)의 열 팽창을 지지막 (11)에 의해서 확실하게 규제하는 것이 가능하다. 따라서, 검사 대상인 웨이퍼가 직경이 8 인치 이상인 대면적이며 피검사 전극의 피치가 매우 작은 것이어도, 번인 시험에 있어서 온도 변화에 의한 전극 구조체 (15)와 피검사 전극과의 위치 어긋남을 확실하게 방지할 수 있고, 그 결과 웨이퍼에 대한 양호한 전기적 접속 상태를 안정적으로 유지할 수 있다.

[프로브 카드 및 회로 장치의 검사 장치]

도 35는 본 발명에 따른 회로 장치의 검사 장치의 일례에 있어서의 구성을 나타내는 설명용 단면도이고, 이 회로 장치의 검사 장치는 웨이퍼에 형성된 복수개의 집적 회로 각각에 대하여 상기 집적 회로의 전기적 검사를 웨이퍼 상태에서 행 하기 위한 웨이퍼 검사 장치이다.

이 검사 장치는 피검사 회로 장치인 웨이퍼 (6)의 피검사 전극 (7) 각각과 테스터의 전기적 접속을 행하는 프로브 카드 (1)을 갖는다. 이 프로브 카드 (1)의 이면(도면에 있어서 상면)에는 상기 프로브 카드 (1)을 아래쪽으로 가압하는 가압판 (3)이 설치되고, 프로브 카드 (1)의 아래쪽에는 웨이퍼 (6)이 장착되는 웨이퍼 장착대 (4)가 설치되어 있으며, 가압판 (3) 및 웨이퍼 장착대 (4) 각각에는 가열기 (5)가 접속되어 있다.

프로브 카드 (1)은 도 36에도 확대하여 나타낸 바와 같이, 웨이퍼 (6)에 형성된 모든 집적 회로에 있어서의 피검사 전극 (7)의 패턴에 대응하는 패턴에 따라서 복수개의 검사 전극 (21)이 표면(도면에 있어서 하면)에 형성된 검사용 회로 기판 (20)과, 이 검사용 회로 기판 (20)의 표면 상에 배치된 이방 도전성 커넥터 (30)과, 이 이방 도전성 커넥터 (30)의 표면(도면에 있어서 하면) 상에 배치된 도 1에 나타내는 구성의 시트형 프로브 (10)으로 구성되어 있다.

시트형 프로브 (10)에 있어서의 전극 구조체 (15)는 웨이퍼 (6)에 형성된 모든 집적 회로에 있어서의 피검사 전극 (7)의 패턴에 대응하는 패턴에 따라서 배치되어 있다.

이방 도전성 커넥터 (30)은 도 37에 나타낸 바와 같이, 웨이퍼 (6)에 형성된 모든 집적 회로에 있어서의 피검사 전극 (7)이 배치된 전극 영역에 대응하여 복수개의 개구 (32)가 형성된 프레임판 (31)과, 이 프레임판 (31)에 각각 하나의 개구 (32)를 막도록 배치되며, 상기 프레임판 (31)의 개구 연부에 고정되어 지지된 복수 개의 이방 도전성 시트 (35)로 구성되어 있다. 이방 도전성 시트 (35) 각각은 탄성 고분자 물질에 의해서 형성되어 있고, 피검사 회로 장치인 웨이퍼 (6)에 형성된 하나의 전극 영역의 피검사 전극 (7)의 패턴에 대응하는 패턴에 따라서 형성된, 각각 두께 방향으로 신장되는 복수개의 도전부 (36)과, 이들 도전부 (36) 각각을 서로 절연하는 절연부 (37)로 구성되어 있다. 또한, 도시된 예에서는 이방 도전성 시트 (35)의 양면에는 도전부 (36) 및 그의 주변 부분이 위치하는 부분에 그 이외의 표면으로부터 돌출되는 돌출부 (38)이 형성되어 있다. 이방 도전성 시트 (35)에 있어서의 도전부 (36) 각각에는 자성을 나타내는 도전성 입자 (P)가 두께 방향으로 배열하도록 배향된 상태로 치밀하게 함유되어 있다. 이에 비하여, 절연부 (37)은 도전성 입자 (P)가 전혀 또는 거의 함유되지 않은 것이다.

또한, 이방 도전성 커넥터 (30)은 검사용 회로 기판 (20)의 표면 상에 도전부 (36) 각각이 검사 전극 (21) 상에 위치하도록 배치되고, 시트형 프로브 (10)은 이방 도전성 커넥터 (30)의 표면 상에 전극 구조체 (15)의 이면 전극부 (17) 각각이 도전부 (36) 상에 위치하도록 배치되어 있다. 도시된 예에서는 시트형 프로브 (10)에 있어서의 지지막 (11)에 형성된 위치 결정 구멍(도시 생략) 및 이방 도전성 커넥터 (30)에 있어서의 프레임판 (31)에 형성된 위치 결정 구멍(도시 생략) 각각에 가이드 핀 (2)가 삽입 관통되고, 이 상태에서 시트형 프로브 (10) 및 이방 도전성 커넥터 (30)이 서로 고정되어 있다.

검사용 회로 기판 (20)을 구성하는 기판 재료로서는 종래 공지된 다양한 기판 재료를 사용할 수 있고, 그의 구체적인 예로서는 유리 섬유 보강형 에폭시 수 지, 유리 섬유 보강형 페놀 수지, 유리 섬유 보강형 폴리이미드 수지, 유리 섬유 보강형 비스말레이미드 트리아진 수지 등의 복합 수지 재료, 유리, 이산화규소, 알루미나 등의 세라믹 재료 등을 들 수 있다.

또한, WLBI(Wafer Level Burn-in) 시험을 행하기 위한 검사 장치를 구성하는 경우에는 선형 열팽창 계수가 3×10^-5/K 이하인 것을 이용하는 것이 바람직하고, 보다 바람직하게는 1×10^-7 내지 1×10^-5/K, 특히 바람직하게는 1×10^-6 내지 6×10^-6/K이다.

이러한 기판 재료의 구체적인 예로서는 파이렉스(Pyrex, 등록 상표) 유리, 석영 유리, 알루미나, 베릴리아, 탄화규소, 질화알루미늄, 질화붕소 등을 들 수 있다.

이방 도전성 커넥터 (30)에 있어서의 프레임판 (31)을 구성하는 재료로서는, 상기 프레임판 (31)이 쉽게 변형되지 않고, 그의 형상이 안정적으로 유지되는 정도의 강성을 갖는 것이라면 특별히 한정되지 않으며, 예를 들면 금속 재료, 세라믹 재료, 수지 재료 등의 다양한 재료를 사용할 수 있고, 프레임판 (31)을 예를 들면 금속 재료로 구성하는 경우에는 상기 프레임판 (31)의 표면에 절연성 피막이 형성될 수 있다.

프레임판 (31)을 구성하는 금속 재료의 구체적인 예로서는 철, 구리, 니켈, 크롬, 코발트, 마그네슘, 망간, 몰리브덴, 인듐, 납, 팔라듐, 티탄, 텅스텐, 알루미늄, 금, 백금, 은 등의 금속 또는 이들을 2종 이상 조합한 합금 또는 합금강 등 을 들 수 있다.

프레임판 (31)을 구성하는 수지 재료의 구체적인 예로서는 액정 중합체, 폴리이미드 수지 등을 들 수 있다.

또한, 이 검사 장치가 WLBI 시험을 행하기 위한 것인 경우에는 프레임판 (31)을 구성하는 재료로서 선형 열팽창 계수가 3×10^-5/K 이하인 것을 이용하는 것이 바람직하고, 보다 바람직하게는 -1×10^-7 내지 1×10^-5/K, 특히 바람직하게는 1×10^-6 내지 8×10^-6/K이다.

이러한 재료의 구체적인 예로서는 인바 등의 인바형 합금, 엘린바 등의 엘린바형 합금, 수퍼 인바, 코바, 42 합금 등의 자성 금속의 합금 또는 합금강 등을 들 수 있다.

프레임판 (31)의 두께는 그의 형상이 유지됨과 동시에 이방 도전성 시트 (35)를 지지하는 것이 가능하다면 특별히 한정되지 않고, 구체적인 두께는 재질에 따라서 다르지만, 예를 들면 25 내지 600 ㎛인 것이 바람직하고, 보다 바람직하게는 40 내지 400 ㎛이다.

이방 도전성 커넥터 (30)에 있어서의 이방 도전성 시트 (35)의 전체 두께(도시된 예에서는 도전부 (36)에 있어서의 두께)는 50 내지 2000 ㎛인 것이 바람직하고, 보다 바람직하게는 70 내지 1000 ㎛, 특히 바람직하게는 80 내지 500 ㎛이다. 이 두께가 50 ㎛ 이상이면, 상기 이방 도전성 시트 (35)에는 충분한 강도가 얻어진다. 한편, 이 두께가 2000 ㎛ 이하이면, 필요한 도전성 특성을 갖는 도전부 (36) 이 확실하게 얻어진다.

돌출부 (38)의 돌출 높이는 그의 합계가 상기 돌출부 (38)에서의 두께의 10 ％ 이상인 것이 바람직하고, 보다 바람직하게는 15 ％ 이상이다. 이러한 돌출 높이를 갖는 돌출부 (38)을 형성함으로써 작은 가압력으로 도전부 (36)이 충분히 압축되기 때문에 양호한 도전성이 확실하게 얻어진다.

또한, 돌출부 (38)의 돌출 높이는 상기 돌출부 (38)의 최단폭 또는 직경의 100 ％ 이하인 것이 바람직하고, 보다 바람직하게는 70 ％ 이하이다. 이러한 돌출 높이를 갖는 돌출부 (38)을 형성함으로써 상기 돌출부 (38)이 가압되었을 때에 버클링되지 않기 때문에 소기의 도전성이 확실하게 얻어진다.

이방 도전성 시트 (35)를 형성하는 탄성 고분자 물질로서는 가교 구조를 갖는 내열성 고분자 물질이 바람직하다. 이러한 가교 고분자 물질을 얻기 위해서 사용할 수 있는 경화성 고분자 물질 형성 재료로서는 다양한 것을 사용할 수 있지만, 액상 실리콘 고무가 바람직하다.

액상 실리콘 고무는 부가형의 것일 수도, 축합형의 것일 수도 있지만, 부가형 액상 실리콘 고무가 바람직하다. 이 부가형 액상 실리콘 고무는 비닐기와 Si-H 결합과의 반응에 의해서 경화되는 것이며, 비닐기 및 Si-H 결합의 양쪽 모두를 함유하는 폴리실록산으로 이루어지는 1액형(1성분형)의 것과, 비닐기를 함유하는 폴리실록산 및 Si-H 결합을 함유하는 폴리실록산으로 이루어지는 2액형(2성분형)의 것이 있지만, 본 발명에 있어서는 2액형의 부가형 액상 실리콘 고무를 이용하는 것이 바람직하다.

이방 도전성 시트 (35)를 액상 실리콘 고무의 경화물(이하, 「실리콘 고무 경화물」이라고 함)에 의해서 형성하는 경우에 상기 실리콘 고무 경화물은 그의 150 ℃에서의 압축 영구 변형이 10 ％ 이하인 것이 바람직하고, 보다 바람직하게는 8 ％ 이하, 더욱 바람직하게는 6 ％ 이하이다. 이 압축 영구 변형이 10 ％를 초과하는 경우에는, 얻어지는 이방 도전성 커넥터를 다수회에 걸쳐 반복 사용하였을 때 또는 고온 환경하에서 반복 사용하였을 때에는 도전부 (36)에 영구 변형이 발생하기 쉽고, 이에 따라 도전부 (36)에 있어서의 도전성 입자 (P)의 연쇄에 혼란이 발생하는 결과로, 필요한 도전성을 유지하는 것이 곤란하다.

여기서, 실리콘 고무 경화물의 압축 영구 변형은 JIS K 6249에 준한 방법에 의해서 측정할 수 있다.

또한, 실리콘 고무 경화물은 그의 23 ℃에서의 듀로미터 A 경도가 10 내지 60인 것이 바람직하고, 더욱 바람직하게는 15 내지 55, 특히 바람직하게는 20 내지 50인 것이다.

이 듀로미터 A 경도가 10 미만인 경우에는, 가압되었을 때에 도전부 (36)을 서로 절연하는 절연부 (37)이 과도하게 변형되기 쉽고, 도전부 (36) 사이의 필요한 절연성을 유지하는 것이 곤란해지는 경우가 있다. 한편, 이 듀로미터 A 경도가 60을 초과하는 경우에는, 도전부 (36)에 적정한 변형을 주기 위해서 상당히 큰 하중에 의한 가압력이 필요해지기 때문에 피검사 회로 장치인 웨이퍼에 큰 변형이나 파괴가 발생하기 쉬워진다.

또한, 실리콘 고무 경화물로서 듀로미터 A 경도가 상기 범위밖인 것을 이용 하는 경우에는, 얻어지는 이방 도전성 커넥터를 다수회에 걸쳐 반복 사용하였을 때에는 도전부 (36)에 영구 변형이 발생하기 쉽고, 이에 따라 도전부 (36)에 있어서의 도전성 입자의 연쇄에 혼란이 발생하는 결과로, 필요한 도전성을 유지하는 것이 곤란하다.

또한, WLBI 시험을 행하기 위한 검사 장치를 구성하는 경우에는, 이방 도전성 시트 (35)를 형성하는 실리콘 고무 경화물은 그의 23 ℃에서의 듀로미터 A 경도가 25 내지 40인 것이 바람직하다.

실리콘 고무 경화물로서 듀로미터 A 경도가 상기 범위밖인 것을 이용하는 경우에는, WLBI 시험을 반복하여 행하였을 때에 도전부 (36)에 영구 변형이 발생하기 쉽고, 이에 따라 도전부 (36)에 있어서의 도전성 입자의 연쇄에 혼란이 발생하는 결과로, 필요한 도전성을 유지하는 것이 곤란하다.

여기서, 실리콘 고무 경화물의 듀로미터 A 경도는 JIS K 6249에 준한 방법에 의해서 측정할 수 있다.

또한, 실리콘 고무 경화물은 그의 23 ℃에서의 인열 강도가 8 kN/m 이상인 것이 바람직하고, 더욱 바람직하게는 10 kN/m 이상, 보다 바람직하게는 15 kN/m 이상, 특히 바람직하게는 20 kN/m 이상인 것이다. 이 인열 강도가 8 kN/m 미만인 경우에는 이방 도전성 시트 (35)에 과도한 변형이 주어졌을 때에 내구성의 저하를 일으키기 쉽다.

여기서, 실리콘 고무 경화물의 인열 강도는 JIS K 6249에 준한 방법에 의해서 측정할 수 있다.

본 발명에 있어서는 부가형 액상 실리콘 고무를 경화시키기 위해서 적절한 경화 촉매를 사용할 수 있다. 이러한 경화 촉매로서는 백금계의 것을 사용할 수 있고, 그의 구체적인 예로서는 염화백금산 및 그의 염, 백금-불포화기 함유 실록산 콤플렉스, 비닐실록산과 백금과의 콤플렉스, 백금과 1,3-디비닐테트라메틸디실록산과의 콤플렉스, 트리오르가노포스핀 또는 포스파이트와 백금과의 콤플렉스, 아세틸아세테이트 백금 킬레이트, 환상 디엔과 백금과의 콤플렉스 등의 공지된 것을 들 수 있다.

경화 촉매의 사용량은 경화 촉매의 종류, 그 밖의 경화 처리 조건을 고려하여 적절하게 선택되지만, 통상적으로 부가형 액상 실리콘 고무 100 중량부에 대하여 3 내지 15 중량부이다.

또한, 부가형 액상 실리콘 고무 중에는 부가형 액상 실리콘 고무의 틱소트로피성 향상, 점도 조정, 도전성 입자의 분산 안정성 향상, 또는 높은 강도를 갖는 기재를 얻는 것 등을 목적으로, 필요에 따라서 통상적인 실리카 분말, 콜로이달 실리카, 에어로겔 실리카, 알루미나 등의 무기 충전재를 함유시킬 수 있다.

도전부 (36)에 함유되는 도전성 입자 (P)로서는, 자성을 나타내는 코어 입자(이하, 「자성 코어 입자」라고도 함)의 표면에 높은 도전성 금속이 피복되어 이루어지는 것을 이용하는 것이 바람직하다. 여기서, 「높은 도전성 금속」이란 0 ℃에서의 도전율이 5×10⁶ Ω^-1m 이상인 것을 말한다.

도전성 입자 (P)를 얻기 위한 자성 코어 입자는 그의 수평균 입경이 3 내지 40 ㎛인 것이 바람직하다.

여기서, 자성 코어 입자의 수평균 입경은 레이저 회절 산란법에 의해서 측정된 것을 말한다.

상기 수평균 입경이 3 ㎛ 이상이면, 가압 변형이 용이하고, 저항치가 낮으며 접속 신뢰성이 높은 도전부 (36)이 얻어지기 쉽다. 한편, 상기 수평균 입경이 40 ㎛ 이하이면, 미세한 도전부 (36)을 용이하게 형성할 수 있고, 또한 얻어지는 도전부 (36)은 안정한 도전성을 갖는 것이 되기 쉽다.

또한, 자성 코어 입자는 그의 BET 비표면적이 10 내지 500 m²/kg인 것이 바람직하고, 보다 바람직하게는 20 내지 500 m²/kg, 특히 바람직하게는 50 내지 400 m²/kg이다.

이 BET 비표면적이 10 m²/kg 이상이면, 상기 자성 코어 입자는 도금 가능한 영역이 충분히 크기 때문에, 상기 자성 코어 입자에 필요한 양의 도금을 확실하게 행할 수 있고, 따라서 도전성이 큰 도전성 입자 (P)를 얻을 수 있음과 동시에, 상기 도전성 입자 (P) 사이에서 접촉 면적이 충분히 크기 때문에, 안정하며 높은 도전성이 얻어진다. 한편, 이 BET 비표면적이 500 m²/kg 이하이면, 상기 자성 코어 입자가 취약해지지 않으며 물리적인 응력이 가해졌을 때에 파괴되지 않고, 안정하며 높은 도전성이 유지된다.

또한, 자성 코어 입자는 그 입경의 변동 계수가 50 ％ 이하인 것이 바람직하 고, 보다 바람직하게는 40 ％ 이하, 더욱 바람직하게는 30 ％ 이하, 특히 바람직하게는 20 ％ 이하인 것이다.

여기서, 입경의 변동 계수는 식: (σ/Dn)×100(단, σ는 입경의 표준 편차의 값을 나타내고, Dn은 입자의 수평균 입경을 나타냄)에 의해 구해지는 것이다.

상기 입경의 변동 계수가 50 ％ 이하이면, 입경의 균일성이 크기 때문에 도전성의 변동이 작은 도전부 (36)을 형성할 수 있다.

자성 코어 입자를 구성하는 재료로서는 철, 니켈, 코발트, 이들 금속을 구리, 수지에 의해서 코팅한 것 등을 이용할 수 있지만, 그의 포화 자화가 0.1 Wb/m² 이상인 것을 바람직하게 사용할 수 있고, 보다 바람직하게는 0.3 Wb/m² 이상, 특히 바람직하게는 0.5 Wb/m² 이상인 것이며, 구체적으로는 철, 니켈, 코발트 또는 이들의 합금 등을 들 수 있다.

자성 코어 입자의 표면에 피복되는 높은 도전성 금속으로서는 금, 은, 로듐, 백금, 크롬 등을 사용할 수 있고, 이 중에서는 화학적으로 안정하며 또한 높은 도전율을 갖는다는 점에서 금을 이용하는 것이 바람직하다.

도전성 입자 (P)는 코어 입자에 대한 높은 도전성 금속의 비율[(높은 도전성 금속의 질량/코어 입자의 질량)×100]이 15 질량％ 이상이고, 바람직하게는 25 내지 35 질량％이다.

높은 도전성 금속의 비율이 15 질량％ 미만인 경우에는, 얻어지는 이방 도전성 커넥터를 고온 환경하에서 반복 사용하였을 때, 상기 도전성 입자 (P)의 도전성 이 현저히 저하되는 결과로, 필요한 도전성을 유지할 수 없다.

또한, 도전성 입자 (P)는 그의 BET 비표면적이 10 내지 500 m²/kg인 것이 바람직하다.

이 BET 비표면적이 10 m²/kg 이상이면, 피복층의 표면적이 충분히 크기 때문에 높은 도전성 금속의 총 중량이 큰 피복층을 형성할 수 있고, 따라서 도전성이 큰 입자를 얻을 수 있음과 동시에, 상기 도전성 입자 (P) 사이에서 접촉 면적이 충분히 크기 때문에, 안정하며 높은 도전성이 얻어진다. 한편, 이 BET 비표면적이 500 m²/kg 이하이면, 상기 도전성 입자가 취약해지지 않으며 물리적인 응력이 가해졌을 때에 파괴되는 경우가 적고, 안정하며 높은 도전성이 유지된다.

또한, 도전성 입자 (P)의 수평균 입경은 3 내지 40 ㎛인 것이 바람직하고, 보다 바람직하게는 6 내지 25 ㎛이다.

이러한 도전성 입자 (P)를 이용함으로써, 얻어지는 이방 도전성 시트 (35)는 가압 변형이 용이하고, 또한 도전부 (36)에 있어서 도전성 입자 (P) 사이에 충분한 전기적 접촉이 얻어진다.

또한, 도전성 입자 (P)의 형상은 특별히 한정되지 않지만, 고분자 물질 형성 재료 중에 용이하게 분산시킬 수 있다는 점에서 직사각형의 것, 별 형상의 것 또는 이들이 응집된 2차 입자에 의한 덩어리상의 것이 바람직하다.

도전성 입자 (P)의 함수율은 5 질량％ 이하인 것이 바람직하고, 보다 바람직하게는 3 질량％ 이하, 더욱 바람직하게는 2 질량％ 이하, 특히 바람직하게는 1 질 량％ 이하이다. 이러한 조건을 충족시킴으로써 이방 도전성 시트 (35)의 형성에 있어서 경화 처리할 때에 기포가 발생하는 것이 방지 또는 억제된다.

또한, 도전성 입자 (P)는 그의 표면이 실란 커플링제 등의 커플링제로 처리된 것일 수 있다. 도전성 입자 (P)의 표면이 커플링제로 처리됨으로써 상기 도전성 입자 (P)와 탄성 고분자 물질과의 접착성이 높아지고, 그 결과 얻어지는 이방 도전성 시트 (35)는 반복 사용에 있어서의 내구성이 높아진다.

커플링제의 사용량은 도전성 입자 (P)의 도전성에 영향을 주지 않는 범위에서 적절하게 선택되지만, 도전성 입자 (P) 표면에서의 커플링제의 피복 비율(도전성 입자의 표면적에 대한 커플링제의 피복 면적의 비율)이 5 ％ 이상이 되는 양인 것이 바람직하고, 보다 바람직하게는 상기 피복률이 7 내지 100 ％, 더욱 바람직하게는 10 내지 100 ％, 특히 바람직하게는 20 내지 100 ％가 되는 양이다.

이러한 도전성 입자 (P)는 예를 들면 이하의 방법에 의해서 얻을 수 있다.

우선, 강자성체 재료를 통상법에 의해 입자화하거나 또는 시판용 강자성체 입자를 준비하고, 이 입자에 대하여 분급 처리를 행함으로써 필요한 입경을 갖는 자성 코어 입자를 제조한다.

여기서, 입자의 분급 처리는 예를 들면 공기 분급 장치, 음파 분급 장치 등의 분급 장치에 의해서 행할 수 있다.

또한, 분급 처리의 구체적인 조건은 목적으로 하는 자성 코어 입자의 수평균 입경, 분급 장치의 종류 등에 따라서 적절하게 설정된다.

이어서, 자성 코어 입자의 표면을 산에 의해서 처리하고, 또한 예를 들면 순 수한 물에 의해서 세정함으로써 자성 코어 입자의 표면에 존재하는 오염물, 이물질, 산화막 등의 불순물을 제거하고, 그 후 상기 자성 코어 입자의 표면에 높은 도전성 금속을 피복함으로써 도전성 입자가 얻어진다.

여기서, 자성 코어 입자의 표면을 처리하기 위해서 이용되는 산으로서는 염산 등을 들 수 있다.

높은 도전성 금속을 자성 코어 입자의 표면에 피복하는 방법으로서는 무전해 도금법, 치환 도금법 등을 사용할 수 있지만, 이들 방법으로 한정되는 것은 아니다.

무전해 도금법 또는 치환 도금법에 의해서 도전성 입자를 제조하는 방법에 대하여 설명하면, 우선 도금액 중에 산 처리 및 세정 처리된 자성 코어 입자를 첨가하여 슬러리를 제조하고, 이 슬러리를 교반하면서 상기 자성 코어 입자의 무전해 도금 또는 치환 도금을 행한다. 이어서, 슬러리 중의 입자를 도금액으로부터 분리하고, 그 후 상기 입자를 예를 들면 순수한 물에 의해서 세정 처리함으로써 자성 코어 입자의 표면에 높은 도전성 금속이 피복되어 이루어지는 도전성 입자가 얻어진다.

또한, 자성 코어 입자의 표면에 프라이머 도금을 행하여 프라이머 도금층을 형성한 후, 상기 프라이머 도금층의 표면에 높은 도전성 금속으로 이루어지는 도금층을 형성할 수도 있다. 프라이머 도금층 및 그 표면에 형성되는 도금층을 형성하는 방법은 특별히 한정되지 않지만, 무전해 도금법에 의해 자성 코어 입자의 표면에 프라이머 도금층을 형성하고, 그 후 치환 도금법에 의해 프라이머 도금층의 표 면에 높은 도전성 금속으로 이루어지는 도금층을 형성하는 것이 바람직하다.

무전해 도금 또는 치환 도금에 이용되는 도금액으로서는 특별히 한정되지 않고, 시판되는 다양한 것을 사용할 수 있다.

또한, 자성 코어 입자의 표면에 높은 도전성 금속을 피복할 때에 입자가 응집함으로써 입경이 큰 도전성 입자가 발생하는 경우가 있기 때문에, 필요에 따라서 도전성 입자의 분급 처리를 행하는 것이 바람직하고, 이에 따라 소기의 입경을 갖는 도전성 입자가 확실하게 얻어진다.

도전성 입자의 분급 처리를 행하기 위한 분급 장치로서는, 상술한 자성 코어 입자를 제조하기 위한 분급 처리에 이용되는 분급 장치로서 예시한 것을 들 수 있다.

도전부 (36)에 있어서의 도전성 입자 (P)의 함유 비율은 부피 분율로 10 내지 60 ％, 바람직하게는 15 내지 50 ％가 되는 비율로 이용되는 것이 바람직하다. 이 비율이 10 ％ 미만인 경우에는, 충분히 전기 저항치가 작은 도전부 (36)이 얻어지지 않는 경우가 있다. 한편, 이 비율이 60 ％를 초과하는 경우에는, 얻어지는 도전부 (36)은 취약해지기 쉽고, 도전부 (36)으로서 필요한 탄성이 얻어지지 않는 경우가 있다.

이상과 같은 이방 도전성 커넥터는 예를 들면 일본 특허 공개 제2002-324600호 공보에 기재된 방법에 의해서 제조할 수 있다.

상기 검사 장치에 있어서는 웨이퍼 장착대 (4) 상에 검사 대상인 웨이퍼 (6)이 장착되고, 이어서 가압판 (3)에 의해서 프로브 카드 (1)이 아래쪽으로 가압됨으 로써, 그 시트형 프로브 (10)의 전극 구조체 (15)에 있어서의 표면 전극부 (16) 각각이 웨이퍼 (6)의 피검사 전극 (7) 각각에 접촉되고, 또한 상기 표면 전극부 (16) 각각에 의해서 웨이퍼 (6)의 피검사 전극 (7) 각각이 가압된다. 이 상태에서는 이방 도전성 커넥터 (30)의 이방 도전성 시트 (35)에 있어서의 도전부 (36) 각각은 검사용 회로 기판 (20)의 검사 전극 (21)과 시트형 프로브 (10)의 전극 구조체 (15)의 이면 전극부 (17)에 의해 가압되어 두께 방향으로 압축되고, 이에 따라 상기 도전부 (36)에는 그의 두께 방향으로 도전로가 형성되어, 그 결과 웨이퍼 (6)의 피검사 전극 (7)과 검사용 회로 기판 (20)의 검사 전극 (21)과의 전기적 접속이 달성된다. 그 후, 가열기 (5)에 의해서 웨이퍼 장착대 (4) 및 가압판 (3)을 개재하여 웨이퍼 (6)이 소정의 온도로 가열되고, 이 상태에서 상기 웨이퍼 (6)에 있어서의 복수개의 집적 회로 각각에 대하여 필요한 전기적 검사가 실행된다.

상기 프로브 카드 (1)에 따르면, 이하의 효과가 발휘된다.

(1) 도 1에 나타내는 시트형 프로브 (10)을 구비하여 이루어지기 때문에, 작은 피치로 피검사 전극 (7)이 형성된 웨이퍼 (6)에 대해서도 안정한 전기적 접속 상태를 확실하게 달성할 수 있고, 또한 시트형 프로브 (10)에 있어서의 전극 구조체 (15)가 탈락되지 않기 때문에 높은 내구성이 얻어진다.

(2) 시트형 프로브 (10)에 있어서의 접점막 (12) 전체가 지지막 (11)에 지지되어 있기 때문에, 온도 변화에 의한 전극 구조체 (15)와 피검사 전극 (7)의 위치 어긋남을 확실하게 방지할 수 있다.

또한, 이방 도전성 커넥터 (30)에 있어서의 프레임판 (31)의 개구 (32) 각각 은 검사 대상인 웨이퍼 (6)에 있어서의 모든 집적 회로의 피검사 전극 (7)이 형성된 전극 영역에 대응하여 형성되어 있고, 상기 개구 (32) 각각에 배치되는 이방 도전성 시트 (35)는 면적이 작은 것일 수 있고, 면적이 작은 이방 도전성 시트 (35)는 그의 면 방향에서의 열 팽창의 절대량이 적기 때문에 이방 도전성 시트 (35)의 면 방향에서의 열 팽창이 프레임판 (31)에 의해서 확실하게 규제되는 결과로, 온도 변화에 의한 도전부 (36)과 전극 구조체 (15) 및 검사 전극 (21)과의 위치 어긋남을 확실하게 방지할 수 있다.

따라서, 검사 대상인 웨이퍼 (6)이 직경이 8 인치 이상인 대면적이며 피검사 전극의 피치가 매우 작은 것이어도, 번인 시험에 있어서 웨이퍼에 대한 양호한 전기적 접속 상태를 안정적으로 유지할 수 있다.

또한, 이러한 프로브 카드 (1)을 갖는 검사 장치에 따르면, 작은 피치로 피검사 전극 (7)이 형성된 웨이퍼 (6)에 대해서도 안정한 전기적 접속 상태를 확실하게 달성할 수 있고, 또한 프로브 카드 (1)이 높은 내구성을 갖기 때문에 다수개의 웨이퍼의 검사를 행하는 경우에도 장기간에 걸쳐 신뢰성이 높은 검사를 실행할 수 있으며, 또한 웨이퍼 (6)이 직경이 8 인치 이상인 대면적이며 피검사 전극 (7)의 피치가 매우 작은 것이어도, 번인 시험에 있어서 웨이퍼 (6)에 대한 양호한 전기적 접속 상태를 안정적으로 유지할 수 있고, 웨이퍼 (6)에 있어서의 복수개의 집적 회로 각각에 대하여 필요한 전기적 검사를 확실하게 실행할 수 있다.

본 발명의 회로 장치의 검사 장치는 상기 예의 웨이퍼 검사 장치로 한정되지 않고, 이하와 같이 다양한 변경을 가하는 것이 가능하다.

(1) 도 35 및 도 36에 나타내는 프로브 카드 (1)은 웨이퍼 (6)에 형성된 모든 집적 회로의 피검사 전극 (7)에 대하여 일괄적으로 전기적 접속을 달성하는 것이지만, 웨이퍼 (6)에 형성된 모든 집적 회로 중에서 선택된 복수개의 집적 회로의 피검사 전극 (7)에 전기적으로 접속되는 것일 수도 있다. 선택되는 집적 회로의 수는 웨이퍼 (6)의 크기, 웨이퍼 (6)에 형성된 집적 회로수, 각 집적 회로에 있어서의 피검사 전극수 등을 고려하여 적절하게 선택되고, 예를 들면 16개, 32개, 64개, 128개이다.

이러한 프로브 카드 (1)을 갖는 검사 장치에 있어서는 웨이퍼 (6)에 형성된 모든 집적 회로 중에서 선택된 복수개의 집적 회로의 피검사 전극 (7)에 프로브 카드 (1)을 전기적으로 접속하여 검사를 행하고, 그 후 다른 집적 회로 중에서 선택된 복수개의 집적 회로의 피검사 전극 (7)에 프로브 카드 (1)을 전기적으로 접속하여 검사를 행하는 공정을 반복함으로써 웨이퍼 (6)에 형성된 모든 집적 회로의 전기적 검사를 행할 수 있다.

또한, 이러한 검사 장치에 따르면, 직경이 8 인치 또는 12 인치인 웨이퍼에 높은 집적도로 형성된 집적 회로에 대하여 전기적 검사를 행하는 경우에 있어서, 모든 집적 회로에 대하여 일괄적으로 검사를 행하는 방법과 비교하여, 사용되는 검사용 회로 기판의 검사 전극수나 배선수를 적게 할 수 있고, 이에 따라 검사 장치의 제조 비용의 감소를 도모할 수 있다.

(2) 시트형 프로브 (10)에 있어서는, 도 38에 나타낸 바와 같이 지지막 (11)의 주연부에 고리형의 유지 부재 (60)이 설치될 수도 있다.

이러한 유지 부재 (60)을 구성하는 재료로서는 인바, 수퍼 인바 등의 인바형 합금, 엘린바 등의 엘린바형 합금, 코바, 42 합금 등의 저-열팽창 금속 재료, 또는 알루미나, 탄화규소, 질화규소 등의 세라믹 재료 등을 사용할 수 있다.

(3) 표면 전극부 (16)의 형상은 원뿔형으로 한정되는 것은 아니고, 예를 들어 원뿔대 형상, 각뿔 형상, 각뿔대 형상, 그 밖의 형상일 수도 있지만, 웨이퍼의 피검사 전극에 대하여 작은 가압력으로 안정한 전기적 접속이 달성된다는 점에서 원뿔형, 각뿔 형상 등의 뿔 형상이 바람직하다. 표면 전극부 (16)의 형상은 전극 부재 배열판 (40)의 오목부 (41)의 형상을 변화시킴으로써 변경할 수 있다.

예를 들면 전극 부재 배열판 (40)에 각뿔 형상의 오목부 (41)을 형성하기 위해서는, 배열판 형성 재료 (40A)의 표면에 형성되는 레지스트막 (45)의 패턴 구멍 (45K)의 형상을 다각형으로 할 수 있다.

또한, 전극 부재 배열판 (40)에 뿔대 형상의 오목부 (41)을 형성하기 위해서는, 배열판 형성 재료 (40A)에 일단 뿔 형상의 오목부를 형성하고, 이 오목부내에 적량의 액상 레지스트 등을 충전하여 경화시킬 수 있다.

(4) 이방 도전성 커넥터 (30)에 있어서의 이방 도전성 시트 (35)에는 피검사 전극 (7)의 패턴에 대응하는 패턴에 따라서 형성된 도전부 (36) 외에, 피검사 전극 (7)에 전기적으로 접속되지 않는 비접속용 도전부가 형성될 수 있다.

(5) 본 발명의 검사 장치는 웨이퍼 검사 장치로 한정되지 않고, 반도체 칩이나 BGA, CSP 등의 패키지 LSI, MCM 등의 반도체 집적 회로 장치 등에 형성된 회로의 검사 장치로서 구성할 수 있다.

(6) 시트형 프로브의 제조 방법에 있어서는 전극 부재 배열판에 전극 부재를 형성한 후, 상기 전극 부재 배열판의 표면에 형성된 금속층을 제거하지 않고 상기 전극 부재를 절연막에 압착함으로써 상기 금속층을 공통 전극으로 하여 단락부를 전해 도금에 의해 형성할 수 있다. 이러한 방법에 있어서 압착 처리에 의해 절연막에 접착된 금속층은 에칭 처리에 의해서 제거할 수 있다.

(7) 전극 부재 (16A)와 단락부 (18) 및 이면 전극부 (17)은 각각 동일한 도금법에 의해서 형성할 수도, 다른 도금법에 의해서 형성할 수도 있다. 예를 들면 전극 부재 (16A)를 전해 니켈 도금에 의해서 형성함으로써 경질인 니켈 도금에 의한 표면 전극부 (16)이 얻어짐과 동시에, 단락부 (18) 및 이면 전극부 (17)을 화학니켈 도금에 의해서 형성함으로써 경도가 비교적 낮은 단락부 (18) 및 이면 전극부 (17)이 얻어지고, 이에 따라 서로 물성이 다른 표면 전극부 (16)과 단락부 (18) 및 이면 전극부 (17)을 구성할 수 있다.

(8) 전극 부재 (16A)와 단락부 (18) 및 이면 전극부 (17)은 서로 동일한 금속을 주성분으로 하고, 그 밖의 미량 금속 성분이 서로 다른 합금에 의해 형성할 수 있다. 예를 들면 전극 부재 (16A)를 니켈에 코발트 등을 첨가한 합금에 의해서 형성함으로써 경질인 표면 전극부 (16)이 얻어짐과 동시에, 단락부 (18) 및 이면 전극부 (17)을 니켈에 의해서 형성함으로써 경도가 비교적 낮은 단락부 (18) 및 이면 전극부 (17)이 얻어지고, 이에 따라 서로 물성이 다른 표면 전극부 (16)과 단락부 (18) 및 이면 전극부 (17)을 구성할 수 있다.

이하, 본 발명의 구체적인 실시예에 대하여 설명하지만, 본 발명은 이들 실시예로 한정되지 않는다.

[시험용 웨이퍼의 제조]

도 44에 나타낸 바와 같이, 직경이 8 인치인 실리콘(선형 열팽창 계수 3.3×10^-6/K)제 웨이퍼 (6) 상에 각각 치수가 6.5 mm×6.5 mm인 정방형의 집적 회로 (L)을 총 393개 형성하였다. 웨이퍼 (6)에 형성된 집적 회로 (L) 각각은 도 45에 나타낸 바와 같이 그의 중앙에 피검사 전극 영역 (A)를 가지고, 이 피검사 전극 영역 (A)에는 도 46에 나타낸 바와 같이 각각 50 ㎛×50 ㎛ 직사각형의 50개 알루미늄으로 이루어지는 피검사 전극 (7)이 12O ㎛의 피치로 가로 방향으로 일렬로 배열되어 있다.

또한, 도 47에 나타낸 바와 같이, 집적 회로에 있어서의 피검사 전극 (7)이 배치된 부분 이외의 영역에는 두께가 약 10 ㎛인 폴리이미드로 이루어지는 절연층 (8)이 형성되어 있다.

이 웨이퍼 (6) 전체의 피검사 전극 (7)의 총수는 19650개이고, 피검사 전극 (7)은 집적 회로 (L)에서의 50개 피검사 전극 중 가장 외측의 피검사 전극 (7)로부터 세어 1개 걸러 2개씩 서로 전기적으로 접속되어 있다.

이하, 이 웨이퍼를 「시험용 웨이퍼 W」라 한다.

<실시예 1>

(1) 전극 부재 배열판의 제조:

양면에 두께가 750 옹스트롬인 이산화규소(SiO₂)로 이루어진 보호막 (42, 43)이 형성된, 단결정 실리콘으로 이루어진 결정면(1,0,0)을 표면으로 하는 직경이 200 mm인 실리콘 웨이퍼로 이루어진 배열판 형성 재료 (40A)를 준비하였다(도 5 참조).

이 배열판 형성 재료 (40A)에 형성된 보호막 (42, 43) 각각의 표면에 네가티브형 후막 포토레지스트 「THB-124N」(JSR(주) 제조)를 도포하고, 이 도포막에 대하여 오븐에 의해 100 ℃에서 15 분간의 조건으로 프리베이킹을 행함으로써 두께가 15 ㎛인 레지스트막 (45, 46)을 형성하였다(도 6 참조).

이어서, 레지스트막 (45)에 대하여 포토마스크를 통해 고압 수은등을 이용하여 1500 mJ/cm²(365 nm)의 자외선을 조사함으로써 노광 처리를 행하고, 그 후 0.5 용량％의 TMAH(수산화테트라메틸암모늄) 수용액에 90 초간 침지하는 조작을 2회 반복함으로써 현상 처리를 행하고, 또한 130 ℃에서 20 분간의 조건으로 포스트베이킹을 행한 후, 2000 mJ/cm²(365 nm)로 후노광을 행함으로써, 시험용 웨이퍼 W에 형성된 피검사 전극의 패턴에 대응하는 패턴에 따라서, 세로 방향의 치수가 50 ㎛, 가로 방향의 치수가 50 ㎛인 직사각형 패턴 구멍 (45K)를 형성하였다(도 7 참조). 한편, 레지스트막 (46)에 대해서는 그의 전체면에 상기와 동일한 노광 처리를 행하고, 그 후 130 ℃, 20 분간의 조건으로 포스트베이킹을 행하였다.

이어서, 레지스트막 (45, 46)이 형성된 배열판 형성 재료 (40A)를 4.6 용량％의 불화수소산 수용액에 실온에서 10 분간 침지시키고, 배선판 형성 재료 (40A) 의 일면에 형성된 보호막 (42)에 레지스트막 (45)의 패턴 구멍 (45K)를 통해 에칭 처리를 실시함으로써, 상기 보호막 (42)에 레지스트막 (45)의 패턴 구멍 (45K)에 연통하는 패턴 구멍 (42K)를 형성하였다(도 8 참조). 그 후, TMAH(수산화테트라메틸암모늄)을 2 용량％ 함유하는 DMSO(디메틸술폭시드) 용액에 40 ℃에서 2 분간 침지시킴으로써 보호막 (42, 43)의 표면에 형성된 레지스트막 (45, 46)을 용해 제거하였다.

또한, 배열판 형성 재료 (40A)에 대하여 보호막 (42, 43)을 레지스트로서 이용하고, 상기 보호막 (42)의 패턴 구멍 (42K)를 통해 이방성 에칭 처리를 행함으로써 배열판 형성 재료 (40A)에 그 표면에서의 개구의 세로 방향 치수가 50 ㎛, 가로 방향 치수가 50 ㎛, 깊이가 35 ㎛, 표면에 대한 테이퍼면의 각도가 47°인 각뿔 형상의 오목부 (41)을 형성하였다(도 4 참조).

이상에 있어서, 이방성 에칭 처리는 40 중량％의 수산화칼륨을 80 ℃로 가온한 수용액에 40 분간 진탕, 침지시킴으로써 행하였다.

이와 같이 하여, 제조하여야 할 시트형 프로브에 있어서의 표면 전극부의 패턴에 대응하는 패턴에 따라서 오목부 (41)이 형성된 전극 부재 배열판 (40)을 얻었다.

(2) 중간 복합체의 제조:

전극 부재 배열판 (40)에 있어서의 오목부 (41)이 형성된 일면에 네가티브형 후막 포토레지스트 「THB-124N」(JSR(주) 제조)를 두께가 25 ㎛가 되도록 도포하고, 이 도포막에 대하여 오븐에 의해 100 ℃에서 20 분간의 조건으로 프리베이킹을 행하며, 얻어진 도막에 포토마스크를 통해 고압 수은등을 이용하여 1700 mJ/cm²(365 nm)의 자외선을 조사함으로써 노광 처리를 행하였다. 그 후, 도막이 형성된 전극 부재 배열판 (40)을 0.5 용량％의 TMAH(수산화테트라메틸암모늄) 수용액에 120 초간 침지하는 조작을 2회 반복함으로써 도막의 현상 처리를 행하였다. 또한, 130 ℃에서 20 분간의 포스트베이킹을 행하고, 또한 2500 mJ/cm²(365 nm)의 자외선을 조사하여 포스트 노광 처리를 행함으로써 전극 부재 배열판 (40)의 오목부 (41)에 연통하는 가로 방향의 치수가 70 ㎛, 세로 방향의 치수가 220 ㎛인 직사각형의 패턴 구멍 (47K)를 갖는 두께 10 ㎛의 레지스트막 (47)을 형성하였다(도 10 참조).

이어서, 레지스트막 (47)의 표면 및 전극 부재 배열판 (40)의 일면에서의 레지스트막 (47)의 패턴 구멍 (47K)에 의해서 노출된 영역에, 스퍼터링 장치(아넬바(주) 제조)를 이용하여 0.25 kW로 15 분간의 조건으로 스퍼터링 처리를 행함으로써 구리로 이루어진 금속층 (50)을 형성하였다(도 11 참조). 또한, 금속층 (50)의 표면에 네가티브형 후막 포토레지스트 「THB-124N」 (JSR(주) 제조)를 두께 25 ㎛가 되도록 도포하고, 이 도포막에 대하여 오븐에 의해 100 ℃에서 20 분간의 조건으로 프리베이킹을 행하며, 얻어진 도막에 포토마스크를 통해 고압 수은등을 이용하여 1700 mJ/cm²(365 nm)의 자외선을 조사함으로써 노광 처리를 행하였다. 그 후, 상기 도막이 형성된 전극 부재 배열판 (40)을 0.5 용량％의 TMAH(수산화테트라메틸암모늄) 수용액에 120 초간 침지하는 조작을 2회 반복함으로써 도막의 현상 처리를 행하였다. 또한, 130 ℃에서 20 분간의 조건으로 포스트 베이킹을 행하고, 또한 2500 mJ/cm²(365 nm)의 자외선을 조사하여 포스트 노광을 행함으로써 금속층 (50)에 있어서의 레지스트막 (47) 상에 위치하는 부분에 상기 레지스트막 (47)의 각 패턴 구멍 (47K)에 연통하는 패턴 구멍 (48K)를 갖는 레지스트막 (48)을 형성하였다(도 12 참조).

이어서, 상기 레지스트막 (48)이 형성된 전극 부재 배열판 (40)을 경질 니켈(니켈-인 합금) 피막 형성용 도금액「나이폴로이 프로세스」(키자이(주) 제조)에 침지시키고, 전극 부재 배열판 (40)의 표면에 형성된 금속층 (50)을 공통 전극으로 하여 55 ℃, 2 A/dm², 35 분간의 조건으로 전해 도금 처리를 실시함으로써 표면 전극부 (16) 및 그의 기단 부분으로부터 연속하여 전극 부재 배열판 (40)의 면 방향으로 신장되는 두께가 10 ㎛인 유지부 (19)로 구성된, 니켈-인 합금으로 이루어진 전극 부재 (16A)를 형성하였다.

또한, 전극 부재 배열판 (40)을 TMAH(수산화테트라메틸암모늄)이 2 용량％ 함유된 DMSO(디메틸술폭시드) 용액에 40 ℃에서 5 분간 침지시킴으로써 상기 전극 부재 배열판 (40)의 일면으로부터 레지스트막 (48), 금속층 (50) 및 레지스트막 (47)을 제거함으로써, 전극 부재 배열판 (40)에, 형성하여야 할 전극 구조체의 패턴에 대응하는 패턴에 따라서 복수개의 전극 부재 (16A)가 배열되어 이루어진 중간 복합체 (40B)를 제조하였다(도 14 참조).

(3) 적층체의 제조:

두께가 10 ㎛이며 직경이 22 cm인 42 합금으로 이루어진 원형 금속막 (11A) 와 직경이 20 cm이며 두께가 25 ㎛인 원형 폴리이미드 시트가 일체적으로 적층되어 이루어진 적층 폴리이미드 시트를 준비하고, 이 적층 폴리이미드 시트의 금속막 (11A)의 주연 부분에 있어서의 폴리이미드 시트가 적층된 일면에, 내경이 20.4 cm이며 외경이 22 cm인 폴리에틸렌테레프탈레이트로 이루어진 보호 테이프를 배치하였다. 또한, 폴리이미드 시트의 표면에 폴리이미드 바니시(우베 고산사 제조, 상품명 「U-바니시」)를 도포하여 건조 처리하는 조작을 반복함으로써, 금속막 (11A)와 이 금속막 (11A)의 표면에 일체적으로 적층된, 폴리이미드 수지로 이루어진 기재층 (13K) 상에, 두께가 15 ㎛인 접착성 폴리이미드 수지로 이루어진 표층 (13S)가 일체적으로 적층되어 이루어진 절연막 (13)을 갖는 적층체 (10A)를 제조하였다(도 15 참조).

이 적층체 (10A)에 있어서의 절연막 (13)의 표층 (13S)에 중간 복합체 (40B)를 그의 전극 부재 (16A) 각각이 접촉하도록 배치하고, 이 상태로 열 압착 처리함으로써 전극 부재 (16A) 각각을 절연막 (13)에 접착시켰다(도 16 참조). 열 압착 처리 후의 절연막 (13)의 두께는 37 ㎛였다.

(4) 시트형 프로브의 제조:

적층체 (10A)에 있어서의 금속막 (11A)의 이면에, 두께가 25 ㎛인 건식 필름 레지스트 「H-K350」(히타치 가세이 제조)에 의해서, 시험용 웨이퍼 W에 형성된 피검사 전극의 패턴에 대응하는 패턴에 따라서 직경이 80 ㎛인 원형의 19650개 패턴 구멍 (K1)이 형성된 레지스트막 (14A)를 형성하였다(도 17 참조). 여기서, 레지스트막 (14A)의 형성에 있어서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어진 현상제에 40 초간 침지하는 조작을 2회 반복함으로써 행하였다.

이어서, 금속막 (11A)에 있어서의 레지스트막 (14A)의 패턴 구멍 (K1)을 통해 노출된 부분에 염화 제2철계 에칭액을 이용하여 50 ℃, 30 초간의 조건으로 에칭 처리를 실시하여 상기 부분을 제거함으로써, 금속막 (11A)에 각각 레지스트막 (14A)의 패턴 구멍 (K1)에 연통하는 19650개의 패턴 구멍 (17H)를 형성하였다(도 18 참조). 그 후, 절연막 (13)에 대하여 아민계 폴리이미드 에칭액 「TPE-3000」(도레이 엔지니어링 가부시끼가이샤 제조)를 이용하여 80 ℃, 15 분간의 조건으로 에칭 처리를 실시함으로써, 절연막 (13)에 각각 금속막 (11A)의 패턴 구멍 (17H)에 연통한 19650개의 관통 구멍 (13H)를 형성하였다(도 19 참조). 이 관통 구멍 (13H) 각각은 절연막 (13)의 이면으로부터 표면을 향하여 갈수록 점차 소직경이 되는 테이퍼형의 것이며, 이면측의 개구 직경이 80 ㎛, 표면측의 개구 직경이 35 ㎛인 것이었다.

이어서, 관통 구멍 (13H)가 형성된 적층체 (10A)를 45 ℃의 수산화나트륨 용액에 2 분간 침지시킴으로써 적층체 (10A)로부터 레지스트막 (14A)를 제거하였다. 그 후, 적층체 (10A)에 대하여 스퍼터링 장치(아넬바(주) 제조)를 이용하여 0.25 kW에서 15 분간의 조건으로 스퍼터링 처리를 행함으로써, 적층체 (10A)의 관통 구멍 (13H)의 내벽면에 구리로 이루어진 금속박층 (13M)을 형성하였다. 또한, 적층체 (10A)의 금속막 (11A)의 이면 전체면을 덮도록 두께가 25 ㎛인 건식 필름 레지스트 「H-K350」(히타치 가세이 제조)를 배치하여 노광 처리 및 현상 처리를 실시 함으로써, 금속막 (11A)의 이면에 절연막 (13)의 관통 구멍 (13H)에 연통하는, 치수가 200 ㎛×80 ㎛인 직사각형의 19650개 패턴 구멍 (K2)를 갖는 레지스트막 (14B)를 형성하였다(도 20 참조). 여기서, 레지스트막 (14B)의 형성에 있어서, 노광 처리는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어진 현상제에 40 초간 침지하는 조작을 2회 반복함으로써 행하였다.

이어서, 적층체 (10A)를 술파민산니켈을 함유하는 도금욕 중에 침지하고, 상기 적층체 (10A)에 대하여 금속막 (11A)를 전극으로 하여 전해 도금 처리를 실시하여 절연막 (13)의 관통 구멍 (13H), 금속막 (11A)의 패턴 구멍 (17H) 및 레지스트막 (14B)의 패턴 구멍 (K2) 중에 금속을 충전함으로써, 표면 전극부 (16)의 기단에 연속하여 절연막 (13)의 두께 방향으로 신장되는 단락부 (18) 및 이 단락부 (18)에 연결된 이면 전극부 (17)을 형성함으로써 전극 구조체 (15)를 형성하였다(도 21 참조).

이어서, 전극 구조체 (15)가 형성된 적층체 (10A)를 45 ℃의 수산화나트륨 용액에 2 분간 침지시킴으로써 상기 적층체 (10A)로부터 레지스트막 (14B)를 제거하였다(도 22 참조). 그 후, 이면 전극부 (17)을 포함하는 금속막 (11A)의 이면 전체면을 덮도록 두께가 25 ㎛인 건식 필름 레지스트 「H-K350」(히타치 가세이 제조)를 배치하여 노광 처리 및 현상 처리를 실시함으로써, 금속막 (11A)에 있어서의 지지막이 되는 부분 및 이면 전극부 (17)을 덮도록 패터닝된 레지스트막 (14C)를 형성하였다(도 23 참조). 여기서, 레지스트막 (14C)의 형성에 있어서, 노광 처리 는 고압 수은등에 의해서 80 mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1 ％ 수산화나트륨 수용액으로 이루어진 현상제에 40 초간 침지하는 조작을 2회 반복함으로써 행하였다.

또한, 금속막 (11A)에 있어서의 노출된 부분에 암모니아계 에칭액을 이용하여 50 ℃에서 30 초간의 조건으로 에칭 처리를 실시하여 상기 부분을 제거함으로써 이면 전극부 (17) 각각을 서로 분리시킴과 동시에, 시험용 웨이퍼 W에 형성된 집적 회로에 있어서의 전극 영역의 패턴에 대응하는 패턴에 따라서 형성된 393개의 개구 (11H)를 갖는 지지막 (11)을 형성하였다(도 24 참조). 여기서, 지지막 (11)의 개구 (11H) 각각의 치수는 가로 방향이 3600 ㎛, 세로 방향이 1000 ㎛였다.

이어서, 지지막 (11)이 형성된 적층체 (10A)를 45 ℃의 수산화나트륨 수용액에 2 분간 침지함으로써 지지막 (11)의 이면 및 이면 전극부 (17)로부터 레지스트막 (14C)를 제거하고, 그 후 전극 부재 배열판 (40)을 제거하였다. 그 후, 두께가 25 ㎛인 건식 필름 레지스트 「H-K350」(히타치 가세이 제조)에 의해서 지지막 (11)의 이면, 절연막 (13)의 이면 및 이면 전극부 (17)을 덮도록 레지스트막 (14G)를 형성하였다. 한편, 절연막 (13)의 표면, 표면 전극부 (16) 및 유지부 (19)를 덮도록 두께가 25 ㎛인 건식 필름 레지스트 「H-K350」(히타치 가세이 제조)를 배치하여 노광 처리 및 현상 처리를 실시함으로써, 형성하여야 할 접점막 (12b)의 패턴에 대응하는 패턴에 따라서 패터닝된 레지스트막 (14F)를 형성하였다(도 33 참조).

이어서, 절연막 (13)에 대하여 아민계 폴리이미드 에칭액(도레이 엔지니어링 가부시끼가이샤 제조, 「TPE-3000」)를 이용하여 80 ℃, 10 분간의 조건으로 에칭 처리를 실시함으로써, 절연막 (13)을 분할하여 서로 독립된 393개의 절연막 (13b)를 형성함으로써 393개의 접점막 (12b)를 형성하였다(도 34 참조). 그 후, 45 ℃의 수산화나트륨 수용액에 2 분간 침지함으로써 레지스트막 (14F) 및 레지스트막 (14G)를 제거하였다.

또한, 지지막 (11)에 있어서의 주연 부분으로부터 보호 테이프를 제거하고, 지지막 (11)에 있어서의 주연 부분의 표면에 2액형 아크릴 접착제「Y-620」(세메다인(주) 제조)를 도포하고, 외경이 22 cm, 내경이 20.5 cm이며 두께가 2 mm인 고리형의 질화 실리콘으로 이루어진 유지 부재를 배치하고, 유지 부재와 지지막 (11)을 50 kg의 하중으로 가압하여 25 ℃에서 8 시간 유지함으로써 유지 부재를 지지막 (11)에 고정하여 본 발명에 따른 시트형 프로브 (10)을 제조하였다(도 30 내지 도 32 참조).

얻어진 시트형 프로브 (10)의 각 부의 형상 및 치수는 이하와 같았다.

절연막 (13b)는 가로 방향의 치수가 4800 ㎛, 세로 방향의 치수가 2000 ㎛, 전체 두께가 약 37 ㎛이며, 기재층 (13K)의 두께가 25 ㎛, 표층 (13S)의 두께가 약 12 ㎛였다.

전극 구조체 (15)의 표면 전극부 (16)의 형상은 사각뿔 형상이며 그 기단의 치수(R1)이 50 ㎛×50 ㎛, 돌출 높이(h)가 35 ㎛였다. 단락부 (18)의 형상은 원뿔대 형상이며, 그 표면측의 한쪽 단부의 직경(R₃)이 35 ㎛, 이면측의 다른쪽 단부의 직경(R₄)가 80 ㎛였다. 이면 전극부 (17)의 형상은 직사각형의 평판형이며, 그의 가로 폭(R₅)가 80 ㎛, 세로 폭이 200 ㎛, 두께(D₂)가 35 ㎛였다. 유지부 (19)의 형상은 직사각형의 평판형이며, 그의 가로 폭(R₆)이 80 ㎛, 세로 폭이 220 ㎛, 그의 두께(D₁)이 10 ㎛이고, 이 유지부 (19)의 일부가 절연막 (13)의 표층 (13S)에 매립되어 있었다.

또한, 오우거(Auger) 전자 분광 장치에 의해서 표면 전극부 (16)을 구성하는 재료의 조성을 분석한 결과, 니켈이 85 중량％, 인이 15 중량％였다.

또한, 표면 전극부 (16)의 형성과 동일한 조건의 전해 도금 처리에 의해서, 실리콘 웨이퍼 상에 두께가 5 ㎛인 금속 박막을 형성하여, 상기 금속 박막의 빅커스 경도를 「다이나믹 초미소 경도계」(시마즈 세이사꾸쇼)에 의해서 측정한 결과, 800이었다.

<실시예 2>

실시예 1의 전극 부재 (16A)의 형성에 있어서, 도금액으로서 「나이폴로이 프로세스」(키자이(주) 제조) 대신에 니켈-인 도금액 「닉케린 B」(오꾸노 세이야꾸 고교 가부시끼가이샤 제조)를 이용하고, 전해 도금 처리의 처리 온도를 55 ℃에서 65 ℃로 변경한 것 이외에는, 실시예 1과 동일하게 하여 본 발명에 따른 시트형 프로브 (10)을 제조하였다.

얻어진 시트형 프로브 (10)의 각 부의 형상 및 치수는 실시예 1에 따른 시트형 프로브 (10)과 동일하였다.

또한, 오우거 전자 분광 장치에 의해서 표면 전극부 (16)을 구성하는 재료의 조성을 분석한 결과, 니켈이 90 중량％, 인이 10 중량％였다.

또한, 표면 전극부 (16)의 형성과 동일한 조건의 전해 도금 처리에 의해서 실리콘 웨이퍼 상에 두께가 5 ㎛인 금속 박막을 형성하고, 상기 금속 박막의 빅커스 경도를 「다이내믹 초미소 경도계」(시마즈 세이사꾸쇼)에 의해서 측정한 결과, 500이었다.

<실시예 3>

실시예 1의 전극 부재 (16A)의 형성에 있어서, 도금액으로서 「나이폴로이 프로세스」(키자이(주) 제조) 대신에 술파민산니켈을 함유하는 도금액 「니켈술파이트」(닛본 가가꾸 산교(주) 제조)를 이용하고, 전해 도금 처리의 처리 온도를 55 ℃에서 40 ℃로 변경하고, 처리 시간을 35 분간으로부터 30 분간으로 변경한 것 이외에는, 실시예 1과 동일하게 하여 본 발명에 따른 시트형 프로브 (10)을 제조하였다.

얻어진 시트형 프로브 (10)의 각 부의 형상 및 치수는 실시예 1에 따른 시트형 프로브 (10)과 동일하였다.

또한, 오우거 전자 분광 장치에 의해서 표면 전극부 (16)을 구성하는 재료의 조성을 분석한 결과, 니켈이 100 중량％였다.

또한, 표면 전극부 (16)의 형성과 동일한 조건의 전해 도금 처리에 의해서 실리콘 웨이퍼 상에 두께가 5 ㎛인 금속 박막을 형성하고, 상기 금속 박막의 빅커스 경도를 「다이내믹 초미소 경도계」(시마즈 세이사꾸쇼)에 의해서 측정한 결과, 300이었다.

<비교예 1>

도 40에 나타낸 공정에 따라서 이하와 같이 하여 비교용 시트형 프로브를 제조하였다.

두께가 12.5 ㎛인 폴리이미드로 이루어진 절연막 (91)의 일면에 두께가 5 ㎛인 구리로 이루어진 금속층 (92)가 적층되어 이루어진 적층 재료 (90A)를 준비하고, 이 적층 재료 (90A)에 있어서의 절연막 (91)에 대하여 레이저 가공을 실시함으로써, 각각 절연막 (91)의 두께 방향으로 관통하는 직경이 30 ㎛인 19650개의 관통 구멍 (98H)를 시험용 웨이퍼 W에서의 피검사 전극의 패턴에 대응하는 패턴에 따라서 형성하였다. 이어서, 이 적층 재료 (90A)에 대하여 포토리소그래피 및 술파민산니켈을 함유하는 도금액 「니켈술파이트」(닛본 가가꾸 산교(주) 제조)를 이용한 전해 도금 처리를 실시함으로써, 절연막 (91)의 관통 구멍 (91H) 중에 금속층 (92)에 일체로 연결된 단락부 (98)을 형성함과 동시에 상기 절연막 (91)의 표면에 단락부 (98)에 일체로 연결된 돌기형의 표면 전극부 (96)을 형성하였다. 이 표면 전극부 (96) 기단의 직경은 70 ㎛이고, 절연막 (91) 표면에서의 높이는 20 ㎛였다.

그 후, 적층 재료 (90A)에 있어서의 금속층 (92)에 대하여 포토 에칭 처리를 실시하여 그의 일부를 제거함으로써 80 ㎛×200 ㎛ 직사각형의 이면 전극부 (97)을 형성하여 전극 구조체 (95)를 형성하였다.

또한, 절연막 (91)에 있어서의 주연 부분의 표면에 2액형 아크릴 접착제 「Y-620」(세메다인(주) 제조)를 도포하고, 외경이 22 cm, 내경이 20.5 cm이며 두께 가 2 mm인 고리형의 질화 실리콘으로 이루어진 유지 부재를 배치하고, 유지 부재와 절연막 (91)을 50 kg의 하중으로 가압하여 25 ℃에서 8 시간 유지함으로써 유지 부재를 절연막 (91)에 고정하여 비교용 시트형 프로브를 제조하였다.

얻어진 시트형 프로브의 전극 구조체 (95)의 형상 및 치수는 이하와 같았다.

표면 전극부 (96)의 형상은 반구형이며 직경이 70 ㎛이고 돌출 높이가 20 ㎛였다.

단락부 (98)의 형상은 원주형이며 그의 직경은 30 ㎛였다.

이면 전극부 (97)의 형상은 직사각형의 평판형이며, 그의 가로 폭이 80 ㎛, 세로 폭이 200 ㎛, 두께가 5 ㎛였다.

또한, 오우거 전자 분광 장치에 의해서 표면 전극부 (96)을 구성하는 재료의 조성을 분석한 결과, 니켈이 100 중량％였다.

또한, 표면 전극부 (96)의 형성과 동일한 조건의 전해 도금 처리에 의해서 실리콘 웨이퍼 상에 두께가 5 ㎛인 금속 박막을 형성하고, 상기 금속 박막의 빅커스 경도를 「다이내믹 초미소 경도계」(시마즈 세이사꾸쇼)에 의해서 측정한 결과, 300이었다.

<비교예 2>

도 48에 나타낸 공정에 따라서 이하와 같이 하여 비교용 시트형 프로브를 제조하였다.

두께가 37.5 ㎛인 폴리이미드로 이루어진 절연막 (71)의 표면에, 두께가 4 ㎛인 구리로 이루어진 제1 표면측 금속층 (79A), 두께가 12.5 ㎛인 폴리이미드로 이루어진 절연층 (76B) 및 두께가 4 ㎛인 구리로 이루어진 제2 표면측 금속층 (76A)가 이 순서대로 적층되고, 상기 절연막 (71)의 이면에 두께가 10 ㎛인 42 합금으로 이루어진 이면측 금속층 (77A)가 적층되어 이루어진 적층체 (70A)를 준비하였다(도 48(a) 참조).

이 적층체 (70A)에 대하여 에칭 처리를 실시함으로써 이면측 금속층측 (77A), 절연막 (71), 제1 표면측 금속층 (79A) 및 절연층 (76B)의 두께 방향으로 관통하여 신장되어 제2 표면측 금속층 (76A)의 이면에 도달하는 19650개의 전극 구조체 형성용 오목부 (70K)를 형성하였다(도 48(b) 참조). 이 전극 구조체 형성용 오목부 (70K) 각각은 이면측 금속층 (77A)로부터 절연층 (71)을 향하여 갈수록 점차 소직경이 되는 원뿔대 형상을 가지고, 이면측 금속층 (77A)에 있어서의 개구 직경이 90 ㎛, 절연층 (76B) 표면에서의 개구 직경이 평균 13 ㎛였다.

이어서, 전극 구조체 형성용 오목부 (70K)가 형성된 적층체 (70A)의 표면 및 이면에 포토리소그래피에 의해 레지스트막을 형성한 후에, 이 적층체 (70A)를 술파민산니켈을 함유하는 도금액 「니켈술파이트」(닛본 가가꾸 산교(주) 제조)에 침지하고, 상기 적층체 (70A)에 대하여 제2 표면측 금속층 (76A)를 전극으로서 이용한 전해 도금 처리를 실시하여 각 전극 구조체 형성용 오목부 (70K) 중에 금속을 충전함으로써, 절연막 (71)의 표면으로부터 돌출되는 표면 전극부 (76), 이 표면 전극부 (76)의 기단으로부터 연속하여 절연막 (71)의 두께 방향으로 관통하는 단락부 (78), 및 이 단락부 (78)에 연결된 절연막 (71)의 이면에 노출되는 이면 전극부 (77)을 형성하였다(도 48(c) 참조). 여기서, 이면 전극부 (77) 각각은 이면측 금 속층 (77A)에 의해서 서로 연결된 상태이다.

이어서, 제2 표면측 금속층 (76A) 및 절연층 (76B)를 각각 에칭 처리에 의해서 제거하고(도 48(d) 참조), 그 후 제1 표면측 금속층 (79A)에 대하여 포토리소그래피 및 에칭 처리를 실시함으로써 표면 전극부 (76)의 기단 부분의 주위면으로부터 연속하여 절연막 (71)의 표면을 따라서 외측으로 방사형으로 신장되는 원판 고리형의 유지부 (79)를 형성함과 동시에, 이면측 금속층 (77A)에 대하여 포토리소그래피 및 에칭 처리를 실시하여 그의 전부를 제거함으로써 이면 전극부 (77)을 서로 분리시켜 전극 구조체 (75)를 형성하였다(도 48(e) 참조).

또한, 절연막 (71)에 있어서의 주연 부분의 표면에 2액형 아크릴 접착제 「Y-620」(세메다인(주) 제조)를 도포하고, 외경이 22 cm, 내경이 20.5 cm이며 두께가 2 mm인 고리형의 질화 실리콘으로 이루어진 유지 부재를 배치하여, 유지 부재와 절연막 (71)을 50 kg의 하중으로 가압하여 25 ℃에서 8 시간 유지함으로써 유지 부재를 절연막 (71)에 고정하여 비교용 시트형 프로브를 제조하였다.

얻어진 시트형 프로브의 전극 구조체 (75)의 형상 및 치수는 이하와 같았다.

표면 전극부 (76)의 형상은 원뿔대 형상이며 그 기단의 직경은 37 ㎛, 선단의 직경은 평균 13 ㎛, 돌출 높이는 12.5 ㎛였다.

단락부 (78)의 형상은 원뿔대 형상이며, 그의 표면측의 한쪽 단부의 직경은 37 ㎛, 이면측의 다른쪽 단부의 직경은 90 ㎛였다.

이면 전극부 (77)의 형상은 직사각형의 평판형이며 그의 가로 폭이 90 ㎛, 세로 폭이 200 ㎛, 두께가 20 ㎛였다.

유지부 (79)의 형상은 원판형이며 그의 직경은 60 ㎛, 두께는 4 ㎛였다.

또한, 오우거 전자 분광 장치에 의해서 표면 전극부 (76)을 구성하는 재료의 조성을 분석한 결과, 니켈이 100 중량％였다.

또한, 표면 전극부 (76)의 형성과 동일한 조건의 전해 도금 처리에 의해서 실리콘 웨이퍼 상에 두께가 5 ㎛인 금속 박막을 형성하고, 상기 금속 박막의 빅커스 경도를 「다이내믹 초미소 경도계」(시마즈 세이사꾸쇼)에 의해서 측정한 결과, 300이었다.

(이방 도전성 커넥터의 제조)

(1) 자성 코어 입자의 제조:

시판되는 니켈 입자(Westaim사 제조, 「FC1000」)를 이용하고, 이하와 같이 하여 자성 코어 입자를 제조하였다.

닛신 엔지니어링 가부시끼가이샤 제조의 공기 분급기 「터보 클래시파이어 TC-15N」에 의해서 니켈 입자 2 kg을 비중이 8.9, 풍량이 2.5 m³/분, 로터 회전수가 2,250 rpm, 분급점이 15 ㎛, 니켈 입자의 공급 속도가 60 g/분인 조건으로 분급 처리하여 입경이 15 ㎛ 이하인 니켈 입자 0.8 kg을 수집하고, 또한 이 니켈 입자 0.8 kg을 비중이 8.9, 풍량이 2.5 m³/분, 로터 회전수가 2,930 rpm, 분급점이 10 ㎛, 니켈 입자의 공급 속도가 30 g/분인 조건으로 분급 처리하여 니켈 입자 0.5 kg을 수집하였다.

얻어진 니켈 입자는 수평균 입경이 7.4 ㎛, 입경의 변동 계수가 27 ％, BET 비표면적이 0.46×10³ m²/kg, 포화 자화가 0.6 Wb/m²였다.

이 니켈 입자를 「자성 코어 입자 [A]」라 한다.

(2) 도전성 입자의 제조:

분말 도금 장치의 처리조내에 자성 코어 입자 [A] 100 g을 투입하고, 또한 0.32 N의 염산 수용액 2 L를 첨가하고 교반하여 자성 코어 입자 [A]를 함유하는 슬러리를 얻었다. 이 슬러리를 상온에서 30 분간 교반함으로써 자성 코어 입자 [A]의 산 처리를 행하고, 그 후 1 분간 정치하여 자성 코어 입자 [A]를 침전시켜 상청액을 제거하였다.

이어서, 산 처리가 실시된 자성 코어 입자 [A]에 순수한 물 2 L를 첨가하여 상온에서 2 분간 교반하고, 그 후 1 분간 정치하여 자성 코어 입자 [A]를 침전시켜 상청액을 제거하였다. 이 조작을 추가로 2회 반복함으로써 자성 코어 입자 [A]의 세정 처리를 행하였다.

또한, 산 처리 및 세정 처리가 실시된 자성 코어 입자 [A]에 금의 함유 비율이 20 g/L인 금 도금액 2 L를 첨가하고, 처리층내의 온도를 90 ℃로 승온하여 교반함으로써 슬러리를 제조하였다. 이 상태에서 슬러리를 교반하면서 자성 코어 입자 [A]에 대하여 금의 치환 도금을 행하였다. 그 후, 슬러리를 방냉하면서 정치하여 입자를 침전시켜 상청액을 제거함으로써 도전성 입자를 제조하였다.

이와 같이 하여 얻어진 도전성 입자에 순수한 물 2 L를 첨가하여 상온에서 2분간 교반하고, 그 후 1 분간 정치하여 도전성 입자를 침전시켜 상청액을 제거하였 다. 이 조작을 추가로 2회 반복하고, 그 후 90 ℃로 가열한 순수한 물 2 L를 첨가하여 교반하고, 얻어진 슬러리를 여과지에 의해 여과하여 도전성 입자를 회수하였다. 또한, 이 도전성 입자를 90 ℃로 설정된 건조기에 의해서 건조 처리하였다.

얻어진 도전성 입자는 수평균 입경이 7.3 ㎛, BET 비표면적이 0.38×10³ m²/kg, (피복층을 형성하는 금의 질량)/(자성 코어 입자 [A]의 질량)의 값이 0.3이었다.

이 도전성 입자를 「도전성 입자 (a)」라 한다.

(3) 프레임판의 제조:

도 36 및 도 37에 나타낸 구성에 따라서, 하기 조건에 의해 상기 시험용 웨이퍼 W에서의 각 피검사 전극 영역에 대응하여 형성된 393개의 개구 (32)를 갖는 직경이 8 인치인 프레임판 (31)을 제조하였다.

이 프레임판 (31)의 재질은 코바(선형 열팽창 계수 5×10^-6/K)이며 그의 두께는 60 ㎛였다.

개구 (32) 각각은 그의 가로 방향(도 37에 있어서 상하 방향)의 치수가 6400 ㎛이며 세로 방향(도 37에 있어서 좌우 방향)의 치수가 320 ㎛였다.

(4) 이방 도전성 시트용 성형 재료의 제조:

부가형 액상 실리콘 고무 100 중량부에 도전성 입자 [A] 30 중량부를 첨가하여 혼합하고, 그 후 감압에 의한 탈포 처리를 실시함으로써 이방 도전성 시트용 성형 재료를 제조하였다.

이상에 있어서, 사용한 부가형 액상 실리콘 고무는 각각 점도가 250 Paㆍs 인 A액 및 B액으로 이루어진 2액형의 것이며, 그 경화물의 압축 영구 변형이 5 ％, 듀로미터 A 경도가 32, 인열 강도가 25 kN/m인 것이다.

여기서, 부가형 액상 실리콘 고무 및 그 경화물의 특성은 이하와 같이 하여 측정된 것이다.

(i) 부가형 액상 실리콘 고무의 점도는 B형 점도계에 의해 23±2 ℃에서의 값을 측정하였다.

(ii) 실리콘 고무 경화물의 압축 영구 변형은 다음과 같이 하여 측정하였다.

2액형의 부가형 액상 실리콘 고무에 있어서의 A액과 B액을 등량이 되는 비율로 교반 혼합하였다. 이어서, 이 혼합물을 금형에 유입시키고, 상기 혼합물에 대하여 감압에 의한 탈포 처리를 행한 후, 120 ℃, 30 분간의 조건으로 경화 처리를 행함으로써 두께가 12.7 mm, 직경이 29 mm인 실리콘 고무 경화물로 이루어진 원주체를 제조하고, 이 원주체에 대하여 200 ℃, 4 시간의 조건으로 후경화를 행하였다. 이와 같이 하여 얻어진 원주체를 시험편으로서 이용하고, JIS K 6249에 준하여 150±2 ℃에서의 압축 영구 변형을 측정하였다.

(iii) 실리콘 고무 경화물의 인열 강도는 다음과 같이 하여 측정하였다.

상기 (ii)와 동일한 조건으로 부가형 액상 실리콘 고무의 경화 처리 및 후경화를 행함으로써 두께가 2.5 mm인 시트를 제조하였다. 이 시트로부터 펀칭에 의해서 크레센트(crescent)형 시험편을 제조하고, JIS K 6249에 준하여 23±2 ℃에서의 인열 강도를 측정하였다.

(iv) 듀로미터 A 경도는 상기 (iii)과 동일하게 하여 제조된 시트를 5장 겹치고, 얻어진 적층체를 시험편으로서 이용하여 JIS K 6249에 준하여 23±2 ℃에서의 값을 측정하였다.

(5) 이방 도전성 커넥터의 제조:

상기 (1)에서 제조한 프레임판 (31) 및 상기 (4)에서 제조한 성형 재료를 이용하여 일본 특허 공개 제2002-324600호 공보에 기재된 방법에 따라서, 프레임판 (31)에, 각각 하나의 개구 (32)를 막도록 배치되고, 상기 프레임판 (31)의 개구 연부에 고정되어 지지된, 도 36에 나타낸 구성의 393개의 이방 도전성 시트 (35)를 형성함으로써, 이방 도전성 커넥터를 제조하였다. 여기서, 성형 재료층의 경화 처리는 전자석에 의해서 두께 방향으로 2 T의 자장을 작용시키면서 100 ℃, 1 시간의 조건으로 행하였다.

얻어진 이방 도전성 시트 (35)에 대하여 구체적으로 설명하면, 이방 도전성 시트 (35) 각각은 가로 방향의 치수가 7000 ㎛, 세로 방향의 치수가 1200 ㎛이고, 50개의 도전부 (36)이 120 ㎛의 피치로 가로 방향으로 일렬로 배열되어 있고, 도전부 (36) 각각은 가로 방향의 치수가 40 ㎛, 세로 방향의 치수가 200 ㎛, 두께가 150 ㎛, 돌출부 (38)의 돌출 높이가 25 ㎛, 절연부 (37)의 두께가 100 ㎛였다. 또한, 가로 방향에서 가장 외측에 위치하는 도전부 (36)과 프레임판의 개구 연부 사이에는 비접속용 도전부가 배치되어 있었다. 비접속용 도전부 각각은 가로 방향의 치수가 60 ㎛, 세로 방향의 치수가 200 ㎛, 두께가 150 ㎛였다.

또한, 각 이방 도전성 시트 (35)에 있어서의 도전부 (36) 중의 도전성 입자 의 함유 비율을 조사한 결과, 모든 도전부 (36)에 대하여 부피 분율로 약 25 ％였다.

이와 같이 하여 이방 도전성 커넥터를 제조하였다.

<검사용 회로 기판의 제조>

기판 재료로서 알루미나 세라믹(선형 열팽창 계수 4.8×10^-6/K)을 이용하여 시험용 웨이퍼 W에서의 피검사 전극의 패턴에 대응하는 패턴에 따라서 검사 전극 (21)이 형성된 검사용 회로 기판 (20)을 제조하였다. 이 검사용 회로 기판 (20)은 전체의 치수가 30 cm×30 cm인 직사각형이고, 그 검사 전극은 가로 방향의 치수가 60 ㎛이며 세로 방향의 치수가 200 ㎛였다. 얻어진 검사용 회로 기판을 「검사용 회로 기판 T1」이라 한다.

<시트형 프로브의 평가>

(1) 접속 안정성 시험:

실시예 1 내지 3 및 비교예 1 내지 2에 따른 시트형 프로브에 대하여 이하와 같이 하여 접속 안정성 시험을 행하였다.

우선, 항온조에 의해서 시험용 웨이퍼 W를 150 ℃에서 3 시간 가열하고, 상기 시험용 웨이퍼 W의 알루미늄으로 이루어진 피검사 전극의 표면에 산화알루미늄으로 이루어진 산화막을 형성하였다.

이어서, 실온(25 ℃)하에서 시험용 웨이퍼 W를 시험대에 배치하고, 이 시험용 웨이퍼 W의 표면 상에 시트형 프로브를 그 표면 전극부의 각각이 상기 시험용 웨이퍼 W의 피검사 전극 상에 위치하도록 위치 정렬하여 배치하고, 이 시트형 프로브 상에 이방 도전성 커넥터를 그의 도전부 각각이 상기 시트형 프로브의 이면 전극부 상에 위치하도록 위치 정렬하여 배치하고, 이 이방 도전성 커넥터 상에 검사용 회로 기판 T1을 그의 검사 전극 각각이 상기 이방 도전성 커넥터의 도전부 상에 위치하도록 위치 정렬하여 배치하고, 또한 검사용 회로 기판 T1을 아래쪽으로 20 kg의 하중(전극 구조체 1개당 가해지는 하중이 평균 약 1 g)으로 가압하였다.

또한, 검사용 회로 기판 T1에 있어서의 19650개의 검사 전극에 대하여 시트형 프로브, 이방 도전성 커넥터 및 시험용 웨이퍼 W를 통해 서로 전기적으로 접속된 2개의 검사 전극 사이의 전기 저항을 차례로 측정하고, 측정된 전기 저항치의 2 분의 1의 값을 검사용 회로 기판 T1의 검사 전극과 시험용 웨이퍼 W의 피검사 전극 사이의 전기 저항(이하, 「도통 저항」이라 함)으로서 기록하였다.

이어서, 검사용 회로 기판 T1을 아래쪽으로 40 kg의 하중(전극 구조체 1개당 가해지는 하중이 평균 약 2 g)으로 가압하고, 이 상태에서 도통 저항을 측정하였다.

또한, 검사용 회로 기판 T1에 가해지는 하중을 60 kg(전극 구조체 1개당 가해지는 하중이 평균 약 3 g), 80 kg(전극 구조체 1개당 가해지는 하중이 평균 약 4 g), 100 kg(전극 구조체 1개당 가해지는 하중이 평균 약 5 g)으로 변화시켜 도통 저항을 측정하였다.

이상의 결과를 표 1에 나타낸다.

(2) 내구성 시험:

실시예 1 내지 3 및 비교예 2에 따른 시트형 프로브에 대하여 이하와 같이 하여 내구성 시험을 행하였다.

시험용 웨이퍼 W를 전열 히터를 구비한 시험대에 배치하고, 이 시험용 웨이퍼 W의 표면 상에 시트형 프로브를 그의 표면 전극부 각각이 상기 시험용 웨이퍼 W의 피검사 전극 상에 위치하도록 위치 정렬하여 배치하며, 이 시트형 프로브 상에 이방 도전성 커넥터를 그 도전부의 각각이 상기 시트형 프로브의 이면 전극부 상에 위치하도록 위치 정렬하여 배치하고, 이 이방 도전성 커넥터 상에 검사용 회로 기판 T1을 그의 검사 전극 각각이 상기 이방 도전성 커넥터의 도전부 상에 위치하도록 위치 정렬하여 배치하고, 또한 검사용 회로 기판 T1을 아래쪽으로 60 kg의 하중(전극 구조체 1개당 가해지는 하중이 평균 약 3 g)으로 가압하였다. 또한, 시험대를 85 ℃로 가열하고, 이 상태에서 30 초간 유지하였다. 그 후, 시험대의 온도를 85 ℃로 유지한 채로 검사용 회로 기판 T1에 대한 가압을 해제하고, 이 상태에서 30 초간 유지하였다. 이상의 조작을 1 사이클로 하고, 총 2만 사이클을 행하였다.

상기 내구성 시험이 종료된 후, 시트형 프로브 전극 구조체에서의 유지부를 관찰하였다.

그 결과, 실시예 1 내지 3에 따른 시트형 프로브에 있어서는, 모든 전극 구조체의 유지부가 절연막으로부터 전혀 박리되지 않았고, 한편 비교예 2에 따른 시트형 프로브에 있어서는 일부 전극 구조체에서의 유지부가 절연막으로부터 박리되었다.

Claims (17)

1. 유연한 절연막에, 그의 두께 방향으로 관통하여 신장되는 복수개의 전극 구조체가 상기 절연막의 면 방향으로 서로 이격하여 배치되어 이루어지는 접점막을 갖는 시트형 프로브이며,

   상기 전극 구조체 각각은 상기 절연막의 표면에 노출되고, 상기 절연막의 표면으로부터 돌출되는 표면 전극부, 상기 절연막의 이면에 노출되는 이면 전극부, 상기 표면 전극부 및 상기 이면 전극부 각각에 직결되어 이들을 전기적으로 접속하는, 상기 절연막의 두께 방향으로 신장되는 단락부, 및 상기 표면 전극부의 기단 부분에 형성된, 상기 절연막의 면 방향으로 신장되는 유지부로 이루어지고,

   상기 유지부는 그의 적어도 일부가 절연막에 매립되어 있는 것을 특징으로 하는 시트형 프로브.
2. 제1항에 있어서, 절연막이 수지로 이루어지는 기재층, 및 이 기재층 상에 일체적으로 적층된 접착성 수지 또는 그의 경화물로 이루어지는 표층으로 구성되어 있는 것을 특징으로 하는 시트형 프로브.
3. 제1항 또는 제2항에 있어서, 단락부가 표면 전극부의 기단에 대하여 도금 처리함으로써 형성된 것임을 특징으로 하는 시트형 프로브.
4. 제3항에 있어서, 표면 전극부와 단락부가 서로 다른 금속으로 이루어지는 것을 특징으로 하는 시트형 프로브.
5. 제4항에 있어서, 표면 전극부를 구성하는 금속의 빅커스 경도(Hv)가 40 이상인 것을 특징으로 하는 시트형 프로브.
6. 제1항 내지 제5항 중 어느 한 항에 있어서, 개구가 형성된 금속으로 이루어지는 지지막을 가지고, 접점막은 그 전극 구조체 각각이 상기 지지막의 개구내에 위치하도록 상기 지지막의 표면 상에 지지되어 있는 것을 특징으로 하는 시트형 프로브.
7. 제6항에 있어서, 지지막이 복수개의 개구를 갖는 것을 특징으로 하는 시트형 프로브.
8. 제7항에 있어서, 각각 지지막에 지지된 복수개의 접점막을 갖는 것을 특징으로 하는 시트형 프로브.
9. 제1항 내지 제8항 중 어느 한 항에 있어서, 전극 구조체에서의 표면 전극부가 그의 기단으로부터 선단을 향하여 갈수록 점차 소직경이 되는 형상의 것임을 특징으로 하는 시트형 프로브.
10. 제1항 내지 제9항 중 어느 한 항에 있어서, 전극 구조체에서의 표면 전극부 기단의 직경 (R₁)에 대한 표면 전극부의 돌출 높이 (h)의 비 h/R₁의 값이 0.2 내지 3인 것을 특징으로 하는 시트형 프로브.
11. 제1항 내지 제10항 중 어느 한 항에 기재된 시트형 프로브를 제조하는 방법이며,

    형성하여야 할 전극 구조체에서의 표면 전극부의 형상에 적합한 형상을 갖는 복수개의 오목부가 상기 전극 구조체의 패턴에 대응하는 패턴에 따라서 형성된 전극 부재 배열판, 및 수지로 이루어지는 기재층 상에 접착성 수지로 이루어지는 표층이 형성되어 이루어지는 절연막을 준비하고,

    상기 전극 부재 배열판의 오목부 각각 및 그의 주변부에 금속을 퇴적시킴으로써 표면 전극부 및 그의 기단 부분으로부터 전극 부재 배열판의 면 방향으로 신장되는 유지부로 이루어지는 전극 부재를 형성하고,

    이 전극 부재 배열판에 형성된 전극 부재 각각을 상기 절연막의 표층에 접촉하도록 배치하여 압착 처리함으로써 상기 절연막에 접착시키고,

    상기 절연막에, 각각 두께 방향으로 신장되어 상기 전극 부재에 있어서의 표면 전극부를 통과하는 복수개의 관통 구멍을 형성하고,

    상기 표면 전극부 각각에 도금 처리를 실시하여 상기 절연막의 관통 구멍 각 각에 금속을 충전함으로써 상기 표면 전극부에 연결된 단락부를 형성하는 공정을 갖는 것을 특징으로 하는 시트형 프로브의 제조 방법.
12. 제6항 내지 제8항 중 어느 한 항에 기재된 시트형 프로브를 제조하는 방법이며,

    형성하여야 할 전극 구조체에서의 표면 전극부의 형상에 적합한 형상을 갖는 복수개의 오목부가 상기 전극 구조체의 패턴에 대응하는 패턴에 따라서 형성된 전극 부재 배열판, 및 금속막 및 이 금속막의 표면에 일체적으로 적층된, 수지로 이루어지는 기재층 상에 접착성 표층이 형성되어 이루어지는 절연막으로 이루어지는 적층체를 준비하고,

    상기 전극 부재 배열판의 오목부 각각 및 그의 주변부에 금속을 퇴적시킴으로써 표면 전극부 및 그의 기단 부분으로부터 전극 부재 배열판의 면 방향으로 신장되는 유지부로 이루어지는 전극 부재를 형성하고,

    이 전극 부재 배열판에 형성된 전극 부재 각각을 상기 적층체에 있어서의 절연막의 표층에 접촉하도록 배치하여 압착 처리함으로써 상기 절연막에 접착시키고,

    상기 적층체에, 각각 두께 방향으로 신장되어 상기 전극 부재에 있어서의 표면 전극부를 통과하는 복수개의 관통 구멍을 형성하고,

    상기 표면 전극부 각각에 도금 처리를 실시하여 상기 적층체의 관통 구멍 각각에 금속을 충전함으로써 상기 표면 전극부에 연결된 단락부를 형성하고,

    상기 적층체에 있어서의 금속층을 에칭 처리함으로써 개구가 형성된 지지막 을 형성하는 공정을 갖는 것을 특징으로 하는 시트형 프로브의 제조 방법.
13. 제11항 또는 제12항에 있어서, 전극 부재 배열판에 형성된 오목부 각각은 상기 전극 부재 배열판의 표면으로부터 이면을 향하여 갈수록 점차 소직경이 되는 형상인 것을 특징으로 하는 시트형 프로브의 제조 방법.
14. 검사 대상인 회로 장치와 테스터의 전기적 접속을 행하기 위한 프로브 카드이며,

    검사 대상인 회로 장치의 피검사 전극에 대응하여 복수개의 검사 전극이 형성된 검사용 회로 기판, 이 검사용 회로 기판 상에 배치된 이방 도전성 커넥터, 및 이 이방 도전성 커넥터 상에 배치된 제1항 내지 제10항 중 어느 한 항에 기재된 시트형 프로브를 구비하여 이루어지는 것을 특징으로 하는 프로브 카드.
15. 검사 대상인 회로 장치와 테스터의 전기적 접속을 행하기 위한 프로브 카드이며,

    검사 대상인 회로 장치의 피검사 전극에 대응하여 복수개의 검사 전극이 형성된 검사용 회로 기판, 이 검사용 회로 기판 상에 배치된 이방 도전성 커넥터, 이 이방 도전성 커넥터 상에 배치된 제12항 또는 제13항에 기재된 방법에 의해서 제조된 시트형 프로브를 구비하여 이루어지는 것을 특징으로 하는 프로브 카드.
16. 제14항 또는 제15항에 있어서, 검사 대상인 회로 장치는 다수개의 집적 회로가 형성된 웨이퍼이고,

    이방 도전성 커넥터는 검사 대상인 웨이퍼에 형성된 모든 집적 회로 또는 일부의 집적 회로에 있어서의 피검사 전극이 배치된 전극 영역에 대응하여 복수개의 개구가 형성된 프레임판, 및 이 프레임판의 각 개구를 막도록 배치된 이방 도전성 시트를 갖는 것을 특징으로 하는 프로브 카드.
17. 제14항 내지 제16항 중 어느 한 항에 기재된 프로브 카드를 구비하여 이루어지는 것을 특징으로 하는 회로 장치의 검사 장치.

Images