KR20060011864A - 시트형 프로브, 및 그 제조 방법과 응용 - Google Patents

시트형 프로브, 및 그 제조 방법과 응용 Download PDF

Info

Publication number
KR20060011864A
KR20060011864A KR1020057021523A KR20057021523A KR20060011864A KR 20060011864 A KR20060011864 A KR 20060011864A KR 1020057021523 A KR1020057021523 A KR 1020057021523A KR 20057021523 A KR20057021523 A KR 20057021523A KR 20060011864 A KR20060011864 A KR 20060011864A
Authority
KR
South Korea
Prior art keywords
electrode
sheet
wafer
frame plate
probe
Prior art date
Application number
KR1020057021523A
Other languages
English (en)
Other versions
KR101057517B1 (ko
Inventor
가쯔오 이노우에
가쯔미 사토
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20060011864A publication Critical patent/KR20060011864A/ko
Application granted granted Critical
Publication of KR101057517B1 publication Critical patent/KR101057517B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Materials For Medical Uses (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

검사 대상이, 직경이 8인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에서, 온도 변화에 의한 전극 구조체와 피검사 전극의 위치 어긋남을 확실하게 방지할 수 있고, 따라서 양호한 전기적 접속 상태를 안정되게 유지할 수 있는 시트형 프로브 및 그 제조 방법 및 그 응용이 개시되어 있다.
본 발명의 시트형 프로브는, 각각 접속해야 할 전극에 대응하는 패턴에 따라서 배치된, 표면에 노출되는 표면 전극부 및 이면에 노출되는 이면 전극부를 갖는 복수의 전극 구조체가, 유연한 수지로 된 절연막에 유지되어 이루어지는 접점막과, 이 접점막을 지지하는 프레임판을 구비하여 이루어진다.
집적회로, 웨이퍼, 프로브, 전기적 검사

Description

시트형 프로브, 및 그 제조 방법과 응용 {SHEET-LIKE PROBE, PROCESS FOR PRODUCING THE SAME AND ITS APPLICATION}
본 발명은 회로 장치의 전기적 검사에 사용되는 시트형 프로브, 및 그 제조 방법과 응용에 관한 것으로서, 더욱 상세하게는 예를 들어 웨이퍼에 형성된 복수의 집적회로의 전기적 검사를 웨이퍼의 상태에서 행하기 위해서 사용되는 시트형 프로브, 및 그 제조 방법과 응용에 관한 것이다.
예를 들어, 다수의 집적회로가 형성된 웨이퍼나, 반도체 소자 등의 전자 부품 등의 회로 장치의 전기적 검사에서는, 피검사 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라서 배치된 검사용 전극을 갖는 프로브 장치가 사용되고 있다. 이러한 프로브 장치로서는 종래, 핀 또는 블레이드로 이루어지는 검사용 전극(검사 프로브)이 배열되어 이루어지는 것이 사용되고 있다.
그런데, 피검사 회로 장치가 다수의 집적회로가 형성된 웨이퍼인 경우에서, 해당 웨이퍼 검사용의 프로브 장치를 제작하기 위해서는 매우 많은 수의 검사 프로브를 배열할 필요가 있어, 해당 프로브 장치가 매우 고가의 것으로 되고, 또한 피검사 전극의 피치가 작은 경우에는 프로브 장치를 제작하는 것 자체가 곤란해진다. 또한, 웨이퍼에는 일반적으로 휘어짐이 생기고, 그 휘어짐의 상태도 제품(웨이퍼) 마다 상이하게 때문에, 해당 웨이퍼에서의 다수의 피검사 전극에 대하여, 프로브 장치의 검사 프로브의 각각을 안정되게 또한 확실하게 접촉시키기는 실제로 어렵다.
이상과 같은 이유에서, 최근에는 일면에 피검사 전극의 패턴에 대응하는 패턴에 따라서 복수의 검사용 전극이 형성된 검사용 회로 기판과, 이 검사용 회로 기판의 일면 상에 배치된 이방 도전성 시트와, 이 이방 도전성 시트 상에 배치된 절연성 시트에 그 두께 방향으로 관통하여 신장되는 복수의 전극 구조체가 배열되어 이루어지는 시트형 프로브를 포함하는 프로브 카드가 제안되어 있다(예를 들어 특허 문헌 1 및 특허 문헌 2 참조).
이러한 프로브 카드에서의 시트형 프로브에 관해서 구체적으로 설명하면, 도 42에 도시한 바와 같이, 이 시트형 프로브(90)는 예를 들어 폴리이미드 등의 수지로 이루어지는 유연한 원형의 절연성 시트(91)를 갖고, 이 절연성 시트(91)에는, 그 두께 방향으로 신장되는 복수의 전극 구조체(95)가 피검사 회로 장치의 피검사 전극의 패턴에 대응하는 패턴에 따라서 배치되어 있다. 이 전극 구조체(95) 각각은 절연성 시트(91)의 표면에 노출되는 돌기 형상의 표면 전극부(96)와, 절연성 시트(91)의 이면에 노출되는 판 형상의 이면 전극부(97)가, 절연성 시트(91)를 그 두께 방향으로 관통하여 신장되는 단락부(98)를 통해 일체로 연결되어 구성되어 있다. 또한, 절연성 시트(91)의 주연부에는 예를 들어 세라믹스로 이루어지는 링 형상의 유지 부재(92)가 형성되어 있다. 이 유지 부재(92)는, 절연성 시트(91)의 면방향에서의 열팽창을 제어하기 위한 것으로, 이것에 의해, 번인 시험에서, 온도 변 화에 의한 전극 구조체(95)와 피검사 전극의 위치 어긋남이 방지된다.
그러나, 이러한 시트형 프로브에서는 이하와 같은 문제가 있다.
예를 들어 직경이 8인치 이상인 웨이퍼에서는, 5000개 또는 10000개 이상의 피검사 전극이 형성되어 있고, 해당 피검사 전극의 피치는 160㎛ 이하이다. 이러한 웨이퍼를 검사하기 위한 시트형 프로브로서는, 해당 웨이퍼에 대응한 대면적의 것으로, 5000개 또는 10000개 이상의 전극 구조체가 160㎛ 이하의 피치로 배치되어 이루어지는 것을 사용할 필요가 있다.
그리고, 웨이퍼를 구성하는 재료 예를 들어 규소의 선 열 팽창 계수는 3.3×10-6/K 정도이고, 한편 시트형 프로브에서의 절연성 시트를 구성하는 재료 예를 들어 폴리이미드의 선 열 팽창 계수는 4.5×10-5/K 정도이다. 따라서, 예를 들어 25℃에서, 각각 직경이 30㎝인 웨이퍼 및 시트형 프로브의 각각을, 20℃에서 120℃까지로 가열한 경우에는 이론상, 웨이퍼의 직경의 변화는 99㎛에 불과하지만, 시트형 프로브에서의 절연성 시트의 직경의 변화는 1350㎛에 달하여, 양자의 열팽창의 차는 1251㎛로 된다.
이와 같이, 웨이퍼와 시트형 프로브에서의 절연성 시트와의 사이에서, 면방향에서의 열팽창의 절대량에 큰 차가 생기면, 절연성 시트의 주연부를 웨이퍼의 선 열 팽창 계수와 동등한 선 열 팽창 계수를 갖는 유지 부재에 의해서 고정시키더라도, 번인 시험에서, 온도 변화에 의한 전극 구조체와 피검사 전극의 위치 어긋남을 확실하게 방지하기는 어렵기 때문에, 양호한 전기적 접속 상태를 안정되게 유지할 수 없다. 또한, 검사 대상이 소형의 회로 장치이더라도, 그 피검사 전극의 피치가 50㎛ 이하인 경우에는 번인 시험에서, 온도 변화에 의한 전극 구조체와 피검사 전극의 위치 어긋남을 확실하게 방지하기는 어렵기 때문에, 양호한 전기적 접속 상태를 안정되게 유지할 수 없다.
이러한 문제점에 대하여, 특허 문헌 1에는 절연성 시트에 장력을 작용시킨 상태에서 유지 부재에 고정시킴으로써, 해당 절연성 시트의 열팽창을 완화시키는 수단이 제안되어 있다.
그런데, 이러한 수단에서는 절연성 시트에 대하여 그 면방향에서의 모든 방향에 관해서 균일하게 장력을 작용시키기가 매우 어렵고, 또한 전극 구조체를 형성함으로써 절연성 시트에 작용하는 장력의 밸런스가 변화되고, 그 결과, 해당 절연성 시트는 열팽창에 관해서 이방성을 갖게 되기 때문에, 면방향에서의 일 방향의 열팽창을 억제하기가 가능하더라도, 해당 일 방향과 교차하는 다른 방향의 열팽창을 억제할 수 없어, 결국, 온도 변화에 의한 전극 구조체와 피검사 전극의 위치 어긋남을 방지할 수 없다.
또한, 절연성 시트를 이것에 장력을 작용시킨 상태에서 유지 부재에 고정시키기 위해서는, 가열 하에서 절연성 시트를 유지 부재에 접착시키는 번잡한 공정이 필요해지기 때문에, 제조 비용의 증대를 초래하는 문제가 있다.
특허 문헌 1: 일본 특허 공개 2001-15565호 공보
특허 문헌 2: 일본 특허 공개 2002-184821호 공보
본 발명은 이상과 같은 사정에 기초하여 이루어진 것으로서, 그 제1 목적은, 검사 대상이, 직경이 8인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에서, 온도 변화에 의한 전극 구조체와 피검사 전극의 위치 어긋남을 확실하게 방지할 수 있고, 따라서 양호한 전기적 접속 상태를 안정되게 유지할 수 있는 시트형 프로브를 제공하는 데에 있다.
본 발명의 제2 목적은, 검사 대상이, 직경이 8인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에서, 온도 변화에 의한 전극 구조체와 피검사 전극의 위치 어긋남이 확실하게 방지되고, 따라서, 양호한 전기적 접속 상태가 안정되게 유지되는 시트형 프로브를 제조할 수 있는 방법을 제공하는 데에 있다.
본 발명의 제3 목적은, 검사 대상이, 직경이 8인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에서, 양호한 전기적 접속 상태를 안정되게 유지할 수 있는 프로브 카드를 제공하는 데에 있다.
본 발명의 제4 목적은, 상기 프로브 카드를 구비한 회로 장치의 검사 장치를 제공하는 데에 있다.
본 발명의 제5 목적은, 상기 프로브 카드를 구비한 웨이퍼 검사 장치를 제공하는 데에 있다.
본 발명의 제6 목적은, 상기 프로브 카드를 사용한 웨이퍼 검사 방법을 제공하는 데에 있다.
본 발명의 시트형 프로브는, 각각 접속해야 할 전극에 대응하는 패턴에 따라서 배치된, 표면에 노출되는 표면 전극부 및 이면에 노출되는 이면 전극부를 갖는 복수의 전극 구조체가, 유연한 수지로 된 절연막에 유지되어 이루어지는 접점막과, 이 접점막을 지지하는 프레임판을 포함하는 것을 특징으로 한다.
또한, 본 발명의 시트형 프로브는, 회로 장치의 전기적 검사에 사용되는 시트형 프로브로서, 검사 대상인 회로 장치의 피검사 전극이 형성된 전극 영역에 대응하여 각각 두께 방향으로 관통하는 복수의 관통 구멍이 형성된, 금속으로 이루어지는 프레임판과, 이 프레임판의 각 관통 구멍의 주변부에 지지된 복수의 접점막을 구비하여 이루어지고, 상기 접점막의 각각은, 유연한 수지로 이루어지는 절연막과, 이 절연막을 그 두께 방향으로 관통하여 신장되고, 상기 전극 영역에서의 피검사 전극의 패턴에 대응하는 패턴에 따라서 배치된, 해당 접점막의 표면에 노출되는 표면 전극부 및 해당 접점막의 이면에 노출되는 이면 전극부를 갖는 전극 구조체로 이루어지고, 해당 전극 구조체의 각각이, 상기 프레임판의 각 관통 구멍 내에 위치하도록 배치되어 있는 것을 특징으로 한다.
이러한 시트형 프로브에 의하면, 프레임판에는 검사 대상인 회로 장치의 피검사 전극이 형성된 전극 영역에 대응하여 복수의 관통 구멍이 형성되어 있고, 이들 관통 구멍의 각각에 배치되는 접점막은 면적이 작아도 되고, 면적이 작은 접점막은 그 절연막의 면방향에서의 열팽창의 절대량이 작기 때문에, 절연막의 열팽창을 프레임판에 의해서 확실하게 규제할 수 있게 된다. 따라서, 검사 대상이 예를 들어 직경이 8인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에서, 온도 변화에 의한 전극 구조체와 피검사 전극의 위치 어긋남이 확실하게 방지되고, 그 결과, 양호한 전기적 접속 상태가 안정되게 유지된다.
또한, 본 발명의 시트형 프로브는, 회로 장치의 전기적 검사에 사용되는 시트형 프로브로서, 검사 대상인 회로 장치의 피검사 전극이 형성된 전극 영역에 대응하여 각각 두께 방향으로 관통되는 복수의 관통 구멍이 형성된 프레임판과, 이 프레임판 상에 배치되어 지지된 접점막을 구비하여 이루어지고, 상기 접점막은, 유연한 수지로 이루어지는 절연막과, 이 절연막을 그 두께 방향으로 관통하여 신장되고, 상기 피검사 전극의 패턴에 대응하는 패턴에 따라서 배치된, 해당 접점막의 표면에 노출되는 표면 전극부 및 해당 접점막의 이면에 노출되는 이면 전극부를 갖는 전극 구조체로 이루어지고, 해당 전극 구조체의 각각이, 상기 프레임판의 각 관통 구멍 내에 위치하도록 배치되어 있는 것을 특징으로 한다.
이러한 시트형 프로브에 의하면, 프레임판에는 검사 대상인 회로 장치의 피검사 전극이 형성된 전극 영역에 대응하여 복수의 관통 구멍이 형성되고, 이 프레임판 상에는 전극 구조체의 각각이 프레임판의 각 관통 구멍 내에 위치하도록 접점막이 배치됨으로써, 이 접점막은 그 전면에 걸쳐 프레임판에 지지되기 때문에, 해당 접점막이 대면적이더라도, 그 절연막의 면방향에서의 열팽창이 해당 프레임판에 의해서 확실하게 규제된다. 따라서, 검사 대상이 예를 들어 직경이 8인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에서, 온도 변화에 의한 전극 구조체와 피검사 전극의 위치 어긋남이 확실하게 방지되고, 그 결과, 양호한 전기적 접속 상태가 안정되게 유지된다.
이러한 시트형 프로브에서는, 서로 독립된 복수의 접점막이, 상기 프레임판의 표면을 따라 나열되도록 배치되어 있어도 된다.
본 발명의 시트형 프로브는, 웨이퍼에 형성된 복수의 집적회로의 각각에 대해서, 해당 집적회로의 전기적 검사를 웨이퍼의 상태에서 실시하기 위해서 적합하게 사용할 수 있다.
본 발명의 시트형 프로브에서는, 전극 구조체의 피치가 40∼250㎛이고, 전극 구조체의 총수가 5000개 이상인 경우에 매우 유효하다.
본 발명의 시트형 프로브에서는, 전극 구조체에서의 표면 전극부는, 절연막의 표면으로부터 돌출되는 돌기 형상인 것이 바람직하다.
또한, 전극 구조체에서의 표면 전극부의 직경에 대한 돌출 높이의 비가 0.2∼3인 것이 바람직하다.
또한, 전극 구조체는, 표면 전극부 및 이면 전극부가 절연막을 관통하여 신장되는 단락부에 의해서 서로 연결되어 이루어지는 것이 바람직하다.
또한, 전극 구조체에서의 이면 전극부는, 프레임판을 구성하는 금속과 동일한 금속으로 이루어지는 부분을 갖는 것이어도 된다.
또한, 전극 구조체에서의 이면 전극부에는, 고도전성 금속으로 이루어지는 피복막이 형성되어 있어도 된다.
또한, 프레임판의 선 열 팽창 계수가 3×10-5/K 이하인 것이 바람직하다.
본 발명의 시트형 프로브의 제조 방법은, 프레임판 형성용 금속판과, 이 프레임판 형성용 금속판 상에 일체적으로 적층된 절연막 형성용 시트를 갖는 적층체를 준비하고, 이 적층체에서의 절연막 형성용 수지 시트에, 형성해야 할 전극 구조체의 패턴에 대응하는 패턴에 따라서 관통 구멍을 형성하고, 해당 적층체에 대하여 도금 처리를 행함으로써, 해당 절연막 형성용 수지 시트의 관통 구멍 내에 형성되고, 상기 프레임판 형성용 금속판에 연결된 단락부 및 해당 단락부에 연결된 표면 전극부를 형성하고, 그 후, 상기 프레임판 형성용 금속판을 에칭 처리함으로써, 관통 구멍이 형성된 프레임판을 형성하는 공정을 갖는 것을 특징으로 한다.
본 발명의 시트형 프로브의 제조 방법에서는, 프레임판 형성용 금속판을 에칭 처리함으로써, 관통 구멍이 형성된 프레임판을 형성함과 아울러, 해당 프레임판 형성용 금속판의 일부에 의해서, 단락부에 연결된 이면 전극부를 형성하는 것이 바람직하다.
본 발명의 프로브 카드는, 상기 시트형 프로브를 포함하는 것을 특징으로 한다.
또한, 본 발명의 프로브 카드는, 웨이퍼에 형성된 복수의 집적회로의 각각에 대해서, 해당 집적회로의 전기적 검사를 웨이퍼의 상태에서 실시하기 위해서 사용되는 프로브 카드로서, 검사 대상인 웨이퍼에서의 집적회로의 피검사 전극의 패턴에 대응하는 패턴에 따라서 검사 전극이 표면에 형성된 검사용 회로 기판과, 이 검사용 회로 기판의 표면 상에 배치된 이방 도전성 커넥터와, 이 이방 도전성 커넥터 상에 배치된 상기 시트형 프로브를 포함하는 것을 특징으로 한다.
본 발명의 회로 장치의 검사 장치는, 상기 프로브 카드를 포함하는 것을 특징으로 한다.
본 발명의 웨이퍼 검사 장치는, 웨이퍼에 형성된 복수의 집적회로의 각각에 대해서, 해당 집적회로의 전기적 검사를 웨이퍼의 상태에서 실시하는 웨이퍼 검사 장치로서, 상기 프로브 카드를 포함하는 것을 특징으로 한다.
본 발명의 웨이퍼 검사 방법은, 웨이퍼에 형성된 복수의 집적회로의 각각을, 상기 프로브 카드를 통해 테스터에 전기적으로 접속하고, 해당 웨이퍼에 형성된 집적회로의 전기적 검사를 실행하는 것을 특징으로 한다.
본 발명에 따른 시트형 프로브에 의하면, 검사 대상이, 직경이 8인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에서, 온도 변화에 의한 전극 구조체와 피검사 전극의 위치 어긋남을 확실하게 방지할 수 있고, 따라서, 양호한 전기적 접속 상태를 안정되게 유지할 수 있다.
본 발명에 따른 시트형 프로브의 제조 방법에 의하면, 검사 대상이, 직경이 8인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에서, 온도 변화에 의한 전극 구조체와 피검사 전극의 위치 어긋남이 확실하게 방지되고, 따라서, 양호한 전기적 접속 상태가 안정되게 유지되는 시트형 프로브를 제조할 수 있다.
본 발명에 따른 프로브 카드에 의하면, 검사 대상이, 직경이 8인치 이상인 대면적의 웨이퍼나 피검사 전극의 피치가 매우 작은 회로 장치이더라도, 번인 시험에서, 양호한 전기적 접속 상태를 안정되게 유지할 수 있다.
이러한 프로브 카드는, 직경이 8인치 이상인 대면적의 웨이퍼의 전기적 검사를 하기 위한 웨이퍼 검사 장치나, 피검사 전극의 피치가 매우 작은 회로 장치의 전기적 검사를 하기 위한 검사 장치에 사용되는 프로브 카드로서 매우 적합하다.
도 1은 본 발명에 따른 시트형 프로브의 제1 예를 도시한 평면도이다.
도 2는 제1 예의 시트형 프로브의 접점막을 확대하여 도시한 평면도이다.
도 3은 제1 예의 시트형 프로브의 접점막의 구성을 확대하여 도시한 설명용 단면도이다.
도 4는 제1 예의 시트형 프로브에서의 프레임판을 도시한 평면도이다.
도 5는 시트형 프로브를 제조하기 위한 적층체의 구성을 도시한 설명용 단면도이다.
도 6은 도 5에 도시한 적층체의 양면에 레지스트막이 형성된 상태를 도시한 설명용 단면도이다.
도 7은 금속층 상에 형성된 레지스트막에 패턴 구멍이 형성된 상태를 도시한 설명용 단면도이다.
도 8은 금속층에 개구가 형성되어 금속 마스크가 형성된 상태를 도시한 설명용 단면도이다.
도 9는 금속 마스크로부터 레지스트막이 제거된 상태를 도시한 설명용 단면도이다.
도 10은 절연막 형성용 시트로부터 금속 마스크가 제거된 상태를 도시한 설명용 단면도이다.
도 11은 절연막 형성용 시트에, 전극 구조체 형성용의 관통 구멍이 형성된 상태를 도시한 설명용 단면도이다.
도 12는 절연막 형성용 시트에 단락부 및 표면 전극부가 형성된 상태를 도시한 설명용 단면도이다.
도 13은 절연막 형성용 시트 및 표면 전극부를 덮도록 레지스트막이 형성된 상태를 도시한 설명용 단면도이다.
도 14는 프레임판 형성용 금속판 상에 형성된 레지스트막에 패턴 구멍이 형성된 상태를 도시한 설명용 단면도이다.
도 15는 프레임판 형성용 금속판이 에칭 처리되어 프레임판 및 이면 전극부가 형성된 상태를 도시한 설명용 단면도이다.
도 16은 프레임판으로부터 레지스트막이 제거된 상태를 도시한 설명용 단면도이다.
도 17은 프레임판, 절연막 형성용 시트 및 이면 전극부의 표면을 덮도록 레지스트막이 형성된 상태를 도시한 설명용 단면도이다.
도 18은 도 17에서 형성된 레지스트막에 패턴 구멍이 형성된 상태를 도시한 설명용 단면도이다.
도 19는 이면 전극부 상에 피복막이 형성된 상태를 도시한 설명용 단면도이다.
도 20은 피복막 상에 레지스트막이 형성된 상태를 도시한 설명용 단면도이다.
도 21은 절연막 형성용 시트 및 표면 전극부의 표면에 형성된 레지스트막에 패턴홈이 형성된 상태를 도시한 설명용 단면도이다.
도 22는 절연막 형성용 시트가 에칭 처리되어 복수의 절연막이 형성된 상태를 도시한 설명용 단면도이다.
도 23은 본 발명에 따른 시트형 프로브의 제2 예를 도시한 평면도이다.
도 24는 제2 예의 시트형 프로브에서의 접점막의 요부를 확대하여 도시한 평면도이다.
도 25는 제2 예의 시트형 프로브의 요부의 구성을 확대하여 도시한 설명용 단면도이다.
도 26은 본 발명에 따른 시트형 프로브의 제3 예를 도시한 평면도이다.
도 27은 제3 예의 시트형 프로브에서의 접점막의 요부를 확대하여 도시한 평면도이다.
도 28은 제3 예의 시트형 프로브의 요부의 구성을 확대하여 도시한 설명용 단면도이다.
도 29는 본 발명에 따른 프로브 카드의 제1 예의 구성을 도시한 설명용 단면도이다.
도 30은 제1 예의 프로브 카드의 요부의 구성을 확대하여 도시한 설명용 단면도이다.
도 31은 제1 예의 프로브 카드에서의 이방 도전성 커넥터를 도시한 평면도이다.
도 32는 본 발명에 따른 프로브 카드의 제2 예의 구성을 도시한 설명용 단면도이다.
도 33은 제2 예의 프로브 카드의 요부의 구성을 확대하여 도시한 설명용 단면도이다.
도 34는 본 발명에 따른 웨이퍼 검사 장치의 제1 예의 구성을 도시한 설명용 단면도이다.
도 35는 본 발명에 따른 웨이퍼 검사 장치의 제2 예의 구성을 도시한 설명용 단면도이다.
도 36은 본 발명에 따른 시트형 프로브의 다른 예를 도시한 평면도이다.
도 37은 실시예에서 제작한 시험용 웨이퍼를 도시한 평면도이다.
도 38은 도 37에 도시한 시험용 웨이퍼에 형성된 집적회로의 전극 영역의 위치를 도시한 설명도이다.
도 39는 도 37에 도시한 시험용 웨이퍼에 형성된 집적회로의 피검사 전극의 배치 패턴을 도시한 설명도이다.
도 40은 실시예에서 제작한 이방 도전성 커넥터에서의 프레임판을 도시한 평면도이다.
도 41은 도 40에 도시한 프레임판의 일부를 확대하여 도시한 설명도이다.
도 42는 종래의 시트형 프로브의 구성을 도시한 설명용 단면도이다.
부호의 설명
1:웨이퍼
2:피검사 전극
10:시트형 프로브
11:프레임판
11A:프레임판 형성용 금속판
12:관통 구멍
13:위치 결정 구멍
14:유지 부재
15:접점막
16:절연막
16A:절연막 형성용 시트
17:전극 구조체
17H:관통 구멍
18a:표면 전극부
18b:이면 전극부
18c:단락부
19:피복막
20:적층체
21:금속층
21M:금속 마스크
21H:개구
22:보호 테이프
23, 24, 25, 26, 27:레지스트막
24A:레지스트 패턴
23H, 24H, 26H 패턴 구멍
25H:패턴홈
30:프로브 카드
31:검사용 회로 기판
32:검사용 전극
33:가이드핀
35:가압판
36:웨이퍼 탑재대
37:가열기
40:이방 도전성 커넥터
41:프레임판
42:이방 도전막 배치용 구멍
44:공기 유입 구멍
50:탄성 이방 도전막
51:기능부
52:접속용 도전부
53:절연부
54:돌출부
55:피지지부
90:시트형 프로브
91:절연성 시트
92:유지 부재
95:전극 구조체
96:표면 전극부
97:이면 전극부
98:단락부
P:도전성 입자
<발명을 실시하기 위한 최선의 형태>
이하, 본 발명의 실시 형태에 관해서 상세히 설명한다.
<시트형 프로브>
도 1은 본 발명에 따른 시트형 프로브의 제1 예를 도시한 평면도이고, 도 2는 제1 예의 시트형 프로브에서의 접점막을 확대하여 도시한 평면도이고, 도 3은 제1 예의 시트형 프로브에서의 접점막을 확대하여 도시한 설명용 단면도이다.
이 제1 예의 시트형 프로브(10)는, 예를 들어 복수의 집적회로가 형성된 웨이퍼에 대해서 해당 집적회로의 각각의 전기적 검사를 웨이퍼의 상태에서 실시하기 위해서 사용되는 것으로서, 도 4에도 도시한 바와 같이, 각각 두께 방향으로 관통하여 신장되는 관통 구멍(12)이 형성된 금속으로 이루어지는 프레임판(11)을 갖는 다. 이 프레임판(11)의 관통 구멍(12)은, 검사 대상인 웨이퍼에서의 집적회로의 피검사 전극이 형성된 전극 영역의 패턴에 대응하여 형성되어 있다. 또한, 이 예에서의 프레임판(11)에는, 후술하는 이방 도전성 커넥터 및 검사용 회로 기판과의 위치를 결정하기 위한 위치 결정 구멍(13)이 형성되어 있다.
프레임판(11)을 구성하는 금속으로서는, 철, 구리, 니켈, 티탄, 또는 이들의 합금 또는 합금강을 사용할 수 있지만, 후술하는 제조 방법에서, 에칭 처리에 의해서 용이하게 관통 구멍(12)을 형성할 수 있는 점에서, 42합금, 인바(invar), 코바(kovar) 등의 철-니켈 합금강이 바람직하다.
또한, 프레임판(11)으로서는, 그 선 열 팽창 계수가 3×10-5/K 이하인 것을 사용하는 것이 바람직하고, 더 바람직하게는 -1×10-7∼1×10-5/K, 특히 바람직하게는 -1×10-6∼8×10-6/K이다.
이러한 프레임판(11)을 구성하는 재료의 구체예로서는, 인바 등의 인바형 합금, 엘린바 등의 엘린바형 합금, 슈퍼 인바, 코바, 42합금 등의 합금 또는 합금강을 들 수 있다.
또한, 프레임판(11)의 두께는 3∼150㎛인 것이 바람직하고, 더 바람직하게는 5∼100㎛이다.
이 두께가 너무 얇은 경우에는, 접점막(15)을 지지하는 프레임판으로서 필요한 강도가 얻어지지 않는 경우가 있다. 한편, 이 두께가 너무 두꺼운 경우에는, 후술하는 제조 방법에서, 에칭 처리에 의해서 관통 구멍(12)을 높은 치수 정밀도로 형성하기가 어려워지는 경우가 있다.
프레임판(11)의 각 관통 구멍(12) 내에는 접점막(15)이, 해당 프레임판(11)의 관통 구멍(12)의 주변부에 지지된 상태로, 또한 인접하는 관통 구멍(12)에 배치된 접점막(15)과 서로 독립된 상태로 배치되어 있다.
접점막(15)의 각각은, 도 3에 도시한 바와 같이 유연한 절연막(16)을 갖고, 이 절연막(16)에는 해당 절연막(16)의 두께 방향으로 신장되는 금속으로 이루어지는 복수의 전극 구조체(17)가, 검사 대상인 웨이퍼의 전극 영역에서의 피검사 전극의 패턴에 대응하는 패턴에 따라서, 해당 절연막(16)의 면방향으로 서로 이간되어 배치되어 있고, 해당 접점막(15)은, 전극 구조체(17)의 각각이, 프레임판(11)의 관통 구멍(12) 내에 위치하도록 배치되어 있다.
전극 구조체(17)의 각각은, 절연막(16)의 표면에 노출되는 돌기 형상의 표면 전극부(18a)와, 절연막(16)의 이면에 노출되는 판 형상의 이면 전극부(18b)가, 절연막(16)의 두께 방향으로 관통하여 신장되는 단락부(18c)에 의해서 서로 일체로 연결되어 구성되어 있다. 또한, 이 예에서는, 이면 전극부(18b)에는 고도전성 금속으로 이루어지는 피복막(19)이 형성되어 있다.
절연막(16)을 구성하는 재료로서는, 절연성을 갖는 유연한 것이면 특별히 한정되지 않고, 폴리이미드, 액정 폴리머 등의 수지 재료나 이들의 복합 재료를 사용할 수 있지만, 후술하는 제조 방법에서, 전극 구조체용의 관통 구멍을 에칭에 의해서 용이하게 형성할 수 있는 점에서, 폴리이미드를 사용하는 것이 바람직하다.
절연막(16)을 구성하는 그 밖의 재료로서는, 메시 또는 부직포, 또는 이들에 수지 또는 탄성 고분자 물질이 함침되어 이루어지는 것을 사용할 수 있다. 이러한 메시 또는 부직포를 형성하는 섬유로서는, 아라미드 섬유, 폴리에틸렌 섬유, 폴리알릴레이트 섬유, 나일론 섬유, 테플론(등록 상표) 섬유 등의 불소 수지 섬유, 폴리에스테르 섬유 등의 유기 섬유를 사용할 수 있다. 이러한 재료를 절연막(16)을 구성하는 재료로서 사용함으로써, 전극 구조체(17)가 작은 피치로 배치되더라도, 접점막(15) 전체의 유연성이 크게 저하되는 경우가 없기 때문에, 전극 구조체(17)의 돌출 높이나 피검사 전극의 돌출 높이에 편차가 있더라도, 접점막(15)이 갖는 유연성에 의해 충분히 흡수되므로, 피검사 전극의 각각에 대하여 안정된 전기적 접속을 확실하게 달성할 수 있다.
또한, 절연막(16)의 두께는, 해당 절연막(16)의 유연성이 손상되지 않으면 특별히 한정되지 않지만, 5∼150㎛인 것이 바람직하고, 더 바람직하게는 7∼100㎛, 더욱 바람직하게는 10∼50㎛이다.
전극 구조체(17)를 구성하는 재료로서는, 니켈, 철, 구리, 금, 은, 팔라듐, 철, 코발트, 텅스텐, 로듐, 또는 이들의 합금 또는 합금강 등을 사용할 수 있고, 전극 구조체(17)로서는, 전체가 단일 금속으로 이루어지는 것이더라도, 2종 이상의 금속의 합금 또는 합금강으로 이루어지는 것 또는 2종 이상의 금속이 적층되어 이루어지는 것이어도 된다.
또한, 표면에 산화막이 형성된 피검사 전극에 대해서 전기적 검사를 하는 경우에는, 시트형 프로브의 전극 구조체(17)와 피검사 전극을 접촉시켜, 전극 구조체(17)의 표면 전극부(18a)에 의해 피검사 전극의 표면의 산화막을 파괴하여, 해당 전극 구조체(17)와 피검사 전극의 전기적 접속을 달성하는 것이 필요하다. 이를 위해, 전극 구조체(17)의 표면 전극부(18a)는, 산화막을 용이하게 파괴할 수 있을 정도의 경도를 갖는 것이 바람직하다. 이러한 표면 전극부(18a)를 얻기 위해서, 표면 전극부(18a)를 구성하는 금속 내에, 경도가 높은 분말 물질을 함유시킬 수 있다.
이러한 분말 물질로서는, 다이아몬드 분말, 질화규소, 탄화규소, 세라믹스, 유리 등을 사용할 수 있고, 이들 비도전성의 분말 물질의 적량을 함유시킴으로써, 전극 구조체(17)의 도전성을 손상시키지 않고, 전극 구조체(17)의 표면 전극부(18a)에 의해서, 피검사 전극의 표면에 형성된 산화막을 파괴할 수 있다.
또한, 피검사 전극의 표면의 산화막을 용이하게 파괴하기 위해서, 전극 구조체(17)에서의 표면 전극부(18a)의 형상을 예리한 돌기 형상의 것으로 하거나, 표면 전극부(18a)의 표면에 미세한 요철을 형성하거나 할 수 있다.
또한, 전극 구조체(17)에서의 이면 전극부(18b)는, 후술하는 제조 방법에 의해, 해당 이면 전극부(18b)를 용이하게 형성할 수 있는 점에서, 그 일부 또는 전부가 프레임판(11)을 구성하는 금속과 동일한 금속으로 이루어지는 것이 바람직하다.
접점막(15)에서의 전극 구조체(17)의 피치(p)는, 검사 대상인 웨이퍼의 피검사 전극의 피치에 맞게 설정되고, 예를 들어 40∼250㎛인 것이 바람직하고, 더 바람직하게는 40∼150㎛이다.
여기서, 「전극 구조체의 피치」 란, 인접하는 전극 구조체 사이의 중심간 거리로서 가장 짧은 것을 말한다.
전극 구조체(17)에서, 표면 전극부(18a)에서의 직경(R)에 대한 돌출 높이의 비는 0.2∼3인 것이 바람직하고, 더 바람직하게는 0.25∼2.5이다. 이러한 조건을 만족함으로써, 피검사 전극이 피치가 작고 미소한 것이더라도, 해당 피검사 전극의 패턴에 대응하는 패턴의 전극 구조체(17)를 용이하게 형성할 수 있고, 해당 웨이퍼에 대하여 안정된 전기적 접속 상태가 확실하게 얻어진다.
또한, 표면 전극부(18a)의 직경(R)은, 단락부(18c)의 직경(r)의 1∼3배인 것이 바람직하고, 더 바람직하게는 1∼2배이다.
또한, 표면 전극부(18a)의 직경(R)은, 해당 전극 구조체(17)의 피치(p)의 30∼75%인 것이 바람직하고, 더 바람직하게는 40∼60%이다.
또한, 이면 전극부(18b)의 외경(L)은, 단락부(18c)의 직경보다 크고, 또한 전극 구조체(17)의 피치(p)보다 작은 것이면 되지만, 가능한 한 큰 것이 바람직하고, 이에 의해, 예를 들어 이방 도전성 시트에 대하여도 안정된 전기적 접속을 확실하게 달성할 수 있다.
또한, 단락부(18c)의 직경(r)은, 해당 전극 구조체(17)의 피치(p)의 15∼75%인 것이 바람직하고, 더 바람직하게는 20∼65%이다.
전극 구조체(17)의 구체적인 치수에 관해서 설명하면, 표면 전극부(18a)의 돌출 높이는, 피검사 전극에 대하여 안정된 전기적 접속을 달성할 수 있는 점에서, 15∼50㎛인 것이 바람직하고, 더 바람직하게는 15∼30㎛이다.
표면 전극부(18a)의 직경(R)은, 상기 조건이나 피검사 전극의 직경 등을 감안하여 설정되는데, 예를 들어 30∼200㎛이고, 바람직하게는 35∼150㎛이다.
단락부(18c)의 직경(r)은, 충분히 높은 강도가 얻어지는 점에서, 10∼120㎛인 것이 바람직하고, 더 바람직하게는 15∼100㎛이다.
이면 전극부(18b)의 두께는, 강도가 충분히 높고 우수한 반복 내구성이 얻어지는 점에서, 15∼150㎛인 것이 바람직하고, 더 바람직하게는 20∼100㎛이다.
전극 구조체(17)에서의 이면 전극부(18b)에 형성되는 피복막(19)은, 화학적으로 안정된 고도전성 금속으로 이루어지는 것이 바람직하고, 그 구체예로서는 금, 은, 팔라듐, 로듐 등을 들 수 있다.
또한, 피복막은, 전극 구조체(17)에서의 표면 전극부(18a)에도 형성할 수 있고, 예를 들어 피검사 전극이 땜납 재료에 의해 구성되어 있는 경우에는, 해당 땜납 재료가 확산하는 것을 방지하는 관점에서, 피복막을 구성하는 금속으로서, 은, 팔라듐, 로듐 등 내확산성 금속을 사용하는 것이 바람직하다.
이 제1 예의 시트형 프로브(10)는, 이하와 같이 하여 제조할 수 있다.
먼저, 도 5에 도시한 바와 같이, 원형의 프레임판 형성용 금속판(11A)과, 이 프레임판 형성용 금속판(11A) 상에 일체적으로 적층된 프레임판 형성용 금속판(11A)의 직경보다 작은 직경의 원형의 절연막 형성용 시트(16A)를 갖는 적층체(20)를 제작한다. 도시한 예의 적층체(20)에서는, 절연막 형성용 시트(16A)의 표면 전체면에, 금속 마스크 형성용의 금속층(21)이 일체적으로 형성되고, 또한 프레임판 형성용 금속판(11A)의 표면에는 그 주연부를 따라 보호 테이프(22)가 형성되어 있다.
여기서, 금속층(21)의 두께는, 2∼15㎛인 것이 바람직하고, 더 바람직하게는 5∼15㎛이다. 이 두께가 2㎛ 미만인 경우에는, 후술하는 절연막 형성용 시트에 대한 레이저 가공에서, 사용되는 레이저광에 견디기 위해서 필요한 강도가 얻어지지 않고, 전극 구조체(17)를 확실하게 형성하기가 어려워지는 경우가 있다. 한편, 이 두께가 15㎛를 초과하는 경우에는, 에칭 처리에 의해서 후술하는 금속 마스크의 개구를 높은 치수 정밀도로 형성하기가 어려워지는 경우가 있다.
또한, 금속층(21)을 구성하는 재료로서는 구리, 니켈 등을 사용할 수 있다.
또한, 절연막 형성용 시트(16A) 상에 금속층(21)을 형성하는 방법으로서는, 스퍼터법, 무전해 도금법, 접착법 등을 들 수 있다.
이어서, 도 6에 도시한 바와 같이, 이 적층체(20)의 양면 즉 프레임판 형성용 금속판(11A) 및 금속층(21)의 각각의 표면에, 포토레지스트로 이루어지는 레지스트막(23, 24)을 형성하고, 도 7에 도시한 바와 같이, 금속층(21) 상에 형성된 레지스트막(23)에, 형성해야 할 전극 구조체(17)의 패턴에 대응하는 패턴에 따라서 복수의 패턴 구멍(23H)을 형성하고, 그 후, 이 패턴 구멍(23H)을 통해 금속층(21)을 에칭 처리함으로써, 도 8에 도시한 바와 같이, 형성해야 할 전극 구조체(17)의 패턴에 대응하는 패턴에 따라서 복수의 개구(21H)가 형성된 금속 마스크(21M)가 형성된다.
여기서, 레지스트막(23, 24)을 형성하는 포토레지스트로서는, 도금용의 포토레지스트로서 사용되고 있는 여러 가지의 것, 감광성 드라이 필름 등을 사용할 수 있다.
또한, 레지스트막(23)에 형성되는 패턴 구멍(23H) 및 금속 마스크(21M)의 개 구(21H)의 각각의 직경은, 형성해야 할 전극 구조체(17)에서의 단락부(18c)의 직경에 대응하는 직경이다.
그리고, 도 9에 도시한 바와 같이, 금속 마스크(21M)의 표면으로부터 레지스트막을 제거하고, 그 후, 절연막 형성용 시트(16A)에 대하여, 금속 마스크(21M)의 개구(21H)를 통해 레이저 가공을 실시함으로써, 도 10에 도시한 바와 같이, 절연막 형성용 시트(16A)에, 각각 형성해야 할 전극 구조체(17)에서의 단락부(18c)의 직경에 적합한 직경을 갖는 복수의 관통 구멍(17H)이, 해당 전극 구조체(17)의 패턴에 대응하는 패턴에 따라서 형성된다.
이어서, 도 11에 도시한 바와 같이, 에칭 처리에 의해서 절연막 형성용 시트(16A)의 표면으로부터 금속 마스터를 제거하고, 적층체(20)에 대하여 도금 처리를 실시함으로써, 도 12에 도시한 바와 같이, 절연막 형성용 수지 시트(16A)의 관통 구멍(17H) 내에, 프레임판 형성용 금속판(11A)에 일체로 연결된 단락부(18c)가 형성됨과 아울러, 해당 절연막 형성용 수지 시트(16A)의 표면에, 단락부(18c)에 일체로 연결된 돌기 형상(반구 형상)의 표면 전극부(18a)가 형성된다. 그 후, 도 13에 도시한 바와 같이, 절연막 형성용 수지 시트(16A) 및 표면 전극부(18a)의 각각을 덮도록, 포토레지스트로 이루어지는 레지스트막(25)을 형성하고, 또한 프레임판 형성용 금속판(11A) 상에 형성된 레지스트막(24)에 대하여, 형성해야 할 프레임판(11)에 대응하는 부분 및 형성해야 할 전극 구조체(17)에서의 이면 전극부(18b)에 대응하는 부분을 남기도록 패터닝함으로써, 도 14에 도시한 바와 같이, 레지스트막(24)에, 형성해야 할 프레임판(11)의 관통 구멍(12)에 대응하는 패턴 구멍(24H)이 형성됨과 아울러, 이 패턴 구멍(24H) 내에 형성해야 할 이면 전극부(18b)에 대응하는 레지스트 패턴(24A)이 형성된다.
그리고, 프레임판 형성용 금속판(11A)에 대하여 에칭 처리를 실시하여 그 일부를 제거함으로써, 도 15에 도시한 바와 같이, 관통 구멍(15) 및 위치 결정 구멍(도시 생략)이 형성된 프레임판(11)이 형성됨과 아울러, 프레임판 형성용 금속판의 일부에 의해서, 단락부(18d)에 연결된 이면 전극부(18b)가 형성된다.
이어서, 도 16에 도시한 바와 같이, 프레임판(11) 및 이면 전극부(18b)의 각각으로부터 레지스트막을 제거하고, 그 후, 도 17에 도시한 바와 같이, 프레임판(11), 절연막 형성용 시트(16A) 및 이면 전극부(18b)의 각각을 덮도록, 포토레지스트로 이루어지는 레지스트막(26)을 형성하고, 또한 도 18에 도시한 바와 같이, 이 레지스트막(26)에서의 이면 전극부(18b)가 위치하는 부분에 패턴 구멍(26H)을 형성한다. 그리고, 도 19에 도시한 바와 같이, 이면 전극부(18b)에 고도전 금속의 도금 처리를 실시함으로써, 해당 이면 전극부(18b)에 피복막(19)을 형성하여 전극 구조체(17)가 형성된다. 그 후, 도 20에 도시한 바와 같이, 필요에 따라, 피복막(19)을 덮도록 레지스트막(27)을 형성한다.
이어서, 레지스트막(25)에 대하여, 형성해야 할 접점막(15)에 대응하는 부분을 남기도록 패터닝함으로써, 도 21에 도시한 바와 같이, 레지스트막(26)에 패턴홈(25H)을 형성하고, 절연막 형성용 시트(16A)에 대하여 에칭 처리를 행하여 그 일부를 제거함으로써, 도 22에 도시한 바와 같이, 서로 독립된 복수의 절연막(16)이 형성되고, 이에 의해, 각각 절연막(16)에 그 두께 방향으로 관통하여 신장되는 복수 의 전극 구조체(17)가 배치되어 이루어지는 복수의 접점막(15)이 형성된다.
그리고, 프레임판(11) 및 접점막(15)으로부터 레지스트막(25, 26, 27)을 제거함과 아울러, 프레임판(11)으로부터 보호 테이프(22)(도 5참조)를 제거함으로써, 도 1∼도 3에 도시한 제1 예의 시트형 프로브가 얻어진다.
이러한 시트형 프로브(10)에 의하면, 프레임판(11)에는, 검사 대상인 웨이퍼에서의 피검사 전극이 형성된 전극 영역에 대응하여 복수의 관통 구멍(12)이 형성되어 있고, 이들 관통 구멍(12)의 각각에 배치되는 접점막(15)은 면적이 작아도 되고, 면적이 작은 접점막(15)은 그 절연막(16)의 면방향에서의 열팽창의 절대량이 작기 때문에, 절연막(16)의 열팽창을 프레임판(11)에 의해서 확실하게 규제할 수 있게 된다. 따라서, 검사 대상인 웨이퍼가 직경 8인치 이상의 대면적이고 피검사 전극의 피치가 매우 작은 것이더라도, 번인 시험에서, 온도 변화에 의한 전극 구조체(17)와 피검사 전극의 위치 어긋남을 확실하게 방지할 수 있고, 그 결과, 웨이퍼에 대한 양호한 전기적 접속 상태를 안정되게 유지할 수 있다.
도 23은 본 발명에 따른 시트형 프로브의 제2 예를 도시한 평면도이고, 도 24는 제2 예의 시트형 프로브에서의 접점막의 요부를 확대하여 도시한 평면도이고, 도 25는 제2 예의 시트형 프로브의 요부를 확대하여 도시한 설명용 단면도이다.
이 제2 예의 시트형 프로브(10)는, 예를 들어 복수의 집적회로가 형성된 웨이퍼에 대해서 해당 집적회로의 각각의 전기적 검사를 웨이퍼의 상태에서 실시하기 위해서 사용되는 것으로서, 제1 예의 시트형 프로브(10)와 마찬가지 구성의 프레임판(11)(도 4 참조)을 갖는다.
이 프레임판(11)의 일면 상에는, 해당 프레임판(11)의 직경보다 작은 직경의 원형의 단일 접점막(15)이 해당 프레임판(11)에 일체적으로 형성되어 지지되어 있다.
이 접점막(15)은, 유연한 절연막(16)을 갖고, 이 절연막(16)에는 해당 절연막(16)의 두께 방향으로 신장되는 복수의 전극 구조체(17)가, 검사 대상인 웨이퍼에서의 피검사 전극의 패턴에 대응하는 패턴에 따라서, 해당 절연막(16)의 면방향에 서로 이간되어 배치되어 있고, 해당 접점막(15)은, 전극 구조체(17)의 각각이, 프레임판(11)의 각 관통 구멍(12) 내에 위치하도록 배치되어 있다.
전극 구조체(17)의 각각은, 절연막(16)의 표면에 노출되는 돌기 형상의 표면 전극부(18a)와, 절연막(16)의 이면에 노출되는 판 형상의 이면 전극부(18b)가, 절연막(16)의 두께 방향으로 관통하여 신장되는 단락부(18c)에 의해서 서로 일체로 연결되어 구성되어 있다. 또한, 이 예에서는 이면 전극부(18b)에는, 고도전성 금속으로 이루어지는 피복막(19)이 형성되어 있다.
이 제2 예의 시트형 프로브(10)에서, 절연막(16)의 재질, 전극 구조체(17)의 재질 및 치수 등은 제1 예의 시트형 프로브와 마찬가지이다.
또한, 이 제2 예의 시트형 프로브(10)는, 전술한 제1 예의 시트형 프로브(10)의 제조 방법에서, 절연막 형성용 시트(16A)의 에칭 처리를 하지 않고 해당 절연막 형성용 시트(16A)를 그대로 절연막(16)으로서 사용하는 것 이외에는, 제1 예의 시트형 커넥터(10)와 마찬가지로 하여 제조할 수 있다.
이러한 제2 예의 시트형 프로브(10)에 의하면, 프레임판(11)에는, 검사 대상 인 회로 장치의 피검사 전극이 형성된 전극 영역에 대응하여 복수의 관통 구멍(12)이 형성되고, 이 프레임판(11) 상에는, 전극 구조체(17)의 각각이 프레임판(11)의 각 관통 구멍(12) 내에 위치하도록 접점막(15)이 배치됨으로써, 이 접점막(15)은 그 전체면에 걸쳐 프레임판(11)에 지지되기 때문에, 해당 접점막(15)이 대면적인 것이더라도, 그 절연막(16)의 면방향에서의 열팽창을 프레임판(11)에 의해서 확실하게 규제할 수 있다. 따라서, 검사 대상인 웨이퍼가 예를 들어 직경이 8인치 이상인 대면적이고 피검사 전극의 피치가 매우 작은 것이더라도, 번인 시험에서, 온도 변화에 의한 전극 구조체(17)와 피검사 전극의 위치 어긋남을 확실하게 방지할 수 있고, 그 결과, 웨이퍼에 대한 양호한 전기적 접속 상태를 안정되게 유지할 수 있다.
도 26은 본 발명에 따른 시트형 프로브의 제3 예를 도시한 평면도이고, 도 27은 제3 예의 시트형 프로브에서의 접점막의 요부를 확대하여 도시한 평면도이고, 도 28은 제3 예의 시트형 프로브의 요부를 확대하여 도시한 설명용 단면도이다.
이 제3 예의 시트형 프로브(10)는, 예를 들어 복수의 집적회로가 형성된 웨이퍼에 대해서 해당 집적회로의 각각의 전기적 검사를 웨이퍼의 상태에서 실시하기 위해서 사용되는 것으로서, 제1 예의 시트형 프로브(10)와 마찬가지 구성의 프레임판(11)(도 4참조)을 갖는다.
이 프레임판(11)의 일면 상에는, 그 표면을 따라 나열되도록 서로 독립된 상태에서 배치된 복수(도시의 예에서는 9개)의 접점막(15)이, 해당 프레임판(11)에 일체적으로 형성되어 지지되어 있다.
이 접점막(15)의 각각은, 유연한 절연막(16)을 갖고, 이 절연막(16)에는 해당 절연막(16)의 두께 방향으로 신장되는 복수의 전극 구조체(17)가, 검사 대상인 웨이퍼에서의 피검사 전극의 패턴에 대응하는 패턴에 따라서, 해당 절연막(16)의 면방향에 서로 이간되어 배치되어 있고, 해당 접점막(15)은, 전극 구조체(17)의 각각이, 프레임판(11)의 각 관통 구멍(12) 내에 위치하도록 배치되어 있다.
전극 구조체(17)의 각각은, 절연막(16)의 표면에 노출되는 돌기 형상의 표면 전극부(18a)와, 절연막(16)의 이면에 노출되는 판 형상의 이면 전극부(18b)가, 절연막(16)의 두께 방향으로 관통하여 신장되는 단락부(18c)에 의해서 서로 일체로 연결되어 구성되어 있다. 또한, 이 예에서는 이면 전극부(18b)에는, 고도전성 금속으로 이루어지는 피복막(19)이 형성되어 있다.
이 제3 예의 시트형 프로브(10)에서, 절연막(16)의 재질, 전극 구조체(17)의 재질 및 치수 등은 제1 예의 시트형 프로브와 마찬가지이다.
또한, 이 제3 예의 시트형 프로브(10)는, 전술한 제1 예의 시트형 프로브(10)와 마찬가지로 하여 제조할 수 있다.
이러한 제3 예의 시트형 프로브(10)에 의하면, 프레임판(11)에는, 검사 대상인 회로 장치의 피검사 전극이 형성된 전극 영역에 대응하여 복수의 관통 구멍(12)이 형성되고, 이 프레임판(11) 상에는, 서로 독립된 복수의 접점막(15)이, 전극 구조체(17)의 각각이 프레임판(11)의 각 관통 구멍(12) 내에 위치하도록 배치됨으로써, 접점막(15)의 각각은 그 전체면에 걸쳐 프레임판(11)에 지지되기 때문에, 해당 접점막(15)이 대면적의 것이더라도, 그 절연막(16)의 면방향에서의 열팽창을 프레 임판(11)에 의해서 확실하게 규제할 수 있다. 따라서, 검사 대상인 웨이퍼가 예를 들어 직경 8인치 이상의 대면적이고 피검사 전극의 피치가 매우 작은 것이더라도, 번인 시험에서, 온도 변화에 의한 전극 구조체(17)와 피검사 전극의 위치 어긋남을 확실하게 방지할 수 있고, 그 결과, 웨이퍼에 대한 양호한 전기적 접속 상태를 안정되게 유지할 수 있다.
<프로브 카드>
도 29는 본 발명에 따른 프로브 카드의 제1 예에서의 구성을 도시한 설명용 단면도이고, 도 30은 제1 예의 프로브 카드의 요부의 구성을 도시한 설명용 단면도이다.
이 제1 예의 프로브 카드(30)는, 예를 들어 복수의 집적회로가 형성된 웨이퍼에 대해서 해당 집적회로의 각각의 전기적 검사를 웨이퍼의 상태에서 실시하기 위해서 사용되는 것으로서, 검사용 회로 기판(31)과, 이 검사용 회로 기판(31)의 일면 상에 형성된 이방 도전성 커넥터(40)와, 이 이방 도전성 커넥터(40) 상에 형성된 제1 예의 시트형 프로브(10)로 구성되어 있다.
검사용 회로 기판(31)은, 이방 도전성 커넥터(40) 및 시트형 프로브(10)를 위치 결정하기 위한 가이드 핀(33)을 갖고, 해당 검사용 회로 기판(31)의 일면에는, 검사 대상인 웨이퍼에 형성된 모든 집적회로에서의 피검사 전극의 패턴에 대응하는 패턴에 따라서 복수의 검사용 전극(32)이 형성되어 있다.
검사용 회로 기판(31)을 구성하는 기판 재료로서는, 종래 공지된 여러 기판 재료를 사용할 수 있고, 그 구체예로서는, 유리 섬유 보강형 에폭시 수지, 유리 섬 유 보강형 페놀 수지, 유리 섬유 보강형 폴리이미드 수지, 유리 섬유 보강형 비스말레이미드트리아진 수지 등의 복합 수지 기판 재료, 유리, 이산화규소, 알루미나 등의 세라믹스 기판 재료, 금속판을 코어재로 하여 에폭시 수지 또는 폴리이미드 수지 등의 수지를 적층한 적층 기판 재료 등을 들 수 있다.
또한, 번인 시험에 사용하기 위한 프로브 카드를 구성하는 경우에는, 선 열 팽창 계수가 3×10-5/K 이하인 것을 사용하는 것이 바람직하고, 더 바람직하게는 1×10-7∼1×10-5/K, 특히 바람직하게는 1×10-6∼6×10-6/K이다.
이러한 기판 재료의 구체예로서는, 파이렉스(등록 상표) 유리, 석영 유리, 알루미나, 베릴리아, 탄화규소, 질화알루미늄, 질화붕소 등으로 이루어지는 무기계 기판 재료, 42합금, 코바, 인바 등의 철-니켈 합금강으로 이루어지는 금속판을 코어재로 하여 에폭시 수지 또는 폴리이미드 수지 등의 수지를 적층한 적층 기판 재료 등을 들 수 있다.
이방 도전성 커넥터(40)는, 도 31에 도시한 바와 같이, 각각 두께 방향으로 관통하여 신장되는 복수의 이방 도전막 배치용 구멍(42)이 형성된 원판 형상의 프레임판(41)을 갖는다. 이 프레임판(41)의 이방 도전막 배치용 구멍(42)은, 검사 대상인 웨이퍼에 형성된 모든 집적회로에서의 피검사 전극이 형성된 전극 영역의 패턴에 대응하여 형성되어 있다. 프레임판(41)의 각 이방 도전막 배치용 구멍(42) 내에는, 두께 방향에 도전성을 갖는 탄성 이방 도전막(50)이, 해당 프레임판(41)의 해당 이방 도전막 배치용 구멍(42)의 주변부에 지지된 상태로, 또한 인접하는 탄성 이방 도전막(50)과 서로 독립된 상태로 배치되어 있다. 또한, 이 예에서의 프레임판(41)에는, 시트형 프로브(10) 및 검사용 회로 기판(31)과의 위치를 결정하기 위한 위치 결정 구멍(도시 생략)이 형성되어 있다.
탄성 이방 도전막(50)은, 그 기재가 탄성 고분자 물질로 이루어지고, 두께 방향으로 신장되는 복수의 접속용 도전부(52)와, 이 접속용 도전부(52)의 각각의 주위에 형성되어, 해당 접속용 도전부(52)의 각각을 서로 절연하는 절연부(53)로 이루어지는 기능부(51)를 갖고, 해당 기능부(51)는, 프레임판(41)의 이방 도전막 배치용 구멍(42)에 위치하도록 배치되어 있다. 이 기능부(51)에서의 접속용 도전부(52)는, 검사 대상인 웨이퍼에 형성된 집적회로에서의 전극 영역의 피검사 전극의 패턴에 대응하는 패턴에 따라서 배치되어 있다.
기능부(51)의 주연에는, 프레임판(41)에서의 이방 도전막 배치용 구멍(42)의 주변부에 고정 지지된 피지지부(55)가, 해당 기능부(51)에 일체로 연속하여 형성되어 있다. 구체적으로는 이 예에서의 피지지부(55)는, 두 갈래 형상으로 형성되어 있고, 프레임판(41)에서의 이방 도전막 배치용 구멍(42)의 주변부를 파지하도록 밀착한 상태에서 고정 지지되어 있다.
탄성 이방 도전막(50)의 기능부(51)에서의 접속용 도전부(52)에는, 자성을 나타내는 도전성 입자(P)가 두께 방향으로 나열되도록 배향된 상태에서 치밀하게 함유되어 있다. 이에 비하여, 절연부(53)는 도전성 입자(P)가 전혀 또는 거의 함유되어 있지 않은 것이다.
또한, 도시한 예에서는, 탄성 이방 도전막(50)에서의 기능부(51)의 양면에 는, 접속용 도전부(52) 및 그 주변 부분이 위치하는 개소에, 그 이외의 표면으로부터 돌출되는 돌출부(54)가 형성되어 있다.
프레임판(41)의 두께는, 그 재질에 따라 상이하지만, 20∼600㎛인 것이 바람직하고, 더 바람직하게는 40∼400㎛이다.
이 두께가 20㎛ 미만인 경우에는, 이방 도전성 커넥터(40)를 사용할 때에 필요한 강도가 얻어지지 않고, 내구성이 낮은 것으로 되기 쉽고, 또한 해당 프레임판(41)의 형상이 유지되는 정도의 강성이 얻어지지 않고, 이방 도전성 커넥터(40)의 취급성이 낮은 것으로 된다. 한편, 두께가 600㎛를 초과하는 경우에는, 이방 도전막 배치용 구멍(42)에 형성되는 탄성 이방 도전막(50)은, 그 두께가 너무 두꺼운 것으로 되어, 접속용 도전부(52)에서의 양호한 도전성 및 인접하는 접속용 도전부(52)간에서의 절연성을 얻기가 어려워지는 경우가 있다.
프레임판(41)의 이방 도전막 배치용 구멍(42)에서의 면방향의 형상 및 치수는, 검사 대상인 웨이퍼의 피검사 전극의 치수, 피치 및 패턴에 맞게 설계된다.
프레임판(41)을 구성하는 재료로서는, 해당 프레임판(41)이 용이하게 변형되지 않고, 그 형상이 안정되게 유지되는 정도의 강성을 갖는 것이면 특별히 한정되지 않고, 예를 들어, 금속 재료, 세라믹스 재료, 수지 재료 등의 여러 재료를 사용할 수 있고, 프레임판(41)을 예를 들어 금속 재료에 의해 구성하는 경우에는, 해당 프레임판(41)의 표면에 절연성 피막이 형성되어 있어도 된다.
프레임판(41)을 구성하는 금속 재료의 구체예로서는, 철, 구리, 니켈, 티탄, 알루미늄 등의 금속 또는 이들을 2종 이상 조합한 합금 또는 합금강 등을 들 수 있 다.
또한, 프로브 카드(30)를 번인 시험에 사용하는 경우에는, 프레임판(41)을 구성하는 재료로서는, 선 열 팽창 계수가 3×10-5/K 이하인 것을 사용하는 것이 바람직하고, 더 바람직하게는 -1×10-7∼1×10-5/K, 특히 바람직하게는 1×10-6∼8×10-6/K이다.
이러한 재료의 구체예로서는, 인바 등의 인바형 합금, 엘린바 등의 엘린바형 합금, 슈퍼 인바, 코바, 42합금 등의 자성 금속의 합금 또는 합금강 등을 들 수 있다.
탄성 이방 도전막(50)의 전체 두께(도시한 예에서는 접속용 도전부(52)에서의 두께)는, 50∼3000㎛인 것이 바람직하고, 더 바람직하게는 70∼2500㎛, 특히 바람직하게는 100∼2000㎛이다. 이 두께가 50㎛ 이상이면, 충분한 강도를 갖는 탄성 이방 도전막(50)이 확실하게 얻어진다. 한편, 이 두께가 3000㎛ 이하이면, 소요되는 도전성 특성을 갖는 접속용 도전부(52)가 확실하게 얻어진다.
돌출부(54)의 돌출 높이는, 그 합계가 해당 돌출부(54)에서의 두께의 10% 이상인 것이 바람직하고, 더 바람직하게는 20% 이상이다. 이러한 돌출 높이를 갖는 돌출부(54)를 형성함으로써, 작은 가압력으로 접속용 도전부(52)가 충분히 압축되기 때문에, 양호한 도전성이 확실하게 얻어진다.
또한, 돌출부(54)의 돌출 높이는, 해당 돌출부(54)의 최단폭 또는 직경의 100% 이하인 것이 바람직하고, 더 바람직하게는 70% 이하이다. 이러한 돌출 높이 를 갖는 돌출부(54)를 형성함으로써, 해당 돌출부(54)가 가압되었을 때에 좌굴하지 않기 때문에, 소기의 도전성이 확실하게 얻어진다.
또한, 피지지부(55)의 두께(도시한 예에서는 두 갈래 부분의 한쪽 두께)는, 5∼600㎛인 것이 바람직하고, 더 바람직하게는 10∼500㎛, 특히 바람직하게는 20∼400㎛이다.
또한, 피지지부(55)는 두 갈래 형상으로 형성되는 것은 필수적인 것이 아니라, 프레임판(41)의 일면에만 고정되어 있어도 된다.
탄성 이방 도전막(50)을 구성하는 탄성 고분자 물질로서는, 가교 구조를 갖는 내열성의 고분자 물질이 바람직하다. 이러한 가교 고분자 물질을 얻기 위해서 사용할 수 있는 경화성의 고분자 물질 형성 재료로서는, 여러 가지의 것을 사용할 수 있고, 그 구체예로서는 실리콘 고무, 폴리부타디엔 고무, 천연 고무, 폴리이소프렌 고무, 스티렌-부타디엔 공중합체 고무, 아크릴로니트릴-부타디엔 공중합체 고무 등의 공액 디엔계 고무 및 이들의 수소 첨가물, 스티렌-부타디엔-디엔 블록 공중합체 고무, 스티렌-이소프렌 블록 공중합체 등의 블록 공중합체 고무 및 이들의 수소 첨가물, 클로로프렌, 우레탄 고무, 폴리에스테르계 고무, 에피클로로히드린 고무, 에틸렌-프로필렌 공중합체 고무, 에틸렌-프로필렌-디엔 공중합체 고무, 연질 액상 에폭시 고무 등을 들 수 있다.
이들 중에서는 실리콘 고무가, 성형 가공성 및 전기 특성의 관점에서 바람직하다.
실리콘 고무로서는, 액상 실리콘 고무를 가교 또는 축합한 것이 바람직하다. 액상 실리콘 고무는, 그 점도가 변형 속도 10-1sec 에서 105 푸아즈 이하인 것이 바람직하고, 축합형의 것, 부가형의 것, 비닐기나 히드록실기를 함유하는 것 등의 어느 것이어도 된다. 구체적으로는, 디메틸실리콘 생고무, 메틸비닐실리콘 생고무, 메틸페닐비닐실리콘 생고무 등을 들 수 있다.
이들 중에서, 비닐기를 함유하는 액상 실리콘 고무(비닐기 함유 폴리디메틸실록산)는 통상, 디메틸디클로로실란 또는 디메틸디알콕시실란을, 디메틸비닐클로로실란 또는 디메틸비닐알콕시실란의 존재 하에서, 가수 분해 및 축합 반응시켜, 예를 들어 계속해서 용해-침전의 반복에 의한 분별을 행함으로써 얻어진다.
또한, 비닐기를 양 말단에 함유하는 액상 실리콘 고무는, 옥타메틸시클로테트라실록산과 같은 고리형 실록산을 촉매의 존재 하에서 음이온 중합하고, 중합 정지제로서 예를 들어 디메틸디비닐실록산을 사용하고, 그 밖의 반응 조건(예를 들어, 고리형 실록산의 양 및 중합 정지제의 양)을 적절히 선택함으로써 얻어진다. 여기서, 음이온 중합의 촉매로서는, 수산화테트라메틸암모늄 및 수산화 n-부틸포스포늄 등의 알칼리 또는 이들의 실라놀레이트 용액 등을 사용할 수 있고, 반응 온도는 예를 들어 80∼130℃이다.
이러한 비닐기 함유 폴리디메틸실록산은, 그 분자량(Mw)(표준 폴리스티렌 환산 중량 평균 분자량을 말함. 이하 동일)이 10000∼40000인 것이 바람직하다. 또한, 얻어지는 탄성 이방 도전막(50)의 내열성의 관점에서, 분자량 분포 지수(표준 폴리스티렌 환산 중량 평균 분자량(Mw)과 표준 폴리스티렌 환산 수 평균 분자량 (Mn)의 비 Mw/Mn의 값을 말함. 이하 동일)가 2 이하인 것이 바람직하다.
한편, 히드록실기를 함유하는 액상 실리콘 고무(히드록실기 함유 폴리디메틸실록산)는 통상, 디메틸디클로로실란 또는 디메틸디알콕시실란을, 디메틸히드로클로로실란 또는 디메틸히드로알콕시실란의 존재 하에서, 가수 분해 및 축합 반응시켜, 예를 들어 계속해서 용해-침전의 반복에 의한 분별을 행함으로써 얻어진다.
또한, 고리형 실록산을 촉매의 존재 하에서 음이온 중합하고, 중합 정지제로서, 예를 들어 디메틸히드로클로로실란, 메틸디히드로클로로실란 또는 디메틸히드로알콕시실란 등을 사용하여, 그 밖의 반응 조건(예를 들어, 고리형 실록산의 양 및 중합 정지제의 양)을 적절히 선택함으로써도 얻어진다. 여기서, 음이온 중합의 촉매로서는, 수산화테트라메틸암모늄 및 수산화 n-부틸포스포늄 등의 알칼리 또는 이들의 실라놀레이트 용액 등을 사용할 수 있고, 반응 온도는 예를 들어 80∼130℃이다.
이러한 히드록실기 함유 폴리디메틸실록산은, 그 분자량(Mw)이 10000∼40000인 것이 바람직하다. 또한, 얻어지는 탄성 이방 도전막(50)의 내열성의 관점에서, 분자량 분포 지수가 2 이하인 것이 바람직하다.
본 발명에서는 상기 비닐기 함유 폴리디메틸실록산 및 히드록실기 함유 폴리디메틸실록산 중의 어느 것을 사용할 수도 있고, 양자를 병용할 수도 있다.
고분자 물질 형성 재료 내에는, 해당 고분자 물질 형성 재료를 경화시키기 위한 경화 촉매를 함유시킬 수 있다. 이러한 경화 촉매로서는, 유기과산화물, 지방산아조 화합물, 히드로실릴화 촉매 등을 사용할 수 있다.
경화 촉매로서 사용되는 유기과산화물의 구체예로서는, 과산화벤조일, 과산화비스디시클로벤조일, 과산화디쿠밀, 과산화디터셔리부틸 등을 들 수 있다.
경화 촉매로서 사용되는 지방산아조 화합물의 구체예로서는, 아조비스이소부티로니트릴 등을 들 수 있다.
히드로실릴화 반응의 촉매로서 사용할 수 있는 것의 구체예로서는, 염화백금산 및 그 염, 백금-불포화기 함유 실록산 콤플렉스, 비닐실록산과 백금의 콤플렉스, 백금과 1,3-디비닐테트라메틸디실록산의 콤플렉스, 트리오르가노포스핀 또는 포스파이트와 백금의 콤플렉스, 아세틸아세테이트 백금 킬레이트, 고리형 디엔과 백금의 콤플렉스 등의 공지된 것을 들 수 있다.
경화 촉매의 사용량은, 고분자 물질 형성 재료의 종류, 경화 촉매의 종류, 그 밖의 경화 처리 조건을 고려하여 적절히 선택되지만, 통상 고분자 물질 형성 재료 100중량부에 대하여 3∼15중량부이다.
탄성 이방 도전막(50)에서의 접속용 도전부(52)에 함유되는 도전성 입자(P)로서는, 해당 탄성 이방 도전막(50)의 형성에 있어서, 해당 탄성 이방 도전막(50)을 형성하기 위한 성형 재료 내에서 해당 도전성 입자(P)를 용이하게 이동시킬 수 있는 관점에서, 자성을 나타내는 것을 사용하는 것이 바람직하다. 이러한 자성을 나타내는 도전성 입자(P)의 구체예로서는, 철, 니켈, 코발트 등의 자성을 나타내는 금속의 입자 또는 이들 합금의 입자 또는 이들 금속을 함유하는 입자, 또는 이들 입자를 심 입자로 하여, 해당 심 입자의 표면에 금, 은, 팔라듐, 로듐 등의 도전성이 양호한 금속의 도금을 실시한 것, 또는 비자성 금속 입자 또는 유리 비드 등의 무기 물질 입자 또는 폴리머 입자를 심 입자로 하여, 해당 심 입자의 표면에, 니켈, 코발트 등의 도전성 자성체의 도금을 실시한 것, 또는 심 입자에, 도전성 자성체 및 도전성이 양호한 금속의 양쪽을 피복한 것 등을 들 수 있다.
이들 중에서는 니켈 입자를 심 입자로 하여, 그 표면에 금이나 은 등의 도전성이 양호한 금속의 도금을 행한 것을 사용하는 것이 바람직하다.
심 입자의 표면에 도전성 금속을 피복하는 수단으로서는 특별히 한정되지 않고, 예를 들어 무전해 도금에 의해 행할 수 있다.
도전성 입자(P)로서, 심 입자의 표면에 도전성 금속이 피복되어 이루어지는 것을 사용하는 경우에는, 양호한 도전성이 얻어지는 관점에서, 입자 표면에서의 도전성 금속의 피복률(심 입자의 표면적에 대한 도전성 금속의 피복 면적의 비율)이 40% 이상인 것이 바람직하고, 더욱 바람직하게는 45% 이상, 특히 바람직하게는 47∼95%이다.
또한, 도전성 금속의 피복량은, 심 입자의 2.5∼50중량%인 것이 바람직하고, 더 바람직하게는 3∼45중량%, 더욱 바람직하게는 3.5∼40중량%, 특히 바람직하게는 5∼30중량%이다.
또한, 도전성 입자(P)의 입자 직경은 1∼500㎛인 것이 바람직하고, 더 바람직하게는 2∼400㎛, 더욱 바람직하게는 5∼300㎛, 특히 바람직하게는 10∼150㎛이다.
또한, 도전성 입자(P)의 입자 직경 분포(Dw/Dn)는, 1∼10인 것이 바람직하고, 더 바람직하게는 1∼7, 더욱 바람직하게는 1∼5, 특히 바람직하게는 1∼4이다.
이러한 조건을 만족하는 도전성 입자(P)를 사용함으로써, 얻어지는 탄성 이방 도전막(50)은, 가압 변형이 용이한 것으로 되고, 또한 해당 탄성 이방 도전막(50)에서의 접속용 도전부(52)에서 도전성 입자(P) 사이에 충분한 전기적 접촉이 얻어진다.
이러한 평균 입자 직경을 갖는 도전성 입자(P)는, 공기 분급 장치, 음파 체 장치 등의 분급 장치에 의해서, 도전성 입자 및/또는 해당 도전성 입자를 형성하는 심 입자를 분급 처리함으로써 조제할 수 있다. 분급 처리의 구체적인 조건은 목적으로 하는 도전성 입자의 평균 입자 직경 및 입자 직경 분포, 그리고 분급 장치의 종류 등에 맞게 적절히 설정된다.
또한, 도전성 입자(P)의 형상은 특별히 한정되지 않지만, 고분자 물질 형성 재료 내에 용이하게 분산시킬 수 있는 점에서, 구 형상의 것, 별 형상의 것 또는 이들이 응집된 2차 입자에 의한 덩어리 형상의 것이 바람직하다.
또한, 도전성 입자(P)의 함수율은, 5% 이하인 것이 바람직하고, 더 바람직하게는 3% 이하, 더욱 바람직하게는 2% 이하, 특히 바람직하게는 1% 이하이다. 이러한 조건을 만족하는 도전성 입자(P)를 사용함으로써, 성형 재료층을 경화 처리할 때에, 해당 성형 재료층 내에 거품이 생기는 것이 방지 또는 억제된다.
또한, 도전성 입자(P)의 표면이 실란 커플링제 등의 커플링제로 처리된 것을 적절히 사용할 수 있다. 도전성 입자(P)의 표면이 커플링제로 처리됨으로써, 해당 도전성 입자(P)와 탄성 고분자 물질의 접착성이 높아지고, 그 결과, 얻어지는 탄성 이방 도전막(50)은 반복 사용에서의 내구성이 높은 것으로 된다.
커플링제의 사용량은, 도전성 입자(P)의 도전성에 영향을 주지 않는 범위에서 적절히 선택되지만, 도전성 입자(P)의 표면에서의 커플링제의 피복률(도전성 심 입자의 표면적에 대한 커플링제의 피복 면적의 비율)이 5% 이상으로 되는 양인 것이 바람직하고, 더 바람직하게는 상기 피복률이 7∼100%, 더욱 바람직하게는 10∼100%, 특히 바람직하게는 20∼100%로 되는 양이다.
기능부(51)의 접속용 도전부(52)에서의 도전성 입자(P)의 함유 비율은, 체적분율로 10∼60%, 바람직하게는 15∼50%로 되는 비율로 사용되는 것이 바람직하다. 이 비율이 10% 미만인 경우에는, 충분히 전기 저항치가 작은 접속용 도전부(52)가 얻어지지 않는 경우가 있다. 한편, 이 비율이 60%를 초과하는 경우에는, 얻어지는 접속용 도전부(52)는 취약한 것으로 되기 쉽고, 접속용 도전부(52)로서 필요한 탄성이 얻어지지 않는 경우가 있다.
고분자 물질 형성 재료 내에는 필요에 따라, 통상의 실리카 가루, 콜로이드성 실리카, 에어로겔 실리카, 알루미나 등의 무기 충전재를 함유시킬 수 있다. 이러한 무기 충전재를 함유시킴으로써, 얻어지는 성형 재료의 틱소트로피성이 확보되고, 그 점도가 높아지고, 또한 도전성 입자(P)의 분산 안정성이 향상됨과 아울러, 경화 처리되어 얻어지는 탄성 이방 도전막(50)의 강도가 높아진다.
이러한 무기 충전재의 사용량은 특별히 한정되지 않지만, 너무 다량으로 사용하면, 후술하는 제조 방법에서, 자장에 의한 도전성 입자(P)의 이동이 크게 저해되기 때문에 바람직하지 못하다.
이러한 이방 도전성 커넥터(40)는, 예를 들어 일본 특허 공개 2002-334732호 공보에 기재되어 있는 방법에 의해서 제조할 수 있다.
그리고, 제1 예의 프로브 카드(30)에서는, 이방 도전성 커넥터(40)에서의 프레임판(41)의 위치 결정 구멍(도시 생략) 및 시트형 프로브(10)에서의 프레임판(11)의 위치 결정 구멍(도시 생략)의 각각에, 검사용 회로 기판(31)의 가이드핀(33)이 삽입 통과됨으로써, 이방 도전성 커넥터(40)가, 각 탄성 이방 도전막(50)에서의 접속용 도전부(52)의 각각이 검사용 회로 기판(31)의 검사용 전극(32)의 각각에 대접(對接)하도록 배치됨과 아울러, 이 이방 도전성 커넥터(40)의 표면에, 시트형 커넥터(10)가, 그 전극 구조체(17)의 각각이 이방 도전성 커넥터(40)의 탄성 이방 도전막(50)에서의 접속용 도전부(52)의 각각에 대접하도록 배치되고, 이 상태에서 3자가 고정되어 있다.
이러한 제1 예의 프로브 카드(30)에 의하면, 전술한 제1 예의 시트형 프로브를 갖기 때문에, 온도 변화에 의한 전극 구조체(17)와 피검사 전극의 위치 어긋남을 확실하게 방지할 수 있다.
또한, 이방 도전성 커넥터(40)에서의 프레임판(41)의 이방 도전막 배치용 구멍(42)의 각각은, 검사 대상인 웨이퍼에서의 집적회로의 피검사 전극이 형성된 전극 영역에 대응하여 형성되어 있고, 해당 이방 도전막 배치용 구멍(42)의 각각에 배치되는 탄성 이방 도전막(50)은 면적이 작은 것이어도 되고, 면적이 작은 탄성 이방 도전막(50)은 그 면방향에서의 열팽창의 절대량이 적기 때문에, 탄성 이방 도전막(50)의 면방향에서의 열팽창이 프레임판(41)에 의해서 확실하게 규제되는 결과, 온도 변화에 의한 접속용 도전부(52)와 전극 구조체(17) 및 검사용 전극(32)과 의 위치 어긋남을 확실하게 방지할 수 있다.
따라서, 검사 대상인 웨이퍼가 직경 8인치 이상의 대면적이고 피검사 전극의 피치가 매우 작은 것이더라도, 번인 시험에서, 웨이퍼에 대한 양호한 전기적 접속 상태를 안정되게 유지할 수 있다.
도 32는 본 발명에 따른 프로브 카드의 제2 예에서의 구성을 도시한 설명용 단면도이고, 도 33은 제2 예의 프로브 카드의 요부의 구성을 도시한 설명용 단면도이다.
이 제2 예의 프로브 카드(30)는, 제1 예의 시트형 커넥터(10) 대신에 제2 예의 시트형 커넥터(10)를 사용한 것 이외에는, 제1 예의 프로브 카드(30)와 마찬가지의 구성이다.
이러한 프로브 카드(30)에 의하면, 제2 예의 시트형 프로브를 갖기 때문에, 온도 변화에 의한 전극 구조체(17)와 피검사 전극의 위치 어긋남을 확실하게 방지할 수 있음과 아울러, 제1 예의 프로브 카드(30)와 마찬가지 구성의 이방 도전성 커넥터(40)를 갖기 때문에, 온도 변화에 의한 접속용 도전부(52)와 전극 구조체(17) 및 검사용 전극(32)과의 위치 어긋남을 확실하게 방지할 수 있고, 따라서, 검사 대상인 웨이퍼가 직경 8인치 이상의 대면적이고 피검사 전극의 피치가 매우 작은 것이더라도, 번인 시험에서, 웨이퍼에 대한 양호한 전기적 접속 상태를 안정되게 유지할 수 있다.
[웨이퍼 검사 장치]
도 34는 본 발명에 따른 웨이퍼 검사 장치의 제1 예에서의 구성의 개략을 도 시한 설명용 단면도이고, 이 웨이퍼 검사 장치는, 웨이퍼에 형성된 복수의 집적회로의 각각에 대해서, 해당 집적회로의 전기적 검사를 웨이퍼의 상태에서 실시하기 위한 것이다.
이 제1 예의 웨이퍼 검사 장치에서는, 검사 대상인 웨이퍼(1)의 피검사 전극(2)의 각각과 테스터와의 전기적 접속을 행하기 위해서, 제1 예의 프로브 카드(30)를 갖고, 이 프로브 카드(30)에서의 검사용 회로 기판(31)의 이면에는, 해당 프로브 카드(30)를 하방으로 가압하는 가압판(35)이 형성되고, 프로브 카드(30)의 하방에는, 검사 대상인 웨이퍼(1)가 탑재되는 웨이퍼 탑재대(36)가 형성되고 있고, 가압판(35) 및 웨이퍼 탑재대(36)의 각각에는 가열기(37)가 접속되어 있다.
이러한 웨이퍼 검사 장치에서는, 웨이퍼 탑재대(36) 상에 검사 대상인 웨이퍼(1)가 탑재되고, 이어서, 가압판(35)에 의해서 프로브 카드(30)가 하방으로 가압됨으로써, 그 시트형 프로브(10)의 전극 구조체(17)에서의 표면 전극부(18a)의 각각이, 웨이퍼(1)의 피검사 전극(2)의 각각에 접촉하고, 또한 해당 표면 전극부(18a)의 각각에 의해서, 웨이퍼(1)의 피검사 전극(2)의 각각이 가압된다. 이 상태에서는 이방 도전성 커넥터(40)의 탄성 이방 도전막(50)에서의 접속용 도전부(52)의 각각은, 검사용 회로 기판(31)의 검사용 전극(32)과 시트형 프로브(10)의 전극 구조체(17)의 표면 전극부(18a)에 의해 협압(挾壓)되어 두께 방향으로 압축되고 있고, 이에 의해, 해당 접속용 도전부(52)에는 그 두께 방향으로 도전로가 형성되고, 그 결과, 웨이퍼(1)의 피검사 전극(2)과 검사용 회로 기판(31)의 검사용 전극(32)의 전기적 접속이 달성된다. 그 후, 가열기(37)에 의해서, 웨이퍼 탑재대(36) 및 가압판(35)을 통해 웨이퍼(1)가 소정 온도로 가열되고, 이 상태에서, 해당 웨이퍼(1)에서의 복수의 집적회로의 각각에 대해서 소요되는 전기적 검사가 실행된다.
이러한 제1 예의 웨이퍼 검사 장치에 의하면, 제1 예의 프로브 카드(30)를 통해, 검사 대상인 웨이퍼(1)의 피검사 전극(2)에 대한 전기적 접속이 달성되기 때문에, 웨이퍼(1)가, 직경 8인치 이상의 대면적이고 피검사 전극(2)의 피치가 매우 작은 것이더라도, 번인 시험에서, 웨이퍼(1)에 대한 양호한 전기적 접속 상태를 안정되게 유지할 수 있어, 웨이퍼(1)에서의 복수의 집적회로의 각각에 대해서 소요되는 전기적 검사를 확실하게 실행할 수 있다.
도 35는 본 발명에 따른 웨이퍼 검사 장치의 제2 예에서의 구성의 개략을 도시한 설명용 단면도이고, 이 웨이퍼 검사 장치는, 웨이퍼에 형성된 복수의 집적회로의 각각에 대해서, 해당 집적회로의 전기적 검사를 웨이퍼의 상태에서 실시하기 위한 것이다.
이 제2 예의 웨이퍼 검사 장치는, 제1 예의 프로브 카드(30) 대신에 제2 예의 프로브 카드(30)를 사용한 것 이외에는, 제1 예의 웨이퍼 검사 장치와 마찬가지의 구성이다.
이러한 제2 예의 웨이퍼 검사 장치에 의하면, 제2 예의 프로브 카드(30)를 통해, 검사 대상인 웨이퍼(1)의 피검사 전극(2)에 대한 전기적 접속이 달성되기 때문에, 웨이퍼(1)가, 직경 8인치 이상의 대면적이고 피검사 전극(2)의 피치가 매우 작은 것이더라도, 번인 시험에서, 웨이퍼(1)에 대한 양호한 전기적 접속 상태를 안정되게 유지할 수 있어, 웨이퍼(1)에서의 복수의 집적회로의 각각에 대해서 소요되 는 전기적 검사를 확실하게 실행할 수 있다.
본 발명의 시트형 프로브 및 프로브 카드의 용도는 웨이퍼 검사 장치에 한정되지 않고, BGA, CSP 등의 패키지 IC, MCM 등의 회로 장치의 검사 장치에 적용할 수도 있다.
본 발명의 회로 장치의 검사 장치는, 상기한 예의 웨이퍼 검사 장치에 한정되지 않고, 이하와 같이, 여러 가지로 변경할 수 있다.
(1) 도 29 및 도 32에 도시한 프로브 카드(30)는, 웨이퍼에 형성된 모든 집적회로의 피검사 전극에 대하여 일괄적으로 전기적 접속을 달성하는 것이지만, 웨이퍼에 형성된 모든 집적회로 중에서 선택된 복수의 집적회로의 피검사 전극에 전기적으로 접속되는 것이어도 된다. 선택되는 집적회로의 수는, 웨이퍼의 사이즈, 웨이퍼에 형성된 집적회로의 수, 각 집적회로에서의 피검사 전극의 수 등을 고려하여 적절히 선택되고, 예를 들어 16개, 32개, 64개, 128개이다.
이러한 프로브 카드(30)를 갖는 검사 장치에서는, 웨이퍼에 형성된 모든 집적회로 중에서 선택된 복수의 집적회로의 피검사 전극에, 프로브 카드(30)를 전기적으로 접속하여 검사를 하고, 그 후, 다른 집적회로 중에서 선택된 복수의 집적회로의 피검사 전극에, 프로브 카드(30)를 전기적으로 접속하여 검사를 하는 공정을 반복함으로써, 웨이퍼에 형성된 모든 집적회로의 전기적 검사를 할 수 있다.
그리고, 이러한 검사 장치에 의하면, 직경이 8인치 또는 12인치인 웨이퍼에 높은 집적도로 형성된 집적회로에 대해서 전기적 검사를 하는 경우에서, 모든 집적회로에 대해서 일괄적으로 검사를 하는 방법과 비교하여, 사용되는 검사용 회로 기 판의 검사용 전극 수나 배선 수를 적게 할 수 있고, 이에 의해, 검사 장치의 제조 비용의 저감화를 꾀할 수 있다.
(2) 시트형 프로브(10)에서는, 도 36에 도시한 바와 같이 프레임판(11)의 주연부에 링 형상의 유지 부재(14)가 형성되고 있어도 된다.
이러한 유지 부재(14)를 구성하는 재료로서는, 인바, 슈퍼 인바 등의 인바형합금, 엘린바 등의 엘린바형 합금, 코바, 42합금 등의 저열 팽창 금속 재료, 또는알루미나, 탄화규소, 질화규소 등의 세라믹스 재료 등을 사용할 수 있다.
(3) 이방 도전성 커넥터(40)에서의 탄성 이방 도전막(50)에는, 피검사 전극의 패턴에 대응하는 패턴에 따라서 형성된 접속용 도전부(52) 이외에, 피검사 전극에 전기적으로 접속되지 않는 비접속용의 도전부가 형성되어 있어도 된다.
(4) 본 발명에서, 프로브 카드는 웨이퍼 검사용의 것에 한정되지 않고, 반도체 칩이나, BGA, CSP 등의 패키지 LSI, MCM 등의 반도체 집적회로 장치 등에 형성된 회로를 검사하기 위한 프로브 카드로서 구성할 수 있고, 또한 이러한 프로브 카드를 구비한 회로 장치의 검사 장치를 구성할 수 있다.
이하, 본 발명의 구체적인 실시예에 관해서 설명하겠지만, 본 발명이 이들 실시예에 한정되는 것은 아니다.
[시험용 웨이퍼의 제작]
도 37에 도시한 바와 같이, 직경이 8인치인 규소(선 열 팽창 계수 3.3×10- 6/K)제의 웨이퍼(1) 상에, 각각 치수가 8㎜×8㎜인 정방형의 집적회로(L)를 합계로 393개 형성하였다. 웨이퍼(1)에 형성된 집적회로(L)의 각각은, 도 38에 도시한 바와 같이 그 중앙에 피검사 전극 영역(A)을 갖고, 이 피검사 전극 영역(A)에는, 도 39에 도시한 바와 같이, 각각 세로 방향(도 39에서 상하 방향)의 치수가 200㎛이고 가로 방향(도 39에서 좌우 방향)의 치수가 50㎛인 직사각형의 60개의 피검사 전극(2)이 100㎛의 피치로 가로 방향으로 일렬로 배열되어 있다. 또한, 이 웨이퍼(1) 전체의 피검사 전극(2)의 총수는 23580개이고, 모든 피검사 전극(2)은 서로 전기적으로 절연되어 있다. 이하, 이 웨이퍼를 「시험용 웨이퍼 W1」으로 한다.
또한, 모든 피검사 전극(2)을 서로 전기적으로 절연하는 대신에, 집적회로(L)에서의 60개의 피검사 전극(2) 중 가장 외측의 피검사 전극(2)부터 세어 1개 간격으로 2개씩을 서로 전기적으로 접속한 것 이외에는, 상기 시험용 웨이퍼 W1과 마찬가지 구성의 393개의 집적회로(L)를 웨이퍼(1) 상에 형성하였다. 이하, 이 웨이퍼를 「시험용 웨이퍼 W2」로 한다.
<실시예 1>
직경이 20㎝이고 두께가 12.5㎛인 폴리이미드 시트의 편면에 직경이 20㎝이고 두께가 5㎛인 구리층이 적층된 적층 폴리이미드 시트와, 직경 22㎝이고 두께가 25㎛인 42합금으로 이루어지는 금속판의 표면 상에, 직경이 20㎝이고 두께가 2.5㎛인 열가소성 폴리이미드로 이루어지는 수지층이 적층된 적층판을 준비하였다. 이어서, 적층판에서의 수지층의 표면 상에, 적층 폴리이미드 시트를 그 폴리이미드 시트가 수지층의 표면에 대접하도록 배치함과 아울러, 적층판의 금속판에서의 주연부의 표면에, 내경이 20.4㎝, 외경이 22㎝이고 두께가 25㎛인 폴리에틸렌프탈레이트로 이루어지는 보호 테이프를 배치하고, 이들을 열압착 처리함으로써, 도 5에 도시한 구성의 적층체(20)를 제작하였다.
얻어진 적층체(20)는, 직경이 22㎝이고 두께가 25㎛인 42합금으로 이루어지는 프레임판 형성용 금속판(11A)의 표면에, 직경이 20㎝이고 두께가 15㎛인 폴리이미드로 이루어지는 절연막 형성용 시트(16A)가 일체적으로 적층되고, 이 절연막 형성용 시트(16A)의 표면에 두께가 5㎛인 구리로 이루어지는 금속층(21)이 일체적으로 적층되고, 또한 프레임판 형성용 금속판(11A)의 표면에서의 주연부를 따라, 내경이 20.4㎝, 외경이 22㎝이고 두께가 25㎛인 보호 테이프(22)가 형성되어 이루어지는 것이다.
상기 적층체(20)에서의 금속층(21)의 표면 전체면 및 프레임판 형성용 금속판(11A)의 이면 전체면에, 두께가 25㎛인 드라이 필름 레지스트(히타치 카세이제, 품명:H-K350)에 의해서 레지스트막(23, 24)을 형성하고, 해당 금속층(21)의 표면에 형성된 레지스트막(23)에, 시험용 웨이퍼 W1에 형성된 피검사 전극의 패턴에 대응하는 패턴에 따라서 직경이 30㎛인 원형의 23580개의 패턴 구멍(23H)을 형성하였다(도 6 및 도 7 참조). 여기서, 패턴 구멍(23H)의 형성에서, 노광 처리는 고압 수은등에 의해서 80mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1% 수산화나트륨 수용액으로 이루어지는 현상제에 40초간 침지하는 조작을 2회 반복함으로써 행하였다.
이어서, 금속층(21)에 대하여, 염화제2철계 에칭액을 사용하여, 50℃, 30초간의 조건으로 에칭 처리를 행함으로써, 금속층(21)에, 각각 레지스트막(23)의 패턴 구멍(23H)에 연통하는 23580개의 개구(21H)가 형성된 금속 마스크(21M)를 형성하였다(도 8 참조). 그 후, 적층체(20)에서의 프레임판 형성용 금속판(11A)에 형성된 레지스트막(24)의 표면에 두께가 25㎛인 폴리에틸렌테레프탈레이트로 이루어지는 보호 시일을 배치하고, 이 적층체(20)를 45℃의 수산화나트륨 용액에 2분간 침지시킴으로써, 해당 적층체(20)로부터 레지스트막(23)을 제거하였다(도 9 참조).
그리고, 적층체(20)에서의 절연막 형성용 시트(16A)에 대하여, 금속 마스크(21M)의 개구(21H)를 통해 레이저 가공을 실시함으로써, 해당 절연막 형성용 시트(16A)에, 시험용 웨이퍼 W1에 형성된 피검사 전극의 패턴에 대응하는 패턴에 따라서 직경이 30㎛인 원형의 23580개의 관통 구멍(17H)을 형성하였다(도 10 참조). 여기서, 레이저 가공은, 레이저 종류가 엑시머레이저이고, 주파수(1초당 펄스수)가 50㎐, 빔폭이 5㎜×5㎜, 주사 속도(레이저 가공기에서의 스테이지의 이동 속도)가 25㎜/sec, 에너지 밀도(단위 면적당 레이저 조사 에너지)가 0.8J/㎠, 스캔 회수가 100회인 조건에서 행하였다. 그 후, 적층체(20)에 대하여, 염화제2철계 에칭액을 사용하여, 50℃, 30초간의 조건에서 에칭 처리를 행함으로써, 금속 마스크(21M)를 제거하였다.
이어서, 적층체(20)를 술파민산니켈을 함유하는 도금욕 속에 침지하고, 해당 적층체(20)에 대하여, 프레임판 형성용 금속판(11A)을 전극으로 하여 전해 도금 처리를 행함으로써, 절연막 형성용 시트(16A)의 관통 구멍(17H) 내에 금속을 충전하 여 단락부(18c)를 형성함과 아울러, 절연막 형성용 시트(16A)의 표면에, 단락부(18c)에 일체로 연결된 직경이 약 75㎛이고 돌출 높이가 약 25㎛인 반구 형상의 표면 전극부(18a)를 형성하였다(도 12 참조). 여기서, 전해 도금 처리는, 도금욕의 온도가 50℃이고, 전류 밀도가 5A/dm이고, 도금 처리 시간이 60분간인 조건에서 행하였다.
그 후, 액상 레지스트(JSR 제조, 품명:THB-150N)에 의해서, 적층체(20)에서의 절연막 형성용 시트(16A) 및 표면 전극부(18a)의 전체면을 덮도록, 레지스트막(25)을 형성하고, 또한 이 레지스트막(25)의 표면에 두께가 25㎛인 폴리에틸렌테레프탈레이트로 이루어지는 보호 시일을 배치하였다(도 13 참조).
이어서, 프레임판 형성용 금속판(11A)에 형성된 레지스트막(24)의 표면에 배치된 보호 시일을 제거하고, 노출된 레지스트막(24)에 대하여 노광 처리 및 현상 처리를 행함으로써, 각각 가로 방향의 치수가 6400㎛이고 세로 방향의 치수가 320㎛인 393개의 패턴 구멍(24H)을 형성함과 아울러, 각 패턴 구멍(24H) 내에 시험용 웨이퍼 W1에 형성된 피검사 전극의 패턴에 대응하는 패턴에 따라서 가로 방향으로 100㎛의 피치로 나열되도록 배치된, 각각 세로 방향의 치수가 200㎛이고 가로 방향의 치수가 40㎛인 직사각형의 23580(60×393)개의 레지스트 패턴(24A)을 형성하였다(도 14 참조). 여기서, 노광 처리는 고압 수은등에 의해서 80mJ의 자외선을 조사함으로써 행하고, 현상 처리는 1% 수산화나트륨 수용액으로 이루어지는 현상제에 40초간 침지하는 조작을 2회 반복함으로써 행하였다.
그리고, 적층체(20)에서의 프레임판 형성용 금속판(11A)에 대하여, 염화제2 철계 에칭액을 사용하여, 50℃, 30초간의 조건에서 에칭 처리를 행함으로써, 각각 가로 방향의 치수가 6400㎛이고 세로 방향의 치수가 320㎛인 393개의 관통 구멍(12)이 형성된 프레임판(11)과, 이 프레임판(11)의 각 관통 구멍(12) 내에 가로 방향으로 100㎛의 피치로 나열되도록 배치된, 각각 세로 방향의 치수가 200㎛이고 가로 방향의 치수가 40㎛인 직사각형의 23580(60×393)개의 이면 전극부(18b)를 형성하였다(도 15 참조).
이어서, 45℃의 수산화 나트륨 용액에 2분간 침지시킴으로써, 프레임판(11) 및 이면 전극부(18b)의 각각으로부터 레지스트막(24)을 제거하였다(도 16 참조). 그 후, 액상 레지스트(JSR 제조, 품명:THB-150N)에 의해서, 프레임판(11)의 이면, 절연막 형성용 시트(16A)의 이면 및 이면 전극부(18b)의 각각을 덮도록, 두께가 25㎛인 레지스트막(26)을 형성하고, 이 레지스트막(26)에서의 이면 전극부(18b)가 위치하는 개소에, 세로 방향의 치수가 200㎛이고 가로 방향의 치수가 40㎛인 직사각형의 23580개의 패턴 구멍(26H)을, 이면 전극부(18b)가 노출되도록 형성하였다(도 17 및 도 18 참조). 여기서, 패턴 구멍(26H)의 형성에서, 노광 처리는 고압 수은등에 의해서 1200mJ/㎠의 자외선을 조사하여 행하고, 현상 처리는 현상액(JSR 제조:PD523)에 실온에서 180초간 침지함으로써 행하였다.
그리고, 금 도금액(타나카 귀금속(주), 품명:레크트로레스)을 사용하여, 이면 전극부(18b)에 대하여 금도금 처리를 실시함으로써, 해당 이면 전극부(18b)의 표면에, 두께 0.2㎛의 금으로 이루어지는 피복막(19)을 형성하여 전극 구조체(17)를 형성하였다(도 19 참조). 그 후, 이면 전극부(18b)의 표면에 형성된 피복막 (19)의 표면에, 액상 레지스트(JSR 제조, 품명:THB-150N)에 의해서, 레지스트막(27)을 형성하였다(도 20 참조).
이어서, 레지스트막(25)의 표면에 배치한 보호 시일을 제거하고, 레지스트막(25)에 노광 처리 및 현상 처리를 행함으로써, 세로 방향 및 가로 방향으로 신장되고, 전극 구조체(17)를 60개씩 구획하는, 폭이 1㎜인 패턴홈(25H)을 형성하였다(도 21 참조). 여기서, 노광 처리는 고압 수은등에 의해서 1200mJ/㎠의 자외선을 조사하여 행하고, 현상 처리는 현상액(JSR 제조:PD523)에 실온에서 180초간 침지함으로써 행하였다.
그 후, 절연막 형성용 시트(16A)에 대하여, 아민계 폴리이미드 에칭액(토오레 엔지니어링 주식회사 제조, 「TPE-3000」)을 사용하여, 80℃, 10분간의 조건에서 에칭 처리를 행함으로써, 각각 치수가 7.5㎜×7.5㎜인 서로 독립된 393개의 절연막(15)을 형성하여 393개의 접점막(12)을 형성하였다(도 22 참조).
그리고, 프레임(11) 및 접점막(12)으로부터 레지스트막(25, 26, 27)을 제거함과 아울러, 프레임판(11)으로부터 보호 테이프(22)를 제거하였다. 그 후, 프레임판(11)에서의 주연부의 표면에, 실리콘계 열경화성 접착제(신에츠 화학 제조:품명 1300T)를 도포하여, 150℃로 유지한 상태에서, 실리콘계 열경화성 접착제가 도포된 부분에, 외경이 220㎜, 내경이 205㎜이고 두께 2㎜인 질화규소로 이루어지는 링 형상의 유지 부재(14)를 배치하고, 또한 프레임판(11)과 유지 부재(14)를 가압하면서, 180℃에서 2시간 유지함으로써, 본 발명에 따른 시트형 프로브(10)를 제조하였다.
얻어진 시트형 프로브(10)의 사양은 이하와 같다.
프레임판(11)은 직경이 22㎝이고 두께가 25㎛인 원판 형상이고, 그 재질이 42합금이다. 프레임판(11)의 관통 구멍(12)의 수는 393개이고, 각각의 가로 방향의 치수가 6400㎛이고 세로 방향의 치수가 320㎛이다. 393개의 접점막(12)의 각각에서의 절연막(13)은, 재질이 폴리이미드이고, 그 치수는 가로 방향이 7000㎛, 세로 방향이 700㎛, 두께가 15㎛이다. 접점막(12)의 각각에서의 전극 구조체(18)는, 그 수가 60개(합계 23850개)이고, 가로 방향으로 100㎛의 피치로 일렬로 나열되도록 배치되어 있다. 전극 구조체(18)의 각각에서의 표면 전극부(18a)는, 직경이 약 75㎛이고 돌출 높이 약 25㎛의 반구 형상이고, 단락부(18c)의 직경이 30㎛이고, 이면 전극부(18b)는, 40㎛×200㎛인 직사각형의 평판 형상이고, 피복막(19)을 포함하는 이면 전극부(18b)의 두께는 25.2㎛이다.
이렇게 하여, 합계 4장의 시트형 프로브를 제조하였다. 이들 시트형 프로브를 「시트형 프로브 M1」∼「시트형 프로브 M4」로 한다.
<비교예 1>
프레임판 형성용 금속판의 에칭 처리에서, 이면 전극부로 되는 부분 이외의 부분을 제거함으로써, 프레임판을 형성하지 않은 것, 및 유지 부재를 절연막의 주연부의 표면에 형성한 것 이외에는, 실시예 1 과 마찬가지로 하여 합계 4장의 시트형 프로브를 제작하였다. 이들 시트형 프로브를 「시트형 프로브 N1」∼「 시트형 프로브 N4」로 한다.
<이방 도전성 커넥터의 제작>
(1) 자성 심 입자의 조제:
시판의 니켈 입자(Westaim사 제조, 「FC1000」)를 사용하여, 이하와 같이 하여 자성 심 입자를 조제하였다.
닛신 엔지니어링 주식회사 제조의 공기 분급기 「터보크라시파이어 TC-15N」에 의해서, 니켈 입자 2㎏을, 비중 8.9, 풍량 2.5㎥/min, 로터 회전수 2,250rpm, 분급점 15㎛, 니켈 입자의 공급 속도 60g/min인 조건에서 분급 처리하여, 입자 직경이 15㎛ 이하인 니켈 입자 0.8㎏을 포집하고, 또한 이 니켈 입자 0.8㎏을, 비중 8.9, 풍량 2.5㎥/min, 로터 회전수 2,930rpm, 분급점 10㎛, 니켈 입자의 공급 속도가 30g/min인 조건에서 분급 처리하여, 니켈 입자 0.5㎏ 을 포집하였다.
얻어진 니켈 입자는, 수평균 입자 직경이 7.4㎛, 입자 직경의 변동 계수가 27%, BET 비표면적이 0.46×103㎡/㎏, 포화 자화가 0.6Wb/㎡이었다.
이 니켈 입자를 「자성 심 입자 [A]」로 한다.
(2) 도전성 입자의 조제:
분말 도금 장치의 처리조 내에, 자성 심 입자 [A] 100g을 투입하고, 0.32N의 염산 수용액 2L를 더 첨가하여 교반하고, 자성 심 입자 [A]를 함유하는 슬러리를 얻었다. 이 슬러리를 상온에서 30분간 교반함으로써, 자성 심 입자 [A]의 산처리를 행하고, 그 후, 1분간 정치하여 자성 심 입자 [A]를 침전시켜, 상청액을 제거하였다.
이어서, 산처리가 실시된 자성 심 입자 [A]에 순수 2L를 첨가하여 상온에서 2분간 교반하고, 그 후, 1분간 정치하여 자성 심 입자 [A]를 침전시켜, 상청액을 제거하였다. 이 조작을 2회 더 반복함으로써, 자성 심 입자 [A]의 세정 처리를 행하였다.
그리고, 산처리 및 세정 처리가 실시된 자성 심 입자 [A]에, 금의 함유 비율이 20g/L인 금 도금액 2L를 첨가하고, 처리층 내의 온도를 90℃로 승온시켜 교반함으로써, 슬러리를 조제하였다. 이 상태에서, 슬러리를 교반하면서, 자성 심 입자 [A]에 대하여 금의 치환 도금을 행하였다. 그 후, 슬러리를 방랭하면서 정치하여 입자를 침전시키고, 상청액을 제거함으로써, 도전성 입자를 조제하였다.
이렇게 하여 얻어진 도전성 입자에 순수 2L를 첨가하여, 상온에서 2분간 교반하고, 그 후, 1분간 정치하여 도전성 입자를 침전시켜, 상청액을 제거하였다. 이 조작을 2회 더 반복하고, 그 후, 90℃로 가열한 순수 2L를 첨가하여 교반하고, 얻어진 슬러리를 여과지에 의해서 여과하여 도전성 입자를 회수하였다. 그리고, 이 도전성 입자를, 90℃로 설정된 건조기에 의해서 건조 처리하였다.
얻어진 도전성 입자는, 수평균 입자 직경이 7.3㎛, BET 비표면적이 0.38×103㎡/㎏, (피복층을 형성하는 금의 질량)/(자성 심 입자 [A]의 질량)의 값이 0.3이었다.
이 도전성 입자를 「도전성 입자 (a)」로 한다.
(3) 프레임판의 제작:
도 40 및 도 41에 도시한 구성에 따라서, 하기 조건에 의해, 상기 시험용 웨 이퍼 W1에서의 각 피검사 전극 영역에 대응하여 형성된 393개의 이방 도전막 배치용 구멍(42)을 갖는 직경이 8인치인 프레임판(41)을 제작하였다.
이 프레임판(41)의 재질은 코바(선 열 팽창 계수 5×10-6/K)이고, 그 두께는 60㎛이다.
이방 도전막 배치용 구멍(42)의 각각은, 그 가로 방향(도 40 및 도 41에서 좌우 방향)의 치수가 6400㎛이고 세로 방향(도 40 및 도 41에서 상하 방향)의 치수가 320㎛이다.
세로 방향에 인접하는 이방 도전막 배치용 구멍(42) 사이의 중앙 위치에는, 원형의 공기 유입 구멍(44)이 형성되어 있고, 그 직경은 1000㎛이다.
(4) 성형 재료의 조제:
부가형 액상 실리콘 고무 100중량부에, 도전성 입자 [a] 30중량부를 첨가하여 혼합하고, 그 후, 감압에 의한 탈포 처리를 행함으로써, 성형 재료를 조제하였다.
이상에서, 사용한 부가형 액상 실리콘 고무는, 각각 점도가 250㎩·s인 A액 및 B액으로 이루어지는 2액형의 것으로서, 그 경화물의 압축 영구 변형이 5%, 듀로미터 A 경도가 32, 인열 강도가 25kN/m인 것이다.
여기서, 부가형 액상 실리콘 고무 및 그 경화물의 특성은, 이하와 같이 하여 측정된 것이다.
(ⅰ) 부가형 액상 실리콘 고무의 점도는, B형 점도계에 의해, 23±2℃에서의 값을 측정하였다.
(ⅱ) 실리콘 고무 경화물의 압축 영구 변형은, 다음과 같이 하여 측정하였다.
2액형의 부가형 액상 실리콘 고무에서의 A액과 B액을 등량으로 되는 비율로 교반 혼합하였다. 이어서, 이 혼합물을 금형에 흘려 넣고, 해당 혼합물에 대하여 감압에 의한 탈포 처리를 행한 후, 120℃, 30분간의 조건에서 경화 처리를 행함으로써, 두께가 12.7㎜, 직경이 29㎜인 실리콘 고무 경화물로 이루어지는 원주체를 제작하고, 이 원주체에 대하여, 200℃, 4시간의 조건에서 포스트큐어를 행하였다. 이렇게 하여 얻어진 원주체를 시험편으로서 사용하고, JIS K 6249에 준거하여 150±2℃에서의 압축 영구 변형을 측정하였다.
(ⅲ) 실리콘 고무 경화물의 인열 강도는, 다음과 같이 하여 측정하였다.
상기 (ⅱ)와 마찬가지의 조건에서 부가형 액상 실리콘 고무의 경화 처리 및 포스트큐어를 행함으로써, 두께가 2.5㎜인 시트를 제작하였다. 이 시트로부터 펀칭에 의해서 크레센트형의 시험편을 제작하고, JIS K 6249에 준거하여 23±2℃에서의 인열 강도를 측정하였다.
(ⅳ) 듀로미터-A 경도는, 상기 (ⅲ)과 마찬가지로 하여 제작된 시트를 5장 포개고, 얻어진 적층체를 시험편으로서 사용하고, JIS K 6249에 준거하여 23±2℃에서의 값을 측정하였다.
(5) 이방 도전성 커넥터의 제작:
상기 (1)에서 제작한 프레임판(41) 및 상기 (4)에서 조제한 성형 재료를 사 용하여, 일본 특허 공개 2002-324600호 공보에 기재된 방법에 따라서, 프레임판(41)에, 각각의 이방 도전막 배치용 구멍(42) 내에 배치되어, 해당 이방 도전막 배치용 구멍(42)의 주변부에 고정되어 지지된, 도 30에 도시한 구성의 393개의 탄성 이방 도전막(50)을 형성함으로써, 이방 도전성 커넥터(40)를 제조하였다. 여기서, 성형 재료층의 경화 처리는, 전자석에 의해서 두께 방향으로 2T의 자장을 작용시키면서, 100℃, 1시간의 조건으로 행하였다.
얻어진 탄성 이방 도전막(50)에 관해서 구체적으로 설명하면, 탄성 이방 도전막의 각각은, 가로 방향의 치수가 7000㎛, 세로 방향의 치수가 1200㎛이고, 그 기능부(51)에는, 60개의 접속용 도전부(52)가 절연부(53)에 의해서 서로 절연된 상태에서 100㎛의 피치로 가로 방향으로 일렬로 배열되어 있고, 접속용 도전부(52)의 각각은, 가로 방향의 치수가 40㎛, 세로 방향의 치수가 200㎛, 두께가 150㎛, 돌출부(54)의 돌출 높이가 25㎛, 절연부(53)의 두께가 100㎛이다. 또한, 가로 방향에서 가장 외측에 위치하는 접속용 도전부(52)와 프레임판(41) 사이에는, 비접속용의 도전부가 배치되어 있다. 비접속용의 도전부의 각각은, 가로 방향의 치수가 60㎛, 세로 방향의 치수가 200㎛, 두께가 150㎛이다. 또한, 탄성 이방 도전막(50)의 각각에서의 피지지부(55)의 두께(두 갈래 부분의 한쪽 두께)는 20㎛이다.
또한, 각 탄성 이방 도전막(50)에서의 접속용 도전부(52) 내의 도전성 입자의 함유 비율을 조사한 바, 모든 접속용 도전부(52)에 대해서 체적분율로 약 25%이었다.
이렇게 하여, 합계 8장의 이방 도전성 커넥터를 제조하였다. 이들 이방 도 전성 커넥터를 「이방 도전성 커넥터 C1」∼「이방 도전성 커넥터 C8」로 한다.
<검사용 회로 기판의 제작>
기판 재료로서 알루미나세라믹스(선 열 팽창 계수 4.8×10-6/K)를 사용하고, 시험용 웨이퍼 W1에서의 피검사 전극의 패턴에 대응하는 패턴에 따라서 검사용 전극(31)이 형성된 검사용 회로 기판(30)을 제작하였다. 이 검사용 회로 기판(30)은, 전체의 치수가 30㎝×30㎝인 직사각형이고, 그 검사용 전극은, 가로 방향의 치수가 60㎛이고 세로 방향의 치수가 200㎛이다. 얻어진 검사용 회로 기판을 「검사용 회로 기판 T1」으로 한다.
<시트형 프로브의 평가>
(1) 시험 1(인접하는 전극 구조체간의 절연성):
시트형 프로브 M1, 시트형 프로브 M2, 시트형 프로브 N1 및 시트형 프로브 N2의 각각에 대해서, 이하와 같이 하여 인접하는 전극 구조체간의 절연성을 평가하였다.
실온(25℃) 하에서, 시험용 웨이퍼 W1을 시험대에 배치하고, 이 시험용 웨이퍼 W2의 표면 상에, 시트형 프로브를 그 표면 전극부의 각각이 해당 시험용 웨이퍼 W1의 피검사 전극 상에 위치하도록 위치맞춤하여 배치하고, 이 시트형 프로브 상에, 이방 도전성 커넥터를 그 접속용 도전부의 각각이 해당 시트형 프로브의 이면 전극부 상에 위치하도록 위치맞춤하여 배치하고, 이 이방 도전성 커넥터 상에, 검사용 회로 기판 T1을 그 검사용 전극의 각각이 해당 이방 도전성 커넥터의 접속용 도전부 상에 위치하도록 위치맞춤하여 배치하고, 또한 검사용 회로 기판 T1을 하방으로 118㎏의 하중(전극 구조체 1개당 가해지는 하중이 평균 약 5g)으로 가압하였다. 여기서, 이방 도전성 커넥터로서는 하기 표 1에 나타내는 것을 사용하였다.
그리고, 검사용 회로 기판 T1에서의 23580개의 검사용 전극의 각각에 순차 전압을 인가함과 아울러, 전압이 인가된 검사용 전극과 다른 검사용 전극 사이의 전기 저항을 시트형 프로브에서의 전극 구조체간의 전기 저항(이하, 「절연 저항」이라고 함)으로서 측정하고, 전체 측정점에서의 절연 저항이 10㏁ 이하인 측정점의 비율(이하, 「절연 불량 비율」이라고 함)을 구하였다.
여기서, 절연 저항이 10㏁ 이하인 경우에는, 실제상, 웨이퍼에 형성된 집적회로의 전기적 검사에 사용하기 어렵다.
이상의 결과를 하기 표 1 에 나타낸다.
시트형 프로브 이방 도전성 커넥터 절연 불량 비율
실시예 1 M1 C1 0%
M2 C2 0%
비교예 1 N1 C3 0%
N2 C4 0%
(2) 시험 2(전극 구조체의 접속 안정성):
시트형 프로브 M3, 시트형 프로브 M4, 시트형 프로브 N3 및 시트형 프로브 N4의 각각에 대해서, 이하와 같이 하여 피검사 전극에 대한 전극 구조체의 접속 안정성을 평가하였다.
실온(25℃) 하에서, 시험용 웨이퍼 W2를, 전열 히터를 구비한 시험대에 배치하고, 이 시험용 웨이퍼 W2의 표면 상에, 시트형 프로브를 그 표면 전극부의 각각이 해당 시험용 웨이퍼 W2의 피검사 전극 상에 위치하도록 위치맞춤하여 배치하고, 이 시트형 프로브 상에, 이방 도전성 커넥터를 그 접속용 도전부의 각각이 해당 시트형 프로브의 이면 전극부 상에 위치하도록 위치맞춤하여 배치하고, 이 이방 도전성 커넥터 상에, 검사용 회로 기판 T1을 그 검사용 전극의 각각이 해당 이방 도전성 커넥터의 접속용 도전부 상에 위치하도록 위치맞춤하여 배치하고, 또한 검사용 회로 기판 T1을 하방으로 118㎏의 하중(전극 구조체 1개당 가해지는 하중이 평균 약 5g)으로 가압하였다. 여기서, 이방 도전성 커넥터로서는 하기 표 2에 나타내는 것을 사용하였다.
그리고, 검사용 회로 기판 T1에서의 23580개의 검사용 전극에 관해서, 시트형 프로브, 이방 도전성 커넥터 및 시험용 웨이퍼 W2를 통해 서로 전기적으로 접속된 2개의 검사용 전극 사이의 전기 저항을 순차 측정하고, 측정된 전기 저항치의 이분의 일의 값을, 검사용 회로 기판 T1의 검사용 전극과 시험용 웨이퍼 W2의 피검사 전극 사이의 전기 저항(이하, 「도통 저항」이라고 함)으로서 기록하고, 전체 측정점에서의 도통 저항이 1Ω 이상인 측정점의 비율(이하, 「접속 불량 비율」이라고 함)을 구하였다. 이 조작을 「조작 (1)」로 한다.
이어서, 검사용 회로 기판 T1에 대한 가압을 해제하고, 그 후, 시험대를 150℃로 승온시켜 그 온도가 안정될 때까지 방치하고, 그 후, 검사용 회로 기판 T1을 하방으로 118㎏의 하중(전극 구조체 1개당 가해지는 하중이 평균 약 5g)으로 가압하고, 상기 조작 (1)과 마찬가지로 하여 접속 불량 비율을 구하였다. 이 조작을 「조작 (2)」로 한다.
이어서, 검사용 회로 기판 T1에 대한 가압을 해제하고, 그 후, 시험대를 실온(25℃)까지 냉각시켰다. 이 조작을 「조작 (3)」으로 한다.
그리고, 상기 조작 (1), 조작 (2) 및 조작 (3)을 1사이클로 하여 합계 500사이클 연속하여 행하였다.
여기서, 도통 저항이 1Ω 이상인 경우에는, 실제상, 웨이퍼에 형성된 집적회로의 전기적 검사에 사용하기 어렵다.
이상의 결과를 하기 표 2에 나타낸다.
시트형 프로브 이방 도전성 커넥터 접속 불량 비율
사이클수 온도 1회 10회 50회 100회 200회
실시예 1 M3 C5 25℃ 0% 0% 0% 0% 0%
150℃ 0% 0% 0% 0% 0%
M4 C6 25℃ 0% 0% 0% 0% 0%
150℃ 0% 0% 0% 0% 0%
비교예 1 N3 C7 25℃ 0% 0% 1% 3% 5%
150℃ 24% 30%이상 30%이상 30%이상 30%이상
N4 C8 25℃ 0% 1% 2% 3% 4%
150℃ 28% 30%이상 30%이상 30%이상 30%이상

Claims (19)

  1. 각각의 접속해야 할 전극에 대응하는 패턴에 따라서 배치된, 표면에 노출되는 표면 전극부 및 이면에 노출되는 이면 전극부를 갖는 복수의 전극 구조체가 유연한 수지로 된 절연막에 의해 유지되어 이루어지는 접점막, 및
    이 접점막을 지지하는 프레임판을 포함하는 것을 특징으로 하는 시트형 프로브.
  2. 회로 장치의 전기적 검사에 사용되는 시트형 프로브로서,
    검사 대상인 회로 장치의 피검사 전극이 형성된 전극 영역에 대응하여 각각 두께 방향으로 관통하는 복수의 관통 구멍이 형성된, 금속으로 이루어지는 프레임판, 및 이 프레임판의 각 관통 구멍의 주변부에 지지된 복수의 접점막을 포함하고,
    상기 접점막의 각각은, 유연한 수지로 이루어지는 절연막과, 이 절연막을 그 두께 방향으로 관통하여 신장되고, 상기 전극 영역에서의 피검사 전극의 패턴에 대응하는 패턴에 따라서 배치된, 해당 접점막의 표면에 노출되는 표면 전극부 및 해당 접점막의 이면에 노출되는 이면 전극부를 갖는 전극 구조체로 이루어지고, 해당 전극 구조체의 각각이, 상기 프레임판의 각 관통 구멍 내에 위치하도록 배치되어 있는 것을 특징으로 하는 시트형 프로브.
  3. 회로 장치의 전기적 검사에 사용되는 시트형 프로브로서,
    검사 대상인 회로 장치의 피검사 전극이 형성된 전극 영역에 대응하여 각각 두께 방향으로 관통되는 복수의 관통 구멍이 형성된 프레임판, 및 이 프레임판 상에 배치되어 지지된 접점막을 포함하고,
    상기 접점막은, 유연한 수지로 이루어지는 절연막, 및 이 절연막을 그 두께 방향으로 관통하여 신장되고, 상기 피검사 전극의 패턴에 대응하는 패턴에 따라서 배치된, 해당 접점막의 표면에 노출되는 표면 전극부 및 해당 접점막의 이면에 노출되는 이면 전극부를 갖는 전극 구조체로 이루어지고, 해당 전극 구조체의 각각이 상기 프레임판의 각 관통 구멍 내에 위치하도록 배치되어 있는 것을 특징으로 하는 시트형 프로브.
  4. 제3항에 있어서, 서로 독립된 복수의 접점막이 상기 프레임판의 표면을 따라 나열되도록 배치되어 있는 것을 특징으로 하는 시트형 프로브.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 웨이퍼에 형성된 복수의 집적회로의 각각에 대해서, 해당 집적회로의 전기적 검사를 웨이퍼의 상태에서 실시하기 위해서 사용되는 것임을 특징으로 하는 시트형 프로브.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서, 전극 구조체의 피치가 40∼250㎛이고, 전극 구조체의 총수가 5000개 이상인 것을 특징으로 하는 시트형 프로브.
  7. 제2항 내지 제6항 중 어느 한 항에 있어서, 전극 구조체에서의 표면 전극부가 절연막의 표면으로부터 돌출되는 돌기 형상인 것을 특징으로 하는 시트형 프로브.
  8. 제7항에 있어서, 전극 구조체에서의 표면 전극부의 직경에 대한 돌출 높이의 비가 0.2∼3인 것을 특징으로 하는 시트형 프로브.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 표면 전극부 및 이면 전극부가 절연막을 관통하여 신장되는 단락부에 의해서 전극 구조체가 서로 연결되어 이루어지는 것을 특징으로 하는 시트형 프로브.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 전극 구조체에서의 이면 전극부가 프레임판을 구성하는 금속과 동일한 금속으로 이루어지는 부분을 갖는 것을 특징으로 하는 시트형 프로브.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 전극 구조체에서의 이면 전극부에 고도전성 금속으로 이루어지는 피복막이 형성되어 있는 것을 특징으로 하는 시트형 프로브.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 프레임판의 선 열 팽창 계수가 3×10-5/K 이하인 것을 특징으로 하는 시트형 프로브.
  13. 제9항 기재의 시트형 프로브를 제조하는 방법으로서,
    프레임판 형성용 금속판, 및 이 프레임판 형성용 금속판 상에 일체적으로 적층된 절연막 형성용 시트를 갖는 적층체를 준비하고,
    이 적층체에서의 절연막 형성용 수지 시트에, 형성해야 할 전극 구조체의 패턴에 대응하는 패턴에 따라서 관통 구멍을 형성하고, 해당 적층체에 대하여 도금 처리를 행함으로써, 해당 절연막 형성용 수지 시트의 관통 구멍 내에 형성되고 상기 프레임판 형성용 금속판에 연결되는 단락부, 및 해당 단락부에 연결되는 표면 전극부를 형성하고,
    그 후, 상기 프레임판 형성용 금속판을 에칭 처리함으로써, 관통 구멍이 형성된 프레임판을 형성하는 공정을 갖는 것을 특징으로 하는 시트형 프로브의 제조 방법.
  14. 제13항에 있어서, 프레임판 형성용 금속판을 에칭 처리함으로써, 관통 구멍이 형성된 프레임판을 형성함과 아울러, 해당 프레임판 형성용 금속판의 일부에 의해서, 단락부에 연결된 이면 전극부를 형성하는 것을 특징으로 하는 시트형 프로브의 제조 방법.
  15. 제1항 내지 제12항 중 어느 한 항에 따른 시트형 프로브를 포함하는 것을 특징으로 하는 프로브 카드.
  16. 웨이퍼에 형성된 복수의 집적회로 각각에 대해서, 해당 집적회로의 전기적 검사를 웨이퍼의 상태에서 실시하기 위해서 사용되는 프로브 카드로서,
    검사 대상인 웨이퍼에서의 집적회로의 피검사 전극의 패턴에 대응하는 패턴에 따라서 검사 전극이 표면에 형성된 검사용 회로 기판과, 이 검사용 회로 기판의 표면 상에 배치된 이방 도전성 커넥터와, 이 이방 도전성 커넥터 상에 배치된, 제1항 내지 제12항 중 어느 한 항에 따른 시트형 프로브를 포함하는 것을 특징으로 하는 프로브 카드.
  17. 제15항 기재의 프로브 카드를 포함하는 것을 특징으로 하는 회로 장치의 검사 장치.
  18. 웨이퍼에 형성된 복수의 집적회로의 각각에 대해서, 해당 집적회로의 전기적 검사를 웨이퍼의 상태에서 실시하는 웨이퍼 검사 장치로서,
    제16항에 따른 프로브 카드를 포함하는 것을 특징으로 하는 웨이퍼 검사 장치.
  19. 웨이퍼에 형성된 복수의 집적회로의 각각을, 제16항에 따른 프로브 카드를 통해 테스터에 전기적으로 접속하고, 해당 웨이퍼에 형성된 집적회로의 전기적 검사를 실행하는 것을 특징으로 하는 웨이퍼 검사 방법.
KR1020057021523A 2003-05-13 2004-05-12 시트형 프로브, 및 그 제조 방법과 응용 KR101057517B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00134450 2003-05-13
JP2003134450 2003-05-13
PCT/JP2004/006385 WO2004102208A1 (ja) 2003-05-13 2004-05-12 シート状プローブおよびその製造方法並びにその応用

Publications (2)

Publication Number Publication Date
KR20060011864A true KR20060011864A (ko) 2006-02-03
KR101057517B1 KR101057517B1 (ko) 2011-08-17

Family

ID=33447150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021523A KR101057517B1 (ko) 2003-05-13 2004-05-12 시트형 프로브, 및 그 제조 방법과 응용

Country Status (8)

Country Link
US (1) US7391227B2 (ko)
EP (1) EP1624309B1 (ko)
KR (1) KR101057517B1 (ko)
CN (1) CN1788202A (ko)
AT (1) ATE373831T1 (ko)
DE (1) DE602004009057T2 (ko)
TW (1) TWI239685B (ko)
WO (1) WO2004102208A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8108748B2 (en) 2007-12-11 2012-01-31 Wi-Lan Inc. Modulation symbol to outer codeword mapping
KR20170085450A (ko) * 2016-01-14 2017-07-24 신꼬오덴기 고교 가부시키가이샤 프로브 가이드판, 그 제조 방법 및 프로브 장치

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446545B2 (en) * 2003-05-08 2008-11-04 Unitechno Inc. Anisotropically conductive sheet
TWI239685B (en) 2003-05-13 2005-09-11 Jsr Corp Flaky probe, its manufacturing method and its application
TW200604533A (en) * 2004-04-27 2006-02-01 Jsr Corp Sheetlike probe, its manufacturing method and its application
WO2006046650A1 (ja) * 2004-10-29 2006-05-04 Jsr Corporation ウエハ検査用探針部材、ウエハ検査用プローブカードおよびウエハ検査装置
KR101167748B1 (ko) * 2004-11-12 2012-07-23 제이에스알 가부시끼가이샤 웨이퍼 검사용 탐침 부재, 웨이퍼 검사용 프로브 카드 및웨이퍼 검사 장치
JP2006194620A (ja) * 2005-01-11 2006-07-27 Tokyo Electron Ltd プローブカード及び検査用接触構造体
US20070054512A1 (en) * 2005-09-08 2007-03-08 International Business Machines Corporation Topography compensating land grid array interposer
SG148075A1 (en) * 2007-06-04 2008-12-31 Mjc Probe Inc Low leakage circuit board for probe card and low leakage probe card, and fabrication method of sames
KR100886712B1 (ko) * 2007-07-27 2009-03-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
WO2009107747A1 (ja) * 2008-02-29 2009-09-03 日本発條株式会社 配線基板およびプローブカード
US20090267698A1 (en) * 2008-04-27 2009-10-29 Realtek Semiconductor Corp. Dual supply inverter for voltage controlled ring oscillator
TW201011830A (en) * 2008-09-03 2010-03-16 United Test Ct Inc Self-adhesive semiconductor wafer
JP5639897B2 (ja) * 2009-01-15 2014-12-10 ポリマテック・ジャパン株式会社 コネクタ
US8509036B2 (en) 2010-12-09 2013-08-13 Tdk Corporation Method of burn-in testing for thermally assisted head
US8957692B2 (en) 2010-12-02 2015-02-17 Tdk Corporation Method for performing burn-in test
JP5597564B2 (ja) * 2011-02-04 2014-10-01 株式会社日本マイクロニクス プローブ装置及びその製造方法
JP2012204530A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置の製造方法
JP5389970B2 (ja) * 2012-03-26 2014-01-15 シャープ株式会社 撮像モジュール、および撮像モジュールの製造方法
JP6256454B2 (ja) * 2015-11-30 2018-01-10 株式会社デンソー ヒータプレート、このヒータプレートを用いる熱流束センサの製造装置、このヒータプレートの製造方法、及び、このヒータプレートの製造装置
US11509080B2 (en) 2020-07-22 2022-11-22 Te Connectivity Solutions Gmbh Electrical connector assembly having hybrid conductive polymer contacts
US11128072B1 (en) 2020-07-22 2021-09-21 TE Connectivity Services Gmbh Electrical connector assembly having variable height contacts
US11509084B2 (en) 2020-07-24 2022-11-22 Te Connectivity Solutions Gmbh Electrical connector assembly having hybrid conductive polymer contacts
US11894629B2 (en) 2021-03-09 2024-02-06 Tyco Electronics Japan G.K. Electrical interconnect with conductive polymer contacts having tips with different shapes and sizes
EP4253946A4 (en) * 2022-02-18 2023-11-15 Contemporary Amperex Technology Co., Limited METHOD AND APPARATUS FOR MEASURING ELECTRODE SHEET

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5207585A (en) 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
US5487999A (en) 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
KR100196195B1 (ko) * 1991-11-18 1999-06-15 이노우에 쥰이치 프로우브 카드
JP2867209B2 (ja) * 1993-08-27 1999-03-08 日東電工株式会社 フレキシブル回路基板と接触対象物との接続方法およびその構造
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JPH0837212A (ja) * 1994-07-22 1996-02-06 Tokyo Electron Ltd プローブヘッドおよびそれを用いた検査方法
US5896038A (en) * 1996-11-08 1999-04-20 W. L. Gore & Associates, Inc. Method of wafer level burn-in
JP3188876B2 (ja) * 1997-12-29 2001-07-16 インターナショナル・ビジネス・マシーンズ・コーポレ−ション プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
US6552555B1 (en) * 1998-11-19 2003-04-22 Custom One Design, Inc. Integrated circuit testing apparatus
JP4083350B2 (ja) * 1999-06-30 2008-04-30 Ｈｏｙａ株式会社 バンプ付きメンブレンリングの製造方法
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
US6690184B1 (en) * 2000-08-31 2004-02-10 Micron Technology, Inc. Air socket for testing integrated circuits
JP3631451B2 (ja) * 2001-02-05 2005-03-23 松下電器産業株式会社 半導体集積回路の検査装置および検査方法
JP2003077559A (ja) * 2001-08-31 2003-03-14 Jsr Corp 異方導電性コネクターおよびその製造方法並びにその応用製品
EP1553621A4 (en) * 2002-08-09 2005-08-10 Jsr Corp CONNECTORS WITH ANISOTROPIC CONDUCTIVITY, CONDUCTIVE PASTE COMPOSITION, SONY MEMBER, WAFER INSPECTION DEVICE AND WAFER SEARCHING METHOD
TWI239685B (en) 2003-05-13 2005-09-11 Jsr Corp Flaky probe, its manufacturing method and its application

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8108748B2 (en) 2007-12-11 2012-01-31 Wi-Lan Inc. Modulation symbol to outer codeword mapping
US8195998B2 (en) 2007-12-11 2012-06-05 Wi-Lan, Inc. Outer coding framework
US8250441B2 (en) 2007-12-11 2012-08-21 Wi-Lan Inc. Outer coding framework for application packet error rate minimization
US8261164B2 (en) 2007-12-11 2012-09-04 Wi-Lan, Inc. Packet error rate correlation minimization
US8510619B2 (en) 2007-12-11 2013-08-13 Wi-Lan, Inc. Outer coding framework
US8547953B2 (en) 2007-12-11 2013-10-01 Wi-Lan, Inc. Compact specification of data allocations
US8671334B2 (en) 2007-12-11 2014-03-11 Wi-Lan, Inc. Data fragmentation identification in a data table
US8732542B2 (en) 2007-12-11 2014-05-20 Wi-Lan, Inc. Outer coding framework
US8848588B2 (en) 2007-12-11 2014-09-30 Wi-Lan, Inc. Network entry and recovery
KR20170085450A (ko) * 2016-01-14 2017-07-24 신꼬오덴기 고교 가부시키가이샤 프로브 가이드판, 그 제조 방법 및 프로브 장치

Also Published As

Publication number Publication date
DE602004009057T2 (de) 2008-07-03
EP1624309B1 (en) 2007-09-19
DE602004009057D1 (de) 2007-10-31
TWI239685B (en) 2005-09-11
TW200428699A (en) 2004-12-16
EP1624309A4 (en) 2006-05-31
US7391227B2 (en) 2008-06-24
CN1788202A (zh) 2006-06-14
EP1624309A1 (en) 2006-02-08
ATE373831T1 (de) 2007-10-15
WO2004102208A1 (ja) 2004-11-25
KR101057517B1 (ko) 2011-08-17
US20070069743A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
KR101057517B1 (ko) 시트형 프로브, 및 그 제조 방법과 응용
KR100577947B1 (ko) 이방 도전성 커넥터 및 그 제조 방법 및 프로우브 부재
KR101167750B1 (ko) 웨이퍼 검사용 탐침 부재, 웨이퍼 검사용 프로브 카드 및웨이퍼 검사 장치
JP3788258B2 (ja) 異方導電性コネクターおよびその応用製品
JP2003092317A (ja) シート状コネクターおよびプローブ装置
KR100741228B1 (ko) 이방 도전성 커넥터 및 프로브 부재 및 웨이퍼 검사 장치및 웨이퍼 검사 방법
JP3573120B2 (ja) 異方導電性コネクターおよびその製造方法並びにその応用製品
KR101167748B1 (ko) 웨이퍼 검사용 탐침 부재, 웨이퍼 검사용 프로브 카드 및웨이퍼 검사 장치
KR100921268B1 (ko) 이방 도전성 시트, 그의 제조 방법 및 그의 응용 제품
JP3649245B2 (ja) シート状プローブの製造方法
JP3788476B2 (ja) ウエハ検査用探針部材、ウエハ検査用プローブカードおよびウエハ検査装置
JP4479477B2 (ja) 異方導電性シートおよびその製造方法並びにその応用製品
JP3906068B2 (ja) 異方導電性シート、コネクターおよびウエハ検査装置
JP3781048B2 (ja) シート状プローブおよびその応用
JP3788477B1 (ja) ウエハ検査用探針部材、ウエハ検査用プローブカードおよびウエハ検査装置
JP4416619B2 (ja) シート状プローブおよびその製造方法
JP2006118942A (ja) シート状プローブおよびその製造方法並びにその応用
JP2002025351A (ja) 異方導電性シートおよびその製造方法並びに回路装置の電気的検査装置
JP2006138719A (ja) シート状プローブおよびシート状プローブの製造方法ならびにその応用
JP2006105851A (ja) シート状プローブおよびその製造方法並びにその応用
JP2006125859A (ja) シート状プローブおよびその製造方法ならびにその応用
JP2006140002A (ja) シート状プローブおよびその製造方法ならびにその応用
JP2006162604A (ja) シート状プローブおよびプローブカードならびにウエハの検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140806

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160809

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170807

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180806

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190805

Year of fee payment: 9