KR101232691B1 - 배선기판 및 프로브 카드 - Google Patents

배선기판 및 프로브 카드 Download PDF

Info

Publication number
KR101232691B1
KR101232691B1 KR1020107019053A KR20107019053A KR101232691B1 KR 101232691 B1 KR101232691 B1 KR 101232691B1 KR 1020107019053 A KR1020107019053 A KR 1020107019053A KR 20107019053 A KR20107019053 A KR 20107019053A KR 101232691 B1 KR101232691 B1 KR 101232691B1
Authority
KR
South Korea
Prior art keywords
thin film
wiring
ceramic substrate
wiring board
probe
Prior art date
Application number
KR1020107019053A
Other languages
English (en)
Other versions
KR20100120176A (ko
Inventor
도시오 가자마
히로시 나카야마
신야 미야지
고헤이 스즈키
Original Assignee
니혼 하츠쵸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼 하츠쵸 가부시키가이샤 filed Critical 니혼 하츠쵸 가부시키가이샤
Publication of KR20100120176A publication Critical patent/KR20100120176A/ko
Application granted granted Critical
Publication of KR101232691B1 publication Critical patent/KR101232691B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

미세한 피치의 배선이 가능하고, 실리콘의 열팽창 계수에 가까운 열팽창 계수를 가지는 배선기판 및 당해 배선기판을 구비한 프로브 카드를 제공한다.
이 목적을 위해, 열팽창 계수가 3.0×10-6∼5.0×10-6/℃ 인 세라믹스 기판과, 세라믹스 기판의 한쪽 표면에 적층된 하나 또는 복수의 박막 배선시트를 가지는 배선기판과, 도전성의 복수의 프로브를 박막 배선시트의 배선에 대응시켜 배치함과 동시에 각 프로브의 양쪽 끝을 표출시킨 상태에서 개별로 탈락 방지하여 유지하고, 각 프로브의 한쪽 끝이 박막 배선시트와 접촉한 상태로 상기 배선기판에 적층된 프로브 헤드를 구비한다.

Description

배선기판 및 프로브 카드{WIRING BOARD AND PROBE CARD}
본 발명은, 배선기판 및 당해 배선기판을 구비하고, 반도체 웨이퍼의 전기특성 검사에 사용하는 프로브 카드에 관한 것이다.
반도체의 검사공정에서는, 다이싱하기 전의 반도체 웨이퍼의 상태에서 도전성을 가지는 프로브를 콘택트시킴으로써 전기특성 검사를 행하여, 불량품을 검출한다(웨이퍼 레벨 테스트). 이 웨이퍼 레벨 테스트를 행할 때에는, 검사용 신호를 반도체 웨이퍼로 전송하기 위하여, 다수의 프로브를 수용하는 프로브 카드가 사용된다. 웨이퍼 레벨 테스트에서는, 반도체 웨이퍼 상의 다이를 프로브 카드로 스캐닝하면서 프로브를 다이마다 개별로 콘택트시키나, 반도체 웨이퍼 상에는 수백∼수만이라는 다이가 형성되어 있기 때문에, 하나의 반도체 웨이퍼를 테스트하기 위하해서는 상당한 시간이 필요하고, 다이의 수가 증가함과 동시에 비용 상승을 초래하고 있었다.
상기한 웨이퍼 레벨 테스트의 문제점을 해소하기 위하여, 최근에는, 반도체 웨이퍼 상의 모든 다이 또는 반도체 웨이퍼 상의 적어도 1/4∼1/2 정도의 다이에 수백∼수만의 프로브를 일괄하여 콘택트시키는 방법(풀 웨이퍼 레벨 테스트)도 사용되고 있다(예를 들면, 특허문헌 1을 참조). 이 방법에서는, 프로브를 반도체 웨이퍼 상의 전극에 대하여 정확하게 콘택트시키기 위하여, 반도체 웨이퍼의 표면에 대한 프로브 카드의 평행도나 평면도를 정밀도 좋게 유지함으로써 프로브의 선단 위치 정밀도를 유지하는 기술이나, 반도체 웨이퍼를 고정밀도로 얼라이먼트하는 기술이 알려져 있다(예를 들면, 특허문헌 2 또는 3을 참조).
도 16은, 상기한 풀 웨이퍼 레벨 테스트에서 적용되는 프로브 카드의 일 구성예를 모식적으로 나타내는 도면이다. 상기 도면에 나타내는 프로브 카드(401)는, 반도체 웨이퍼 상의 전극의 배치 패턴에 대응하여 설치된 복수의 프로브(402)를 수용하는 프로브 헤드(403)와, 프로브 헤드(403)에서의 미세한 배선 패턴의 간격을 변환하는 스페이스 트랜스포머(404)와, 스페이스 트랜스포머(404)로부터 나온 배선(w)을 중계하는 인터포저(405)와, 프로브 헤드를 유지하는 판스프링(406)과, 인터포저(405)에 의해 중계된 배선(w)을 검사장치에 접속하는 배선기판(407)과, 배선기판(407)에 설치되고, 검사용 신호를 생성하는 검사장치측에 접속되는 커넥터(408)와, 배선기판(407)을 보강하는 보강부재(409)를 구비한다.
[특허문헌 1]
일본국 특표2001-524258호 공보
[특허문헌 2]
일본국 특허제3386077호 공보
[특허문헌 3]
일본국 특개2005-164600호 공보
일반적으로, 실리콘을 주성분으로 하는 반도체 웨이퍼의 열팽창 계수(3.4× 10-6/℃)는, 가라에포나 폴리이미드 등의 수지를 주성분으로 하는 배선기판의 열팽창 계수(12×10-6∼17×10-6/℃)보다 현저하게 작다. 이 때문에, 종래의 프로브 카드에서는, 스페이스 트랜스포머의 재료로서, 반도체 웨이퍼의 열팽창 계수보다 크고 또한 배선기판의 열팽창 계수보다 작은 열팽창 계수를 가지는 재료를 적용함으로써, 반도체 웨이퍼의 열팽창 계수와 배선기판의 열팽창 계수의 차를 완화하고, 폭 넓은 온도 환경 하(25∼125℃ 정도)에서 전기특성 검사를 행할 때에 프로브의 선단 위치와 반도체 웨이퍼의 전극과의 사이에 위치 어긋남이 생기는 것을 방지하고 있다.
그러나, 스페이스 트랜스포머는, 내부의 배선을 형성하기 위하여 제조에 시간이 걸리고, 여러 겹으로 적층할 필요가 있어 고가가 되지 않을 수 없었다. 이와 같은 상황 하에서, 스페이스 트랜스포머를 사용하지 않고 프로브 카드를 구성할 수 있는 배선기판으로서, 100 ㎛ 정도의 미세한 피치의 배선이 가능하고, 실리콘의 열팽창 계수에 가까운 열팽창 계수를 가지는 배선기판이 크게 요구되고 있었다.
본 발명은, 상기를 감안하여 이루어진 것으로, 미세한 피치의 배선이 가능하고, 실리콘의 열팽창 계수에 가까운 열팽창 계수를 가지는 배선기판 및 당해 배선기판을 구비한 프로브 카드를 제공하는 것을 목적으로 한다.
상기한 과제를 해결하고, 목적을 달성하기 위하여, 본 발명에 관한 배선기판은, 열팽창 계수가 3.0×10-6∼5.0×10-6/℃인 세라믹스 기판과, 상기 세라믹스 기판의 제 1 표면에 접착에 의해 적층된 하나 또는 복수의 박막 배선시트와, 상기 세라믹스 기판의 제1 표면과는 반대측의 제2 표면에 설치된 박막 다층 배선시트와, 상기 박막 다층 배선시트의 위에 설치된 보강부재를 구비한 것을 특징으로 한다.
또, 본 발명에 관한 배선기판은, 상기 발명에서, 상기 세라믹스 기판은, 두께 방향으로 관통하는 스루홀을 가지는 것을 특징으로 한다.
또, 본 발명에 관한 배선기판은, 상기 발명에서, 각각이 상기 박막 배선시트와 전기적으로 접속된 복수의 제로 인서션 포스형의 커넥터를 더 구비한 것을 특징으로 한다.
또, 본 발명에 관한 배선기판은, 상기 발명에서, 상기 세라믹스 기판의 상기 제2 표면에 적층되고, 상기 세라믹스 기판보다 열팽창 계수가 작은 하나 또는 복수의 금속을 더 구비한 것을 특징으로 한다.
삭제
또, 본 발명에 관한 프로브 카드는, 길이 방향을 따라 신축 자유로운 도전성의 프로브를 사용함으로써, 반도체 웨이퍼와 당해 반도체 웨이퍼에 대하여 출력하는 신호를 생성하는 회로구조를 전기적으로 접속하는 프로브 카드로서, 상기 어느 하나의 발명에 관한 배선기판과, 복수의 상기 프로브를 상기 박막 배선시트의 배선에 대응시켜 배치함과 동시에 각 프로브의 양쪽 끝을 표출시킨 상태에서 개별로 탈락 방지하여 유지하고, 각 프로브의 한쪽 끝이 상기 박막 배선시트와 접촉한 상태로 상기 배선기판에 적층된 프로브 헤드를 구비한 것을 특징으로 한다.
또, 본 발명에 관한 배선기판은, 상기 박막 다층 배선시트의 위에 설치된 실장부품을 더 구비한 것을 특징으로 한다.
본 발명에 의하면, 열팽창 계수가 3.0×10-6∼5.0×10-6/℃ 인 세라믹스 기판과, 이 세라믹스 기판의 한쪽 표면에 적층된 하나 또는 복수의 박막 배선시트를 구비하고 있기 때문에, 미세한 피치의 배선이 가능하고, 실리콘의 열팽창 계수에 가까운 열팽창 계수를 가지는 배선기판 및 당해 배선기판을 구비한 프로브 카드를 제공할 수 있다.
도 1은 본 발명의 실시형태 1에 관한 프로브 카드의 구성을 나타내는 도,
도 2는 도 1의 화살표 A 방향의 평면도,
도 3은 프로브, 프로브 헤드 및 배선기판의 각 주요부의 구성을 나타내는 도,
도 4는 배선기판 주요부의 다른 구성예를 나타내는 도,
도 5는 본 실시형태 1의 일 변형예에 관한 프로브 카드의 구성을 나타내는 도,
도 6은 본 발명의 실시형태 1의 일 변형예에 관한 프로브 카드의 주요부의 구성을 나타내는 도,
도 7은 본 발명의 실시형태 1의 다른 변형예에 관한 프로브 카드의 구성을 나타내는 도,
도 8은 본 발명의 실시형태 2에 관한 프로브 카드의 구성을 나타내는 도,
도 9는 도 8의 화살표 B 방향의 평면도,
도 10은 본 발명의 실시형태 2에 관한 프로브 카드의 주요부의 구성을 나타내는 도,
도 11은 본 발명의 실시형태 2에 관한 프로브 카드가 구비하는 ZIF형의 커넥터의 구성을 나타내는 도,
도 12는 본 발명의 실시형태 3에 관한 프로브 카드의 구성을 나타내는 평면도,
도 13은 본 발명의 실시형태 3에 관한 프로브 카드가 구비하는 ZIF형의 커넥터의 구성을 나타내는 도,
도 14는 본 발명의 다른 실시형태에 관한 배선기판의 주요부의 구성을 나타내는 도,
도 15는 본 발명의 또 다른 실시형태에 관한 배선기판의 주요부의 구성을 나타내는 도,
도 16은 종래의 프로브 카드의 구성을 나타내는 도면이다.
이하, 첨부 도면을 참조하여 본 발명을 실시하기 위한 최선의 형태(이후, 「실시형태」라 한다)를 설명한다. 또한, 도면은 모식적인 것으로, 각 부분의 두께와 폭과의 관계, 각각의 부분의 두께의 비율 등은 현실의 것과는 다른 경우도 있는 것에 유의해야 하며, 도면 상호 간에서도 서로의 치수의 관계나 비율이 다른 부분이 포함되는 경우가 있는 것은 물론이다.
(실시형태 1)
도 1은, 본 발명의 실시형태 1에 관한 본 발명의 실시형태 1에 관한 프로브 카드의 구성을 나타내는 도면이다. 또, 도 2는, 도 1의 화살표 A 방향의 평면도이다. 이들 도면에 나타내는 프로브 카드(1)는, 검사대상에 대응하여 설치되는 복수의 도전성 프로브(2)와, 복수의 프로브(2)를 수용하는 원반 형상의 프로브 헤드(3)와, 프로브 헤드(3)에 수용된 프로브(2)의 배치 패턴에 대응한 배선 패턴을 가지고, 프로브 헤드(3)보다 지름이 큰 원반 형상을 이루는 배선기판(4)과, 배선기판(4)에 고착되어, 프로브 헤드(3)를 유지하는 판스프링(5)과, 배선기판(4)의 표면 중 프로브 헤드(3)가 적층되는 표면과 반대측의 표면에 설치되어, 검사용 신호를 생성하는 회로구조를 구비한 검사장치와의 접속을 도모하는 커넥터(6)와, 배선기판(4)의 한쪽 면에 장착되어, 배선기판(4)을 보강하여 변형을 방지하는 보강부재(7)를 구비한다.
도 3은, 프로브(2)의 구성을 나타냄과 동시에 프로브 헤드(3) 및 배선기판(4)의 주요부의 구성을 나타내는 도면이다. 프로브(2)는, 선단이 배선기판(4)에 접촉하는 플런저(21)와, 플런저(21)와 상반되는 방향으로 돌출하고, 검사대상인 반도체 웨이퍼(100)의 전극(101)에 접촉하는 플런저(22)와, 플런저(21, 22)의 사이에 설치되고, 플런저(21, 22)를 신축 자유롭게 연결하는 코일 스프링(23)을 구비한다. 서로 연결되는 플런저(21, 22), 및 코일 스프링(23)은 동일한 축선을 가지고 있다.
플런저(21)는, 첨예단을 가지는 선단부(21a)와, 선단부(21a)의 기초 끝측에 설치되고, 선단부(21a)의 지름보다 작은 지름을 가지는 보스부(21b)와, 보스부(21b)의 표면 중 선단부(21a)와 접하는 쪽과 반대측 표면으로부터 연장되는 축부(21c)를 가진다. 또, 플런저(22)는, 첨예단을 가지는 선단부(22a)와, 선단부(22a)의 기초 끝측에 설치되고, 선단부(22a)의 지름보다 큰 지름을 가지는 플랜지부(22b)와, 플랜지부(22b)의 표면으로부터 선단부(22a)와 상반되는 방향으로 돌출하고, 플랜지부(22b)의 지름보다 작은 지름을 가지는 보스부(22c)를 가진다. 코일 스프링(23)은, 플런저(21)에 설치되는 쪽이 성긴 감김부(23a)인 한편, 플런저(22)에 설치되는 쪽이 밀착 감김부(23b)이다. 성긴 감김부(23a)의 끝부는 보스부(21b)로 압입되는 한편, 밀착 감김부(23b)의 끝부는 보스부(22c)로 압입된다.
프로브(2)는, 도 3에 나타내는 상태에서, 코일 스프링(23)이 만곡되어 밀착 감김부(23b)의 적어도 일부가 축부(21c)에 접촉하고 있다. 이에 의하여, 플런저(22)의 선단부(22a)가 반도체 웨이퍼(100)의 전극(101)에 접촉하였을 때, 플런저(21), 코일 스프링(23)의 밀착 감김부(23b) 및 플런저(22)를 차례로 경유한 최단 경로에 의한 전기도통이 실현된다.
또한, 여기서 설명한 프로브(2)의 구성은 어디까지나 일례에 지나지 않고, 종래부터 알려져 있는 여러가지 종류의 프로브 중 어느 하나를 사용하여 구성하는 것이 가능하다.
프로브 헤드(3)는 절연성 재료를 사용하여 형성된다. 프로브 헤드(3)에는, 반도체 웨이퍼(100)의 전극(101)의 배열에 따라 프로브(2)를 개별로 수용하는 구멍부(31)가 프로브 헤드(3)의 두께 방향(도 3의 상하 방향)으로 관통하여 설치되어 있다. 구멍부(31)는, 반도체 웨이퍼(100)측의 끝면으로부터, 적어도 선단부(22a)의 길이 방향의 길이보다 작은 길이에 걸쳐 형성된 작은 지름 구멍(31a)과, 이 작은 지름 구멍(31a)과 동일한 중심축을 가지고, 작은 지름 구멍(31a)의 지름보다 큰 지름을 가지는 큰 지름 구멍(31b)을 구비한다. 작은 지름 구멍(31a)의 내경은, 선단부(22a)의 외경보다 약간 크고 플랜지부(22b)의 외경보다 약간 작다. 이 때문에, 구멍부(31)는 플런저(22)를 탈락 방지하고 있다.
프로브 헤드(3)에 수용되는 프로브(2)의 수나 배치 패턴은, 반도체 웨이퍼(100)에 형성되는 반도체 칩의 수나 전극(101)의 배치 패턴에 따라 정해진다. 예를 들면, 직경 8 인치(약 200 mm)의 반도체 웨이퍼(100)를 검사대상으로 하는 경우에는, 수십∼수천개의 프로브(2)가 필요하게 된다. 또, 직경 12 인치(약 300 mm)의 반도체 웨이퍼를 검사대상으로 하는 경우에는, 수백개∼수만개의 프로브(2)가 필요하게 된다.
배선기판(4)은, 열팽창 계수가 2.5×10-6∼5.0×10-6/℃, 더욱 바람직하게는 2.9×10-6∼3.9×10-6/℃ 인 세라믹스 기판(41)과, 세라믹스 기판(41)의 한쪽 표면에 적층된 3매의 박막 배선시트(42a, 42b, 42c)와, 세라믹스 기판(41)의 다른쪽 표면에 적층된 박막 다층 배선시트(43)를 가진다. 세라믹스 기판(41)의 열팽창 계수는, 실리콘의 열팽창 계수(3.4×10-6/℃)에 가까운 값을 가지고 있다. 박막 배선시트(42a, 42b, 42c) 및 박막 다층 배선시트(43)는, 예를 들면 Cu/PI 박막 다층 배선 이고, 100 ㎛ 정도의 미세한 피치의 배선이 가능하다. 박막 배선시트(42a, 42b, 42c) 및 박막 다층 배선시트(43)는, 접착 등에 의해 세라믹스 기판(41)에 고착되어 있다. 또한, 도 1에서는, 3매의 박막 배선시트(42a, 42b, 42c)를 일괄하여 부호 42를 붙이고 있다.
세라믹스 기판(41)에는, 판두께 방향을 관통하는 스루홀(411)이 복수 형성되어 있다. 스루홀(411)은, 드릴 가공, 펀칭 가공, 레이저 가공, 전자빔 가공, 이온빔 가공, 와이어 방전 가공, 프레스 가공, 와이어 컷 가공, 또는 에칭 가공 등중 어느 하나의 가공방법에 의해 형성되고, 표면에는 은이나 구리 등의 도전재(412)에 의한 도금 가공이 실시되어 있다.
또한, 도 4에 나타내는 배선기판(44)과 같이, 세라믹스 기판(41)의 한쪽 표면에 1매의 박막 배선시트(42d)를 설치하는 한편, 다른쪽 표면에 4층의 박막 다층 배선시트(46)를 설치하여도 된다. 또, 도 1에서는, 박막 배선시트(42d)의 표면적이 프로브 헤드(3)와 동일한 표면적을 가지고 있는 경우를 나타내고 있으나, 박막 배선시트(42d)의 표면적을 세라믹스 기판(41)의 표면적과 같게 하여도 된다.
이상 설명한 본 발명의 실시형태 1에 의하면, 열팽창 계수가 3.0×10-6∼5.0×10-6/℃ 인 세라믹스 기판과, 이 세라믹스 기판의 한쪽 표면에 적층된 하나 또는 복수의 박막 배선시트를 구비하고 있기 때문에, 미세한 피치의 배선이 가능하고, 실리콘의 열팽창 계수에 가까운 열팽창 계수를 가지는 배선기판 및 당해 배선기판을 구비한 프로브 카드를 제공할 수 있다.
또, 본 실시형태 1에 의하면, 배선기판의 열팽창 계수가 실리콘에 가깝고, 또한 배선기판에서 미세한 피치의 배선이 가능하기 때문에, 종래의 프로브 카드와같이 스페이스 트랜스포머를 사용할 필요가 없다. 이 때문에, 스페이스 트랜스포머와 배선기판을 전기적으로 접속하는 인터포저도 불필요하고, 종래형의 프로브 카드와 같이, 접합점이 증가하여 전기특성이 나빠진다는 문제가 생기는 경우가 없다. 따라서, 고주파수의 전기신호의 전송 특성에도 우수한 배선기판 및 프로브 카드를 제공할 수 있다.
또, 본 실시형태 1에 의하면, 스페이스 트랜스포머나 인터포저가 불필요하기 때문에, 부품 점수가 적어 조립이 용이하고, 제조에 필요한 시간을 단축할 수 있다. 따라서, 제조에 필요한 비용을 줄여, 저가격화를 실현할 수 있다.
또, 본 실시형태 1에 의하면, 배선기판의 열팽창 계수를 반도체 웨이퍼의 열팽창 계수에 근접시킴으로써, 검사 시의 배선기판에 위치 어긋남이나 휘어짐이 생기는 것을 방지하고 있다. 이 결과, 모든 프로브의 반도체 웨이퍼에 대한 균일한 콘택트를 실현할 수 있어, 프로브 사이의 마모의 정도에 차이가 생기는 것을 방지할 수 있어, 각 프로브의 내구성을 향상시키는 것이 가능해진다.
도 5는, 본 실시형태 1의 일 변형예에 관한 프로브 카드의 구성을 나타내는 도면이다. 상기 도면에 나타내는 프로브 카드(8)는, 복수의 프로브(2), 프로브 헤드(3), 배선기판(9), 배선기판(9)의 측면에 설치되는 검사장치 접속용 커넥터(10) 및 배선기판(9)의 표면에 설치되고, 노이즈 저감용 콘덴서를 포함하는 실장부품(11)을 구비한다.
배선기판(9)은, 상기 실시형태 1의 세라믹스 기판(41)과 동일한 재질의 세라믹스 기판(91)과, 세라믹스 기판(91)의 한쪽 표면에 적층하여 고착되고, 세라믹스기판(91)과 프로브 헤드(3)의 사이에 개재하는 3매의 박막 배선시트(92a, 92b, 92c)와, 가라에포 또는 폴리이미드 등의 수지를 주성분으로 하고, 세라믹스 기판(91)을 끼워 넣기 가능한 오목부를 가지는 수지 기판(93)을 가진다. 수지 기판(93)은, 세라믹스 기판(91)을 끼워 넣은 상태에서 세라믹스 기판(91)의 표면과 면일한 표면을 가지고 있고, 이 표면에 박막 배선시트(92a, 92b, 92c)가 적층되어 있다. 또한, 도 5에서는, 3매의 박막 배선시트(92a, 92b, 92c)를 일괄하여 부호 92를 붙이고 있다.
도 6은, 프로브 카드(8)의 주요부의 구성을 나타내는 도면이다. 세라믹스 기판(91) 및 수지 기판(93)에는, 쌍을 이루어 서로 연통하는 스루홀(911, 931)이 복수씩 형성되어 있다. 스루홀(911, 931)의 각 표면에는 도전재(912, 932)에 의한 도금가공이 각각 실시되고 있다. 실장부품(11)은, 스루홀(911, 931), 3매의 박막 배선시트(92a, 92b, 92c)를 거쳐 프로브(2)에 도통한다.
이와 같은 구성을 가지는 프로브 카드(8)에 의하면, 세라믹스 기판(91)의 체적을 필요 최소한으로 억제함으로써, 세라믹스 기판(91)의 평탄도를 조정하기 쉽게 된다. 또, 배선기판(9)의 나머지 부분으로서, 세라믹스 기판(91)보다 염가의 수지 기판(93)을 사용하고 있기 때문에, 비용을 한층 더 저감하는 것이 가능해진다.
또한, 상기한 프로브 카드(1)에 대하여 실장부품(11)을 설치할 수도 있다. 도 7은, 이 경우의 프로브 카드의 주요부의 구성을 나타내는 도면이다. 상기 도면에 나타내는 배선기판(4')은, 세라믹스 기판(41)과, 3매의 박막 배선시트(42a, 42b, 42c)와, 박막 다층 배선시트(43)에 세라믹스 기판(41)의 스루홀(411)과 연통하는 스루홀(431)을 형성한 박막 다층 배선시트(43')를 가진다. 이와 같은 구성을 가지는 배선기판(4')을 사용함으로써, 실장부품(11)과 프로브(2)의 직선적인 배선을 실현할 수 있기 때문에, 반도체 웨이퍼(100)로부터의 실장부품(11)까지의 거리를 단축할 수 있다. 따라서, 예를 들면 실장부품(11)으로서 노이즈 저감용 콘덴서를 설치한 경우에는, 양호한 노이즈 저감 효과를 얻을 수 있다.
(실시형태 2)
도 8은, 본 발명의 실시형태 2에 관한 프로브 카드의 구성을 나타내는 도면이다. 도 9는 도 8의 화살표 B 방향의 평면도이다. 또, 도 10은, 본 실시형태 2에 관한 프로브 카드의 주요부의 구성을 나타내는 도면이다. 이들 도면에 나타내는 프로브 카드(12)는, 복수의 프로브(2), 프로브 헤드(3), 배선기판(13), 판스프링(5), 보강부재(7), 검사장치와의 접속을 행하기 위하여 배선기판(13)의 중심에 대하여 방사상으로 설치되는 복수의 커넥터(14)를 구비한다.
배선기판(13)은, 상기한 세라믹스 기판(41)과 동일한 재질(열팽창 계수가 2.5×10-6∼5.0×10-6/℃, 더욱 바람직하게는 2.9×10-6∼3.9×10-6/℃)의 세라믹스 기판(131)과, 세라믹스 기판(131)의 한쪽 표면으로서 프로브 헤드(3)와 대향하는 표면에 적층하여 고착되는 4매의 박막 배선시트(132a, 132b, 132c, 132d)를 가진다. 또한, 도 8에서는, 4매의 박막 배선시트(132a, 132b, 132c, 132d)를 일괄하여 부호(132)를 붙이고 있다.
도 11은, 커넥터(14)의 개략 구성을 나타내는 도면이다. 도 11에서는, 도 8과 마찬가지로, 4매의 박막 배선시트(132a, 132b, 132c, 132d)를 일괄하여 부호 132를 붙이고 있다. 이하, 본 실시형태 2에서는, 4매의 박막 배선시트(132a, 132b, 132c, 132d)의 것을 일괄하여 박막 배선시트(132)라 한다. 커넥터(14)는, 쌍을 이루는 커넥터끼리를 착탈할 때에 외력을 거의 필요로 하지 않는 제로 인서션포스(ZIF)형의 커넥터이다. 구체적으로는, 커넥터(14)는 수커넥터이며, 배선기판(13)에 형성된 절결부(133)에 설치되고, 측면에 복수의 리드선(141)이 노출되어 쌍을 이루는 암커넥터(검사장치측에 설치)와 결합하는 결합부(14a)와, 결합부(14a)의 기초 끝부에 형성되고, 배선기판(13)에 설치하였을 때에 배선기판(13)의 한쪽 표면(도 11의 상면)에 위치하는 제 1 플랜지부(14b)와, 절결부(133)의 내부로 삽입되는 동체부(14c)와, 동체부(14c)측의 표면에 복수의 리드선(141)이 노출되는 제 2 플랜지부(14d)를 구비한다. 제 2 플랜지부(14d)의 복수의 리드선(141)은 박막 배선시트(132)의 배선과 접촉함으로써, 커넥터(14)와 박막 배선시트(132)를 전기적으로 접속한다.
제 1 플랜지부(14b) 및 제 2 플랜지부(14d)의 대향하는 표면끼리는 거의 동일한 면적을 가지고 있다. 제 1 플랜지부(14b)에는 나사 삽입용 구멍부(142)가 복수 형성되어 있다. 또, 제 2 플랜지부(14d)에는, 제 1 플랜지부(14b)에 형성된 복수의 구멍부(142)의 어느 하나와 동축 상에 위치하는 복수의 나사 삽입용 구멍부(143)가 형성되어 있다.
커넥터(14)를 배선기판(13)에 설치할 때에는, 도 11에 나타내는 바와 같이 배선기판(13)의 절결부(133)의 바깥 둘레측으로부터 배선기판(13)의 중심방향으로 커넥터(14)를 슬라이드하여 끼워 고정한 후, 대응하는 구멍부(134, 142, 143)에 나사(201)를 설치한다. 또한, 도 11에서는, 간단을 위해 하나의 나사(201)만 기재하고 있다.
이상 설명한 본 발명의 실시형태 2에 의하면, 열팽창 계수가 3.0×10-6∼5.0×10-6/℃ 인 세라믹스 기판과, 이 세라믹스 기판의 한쪽 표면에 적층된 복수의 박막 배선시트를 구비하고 있기 때문에, 미세한 피치의 배선이 가능하고, 실리콘의 열팽창 계수에 가까운 열팽창 계수를 가지는 배선기판 및 당해 배선기판을 구비한 프로브 카드를 제공할 수 있다.
또, 본 실시형태 2에 의하면, 스페이스 트랜스포머나 인터포저는 불필요하기 때문에, 고주파수의 전기신호의 전송 특성이 우수하고, 비용이 들지 않아, 경제적인 프로브 카드를 제공하는 것이 가능해진다.
또, 본 실시형태 2에 의하면, ZIF형 커넥터를 적용하여 전기적인 접속을 실현함으로써, 프로브의 수가 많고 스프링 작용이 있는 단자에서는 반력이 방대해져 프로브 카드나 테스터에 인가되는 스트레스가 커지는 경우에도, 스트레스를 발생시키지 않고 확실한 전기적 접속을 얻을 수 있다. 따라서, 프로브의 수가 많고 배선이 복잡한 프로브 카드의 경우에도, 도통 불량이나 프로브의 열화가 생기기 어렵게 되어, 프로브 카드의 내구성을 향상시킬 수 있다.
(실시형태 3)
도 12는, 본 발명의 실시형태 3에 관한 프로브 카드의 구성을 나타내는 평면도이다. 상기 도면에 나타내는 프로브 카드(15)는, 복수의 프로브(2), 프로브 헤드(3), 배선기판(16), 판스프링(5), 배선기판(16)의 중심에 대하여 방사상으로 설치되는 복수의 커넥터(17)를 구비한다.
배선기판(16)은, 상기한 세라믹스 기판(41)과 동일한 재질(열팽창 계수가 3.0×10-6∼5.0×10-6/℃)의 세라믹스 기판(161)과, 세라믹스 기판(161)의 한쪽 표면으로서 프로브 헤드(3)와 대향하는 표면에 적층하여 고착되는 복수의 박막 배선시트를 가진다. 또한, 도 13에서는, 복수의 박막 배선시트를 일괄하여 부호 162를 붙이고 있다. 이하, 본 실시형태 3에서는, 복수의 박막 배선시트의 것을 일괄하여 박막 배선시트(162)라 한다.
도 13은, 커넥터(17)의 개략 구성을 나타내는 도면이다. 상기 도면에 나타내는 커넥터(17)는 ZIF형 수커넥터이고, 쌍을 이루는 암커넥터와 결합 가능한 제 1커넥터(171)와, 배선기판(16)에 형성된 개구부(163)에 장착되어, 배선기판(16)의 박막 배선시트(162)와 전기적으로 접속함과 동시에 제 1 커넥터(171)와 결합하는 제 2 커넥터(172)가 조합하여 이루어진다.
제 1 커넥터(171)는, 쌍을 이루는 암커넥터에 장착되어 결합하는 볼록 형상의 제 1 결합부(171a)와, 배선기판(16)에 설치하였을 때에 배선기판(16)의 한쪽 표면(도 13의 상면)에 위치하는 제 3 플랜지부(171b)와, 제 2 커넥터(172)에 결합되는 볼록 형상의 제 2 결합부(171c)를 구비한다. 제 1 결합부(171a) 및 제 2 결합부(171c)의 각 측면에는 복수의 리드선(173)이 노출되어 있다. 제 2 커넥터(172)는, 배선기판(16)에 설치하였을 때에 배선기판(16)의 다른쪽 표면(도 13의 바닥면)에 위치하는 제 4 플랜지부(172a)와, 제 1 커넥터(171)의 제 2 결합부(171c)를 끼워 넣어 결합하는 오목 형상의 끼워넣음부(172b)를 구비한다. 제 4 플랜지부(172a)의 상면 및 끼워넣음부(172b)의 안쪽면에는 복수의 리드선(174)이 노출되어 있다. 제 4 플랜지부(172a)의 상면에 노출되어 있는 리드선(174)은, 박막 배선시트(162)의 배선과 접촉함으로써, 제 2 커넥터(172)와 박막 배선시트(162)를 전기적으로 접속한다. 또, 끼워넣음부(172b)의 안쪽면에 노출되어 있는 리드선(174)은, 제 1 커넥터(171)의 리드선(173)과 접촉함으로써, 제 1 커넥터(171)와 제 2 커넥터(172)를 전기적으로 접속한다.
커넥터(17)를 배선기판(16)에 설치할 때에는, 개구부(163)에 제 2 커넥터(172)의 끼워넣음부(172b)를 장착한 후, 이 끼워넣음부(172b)에 제 1 커넥터(171)의 제 2 결합부(171c)를 끼워 넣고, 제 1 커넥터(171)에 설치된 구멍부(175), 배선기판(16)에 설치된 구멍부(164) 및 제 2 커넥터(172)에 설치된 구멍부(176)에 대하여 나사(301)를 설치한다[도 13에서는, 간단을 위해 하나의 나사(301)만 기재].
이상 설명한 본 발명의 실시형태 3에 의하면, 상기한 실시형태 2와 동일한 효과를 얻을 수 있다. 아울러, 본 실시형태 3에 의하면, 수커넥터를 2개의 커넥터로 분할하여 구성함으로써, 상기 실시형태 2와 같은 절결부를 배선기판에 형성하는 대신 배선기판에 개구부를 설치하면 되고, 배선기판의 강성을 높일 수 있다. 또, 배선기판의 그라운드층이나 전원층이 배선기판의 바깥 둘레부에서 끊어지는 일 없이 연결하여 둘 수 있기 때문에, 리턴 전류의 경로가 확보된다. 따라서, 고주파수의 전기신호를 전송하는 데 적합한 전송 특성을 실현할 수 있다.
(그 밖의 실시형태)
지금까지, 본 발명을 실시하기 위한 최선의 형태로서, 실시형태 1∼3을 상세하게 설명하였으나, 본 발명은 그들 실시형태에 의하여 한정되어야 하는 것은 아니다. 예를 들면, 세라믹스 기판의 열팽창 계수에 따라서는, 도 14에 나타내는 배선기판(18)과 같이, 세라믹스 기판(181)의 표면으로서 4매의 박막 배선시트(182a, 182b, 182c, 182d)가 적층되는 표면과는 다른 표면(다른쪽 표면)에 대하여 저열팽창 계수를 가지는 금속(183)을 적층시키고, 세라믹스 기판(181)과 금속(183)을 확산 접합에 의해 접합하여도 된다. 또한, 여기서 말하는 「금속」에는 합금도 포함된다. 이와 같은 배선기판(18)에 의하면, 세라믹스 기판(181)이 종래의 세라믹스 기판과 동일한 정도의 열팽창 계수밖에 가지고 있지 않은 경우에도, 적당한 열팽창 계수를 가지는 금속(183)을 조합시킴으로써 배선기판(18)의 열팽창 계수를 실리콘의 열팽창 계수에 근접시킬 수 있다. 이 의미에서, 세라믹스 기판(181)으로서는, 예를 들면 마셀라이트(등록상표) HSP (열팽창 계수 9.8×10-6/℃), 호트베일(등록상표)H(열팽창 계수 7.8×10-6/℃), 호트베일(등록상표)II(열팽창 계수 1.4×10-6/℃) 등을 적용할 수 있다.
또, 도 15에 나타내는 바와 같이, 열팽창 계수가 서로 다른 금속을 세라믹스 기판에 적층하여도 된다. 도 15에 나타내는 배선기판(19)에서는, 세라믹스 기판(191)의 표면으로서 4매의 박막 배선시트(192a, 192b, 192c, 192d)가 적층된 표면과 다른 표면에 대하여 3매의 금속을 적층하고, 확산 접합에 의해 고착한 경우를 나타내고 있다. 예를 들면, 도 15에서 가장 위쪽의 금속(193)과 세라믹스 기판(191)에 직접 적층되어 있는 금속(194)을 코바르(등록상표)재로 하고, 이 2매의코바르(등록상표)재 사이에 적층되어 있는 금속(195)으로서 코바르(등록상표)재보다 열팽창 계수가 작은 인바재를 사용할 수 있다. 이와 같이 하여 열팽창 계수가 서로 다른 복수의 금속판을 세라믹스 기판에 적층함으로써, 배선기판 전체의 열팽창 계수를 실리콘의 열팽창 계수에 근접시키는 것이 가능해진다.
또한, 상기 실시형태 2 및 3에서는, 배선기판에 ZIF형의 수커넥터를 장착하는 경우를 설명하였으나, 배선기판에 ZIF형의 암커넥터를 장착하도록 하여도 된다.
이상의 설명에서도 분명한 바와 같이, 본 발명은, 여기서는 기재하고 있지 않은 여러가지 실시형태 등을 포함할 수 있는 것으로, 특허청구범위에 의해 특정되는 기술적 사상을 일탈하지 않는 범위 내에서 여러가지 설계 변경 등을 실시하는 것이 가능하다.
이상과 같이, 본 발명에 관한 배선기판 및 프로브 카드는, 반도체 웨이퍼의 전기특성 검사에 유용하다.
1, 8, 12, 15, 401 : 프로브 카드
2, 402 : 프로브 3, 403 : 프로브 헤드
4, 4', 9, 13, 16, 18, 19, 44, 407 : 배선기판
5, 406 : 판스프링 6, 10, 14, 17, 408 : 커넥터
7, 409 : 보강부재 11 : 실장부품
14a : 결합부 14b : 제 1 플랜지부
14c : 동체부 14d : 제 2 플랜지부
21, 22 : 플런저 21a, 22a : 선단부
21b, 22c : 보스부 21c : 축부
22b : 플랜지부 23 : 코일 스프링
23a : 성긴 감김부 23b : 밀착 감김부
31, 134, 142, 143, 164, 175, 176 : 구멍부
31a : 작은 지름 구멍 31b : 큰 지름 구멍
41, 91, 131, 161, 181, 191 : 세라믹스 기판
42a, 42b, 42c, 42d, 92a, 92b, 92c, 132a, 132b, 132c, 132d, 162, 182a, 182b, 182c, 182d, 192a, 192b, 192c, 192d : 박막 배선시트
43, 43', 46 : 박막 다층 배선시트
93 : 수지 기판 100 : 반도체 웨이퍼
101 : 전극 133 : 절결부
141, 173, 174 : 리드선 163 : 개구부
171 : 제 1 커넥터 171a : 제 1 결합부
171b : 제 3 플랜지부 171c : 제 2 결합부
172 : 제 2 커넥터 172a : 제 4 플랜지부
172b : 끼워넣음부 183, 193, 194, 195 : 금속
201, 301 : 나사 404 : 스페이스 트랜스포머
405 : 인터포저 411, 431, 911, 931 : 스루홀
412, 912, 932 : 도전재

Claims (6)

  1. 열팽창 계수가 3.0×10-6∼5.0×10-6/℃인 세라믹스 기판과,
    상기 세라믹스 기판의 제 1 표면에 접착에 의해 적층된 하나 또는 복수의 박막 배선시트와,
    상기 세라믹스 기판의 제1 표면과는 반대측의 제2 표면에 설치된 박막 다층 배선시트와,
    상기 박막 다층 배선시트의 위에 설치된 보강부재를 구비한 것을 특징으로 하는 배선기판.
  2. 제 1항에 있어서,
    상기 세라믹스 기판은, 두께방향으로 관통하는 스루홀을 가지는 것을 특징으로 하는 배선기판.
  3. 제 1항에 있어서,
    각각이 상기 박막 배선시트와 전기적으로 접속된 복수의 제로 인서션 포스형의 커넥터를 더 구비한 것을 특징으로 하는 배선기판.
  4. 제 1항 또는 제 2항에 있어서,
    상기 세라믹스 기판의 상기 제2 표면에 적층되고, 상기 세라믹스 기판보다 열팽창 계수가 작은 하나 또는 복수의 금속을 더 구비한 것을 특징으로 하는 배선기판.
  5. 길이방향을 따라 신축 자유로운 도전성의 프로브를 사용함으로써, 반도체 웨이퍼와 당해 반도체 웨이퍼에 대하여 출력하는 신호를 생성하는 회로구조를 전기적으로 접속하는 프로브 카드에 있어서,
    제 1항 내지 제 3항 중 어느 한 항에 기재된 배선기판과,
    복수의 상기 프로브를 상기 박막 배선시트의 배선에 대응시켜 배치함과 함께 각 프로브의 양쪽 끝을 표출시킨 상태에서 개별로 탈락 방지하여 유지하고, 각 프로브의 한쪽 끝이 상기 박막 배선시트와 접촉한 상태로 상기 배선기판에 적층된 프로브 헤드를 구비한 것을 특징으로 하는 프로브 카드.
  6. 제 1항에 있어서,
    상기 박막 다층 배선시트의 위에 설치된 실장부품을 더 구비한 것을 특징으로 하는 배선기판.
KR1020107019053A 2008-02-29 2009-02-26 배선기판 및 프로브 카드 KR101232691B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008050888 2008-02-29
JPJP-P-2008-050888 2008-02-29
PCT/JP2009/053602 WO2009107747A1 (ja) 2008-02-29 2009-02-26 配線基板およびプローブカード

Publications (2)

Publication Number Publication Date
KR20100120176A KR20100120176A (ko) 2010-11-12
KR101232691B1 true KR101232691B1 (ko) 2013-02-13

Family

ID=41016134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107019053A KR101232691B1 (ko) 2008-02-29 2009-02-26 배선기판 및 프로브 카드

Country Status (7)

Country Link
US (1) US8378705B2 (ko)
EP (1) EP2249167A4 (ko)
JP (1) JPWO2009107747A1 (ko)
KR (1) KR101232691B1 (ko)
CN (1) CN101946183B (ko)
TW (1) TWI389269B (ko)
WO (1) WO2009107747A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5750243B2 (ja) 2010-07-14 2015-07-15 日本発條株式会社 セラミックス部材、プローブホルダ及びセラミックス部材の製造方法
WO2013108759A1 (ja) * 2012-01-18 2013-07-25 日本発條株式会社 スペーストランスフォーマおよびプローブカード
DE102013008324A1 (de) * 2013-05-08 2014-11-13 Feinmetall Gmbh Elektrische Kontaktiervorrichtung
JP6072638B2 (ja) * 2013-07-29 2017-02-01 東京エレクトロン株式会社 プローブ装置
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP6466128B2 (ja) * 2014-10-08 2019-02-06 株式会社日本マイクロニクス プローブカード
CN106935524B (zh) 2015-12-24 2020-04-21 台湾积体电路制造股份有限公司 探针卡和晶圆测试系统及晶圆测试方法
US9793226B2 (en) * 2016-02-26 2017-10-17 R & D Circuits, Inc. Power supply transient performance (power integrity) for a probe card assembly in an integrated circuit test environment
TWI583963B (zh) * 2016-04-18 2017-05-21 旺矽科技股份有限公司 探針卡
JP6807252B2 (ja) * 2017-03-03 2021-01-06 東京エレクトロン株式会社 検査システム
EP3703128A4 (en) 2017-10-26 2021-08-18 KYOCERA Corporation IMAGING ELEMENT MOUNTING SUBSTRATE, DEVICE AND IMAGING MODULE
EP3872512A1 (en) * 2020-02-27 2021-09-01 Aptiv Technologies Limited Wiring assembly board and method for verifying connections when assembling a wire harness
EP3872513B8 (en) 2020-02-27 2024-05-01 Aptiv Technologies AG Wire harness test device and method for verifying connections when assembling a wire harness
EP3871928A1 (en) 2020-02-27 2021-09-01 Aptiv Technologies Limited Component connection verification device and method
KR20210121701A (ko) * 2020-03-31 2021-10-08 (주)포인트엔지니어링 프로브 헤드 및 이를 구비하는 프로브 카드
CN114200280B (zh) * 2021-11-29 2022-11-15 强一半导体（苏州）有限公司 一种薄膜探针卡及其探针头
CN114441918B (zh) * 2022-01-07 2023-03-24 强一半导体（苏州）有限公司 一种防探针脱落的薄膜探针头及薄膜探针卡

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001208773A (ja) * 1999-11-18 2001-08-03 Ibiden Co Ltd 検査装置およびプローブカード
JP2002071712A (ja) 2000-08-31 2002-03-12 Ibiden Co Ltd プローブカード
JP2007064850A (ja) * 2005-08-31 2007-03-15 Nhk Spring Co Ltd プローブカード
KR20070038410A (ko) * 2005-10-05 2007-04-10 가부시끼가이샤 르네사스 테크놀로지 프로브 시트 접착 홀더, 프로브 카드, 반도체 검사 장치 및반도체 장치의 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268381A (ja) * 1993-03-11 1994-09-22 Hitachi Ltd 多層配線構造体及びその製造方法
US5559446A (en) * 1993-07-19 1996-09-24 Tokyo Electron Kabushiki Kaisha Probing method and device
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP2002509639A (ja) 1994-11-15 2002-03-26 フォームファクター，インコーポレイテッド 超小型電子素子の相互接続要素
AU6635296A (en) 1995-05-26 1996-12-18 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates wi th spring contacts
JPH11260871A (ja) 1998-03-14 1999-09-24 Tokyo Electron Ltd プローブ装置
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
DE60142030D1 (de) 2000-03-17 2010-06-17 Formfactor Inc Verfahren und vorrichtung zum einebnen von einem halbleitersubstrat in einer testkartenanordnung
WO2002009169A1 (fr) 2000-07-25 2002-01-31 Ibiden Co., Ltd. Dispositif d'inspection et carte sonde
JP4640738B2 (ja) 2000-09-04 2011-03-02 Ｈｏｙａ株式会社 ウエハ一括コンタクトボード用コンタクト部品及びその製造方法
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
JP2004186665A (ja) * 2002-10-09 2004-07-02 Murata Mfg Co Ltd 多層構造部品およびその製造方法
JP2004205487A (ja) * 2002-11-01 2004-07-22 Tokyo Electron Ltd プローブカードの固定機構
TWI239685B (en) * 2003-05-13 2005-09-11 Jsr Corp Flaky probe, its manufacturing method and its application
WO2005083773A1 (ja) * 2004-02-27 2005-09-09 Advantest Corporation プローブカード及びその製造方法
US7446544B2 (en) * 2004-03-31 2008-11-04 Jsr Corporation Probe apparatus, wafer inspecting apparatus provided with the probe apparatus and wafer inspecting method
TW200602645A (en) * 2004-04-27 2006-01-16 Jsr Corp Method of manufacturing sheetlike probe and its application
JP2006120999A (ja) * 2004-10-25 2006-05-11 Kyocera Corp 多層配線基板
JP2006194620A (ja) * 2005-01-11 2006-07-27 Tokyo Electron Ltd プローブカード及び検査用接触構造体
US7285968B2 (en) * 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly
JP2007221117A (ja) * 2006-01-23 2007-08-30 Matsushita Electric Ind Co Ltd 部品内蔵基板およびその製造方法
JP5426161B2 (ja) * 2006-06-08 2014-02-26 日本発條株式会社 プローブカード
JP5412029B2 (ja) * 2006-12-28 2014-02-12 株式会社日本マイクロニクス プローブユニット基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001208773A (ja) * 1999-11-18 2001-08-03 Ibiden Co Ltd 検査装置およびプローブカード
JP2002071712A (ja) 2000-08-31 2002-03-12 Ibiden Co Ltd プローブカード
JP2007064850A (ja) * 2005-08-31 2007-03-15 Nhk Spring Co Ltd プローブカード
KR20070038410A (ko) * 2005-10-05 2007-04-10 가부시끼가이샤 르네사스 테크놀로지 프로브 시트 접착 홀더, 프로브 카드, 반도체 검사 장치 및반도체 장치의 제조 방법

Also Published As

Publication number Publication date
CN101946183A (zh) 2011-01-12
WO2009107747A1 (ja) 2009-09-03
EP2249167A4 (en) 2014-05-21
JPWO2009107747A1 (ja) 2011-07-07
EP2249167A1 (en) 2010-11-10
CN101946183B (zh) 2014-11-26
US8378705B2 (en) 2013-02-19
KR20100120176A (ko) 2010-11-12
US20100327897A1 (en) 2010-12-30
TW200945512A (en) 2009-11-01
TWI389269B (zh) 2013-03-11

Similar Documents

Publication Publication Date Title
KR101232691B1 (ko) 배선기판 및 프로브 카드
TWI452307B (zh) 測試插座
US6953348B2 (en) IC socket
TW502390B (en) Contact structure and production method thereof and probe contact assembly using same
US7405582B2 (en) Measurement board for electronic device test apparatus
JP4979214B2 (ja) プローブカード
JP5426161B2 (ja) プローブカード
US5973394A (en) Small contactor for test probes, chip packaging and the like
TW502354B (en) Inspection device for semiconductor
KR101127030B1 (ko) 검사용 치구 및 검사용 접촉자
JP2008070146A (ja) 検査用ソケット
JP2004325306A (ja) 検査用同軸プローブおよびそれを用いた検査ユニット
US20100244872A1 (en) Inspection socket and method of producing the same
KR20080013791A (ko) 접촉자 조립체
JP5107431B2 (ja) プローブカード
JP7302117B2 (ja) 半導体デバイスの検査治具
US11864316B2 (en) Wiring substrate
KR20200023149A (ko) 레이저를 이용하여 제조된 고주파특성 반도체 검사장치 및 이의 제조방법
JP2003133375A (ja) 半導体装置の製造方法及び半導体装置
JP5950586B2 (ja) 高周波モジュール
WO2002103373A1 (fr) Contacteur conducteur et ensemble de sondes electriques
JP2022041869A (ja) 電力変換装置及び部品間接続構造
JP2020020664A (ja) 半導体デバイスの検査治具

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee