KR20070038410A - 프로브 시트 접착 홀더, 프로브 카드, 반도체 검사 장치 및반도체 장치의 제조 방법 - Google Patents

Abstract

웨이퍼(1)에 설치된 전극(3)과 접촉하는 접촉 단자(4a)와, 접촉 단자(4a)로부터 인회(引回)된 인출 배선(4c)과, 인출 배선(4c)과 전기적으로 접속된 전극(4d)을 갖는 프로브 시트(4)와, 프로브 시트(4)의 전극(4d)에 전기적으로 접속되는 전극(50a)을 갖는 다층 배선 기판(50)을 갖는 프로브 카드에 있어서, 접촉 단자(4a)와 웨이퍼(1)의 전극(3)의 접촉은, 접촉 단자(4a)의 단자군의 배면으로부터, 스프링(5a)을 가진 가압 블록(5b)을 통하여 단자군에 가압력을 주어 전극(3)에 접촉시키는 1개 혹은 복수개의 접착 홀더(5)를 가지고 행해진다. 프로브 시트(4)를 접착 홀더(5)에 접착하고, 이 접착 홀더(5)를 조합하여 다수 칩을 동시 검사하는 장치가 구성된다.

프로브, 다이싱, 웨이퍼, 포토리소그래피

Description

프로브 시트 접착 홀더, 프로브 카드, 반도체 검사 장치 및 반도체 장치의 제조 방법{PROBE SHEET ADHESIVE HOLDER, PROBE CARD, SEMICONDUCTOR INSPECTION APPARATUS, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

도 1의 (a)는 반도체 소자(칩)가 배열된 피접촉 대상인 웨이퍼를 도시하는 사시도, (b)는 반도체 소자(칩)를 도시하는 사시도.

도 2는, 본 발명에 따른 프로브 카드의 제1 실시 형태의 주요부를 도시하는 단면도.

도 3의 (a)는 도 2에 도시한 본 발명에 따른 프로브 카드의 제1 실시 형태의 주요부를 분해하여 도시한 구조체의 사시도, (b)는 도 2에 도시한 본 발명에 따른 프로브 카드의 제1 실시 형태의 주요부를 조립한 상태를 도시한 사시도.

도 4의 (a)~(f)는, 본 발명에 따른 프로브 카드의 가압 방식 혹은 프로브 시트의 인회(引回) 방식이 서로 다른 예의 주요부를 도시하는 단면도.

도 5의 (a)~(f)는, 본 발명에 따른 프로브 카드의 가압 방식 혹은 프로브 시트의 인회 방식이 서로 다른 예의 주요부를 도시하는 단면도.

도 6의 (a)~(g)는, 본 발명에 따른 프로브 카드에서의 프로브 시트(구조체) 부분을 형성하는 제조 프로세스의 일부를 도시한 도면．

도 7의 (a)~(c)는, 상기 도 6의 (a)~(g)에 계속되는 제조 프로세스를 도시한 도면．

도 8은, 본 발명에 따른 프로브 카드에서의 프로브 시트(구조체) 부분을 형성하는 제조 프로세스 중，프로브 시트에 접착 홀더를 접착하기 위해 사용하는 조립 지그의 일례를 도시하는 사시도.

도 9의 (a)~(d)는, 본 발명에 따른 프로브 카드에서의 프로브 시트를 형성하는 다른 제조 프로세스를 공정순으로 도시한 도면.

도 10의 (a), (b)는, 본 발명에 따른 프로브 카드에서의 프로브 시트를 형성하는 다른 제조 프로세스를 공정순으로 도시한 도면．

도 11의 (a)~(f)는, 본 발명에 따른 프로브 카드에서의 프로브 시트를 형성하는 다른 제조 프로세스를 공정순으로 도시한 도면．

도 12의 (a)는, 본 발명에 따른 프로브 카드에서의 프로브 시트를 형성하는 다른 제조 프로세스를 도시한 도면, (b2)는 (b1)의 접촉 단자부를 형성한 영역의 일부의 단면도를 (b1)의 하면으로부터 본 평면도, (c2)는 (c1)의 접촉 단자부를 형성한 영역의 일부의 단면도를 (c1)의 하면으로부터 본 평면도.

도 13의 (a)는, 본 발명에 따른 프로브 카드에서의 프로브 시트를 형성하는 다른 제조 프로세스를 도시한 도면, (b2)는 (b1)의 접촉 단자부를 형성한 영역의 일부의 단면도를 (b1)의 상면으로부터 본 평면도, (c)는 접촉 단자부를 형성한 영역의 일부의 단면도.

도 14는, 본 발명에 따른 프로브 카드에서의 프로브 시트를 형성하는 다른 제조 프로세스를 도시한 도면．

도 15는, 본 발명에 따른 프로브 카드에서의 프로브 시트를 형성하는 다른 제조 프로세스를 도시한 도면．

도 16의 (a)~(d)는, 본 발명에 따른 프로브 카드에서의 프로브 시트를 형성하는 다른 제조 프로세스를 공정순으로 도시한 도면, (d2)는, 본 발명에 따른 프로브 카드에서의 프로브 시트를 형성하는 다른 제조 프로세스를 도시한 도면．

도 17은, 본 발명에 따른 검사 시스템의 일 실시 형태를 설명하는 전체 개략적인 구성을 도시하는 도면．

도 18의 (a)는, 검사 대상의 웨이퍼의 반도체 소자 형성 영역의 일례를 도시하는 평면도, (b)는 검사 대상의 웨이퍼를 복수회로 나누어 검사하는 경우의 반도체 소자의 군이 여기저기 흩어진 배치인 일례를 도시하는 평면도, (c)는 검사 대상의 웨이퍼를 복수회로 나누어 검사하는 경우의 반도체 소자의 군이 여기저기 흩어진 배치인 (b)와 한 쌍인 일례를 도시하는 평면도, (d)는 여기저기 흩어진 배치의 반도체 소자의 군에 대응하도록 프로브 시트를 접착하여 구성한 프로브 시트 접착 홀더를 조합하여 배치한 일례를 도시하는 사시도.

도 19는, 본 발명에 따른 반도체 검사 장치를 이용한 검사 공정을 포함하는 반도체 장치의 제조 방법을 도시하는 공정도.

도 20의 (a)~(d)는, 본 발명에 따른 프로브 카드의 가압 방식 혹은 프로브 시트의 인회 방식이 서로 다른 예의 주요부를 도시하는 단면도.

도 21의 (a)~(d)는, 본 발명에 따른 프로브 카드의 가압 방식 혹은 프로브 시트의 인회 방식이 서로 다른 예의 주요부를 도시하는 단면도.

도 22의 (a)~(f)는, 본 발명에 따른 프로브 카드의 가압 방식 혹은 프로브 시트의 인회 방식이 서로 다른 예의 주요부를 도시하는 단면도.

<도면의 주요부분에 대한 부호의 설명>

1 : 웨이퍼

3 : 전극

4 : 프로브 시트

5 : 접착 홀더

50 : 다층 배선 기판

[특허 문헌1] 일본 특개소64-71141호 공보

[특허 문헌2] 일본 특개평8-50146호 공보

[특허 문헌3] 일본 특개평5-218150호 공보

[특허 문헌4] 일본 특개평10-38924호 공보

[특허 문헌5] 일본 특개평10-308423호 공보

[특허 문헌6] 일본 특개2005-24377호 공보

본 발명은, 반도체 장치의 제조 기술에 관한 것으로, 특히, 프로브 시트 접착 홀더, 프로브 카드, 반도체 검사 장치 및 반도체 장치의 제조 방법에 적용하기 유효한 기술에 관한 것이다．

반도체 소자 회로를 웨이퍼에 형성 후에 행하는 반도체 장치의 제조 공정 중, 주로 검사 공정의 흐름의 일례를, 대표적인 반도체 장치의 출하 형태인 패키지 품, 베어 칩 및 CSP를 예로 하여, 도 19에 도시했다.

반도체 장치의 제조 공정에서는, 도 19에 도시한 바와 같이 크게 나누어 다음의 3가지의 검사가 행해진다. 먼저, 웨이퍼에 반도체 소자 회로 및 전극을 형성한 웨이퍼 상태에서 행해지고, 도통 상태 및 반도체 소자의 전기 신호 동작 상태를 파악하는 웨이퍼 검사, 계속해서 반도체 소자를 고온이나 고인가 전압 등의 상태에서 불안정한 반도체 소자를 적출하는 번인 검사, 그리고 반도체 장치를 출하하기 전에 제품 성능을 파악하는 선별 검사이다.

이러한 반도체 장치의 검사에 이용되는 장치(반도체 검사 장치)의 종래 기술로서, 웨이퍼는, 그 면 상에 다수의 반도체 장치(칩)가 설치되고, 개별적으로 분리하여 사용에 제공된다. 개별적으로 분리된 반도체 장치에는, 그 표면에 다수의 전극이 줄지어 설치되어 있다. 이러한 반도체 장치를 공업적으로 다수 생산하고, 그 전기 특성을 검사하기 위해서는, 프로브 카드로부터 비스듬하게 나온 텅스텐 바늘로 이루어지는 프로브로 구성되는 접속 장치(이하, 종래 기술 1이라고 함)가 이용되고 있다. 이 접속 장치에 의한 검사에서는，프로브의 굴곡을 이용한 접촉압에 의해 전극을 문질러 접촉을 취하고, 그 전기 특성을 검사하는 방법이 이용되고 있는다.

또한, 다른 종래 기술로서, 특허 문헌 1이 있다(이하, 종래 기술 2라고 함). 이 기술은, 양단에 핀(가동 핀)을 갖는 스프링 프로브를 이용하는 것이다. 즉, 스프링 프로브의 일단측의 가동 핀을 검사 대상물(예를 들면 웨이퍼 상태의 반도체 소자)의 전극에 접촉시키고, 타단의 가동 핀을 측정 회로측의 기판에 설치된 단자에 접촉시켜, 전기적 접속을 취해 검사를 행하는 것이다.

또한, 다른 종래 기술로서, 특허 문헌 2가 있다(이하, 종래 기술 3이라고 함). 이 기술은, 실리콘의 이방성 에칭에 의한 구멍을 형재로 하여 형성한 접촉 단자를 검사 대상물의 전극에 접촉시킴으로써, 전기적 접속을 취해 검사를 행하는 것이다.

또한, 다른 종래 기술로서, 특허 문헌 3, 특허 문헌 4, 특허 문헌 5, 특허 문헌 6이 있다(이하, 이들을 종래 기술 4라고 함). 종래 기술 4에 포함되는 특허 문헌 3의 기술은, 실리콘 고무의 하방으로 돌출된 돌기 부분 중에 도전성의 소구를 매설한 컨택터와, 이 컨택터가 부착된 영역을 누르는 실리콘 고무 또는 폴리우레탄의 탄성체 부재를 갖고, 탄성체 부재로 다수의 컨택터 전체를 일괄하여 가압하는 방식의 프로브 카드이다.

또한, 종래 기술 4에 포함되는 특허 문헌 4의 기술은, 중앙부에 개구가 형성되고, 상면에 배선 패턴이 형성된 평판 형상의 배선 기판의 개구부에, 탄성 부재가 접착되어 있는 누름 판을 장착하여, 복수의 프로브가 납땜되어 있는 필름 기판을 배후로부터 가압하는 프로브 카드이다.

또한, 종래 기술 4에 포함되는 특허 문헌 5의 기술은, 접촉 단자 형성 영역을 둘러싸는 틀을 고착하고, 그 엘라스토마 시트를 개재하여, 스프링 프로브로 약 간 압출하고, 틀을 따라 동작시켜서 원하는 압력으로 반도체 소자의 패드에 가압 접착하고, 접촉 특성이 양호한 프로빙 방법을 실현하기 위해, 실리콘의 이방성 에칭 구멍을 형재로 하여 각뿔 형상의 접촉 단자를 형성하고, 인출용 배선 및 가압 장치의 틀을 일체로 형성함으로써, 반도체 소자의 전기 특성 검사용의 프로브 카드를 구성하는 것이다.

또한, 종래 기술 4에 포함되는 특허 문헌 6의 기술은, 각뿔 형상의 접촉 단자를 웨이퍼 전극 접속용 및 다층 기판 전극 접속용으로 형성하고, 금속막으로 위치 정밀도·막 강도를 유지하여 위치 정렬용의 구멍을 설치한 프로브 시트를 이용하여, 다 핀·협 피치 LSI 검사용의 박막 프로브 카드로 반도체 장치를 제조하는 방법이다.

그런데, 상기한 바와 같은 반도체 장치의 제조 기술에서, 예를 들면 상기 종래 기술 1에서는，텅스텐 바늘로 이루어지는 프로브는, 알루미늄 전극이나 납땜 전극 등의 재료 표면에 산화물을 생성하는 피접촉 재료에 대해서는, 접촉 단자를 전극에 문지름으로써, 전극 재료 표면의 산화물을 문질러 취하고, 그 하면의 금속 도체 재료에 접촉함으로써, 접촉을 확보하고 있다. 이 결과, 전극을 접촉 단자로 문지름으로써, 전극 재료의 쓰레기가 발생하고, 배선 간의 쇼트 및 이물질 발생의 원인으로 되고, 또한, 전극에 프로브를 수백 mN 이상의 하중을 걸면서 문질러 접촉을 확보함으로써, 전극에 손상을 주는 경우가 많다. 또한, 프로빙 후의 전극에의 와이어 본딩 혹은 접속 범프 형성 시에, 전극면이 거칠어져 있으면 접속 불량의 원인 으로 되고, 신뢰성을 저하시키는 요인으로 된다.

한편, 상기 종래 기술 2에서는, 접촉 단자를 기계적인 구조(가동 핀을 갖는스프링 프로브)로 형성하기 때문에, 협 피치에 배치된 반도체 소자의 전극에 대응할 수 없다고 하는 과제가 있다.

한편, 상기 종래 기술 3에서는, 접촉 단자는 실리콘의 에칭 구멍을 이용하여 형성하기 때문에, 협 피치에 형성된 반도체 소자의 전극에 대응할 수 있다. 따라서, 이 구조에 의해 웨이퍼의 반도체 소자의 하나를 검사하는 것에 문제는 없다.

그러나, 검사 대상으로 되는 전극 수가 증가한 경우, 예를 들면 웨이퍼 상태의 복수의 반도체 소자를 동시에 검사하는 경우, 접촉 단자로부터 배선 기판에 인회하는 배선의 형성이 곤란해진다. 구체적으로는, 접촉 단자의 수가 증가하면, 당연히 접촉 단자로부터 다층 배선 기판에 인회하는 배선의 수도 증가한다. 대응으로서, 각 접촉 단자로부터의 배선이 단락하지 않도록 2배선층을 다층으로 하는 것이 생각되지만, 접촉 단자는 배선층 위에 형성되어 있고, 배선층을 몇 층이나 형성하는 것은 제조 공정이 복잡해져, 기술적인 곤란성이 증가한다.

또한, 상기 종래 기술 4에서는, 탄성체 부재에서 다수의 컨택터 전체를 일괄하여 가압하거나, 프로브 시트의 프로브 형성 영역 전체면을 탄성체로 배면으로부터 압출하거나, 프로브 시트의 프로브 형성 영역 전체를 엘라스토마 시트를 통하여 일괄하여 압출하는 방식을 이용하고 있고, 모두 프로브 시트의 전체면을 일괄하여 압출하는 방식이며, 본 발명과 같이 개별적인 블록으로 나누어서 독립하여 프로브 시트를 압출하는 방식과는 서로 다르다．

따라서, 본 발명은, 협 피치의 전극 구조를 갖는 복수의 반도체 소자를 일괄하여 검사할 수 있는 검사 장치를 제공하는 것이다.

또한, 본 발명은, 반도체 장치의 검사 공정의 코스트를 억제함으로써, 반도체 장치 전체의 제조 코스트를 억제하고, 또한 스루풋을 향상시킨 반도체 장치의 제조 방법을 제공하는 것이다.

본 발명의 상기 및 다른 목적, 특징 및 장점들은 첨부된 도면과 관련한 하기 본 발명의 실시 형태에 의해 보다 분명해 질 것이다.

본원에서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.

본 발명은, 복수의 홀더의 각각에 개별·독립적으로 프로브 시트를 접착하고, 프로브 시트의 접촉 단자 영역을 개별, 혹은 개별적인 군의 접촉 단자를, 개별적으로 스프링 프로브 혹은 스프링을 가진 누름 블록으로 가압하는 방식으로서, 프로브 시트의 배면으로부터 누름으로써, 다수 칩 동시 검사용의 간단한 구성의 프로브 카드를 실현하는 것이며, 구체적으로는 이하와 같다.

(1) 웨이퍼에 형성된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로부터 인회된 배선과, 상기 배선과 전기적으로 접속된 시트 전극을 갖는 프로브 시트와, 상기 프로브 시트에 접착된 홀더를 가지고, 상기 홀더 내에는, 상기 프로브 시트의 상기 접촉 단자의 부분을 압출하기 위한 가압 부재가 설치되어 있는 것을 특징으로 하는 프로브 시트 접착 홀더.

(2) 웨이퍼에 설치된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로부터 인회된 배선과, 상기 배선과 전기적으로 접속된 시트 전극을 갖는 프로브 시트와, 상기 프로브 시트에 접착한 홀더를 가지고, 상기 홀더는, 직사각형인 것을 특징으로 하는 프로브 시트 접착 홀더.

(3) 웨이퍼에 설치된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로부터 인회된 배선과, 상기 배선과 전기적으로 접속된 시트 전극을 갖는 프로브 시트와, 상기 프로브 시트에 접착된 홀더를 가지고, 상기 홀더 내에는, 상기 프로브 시트의 상기 접촉 단자의 부분을 압출하기 위한 가압 부재가 설치되고, 상기 프로브 시트에는, 금속 시트가 설치되어 있는 것을 특징으로 하는 프로브 시트 접착 홀더.

(4) (3)의 프로브 시트 접착 홀더에 있어서, 상기 금속 시트의 선팽창 계수는, 1ppm/℃ 내지 6ppm/℃인 것을 특징으로 하는 프로브 시트 접착 홀더.

(5) (3) 또는 (4)의 프로브 시트 접착 홀더에 있어서, 상기 금속 시트는, 42 얼로이 시트인 것을 특징으로 하는 프로브 시트 접착 홀더.

(6) (1)~(5) 중 어느 한 항의 프로브 시트 접착 홀더에 있어서, 상기 접촉 단자를 설치한 면 상에, 상기 접촉 단자보다 상기 웨어와의 접촉 면적이 큰 더미 단자가 설치되어 있는 것을 특징으로 하는 프로브 시트 접착 홀더.

(7) (1)~(6) 중 어느 한 항의 프로브 시트 접착 홀더에 있어서, 상기 접촉 단자는, 결정성을 갖는 기판의 이방성 에칭에 의한 구멍을 형재로 하여 만들어져 있는 것을 특징으로 하는 프로브 시트 접착 홀더.

(8) (7)의 프로브 시트 접착 홀더에 있어서, 상기 접촉 단자는, 각뿔 형상 또는 각뿔대 형상의 단자인 것을 특징으로 하는 프로브 시트 접착 홀더.

(9) (1)~(8) 중 어느 한 항의 프로브 시트 접착 홀더에 있어서, 상기 프로브 시트에는, 컨덴서, 저항, 퓨즈의 적어도 1개가 탑재되어 있는 것을 특징으로 하는 프로브 시트 접착 홀더.

(10) 웨이퍼에 설치된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로부터 인회된 배선과, 상기 배선과 전기적으로 접속된 시트 전극을 갖는 프로브 시트와, 상기 시트 전극에 전기적으로 접속되는 기판 전극을 갖는 다층 배선 기판을 가지고, 상기 접촉 단자와 상기 웨이퍼에 설치된 전극 패드의 접촉은, 상기 접촉 단자의 단자군의 배면으로부터, 내장된 스프링 프로브를 통하여 상기 단자군에 가압력을 주어 상기 전극 패드에 접촉시키는 1개 혹은 복수개의 프로브 시트 접착 홀더를 가지고 행해지는 것을 특징으로 하는 프로브 카드.

(11) 웨이퍼에 설치된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로부터 인회된 배선과, 상기 배선과 전기적으로 접속된 시트 탑재 커넥터를 갖는 프로브 시트와, 상기 시트 탑재 커넥터에 전기적으로 접속되는 다층 기판 탑재 커넥터를 갖는 다층 배선 기판을 가지고, 상기 접촉 단자와 상기 웨이퍼에 설치된 전극 패드의 접촉은, 상기 접촉 단자의 단자군의 배면으로부터, 내장된 스프링 프로브를 통하여 상기 단자군에 가압력을 주어 상기 전극 패드에 접촉시키는 1개 혹은 복수개의 프로브 시트 접착 홀더를 가지고 행해지는 것을 특징으로 하는 프로브 카드.

(12) 웨이퍼에 설치된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로 부터 인회된 배선을 갖는 프로브 시트와, 상기 배선과 전기적으로 접속되는 배선이 인회되고, 이 인회된 배선과 전기적으로 접속된 배선 시트 탑재 커넥터를 갖는 배선 시트과, 상기 배선 시트 탑재 커넥터에 전기적으로 접속되는 다층 기판 탑재 커넥터를 갖는 다층 배선 기판을 가지고, 상기 접촉 단자와 상기 웨이퍼에 설치된 전극 패드의 접촉은, 상기 접촉 단자의 단자군의 배면으로부터, 내장된 스프링 프로브를 통하여 상기 단자군에 가압력을 주어 상기 전극 패드에 접촉시키는 1개 혹은 복수개의 프로브 시트 접착 홀더를 가지고 행해지는 것을 특징으로 하는 프로브 카드.

(13) (10)~(12) 중 어느 한 항의 프로브 카드에 있어서, 상기 스프링 프로브는, 착탈 가능한 것을 특징으로 하는 프로브 카드.

(14) 웨이퍼에 설치된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로부터 인회된 배선과, 상기 배선과 전기적으로 접속된 시트 전극을 갖는 프로브 시트와, 상기 시트 전극에 전기적으로 접속되는 기판 전극을 갖는 다층 배선 기판을 가지고, 상기 접촉 단자와 상기 웨이퍼에 설치된 전극 패드의 접촉은, 상기 접촉 단자의 단자군의 배면으로부터, 내장된 스프링을 가진 누름 블록을 통하여 상기 단자군에 가압력을 주어 상기 전극 패드에 접촉시키는 1개 혹은 복수개의 프로브 시트 접착 홀더를 가지고 행해지는 것을 특징으로 하는 프로브 카드.

(15) 웨이퍼에 설치된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로부터 인회된 배선과, 상기 배선과 전기적으로 접속된 시트 탑재 커넥터를 갖는 프로브 시트와, 상기 시트 탑재 커넥터에 전기적으로 접속되는 다층 기판 탑재 커넥 터를 갖는 다층 배선 기판을 가지고, 상기 접촉 단자와 상기 웨이퍼에 설치된 전극 패드의 접촉은, 상기 접촉 단자의 단자군의 배면으로부터, 내장된 스프링을 가진 누름 블록을 통하여 상기 단자군에 가압력을 주어 상기 전극 패드에 접촉시키는 1개 혹은 복수개의 프로브 시트 접착 홀더를 가지고 행해지는 것을 특징으로 하는 프로브 카드.

(16) 웨이퍼에 설치된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로부터 인회된 배선을 갖는 프로브 시트와, 상기 배선과 전기적으로 접속되는 배선이 인회되고, 이 인회된 배선과 전기적으로 접속된 배선 시트 탑재 커넥터를 갖는 배선 시트과, 상기 배선 시트 탑재 커넥터에 전기적으로 접속되는 다층 기판 탑재 커넥터를 갖는 다층 배선 기판을 가지고, 상기 접촉 단자와 상기 웨이퍼에 설치된 전극 패드의 접촉은, 상기 접촉 단자의 단자군의 배면으로부터, 내장된 스프링을 가진 누름 블록을 통하여 상기 단자군에 가압력을 주어 상기 전극 패드에 접촉시키는 1개 혹시 복수개의 프로브 시트 접착 홀더를 가지고 행해지는 것을 특징으로 하는 프로브 카드.

(17) (14)~(16) 중 어느 한 항의 프로브 카드에 있어서, 상기 스프링 및 상기 누름 블록은, 착탈 가능한 것을 특징으로 하는 프로브 카드.

(18) (10)~(17) 중 어느 한 항의 프로브 카드에 있어서, 상기 프로브 시트 접착 홀더는, 착탈 가능한 것을 특징으로 하는 프로브 카드.

(19) (10)~(18) 중 어느 한 항의 프로브 카드에 있어서, 상기 접촉 단자는, 결정성을 갖는 기판의 이방성 에칭에 의한 구멍을 형재로 하여 만들어진 각뿔 형상 또는 각뿔대 형상의 단자인 것을 특징으로 하는 프로브 카드.

(20) 반도체 소자를 형성한 웨이퍼를 싣는 시료대와, 상기 웨이퍼에 설치된 전극과 접촉하는 접촉 단자를 갖는 프로브 카드와, 상기 프로브 카드에 접속되고, 상기 반도체 소자의 전기적 특성을 검사하는 테스터를 가지고, 상기 프로브 카드는, (10)~(19) 중 어느 한 항의 프로브 카드인 것을 특징으로 하는 반도체 검사 장치.

(21) 웨이퍼에 회로를 만들어 넣어서, 반도체 소자를 형성하는 공정과, 상기 반도체 소자의 전기적 특성을 검사하는 공정과, 상기 웨이퍼를 다이싱하여, 상기 반도체 소자마다 분리하는 공정을 가지고, 상기 반도체 소자의 전기적 특성을 검사하는 공정에서는，(10)~(19) 중 어느 한 항의 프로브 카드를 이용하여, 복수개의 반도체 소자를 일괄하여 검사하는 것을 특징으로 하는 반도체 장치의 제조 방법.

이하, 발명의 실시 형태를, 도면을 이용하여 상세히 설명한다. 또한, 발명의 실시 형태에를 설명하기 위해 첨부하는 각 도면에서, 동일 기능을 갖는 것은 동일한 부호를 붙이고, 그 반복 설명은 생략한다.

본 명세서에서는, 주된 용어를 다음과 같이 정의한다. 반도체 장치란, 그 형태에 상관없이, 회로가 형성된 웨이퍼 상태의 것이어도, 반도체 소자이어도, 그 후 패키지된 것(QFP, BGA, CSP 등)이어도 상관없다. 프로브 시트란, 검사 대상과 접촉하는 접촉 단자와 거기서부터 인회된 배선이 설치되고, 해당 배선에 외부 접속용의 전극이 형성된 박막을 말하며, 두께 10㎛~100㎛ 정도의 것을 대상으로 한다. 프로브 카드란, 검사 대상과 접촉하는 단자, 다층 배선 기판 등을 갖는 구조체(예 를 들면 도 2에 도시하는 구조체)를 말한다. 반도체 검사 장치란, 프로브 카드와 검사 대상을 싣는 시료 지지계를 갖는 검사 장치를 말한다.

피검사 대상의 일례인 LSI용의 반도체 소자(칩)(2)는, 도 1에 도시하는 바와 같이 웨이퍼(1)에 다수개 형성되고, 그 후 분리되어 사용에 제공된다. 도 1의 (a)는 LSI용의 반도체 소자(2)가 나란하게 다수 설치된 웨이퍼(1)를 도시하는 사시도이며, 도 1의 (b)는 1개의 반도체 소자(2)를 확대하여 도시한 사시도이다. 반도체 소자(2)의 표면에는, 주변을 따라 다수의 전극(3)이 배열되어 있다.

그런데, 반도체 소자는 고집적화에 수반하여 상기 전극(3)이 고밀도화 및 협피치화가 더 진행되는 상황에 있다. 전극의 협 피치화로서는, 0.1mm 정도 이하이며, 예를 들면 0.08mm, 0.03mm, 그 이하로 되고 있고, 전극의 고밀도화로서는, 주변을 따라, 1열로부터 2열에, 더 전체면에 배열되는 경향으로 되고 있다.

또한, 반도체 소자를 고온에서 동작 시험함으로써, 반도체 소자의 특성 및 신뢰성을 보다 명확하게 파악하는 고온 동작 시험(85℃~150℃)이 실시되는 경향으로 되고 있다.

본 발명에 따른 반도체 검사 장치는, 상기 전극(3)의 고밀도화 및 협피치화에 대응할 수 있고, 또한, 다수개 칩 동시 프로빙에 의한 검사, 고속 전기 신호(100MHz~수GHz)에 의한 검사를 가능하게 하는 것이다. 또한, 반도체 검사 장치에서의 프로브 카드의 일부의 구성 재료로서, 150℃의 내열성이 있고, 또한 선팽창률이 피검사 대상과 동일한 정도의 재료를 이용함으로써, 분위기 온도에 의한 프로브선 단부의 위치 어긋남을 방지하는 것이다.

본 발명에 따른 프로브 카드의 구조에 대해, 도 2를 이용하여 설명한다.

도 2는, 본 발명에 따른 프로브 카드의 제1 실시 형태의 주요부를 도시한 단면도이다. 접촉 단자(4a)를 형성하고, 해당 접촉 단자(4a)로부터 인출 배선(4c)을 통하여, 다층 배선 기판(50)의 전극(50a)에 접속하는 전극(4d)을 형성한 프로브 시트(4)를, 접착 홀더(5)에 접착하여, 해당 접착 홀더(5)가 접착 홀더 고정판(49)에 위치 결정 고정되어 있다. 스프링(5a)을 가진 가압 블록(5b)에서 엘라스토마(5c)를 개재하여, 프로브 시트(4)의 배면으로부터, 해당 접촉 단자(4a)의 영역을 누르고, 접착 홀더(5)의 측면으로부터 인출 배선(4c)을 형성한 프로브 시트(4)가 접착 홀더(5)의 상면에 인출되어, 다층 배선 기판(50)의 전극(50a)에 전극(4d)이 접속되어 있다.

또한, 상기 웨이퍼(1)의 전극(3)으로부터, 접촉 단자(4a), 인출 배선(4c), 전극(4d), 다층 배선 기판(50)의 전극(50a), 내부 배선(50b) 및 전극(50c)에의 전기적 접속에는, 반도체 장치의 검사 신호의 혼란을 방지하기 위한 컨덴서, 저항 및 불량 반도체 소자의 과전류를 차단하기 위한 퓨즈 등의 기판 탑재 부품을 적당하게 배치하여 접속한다. 여기에서, 컨덴서(51)는, 상기 효과를 얻기 위해, 접촉 단자의 가능한 한 근방에 설치하는 것이 바람직하다. 접촉 단자로부터 배선을 인출하고, 다층 배선 기판에 설치된 전극(50a)과 접속되는 본 구조에서는, 접촉 단자(4a)의 근방의 인출 배선(4c)의 도중에 상기 컨덴서(51)를 배치할 수 있고, 전극(3)으로부터 컨덴서(51)까지의 거리가 짧아지기 때문에, 신호의 안정화를 도모할 수 있고, 고속 전기 신호에 의한 반도체 검사에도 대응할 수 있다. 전극(50a)은, 인출 배선의 거리를 짧게 하고, 기판 탑재 부품을 근방에 배치하고, 조립을 쉽게 하기 위해서도, 다층 배선 기판의 반도체 소자 대향 영역에 형성되어 있는 것이 바람직하다. 여기에서, 다층 배선 기판의 반도체 소자 대향 영역이란, 다층 배선 기판 중, 프로브 시트의 상부, 혹은, 웨이퍼에 형성되어, 검사 대상으로 되는 반도체 소자의 상부 또는 그 부근에 대응하는 영역을 말한다.

여기서, 전술한 프로브 시트(4) 및 접착 홀더(5)의 대표예의 구성에 대해, 도 3을 이용하여 설명한다.

도 3의 (a)는, 도 2의 접착 홀더 부분의 일부를 분해하여 도시한 구조체의 사시도이다. 금속막(90)으로 보강한 프로브 시트(4)를 접착한 접착 홀더(5)에 가압 블록(5b) 및 스프링(5a)을 삽입하여, 스프링 누름판(6)으로, 해당 스프링(5a)을 눌러, 프로브 시트(4)의 이면에 접착한 프로브 시트 뒷면 기판(7)을 해당 스프링 누름판(6)에 실어, 접착 홀더(5)를 접착 홀더 고정판(49)에 싣고, 다층 배선 기판(본 도면에서는 도시하지 않음)에 고정한다.

도 3의 (b)는, 프로브 시트(4)를 접착 고정한 접착 홀더(5)를, 접착 홀더 고정판(49)에 조립한 상태를 도시한 사시도이다. 이 프로브 시트(4)에 접착한 접착 홀더(5)는, 웨이퍼(1)의 반도체 소자군의 열 방향에 따른 직사각형으로 형성되어 있다.

또한, 도 2는, 도 3의 (b)의 A방향으로부터 본 접착 홀더(5)의 단면도이다.

도 4 및 도 5 및 도 20 및 도 21에, 가압 방식 혹은 프로브 시트의 인회 방식이 서로 다른 접착 홀더 부분의 횡단면의 예를 도시한다. 각각의 프로브 인회 방식에는, 이하의 (1)~(4)에 기재한 차가 있다.

(1)도 4의 (a)(c)(e) 및 도 5의 (a)(c)(e) 및 도 20의 (a)(c) 및 도 21의 (a)(c)에 도시한 바와 같이 접촉 단자를 형성한 영역의 프로브 시트(4)를, 스프링을 가진 가압 블록(5b)으로 가압하는 방식, 혹은, 도 4의 (b)(d)(f) 및 도 5의 (b)(d)(f) 및 도 20의 (b)(d) 및 도 21의 (b)(d)에 도시한 바와 같이 접촉 단자를 형성한 영역의 프로브 시트(4)를, 스프링 프로브(11)로 가압하는 방식의 차.

(2) 접착 홀더의 측면에 프로브 시트를 따라서 인출하는 방식으로서, 도 5의 (a)(b) 및 도 21의 (a)(b)(c)(d)에 도시한 바와 같이 접착 홀더의 양면을 이용하는 방식인지, 혹은, 다른 예와 같은 프로브 시트가 접착 홀더의 한 면뿐인가의 차.

(3) 도 4의 (a)(b) 및 도 5의 (a)(b) 및 도 21의 (c)(d)에 도시한 바와 같이 다층 배선 기판(50)의 전극(50a)에 프로브 시트(4)의 전극(4d)을 접속시키는 방식인지, 혹은, 도 20의 (a)(b)(c)(d) 및 도 21의 (a)(b)의 예와 같은 다층 배선 기판(50)의 커넥터(50d)에 프로브 시트(4)의 일단에 접속한 커넥터(4g)를 접속시키거나, 혹은, 다른 예와 같은 다층 배선 기판(50)의 커넥터(50d)에 프로브 시트(4)에 접속한 배선 시트(10)의 일단에 접속한 커넥터(10a)를 접속시키는 방식의 차.

(4) 커넥터(10a)가 부착된 배선 시트(10)과 접속하기 위한 프로브 시트(4)의 전극을, 도 4의 (c)(d) 및 도 5의 (c)(d)에 도시한 바와 같이 4각뿔대의 돌기(4e)로 하는 방식이나, 도 4의 (e)(f) 및 도 5의 (e)(f)에 도시한 바와 같이 도금 범프(4f)로 하는 방식의 차.

상기의 어느 조합이어도 되는 것은, 물론이다.

구체적으로, 예를 들면, (1)에서의, 접촉 단자를 형성한 영역의 프로브 시트(4)를, 스프링을 가진 가압 블록(5b)으로 가압하는 방식은, 웨이퍼(1)에 설치된 전극(3)과 접촉하는 접촉 단자(4a)와, 이 접촉 단자(4a)로부터 인회된 인출 배선(4c)과, 이 인출 배선(4c)과 전기적으로 접속된 전극(4d)을 갖는 프로브 시트(4)와, 프로브 시트(4)의 전극(4d)에 전기적으로 접속되는 전극(50a)을 갖는 다층 배선 기판(50)을 가지고, 프로브 시트(4)의 접촉 단자(4a)와 웨이퍼(1)에 설치된 전극(3)의 접촉은, 접촉 단자(4a)의 단자군의 배면으로부터, 내장된 스프링을 가진 가압 블록(5b)을 통하여 단자군에 가압력을 주어 전극(3)에 접촉시키는 프로브 시트 접착 홀더를 가지고 행해진다.

또한，(1)에서의, 접촉 단자를 형성한 영역의 프로브 시트(4)를, 스프링 프로브(11)로 가압하는 방식은, 웨이퍼(1)에 설치된 전극(3)과 접촉하는 접촉 단자(4a)와, 이 접촉 단자(4a)로부터 인회된 인출 배선(4c)과, 이 인출 배선(4c)과 전기적으로 접속된 전극(4d)을 갖는 프로브 시트(4)와, 프로브 시트(4)의 전극(4d)에 전기적으로 접속되는 전극(50a)을 갖는 다층 배선 기판(50)을 가지고, 프로브 시트(4)의 접촉 단자(4a)와 웨이퍼(1)에 설치된 전극(3)의 접촉은, 접촉 단자(4a)의 단자군의 배면으로부터, 내장된 스프링 프로브(11)를 통하여 단자군에 가압력을 주어 전극(3)에 접촉시키는 프로브 시트 접착 홀더를 가지고 행해진다.

또한，(3)에서의, 다층 배선 기판(50)의 커넥터(50d)에 프로브 시트(4)의 일단에 접속한 커넥터(4g)를 접속시키는 방식은, 웨이퍼(1)에 설치된 전극(3)과 접촉하는 접촉 단자(4a)와, 이 접촉 단자(4a)로부터 인회된 인출 배선(4c)과, 이 인출 배선(4c)과 전기적으로 접속된 커넥터(4g)를 갖는 프로브 시트(4)와, 프로브 시트(4)의 커넥터(4g)에 전기적으로 접속되는 커넥터(50d)를 갖는 다층 배선 기판(50)을 가지고，프로브 시트(4)의 접촉 단자(4a)와 웨이퍼(1)에 설치된 전극(3)의 접촉은, 접촉 단자(4a)의 단자군의 배면으로부터, 내장된 스프링을 가진 가압 블록(5b)을 통하여 단자군에 가압력을 주어 전극(3)에 접촉시키는 프로브 시트 접착 홀더를 가지고 행해진다. 혹은, 프로브 시트(4)의 접촉 단자(4a)와 웨이퍼(1)에 설치된 전극(3)의 접촉은, 접촉 단자(4a)의 단자군의 배면으로부터, 내장된 스프링 프로브(11)를 통하여 단자군에 가압력을 주어 전극(3)에 접촉시키는 프로브 시트 접착 홀더를 가지고 행해진다.

또한, (3)에서의, 다층 배선 기판(50)의 커넥터(50d)에 프로브 시트(4)에 접속한 배선 시트(10)의 일단에 접속한 커넥터(10a)를 접속시키는 방식은, 웨이퍼(1)에 설치된 전극(3)과 접촉하는 접촉 단자(4a)와, 이 접촉 단자(4a)로부터 인회된 인출 배선(4c)을 갖는 프로브 시트(4)와, 프로브 시트(4)의 인출 배선(4c)과 전기적으로 접속되는 배선이 인회되고, 이 인회된 배선과 전기적으로 접속된 커넥터(10a)를 갖는 배선 시트(10)와, 배선 시트(10)의 커넥터(10a)에 전기적으로 접속되는 커넥터(50d)를 갖는 다층 배선 기판(50)을 가지고，프로브 시트(4)의 접촉 단자(4a)와 웨이퍼(1)에 설치된 전극(3)의 접촉은, 접촉 단자(4a)의 단자군의 배면으로부터, 내장된 스프링을 가진 가압 블록(5b)을 통하여 단자군에 가압력을 주어 전극(3)에 접촉시키는 프로브 시트 접착 홀더를 가지고 행해진다. 혹은, 프로브 시트(4)의 접촉 단자(4a)와 웨이퍼(1)에 설치된 전극(3)의 접촉은, 접촉 단자(4a)의 단자군의 배면으로부터, 내장된 스프링 프로브(11)를 통하여 단자군에 가압력을 주어 전극(3)에 접촉시키는 프로브 시트 접착 홀더를 가지고 행해진다.

또한, 상기의 구조체의 예에서는, 접착 홀더의 측면에 프로브 시트를 따라서 인출하는 방식을 예시하였지만, 예를 들면 도 22의 (a)(b)(c)(d)(e)(f)에 도시한 바와 같이, 접착 홀더 바닥부에 접착한 프로브 시트(4)를, 다층 배선 기판(50)에 경사를 주거나, 늘어지게 하여 접속해도 되는 것은 물론이다.

프로브 시트(4)에 설치된 접촉 단자(4a)로서, 결정성을 갖는 부재의 이방성 에칭에 의한 구멍을 이용하여 형성된 각뿔 형상 또는 각뿔대 형상의 접촉 단자를 이용하면 된다. 이에 따라, 작은 침압(전극과의 접촉압은 1핀당 3~50mN 정도)으로 안정된 접촉 저항(0.05Ω~0.1Ω 정도)을 확보할 수 있고, 칩에의 데미지를 방지할 수 있을 뿐 아니라, 검사 시에 발생하는 반도체 소자에의 압흔을 작게 할 수 있다. 또한，접촉 단자(4a), 프로브 시트(4)의 제조 방법에 관한 상세 내용은, 그 제조 방법과 함께 후술한다.

다음으로, 상기 프로브 카드에서 이용되는 제1 실시 형태의 프로브 시트의 일례에 대해, 그 제조 방법을 도 6 및 도 7을 참조하여 설명한다.

도 6은, 도 2에 도시하는 프로브 카드를 형성하기 위한 제조 프로세스 중, 특히, 형재인 실리콘 웨이퍼(80)에 이방성 에칭으로 형성한 각뿔대 형상의 구멍을 이용하여, 각뿔대 형상의 접촉 단자 및 접속용 전극을 인출 배선과 함께 형성하고, 금속막을 폴리이미드 시트에 접합하고 해당 금속막을 패터닝하여 금속막 강화 박막 프로브 시트를 형성하는 제조 프로세스를 공정순으로 도시한 것이다.

먼저, 도 6의 (a)에 도시하는 공정이 실행된다. 이 공정은, 두께 0.2~0.6mm의 실리콘 웨이퍼(80)의 (100)면의 양면에 열산화에 의해 이산화실리콘막(81)을 0.5㎛정도 형성하고, 포토레지스트를 도포하고, 포토리소그래피 공정에 의해 패터닝을 형성한 후, 포토레지스트를 마스크로 하고, 이산화실리콘막(81)을 불산과 불화 암모늄의 혼합액에 의해 에칭 제거한다. 상기 이산화실리콘막(81)을 마스크로 하여, 실리콘 웨이퍼(80)를 강알칼리액(예를 들면 수산화칼륨)에 의해 이방성 에칭하여, (111)면의 측벽 및 (100)면의 선단 평탄부에 둘러싸인 각뿔대 형상의 에칭 구멍(80a)을 형성하는 공정이 실행된다.

여기서, 본 실시 형태에서는 실리콘 웨이퍼(80)를 형재로 하였지만, 형재로서는, 결정성을 갖는 것이면 되고, 그 범위에서 여러 가지 변경 가능한 것은 물론이다. 또한, 본 실시 형태에서는 이방성 에칭에 의한 구멍을 각뿔대 형상으로 하였지만, 그 형상은, 각뿔 형상이어도 되고, 작은 침압으로 안정된 접촉 저항을 확보할 수 있을 정도의 접촉 단자(4a)를 형성할 수 있는 형상의 범위에서, 여러 가지 변경 가능하다.

다음으로, 도 6의 (b)에 도시하는 공정이 실행된다. 이 공정은, 마스크로서 이용한 이산화실리콘막(81)을 불산과 불화 암모늄의 혼합액에 의해 에칭 제거하고, 다시 실리콘 웨이퍼(80)의 전체면을, 웨트 산소 중에서의 열산화에 의해, 이산화실리콘막(82)을, 0.5㎛ 정도 형성한다. 다음으로, 이산화실리콘막(82) 상에 형성한 도전성 피복(83)의 표면에, 접속 단자부(8)를 개구하도록 포토레지스트 마스크(84)를 형성하는 공정이 실행된다.

상기 도전성 피복(83)으로서, 예를 들면 크롬을 스퍼터링법 혹은 증착법에 의해 성막함으로써, 두께 0.1㎛ 정도의 크롬막을 형성하고, 해당 크롬막을 형성한 표면에 구리를 스퍼터링법 혹은 증착법에 의해 성막함으로써, 두께 1㎛ 정도의 구리막을 형성하면 된다．

다음으로, 도 6의 (c)에 도시하는 공정이 실행된다. 이 공정은, 상기 포토레지스트 마스크(84)를 마스크로 하여, 상기 도전성 피복(83)을 급전층으로 하여 전기 도금하여, 접촉 단자(4a) 및 접속 전극부(4b)를 일체로 하여 형성하고, 상기 포토레지스트 마스크(84)를 제거하는 공정이 실행된다. 도금 재료로서, 예를 들면 니켈(8a), 로듐(8b), 니켈(8c)을 순차적으로 도금하여, 접촉 단자(4a) 및 접속 전극부(4b)를 일체로 하여 접촉 단자부(8)를 형성하면 된다．

다음으로, 도 6의 (d)에 도시하는 공정이 실행된다. 이 공정은, 상기 접촉 단자부(8) 및 도전성 피복(83)을 피복하도록 폴리이미드막(85)을 형성하고, 상기 접촉 단자부(8)로부터의 인출 배선 접속용 구멍을 형성할 위치에 있는 해당 폴리이미드막(85)을, 상기 접촉 단자부(8)의 표면에 이르기까지 제거하고, 상기의 폴리이미드막(85)에 도전성 피복(86)을 형성하고, 포토레지스트 마스크(87)를 형성한 후, 배선 재료(88)를 도금하는 것이다.

상기 폴리이미드막(85)의 일부를 제거하기 위해서는, 예를 들면 레이저 구멍내기 가공 혹은 폴리이미드막(85)의 표면에 알루미늄 마스크를 형성하여 드라이 에칭을 이용하면 된다.

상기 도전성 피복(86)으로서, 예를 들면 크롬을 스퍼터링법 혹은 증착법에 의해 성막함으로써, 두께 0.1㎛ 정도의 크롬막을 형성하여, 해당 크롬막을 형성한 표면에 구리를 스퍼터링법 혹은 증착법에 의해 성막함으로써, 두께 1㎛ 정도의 구리막을 형성하면 된다. 또한, 배선 재료(88)로서는, 구리 도금 혹은, 구리 도금에 니켈 도금을 한 재료를 이용하면 된다.

다음으로, 도 6의 (e)에 도시하는 공정이 실행된다. 이 공정은, 상기 포토레지스트 마스크(87)를 제거하고, 배선 재료(88)를 마스크로 하여 도전성 피복(86)을 소프트 에칭으로 제거한 후, 접착층(89) 및 금속막(90)을 형성하고, 금속막(90)을 패터닝하기 위한 포토레지스트 마스크(91)를 형성하는 것이다.

여기서, 접착층(89)로서는, 예를 들면, 폴리이미드계 접착 시트 혹은, 에폭시계 접착 시트 혹은, 에폭시계 접착제를 이용하면 된다. 또한, 금속막(90)으로서, 42 얼로이(니켈 42% 및 철 58%의 합금으로 선팽창률 4ppm/℃ 정도) 혹은 인바(예를 들면 니켈 36% 및 철 64%의 합금으로 선팽창률 1.5ppm/℃ 정도)과 같은 저선팽창률이고, 또한 실리콘 웨이퍼(실리콘 형재)(80)의 선팽창률에 가까운 금속 시트(선팽창 계수 1~6ppm/℃ 정도)를, 접착층(89)에 의해 배선 재료(88)를 형성한 폴리이미드막(85)에 접합하여 구성함으로써, 형성되는 프로브 시트의 강도 향상, 대면적화를 도모할 수 있을 뿐 아니라, 검사 시의 온도에 의한 위치 어긋남 방지 등, 다양한 상황 하에서의 위치 정밀도 확보가 가능하다. 이 주지에서, 금속막(90)으로서는, 번인 검사 시의 위치 정밀도 확보를 목적으로 하여, 검사 대상의 반도체 소자의 선팽창률에 가까운 선팽창률의 재료를 이용해도 된다.

상기 접착 공정은, 예를 들면, 상기 도 6의 (d)의 접촉 단자부(8) 및 배선 재료(88)를 형성한 폴리이미드막(85)에 배선 재료(88)를 도금하여, 포토레지스트 마스크(87) 및 도전성 피복(86)을 제거한 실리콘 웨이퍼(80)와, 접착층(89) 및 금속막(90)을 서로 겹치게 하여, 1~20MPa로 가압하면서 접착층(89)의 유리 전이점 온도(Tg) 이상의 온도를 가하고, 진공 중에서 가열 가압 접착하면 된다. 접착층(89)을, 예를 들면, 에폭시계의 접착제를 도포함으로써 형성해도 된다．

다음으로, 도 6의 (f)에 도시하는 공정이 실행된다. 먼저, 상기 금속막(90)에 형성한 포토레지스트 마스크(91)로 금속막(90)을 에칭한다. 금속막(90)으로서, 42 얼로이 막 혹은 인 번 시트를 이용한 경우에는, 염화 제2철 용액으로 스프레이 에칭(샤워 에칭)하면 된다. 또한, 포토레지스트 마스크(91)로서는, 액상 레지스트이어도 필름 형상 레지스트(드라이 필름)이어도 된다. 다음으로, 상기 포토레지스트 마스크(91)를 제거하고, 프로세스링(95)을 상기 금속막(90)에 접착제(96)로 고착하고, 프로세스링(95)의 면에 보호 필름을 접착한 후, 이산화실리콘막(81)을 형성한 실리콘 웨이퍼(80)의 표면에 중앙을 도려낸 보호 필름을 접착하고, 해당 보호 필름을 마스크로 하여 이산화실리콘막(81)을 불산과 불화 암모늄의 혼합액에 의해 에칭 제거하고, 상기 보호 필름을 박리하고, 실리콘 에칭용 보호 지그(100)를 부착하여, 실리콘 웨이퍼(80)를 에칭 제거하는 것이다.

예를 들면, 실리콘 에칭용 보호 지그(100)로서, 고정 지그(100a)와 스테인레스제의 덮개(100b) 사이에 O링(100c)을 개재하여 장착하고, 형재인 실리콘 웨이퍼(80)를 강 알칼리액(예를 들면, 수산화칼륨)에 의해 에칭 제거하면 된다．

다음으로, 도 6의 (g)에 도시하는 공정이 실행된다. 이 공정은, 상기 실리 콘 에칭용 보호 지그(100)를 제거하고, 프로세스링(95)의 면에 보호 필름을 접착한 후, 이산화실리콘막(82), 도전성 피복(83)의 크롬막 및 구리막, 전기 도금한 니켈막을 에칭 제거하여, 프로브 시트 구조체(105)를 형성하는 것이다.

예를 들면, 이산화실리콘막(82)을 불산과 불화 암모늄의 혼합액에 의해 에칭 제거하고, 크롬막을 과망간산 칼륨액에 의해 에칭 제거하고, 구리막 및 니켈막을 알카리성 구리 에칭액에 의해 에칭 제거하면 된다.

또한, 이 일련의 에칭 처리의 결과, 접촉 단자 표면에 노출되는 로듐 도금을 이용하는 것은, 전극(3)의 재료인 알루미늄이나 땜납 등이 부착하기 어렵고, 니켈보다 경도가 높고, 산화되기 어렵고 접촉 저항이 안정되기 때문이다.

다음으로, 도 7의 (a)에 도시하는 공정이 실행된다. 이후의 도 7의 (a)~(c)의 단면 개략도는, 접착 홀더(5)를 도 3의 (b)의 B방향으로부터 본 도면이다. 이 공정은, 상기의 프로세스링(95)을 고정한 프로브 시트(4)에, 노크 핀 구멍(97a) 및 노크 핀 구멍(98b)을 구멍 내기 가공하는 것이다. 프로브 시트(4)의 구멍 내기 가공은, 레이저 구멍 내기, 혹은 드라이 에칭, 펀칭 가공 등을 실시하면 된다．

다음으로, 도 7의 (b)에 도시하는 공정이 실행된다. 이 공정은, 노크 핀(97)을 이용하여, 접착제(71)를 도포한 접착 홀더(5)를 해당 접착 홀더(5)의 노크 핀 구멍(97b) 및 상기 프로브 시트(4)의 노크 핀 구멍(97a)으로 위치 결정하여, 접촉 단자 보호대(70)에 노크 핀(98)을 이용하여 위치 결정 유지한 프로브 시트(4)에 싣고, 상기 접착 홀더(5)를 접착 홀더 누름판(72)으로 프로브 시트(4)에 가압하여 고착하는 것이다.

다음으로, 도 7의 (c)에 도시하는 공정이 실행된다. 이 공정은, 상기 접착 홀더 누름판(72)을 떼어, 노크 핀(97) 및 노크 핀(98)을 제거하고, 접착 홀더(5)를 고착한 프로브 시트(4)를 원하는 형상으로 잘라내는 것이다. 프로브 시트(4)를 잘라내기 위해서는, 레이저 컷트 혹은 펀칭, 나이프 컷트 등을 실행하면 된다. 프로브 시트의 잘라낸 형상은, 도 4 및 도 5 및 도 20 및 도 21 및 도 22에 도시한 프로브 시트의 구성에 맞는 형상으로 하여, 예를 들면 도 3의 대표예에 도시한 바와 같이, 접착 홀더를 조립하여, 도 2의 대표예에 도시한 바와 같은 프로브 카드로 한다.

도 8에, 프로브 시트(4)에 접착 홀더(5)를 접착하기 위해 사용하는 조립 지그의 일례를 사시도로 도시하였다. 본 접착 지그를 이용하여, 전술한 도 7의 (b)에 기재한 조립 작업을 실시하면 된다.

다음으로, 상기 제1 실시 형태의 프로브 시트의 제조 프로세스와는 약간 서로 다른 제2 실시 형태의 프로브 시트에 대해, 도 9를 참조로 하여, 그 제조 공정을 설명한다.

도 9의 (a)~(d)는, 프로브 시트를 형성하는 다른 제조 프로세스를 공정순으로 도시한 것이다.

먼저, 상기와 마찬가지로, 도 6의 (a)에 도시한 실리콘 웨이퍼(80)에 각뿔 형상의 에칭 구멍(80a)을 형성한 후, 마스크로서 이용한 이산화실리콘막을 불산과 불화 암모늄의 혼합액에 의해 에칭 제거하고, 재차 실리콘 웨이퍼(80)의 전체면을, 웨트 산소 중에서의 열산화에 의해, 이산화실리콘막(82)을, 0.5㎛ 정도 형성하는 공정이 실행된 후, 도 9의 (a)에 도시한 공정이 실행된다. 이 공정은, 이산화실리콘막(82)의 표면에 도전성 피복(83)을 형성하고, 다음으로, 상기 도전성 피복(83)의 표면에, 폴리이미드막(75)을 형성하고, 이어서, 접촉 단자(4a)를 형성해야 할 위치에 있는 폴리이미드막(75)을, 상기 도전성 피복(83)의 표면에 이르기까지 제거하는 공정이 실행된다.

상기 도전성 피복(83)으로서는, 예를 들면 크롬을 스퍼터링법 혹은 증착법에 의해 성막함으로써, 두께 0.1㎛ 정도의 크롬막을 형성하고, 해당 크롬막을 형성한 표면에 구리를 스퍼터링법 혹은 증착법에 의해 성막함으로써, 두께 1㎛ 정도의 구리막을 형성하면 된다. 상기 폴리이미드막(75)을 제거하는 것은, 예를 들면, 레이저 구멍 내기 가공 혹은 폴리이미드막(75)의 표면에 알루미늄 마스크를 형성하여 드라이 에칭을 이용하면 된다.

다음으로, 도 9의 (b)에 도시하는 공정이 실행된다. 먼저, 해당 폴리이미드막(75)의 개구부에 노출된 도전성 피복(83)에, 상기 도전성 피복(83)을 전극으로 하고, 경도가 높은 재료를 주성분으로 하여 전기 도금하여, 접촉 단자(4a) 및 접속 전극부(4b)를 일체로 하여 형성한다. 계속해서, 상기 접촉 단자부(8) 및 폴리이미드막(75)에 도전성 피복(86)을 형성하고, 포토레지스트 마스크(87)를 형성한 후, 배선 재료(88)를 도금한다.

상기 경도가 높은 도금 재료로서, 예를 들면, 니켈(8a), 로듐(8b), 니켈(8c)을 순차적으로 도금하여, 접촉 단자(4a) 및 접속 전극부(4b)를 일체로 하여 접촉 단자부(8)를 형성하면 된다．

상기 도전성 피복(86)으로서, 예를 들면 크롬을 스퍼터링법 혹은 증착법에 의해 성막함으로써, 두께 0.1㎛ 정도의 크롬막을 형성하여, 해당 크롬막을 형성한 표면에 구리를 스퍼터링법 혹은 증착법에 의해 성막함으로써, 두께 1㎛ 정도의 구리막을 형성하면 된다. 또한, 배선 재료(88)로서는, 구리 혹은 구리에 니켈을 도금하여 이용하면 된다.

다음으로, 도 9의 (c)에 도시하는 공정이 실행된다. 이 공정은, 상기 포토레지스트 마스크(87)을 제거하고, 배선 재료(88)를 마스크로 하여 도전성 피복(86)을 소프트 에칭 제거한 후, 접착층(89) 및 금속막(90)을 형성하고, 상기 금속막(90)에 포토레지스트 마스크(91)를 형성하는 것이다.

여기서, 접착층(89)으로서는, 예를 들면, 폴리이미드계 접착 시트 혹은, 에폭시계 접착 시트를 이용하면 된다. 또한, 금속막(90)으로서, 42 얼로이(니켈 42% 및 철 58%의 합금으로 선팽창률 4ppm/℃ 정도) 혹은 인바(예를 들면, 니켈 36% 및 철 64%의 합금으로 선팽창률 1.5ppm/℃ 정도)와 같은 저선팽창률이고, 또한 실리콘 웨이퍼(실리콘 형재)(80)의 선팽창률에 가까운 금속 시트를, 접착층(89)에서 배선 재료(88)를 형성한 폴리이미드막(75)에 접합하여 구성함으로써, 형성되는 프로브 시트(4)의 강도 향상, 대면적화를 도모할 수 있을 뿐만 아니라, 검사 시의 온도에 의한 위치 어긋남 방지 등, 다양한 상황 하에서의 위치 정밀도 확보가 가능하다. 이 주지에서, 금속막(90)으로서는, 번인 검사 시의 위치 정밀도 확보를 목표로 하여, 검사 대상의 반도체 소자의 선팽창률에 가까운 선팽창률의 재료를 이용해도 된다

상기 접착 공정은, 예를 들면, 상기 도 9의 (b)의 접촉 단자부(8) 및 배선 재료(88)를 형성한 폴리이미드막(75)에 배선 재료(88)를 도금하고, 포토레지스트 마스크(87) 및 도전성 피복(86)을 제거한 실리콘 웨이퍼(80)와, 접착층(89) 및 금속막(90)을 서로 겹치게 하고, 1~20MPa으로 가압하면서 접착층(89)의 유리 전이점 온도(Tg) 이상의 온도를 가하고, 진공 중에서 가열 가압 접착하면 된다. 접착층(89)을 에폭시계의 접착제를 도포함으로써 형성해도 된다．

다음으로, 도 9의 (d)에 도시하는 공정이 실행된다. 이 공정은, 도 6의 (f)와 마찬가지의 공정을 거쳐, 프로브 시트 구조체(105)를 제작하는 것이다.

이 프로브 시트 구조체(105)를 이용하여, 도 7의 (a)~(c)와 마찬가지의 접착 홀더(5)의 접착 작업을 거쳐, 도 2의 대표예에 도시한 바와 같은 프로브 카드로 한다.

제3 실시 형태의 프로브 시트의 제조 프로세스에 대해, 도 10을 참조로 하여, 그 제조 공정을 설명한다.

본 프로브 시트의 제조 방법은, 도 9에서 기술한 프로브 시트의 제조 방법과 마찬가지이며, 서로 다른 부분은, 접촉 단자(4a)로부터 인출한 인출 배선의 배선 재료(88)에 외부 접속용의 도금 범프(77)를 형성하는 부분이다. 해당 도금 범프(77)는, 도 4의 (e) 및 (f), 도 5의 (e) 및 (f)에 도시한 예와 같은 다층 배선 기판(50)의 전극에 접속하기 위한 인출 배선 시트(10)의 전극에 접속하기 위한 전극(범프)(4f)로서 이용하는 것이다.

상기의 도금 범프(77)를 형성하는 제조 방법의 일례에 대해, 도 10을 이용하 여 다음에 설명한다.

도 10의 (a)는, 먼저, 도 9의 (a)~(c)에 도시한 공정과 마찬가지의 공정으로 접촉 단자(4a)를 형성하는 공정이 실행된 후, 도금 범프(77)를 형성할 위치에 있는 접착층(89)을, 배선 재료(88)의 표면에 이르기까지 제거하여, 구멍(76)을 형성하는 것이다.

상기 접착층(89)을 제거하기 위해서는, 예를 들면, 레이저 구멍 내기 가공 혹은 접착층(89)의 표면에 알루미늄 마스크를 형성하여 드라이 에칭을 이용하면 된다.

다음으로, 도 10의 (b)에 도시하는 공정이 실행된다. 이 공정은, 상기 접착층(89)의 구멍(76)에 노출된 배선 재료(88)에, 도전성 피복(83)을 전극으로 하여 전기 도금하여, 도금 범프(77a)를 형성하고, 해당 도금 범프(77a)의 표면에 도금층(77b)을 형성한다. 그 후에, 도 6의 (f)와 마찬가지의 공정을 거쳐, 프로브 시트 구조체(105)를 제작하는 것이다.

상기의 도금 재료로서, 예를 들면, 도금 범프(77a)로서 구리 혹은 니켈을 도금하고, 도금층(77b)으로서, 금을 도금하면 된다．

이 프로브 시트 구조체(105)를 이용하여, 도 7의 (a)~(c)와 마찬가지의 접착 홀더(5)의 접착 작업을 거쳐, 프로브 카드로 한다．

제4 실시 형태의 프로브 시트의 제조 프로세스에 대해, 선택 도금막을 이용하여 프로브 시트를 형성하는 제조 방법의 일례에 대해 도 11을 참조로 하여, 그 제조 공정을 설명한다.

먼저, 도 11의 (a)에 도시하는 공정이 실행된다. 이 공정은, 도 6의 (a), 도 6의 (b)와 마찬가지의 공정으로, 실리콘 웨이퍼(80)에 각뿔 형상의 에칭 구멍을 형성하고, 그 표면에 이산화실리콘막(82) 및 도전성 피복(83)을 형성하고, 도 6의 (b)와는 달리, 접촉 단자(4a)를 형성하는 부분에, 포토레지스트(60)의 패턴을 형성한다. 여기에서, 포토레지스트 대신에 드라이 필름을 사용해도 된다.

다음으로, 도 11의 (b)에 도시하는 공정이 실행된다. 상기 도전성 피복(83)을 전극으로 하여, 선택 도금막(61)을 도금한다. 선택 도금막(61)으로서는, 예를 들면, 구리를 10~50㎛ 도금한다.

다음으로, 도 11의 (c)에 도시하는 공정이 실행된다. 이 공정은, 포토레지스트(60)를 제거하고, 선택 도금막(구리 도금층)(61)의 표면에 드라이 필름(62)의 패턴을 형성한다.

다음으로, 도 11의 (d)에 도시하는 공정이 실행된다. 이 공정은, 상기 드라이 필름(62)을 마스크로 하여, 도전성 피복(83) 및 선택 도금막(61)을 전극으로 하여, 경도가 높은 재료를 주성분으로 하여 전기 도금하여, 접촉 단자(4a) 및 접속 전극부(4b)를 일체로 하여 형성하는 것이다. 경도가 높은 도금 재료로서, 예를 들면 니켈(8a), 로듐(8b), 니켈(8c)을 순차적으로 도금하여, 접촉 단자(4a) 및 접속 전극부(4b)를 일체로 하여 접촉 단자부(8)를 형성하면 된다. 그 후, 드라이 필름(62)을 제거한다.

다음으로, 도 6의 (d)~도 6의 (e)와 마찬가지의 공정으로, 도 11의 (e)에 도시한 인출 배선의 배선 재료(88) 및 원하는 금속막(90)의 패턴을 형성한다.

다음으로, 도 6의 (f)~도 6의 (g)와 마찬가지의 공정으로, 도 11의 (f)에 도시한 프로브 시트 구조체(105)를 형성한다. 도 6의 (g)와 서로 다른 점은, 선택 도금막(61)을 제거하는 공정이, 새롭게 추가되는 점이다.

제5 실시 형태의 프로브 시트의 제조 프로세스에 대해, 도 12을 참조하여, 그 제조 공정을 설명한다.

본 프로브 시트의 제조 방법은, 접촉 단자의 높이(폴리이미드막으로부터의 돌출량)를 확보하기 위해, 도 11과 마찬가지로 초기적으로 선택 에칭용의 도금막을 형성한 예를 이용하여, 접촉 단자를 형성한 인출 배선 간에 슬릿을 형성하여, 보다 유연성을 갖게 한 예를 제시하였다. 슬릿 형성 전의 프로브 시트으로서, 도 6~도 10의 제조 방법을 이용해도 되는 것은, 물론이다.

본 프로브 시트의 제조 방법은, 도 11의 (a)~(f)와 마찬가지의 공정으로, 도 12의 (a)의 상태의 프로브 시트 구조체를 제작한다.

그 후, 도 12의 (b1)과 같이, 접촉 단자부(8)를 형성한 영역의 접착층(89) 및 배선 재료(88)로 피복되지 않은 부분의 폴리이미드막(85)을 레이저로 제거하여, 배선 재료(88) 및 폴리이미드막(85a)에 의해, 양팔보로서 접촉 단자(4a)가 지지된 구조를 형성한다. 또한，드라이 에칭으로, 접착층(89) 및 폴리이미드막(85)을 제거해도 된다.

또한, 도 12의 (b2)는, 도 12의 (b1)의 접촉 단자부(8)를 형성한 영역의 일부를, 도 12의 (b1)의 하면으로부터 본 평면도이다. 이와 같이, 접촉 단자부(8)의 양측을 분리함으로써, 접촉 단자부(8)를 형성한 폴리이미드막에, 보다 유연성을 갖 게 한 개별적인 모방 동작을 부여할 수 있다．

또한, 도 12의 (a)의 상태의 프로브 시트 구조체를 형성하는 경우에, 접촉 단자부(8)보다 길게 형성한 배선 재료(88)의 길이를 짧게 함으로써, 도 12의 (c1)과 같이, 접촉 단자부(8)를 형성한 영역의 접착층(89) 및 배선 재료(88)로 피복되지 않은 부분의 폴리이미드막(85)을 레이저로 제거하여, 배선 재료(88) 및 폴리이미드막(85b)에 의해, 외팔보로서 접촉 단자(4a)가 지지된 구조를 형성해도 된다. 도 12의 (c2)는, 도 12의 (c1)의 접촉 단자부(8)를 형성한 영역의 일부를, 도 12의 (c1)의 하면으로부터 본 평면도이다. 이와 같이, 접촉 단자부(8)를 개별 분리함으로써, 전술한 형태의 프로브 시트보다 가동하기 쉬운 개개의 모방 동작을 부여할 수 있다．

또한, 보다 안정된 접촉 저항치를 확보하기 위해, 도 13의 (a)에 도시하는 바와 같이, 탄성 재료(93a)에 의한 엘라스토마를 접촉 단자부에 대응하는 부분에 형성해도 된다．

엘라스토마로서는, 예를 들면, 탄성 수지에 의한 탄성 재료(93a)를 인쇄 혹은 디스펜서 도포하거나, 실리콘 시트 혹은 탄성선재를 설치하면 된다. 혹은, 감광성 탄성 재료(예를 들면, 감광성 실리콘 수지)를 도포하여, 접촉 단자부에 대응하는 부분에 패턴 형성해도 된다．

엘라스토마는, 접착층(89)에 형성해도, 도 12에 도시한 바와 같은 접착층(89) 및 폴리이미드막(85)을 부분적으로 제거한 프로브 시트에 형성해도 된다．도 13의 (b1) 및 도 13의 (c)에, 양팔보 구조로 탄성 수지(93b)를 형성한 예 및 탄 성선재(93c)를 설치한 예를 도시하였다. 또한, 도 13의 (b2)는, 도 13의 (b1)의 접촉 단자부(8)를 형성한 영역의 일부를, 도 13의 (b1)의 하면으로부터 본 평면도이다.

또한, 프로브 시트의 구조체에 엘라스토마를 형성하는 형태에 대해 몇가지 설명을 하였지만, 전술한 어느 프로브 시트 구조체에도 엘라스토마 형성을 적용할 수 있는 것은 물론이다.

엘라스토마의 역할로서는, 다수의 접촉 단자의 선단이 웨이퍼(1)에 배열된 전극(3)에 접촉할 때의 전체적인 충격을 완화함과 함께, 프로브 시트에 형성한 개개의 접촉 단자의 선단의 높이의 수 ㎛ 정도 이하의 변동을 국부적인 변형에 의해 흡수하여 웨이퍼(1) 상에 배열된 각 전극(3)의 높이의 ±0.5㎛ 정도의 변동을 모방하여 균일한 침식에 의한 접촉을 행하게 하기 위해서이다.

또한, 고속 전기 신호 검사용의 프로브로서 전기 신호의 혼란을 극력 방지하는 위해서는, 프로브 시트에 그라운드층을 형성한 구조가 바람직하다. 예를 들면, 도 14 혹은 도 15에 도시한 바와 같이, 인출 배선의 배선 재료(88)를 형성한 면에, 또한 폴리이미드막(106)과 그라운드층(107)을 형성하고, 또한 전술한 접착층(89) 및 금속막(90)으로 이루어지는 패턴을 형성하면 된다．

혹은, 금속막(90)을 가능한 한 남겨, 그라운드층으로서 이용하는 것도 가능하다. 금속막(90)으로서, 42 얼로이 혹은 인바를 이용한 경우에는, 필요에 따라, 표면에 구리 혹은 금 등을 도금함으로써, 보다 안정적인 그라운드층을 형성해도 된다．

또한, 접촉 단자(4a)의 형상에 준한 더미 단자(108)를, 프로브 시트의 임의의 장소에 설치하여, 접촉 단자군의 국소에 초기에 하중이 집중하는 것을 방지해도 된다. 도 16을 참조로 하여, 이 더미 단자의 구조 및 제조 공정을 이하에 설명한다.

본 프로브 시트의 제조 방법은, 도 6~도 15에서 기술한 프로브 시트의 제조 방법과 마찬가지이며, 서로 다른 주요한 부분은, 접촉 단자(4a)와 동시에 접촉 단자의 형상에 준한 더미 단자(108)를 설치하는 부분이다. 해당 더미 단자(108)는, 웨이퍼(1)의 전극(3)에 접촉 시의 프로브 시트(4)의 변형을 방지하고, 접촉 단자군의 국부에 초기에 하중이 집중하는 것을 방지하기 위해 이용하는 것이다. 그 형상은, 접촉 단자(4a)와 동일하지 않아도 되고, 도 16에 도시하는 바와 같이, 접촉 단자(4a)보다 저면적(웨이퍼(1)와의 접촉 면적)이 큰 각뿔대 형상의 것이어도 된다. 다른 프로브 시트의 제조 방법에서도, 마찬가지로 더미 단자(108)를 형성해도 되는 것은 물론이다.

상기의 더미 단자를 형성하는 제조 방법의 일례에 대해, 도 16을 이용하여 다음에 설명한다.

먼저, 도 16의 (a)에 도시하는 공정이 실행된다. 이 공정은, 두께 0.2~0.6mm의 실리콘 웨이퍼(80)의 (100)면의 양면에 열산화에 의해 이산화실리콘막(81)을 0.5㎛ 정도 형성하고, 포토레지스트 마스크에 의해 이산화실리콘막(81)을 불산과 불화 암모늄의 혼합액에 의해 에칭 제거하는 공정이 실행된다. 다음으로, 일부가 에칭된 이산화실리콘막(81)을 마스크로 하여, 실리콘 웨이퍼(80)를 강 알칼 리액(예를 들면, 수산화칼륨)에 의해 이방성 에칭하여, 각뿔 형상 혹은 각뿔대 형상의 에칭 구멍(80a, 80b)을 형성하는 공정이 실행된다.

다음으로, 도 16의 (b)에 도시하는 공정이 실행된다. 이 공정은, 마스크로서 이용한 이산화실리콘막(81)을 불산과 불화 암모늄의 혼합액에 의해 에칭 제거하고, 재차 실리콘 웨이퍼(80)의 전체면에, 웨트 산소 중에서의 열산화에 의해, 이산화실리콘막(82)을, 0.5㎛ 정도 형성하고, 해당 이산화실리콘막(82)의 표면에 도전성 피복(83)을 형성한 후, 상기 도전성 피복(83)의 표면에, 포토레지스트막을 형성하고，이어서, 접촉 단자(4a)를 형성할 위치에 있는 포토레지스트막을, 상기 도전성 피복(83)의 표면에 이르기까지 제거하고, 해당 포토레지스트막의 개구부에 노출된 도전성 피복(83)에, 상기 도전성 피복(83)을 전극으로 하여, 경도가 높은 재료를 주성분으로 하여 전기 도금하여, 접촉 단자(4a) 및 접속 전극부(4b)를 일체로 하여 형성한 후, 해당 포토레지스트를 제거하는 것이다. 경도가 높은 도금 재료로서, 예를 들면, 니켈(8a), 로듐(8b), 니켈(8c)을 순차적으로 도금하여, 접촉 단자(4a) 및 접속 전극부(4b)를 일체로 하여 접촉 단자부(8)를 형성하면 된다．

다음으로, 도 6의 (d)~(e)와 마찬가지의 공정을 거치고, 도 16의 (c)의 단계로부터, 도 6의 (f)~(9)와 마찬가지의 공정을 거쳐, 도 16의 (d)에 도시하는 프로브 시트 구조체(105)를 제작하는 것이다.

또한, 도 16의 (b)의 공정에서, 더미 단자(108)를 형성할 위치의 포토레지스트막을 부분적으로 제거하여 더미 단자(108)을 형성할 위치에 있는 포토레지스트막을, 상기 도전성 피복(83)의 표면에 이르기까지 제거하는 가공을 실시하고, 접촉 단자부(8)와 동일한 재료 구성으로 더미 단자(108b)를 형성하고, 도 16의 (d2)에 도시한, 프로브 시트 구조체(105b)를 제작해도 된다．

다음으로, 이상 설명한 본 발명에 따른 프로브 카드(프로빙 장치)를 이용한 반도체 검사 장치의 일례에 대해, 도 17을 이용하여 설명한다. 도 17은, 본 발명에 따른 도 2의 실시 형태의 프로브 구조체를 이용한 반도체 검사 장치를 포함하는 검사 시스템의 전체 구성을 도시하는 도면이다. 또한, 상기한 실시 형태의 프로브 구조체의 변형예를 이용한 반도체 검사 장치에서도 마찬가지이다.

검사 시스템의 전체 구성에서, 프로브 카드는 웨이퍼 프로브로서 구성되어 있다. 이 검사 시스템은, 피검사 대상인 반도체 웨이퍼(1)를 지지하는 시료 지지계(160)와, 웨이퍼(1)의 전극(3)에 접촉하여 전기 신호의 수수를 행하는 프로브 카드(120)와, 시료 지지계(160)의 동작을 제어하는 구동 제어계(150)와, 웨이퍼(1)의 온도 제어를 행하는 온도 제어계(140)와, 반도체 소자(칩)(2)의 전기적 특성의 검사를 행하는 테스터(170)로 구성된다. 이 반도체 웨이퍼(1)는, 다수의 반도체 소자(칩)가 배열되고, 각 반도체 소자의 표면에는, 외부 접속 전극으로서의 복수의 전극(3)이 배열되어 있다. 시료 지지계(160)는, 반도체 웨이퍼(1)를 착탈 가능하도록 재치하여 거의 수평으로 설치된 시료대(162)와, 이 시료대(162)를 지지하도록 수직으로 배치되는 승강축(164)과, 이 승강축(164)을 승강 구동하는 승강 구동부(165)와, 이 승강 구동부(165)를 지지하는 X-Y 스테이지(167)로 구성된다. X-Y 스테이지(167)는, 케이싱(166) 위에 고정된다. 승강 구동부(165)는, 예를 들면, 스템핑 모터 등으로 구성된다. 시료대(162)의 수평 및 수직 방향에서의 위치 결정 동작은, X-Y 스테이지(167)의 수평면 내에서의 이동 동작과, 승강 구동부(165)에 의한 상하 이동 등을 조합함으로써 행해진다. 또한, 시료대(162)에는, 도시하지 않은 회전 이동 기구가 설치되어 있고, 수평면 내에서의 시료대(162)의 회전 이동 변위가 가능하게 되어 있다.

시료대(162)의 상방에는, 프로브 카드(120)가 배치된다. 즉, 예를 들면 도 2에 도시하는 프로브 카드(120) 및 다층 배선 기판(50)은, 해당 시료대(162)에 평행하게 대향하는 자세로 설치된다. 각각의 접촉 단자(4a)는, 해당 프로브 카드(120)의 프로브 시트(4)에 설치된 인출 배선(4c), 전극(4d)을 통하여, 다층 배선 기판(50)의 전극(50a) 및 내부 배선(50b)을 통하여, 해당 다층 배선 기판(50)에 설치된 전극(50c)에 접속되고, 해당 전극(50c)에 접속되는 케이블(171)을 통하여, 테스터(170)와 접속된다.

구동 제어계(150)는, 케이블(172)을 통하여 테스터(170)와 접속된다. 또한, 구동 제어계(150)는, 시료 지지계(160)의 각 구동부의 액튜에이터에 제어 신호를 보내, 그 동작을 제어한다. 즉, 구동 제어계(150)는, 내부에 컴퓨터를 구비하고, 케이블(172)을 통하여 전달되는 테스터(170)의 테스트 동작의 진행 정보에 맞추어, 시료 지지계(160)의 동작을 제어한다. 또한, 구동 제어계(150)는, 조작부(151)를 구비하고, 구동 제어에 관한 각종 지시의 입력의 접수, 예를 들면 수동 조작의 지시를 접수한다.

시료대(162)에는, 반도체 소자(2)를 가열시키기 위한 히터(141)가 구비되어 있다. 온도 제어계(140)는, 시료대(162)의 히터(141) 혹은 냉각 지그를 제어함으 로써, 시료대(162)에 탑재된 반도체 웨이퍼의 온도를 제어한다. 또한, 온도 제어계(140)는, 조작부(151)를 구비하고, 온도 제어에 관한 각종 지시의 입력의 접수, 예를 들면, 수동 조작의 지시를 접수한다.

이하, 반도체 검사 장치의 동작에 대해 설명한다. 먼저, 피검사 대상인 반도체 웨이퍼(1)는, 시료대(162) 위에 위치 결정하여 재치되고, X-Y 스테이지(167) 및 회전 이동 기구를 구동 제어하고, 반도체 웨이퍼(1) 상에 배열된 복수개의 반도체 소자 상에 형성된 전극(3)의 군을, 프로브 카드(120)에 병설된 다수의 접촉 단자군의 바로 아래에 위치 결정한다. 그 후, 구동 제어계(150)는, 승강 구동부(165)를 작동시켜, 다수의 전극(3)의 전체의 면이 접촉 단자의 선단에 접촉한 시점으로부터 20㎛~150㎛ 정도 밀어 올리는 상태로 될 때까지 시료대(162)를 상승시킴으로써, 접촉 단자(4a)의 군에서의 각각의 선단을, 스프링을 가진 가압 블록(5b)으로 엘라스토마(5c)를 통하여 프로브 시트(4)의 배면으로부터, 프로브 시트(4)의 접촉 단자(4a)가 병설된 영역부를 돌출 연장시켜, 반도체 웨이퍼(1) 상에 배열된 전극(3)에 적정한 하중(1핀당 3~150mN 정도)에 기초하는 누름에 의한 접촉이 행해지고, 각 접촉 단자(4)와 각 전극(3) 사이가 저저항(0.01Ω~0.1Ω)으로 접속되게 된다.

또한, 케이블(171), 다층 배선 기판(50), 및 접촉 단자(4a)를 통하여, 반도체 웨이퍼(1)에 형성된 반도체 소자와 테스터(170) 사이에서, 동작 전력이나 동작 검사 신호 등의 수수를 행하고, 해당 반도체 소자의 동작 특성의 가부 등을 판별한다. 또한, 상기의 일련의 검사 동작이, 반도체 웨이퍼(1)에 형성된 복수의 반도체 소자 각각에 대해서 실시되고, 동작 특성의 가부 등이 판별된다.

이상, 프로브 시트 구조체로서, 도 2에서 도시한 예를 설명하였지만, 각각의 프로브 시트 구조체는, 전술한 어느 프로브 카드에도 적용할 수 있는 것은 물론이다.

다음으로, 상기 반도체 검사 장치를 이용한 검사 방법의 다른 응용예에 대해, 그 일례에 대해 도 18을 이용하여 설명한다.

도 18의 (a)는, 웨이퍼(110)에 형성된 피검사 대상인 반도체 소자 형성 영역(110a)을 도시한 평면도이고, 반도체 소자 형성 영역(110a)를 검사하는 프로브로서, 예를 들면 도 18의 (b) 및 도 18의 (c)에 도시한 바와 같은 이산적인 배치의 반도체 소자군(110b, 110c)(도면 중의 사선 부분)에 접촉하는 프로브 시트 접착 홀더를 조합한 프로브 카드를, 반도체 소자군의 패턴에 따라 1 종류 혹은 필요에 따라 2 종류 이상 제작하여, 순차적으로 검사용으로 이용함으로써, 모든 반도체 소자 형성 영역(110a)을 검사하도록 해도 된다．예를 들면, 도 18의 (d)에 도시한 바와 같이, 직사각형의 프로브 시트 첩착 홀더를 배열하여 다층 배선 기판(도시하지 않음)에 고정하고, 웨이퍼 지지대를 Y 방향으로 1칩만큼 이동하고, X 방향으로 1개의 프로브 시트 구조체에 형성한 칩 수만큼 이동하여 웨이퍼를 검사함으로써, 도 18과 같이 동시 반도체 소자군(110b, 110c)과 순차적으로 검사하여, 2회로 웨이퍼 전체를 검사하는 방법에 의해, 최소한의 터치다운 횟수로 반도체 소자 형성 영역(110a)의 모든 칩를 검사할 수 있기 때문에, 검사 효율의 향상을 도모할 수 있다.

또한，터치다운 횟수를 2회로 한정하지 않아도 되는 것은 물론이다.

본 발명의 프로브 시트 접착 홀더는, 검사 대상의 웨이퍼에 형성된 반도체 소자(칩)의 전체 배치에 맞춰, 복수의 프로브 시트 접착 홀더를 조합함으로써 접촉 단자의 배치 패턴을 자유롭게 설계할 수 있는 것이다. 그 때문에, 터치다운마다 이동 시에, 중복해서 프로빙하는 칩 영역이 매우 적고, 효율적인 이동 패턴을 선택할 수 있고，터치다운 횟수가 적은 효율적인 검사 장치를 설계·구성할 수 있다．

반도체 검사 장치에서의 프로브 시트 접착 홀더를 상기한 바와 같이 검사 대상의 웨이퍼에 형성된 반도체 소자의 전체 배치에 맞춰 설계해 두면, 칩의 패드에 중복되어 프로빙하는 영역이 없기 때문에, 웨이퍼의 패드에의 프로빙 흔적이 최소한으로 억제되어, 나중의 와이어 본드 혹은 범프 형성의 신뢰성이 향상된다.

또한，프로브 시트 구조체의 접촉 단자가, 칩이 형성되어 있지 않은 영역으로 비어져 나와도, 독립된 스프링으로 개개의 접속 단자를 프로브 시트의 배면으로부터 수직으로 누르는 구조이고, 또한, 수 백 ㎛의 스트로크로도 하중의 증가가 10% 이하 정도로 억제되기 때문에, 웨이퍼에 접촉한 접촉 단자는, 거의 일정한 규정 하중으로 접촉하고, 접촉하지 않는 단자에는 무리한 하중이 가해지지 않기 때문에, 웨이퍼 및 접촉 단자의 손상을 방지할 수 있다．

이상 설명한 바와 같이, 본 실시 형태의 프로브 시트 구조체에 따르면, 전술한 도 2~도 16의 제조 프로세스에 의한 프로브 시트를 형성하는 경우, 접촉 단자(4a)를 각뿔 형상 혹은 각뿔대 형상 등의 접촉 단자로 할 수 있기 때문에, 종래의 반구 형상의 도금 범프나 평면 전극끼리의 접촉과 비교하여, 경도가 있는 접촉 단자로 저접촉압으로 전극의 표면 산화물 혹은 표면 불순물 등을 돌파하여 진성한 금속 전극 재료와 접촉함으로써, 안정적인 접촉 특성치를 실현할 수 있고, 또한, 실리콘 웨이퍼와 선팽창률이 동일한 금속막(90)으로 뒷받침된 포토리소그래피 공정으로 프로브 시트를 형성하기 때문에, 접촉 영역이 대면적이어도 프로브 시트의 접촉 단자군과, 반도체 소자의 전극군의 선단 위치 정밀도가 양호한 접촉을 용이하게 실현할 수 있다.

이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초해 구체적으로 설명하였지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경 가능한 것은 물론이다. 예를 들면, 본 실시 형태에서는, 프로브 카드의 프로브 카드 접착 홀더로서 도 2의 구성을 갖는 프로브 카드 접착 홀더를 이용한 예를 설명하였지만, 도 4~도 16과 같은 프로브 시트 구조체를 사용해도 되는 것은 물론이다.

마지막으로, 상기 반도체 검사 장치를 이용한 검사 공정, 또는 검사 방법을 포함하는 반도체 장치의 제조 방법의 대표예에 대해, 도 19를 참조하여 설명한다.

(1) 본 발명에 따른 반도체 장치의 제조 방법은, 웨이퍼에 회로를 만들어 넣어서, 반도체 장치를 형성하는 공정(반도체 소자 회로 형성)과, 본 발명에 따른 반도체 검사 장치에 의해 웨이퍼 레벨로 복수의 반도체 장치의 전기적 특성을 일괄하여 검사하는 공정(웨이퍼 검사)과, 웨이퍼를 절단하여, 반도체 소자마다 분리하는 공정(다이싱)과, 반도체 소자를 수지 등으로 밀봉하는 공정(조립·밀봉)을 가진다. 그 후, 번인, 선별 검사, 외관 검사를 거쳐, 칩 패키지 제품으로서 출하된다.

(2) 본 발명에 따른 반도체 장치의 제조 방법은, 웨이퍼에 회로를 만들어 넣 어서, 반도체 소자를 형성하는 공정(반도체 소자 회로 형성)과, 본 발명에 따른 반도체 검사 장치에 의해 웨이퍼 레벨로 복수의 반도체 소자의 전기적 특성을 일괄하여 검사하는 공정(웨이퍼 검사)과, 웨이퍼를 절단하여, 반도체 소자마다 분리하는 공정(다이싱)을 가진다. 그 후, 칩 검사용 소켓 장착, 번인, 선별 검사, 소켓으로부터 제거, 외관 검사를 거쳐, 베어 칩 출하품으로 출하된다.

(3) 본 발명에 따른 반도체 장치의 제조 방법은, 웨이퍼에 회로를 만들어 넣어서, 반도체 장치를 형성하는 공정(반도체 소자 회로 형성)과, 본 발명에 따른 반도체 검사 장치에 의해 웨이퍼 레벨로 복수의 반도체 장치의 전기적 특성을 일괄하여 검사하는 공정(웨이퍼 검사)을 가진다. 그 후, 번인, 선별 검사, 외관 검사를 거쳐, 풀 웨이퍼 출하품으로서 출하된다. 이 번인, 선별 검사에서도, 본 발명에 따른 반도체 검사 장치에 의해 검사가 행해진다.

(4) 본 발명에 따른 반도체 장치의 제조 방법은, 웨이퍼에 회로를 만들어 넣어서, 반도체 장치를 형성하는 공정(반도체 소자 회로 형성)과, 본 발명에 따른 반도체 검사 장치에 의해 웨이퍼 레벨로 복수의 반도체 장치의 전기적 특성을 일괄하여 검사하는 공정(웨이퍼 검사)을 가진다. 그 후, 번인, 외관 검사를 거쳐, 웨이퍼를 절단하여, 반도체 소자마다 분리하는 공정(다이싱)과, 외관 검사를 거쳐, 베어 칩 출하품으로서 출하된다. 이 번인, 선별 검사에서도, 본 발명에 따른 반도체 검사 장치에 의해 검사가 행해진다.

(5) 본 발명에 따른 반도체 장치의 제조 방법은, 웨이퍼에 회로를 만들어 넣어서, 반도체 장치를 형성하는 공정(반도체 소자 회로 형성)과, 웨이퍼를 분할하는 공정(웨이퍼 분할)과, 본 발명에 따른 반도체 검사 장치에 의해 분할한 웨이퍼 레벨로 복수의 반도체 장치의 전기적 특성을 일괄하여 검사하는 공정(분할 웨이퍼 검사)을 가진다. 그 후, 번인, 선별 검사, 외관 검사를 거쳐, 분할 웨이퍼 출하품으로서 출하된다. 이 번인, 선별 검사에서도, 본 발명에 따른 반도체 검사 장치에 의해 검사가 행해진다.

(6) 본 발명에 따른 반도체 장치의 제조 방법은, 웨이퍼에 회로를 만들어 넣어서, 반도체 장치를 형성하는 공정(반도체 소자 회로 형성)과, 웨이퍼를 분할하는 공정(웨이퍼 분할)과, 본 발명에 따른 반도체 검사 장치에 의해 분할한 웨이퍼 레벨로 복수의 반도체 장치의 전기적 특성을 일괄하여 검사하는 공정(분할 웨이퍼 검사)을 가진다. 그 후, 번인, 선별 검사, 분할한 웨이퍼를 절단하여, 반도체 소자마다 분리하는 공정(다이싱)과, 외관 검사를 거쳐, 베어 칩 출하품으로서 출하된다. 이 번인, 선별 검사에서도, 본 발명에 따른 반도체 검사 장치에 의해 검사가 행해진다.

(7) 본 발명에 따른 반도체 장치의 제조 방법은, 웨이퍼에 회로를 만들어 넣어서, 반도체 장치를 형성하는 공정(반도체 소자 회로 형성)과, 웨이퍼에 수지층 등을 형성하는 공정(수지층 형성)과, 수지층 등을 형성한 웨이퍼에 형성된 복수의 반도체 소자의 전기적 특성을 본 발명에 따른 반도체 검사 장치에 의해 일괄하여 검사하는 공정(웨이퍼 검사)을 가진다. 그 후, 번인, 선별 검사를 거쳐, 웨이퍼를 절단하여, 반도체 소자마다 분리하는 공정(다이싱)과, 외관 검사를 거쳐, CSP 출하품으로서 출하된다. 이 번인, 선별 검사에서도, 본 발명에 따른 반도체 검사 장치 에 의해 검사가 행해진다.

(8) 본 발명에 따른 반도체 장치의 제조 방법은, 웨이퍼에 회로를 만들어 넣어서, 반도체 장치를 형성하는 공정(반도체 소자 회로 형성)과, 웨이퍼에 수지층 등을 형성하는 공정(수지층 형성)과, 수지층 등을 형성한 웨이퍼에 형성된 복수의 반도체 소자의 전기적 특성을 본 발명에 따른 반도체 검사 장치에 의해 일괄하여 검사하는 공정(웨이퍼 검사)을 가진다. 그 후, 번인, 선별 검사, 외관 검사를 거쳐, 풀 웨이퍼 CSP 출하품으로서 출하된다. 이 번인, 선별 검사에서도, 본 발명에 따른 반도체 검사 장치에 의해 검사가 행해진다.

(9) 본 발명에 따른 반도체 장치의 제조 방법은, 웨이퍼에 회로를 만들어 넣어서, 반도체 장치를 형성하는 공정(반도체 소자 회로 형성)과, 웨이퍼에 수지층 등을 형성하는 공정(수지층 형성)과, 수지층 등을 형성한 웨이퍼를 분할하는 공정(웨이퍼 분할)과, 본 발명에 따른 반도체 검사 장치에 의해 분할한 웨이퍼 레벨로 복수의 반도체 장치의 전기적 특성을 일괄하여 검사하는 공정(분할 웨이퍼 검사)을 가진다. 그 후, 번인, 선별 검사, 외관 검사를 거쳐, 분할 웨이퍼 CSP 출하품으로서 출하된다. 이 번인, 선별 검사에서도, 본 발명에 따른 반도체 검사 장치에 의해 검사가 행해진다.

(10) 본 발명에 따른 반도체 장치의 제조 방법은, 웨이퍼에 회로를 만들어 넣어서, 반도체 장치를 형성하는 공정(반도체 소자 회로 형성)과, 웨이퍼에 수지층 등을 형성하는 공정(수지층 형성)과, 수지층 등을 형성한 웨이퍼를 분할하는 공정(웨이퍼 분할)과, 본 발명에 따른 반도체 검사 장치에 의해 분할한 웨이퍼 레벨로 복수의 반도체 장치의 전기적 특성을 일괄하여 검사하는 공정(분할 웨이퍼 검사)을 가진다. 그 후, 번인, 선별 검사, 웨이퍼를 절단하여, 반도체 소자마다 분리하는 공정(다이싱)과, 외관 검사를 거쳐, CSP 출하품으로서 출하된다. 이 번인, 선별 검사에서도, 본 발명에 따른 반도체 검사 장치에 의해 검사가 행해진다.

상기한 반도체 장치의 제조 방법에서의, 반도체 소자의 전기적 특성을 검사하는 공정에서는, 본 발명에 따른 프로브 카드를 이용함으로써, 위치 정밀도가 높고 양호한 접촉 특성을 얻을 수 있다.

즉, 결정성을 갖는 기판의 이방성 에칭에 의한 구멍을 형재로 하여 도금함으로써 형성되는 각뿔 형상 또는 각뿔대 형상의 접촉 단자(4a)를 이용하여 검사함으로써, 저접촉압으로 안정적인 접촉 특성을 실현할 수 있고, 하부에 있는 반도체 소자를 손상시키지 않고 검사하는 것이 가능하다. 또한, 복수의 접촉 단자(4a)가 웨이퍼(1)와 동일한 선팽창률을 가진 금속막(90)으로 둘러싸이는 구조를 취하기 때문에, 검사 동작 시에도 접촉 단자는 여분의 응력을 받지 않고, 웨이퍼(1)의 전극(3)과의 상대 위치가 정확한 접촉을 실현할 수 있다.

또한, 반도체 소자의 전극에의 압흔은, 작고, 또한 점(각뿔 형상 또는 각뿔대 형상으로 오목 형상의 점)으로 되기 때문에, 이 전극 표면에는 거의 압흔이 없는 평평한 영역이 남게 되어, 도 19에 도시한 검사 공정과 같이 접촉에 의한 검사가 여러 번 있어도 대응할 수 있다.

특히, 초기 특성 검사, 번인, 선별 검사 등의 여러 번의 검사 공정이 있는 경우에도, 검사용 부품을 탑재한 프로브 시트(4)를, 돌기 형상의 접촉 단자를 반도 체 소자의 검사용 전극에 가압 접촉시킨 구성으로 함으로써, 반도체 소자의 일련의 검사 공정에 의한 웨이퍼(1)의 전극(3)에의 프로빙 흔적이, 전체 검사 공정 종료 후에서도 패드에의 데미지가 적어서, 그 후의 반도체 소자의 접속 공정(와이어 본딩, 땜납 범프 형성, 금 범프 형성, 금주석 접합 등)의 신뢰성을 향상할 수 있다.

또한, 유연한 박막의 프로브 시트(4)에 형성한 사각뿔 혹은 사각뿔대 형상의 접촉 단자를, 각 프로브 시트 접착 홀더의 편성(조합)에 의해 웨이퍼의 전극에 접촉시킴으로써, 간편한 가압 기구로 각 접촉 단자를 확실하게 접촉시킬 수 있어, 대면적에서도 대응 가능한 안정된 접촉 저항치를 실현할 수 있다.

또한, 박막의 배선 회로 기술을 이용함으로써, 접촉 단자 가까이에, 용이하게 필요한 부품(예를 들면, 컨덴서, 저항기, 퓨즈, 커넥터)을 배치·탑재할 수 있어, 안정적인 검사나 회로를 실현할 수 있다.

이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초해 구체적으로 설명했지만, 본 발명은 상기 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경 가능한 것은 물론이다.

본 발명은 본 발명의 기술적 사상 및 필수적인 특성을 벗어나지 않는 범위내에서 여러 가지 형태로 구현될 수 있다. 따라서, 실시예는 본 발명을 설명하기 위한 것으로 본 발명은 이에 한정되지 않는다.

발명의 범위는 앞서 말한 설명에 의해서가 아닌 첨부된 청구항에 따라 정의되며, 변화는 청구항의 의미 및 그 등가물의 범위를 포함하고 있는 것으로 의도된다.

본 원에서 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 이하와 같다.

(1) 접촉 단자의 선단 위치 정밀도를 확보하고, 다수의 검사용 전극, 협피치, 대면적에 분산된 전극을 갖는 반도체 소자를 확실하게 검사할 수 있는 검사 장치를 제공할 수 있다．

(2)독립적인 스프링으로 개개의 접촉 단자 혹은 접촉 단자군을 프로브 시트의 배면으로부터 수직으로 누르는 구조에 의해, 수백 ㎛의 스트로크이어도 하중의 증가가 10% 이하 정도이기 때문에, 접촉 단자는, 거의 일정한 규정 하중으로 접촉하고, 접촉 단자를 다수의 검사용 전극, 협피치, 대면적에 분산한 전극에, 일정한 접촉 하중으로 접촉할 수 있어, 반도체 소자를 확실하게 검사할 수 있는 검사 장치를 제공할 수 있다．

(3) 검사 회로용의 전자 부품을 접촉 단자의 근방에 탑재할 수 있는 구조를 제공하여, 전극에의 양호한 접속을 확보하고, 전기 특성 및 신뢰성을 향상시킬 수 있는 반도체 장치의 제조 방법을 제공할 수 있다．

(4) 접촉 단자를 형성한 프로브 시트를 독립한 접촉 홀더에 접착하여, 개별적인 프로브 시트 접착 홀더를 제작하고, 해당 프로브 시트 접착 홀더를 1개 혹은 복수개 조합하여 프로브 카드를 구성하기 때문에, 패턴 변경에 자유도가 있고, 개별적인 교환도 용이하며, 조립성을 향상시키고, 검사 장치의 조립 코스트 및 메인터넌스 코스트를 억제하여 반도체 장치의 검사 공정의 코스트를 억제함으로써, 반 도체 장치 전체의 제조 코스트를 억제하는 반도체 장치의 제조 방법을 제공할 수 있다.

(5) 웨이퍼의 엣지 부분에 걸려 반도체 소자(칩)를 프로빙하는 상태에서도, 독립된 스프링으로 개개의 접속 단자 혹은 접촉 단자군을 프로브 시트의 배면으로부터 수직으로 누르는 구조이며, 접촉하지 않는 단자에는 무리한 하중이 가해지지 않기 때문에, 웨이퍼 및 접촉 단자의 손상을 방지할 수 있다．

Claims (17)

1. 웨이퍼에 설치된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로부터 인회(引回)된 배선과, 상기 배선과 전기적으로 접속된 시트 전극을 갖는 프로브 시트와,

   상기 프로브 시트에 접착한 홀더를 갖고,

   상기 홀더 내에는, 상기 프로브 시트의 상기 접촉 단자의 부분을 압출하기 위한 가압 부재가 설치되어 있는 것을 특징으로 하는 프로브 시트 접착 홀더.
2. 제1항에 있어서,

   상기 홀더는, 직사각형인 것을 특징으로 하는 프로브 시트 접착 홀더.
3. 제1항에 있어서,

   상기 프로브 시트에는, 금속 시트가 설치되어 있는 것을 특징으로 하는 프로브 시트 접착 홀더.
4. 제3항에 있어서,

   상기 금속 시트의 선팽창 계수는, 1ppm/℃ 내지 6ppm/℃인 것을 특징으로 하는 프로브 시트 접착 홀더.
5. 제3항에 있어서,

   상기 금속 시트는, 42 얼로이 시트인 것을 특징으로 하는 프로브 시트 접착 홀더.
6. 제1항에 있어서,

   상기 접촉 단자를 설치한 면 상에, 상기 접촉 단자보다 상기 웨이퍼와의 접촉 면적이 큰 더미 단자가 설치되어 있는 것을 특징으로 하는 프로브 시트 접착 홀더.
7. 제1항에 있어서,

   상기 접촉 단자는, 결정성을 갖는 기판의 이방성 에칭에 의한 구멍을 형재(型材)로 하여 만들어져 있는 것을 특징으로 하는 프로브 시트 접착 홀더.
8. 제7항에 있어서,

   상기 접촉 단자는, 각뿔 형상 또는 각뿔대 형상의 단자인 것을 특징으로 하는 프로브 시트 접착 홀더.
9. 제1항에 있어서,

   상기 프로브 시트에는, 컨덴서, 저항, 퓨즈 중 적어도 1개가 탑재되는 것을 특징으로 하는 프로브 시트 접착 홀더.
10. 웨이퍼에 설치된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로부터 인회된 배선과, 상기 배선과 전기적으로 접속된 시트 전극을 갖는 프로브 시트와,

    상기 시트 전극에 전기적으로 접속되는 기판 전극을 갖는 다층 배선 기판을 갖고,

    상기 접촉 단자와 상기 웨이퍼에 설치된 전극 패드의 접촉은, 상기 접촉 단자의 단자군의 배면으로부터, 내장된 스프링 프로브를 통하여 상기 단자군에 가압력을 주어 상기 전극 패드에 접촉시키는 1개 혹은 복수개의 프로브 시트 접착 홀더를 갖고 행해지는 것을 특징으로 하는 프로브 카드.
11. 제10항에 있어서,

    상기 스프링 프로브는, 착탈 가능한 것을 특징으로 하는 프로브 카드.
12. 웨이퍼에 설치된 전극 패드와 접촉하는 접촉 단자와, 상기 접촉 단자로부터 인회된 배선과, 상기 배선과 전기적으로 접속된 시트 전극을 갖는 프로브 시트와,

    상기 시트 전극에 전기적으로 접속되는 기판 전극을 갖는 다층 배선 기판을 갖고,

    상기 접촉 단자와 상기 웨이퍼에 설치된 전극 패드의 접촉은, 상기 접촉 단자의 단자군의 배면으로부터, 내장된 스프링을 가진 누름 블록을 통하여 상기 단자군에 가압력을 주어 상기 전극 패드에 접촉시키는 1개 혹시 복수개의 프로브 시트 접착 홀더를 갖고 행해지는 것을 특징으로 하는 프로브 카드.
13. 제12항에 있어서,

    상기 스프링 및 상기 누름 블록은, 착탈 가능한 것을 특징으로 하는 프로브 카드.
14. 제10항에 있어서,

    상기 프로브 시트 접착 홀더는, 착탈 가능한 것을 특징으로 하는 프로브 카드.
15. 제10항에 있어서,

    상기 접촉 단자는, 결정성을 갖는 기판의 이방성 에칭에 의한 구멍을 형재로 하여 만들어진 각뿔 형상 또는 각뿔대 형상의 단자인 것을 특징으로 하는 프로브 카드.
16. 반도체 소자를 형성한 웨이퍼를 싣는 시료대와,

    상기 웨이퍼에 설치된 전극과 접촉하는 접촉 단자를 갖는 프로브 카드와,

    상기 프로브 카드에 접속되고, 상기 반도체 소자의 전기적 특성을 검사하는 테스터를 갖고,

    상기 프로브 카드는, 제10항의 프로브 카드인 것을 특징으로 하는 반도체 검 사 장치.
17. 웨이퍼에 회로를 만들어 넣어서, 반도체 소자를 형성하는 공정과,

    상기 반도체 소자의 전기적 특성을 검사하는 공정과,

    상기 웨이퍼를 다이싱하여, 상기 반도체 소자마다 분리하는 공정을 갖고,

    상기 반도체 소자의 전기적 특성을 검사하는 공정에서는，제10항의 프로브 카드를 이용하여, 복수개의 반도체 소자를 일괄하여 검사하는 것을 특징으로 하는 반도체 장치의 제조 방법.

Images