JP3315339B2 - 半導体素子の製造方法並びに半導体素子へのプロービング方法およびその装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子上に配
列された電極と電気的に接触して電気信号の授受を行う
ための半導体素子へのプロービング方法並びに半導体素
子上に配列された各電極に接触した接触端子を通して電
気信号を伝送して半導体素子の電気的特性の検査を実施
して半導体素子を製造する半導体素子の製造方法に関す
る。

【０００２】

【従来の技術】ウエハレベルにおけるＶＬＳＩ等の半導
体素子の電気的特性検査を可能とする従来の薄型のプロ
ーブカードとしては、１９８８年度のInternational Te
st Conference（インターナショナル テスト コンフ
ァレンス）の講演論文集(メンブレン プローブ カー
ド テクノロジィ：MEMBRANE PROBE CARD TECHNOLOGY）
の６０１頁から６０７頁に記載された技術（従来技術
１）が知られている。この従来技術１に記載された導体
検査用のプローブは、フレキシブルな誘電体膜の上面に
リソグラフ技術で配線を形成し、被検査対象物の半導体
素子の電極に対応する位置に設けた誘電体膜のスルーホ
ールにめっきにより、半円形のバンプを形成したものを
接触端子として用いるものである。この従来技術１は、
誘電体膜の表面に形成した配線および配線基板を通じて
検査回路に接続されているバンプを、板ばねによって、
検査対象の半導体素子の電極にバンプをこすって接触
し、信号の授受を行って検査する方法である。また従来
のプローブ装置としては、特開平２−１６３６６４号公
報（従来技術２）、特開平５−２４３３４４号公報（従
来技術３）、特開平８−８３８２４号公報（従来技術
４）、特開平８−２２０１３８号公報（従来技術５）、
特開平７−２８３２８０号公報（従来技術６）において
知られている。

【０００３】従来技術１および２および３および４およ
び５には、支持手段に並進手段（上部伝達段に設けられ
た枢軸を下部伝達段で受けるように構成する。）をばね
で結合し、平坦な膜プローブと実質的に平坦な被試験デ
バイスとの間の実質的な共平面整列を生起せしめる自動
補償機能付きプローブ装置が記載されている。また従来
技術２および３および４および５には、下部伝達段とメ
ンブレンとの間に緩衝層を備えていることが記載されて
いる。また従来技術５には、さらに金属突起を形成した
薄膜の導体パターンの裏面側に金属導体層を設けて接地
することによって、マイクロストリップライン構造とし
てインピーダンス整合及び低インダクタンス化を図るこ
とが記載されている。

【０００４】また従来技術６には、結晶性の型材を異方
性エッチングして得られる先端が尖った形状の接触端子
を、引き出し配線を形成した絶縁フィルム上に該引き出
し配線と接続して植設し、この絶縁フィルムを、配線基
板に対して、緩衝層および基板となるシリコンウエハを
挟みこんで一体として構成したプロービング装置が記載
されている。

【０００５】

【発明が解決しようとする課題】上記従来技術１に記載
されているように、平坦あるいは半球状のバンプを形成
したプローブにおいて、接点（突起状電極）を、アルミ
ニウム電極やはんだ電極などの材料表面に酸化物が生成
された被接触材料に対して擦りつけること（スクライブ
動作）により、電極材料表面の酸化物を擦り取り、その
下面の金属導体材料に接触させて良好な接触を確保する
ものである。この結果、電極を接点でスクライブするこ
とにより、電極材料のクズが生じ、配線間のショートお
よび異物発生の原因となり、また、電極にプローブを数
百ｍＮ以上の荷重をかけながら擦りつけて接触を確保す
ることにより、電極に損傷を与えることが多いという課
題を有していた。また従来技術２〜５においては、接点
の群を被検査対象物上の電極群の面に倣って平行出しす
る機能は付いているが、板ばねの変位に基いて接触荷重
を付与する構成であるため、荷重均等の点から板ばねを
大きく変位させて接触時における荷重を１ピン当たり数
百ｍＮ以上にする必要が生じ、その結果被検査対象物に
おける電極およびその直下の能動素子や配線に損傷を与
えるおそれが生じるという課題を有していた。

【０００６】また従来技術６においては、緩衝層のみで
接触対象の接触端子および電極の高さばらつきを吸収し
たり、プロービング時に被検査対象物を載置した試料台
の駆動系から接触端子が受ける衝撃力を吸収することが
困難で、半導体素子等の被検査対象物へ損傷を与える恐
れがあった。以上説明したように、何れの従来技術にお
いても、半導体素子等の被検査対象物の高密度化に伴う
狭ピッチ多ピンへのプロービングを、被検査対象物を損
傷させることなく、低荷重で安定して実現しようとする
点について、十分考慮されていなかった。

【０００７】本発明の目的は、上記課題を解決すべく、
半導体素子の高密度化に対応可能な狭ピッチ多ピンへの
プロービングを、半導体素子を損傷させることなく、低
荷重で安定して実現し、しかも高速電気信号、即ち高周
波電気信号の伝送を可能にして半導体素子の電気的特性
の検査を実施して高品質の半導体素子を製造できるよう
にした半導体素子の製造方法を提供することにある。ま
た本発明の他の目的は、半導体素子の高密度化に対応可
能な狭ピッチ多ピンへのプロービングを、半導体素子を
損傷させることなく、低荷重で安定して実現し、しかも
高速電気信号、即ち高周波電気信号の伝送を可能にした
半導体素子へのプロービング方法を提供することにあ
る。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、テスタに接続され、インピーダンスをマ
ッチングさせた配線を有する多層フィルム上に該配線に
接続されて並設された先端を尖らせた接触端子の群と半
導体素子に配列された電極の群とを、相対的に位置合わ
せを行って１ピン当たり３〜５０ｍＮ範囲内の接触圧で
接触させて電気的に接続し、この接続されたテスタと前
記電極との間で電気信号の授受を行って前記半導体素子
の電気的特性について検査して半導体素子を製造するこ
とを特徴とする半導体素子の製造方法である。また本発
明は、先端を尖らせた接触端子をプロービング側の領域
部に複数並設し、該各接触端子に電気的につながって周
辺部に引き出される複数の引き出し用配線と該複数の引
き出し用配線に対向するように絶縁層を挾んでグランド
層とを有する多層フィルムを前記領域部の弛みをなくす
ようにして取り付けた押さえ部材に対して接触圧付与手
段によって接触圧を付与すると共に前記押さえ部材に対
してコンプライアンス機構を係合させて構成されたプロ
ービング装置を用いて、前記引き出し用配線を介してテ
スタに接続された接触端子の群と半導体素子に配列され
た電極の群とを、相対的に位置合わせを行って１ピン当
たり３〜５０ｍＮ範囲内の接触圧で接触させて電気的に
接続し、この接続されたテスタと前記電極との間で電気
信号の授受を行って前記半導体素子の電気的特性につい
て検査して半導体素子を製造することを特徴とする半導
体素子の製造方法である。

【０００９】また本発明は、支持部材と、先端を尖らせ
た接触端子をプロービング側の領域部に複数並設し、該
各接触端子に電気的につながって周辺部に引き出される
複数の引き出し用配線と該複数の引き出し用配線に対向
するように絶縁層を挾んでグランド層とを有する多層フ
ィルムと、該多層フィルムにおけるプロービング側と反
対の裏側に前記領域部を囲むように固定された枠と、前
記多層フィルムにおける前記領域部の弛みをなくすよう
に該領域部を張り出させる部分を有して前記枠を取付け
る押さえ部材と、前記支持部材から接触圧を前記押さえ
部材に対して付与する接触圧付与手段と、前記接触端子
の群の先端面が電極の群の面に倣って平行出しされるよ
うに前記押さえ部材を前記支持部材に対して係合させる
コンプライアンス機構とを備えて構成されたプロービン
グ装置を用いて、前記引き出し用配線を介してテスタに
接続された接触端子の群と半導体素子に配列された電極
の群とを、相対的に位置合わせを行って１ピン当たり３
〜５０ｍＮ範囲内の接触圧で接触させて電気的に接続
し、この接続されたテスタと前記電極との間で電気信号
の授受を行って前記半導体素子の電気的特性について検
査して半導体素子を製造することを特徴とする半導体素
子の製造方法である。

【００１０】また本発明は、前記半導体素子の製造方法
において、半導体素子はウエハ上に形成されていること
を特徴とする。また本発明は、前記半導体素子の製造方
法において、半導体素子はウエハ上に形成された複数の
半導体素子に亘って接触端子の群と電極の群とを同時に
接触されて電気的に接続することを特徴とする。また本
発明は、前記半導体素子の製造方法において、プロービ
ング装置における多層フィルムとして、引き出し用配線
と接触端子との間を異方性導電シートあるいははんだ材
料等により接続して構成したことを特徴とする。

【００１１】また本発明は、前記半導体素子の製造方法
において、多層フィルムの領域部の裏面と押さえ部材と
の間に緩衝層を備えて接触端子の群の高さのバラツキを
吸収するようにしたことを特徴とする。また本発明は、
テスタに接続され、インピーダンスをマッチングさせた
配線を有する多層フィルム上に該配線に接続されて並設
された先端を尖らせた接触端子の群とウエハ上に形成さ
れた半導体素子に配列された電極の群とを、相対的に位
置合わせを行って１ピン当たり３〜５０ｍＮ範囲内の接
触圧で接触させて電気的に接続し、この接続されたテス
タと前記電極との間で電気信号の授受を行って前記半導
体素子の電気的特性について検査し、この検査により判
定された不良の半導体素子については修正あるいは選別
して半導体素子を製造することを特徴とする半導体素子
の製造方法である。

【００１２】また本発明は、先端を尖らせた接触端子を
プロービング側の領域部に複数並設し、該各接触端子に
電気的につながって周辺部に引き出される複数の引き出
し用配線と該複数の引き出し用配線に対向するように絶
縁層を挾んでグランド層とを有する多層フィルムを前記
領域部の弛みをなくすようにして取り付けた押さえ部材
に対して接触圧付与手段によって接触圧を付与すると共
に前記押さえ部材に対してコンプライアンス機構を係合
させて構成されたプロービング装置を用いて、前記引き
出し用配線を介してテスタに接続された接触端子の群と
ウエハ上に形成された半導体素子に配列された電極の群
とを、相対的に位置合わせを行って１ピン当たり３〜５
０ｍＮ範囲内の接触圧で接触させて電気的に接続し、こ
の接続されたテスタと前記電極との間で電気信号の授受
を行って前記半導体素子の電気的特性について検査し、
この検査により判定された不良の半導体素子については
修正あるいは選別して半導体素子を製造することを特徴
とする半導体素子の製造方法である。

【００１３】また本発明は、半導体素子上に配列された
電極と電気的に接触して電気信号の授受を行うための半
導体素子へのプロービング方法において、支持部材と、
先端を尖らせた接触端子をプロービング側の領域部に複
数並設し、該各接触端子に電気的につながって周辺部に
引き出される複数の引き出し用配線と該複数の引き出し
用配線に対向するように絶縁層を挾んでグランド層とを
有する多層フィルムと、該多層フィルムにおけるプロー
ビング側と反対の裏側に前記領域部を囲むように固定さ
れた枠と、前記多層フィルムにおける前記領域部の弛み
をなくすように該領域部を張り出させる部分を有して前
記枠を取付ける押さえ部材と、前記支持部材から接触圧
を前記押さえ部材に対して付与する接触圧付与手段と、
前記接触端子の群の先端面が電極の群の面に倣って平行
出しされるように前記押さえ部材を前記支持部材に対し
て係合させるコンプライアンス機構とを備えて構成され
たプロービング装置を用いて、前記引き出し用配線を介
してテスタに接続された接触端子の群とウエハ上に形成
された半導体素子に配列された電極の群とを、相対的に
位置合わせを行って１ピン当たり３〜５０ｍＮ範囲内の
接触圧で接触させて電気的に接続することを特徴とす
る。

【００１４】以上説明したように、前記構成によれば、
半導体素子の高密度化に伴う狭ピッチ多ピンへのプロー
ビングを、半導体素子を損傷させることなく、低荷重で
安定して実現し、しかも高速電気信号、即ち高周波電気
信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）の
伝送を可能にして、半導体素子の電気的特性の検査を実
施して高品質の半導体素子を製造することができる。ま
た前記構成によれば、多層フィルムにおける尖った先端
を有する接触端子を並設した領域部の弛みをなくすと共
に平行出しするコンプライアンス機構を設けることによ
って、尖った先端を有する接触端子の群を被検査対象物
上の電極の群に、１ピン当たり低荷重（３〜５０ｍＮ程
度）で、単に押しつけることによって、電極材料等のク
ズを発生させることなく、０．０５Ω〜０．１Ω程度の
低抵抗で安定した接続を実現し、しかも高速電気信号、
即ち高周波電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度
の高周波数）の伝送を可能にして、半導体素子の電気的
特性の検査を実施して高品質の半導体素子を製造するこ
とができる。

【００１５】また前記構成によれば、ウエハの状態にお
いて、多数並設された半導体素子（チップ）の内、１個
または多数個の半導体素子について同時に、小さな接触
圧（１ピン当たり３〜５０ｍＮ程度）で表面に酸化物が
形成されたＡｌまたははんだ等の電極３と０．０５Ω〜
０．１Ω程度の安定した低抵抗値で確実に接続させて、
テスタにより各半導体素子について動作試験を行うこと
ができ、その結果高品質の半導体素子を製造することが
できる。即ち、前記構成によれば、電極の高密度化およ
び狭ピッチ化に対応でき、しかも多数個チップ同時プロ
ービングによる検査を可能にし、高速電気信号（１００
ＭＨｚ〜数１０ＧＨｚ程度の高周波数）による動作試験
を可能にすることができ、その結果高品質の半導体素子
を製造することができる。

【００１６】

【発明の実施の形態】本発明に係る半導体素子の製造方
法に用いられるプロービング装置および検査装置の実施
の形態について図を用いて説明する。被検査対象である
ＬＳＩ用の半導体素子（チップ）２は、図１に示すよう
にウエハ１に多数並設されて形成され、その後切り離さ
れて使用に供される。図１（ａ）はＬＳＩ用の半導体素
子（チップ）２が多数並設されたウエハ１を示す斜視図
であり、図１（ｂ）は１個の半導体素子（チップ）２を
拡大して示した斜視図である。半導体素子（チップ）２
の表面には、周辺に沿って多数の電極３が配列されてい
る。ところで、半導体素子は高集積化に伴って上記電極
３が高密度化および狭ピッチ化が更に進む状況にある。
電極の狭ピッチ化としては、０．２ｍｍ程度以下で、例
えば、０．１３ｍｍ、０．１ｍｍ、それ以下となってき
ており、電極の高密度化としては、周辺に沿って、１列
から２列へ、更に全面に配列される傾向となってきてい
る。

【００１７】本発明に係るプロービング装置（接続装
置）は、ウエハの状態において、多数並設された半導体
素子（チップ）の内、１個または多数個の半導体素子に
ついて同時に、小さな接触圧（１ピン当たり３〜５０ｍ
Ｎ程度）で表面に酸化物が形成されたＡｌまたははんだ
等の電極３と０．０５Ω〜０．１Ω程度の安定した低抵
抗値で確実に接続させて、テスタにより各半導体素子に
ついて動作試験を行うものである。即ち、本発明に係る
プロービング装置（接続装置）は、上記電極の高密度化
および狭ピッチ化に対応でき、しかも多数個チップ同時
プロービングによる検査を可能にし、高速電気信号（１
００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）による動作
試験を可能にするものである。

【００１８】図２は、本発明に係るプロービング装置の
第１の実施の形態の要部を示す図である。本プロービン
グ装置の第１の実施の形態は、支持部材（上部固定板）
４０と、それに固定され、下部に球面４１ａを有する支
持軸であるセンターピボット４１並びに該センターピボ
ット４１を中心に左右および前後に対称に設置され、上
下の変位に対して常に一定の押付け力を付与する押付け
力付与手段であるスプリングプローブ４２と、上記セン
ターピボット４１に対してテーパ（傾き）４３ｃにより
傾動可能に保持されながら上記スプリングプローブ４２
により低荷重（１ピン当たり３〜５０ｍＮ程度）の押付
け力が付与される（押圧される）押さえ部材（押さえ
板）４３と、多層フィルム４４と、該多層フィルム４４
に固着した枠４５と、該多層フィルム４４と押さえ部材
４３の間に設けられた緩衝層４６と、多層フィルム４４
上に設けられた接触端子４７と、多層フィルム４４に設
けられ、該接触端子４７から引出された引き出し用配線
４８と、多層フィルム４４に設けられたグランド層４９
とを有する。上記押さえ部材４３に対する押付け力をス
プリングプローブ４２で付与するように構成したのは、
スプリングプローブ４２の先端の変位に対してほぼ一定
の低荷重の押付け力が得られるようにしたためであり、
必ずしもスプリングプローブ４２を用いる必要はない。
支持部材（上部固定板）４０は、配線基板５０に搭載さ
れる。多層フィルム４４は、その周縁部が枠４５より外
側に延長するように形成され、この延長部を、枠４５の
外側で滑らかに折り曲げて配線基板５０上に固定する。
その際、引き出し用配線４８は、配線基板５０に設けら
れている電極５０ａに電気的に接続される。この接続
は、例えば、配線基板５０の電極５０ａと接続するため
に、多層フィルム４４に、金属めっきで充填されたビア
５１を設けて、ビア５１と電極５０ａを直接圧力をかけ
て接触させるか、異方性導電シート５２あるいは、はん
だなどを用いて接続する。

【００１９】配線基板５０は、例えば、ポリイミド樹
脂、ガラスエポキシ樹脂等の樹脂材からなり、内部配線
５０ｂおよび接続端子５０ｃを有している。前記電極５
０ａは、例えば、内部配線５０ｂの一部に接続されるビ
ア５０ｄで構成される。配線基板５０と多層フィルム４
４とは、例えば、多層フィルム４４を、多層フィルム押
さえ部材５３と配線基板５０に挟み込んでねじ５４等を
用いて固定される。多層フィルム４４は、可撓性があ
り、好ましくは、耐熱性がある樹脂を主体に形成する。
本実施例では、ポリイミド樹脂が用いられる。緩衝層４
６としては、エラストマ（ゴム状弾性を有する高分子材
料）等の弾性を有する物質で構成される。具体的には、
シリコンゴム等が用いられる。また緩衝層４６として
は、押さえ部材４３を枠４５に対して移動可能にシール
してこのシールされた空間に気体を供給するように構成
しても良い。また接触端子４７、引き出し用配線４８お
よびグランド層４９は、導電性材料で構成される。これ
らの詳細については、後述する。また、図２では、接触
端子４７および引き出し用配線４８は、説明の簡単のた
め、２の接触端子分のみ示すが、もちろん、実際には、
後述するように複数個が配置される。

【００２０】まず、本発明に係るプロービング装置（接
続装置）は、ウエハの状態において、多数並設された半
導体素子（チップ）の内、１個または多数個の半導体素
子について同時に、且つ低荷重（１ピン当たり３〜５０
ｍＮ程度）で表面に酸化物が形成されたＡｌまたははん
だ等の電極３と０．０５Ω〜０．１Ω程度の安定した低
抵抗値で確実に接続させることにある。これによって、
従来技術のようにスクライブ動作をさせる必要がなく、
スクライブ動作による電極材料のくずを発生を防止する
ことができる。即ち、多層フィルム４４において、電極
３の配列に対応するように並設された接触端子４７の先
端を尖せると共に、枠４５で支持された周辺部４４ｂに
対して、この周辺部４４ｂ内の上記接触端子４７を並設
した領域部４４ａを、押さえ部材４３の下側に形成され
た突出部４３ａにおける高精度の平坦度が確保された下
面４３ｂに倣って緩衝層４６を挾んで張り出させて多層
フィルム自身の弛みをなくし、この張り出された領域部
４４ａに並設された接触端子４７の尖った先端を、Ａｌ
またははんだ等の電極（被接触材）３に垂直に低荷重
（１ピン当たり３〜５０ｍＮ程度）でプロービングする
ことによって、電極（被接触材）３の表面に形成された
酸化物を容易につき破ってその下面の電極の金属導体材
料に接触させて０．０５Ω〜０．１Ω程度の安定した低
抵抗値で良好な接触を確保することができる。特に、枠
４５で支持された周辺部４４ｂに対して、この周辺部４
４ｂ内の多数の接触端子４７を並設した領域部４４ａ
を、押さえ部材４３の下側に形成された突出部４３ａに
おける高精度の平坦度が確保された下面４３ｂに倣って
緩衝層４６を挾んで張り出させることによって多層フィ
ルム自身の弛みをなくして、多数の接触端子４７の先端
の平坦度を突出部４３ａの下面４３ｂの平坦度に合わせ
て高精度を確保することにある。なお、領域部４４ａに
おける張り出し量は、押さえ部材（押さえ板）４３にセ
ンターピボット４１を中心に左右および前後に締着され
て調整可能なねじ５７の押さえ部材４３の下面からの突
出し量によって定まることになる。即ち、押さえ部材４
３に突出し量を定めて取り付けられたねじ５７の下端
が、多層フィルム４４における領域部４４ａの周辺部４
４ｂを接着固定した枠４５の上面に接触するまで、セン
ターピボット４１を中心に左右および前後に設けられて
押さえ部材に形成された穴に挿入されたねじ５６を枠４
５に対して締め付けることによって押さえ部材４３の突
出部４３ａを下降させて緩衝層４６を介して多数の接触
端子４７が並設された領域部４４ａを張り出すことによ
って多層フィルム自身のたるみがなくなることになる。
これによって、多数の接触端子４７に亘った接触端子の
尖った先端の平坦度を±２μｍ程度以下の高精度に確保
することができる。

【００２１】また１個または多数個の半導体素子につい
ての電極（被接触材）３の面（被接触材面）３ａと該電
極に対応する多数の接触端子４７との平行出しを、図３
に少し誇張して示すように、押さえ部材（押さえ板）４
３をセンターピボット４１で傾動可能に支持すると共に
センターピボット４１を中心に左右および前後に対称に
設置されたスプリングプローブ４２によって押さえ部材
４３の上下の変位に対して常に一定の押付け力を付与す
ることによって実現することにある。即ち、センターピ
ボット（押さえ部材支持軸）４１と押さえ部材４３との
間の係り合いの関係および対称に設置されたスプリング
プローブ４２によって１ピン当たり低荷重のコンプライ
アンス機構が形成され、このコンプライアンス機構によ
って多数の接触端子４７の先端が１個または多数個の半
導体素子についての電極（被接触材）３の面（被接触材
面）３ａに追従して倣って平行出しが行われる。センタ
ーピボット（押さえ部材支持軸）４１は、図２に示すよ
うに、押さえ部材４３の中心に位置し、押さえ部材４３
の上部に取り付けられたテーパ（傾き）４３ｃとセンタ
ーピボットの下部球面４１ａとの傾動可能な接触状態を
利用して、初期状態ではスプリングプローブ４２による
押付け力のバランスによって初期に規定した一定位置に
位置付けする。次に、センターピボット（押さえ部材支
持軸）４１と押さえ部材４３との間およびスプリングプ
ローブ４２によってコンプライアンス機構が形成されて
いるため、図３に示すように、接触端子４７の尖った先
端を被接触材（電極）３に接触し始めた時点で、センタ
ーピボット４１の軸を中心軸として、押さえ部材のテー
パ（傾き）４３ｃがセンターピボットの下部球面４１ａ
の一部を擦り、その後センターピボットの下部球面４１
ａと押さえ部材のテーパ（傾き）４３ｃとが離れ、押さ
え部材４３が自由に被接触材（電極）３の全体の面３ａ
に追従するように倣って傾動され、多数の接触端子の尖
った先端を結んだ面と被接触材（電極）３の全体の面３
ａとの間において平行出しが行われると共に個々の接触
端子の先端の高さの±２μｍ程度以下のバラツキを緩衝
層４６の局部的な変形によって吸収して半導体ウエハ１
上に配列された各被接触材（電極）３の高さの±０．５
μｍ程度のバラツキに倣って均一な食い込みによる接触
が行われ、低荷重（１ピン当たり３〜５０ｍＮ程度）で
均一なプロービングを実現することができる。

【００２２】以上説明したように、多層フィルム４４に
おける接触端子４７を並設した領域部４４ａについての
押さえ部材４３の突出部４３ａによる緩衝層４６を介し
ての張り出しと、押さえ部材４３をセンターピボット４
１に対して傾動可能に支持することによって多数の接触
端子の尖った先端を結んだ面と被接触材（電極）３の全
体の面３ａとの間において平行出しとを行うことによっ
て、多数個チップ同時に、且つ低荷重（１ピン当たり３
〜５０ｍＮ程度）で均一なプロービングを０．０５Ω〜
０．１Ω程度の安定した低抵抗値で実現することができ
る。当然、１チップにおいても、同様なプロービングを
実現することができる。また、多層フィルム４４におい
て、図４に示す如く、各接触端子４７につながった引き
出し用配線４８に対して絶縁膜６６（７４）を挾んで対
向するグランド層４９を設置し、絶縁膜６６（７４）の
誘電率ε_rおよび厚さ（引き出し用配線４８とグランド
層４９との間の間隙）ｈ並びに引き出し用配線４８の幅
ｗを適切な値にして、引き出し用配線４８のインピーダ
ンスＺ₀を５０ｏｈｍ程度にすることによってテスタの
回路とのマッチングをとることが可能となり、その結果
引き出し用配線４８を伝送する電気信号の乱れ、減衰を
防止して、半導体素子に対してテスタによる高周波数
（１００ＭＨｚ〜数１０ＧＨｚ程度）まで対応できる高
速電気信号による電気特性検査を実現することが可能と
なる。

【００２３】以上説明したように、多層フィルム４４に
おいて、各接触端子４７につながった引き出し用配線４
８に対して絶縁膜６６（７４）を挾んで対向するグラン
ド層４９を設置してインピーダンスをテスタの回路との
マッチングがとれる５０ｏｈｍ程度にすることができ、
それ以外のプローブ（接触端子）の長さを接触端子部分
（０．０５〜０．５ｍｍ程度）４７のみとなり、によっ
てテスタの回路とのマッチングをとることが可能とな
り、高速電気信号の乱れを少なくして、半導体素子に対
する高速電気信号による電気特性検査を実現することが
可能となる。図５は、本発明に係るプロービング装置の
第２の実施の形態の要部を示す図である。本プロービン
グ装置の第２の実施の形態は、多層フィルム４４の端を
配線基板５０の下面に位置させて引き出し用配線４８の
端に上側に出るように金属めっきで充填して接続したビ
ア５１と配線基板５０の下側に形成された電極５０ａと
を直接圧力をかけて接触させるか、異方性導電シート５
２あるいは、はんだなどを用いて接続する。即ち、本第
２の実施の形態では、多層フィルム４４における引き出
し用配線４８の端をビア５１によって上面に形成し、配
線基板５０の下面に設けられた電極５０ａと接続する。
これ以外の構成は、図２に示す第１の実施の形態と同様
である。

【００２４】図６は、本発明に係るプロービング装置の
第３の実施の形態の要部を示す図である。本プロービン
グ装置の第３の実施の形態は、図２で用いるセンターピ
ボット４１に変えて、押さえ部材４３をノックピン５５
を介して僅か傾動可能に保持する構成した。即ち、押さ
え部材４３の中心を対称にして左右および前後に設けら
れた４本のノックピン５５を、支持部材４０に形成され
た上方に拡がったテーパ穴５８に挿入して押さえ部材４
３に締着する。これ以外の構成は、図２に示す第１の実
施の形態と同様である。即ち、１個または多数個の半導
体素子についての電極（被接触材）３の面（被接触材
面）３ａと該電極に対応する多数の接触端子４７との平
行出しを、図７に少し誇張して示すように、押さえ部材
４３に取り付けられた各ノックピン５５を支持部材４０
に形成された上方に拡がったテーパ穴５８の下部に傾動
可能に支持すると共に押さえ部材４３の中心に対して左
右および前後に対称に設置されたスプリングプローブ４
２によって押さえ部材４３の上下の変位に対して常に一
定の低荷重（１ピン当たり３〜５０ｍＮ程度）の押付け
力を付与することによって実現することにある。即ち、
押さえ部材４３に取り付けられた各ノックピン５５と支
持部材（上部固定板）４０に形成された上方に拡がった
テーパ穴５８との間の係りあいの関係および対称に設置
されたスプリングプローブ４２によって１ピン当たり低
荷重のコンプライアンス機構が形成され、このコンプラ
イアンス機構によって多数の接触端子４７の先端が１個
または多数個の半導体素子についての電極（被接触材）
３の面（被接触材面）３ａに追従して倣って平行出しが
行われる。まず、図６に示す如く、スプリングプローブ
４２による押さえ部材４３への押付け力によって押さえ
部材４３に取り付けられた各ノックピン５５の頭が支持
部材４０の上面に当接した状態で位置付けされる。次
に、押さえ部材４３に取り付けられた各ノックピン５５
と支持部材４０に形成されたテーパ穴５８との間および
スプリングプローブ４２によってコンプライアンス機構
が形成されているため、図７に示すように、各スプリン
グプローブ４２による押さえ部材４３への均等な押付け
力によって各ノックピン５５がテーパ穴５８を滑った
り、傾動することによって押さえ部材４３が自由に被接
触材（電極）３の全体の面３ａに追従するように倣って
傾動され、多数の接触端子の尖った先端を結んだ面と被
接触材（電極）３の全体の面３ａとの間において平行出
しが行われると共に個々の接触端子の先端の高さの±２
μｍ程度以下のバラツキを緩衝層４６の局部的な変形に
よって吸収して半導体ウエハ１上に配列された各被接触
材（電極）３の高さの±０．５μｍ程度のバラツキに倣
って均一な食い込みによる接触が行われ、低荷重（１ピ
ン当たり３〜５０ｍＮ程度）で均一なプロービングを実
現することができる。

【００２５】図８は、本発明に係るプロービング装置の
第４の実施の形態の要部を示す図である。本プロービン
グ装置の第４の実施の形態は、多層フィルム４４の端を
配線基板５０の下面に位置させて引き出し用配線４８の
端に上側に出るように金属めっきで充填して接続したビ
ア５１と配線基板５０の下側に形成された電極５０ａと
を直接圧力をかけて接触させるか、異方性導電シート５
２あるいは、はんだなどを用いて接続する。即ち、本第
４の実施の形態では、多層フィルム４４における引き出
し用配線４８の端をビア５１によって上面に形成し、配
線基板５０の下面に設けられた電極５０ａと接続する。
これ以外の構成は、図６に示す第３の実施の形態と同様
である。

【００２６】図９は、本発明に係るプロービング装置の
第５の実施の形態の要部を示す図である。本プロービン
グ装置の第５の実施の形態は、多層フィルム４４におけ
る接触端子４７と引き出し用配線４８とを接続する構成
部分が異なる他は、上記図２、図５、図６および図８に
示すプロービング装置の実施の形態と同様に構成され
る。すなわち、本第５の実施の形態では、図９に示すよ
うに、被検査対象の電極３が配列された領域のみに対応
するようにポリイミド膜６１を設け、該ポリイミド膜６
１に電極３に対応するように多数の接触端子４７を並設
し、各接触端子４７に接続してポリイミド膜６１上に形
成した電極６２を、引き出し用配線４８を形成したポリ
イミド膜６５の電極６９に異方性導電シート７０を介し
て接続させ、ポリイミド膜６５、異方性導電シート７０
およびポリイミド膜６１を接合一体化することによっ
て、接続端子４７を形成した多層フィルム４４を構成す
る。なお、この多層フィルム４４として、例えば、ポリ
イミド膜６５、引き出し用配線４８、中間ポリイミド膜
６６、グランド層４９およびポリイミド保護膜６８から
なる配線用フィルムをあらかじめ形成すればよい。

【００２７】図１０は、本発明に係るプロービング装置
の第６の実施の形態の要部を示す図である。本プロービ
ング装置の第６の実施の形態は、多層フィルム４４にお
ける接触端子４７と引き出し用配線４８とを接続する構
成部分が異なる他は、上記図２、図５、図６および図８
に示すプロービング装置の実施の形態と同様に構成され
る。すなわち、本第６の実施の形態では、図１０に示す
ように、被検査対象の接触端子４７を、引き出し用配線
４８を形成したポリイミド膜６５の電極６９に異方性導
電性シート７０を介して接続させることにより、接続端
子４７を形成した多層フィルム４４を構成する。なお、
この多層フィルム４４として、例えば、ポリイミド膜６
５、引き出し用配線４８、中間ポリイミド膜６６、グラ
ンド層４９およびポリイミド保護膜６８からなる配線用
フィルムをあらかじめ形成すればよい。

【００２８】上述した第１〜第６の実施の形態は、接触
端子４７を、導電性材料で構成している。そのため、こ
の部分が多層フィルム（配線用フィルム）４４よりも硬
くなるため、測定対象物の電極に当接させた際に、接触
がより良好となる。これらのプロービング装置における
接触端子の配置および引き出し用配線の配線パターン
は、被検査対象物、例えば、半導体集積回路の電極パタ
ーンに対応して種々構成される。図１１および図１２
に、それらの第１および第２の実施例を示す。図１１
（ａ）は、本発明に係るプロービング装置における接触
端子の配置および引き出し用配線の第１の実施例を示す
平面図である。図１１（ｂ）は、その配線が設けられて
いる多層フィルムを折り曲げた状態を示す斜視図であ
る。また、図１２（ａ）は、本発明に係るプロービング
装置における接触端子の配置および引き出し用配線の他
の例を示す平面図である。図１２（ｂ）は、その配線が
設けられている多層フィルム４４を折り曲げた状態を示
す斜視図である。なお、これらの図において、接触端子
および引き出し配線は、図示および説明の簡単のため、
数を少なくし、また、密度を低くして表示してある。実
際には、さらに、多数の接触端子を設けることができ、
また、高密度で配置できることはいうまでもない。

【００２９】図１１（ａ）、（ｂ）、および図１２
（ａ）、（ｂ）に示すように、プロービング装置は、例
えば、ポリイミド膜で構成される多層フィルム４４上
に、被検査対象の電極３に対応する位置に配置された接
触端子４７と、これらの接触端子４７に一端が接続さ
れ、他端が多層フィルム４４の周縁部に設けられるビア
５１まで引き回される引き出し用配線４８とが設けられ
る。引き出し用配線４８は、種々の態様で配線できる。
例えば、各配線を一方向に引き出して配線したり、放射
状に配線したりすることができる。具体的にいえば、図
１２（ａ）および（ｂ）に示す第１の実施例は、多層フ
ィルム４４を四角形状に形成し、四角形の各辺に設けら
れるビア５１まで引き出し用配線４８が設けられる。ま
た、図１１（ａ）および（ｂ）に示す第２の実施例は、
多層フィルム４４を長方形状に形成し、両端部にビア５
１を配置してある。

【００３０】次に、まずこれらのプロービング装置を製
造するための方法についてその概要を説明する。検査装
置本体へ電気信号を伝送するためのプロービング装置に
おける配線の引き出し方法として、例えば、被検査対象
がウエハに形成されたＬＳＩ表面の電極である場合は、
次のように行う。まず、図１１（ａ）または図１２
（ａ）に示したように、該ＬＳＩ形成ウエハの領域１０
１よりもひと回り大きなシリコンウエハなどの接触端子
形成用型材１０２を用いて、該ＬＳＩ形成ウエハと同じ
領域１０１に、接触端子４７を形成するための穴を、二
酸化シリコンをマスクとして、シリコンウエハを異方性
エッチングにより形成して型を製作する。そして、この
型を用いて、接触端子４７を構成するための突起を設け
る。さらに、接触端子形成用型材１０２の表面に、ポリ
イミド膜および、引き出し用配線４８を形成して多層フ
ィルム４４を形成する。また、必要に応じて、多層フィ
ルム４４に、図１１（ａ）に示したように、切れ目１０
３を入れる。そして、多層フィルム４４を、図１１
（ｂ）あるいは図１２（ｂ）に示すように、該ＬＳＩ形
成ウエハの検査領域１０１に対応する、接触端子４７を
形成した領域を、多層フィルム４４の裏面に枠４５を固
着して、多角形で囲うように折り曲げる。さらに、図
２、図５、図６および図８に示すように、該枠付きの多
層フィルム４４と押さえ部材４３の間に、緩衝層４６を
挾みこみ、一体的に取り付けてから接触端子形成用型材
１０２を除去した後、上部固定基板４０および配線基板
５０に載置し、該配線基板５０の電極５０ａに、引き出
し用配線４８のビア５１を導電シート５２あるいははん
だで多層フィルム押さえ部材５３を配線基板５０にねじ
５４で接続する。

【００３１】なお、上記実施例では、被検査対象がウエ
ハに形成された全部の半導体素子の電極を一括して接触
する場合を示したが、本発明は、これに限られない。例
えば、半導体素子を個別に、あるいは任意の個数の半導
体素子を同時に検査するためのプロービング装置とし
て、多層フィルムをウエハサイズよりも小さな領域で製
造してもよいことはいうまでもない。

【００３２】次に、本発明に係るプロービング装置の第
１の実施の形態における接触端子部分の構造およびその
製造方法について説明する。図１３に示す接触端子部分
は、多層フィルム４４として下層にポリイミド膜７１を
有し、かつ、突起を構成するためのバンプ７２と、その
先端部に被着されためっき膜７３とで構成される。ま
た、ポリイミド膜７１の一方の面（基板対向面）に、引
き出し用配線４８、ポリイミド膜７４、グランド層４９
およびポリイミド保護膜７５を構成する。引き出し用配
線４８が、その一端を前記バンプ７２に接触させて設け
られている。接触端子４７は、例えば、先端が角錐形状
に尖ったバンプ７２と該パンプ７２の先端の表面に形成
されためっき膜７３とによって形成される。バンプ７２
は、硬度が高く、且つめっきをしやすいニッケル等で形
成される。めっき膜７３は、ニッケル膜より更に硬く、
ロジウムで構成される。めっき膜７３として、ロジウム
を用いる理由は、ロジウム膜の硬度がニッケル膜より大
きいことによる。

【００３３】図１３には、本発明に係るプロービング装
置の第１の実施の形態における接触端子部分における代
表的な寸法を示す。即ち、半導体素子における電極の狭
ピッチである０．２ｍｍ以下の例えば０．１３ｍｍまた
は０．１ｍｍに対応できるように、グランド層４９およ
びポリイミド保護膜７５の厚さを約５μｍ、ポリイミド
膜７４の厚さを約５０μｍ、ポリイミド膜７１の厚さを
約２０μｍ、接触端子４７の先端部の高さを約２８μ
ｍ、該先端部の底面の幅を約４０μｍとする。本第１の
実施の形態では、底面の一辺が例えば１０〜６０μｍの
四角錐形状で先端が尖った接触端子４７で構成される。
この四角錐は、型材について、フォトリソグラフィによ
りパターニングされるので、位置および大きさが高精度
に決められる。また、異方性エッチングにより形成され
るので、形状がシャープに形成できる。特に、先端を、
尖った形状とすることができる。これらの特徴は、他の
実施の形態においても共通する。本実施の形態によれ
ば、半導体素子における電極のピッチが０．１ｍｍより
狭くなっていって１０〜２０μｍ程度まで、対応させる
接触端子４７を容易に形成することが可能となる。即
ち、接触端子４７の底面の１辺を５μｍ程度まで容易に
形成することができる。また多層フィルムの状態におい
て、接触端子４７を形成した際接触端子４７の高さの精
度として、±２μｍ以内の精度を達成でき、その結果こ
れら多数の接触端子４７を並設した領域部４４ａを押さ
え部材（押さえ板）４３を用いて緩衝層４６を挾んで張
り出して多層フィルム自身の弛みをなくした際も、接触
端子４７の高さの精度としてほぼ±２μｍ以内の精度を
得ることができ、低荷重（１ピン当たり３〜５０ｍＮ程
度）で安定して半導体素子に配列した電極３とプロービ
ングをすることが可能となる。

【００３４】また接触端子４７の先端を尖った形状とす
るのは、次の理由からである。

【００３５】即ち、被検査対象の電極３がアルミニウム
等の場合、表面に酸化膜が形成されていて、接触時の抵
抗が不安定となる。このような電極３に対して、接触時
の抵抗値の変動が０．５Ω以下の安定した抵抗値を得る
ためには、接触端子４７の先端部が、電極３の表面の酸
化膜をつき破って、良好な接触を確保する必要がある。
そのためには、例えば、従来技術に記載されているよう
に、接触端子の先端が半円形の場合、１ピン当たり３０
０ｍＮ以上の接触圧で、各接触端子を電極に擦りつける
必要がある。一方、接触端子の先端部が、直径１０μｍ
〜３０μｍの範囲の平坦部を有する形状の場合には、１
ピン当たり１００ｍＮ以上の接触圧で、各接触端子を電
極に擦りつける必要がある。そのため、酸化膜を含めて
電極材料のくずが発生することになり、配線間のショー
トおよび異物発生の原因となると共に接触圧１００ｍＮ
が１００ｍＮ以上と大きいことにより、電極またはその
直下にある素子を損傷させることになる。一方、本発明
に係る先端が尖った接触端子４７を用いた場合には、１
ピン当たり３〜５０ｍＮ程度以上の接触圧があれば、電
極３に擦り突けることなく、単に押圧するだけで、０．
５Ω以下の安定した接触抵抗で、通電を行うことができ
る。その結果、低針圧で電極に接触すればよいため、電
極、または、その直下にある素子に損傷を与えることが
防止できる。また、全接触端子にピン圧をかけるために
必要な力を小さくすることができる。その結果、このプ
ロービング装置を用いる試験装置におけるプローバ駆動
装置の耐荷重を軽減し、製造コストを低減することがで
きる。

【００３６】なお、もし１ピン当たり１００ｍＮ以上の
荷重をかけることができる場合には、例えば、底面の一
辺が４０μｍ程度の四角錐台の突起であって、先端部の
一辺を３０μｍより小さくするならば、点のように尖っ
ていなくともよい。ただし、上述した理由から、可能な
限り先端部の面積を５μｍ以下と小さくして尖らせるこ
とが必要となる。また、先端を尖らせた接触端子４７を
用いることによって、電極３に擦り突けることなく、低
い押圧力（１ピン当たり３〜５０ｍＮ）で接触すれば良
いため、電極材料のくずが発生することを防止すること
ができる。この結果、プロービング後に、電極材料のく
ずを取り除くための洗浄工程が不要となり、製造コスト
を低減することができる。次に、図２、図５、図６およ
び図８に示すプロービング装置（接続装置）を形成する
ための製造プロセスについて、図１４および図１５を参
照して説明する。

【００３７】図１４および図１５は、図２に示すプロー
ビング装置を形成するための製造プロセスのうち、特
に、型材であるシリコンウエハ８０に異方性エッチング
で形成した四角錐の穴を用いて、四角錐の接触端子先端
部を形成した薄膜の押圧状態を、センターピボット３１
を介して、緩衝層３６とスプリングプローブ３２により
自在に調整可能なプロービング装置を組み上げるための
製造プロセスを工程順に示したものである。

【００３８】まず図１４（ａ）に示す工程が実行され
る。この工程は、厚さ０．２〜０．６ｍｍのシリコンウ
エハ８０の（１００）面の両面に熱酸化により二酸化シ
リコン膜８１を０．５μｍ程度形成し、次にホトレジス
トマスクにより二酸化シリコン膜８１をエッチングし、
次に該二酸化シリコン膜８１をマスクとして、シリコン
ウエハ８０を異方性エッチングして、（１１１）面に囲
まれた四角錐のエッチング穴８０ａを形成するものであ
る。即ち、二酸化シリコン膜８１をマスクとして、異方
性エッチングにより（１１１）面に囲まれた四角錐のエ
ッチング穴８０ａが形成されることになる。次に、図１
４（ｂ）に示す工程が実行される。この工程は、異方性
エッチングしたシリコンウエハ８０の（１１１）面を、
ウェット酸素中での熱酸化により、二酸化シリコン膜８
２を、０．５μｍ程度形成し、次にその表面に導電性被
覆８３を形成し、次に上記導電性被覆８３の表面に、多
層フィルムとなるポリイミド膜８４（７１）を膜状に形
成し、ついで、接触端子４７を形成すべき位置にあるポ
リイミド膜８４（７１）を、上記導電性被覆８３の表面
に至るまで除去した後、該ポリイミド膜８４の開口部に
露出した導電性被覆８３に、該導電性被覆８３を電極と
して、ニッケルのような硬度の高い材料を主成分として
電気めっきして、接触端子とするバンプ８５（７２）を
形成するものである。電気めっきして接触端子４７とす
るバンプ８５（７２）を形成できる材料としては、ニッ
ケル以外にＣｕがあるが、硬度がやわらかく単独では使
用不可能である。

【００３９】次に、図１４（ｃ）に示す工程が実行され
る。この工程は、上記ポリイミド膜８４およびバンプ８
５（７２）の表面に、銅を、スパッタリング法あるいは
蒸着法により成膜することにより、厚さ１μｍ程度の導
電膜を形成して、その表面に配線形成用のホトレジスト
マスクにより、引き出し用配線４８を形成し、次に上記
ポリイミド膜８４の表面に、更に中間ポリイミド膜８６
（７４）を形成し、次にその表面にグランド層４９を形
成し、更にその表面に保護用のポリイミド膜８７（７
５）を形成するものである。次に、図１４（ｄ）に示す
工程が実行される。この工程は、上記保護用のポリイミ
ド膜８７（７５）の表面に、枠４５を位置合わせして接
着固定し、次にシリコーン系のコーティング材を緩衝層
４６として枠４５の中に供給するものである。本実施例
では、例えば、厚さが０．５〜３ｍｍで、硬さ（ＪＩＳ
Ａ）が１５〜７０程度のシリコンコーティング材をエラ
ストマとして用いている。しかし、エラストマは、これ
に限定されない。また、エラストマは、シ−ト状のエラ
ストマを使用してもよいし、エラストマ自体を使用しな
くてもよい。緩衝層４６の役目としては、多数の接触端
子４７の先端が半導体ウエハ１に配列された電極３に接
触する際の全体としての衝撃を緩和すると共に、個々の
接触端子４７の先端の高さの±２μｍ程度以下のバラツ
キを局部的な変形によって吸収して半導体ウエハ１上に
配列された各被接触材（電極）３の高さの±０．５μｍ
程度のバラツキに倣って均一な食い込みによる接触を行
わせるためである。特に本発明に係る実施の形態では、
１ピン当たり低荷重であるため、全体としての衝撃の緩
和の役目は小さい。従って、接触端子４７の先端の高さ
のバラツキが±０．５μｍ程度以下に形成できれば、緩
衝層４６は必ずしも必要としない。接触端子４７の先端
の高さのバラツキを±０．５μｍ程度以下にする方法と
しては、例えば、平坦度が確保された例えばシリコン基
板に多層フィルム４４に形成された接触端子の群を一括
して均一に押しつけることによって得ることができる。

【００４０】次に、図１４（ｅ）に示す工程が実行され
る。この工程は、上記枠４５に押さえ部材４３をねじ５
６によりねじ止めするものである。次に、図１５（ａ）
に示す工程が実行される。この工程は、型材であるシリ
コンウエハ８０をエッチングするためのステンレス製の
固定治具８８に、前記押さえ部材４３を枠４５にねじ止
めした多層フィルム４４を形成したシリコンウエハ８０
を、Ｏリング８９を介してステンレス製のふた９０との
間に装着するものである。次に、図１５（ｂ）に示す工
程が実行される。この工程は、シリコンウエハ８０およ
び導電性被覆８３をエッチング除去するものである。次
に、図１５（ｃ）に示す工程が実行される。この工程
は、上記ふた９０、Ｏリング８９および固定治具８８か
ら、押さえ部材４３を枠４５にねじ止めした多層フィル
ムを取り外し、次にロジウムめっき９１（７３）を施
し、多層フィルムの保護用のポリイミド膜８７（７５）
の周辺に多層フィルム押さえ部材５３を位置合わせして
接着するものである。接触端子４７を構成するニッケル
等で形成されたバンプ８５（７２）の表面にロジウムめ
っき９１（７３）を施す理由は、電極３の材料であるは
んだやＡｌ等が付きにくく、バンプ８５（７２）の材料
（ニッケル）より硬度が高く、酸化されにくく接触抵抗
が安定で、めっきがしやすいためである。

【００４１】次に、図１５（ｄ）に示す工程が実行され
る。この工程は、多層フィルムを設計外形に切り取り、
次に枠４５と押さえ部材（押さえ板）４３との間隔をね
じ５７により調整し、ねじ５６によるねじ締めによりね
じ５７の先端が枠４５の上面に当接するように押さえ部
材４３を枠４５に対して進めて緩衝層４６を介して多層
フィルム４４における接触端子４７を並設した領域部４
４ａを押さえ部材４３で押すことにより、多層フィルム
を適度に張って多層フィルム自身の弛みをなくして多数
の接触端子に亘る該接触端子の先端の平坦度を±２μｍ
程度以下の高精度を確保するものである。次に、組み付
け工程が実行されて薄膜プローブカードからなるプロー
ビング装置が完成する。即ち、図２に示したように、配
線基板５０に多層フィルム４４を取り付ける。次にセン
ターピボット４１の下部球面４１ａをテーパ（傾き）４
３ｃに係るようにした状態でテーパ（傾き）４３ｃを押
さえ部材４３の上面に取り付ける。次にスプリングプロ
ーブ４２が取り付けられた支持部材（上部固定板）４０
にセンターピボット４１を取り付けると共に支持部材４
０の周辺部に多層フィルム４４を取り付けた配線基板５
０を取り付けて薄膜プローブカードを構成する。なお、
図５に示すプロービング装置を組み立てる場合は、ま
ず、センターピボット４１を押さえ部材４３に取り付け
た後、配線基板５０に多層フィルム４４を取り付ければ
よい。図６あるいは図８の薄膜プローブカードを製造す
る場合は、センターピボット４１に代えて、ノックピン
５５を押さえ部材４３に取り付ける以外は、図１４およ
び図１５に示す工程と同様な工程で薄膜プローブカード
を製造すればよい。なお、図１５（ａ）（ｂ）に示すシ
リコンウエハ８０のエッチング除去は、図１４（ｃ）に
示す枠４５を接着固定する前の段階で実施してもよい
し、あるいは、図１４（ｄ）に示す押さえ部材４３を取
り付ける前の段階（図１４（ｃ）に示す枠４５のみを接
着固定した段階）で実施してもよい。

【００４２】次に、図９に示すプロービング装置を形成
するための製造プロセスについて、図１６を参照して説
明する。なお、図１４および図１５に示すプロセスと同
じ工程については、説明を省略する。図１６（ａ）に示
す如く、前記図１４（ｂ）に示す異方性エッチングした
シリコンウエハ８０の表面の二酸化シリコン膜８２に導
電性被覆８３を形成し、次に該導電性被覆８３の表面の
開口部を設けたポリイミド膜８４（６１）に電気めっき
して接触端子用のバンプ８５を形成した工程の後、上記
ポリイミド膜８４（６１）およびバンプ８５の表面に、
銅を、スパッタリング法あるいは蒸着法により成膜する
ことにより、厚さ１μｍ程度の導電膜を形成して、その
表面に電極形成用のホトレジストマスクにより、電極６
２を形成する。次に、図１６（ｂ）に示す如く、あらか
じめ引き出し用配線４８を形成し設計外形にした多層フ
ィルム４４のビア６９に、電極６２を異方性導電性シー
ト７０を介して接続する。多層フィルム４４として、例
えば、ポリイミド膜６５、引き出し用配線４８、中間ポ
リイミド膜６６、グランド層４９およびポリイミド保護
膜６８からなる配線用フィルムをあらかじめ形成すれば
よい。なお、前記ビア６９と電極６２を接続するには、
例えば、異方性導電性シート７０としてアニソルム（日
立化成製）を用いるか、あるいは、はんだを介して接続
すればよい。

【００４３】次に、図１６（ｃ）に示す如く、シリコン
ウエハ８０を除去することにより接続端子４７を形成し
た多層フィルム４４が得られる。

【００４４】なお、接触端子４７を形成したシリコンウ
エハ８０の除去方法としては、シリコンおよび二酸化シ
リコンをエッチング除去する方法と、導電性被覆８３と
してクロムを用いて、クロムを選択的にエッチング除去
することにより、接触端子の型材であるシリコンウエハ
の表面を酸化して二酸化シリコン膜８２を形成したシリ
コンウエハ８０から直接に接触端子を形成したポリイミ
ド膜８４を剥離する方法とがあり、どちらの方法でも良
い。また、接触端子４７を形成したシリコンウエハ８０
の除去方法としては、導電性被覆８３として、金、ロジ
ウム等の貴金属膜を用いて、二酸化シリコン膜の表面に
形成して、導電性被覆８３との界面を機械的に剥離する
方法を用いてもよい。

【００４５】次に、図１６（ｄ）に示す如く、上記保護
用のポリイミド膜６８の表面に、枠４５および押さえ部
材５３を位置合わせして接着固定し、接触端子４７にロ
ジウムめっき９１を施す。次に、図１６（ｅ）に示す如
く、シリコーン系のコーティング材を緩衝層４６として
枠４５の中に供給し、枠４５に押さえ部材４３をねじ止
めし、枠４５と押さえ部材４３との間隔を狭くして、多
層フィルム４４における接触端子４７を並設した領域部
４４ａを、押さえ部材４３で緩衝層４６を介して押し出
すことにより、適度に張ることによって多層フィルム自
身の弛みをなくして多数の接触端子に亘る該接触端子の
先端の平坦度を±２μｍ程度以下の高精度を確保するこ
とができる。なお、緩衝層４６は、シ−ト状のエラスト
マであってもよいし、使用しなくてもよい。

【００４６】次に、図２に示したように、配線基板５０
に多層フィルム４４を取り付け、センターピボット４１
を押さえ部材４３に取り付けて、薄膜プローブカードを
完成させる。なお、図５に示すプロービング装置を組み
立てる場合は、まず、センターピボット４１を押さえ部
材４３に取り付けた後、配線基板５０に多層フィルム４
４を取り付ければよい。なお、図１６に示す製法では、
多層フィルム４４のビア６９と、接触端子用バンプ８５
上に形成した電極６２との導通をとるために異方性導電
性シート７０を使用したが、はんだあるいはＳｎ−Ａｇ
あるいはＳｎ−Ａｕ等の金属接合により導通を確保して
もよいことはいうまでもない。

【００４７】次に、図１０に示すプロービング装置を形
成するための製造プロセスについて、図１７を参照して
説明する。なお、図１４および図１５に示すプロセスと
同じ工程については、説明を省略する。まず、図１７
（ａ）に示す如く、前記図１４（ｂ）に示す異方性エッ
チングしたシリコンウエハ８０の表面の二酸化シリコン
膜８２に導電性被覆８３を形成し、該導電性被覆８３の
表面の開口部を設けたポリイミド膜８４に電気めっきし
て接触端子用のバンプ８５する。次に、図１７（ｂ）に
示す如く、前記のポリイミド膜８４をエッチング除去す
る。次に、図１７（ｃ）に示す如く、あらかじめ引き出
し用配線４８を形成し、設計外形にした配線用フィルム
４８のビア６９に、接触端子用のバンプ８５を異方性導
電性シート７０を介して接続する。

【００４８】次に、図１７（ｄ）に示す如く、シリコン
ウエハ８０を除去することにより、配線用フィルム６４
に接触端子４７を形成した多層フィルム４４を形成す
る。

【００４９】次に、図１７（ｅ）に示す如く、前記図１
６（ｅ）を用いて説明したプロセスと同様な工程で、前
記図１６（ｅ）に示すのと同様な構造体を形成する。そ
の後のプロセスは、前記図１６に示したプロセスと同様
な工程であるので、説明を省略する。なお、図１７に示
す製法では、多層フィルム４４のビア６９と、接触端子
用のバンプ８５との導通をとるために異方性導電性シー
ト７０を使用したが、はんだあるいはＳｎ−Ａｇあるい
はＳｎ−Ａｕ等の金属接合により導通を確保してもよい
ことはいうまでもない。

【００５０】次に、以上説明した本発明に係るプロービ
ング装置を用いて被検査対象である半導体素子（チッ
プ）に対する電気的特性検査について図１８を用いて説
明する。

【００５１】図１８は、本発明に係る検査装置の全体構
成を示す図である。検査装置は、半導体素子の製造にお
けるウエハプローバとして構成されている。この検査装
置は、被検査対象である半導体ウエハ１を支持する試料
支持系１６０と、被検査対象１の電極３に接触して電気
信号の授受を行なうプローブ系１２０と、試料支持系１
６０の動作を制御する駆動制御系１５０と、被検査対象
１の温度制御を行なう温度制御系１４０と、半導体素子
（チップ）２の電気的特性の検査を行なうテスタ１７０
とで構成される。この半導体ウエハ１は、多数の半導体
素子（チップ）２が配列され、各半導体素子２の表面に
は、半導体素子の高集積化に伴って外部接続電極として
の複数の電極３が高密度で、且つ狭ピッチで配列されて
いる。試料支持系１６０は、半導体ウエハ１を着脱自在
に載置してほぼ水平に設けられた試料台１６２と、この
試料台１６２を支持するように垂直に配置される昇降軸
１６４と、この昇降軸１６４を昇降駆動する昇降駆動部
１６５と、この昇降駆動部１６５を支持するＸ−Ｙステ
ージ１６７とで構成される。Ｘ−Ｙステージ１６７は、
筐体１６６の上に固定される。昇降駆動部１６５は、例
えば、ステッピングモータなどから構成される。試料台
１６２の水平および垂直方向における位置決め動作は、
Ｘ−Ｙステージ１６７の水平面内における移動動作と、
昇降駆動部１６５による上下動などとを組み合わせるこ
とにより行われる。また、試料台１６２には、図示しな
い回動機構が設けられており、水平面内における試料台
１６２の回動変位が可能にされている。

【００５２】試料台１６２の上方には、プローブ系１２
０が配置される。すなわち、図２または図５または図６
または図８または図９または図１０に示すプロービング
装置１２０ａおよび配線基板５０は、当該試料台１６２
に平行に対向する姿勢で設けられる。このプロービング
装置１２０ａには、接触端子４７を有する多層フィルム
４４と、緩衝層４６、枠４５、押さえ部材（押さえ板）
４３、センターピボット４１、スプリングプローブ４２
および支持部材（上部固定板）４０が一体的に設けられ
ている。各々の接触端子４７は、該プロービング装置１
２０ａの多層フィルム４４に設けられた引出し用配線４
８を介して、配線基板５０の電極５０ａおよびビア５０
ｄと、内部配線５０ｂとを通して、該配線基板５０に設
けられた接続端子５０ｃに接続される。なお、本実施の
形態では、接続端子５０ｃは、同軸コネクタで構成され
る。この接続端子５０ｃに接続されるケーブル１７１を
介して、テスタ１７０と接続される。ここで用いられる
プロービング装置は、図２に示した構造のものである
が、これに限定されない。図５、図６、図８、図９ある
いは図１０に示す構造のものを用いることができるのは
いうまでもない。

【００５３】駆動制御系１５０は、ケーブル１７２を介
してテスタ１７０と接続される。また、駆動制御系１５
０は、試料支持系１６０の各駆動部のアクチュエータに
制御信号を送って、その動作を制御する。すなわち、駆
動制御系１５０は、内部にコンピュータを備え、ケーブ
ル１７２を介して伝達されるテスタ１７０のテスト動作
の進行情報に合わせて、試料支持系１６０の動作を制御
する。また、駆動制御系１５０は、操作部１５１を備
え、駆動制御に関する各種指示の入力の受付、例えば、
手動操作の指示を受け付ける。試料台１６２には、半導
体素子２についてバーンイン試験を行うために、加熱さ
せるためのヒータ１４１が備えられている。温度制御系
１４０は、試料台１６２のヒータ１４１あるいは冷却治
具を制御することにより、試料台１６２に搭載された半
導体ウエハ１の温度を制御する。また、温度制御系１４
０は、操作部１５１を備え、温度制御に関する各種指示
の入力の受付、例えば、手動操作の指示を受け付ける。

【００５４】以下、検査装置の動作について説明する。
まず、被検査対象である半導体ウエハ１は、試料台１６
２の上に位置決めして載置される。次に試料台１６２に
載置された半導体ウエハ１上に離して形成された複数の
基準マークの光学像を、イメージセンサまたはＴＶカメ
ラ等の撮像装置（図示せず）で撮像し、この撮像によっ
て得られる画像信号から複数の基準マークの位置を検出
する。そして、駆動制御系１５０は、上記検出された半
導体ウエハ１上の複数の基準マークの位置情報から、テ
スタ１７０または駆動制御系１５０に格納された半導体
ウエハ１の品種に応じてＣＡＤデータから得られる半導
体ウエハ１上に配列された半導体素子２の配列情報およ
び各半導体素子２上に配列された電極３の配列情報に基
いて、電極群全体としての２次元の位置情報を算出す
る。更に多層フィルム４４上に形成された多数の接触端
子４７の内、特定の接触端子の先端の光学像または多層
フィルム４４上に離して形成された複数の基準マークの
光学像を、イメージセンサまたはＴＶカメラ等の撮像装
置（図示せず）で撮像し、この撮像によって得られる画
像信号から特定の接触端子または複数の基準マークの位
置を検出する。そして、駆動制御系１５０は、上記検出
された多層フィルム４４上の特定の接触端子または複数
の基準マークの位置情報から、操作部１５１によって入
力されて格納されたプローブの品種に応じた接触端子の
配列情報や高さ情報等のプローブ情報に基いて、接触端
子群全体としての２次元の位置情報を算出する。駆動制
御系１５０は、算出された接触端子群全体としての２次
元の位置情報に対する電極群全体としての２次元の位置
情報のずれ量を算出し、この算出された２次元のずれ量
に基いて、Ｘ−Ｙステージ１６７および回動機構を駆動
制御し、半導体ウエハ１上に配列された複数個の半導体
素子上に形成された電極３の群を、プロービング装置１
２０ａに並設された多数の接触端子４７の群の直下に位
置決めする。その後、駆動制御系１５０は、例えば、試
料台１６２上に設置されたギャップセンサ（図示せず）
によって測定された多層フィルム４４における領域部４
４ａの面との間の間隙に基いて昇降駆動部１６５を作動
させて、多数の電極（被接触材）３の全体の面３ａが接
触端子の先端に接触した時点から８〜２０μｍ程度押し
上げる状態になるまで試料台１６２を上昇させることに
よって、多層フィルム４４において多数の接触端子４７
が並設された領域部４４ａを張り出させて平坦度を高精
度に確保された多数の接触端子４７の群における各々の
先端を、図３または図７に示すように、コンプライアン
ス機構により目的の複数の半導体素子に亘っての各半導
体素子に配列された多数の電極３の群（全体）の面３ａ
に追従するように倣って平行出しすると共に、個々の接
触端子の先端の高さの±２μｍ程度以下のバラツキを緩
衝層４６の局部的な変形によって吸収して半導体ウエハ
１上に配列された各被接触材（電極）３に倣って均一な
低荷重（１ピン当たり３〜５０ｍＮ程度）に基づく食い
込みによる接触が行われ、各接触端子４７と各電極３と
の間において低抵抗（０．０１Ω〜０．１Ω）で接続さ
れることになる。

【００５５】駆動制御系１５０によるステージ１６７お
よび回動機構並びに昇降駆動部１６５に対する駆動制御
は、操作部１５１からの操作指示に従って実行される。
特に試料台１６２は、電極（被接触材）３の全体の面３
ａが接触端子の先端に接触した時点から８〜１００μｍ
程度押し上げる状態になるまで昇降駆動部１６によって
上昇されて、多数の接触端子４７の全体が多数の電極
（被接触材）３の全体の面３ａに追従して平行出しされ
ると共に、個々の接触端子の先端の高さのバラツキを緩
衝層４６によって吸収して均一な低荷重（１ピン当たり
３〜５０ｍＮ程度）に基づく食い込みによる接触が行わ
れ、各接触端子４７と各電極３との間において低抵抗
（０．０１Ω〜０．１Ω）で接続されることになる。こ
の状態で、半導体素子２についてバーンイン試験を行う
ときには、試料台１６２に搭載された半導体ウエハ１の
温度を制御すべく、温度制御系１４０によって試料台１
６２のヒータ１４１あるいは冷却治具を制御することに
より実行される。さらに、ケーブル１７１、配線基板５
０、多層フィルム４４、および接触端子４７を介して、
半導体ウエハ１に形成された半導体素子とテスタ１７０
との間で、動作電力や動作試験信号などの授受を行い、
当該半導体素子の動作特性の可否などを判別する。この
際、多層フィルム４４において、図４に示す如く、各接
触端子４７につながった引き出し用配線４８に対して絶
縁膜６６（７４）を挾んで対向するグランド層４９を設
置し、引き出し用配線４８のインピーダンスＺ₀を５０
ｏｈｍ程度にしてテスタの回路とのマッチングをとるこ
とにより、引き出し用配線４８を伝送する電気信号の乱
れ、減衰を防止して、半導体素子に対してテスタによる
高周波数（１００ＭＨｚ〜数１０ＧＨｚ程度）まで対応
できる高速電気信号による電気特性検査を実現すること
が可能となる。

【００５６】さらに、上記の一連の試験動作が、半導体
ウエハ１に形成された複数の半導体素子の各々について
実施され、動作特性の可否などが判別される。次に、半
導体素子の製造工程について、図１９を用いて説明す
る。ステップ２００は、例えばＳｉ等の基板上に機能素
子が形成され、その上に各機能素子に接続された多層の
配線層が形成され、最後に外部と接続される多数の電極
が狭いピッチで高密度に並列されてウエハ状態におい
て、チップとして完成させる半導体素子（チップ）を形
成するためのウエハ製造工程である。ステップ２０１
は、ウエハの状態において形成された半導体素子（チッ
プ）２についての電気的特性の検査を上記説明したプロ
ービング装置を有する検査装置を用いて行うウエハ検査
工程である。半導体素子２がＤＲＡＭ等のメモリ素子の
場合、ウエハ検査工程２０１において、検出されたメモ
リセルの不良ビットを、ビット救済用のリンクにレーザ
光を照射して切断する等を施して冗長メモリセルに切り
換えて修正を行う。この他、半導体素子として、ロジッ
ク回路を有し、電気的特性調整用のプログラミング素子
を有する場合に、ウエハ検査工程２０１において、検査
された電気的特性に応じて、上記プログラミング素子の
抵抗または容量またはインダクタンスを調整して、最適
な電気的特性に修正することができる。また、致命的な
故障チップを検出して選別を実施する。なお、ウエハ検
査において、バーンイン試験を行っても良い。ステップ
２０２は、ウエハを洗浄する工程である。

【００５７】ステップ２０３は、半導体素子２をウエハ
状態から切り離すダイシング工程である。ステップ２０
４は、各半導体素子２を実装する組立工程または組立て
更に樹脂で封止する工程である。ステップ２０５は半導
体素子を組立てた半導体装置について一次検査を行う工
程である。ステップ２０６は、半導体素子を組立てた半
導体装置に対してバーンイン試験を行う工程である。ス
テップ２０７は、バーンイン試験された半導体装置に対
して二次検査を行う工程である。ステップ２０８は二次
検査に基いて、半導体装置を選別する選別検査工程であ
る。ステップ２０９は、組立てられた半導体装置のリー
ド端子も含めて外観検査を行う工程である。当然、樹脂
封止されてナンバリングされた場合には、これらについ
ても外観検査が行われる。以上により、良品の半導体装
置が選別されて製品化されることになる。

【００５８】以上説明したように、本発明に係るプロー
ビング装置を用いることにより、半導体素子の電極を被
接触対象とした高密度、超多ピンで高速信号による動作
試験が可能で、電極パターンの変更にも容易に対応する
ことができる。特に、小さな押圧力（１ピン当たり百ｍ
Ｎ以下、望ましくは５０ｍＮ以下）で電極材料と良好な
接触を確保することができ、電極を接触端子でスクライ
ブする必要がないため、電極材料のクズが発生せず、電
極に損傷を与えないため、図１９（ａ）に示すような、
半導体素子の製造工程での素子の電気的動作試験を実施
して良品判定を行うウエハ検査工程２０１において、ウ
エハ検査工程２０１後に通常実施されているプロ−ビン
グ後の洗浄工程２０２を、図１９（ｂ）に示すように不
要となり、また、電極の損傷あるいは、検査時のくずの
発生を防止することにより、検査に起因する歩留りの低
下要因を防止することができ、半導体素子の歩留り向上
および検査工程時間を短縮した半導体素子の製造を実現
することができる。

【００５９】

【発明の効果】本発明によれば、半導体素子の高密度化
に伴う狭ピッチ多ピンへのプロービングを、半導体素子
を損傷させることなく、低荷重で安定して実現し、しか
も高速電気信号、即ち高周波電気信号（１００ＭＨｚ〜
数１０ＧＨｚ程度の高周波数）の伝送を可能にして、半
導体素子の電気的特性の検査を実施して高品質の半導体
素子を製造することができる効果を奏する。また本発明
によれば、多層フィルムにおける尖った先端を有する接
触端子を並設した領域部の弛みをなくすと共に平行出し
するコンプライアンス機構を設けることによって、尖っ
た先端を有する接触端子の群を被検査対象物上の電極の
群に、１ピン当たり低荷重（３〜５０ｍＮ程度）で、単
に押しつけることによって、電極材料等のクズを発生さ
せることなく、０．０５Ω〜０．１Ω程度の低抵抗で安
定した接続を実現し、しかも高速電気信号、即ち高周波
電気信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波
数）の伝送を可能にして、半導体素子の電気的特性の検
査を実施して高品質の半導体素子を製造することができ
る効果を奏する。

【００６０】また本発明によれば、ウエハの状態におい
て、多数並設された半導体素子（チップ）の内、１個ま
たは多数個の半導体素子について同時に、小さな接触圧
（１ピン当たり３〜５０ｍＮ程度）で表面に酸化物が形
成されたＡｌまたははんだ等の電極３と０．０５Ω〜
０．１Ω程度の安定した低抵抗値で確実に接続させて、
テスタにより各半導体素子について動作試験を行うこと
ができる効果を奏する。即ち、本発明によれば、電極の
高密度化および狭ピッチ化に対応でき、しかも多数個チ
ップ同時プロービングによる検査を可能にし、高速電気
信号（１００ＭＨｚ〜数１０ＧＨｚ程度の高周波数）に
よる動作試験を可能にすることができ、その結果高品質
の半導体素子を製造することができる。

【００６１】また本発明によれば、多層フィルム（絶縁
フィルム）の材料として、ポリイミドのような高温で使
用できる材料を用いることにより、バーイン試験のよう
な高温での動作試験が可能することができ、その結果高
品質の半導体素子を製造することができる。また本発明
によれば、先の尖った接続端子を異方性導電シートある
いははんだ等の金属接合を介して多層フィルムの引き出
し用配線と接続することによって、容易に多層フィルム
上に多数の先の尖った接続端子を並設することが可能と
なる。

【００６２】また本発明によれば、検査に起因する歩留
りの低下要因を防止して、高品質の半導体素子を高歩留
まりで製造することができる効果を奏する。

【図面の簡単な説明】

【図１】半導体素子（チップ）が配列された被検査対象
物であるウエハを示す斜視図および半導体素子（チッ
プ）を示す斜視図である。

【図２】本発明に係るプロービング装置の第１の実施の
形態の要部を示す断面図である。

【図３】図２に示すプロービング装置の第１の実施の形
態において多層フィルムに並設された接触端子の先端を
被検査対象物上の電極の面に接触させた状態を示す断面
図である。

【図４】多層フィルムにおいて、絶縁膜を挾んで引き出
し用配線とグランド層とを対向して配設された部分断面
を示す図である。

【図５】本発明に係るプロービング装置の第２の実施の
形態の要部を示す断面図である。

【図６】本発明に係るプロービング装置の第３の実施の
形態の要部を示す断面図である。

【図７】図６に示すプロービング装置の第３の実施の形
態において多層フィルムに並設された接触端子の先端を
被検査対象物上の電極の面に接触させた状態を示す断面
図である。

【図８】本発明に係るプロービング装置の第４の実施の
形態の要部を示す断面図である。

【図９】本発明に係るプロービング装置の第５の実施の
形態における多層フィルム上に接触端子が並設された部
分を示す断面図である。

【図１０】本発明に係るプロービング装置の第６の実施
の形態における多層フィルム上に接触端子が並設された
部分を示す断面図である。

【図１１】（ａ）は、本発明に係るプロービング装置に
おける接触端子および引き出し用配線を形成したポリイ
ミド膜の一実施例を示す平面図、（ｂ）はその斜視図で
ある。

【図１２】（ａ）は、本発明に係るプロービング装置に
おける接触端子および引き出し用配線を形成したポリイ
ミド膜の他の一実施例を示す平面図、（ｂ）はその斜視
図である。

【図１３】本発明に係るプロービング装置における接触
端子および該接触端子を並設した多層フィルムについて
の寸法および形状を示す断面図である。

【図１４】本発明に係るプロービング装置の第１〜４の
実施の形態における押さえ部材および枠を含めて多層フ
ィルムを製造する製造プロセスの前半を示す断面図であ
る。

【図１５】本発明に係るプロービング装置の第１〜４の
実施の形態における押さえ部材および枠を含めて多層フ
ィルムを製造する製造プロセスの後半を示す断面図であ
る。

【図１６】本発明に係るプロービング装置の第５の実施
の形態における押さえ部材および枠を含めて多層フィル
ムを製造する製造プロセスを示す断面図である。

【図１７】本発明に係るプロービング装置の第６の実施
の形態における押さえ部材および枠を含めて多層フィル
ムを製造する製造プロセスを示す断面図である。

【図１８】本発明に係る検査システムの一実施の形態を
示す全体概略構成を示す図である。

【図１９】本発明に係る半導体素子を製造し、その半導
体素子を組立て半導体装置を製造する製造工程を示す図
である。

【符号の説明】

１…ウエハ、２…半導体素子（チップ）、３…電極（被
接触材）、４０…支持部材（上部固定板）、４１…セン
ターピボット、４１ａ…下部球面、４２…スプリングプ
ローブ、４３…押さえ部材（押さえ板）、４３ａ…突出
部、４３ｂ…下面、４３ｃ…テーパ（傾き）、４４…多
層フィルム、４４ａ…領域部、４４ｂ…周辺部、４５…
枠、４６…緩衝層、４７…接触端子、４８…引き出し用
配線、４９…グランド層、５０…配線基板、５０ａ…電
極、５０ｃ…接続端子、５０ｄ…ビア、５１…ビア、５
２…異方性導電シート、５５…ノックピン、６１…ポリ
イミド膜、６２…電極、６５…ポリイミド膜、６６…中
間ポリイミド膜、６８…ポリイミド保護膜、６９…ビ
ア、７０…異方性導電シート、７１…ポリイミド膜、７
２…バンプ、７３…めっき膜、７４…ポリイミド膜、７
５…ポリイミド保護膜、９１…ロジウムめっき、１０１
…ＬＳＩ形成ウエハの領域、１０２…接触端子形成用型
材、１０３…切れ目、１２０…プロ−ブ系、１２０ａ…
プロービング装置、１４０…温度制御系、１４１…ヒー
タ、１５０…駆動制御系、１５１…操作部、１６０…試
料支持系、１６２…試料台、１６４…昇降軸、１６５…
昇降駆動部、１６７…Ｘ−Ｙステージ、１７０…テスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 志儀 英孝 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 渡部 隆好 神奈川県横浜市戸塚区吉田町292番地株 式会社日立製作所生産技術研究所内 (72)発明者 河野 竜治 茨城県土浦市神立町502番地株式会社日 立製作所機械研究所内 (56)参考文献 特開 平７−283280（ＪＰ，Ａ) 実開 平４−63135（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/66

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】配線基板に取り付けされた支持部材と、先
   端を尖らせた接触端子をプロービング側の領域部に複数
   並設し、該各接触端子に電気的につながって周辺部に引
   き出されて前記配線基板に接続された複数の引き出し用
   配線と絶縁層を挾んでプロービング側と反対の裏側に前
   記領域部を囲むように固定された枠とを有する多層フィ
   ルムと、該多層フィルムにおける前記領域部の弛みをな
   くすように前記枠に取付けられ、前記支持部材に対して
   上下に変位可能に支持された押さえ部材と、前記接触端
   子の群の先端面が電極の群の面に倣って平行出しされる
   ように前記押さえ部材を前記支持部材に対して傾動可能
   に係合させるコンプライアンス機構と、前記支持部材か
   ら押付け力を前記押さえ部材に対して付与する押付け力
   付与手段とを備えて構成されたプロービング装置を用い
   て、前記引き出し用配線および前記配線基板を介してテ
   スタに接続された接触端子の群と半導体素子に配列され
   た電極の群とを、相対的に位置合わせを行って前記押付
   け力付与手段による押付け力で接触させて電気的に接続
   し、この接続されたテスタと前記電極との間で電気信号
   の授受を行って前記半導体素子の電気的特性について検
   査して半導体素子を製造することを特徴とする半導体素
   子の製造方法。
2. 【請求項２】配線基板に取り付けされた支持部材と、先
   端を尖らせた接触端子をプロービング側の領域部に複数
   並設し、該各接触端子に電気的につながって周辺部に引
   き出されて前記配線基板に接続された複数の引き出し用
   配線と絶縁層を挾んでプロービング側と反対の裏側に前
   記領域部を囲むように固定された枠とを有する多層フィ
   ルムと、該多層フィルムにおける前記領域部の弛みをな
   くすように前記枠に取付けられ、前記支持部材に対して
   上下に変位可能に支持された押さえ部材と、前記接触端
   子の群の先端面が電極の群の面に倣って平行出しされる
   ように前記押さえ部材を前記支持部材に対して傾動可能
   に係合させるコンプライアンス機構と、前記支持部材か
   ら前記押さえ部材の上下の変位に対してほぼ一定の押付
   け力を前記押さえ部材に対して付与する押付け力付与手
   段とを備えて構成されたプロービング装置を用いて、前
   記引き出し用配線および前記配線基板を介してテスタに
   接続された接触端子の群と半導体素子に配列された電極
   の群とを、相対的に位置合わせを行って前記押付け力付
   与手段による押付け力で接触させて電気的に接続し、こ
   の接続されたテスタと前記電極との間で電気信号の授受
   を行って前記半導体素子の電気的特性について検査して
   半導体素子を製造することを特徴とする半導体素子の製
   造方法。
3. 【請求項３】請求項１または２記載の半導体素子の製造
   方法において、前記プロービング装置における押付け力
   付与手段は、スプリングを含むことを特徴とする半導体
   素子の製造方法。
4. 【請求項４】請求項１または２記載の半導体素子の製造
   方法において、半導体素子はウエハ上に形成されている
   ことを特徴とする半導体素子の製造方法。
5. 【請求項５】請求項１または２記載の半導体素子の製造
   方法において、プロービング装置における多層フィルム
   として、引き出し用配線と接触端子との間を異方性導電
   シートあるいははんだ材料により接続して構成したこと
   を特徴とする半導体素子の製造方法。
6. 【請求項６】請求項１または２記載の半導体素子の製造
   方法において、プロービング装置における前記押さえ部
   材の先端面と前記領域部の裏面との間に緩衝層を介挿し
   たことを特徴とする半導体素子の製造方法。
7. 【請求項７】配線基板に取り付けされた支持部材と、先
   端を尖らせた接触端子をプロービング側の領域部に複数
   並設し、該各接触端子に電気的につながって周辺部に引
   き出されて前記配線基板に接続された複数の引き出し用
   配線と絶縁層を挾んでプロービング側と反対の裏側に前
   記領域部を囲むように固定された枠とを有する多層フィ
   ルムと、該多層フィルムにおける前記領域部の弛みをな
   くすように前記枠に取付けられ、前記支持部材に対して
   上下に変位可能に支持された押さえ部材と、前記接触端
   子の群の先端面が電極の群の面に倣って平行出しされる
   ように前記押さ え部材を前記支持部材に対して傾動可能
   に係合させるコンプライアンス機構と、前記支持部材か
   ら前記押さえ部材の上下の変位に対してほぼ一定の押付
   け力を前記押さえ部材に対して付与する押付け力付与手
   段とを備えて構成されたプロービング装置を用いて、前
   記引き出し用配線および前記配線基板を介してテスタに
   接続された接触端子の群と半導体素子に配列された電極
   の群とを、相対的に位置合わせを行って前記押付け力付
   与手段による押付け力で接触させて電気的に接続し、こ
   の接続されたテスタと前記電極との間で電気信号の授受
   を行って前記半導体素子の電気的特性について検査し、
   この検査により判定された不良の半導体素子については
   修正あるいは選別して半導体素子を製造することを特徴
   とする半導体素子の製造方法。
8. 【請求項８】半導体素子上に配列された電極と電気的に
   接続して電気信号の授受を行うための半導体素子へのプ
   ロービング方法において、 配線基板に取り付けされた支持部材と、先端を尖らせた
   接触端子をプロービング側の領域部に複数並設し、該各
   接触端子に電気的につながって周辺部に引き出されて前
   記配線基板に接続された複数の引き出し用配線と絶縁層
   を挾んでプロービング側と反対の裏側に前記領域部を囲
   むように固定された枠とを有する多層フィルムと、該多
   層フィルムにおける前記領域部の弛みをなくすように前
   記枠に取付けられ、前記支持部材に対して上下に変位可
   能に支持された押さえ部材と、前記接触端子の群の先端
   面が電極の群の面に倣って平行出しされるように前記押
   さえ部材を前記支持部材に対して傾動可能に係合させる
   コンプライアンス機構と、前記支持部材から前記押さえ
   部材の上下の変位に対してほぼ一定の押付け力を前記押
   さえ部材に対して付与する押付け力付与手段とを備えて
   構成されたプロービング装置を用いて、前記引き出し用
   配線および前記配線基板を介してテスタに接続された接
   触端子の群と前記半導体素子に配列された電極の群と
   を、相対的に位置合わせを行って前記押付け力付与手段
   による押付け力で接触させて電気的に接続することを特
   徴とする半導体素子へのプロービング方法 。
9. 【請求項９】半導体素子上に配列された電極と電気的に
   接続して電気信号の授受を行うため の半導体素子へのプ
   ロービング装置において、 配線基板に取り付けされた支持部材と、先端を尖らせた
   接触端子をプロービング側の領域部に複数並設し、該各
   接触端子に電気的につながって周辺部に引き出されて前
   記配線基板に接続された複数の引き出し用配線と絶縁層
   を挾んでプロービング側と反対の裏側に前記領域部を囲
   むように固定された枠とを有する多層フィルムと、該多
   層フィルムにおける前記領域部の弛みをなくすように前
   記枠に取付けられ、前記支持部材に対して上下に変位可
   能に支持された押さえ部材と、前記接触端子の群の先端
   面が電極の群の面に倣って平行出しされるように前記押
   さえ部材を前記支持部材に対して傾動可能に係合させる
   コンプライアンス機構と、前記支持部材から前記押さえ
   部材の上下の変位に対してほぼ一定の押付け力を前記押
   さえ部材に対して付与する押付け力付与手段とを備え、
   前記引き出し用配線および前記配線基板を介してテスタ
   に接続された接触端子の群と前記半導体素子に配列され
   た電極の群とを、相対的に位置合わせを行って前記押付
   け力付与手段による押付け力で接触させて電気的に接続
   するように構成したことを特徴とする半導体素子へのプ
   ロービング装置 。