KR101139694B1 - 솔더 범프 형성방법 - Google Patents

솔더 범프 형성방법 Download PDF

Info

Publication number
KR101139694B1
KR101139694B1 KR1020100037339A KR20100037339A KR101139694B1 KR 101139694 B1 KR101139694 B1 KR 101139694B1 KR 1020100037339 A KR1020100037339 A KR 1020100037339A KR 20100037339 A KR20100037339 A KR 20100037339A KR 101139694 B1 KR101139694 B1 KR 101139694B1
Authority
KR
South Korea
Prior art keywords
template
wafer
terminal
solder
hole
Prior art date
Application number
KR1020100037339A
Other languages
English (en)
Other versions
KR20110117865A (ko
Inventor
정승호
최정수
Original Assignee
엘아이지에이디피 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지에이디피 주식회사 filed Critical 엘아이지에이디피 주식회사
Priority to KR1020100037339A priority Critical patent/KR101139694B1/ko
Publication of KR20110117865A publication Critical patent/KR20110117865A/ko
Application granted granted Critical
Publication of KR101139694B1 publication Critical patent/KR101139694B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 제조 공정 중 웨이퍼 상에 솔더 범프를 형성하는 방법에 관한 것으로, 웨이퍼 상에 소정의 패턴으로 단자를 형성하는 단계, 상기 단자의 패턴과 대응되는 관통홀을 구비하는 템플레이트를 제작하는 단계, 상기 단자가 상기 관통홀에 삽입되도록 상기 웨이퍼 상에 상기 템플레이트를 배치하는 단계, 상기 단자의 상면에 솔더를 충전하는 단계 그리고, 리플로우 공정을 통해 솔더범프을 형성하는 단계를 포함하는 솔더범프 형성방법을 제공한다.
본 발명에 의할 경우, 웨이퍼의 단자에 직접 솔더를 충전하여 솔더 범프를 형성하는 것이 가능한 바, 솔더 범프 형성 공정을 더욱 단순화시킬 수 있다. 또한, 화학적 식각 공정 없이 템플레이트의 관통홀을 제작하는 것이 가능한 바, 종래에 비해 제작 시간 및 제작 비용을 절감할 수 있다.

Description

솔더 범프 형성방법{A METHOD FOR FORMING SOLDER BUMPS}
본 발명은 반도체 제조 공정 중 웨이퍼 상에 솔더 범프를 형성하는 방법에 관한 것으로, 템플레이트를 이용하여 웨이퍼 상에 직접 솔더 범프를 형성하는 방법에 관한 것이다.
한 쌍의 웨이퍼 사이에 데이터 또는 신호 전달을 위해 상호간에 전기적으로 접속하는 것이 필요하다. 특히 단위 소자가 고밀도록 집적되어 이루어진 반도체를 웨이퍼에 접속하기 위해서는 미세한 단자의 크기 및 피치에 대해 정확한 위치에서 정밀하게 접속할 수 있는 기술이 필요하다.
이와 같이 한 쌍의 웨이퍼 사이에 미세한 단자를 상호 접속시키기 위한 접속기술로 가장 일반적인 것은 커넥터에 의한 접속이다. 커넥터로는 연성인쇄회로(Flexible Printed Circuit: FPC)가 널리 사용되며, 다른 기술에 비해 접속이 용이하고, 반복하여 탈부착할 수 있다는 장점도 있다. 그러나 커넥터가 차지하는 3차원적인 공간이 크므로 전자제품의 소형화에 장애가 되고, 현재 널리 사용되는 FPC의 단자간 피치가 0.3mm 정도이므로, 이보다 미세한 피치의 단자를 접속하는 데에는 어려움이 있다.
커넥터 이외의 접속방법으로 이방성 도전필름(Anisotropic Conductiv Film: ACF)를 이용한 방법도 있다. ACF를 한쪽 웨이퍼의 단자부에 붙이고 그 위에 다른 웨이퍼의 단자를 겹쳐서 가압하면, 마주보는 두 전극 사이에 도전필름이 개재되므로, 이를 통해 전기적 접속이 이루어진다. ACF는 가압후 경화시킴으로써 접속 강도 또한 확보할 수 있고, 단자간 피치가 0.1mm 정도라도 접속하는 것이 가능하다. 그러나 도전성 입자가 단자와 접속하는 것이므로 접속부의 저항치가 높은 편이고, 필름을 경화시킨 후에는 두 웨이퍼를 분리하는 것이 어려워 실질적으로 수리가 불가능하다는 단점이 있다.
이에 비해 솔더 범프에 의한 웨이퍼 간 접속은, 한쪽 웨이퍼의 단자에 솔더 범프를 형성하고, 여기에 다른 웨이퍼의 단자부를 겹쳐 리플로우(Reflow) 공정에 의해 접속하는 방법이다. 솔더 범프(Solder Bump)란 주석과 납을 주성분으로 하는 반구상의 돌기를 지칭하는 것으로, ACF에 비해 접속 저항이 양호하며 특히 표면실장(Surface Mount Technology: SMT) 부품의 접속에 유리한 특징이 있어 그 사용이 확대되고 있는 추세이다. 이러한 공정은 솔더를 수용할 수 있는 별도의 템플레이트를 제작한 후, 템플레이트에 수용되는 솔더를 리플로우 공정을 통해 웨이퍼의 단자부에 전사하여 솔더 범프를 형성하는 방식으로 진행된다.
다만, 종래의 경우 먼저 템플레이트에 솔더를 충전한 후 이를 웨이퍼로 전사하는 방식인 바, 공정 단계가 번거로울 뿐만 아니라, 일부의 솔더가 웨이퍼로 제대로 전사되지 않아 제품의 불량이 발생하는 문제가 있었다.
그리고, 솔더가 충전되는 템플레이트의 수용부를 웨이퍼의 단자와 대응되는 패턴으로 식각함에 있어, 다양한 공정 조건을 제어하데 소요되는 노력 및 비용이 높은 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 템플레이트 전사 방식을 진행하지 않고 직접 웨이퍼 상에 솔더 범프를 형성하는 방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적은 웨이퍼 상에 소정의 패턴으로 단자를 형성하는 단계, 상기 단자의 패턴과 대응되는 관통홀을 구비하는 템플레이트를 제작하는 단계, 상기 단자가 상기 관통홀에 삽입되도록 상기 웨이퍼 상에 상기 템플레이트를 배치하는 단계, 상기 단자의 상면에 솔더를 충전하는 단계 그리고, 리플로우 공정을 통해 솔더범프을 형성하는 단계를 포함하는 솔더범프 형성방법에 의해 달성될 수 있다.
여기서, 상기 템플레이트의 관통홀은 상기 단자의 두께보다 깊게 형성되는 것이 바람직하며, 이때 상기 템플레이트의 관통홀은 30㎛ 이상의 깊이로 형성될 수 있다.
그리고, 상기 템플레이트는 폴리이미드 필름(polyimide film)을 이용하여 제작되는 것이 바람직하다. 이때, 템플레이트의 관통홀은 레이저 패터닝 공정에 의해 용이하게 형성될 수 있다.
한편, 상기 템플레이트는 배치하는 단계는 상기 관통홀의 패턴과 상기 단자의 패턴이 위치가 일치하도록 상기 템플레이트와 상기 웨이퍼를 정렬하는 단계 및 상기 웨이퍼 상에 상기 템플레이트를 접합시키는 단계를 포함하도록 진행할 수 있다.
그리고, 상기 웨이퍼 상에 배치된 상기 템플레이트를 제거하는 단계를 추가적으로 진행하는 것이 바람직하다.
본 발명에 의할 경우, 웨이퍼의 단자에 직접 솔더를 충전하여 솔더 범프를 형성하는 것이 가능한 바, 솔더 범프 형성 공정을 더욱 단순화시킬 수 있다.
또한, 화학적 식각 공정 없이 템플레이트의 관통홀을 제작하는 것이 가능한 바, 종래에 비해 제작 시간 및 제작 비용을 절감할 수 있다.
도 1은 본 발명의 바람직한 실시예에 따른 솔더 범프의 형성 방법을 도시한 순서도,
도 2는 도 1에서 웨이퍼의 단자를 제작하는 단계를 개략적으로 도시한 단면도이고,
도 3은 도 1에서 각 단계의 공정 내용을 개략적으로 도시한 단면도이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 솔더 범프의 형성방법의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 바람직한 실시예에 따른 솔더 범프(solder bump) 형성 방법을 도시한 순서도이다.
도 1에서 도시된 바와 같이, 우선 솔더 범프가 형성되기 위한 웨이퍼(wafer)(100)를 제작할 수 있다(S10). 여기서, 웨이퍼(100)의 일면에는 솔더 범프가 형성되기 위한 적어도 하나의 단자(111)가 형성되도록 제작된다. 따라서, 웨이퍼(100)는 단자(111)가 솔더 범프에 의해 다른 웨이퍼 또는 별도의 칩(chip) 소자와 전기적으로 연결되어, 데이터 또는 신호를 전달할 수 있다.
웨이퍼(100)의 단자(111)는 설계된 회로에 따라 웨이퍼(100)의 일면에 소정의 패턴을 갖도록 형성된다. 이러한 웨이퍼(100)의 단자(111)는 다양한 방식에 의해 제작될 수 있으며, 본 실시예에서는 일 예로서 포토 리소그래피(photo lithography) 공정을 이용하여 제작하며, 이에 대해서는 도 2를 참조하여 구체적으로 설명하도록 한다.
도 2는 도 1에서 웨이퍼의 단자를 제작하는 단계를 개략적으로 도시한 단면도이다.
도 2의 a에 도시된 바와 같이, 우선 웨이퍼(100)의 일면에 금속이 증착된 금속층(110)을 형성할 수 있다. 이때, 증착되는 금속은 단자의 재질을 이루는 금속을 이용하며, 일 예로서 금 또는 니켈 등의 전기 전도성이 우수한 금속을 증착할 수 있다. 이때, 증착 방식은 스퍼터링(Sputtering) 방식 등 다양한 금속 증착 방식을 이용하여 박막 형태의 금속층(110)을 형성할 수 있다. 그리고, 이때 금속층(110)의 두께는 30㎛ 이하로 형성되는 것이 바람직하다.
금속층(110)의 상측에는 포토 레지스트(photoresist)(120)를 도포한다. 이때, 포토 레지스트(120)는 감광성 고분자 물질로 구성되며, 패턴의 종류 또는 이후의 식각 공정에서 사용되는 에천트(echant)의 종류를 고려하여 선택적으로 사용될 수 있다.
웨이퍼(100)의 상측에 금속층(110) 및 포토레지스트층(120)이 형성되면, 포토레지스트층(120) 상측으로 광을 조사한다. 이때, 단자(111)의 패턴에 대응되는 패턴을 갖는 마스크(미도시)를 이용하여 선택적으로 광을 조사한다. 여기서, 포토 레지스트가 양성(positive) 감광 특성 또는 음성(negative) 감광 특성을 갖는지를 고려하여 마스크의 마스크 패턴을 형성하는 것이 바람직하다.
노광된 부분의 포토 레지스트는 노광되지 않은 부분의 포토 레지스트와 상이한 성질을 갖도록 변성되며, 이러한 성질을 이용하여 도 2의 b와 같이 금속층(110) 중 단자가 형성되지 않는 영역에 도포된 부분을 외부로 노출시키도록 형성할 수 있다.
그리고, 외부로 노출된 금속층을 제거하기 위한 식각 공정을 수행한다. 그리고 외부로 노출되지 않은 금속층은 식각이 진행되지 않으며, 이후에 웨이퍼의 단자를 형성한다. 본 식각 공정에서는 다양한 금속 식각 공정을 적용하는 것이 가능하며, 에천트(echant)의 종류 또한 금속층(110)의 재질에 따라 다양한 금속용 에천트를 이용할 수 있다. 본 실시예에서는 도 2의 c에 도시된 바와 같이, 금속층(110)의 식각 재현성을 좋게 할 수 있도록 건식 식각 공정을 이용한다.
그리고, 식각 공정이 완료되면 남아있는 포토 레지스트층(120)을 제거하여 웨이퍼(100)의 단자(111) 패턴을 완성한다(도 2의 d참조).
전술한 바와 같이, 본 실시예에서는 포토 리소그래피 공정 및 건식 식각 공정을 이용하여 웨이퍼의 단자를 제작하였으나 이는 일실시예로서, 이 이외에도 다양한 방식의 공정을 적용할 수 있음은 물론이다.
한편, 웨이퍼 단자(111)의 제작과 별도로 템플레이트(200)를 제작한다(S20). 여기서 본 발명에 따른 템플레이트(200)는, 솔더를 일차적으로 수용한 후 이를 웨이퍼에 전사하는 종래의 템플레이트와 달리, 웨이퍼(100)에 안착된 상태에서 웨이퍼(100)의 단자(111)에 직접 솔더를 충전시킬 수 있도록 주형의 역할을 수행한다. 따라서, 본 발명에 의할 경우 종래와 같이 솔더 볼을 템플레이트로부터 웨이퍼로 전사하는 과정을 생략할 수 있어 공정을 단순화시킬 수 있는 장점이 있다.
구체적으로, 본 발명에 따른 템플레이트(200)는 소정의 두께를 갖는 평판형 구조로 구성된다. 그리고, 내측에는 적어도 하나의 관통홀(210)이 몸체를 관통하도록 형성된다.
여기서, 관통홀(210)은 템플레이트가 웨이퍼(100)의 상면에 안착되는 경우, 웨이퍼 단자(111)가 내측으로 삽입된다. 따라서, 관통홀(210)은 웨이퍼의 단자(111)와 대응되는 패턴으로 형성되며, 관통홀(210)의 단면 또한 단자(111)의 단면과 대응되는 형상 및 크기로 구성된다.
이때, 관통홀(210)은 웨이퍼(100)의 단자(111)가 삽입된 상태에서 단자 상측으로 솔더가 충전될 수 있는 공간을 형성한다. 따라서, 템플레이트(200)는 웨이퍼의 단자의 두께보다 두꺼운 몸체를 구성하여, 관통홀(210)의 깊이는 단자의 두께보다 깊게 형성되는 것이 바람직하다.
종래의 템플레이트의 경우, 화학적 식각 공정을 통해 솔더가 수용되는 수용홈을 가공하는 바, 유리 또는 실리콘 등의 내화학성 및 내마모성이 우수한 고가의 재질을 사용하는 것이 일반적이었다. 다만, 본 발명에 따른 템플레이트는 별도의 수용홈을 가공할 필요가 없어, 제작이 단조로울 뿐 아니라 다양한 재질을 이용하여 템플레이트를 구성할 수 있다.
본 실시예에서는 폴리이미드 필름(polyimide film)을 이용하여 템플레이트(200)를 구성할 수 있다. 폴리이미드 필름의 경우 500℃ 이상의 온도에서도 치수 안정성이 뛰어나, 솔더의 리플로우 공정이 이루어지는 250 내지 300℃의 온도에서도 연속 사용이 가능하다. 또한 기계적 특성 및 가공성이 우수하여 용이하게 관통홀(210)을 가공하여 사용할 수 있다.
이때, 폴리이미드 필름은 웨이퍼(100)의 단자보다 두껍게 형성될 수 있도록 적어도 30㎛이상의 두께를 갖는 필름을 이용하며, 본 실시예에서는 솔더가 충전되는 공간을 충분히 확보할 수 있도록 50㎛의 두께를 갖는 폴리이미드 필름을 이용한다.
그리고, 관통홀(210)은 폴리이미드 필름 상에 레이저 패터닝 공정을 이용하여 별도의 화학 식각 공정 없이 용이하게 가공할 수 있다. 다만, 레이저 패터닝 공정은 일 예로서 펀칭 시스템을 이용하는 것도 가능하며, 이외에도 다양한 방식으로 관통공을 가공하는 것이 가능하다. 이때, 전술한 바와 같이 관통홀(210)은 웨이퍼 단자(111)와 대응되는 패턴으로 형성되는 것이 바람직하다.
이러한 관통홀(210)은 솔더(S)가 충전되는 공간을 구성한다. 따라서, 충전된 솔더가 리플로우 공정에 의해 충분한 크기의 솔더 범프를 형성할 수 있도록 관통홀의 길이에 해당하는 템플레이트(200)의 두께에 근거하여 관통홀(210)의 단면의 크기를 설계하고, 이에 따라 관통홀(210)을 가공하는 것이 바람직하다.
도 1에 도시된 바와 같이, 본 실시예에서는 웨이퍼(100)의 단자(111)를 제작한 후, 템플레이트(200)를 제작하는 순서로 설명하였으나, 이는 설명의 편의상 배열한 순서에 불과하며 본 발명이 이에 한정되는 것은 아니다. 회로 설계 내용을 기반으로 템플레이트를 제작한 이후, 웨이퍼 단자를 제작하는 것도 가능하며, 별도의 공정으로 동시에 진행하는 것도 물론 가능하다.
한편, 웨이퍼의 단자 및 템플레이트의 제작이 완료되면 웨이퍼 상에 템플레이트를 배치한다(S30).
도 3의 a에 도시된 바와 같이, 우선 웨이퍼(100) 상에 템플레이트(200)를 정렬시킨다. 이때, 템플레이트(200)의 관통홀(210)은 웨이퍼(100)의 단자(111)의 상측에 위치하도록 정렬된다. 여기서, 정확한 정렬을 위해 템플레이트(200) 및 웨이퍼(100)는 각각 얼라인 마크(align mark; 미도시)가 표시될 수 있으며, 얼라인 머신에 의해 정확하게 정렬이 이루어질 수 있다.
그리고, 도 3의 b에 도시된 바와 같이, 웨이퍼(100)와 템플레이트(200)가 정렬된 상태에서 웨이퍼(100) 상측으로 템플레이트(200)를 접합시킨다. 따라서, 웨이퍼(100)의 단자(111)는 템플레이트(200)의 관통홀(210)에 각각 삽입된다. 이때, 도면에 도시되지는 않았으나 템플레이트(200)와 웨이퍼(100)의 접합이 견고하게 이루어질 수 있도록, 템플레이트(200)의 저면 또는 웨이퍼(100)의 상면에는 본딩 물질(미도시)이 도포된 상태에서 접합이 이루어지는 것이 바람직하다.
웨이퍼(100) 상에 템플레이트(200)가 배치되면, 도 3의 c에 도시된 바와 같이, 솔더 범프가 형성되는 웨이퍼 단자(111)의 상측으로 솔더(S)를 충전한다(S40). 도 3의 b에 도시된 바와 같이 템플레이트(200)의 관통홀(210)은 웨이퍼 단자(111)가 삽입된 상태에서 단자(111) 상측으로 여분의 공간이 형성되며, 이 공간으로 솔더(S)의 충전이 이루어진다.
본 실시예에서는 노즐을 통해 솔더 페이스트를 분사하는 솔더 공급 머신(미도시)을 이용하여 솔더를 충전할 수 있다. 이때, 솔더 공급 머신이 템플레이트(200)의 상면을 따라 스캔하는 방식으로 이동하면서, 노즐을 통해 관통홀의 내측으로 솔더를 충전한다. 다만, 이는 일예로서 고형의 솔더볼을 관통홀에 주입하는 형태로 솔더를 충전하는 것도 가능하다.
전술한 단계에 의해, 단자(111)의 상측에 솔더(S)가 충전되면 리플로우 공정을 진행한다(S50). 리플로우 공정에서는 충전된 솔더를 250℃ 내외로 가열하여 솔더(S)를 용융시킬 수 있다. 이때, 가열원은 웨이퍼를 히터(heater)를 이용하여 직접 가열할 수도 있고, 이 외에도 적외선 타입 또는 열풍 타입의 가열원을 이용하는 것도 가능하다.
리플로우 공정에 의해 솔더(S)가 용융되면, 도 3의 d에 도시된 바와 같이, 각각의 솔더(S)는 표면장력에 의해 반구형에 가깝게 뭉치면서 관통홀(210)의 내면으로부터 격리되고 템플레이트(200)의 상면 상측으로 노출되면서 솔더 범프(S)의 형상을 갖게 된다.
이와 같이 리플로우 공정이 완료되면 웨이퍼(100)로부터 템플레이트(200)를 제거하는 단계를 진행할 수 있다(S60). 리플로우 공정시 솔더(S)가 관통홀(210)의 내면으로부터 격리되는 바 용이하게 템플레이트(200)를 박리할 수 있다. 다만, 템플레이트(200)와 웨이퍼(100) 사이에 본딩 물질이 도포된 경우 별도의 용해제를 이용하여 본딩 물질을 용해시킨 상태에서 템플레이트(200) 박리하는 것이 바람직하다. 또한, 박리된 템플레이트(200)는 다른 웨이퍼의 솔더범프 형성 공정에 재사용되는 것도 가능하다.
전술한 공정을 통해 도 3의 e에 도시된 바와 같이, 웨이퍼의 단자 각각의 상측에는 반구형에 가까운 형태의 솔더 범프가 각각 형성될 수 있다.
이와 같이 본 발명에 의할 경우 솔더를 직접 웨이퍼에 충전하여 솔더 범프를 형성하는 바 제작 공정을 단순화시킬 수 있으며, 사용되는 템플레이트의 구조가 단순하여 템플레이트 제작 비용 및 제작에 소요되는 시간을 현저하게 절감할 수 있다.
다만, 전술한 실시예는 본 발명을 적용할 수 있는 다양한 실시예 중 하나로서, 본 발명이 이에 한정되는 것은 아니며 해당 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 토대로 다양한 방식으로 개량하여 적용하는 것이 가능하다.

Claims (8)

  1. 웨이퍼 상에 소정의 패턴으로 단자를 형성하는 단계;
    상기 단자의 패턴과 대응하는 관통홀이 구비된 템플레이트를 제작하는 단계;
    상기 단자가 상기 관통홀에 삽입되도록 상기 웨이퍼 상에 상기 템플레이트를 배치하는 단계;
    상기 단자의 상측에 솔더를 충전하는 단계; 그리고,
    리플로우 공정을 통해 솔더범프을 형성하는 단계를 포함하고,
    상기 템플레이트의 관통홀은 상기 단자의 두께보다 깊게 형성되며,
    상기 템플레이트는 배치하는 단계는 상기 관통홀의 패턴과 상기 단자의 패턴이 위치가 일치하도록 상기 템플레이트와 상기 웨이퍼를 정렬하는 단계 및 상기 웨이퍼 상에 상기 템플레이트를 접합시키는 단계를 포함하는 것을 특징으로 하는 솔더범프 형성방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 템플레이트의 관통홀은 30㎛ 이상의 길이를 갖도록 형성되는 것을 특징으로 하는 솔더 범프의 형성방법.
  4. 제3항에 있어서,
    상기 템플레이트는 폴리이미드 필름(polyimide film)을 이용하여 제작되는 것을 특징으로 하는 솔더범프 형성방법.
  5. 제3항에 있어서,
    상기 템플레이트를 제작하는 단계는 상기 템플레이트의 두께에 근거하여 상기 관통홀의 단면 크기를 결정하는 단계를 더 포함하는 것을 특징으로 하는 솔더범프의 형성방법.
  6. 제1항에 있어서,
    상기 템플레이트의 관통홀은 레이저 패터닝 공정에 의해 형성되는 것을 특징으로 하는 솔더범프 형성방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 웨이퍼 상에 배치된 상기 템플레이트를 제거하는 단계를 더 포함하는 것을 특징으로 하는 솔더범프 형성방법.
KR1020100037339A 2010-04-22 2010-04-22 솔더 범프 형성방법 KR101139694B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100037339A KR101139694B1 (ko) 2010-04-22 2010-04-22 솔더 범프 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100037339A KR101139694B1 (ko) 2010-04-22 2010-04-22 솔더 범프 형성방법

Publications (2)

Publication Number Publication Date
KR20110117865A KR20110117865A (ko) 2011-10-28
KR101139694B1 true KR101139694B1 (ko) 2012-05-02

Family

ID=45031627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100037339A KR101139694B1 (ko) 2010-04-22 2010-04-22 솔더 범프 형성방법

Country Status (1)

Country Link
KR (1) KR101139694B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308423A (ja) 1997-05-09 1998-11-17 Hitachi Ltd 半導体素子の製造方法および半導体素子へのプロービング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308423A (ja) 1997-05-09 1998-11-17 Hitachi Ltd 半導体素子の製造方法および半導体素子へのプロービング方法

Also Published As

Publication number Publication date
KR20110117865A (ko) 2011-10-28

Similar Documents

Publication Publication Date Title
JP4345598B2 (ja) 回路基板の接続構造体とその製造方法
US10667387B2 (en) Accurate positioning and alignment of a component during processes such as reflow soldering
US7297876B2 (en) Circuit board and method of manufacturing the same
US20120216946A1 (en) Method of manufacturing wiring substrate
TW538660B (en) Method for making an electric circuit device
TW201601247A (zh) 封裝裝置及其製作方法
KR101525158B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
KR101139694B1 (ko) 솔더 범프 형성방법
KR101133283B1 (ko) 솔더 범프의 형성방법
JP5202567B2 (ja) 電子部品実装方法
TW201220999A (en) Printed circuit board and method for manufacturing the same
JP2014017534A (ja) 配線板の製造方法
TWI630767B (zh) 印刷基板之製造方法及導電性構件之接合方法
JP4675096B2 (ja) 三次元成形回路部品の製造方法およびこれにより製造された三次元成形回路部品
JP5589314B2 (ja) 電子部品モジュールの製造方法
JP3770794B2 (ja) 接続構造体の製造方法
TWI400021B (zh) 電路板模組之製作方法
JP2002217248A (ja) パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法
KR100567138B1 (ko) 제브라 커넥터 및 그 제조방법
JP2006202913A (ja) 配線構造体および配線構造体の製造方法
JP2615149B2 (ja) Icチップの実装方法
JP2000307221A (ja) 電子部品の電気接続方法
KR101032086B1 (ko) 솔더 범프 형성용 템플릿 및 이의 제조 방법
JP2001168129A (ja) 接続構造体の製造方法
KR101062451B1 (ko) 솔더 범프 형성용 템플릿 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150420

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee