JP2006343182A

JP2006343182A - 半導体集積回路装置の製造方法

Info

Publication number: JP2006343182A
Application number: JP2005168112A
Authority: JP
Inventors: Teruo Shoji; 照雄庄司; Akio Hasebe; 昭男長谷部; Yoshinobu Deguchi; 善宣出口; Motoji Murakami; 元二村上; Masayoshi Okamoto; 正芳岡元; Yasunori Narizuka; 康則成塚; Susumu Kasukabe; 進春日部
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2005-06-08
Filing date: 2005-06-08
Publication date: 2006-12-21
Also published as: TW200721339A; CN1877804A; US7534629B2; KR20060128685A; US20060281222A1; CN1877804B

Abstract

【課題】半導体集積回路装置の製造技術を用いて形成された薄膜プローブを用い、複数のチップに対して一括して実施するプローブ検査の歩留まりを向上する。
【解決手段】複数のプッシャＰＳＹを用いてプローブカードを形成し、プッシャＰＳＹは、ポゴピンインシュレータＰＩＬ１、ポゴピンＰＧＰ２、ＦＰＣコネクタＣＮ１、薄膜プローブＨＭＳ、衝撃緩和シートＳＫＳ、衝撃緩和プレートＳＫＰおよびチップコンデンサＹＲＳ等から形成し、複数の島状に配置された金属膜４５毎に１つもしくは２つのポゴピンＰＧＰ２が押圧する構造とし、薄膜プローブＨＭＳのうち検査対象のチップに対応する領域において、薄膜プローブＨＭＳ中に形成されたプローブ７Ａと電気的に接続する配線が延在する方向とほぼ平行となるように１つ以上の切り込みを設ける。
【選択図】図８

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、半導体集積回路装置の電極パッドにプローブカードの探針を押し当てて行う半導体集積回路の電気的検査に適用して有効な技術に関するものである。

日本特開平７−２８３２８０号公報（特許文献１）、日本特開平８−５０１４６号公報（特許文献２（対応ＰＣＴ国際公開ＷＯ９５−３４０００））、日本特開平８−２０１４２７号公報（特許文献３）、日本特開平１０−３０８４２３号公報（特許文献４）、日本特開平１１−２３６１５号公報（特許文献５（対応米国特許公報ＵＳＰ６，３０５，２３０））、日本特開平１１−９７４７１号公報（特許文献６（対応欧州公報ＥＰ１０２２７７５））、日本特開２０００−１５０５９４号公報（特許文献７（対応欧州公報ＥＰ０９９９４５１））、および日本特開２００１−１５９６４３号公報（特許文献８）には、半導体集積回路装置の製造技術を用いて形成された探針（接触端子）、絶縁フィルムおよび引き出し用配線を有するプローバの構造と、その製造方法と、テストパッドが狭ピッチ化したチップに対してもそのプローバを用いることによってプローブ検査の実施を可能とする技術とが開示されている。
特開平７−２８３２８０号公報特開平８−５０１４６号公報特開平８−２０１４２７号公報特開平１０−３０８４２３号公報特開平１１−２３６１５号公報特開平１１−９７４７１号公報特開２０００−１５０５９４号公報特開２００１−１５９６４３号公報

半導体集積回路装置の検査技術としてプローブ検査がある。このプローブ検査は、所定の機能どおりに動作するか否かを確認する機能テストや、ＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するテスト等を含む。プローブ検査においては、ウエハ出荷対応（品質の差別化）、ＫＧＤ（Known Good Die）対応（ＭＣＰ（Multi-Chip Package）の歩留り向上）、およびトータルコスト低減などの要求から、ウエハ状態でプローブ検査を行う技術が用いられている。

近年、半導体集積回路装置の多機能化が進行し、１個の半導体チップ（以下、単にチップと記す）に複数の回路を作りこむことが進められている。また、半導体集積回路装置の製造コストを低減するために、半導体素子および配線を微細化して、半導体チップ（以下、単にチップと記す）の面積を小さくし、半導体ウエハ（以下、単にウエハと記す）１枚当たりの取得チップ数を増加することが進められている。そのため、テストパッド（ボンディングパッド）数が増加するだけでなく、テストパッドの配置が狭ピッチ化し、テストパッドの面積も縮小されてきている。このようなテストパッドの狭ピッチ化に伴って、上記プローブ検査にカンチレバー状の探針を有するプローバを用いようとした場合には、探針をテストパッドの配置位置に合わせて設置することが困難になってしまう課題が存在する。

また、半導体集積回路装置の一種であるメモリ製品の大容量化や、同じく半導体集積回路装置の一種であるメモリ内蔵ロジック製品の増加に伴い、ウエハ状態でのプローブ検査に要する時間が増大している。そのため、ウエハ状態でのプローブ検査のスループットを向上させることが求められている。このスループットを向上させるためには、ウエハ１枚当たりの検査に要する時間を短縮することが求められる。ウエハ１枚当たりの検査に要する時間Ｔ０は、たとえば、検査装置の１回の検査に要する時間をＴ１、プローバのインデックスに要する時間をＴ２、プローバが有する探針（プローブ針）とウエハとを接触させる回数（以下、タッチダウン回数と記す）をＮ、およびウエハの交換に要する時間をＴ３とすると、Ｔ０＝（Ｔ１＋Ｔ２）×Ｎ＋Ｔ３と表される。この式より、ウエハ状態でのプローブ検査のスループットを向上させるためには、タッチダウン回数を少なくすることが課題となる。なお、高温では熱ベント終息時間分待ち時間が増える。

本発明者らは、半導体集積回路装置の製造技術を用いて形成された探針を有するプローバを用いることにより、テストパッドが狭ピッチ化したチップに対してもプローブ検査が実現できる技術について検討しており、特に、複数のチップに対して一括してプローブ検査を実施することによって上記タッチダウン回数を少なくできる技術について検討している。その中で、本発明者らは、以下のような課題を見出した。

すなわち、上記探針は、半導体集積回路装置の製造技術を用いて金属膜およびポリイミド膜の堆積や、それらのパターニング等を実施することにより形成された薄膜プローブの一部であり、検査対象であるチップと対向する薄膜プローブの主面側に設けられている。プローブ検査時には、たとえば４２アロイなどからなり押圧面が平坦な押圧具によって、探針が形成された領域の薄膜プローブを前記主面とは反対側の裏面から押圧する。プローブ検査において探針をテストパッドに接触させた後には、その接触によって圧痕が残るが、複数の圧痕の間で多少なりとも濃淡（圧痕面積の大小）の差が生じる。これは、押圧面が平坦な押圧具からの押圧力によって探針がテストパッドに押し付けられることにより、複数のテストパッドの高さの誤差が圧痕の濃淡の差となって現れるものである。複数のテストパッドの高さの誤差は、一度に探針を接触させるチップ数が増加するほど大きくなり、それに伴って圧痕の濃淡の差も大きくなる。圧痕の薄過ぎる個所では、探針とテストパッドとの接触部の電気的な接触抵抗が大きくなり、チップ内部の回路の電気抵抗の正確な検査ができなくなってしまう虞がある。そのため、押圧具が薄膜プローブを押圧する押圧力を増加すると、圧痕の濃い個所では探針につぶれ等の破損が生じてしまう課題が存在する。一方、圧痕の濃すぎる個所で探針の破損を防ぐために押圧具が薄膜プローブを押圧する押圧力を低減すると、圧痕の小さい個所では探針とテストパッドとが接触不良を起こしてしまう課題が存在する。つまり、押圧面が平坦な押圧具による薄膜プローブへの押圧では、すべての探針に対して適当な加圧制御ができなくなる課題が存在する。

また、上記のような圧痕の濃淡の差を改善するために、各探針と対応するテストパッドとの接触圧が均一になるように薄膜プローブ等を調整するには長い時間を要し、かつ熟練した技術が必要になる課題が存在する。

また、上記押圧具が薄膜プローブを押圧する際には、押圧具の中心部１点を押しピンが押すことによって押圧力が発生し、押圧面、すなわち薄膜プローブの主面が複数のチップ領域に区画されたウエハの主面に倣う。薄膜プローブの裏面側では、チップのテストバッドに対応する位置に薄い弾性体が配置され、押圧具は、この弾性体を介して薄膜プローブを押圧し、最初にテストパッドに接触した探針から最後にテストパッドに接触した端子までの間で生じる荷重差を上下方向で押圧面を変位させることで制御する。しかしながら、一度に探針を接触させるチップ数が増大するに従って、接触面が広がり、テストパッド間での高さの差も大きくなることから、その押圧面の変位量に余裕がなくなる。それにより、探針が確実に接触できなくなるテストパッドが発生する虞があることから、変位量を増やし、探針に加わる荷重を増大するようにすると、最初にテストパッドに接触した探針を含む初期にテストパッドに接触した探針に変形（破損）が生じてしまう課題が存在する。

また、プローブ検査時にウエハの主面に異物が付着していると、この異物と探針とが接触した際に薄膜プローブにはその接触した部分で高さ方向の変位が生じる。このような高さ方向の変位が生じると、その異物と接触した探針に荷重が集中し、その探針に変形や破損等を生じさせてしまう課題が存在する。

また、薄膜プローブは、薄い一枚のシート状構造からなることから、探針の一部が破損した場合でも一枚全てを交換することになる。そのため、新たに取り付けた薄膜プローブ全体の調整等を含めた薄膜プローブの交換作業に時間を要することになり、交換作業が長大化してしまう課題が存在する。さらに、探針の一部の破損であっても薄膜プローブの一枚全てを交換してしまうことになり、コストが増大してしまう課題がある。

また、前述したように薄膜プローブは裏面から押圧具によって押圧されることから、この押圧部に高温または低温の温度印加があると、薄膜プローブおよび押圧具には熱による膨張もしくは収縮が生じる。この膨張もしくは収縮により、ウエハ主面に沿った方向で探針の座標が変化することから、薄膜プローブの使用時には、その熱による座標変化が終息するまで予備的な加熱処理もしくは冷却処理を施す必要が生じる。しかしながら、この薄膜プローブの熱による膨張もしくは収縮が終息するのに長大な時間を要する課題が存在する。

また、上記探針は薄膜プローブの主面中央に配置され、探針から引き出された微小導体配線パターンは薄膜プローブの外周まで延在して検査装置用基板に圧接される。そのため、微小導体配線パターンは長い平行配線となって抵抗値が増大し、電流およびノイズ等に対しての特性が悪くなってしまう課題が存在する。

また、探針をテストパッドに接触させる際に、検査対象のチップがウエハの外周に位置する場合には、テストパッドに接触する探針とウエハから外れてテストパッドに接触できない探針とが出てくる。この場合、探針と薄膜プローブとを接触させた際に薄膜プローブが傾いてしまうことから、探針がウエハから外れる境界線上に位置すると、その境界線上の探針に応力が集中することになる。そのため、その探針に変形が生じ、次テスト時には、その変形が生じた探針はテストパッドと接触できなくなってしまう課題が存在する。

本願に開示された一つの代表的な発明の目的は、半導体集積回路装置の製造技術を用いて形成された薄膜プローブを用い、複数のチップに対して一括して実施するプローブ検査の歩留まりを向上できる技術を提供することにある。

また、本願に開示された他の一つの代表的な発明の目的は、半導体集積回路装置の製造工程におけるプローブ検査に要する時間を短縮することにある。

本願において開示される発明のうち、一つの代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向する複数の第１シートと、前記複数の第１シートのうち対応するものを底面で保持し、前記配線基板に保持される複数のシート保持手段と、前記第２配線と前記第１配線とを電気的に接続する複数の第３配線と、前記第１シートのうち１つ以上の前記接触端子が形成された複数の第１領域を裏面より押圧する複数の押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。

また、前記複数の第１シートは、以下の工程により形成する。
（ｂ１）結晶性を有する１枚の第１基板を用意する工程、
（ｂ２）前記第１基板を選択的かつ異方的にエッチングして、角錐型または角錐台形型の複数の第１穴部を形成する工程、
（ｂ３）前記複数の第１穴部のそれぞれの上部に、前記複数の第１穴部を埋め込む複数の第１金属膜を選択的に形成する工程、
（ｂ４）前記第１基板および前記複数の第１金属膜上に第１ポリイミド膜を形成する工程、
（ｂ５）前記第１ポリイミド膜を選択的にエッチングして前記複数の第１金属膜に達する複数の第１開口部を形成する工程、
（ｂ６）前記第１ポリイミド膜上に前記複数の第１開口部を埋め込む第２金属膜を形成し、前記第２金属膜をパターニングすることによって前記複数の第１金属膜と電気的に接続する複数の前記第２配線を形成する工程、
（ｂ７）複数の前記第２配線および前記第１ポリイミド膜上に第２ポリイミド膜を形成する工程、
（ｂ８）第２シートを前記第１基板上に接着し、前記第２シートをパターニングして前記第１金属膜上の前記第２シートに複数の第２開口部を形成する工程、
（ｂ９）前記第２シートが前記第１基板上に接着された状況下で、前記複数の第２開口部に前記複数の第２開口部を埋め込む複数の弾性材を形成する工程、
（ｂ１０）前記第１基板を除去し、前記複数の第１金属膜から前記複数の接触端子を形成し、前記複数の接触端子、前記第１および第２ポリイミド膜、前記複数の第２配線、前記第２シートおよび前記複数の弾性材を含む１枚の薄膜シートを形成する工程、
（ｂ１１）前記薄膜シートを分割領域に沿って切断し、前記複数の第１シートを形成する工程。

ここで、１枚の前記第１シートは、１つ以上の前記チップ領域に対応し、前記（ｂ１１）工程で形成された前記複数の第１シートは、１つの前記第１カードへ組み込まれる。

また、前記（ｂ１１）工程で形成された前記複数の第１シートは、複数品種の前記半導体集積回路の前記電気的検査に用いられ、各々が対応する前記半導体集積回路の前記電気的検査に用いられる前記第１カードへ組み込まれる。

また、前記複数の第１シートは、以下の工程により形成する。
（ｂ１）結晶性を有する複数の第１基板を用意する工程、
（ｂ２）前記複数の第１基板を選択的かつ異方的にエッチングして、角錐型または角錐台形型の複数の第１穴部を形成する工程、
（ｂ３）前記複数の第１穴部のそれぞれの上部に、前記複数の第１穴部を埋め込む複数の第１金属膜を選択的に形成する工程、
（ｂ４）前記複数の第１基板および前記複数の第１金属膜上に第１ポリイミド膜を形成する工程、
（ｂ５）前記第１ポリイミド膜を選択的にエッチングして前記複数の第１金属膜に達する複数の第１開口部を形成する工程、
（ｂ６）前記第１ポリイミド膜上に前記複数の第１開口部を埋め込む第２金属膜を形成し、前記第２金属膜をパターニングすることによって前記複数の第１金属膜と電気的に接続する複数の前記第２配線を形成する工程、
（ｂ７）複数の前記第２配線および前記第１ポリイミド膜上に第２ポリイミド膜を形成する工程、
（ｂ８）第２シートを前記複数の第１基板上に接着し、前記第２シートをパターニングして前記第１金属膜上の前記第２シートに複数の第２開口部を形成する工程、
（ｂ９）前記第２シートが前記第１基板上に接着された状況下で、前記複数の第２開口部に前記複数の第２開口部を埋め込む複数の弾性材を形成する工程、
（ｂ１０）前記複数の第１基板を除去し、前記複数の第１金属膜から前記複数の接触端子を形成し、前記複数の接触端子、前記第１および第２ポリイミド膜、前記複数の第２配線、前記第２シートおよび前記複数の弾性材を含む複数の薄膜シートを形成する工程、
（ｂ１１）前記複数の薄膜シートを分割領域に沿って切断し、前記複数の第１シートを形成する工程。

ここで、１枚の前記第１シートは、１つ以上の前記チップ領域に対応し、前記（ｂ１１）工程で形成された前記複数の第１シートは、複数品種の前記半導体集積回路の前記電気的検査に用いられ、１つの前記第１カードへ組み込まれる。

また、本願に開示されたその他の概要を項に分けて簡単に説明するとすれば、以下の通りである。

１．第１配線が形成された配線基板と、
半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し、前記複数の接触端子の先端が前記半導体ウエハの主面に対向する複数の第１シートと、
前記複数の第１シートのうち対応するものを底面で保持し、前記配線基板に保持される複数のシート保持手段と、
前記第２配線と前記第１配線とを電気的に接続する複数の第３配線と、
前記第１シートのうち１つ以上の前記接触端子が形成された複数の第１領域を裏面より押圧する複数の押圧機構とを有し、
前記複数の第１シートは、
（ｂ１）結晶性を有する１枚の第１基板を用意する工程、
（ｂ２）前記第１基板を選択的かつ異方的にエッチングして、角錐型または角錐台形型の複数の第１穴部を形成する工程、
（ｂ３）前記複数の第１穴部のそれぞれの上部に、前記複数の第１穴部を埋め込む複数の第１金属膜を選択的に形成する工程、
（ｂ４）前記第１基板および前記複数の第１金属膜上に第１ポリイミド膜を形成する工程、
（ｂ５）前記第１ポリイミド膜を選択的にエッチングして前記複数の第１金属膜に達する複数の第１開口部を形成する工程、
（ｂ６）前記第１ポリイミド膜上に前記複数の第１開口部を埋め込む第２金属膜を形成し、前記第２金属膜をパターニングすることによって前記複数の第１金属膜と電気的に接続する複数の前記第２配線を形成する工程、
（ｂ７）複数の前記第２配線および前記第１ポリイミド膜上に第２ポリイミド膜を形成する工程、
（ｂ８）第２シートを前記第１基板上に接着し、前記第２シートをパターニングして前記第１金属膜上の前記第２シートに複数の第２開口部を形成する工程、
（ｂ９）前記第２シートが前記第１基板上に接着された状況下で、前記複数の第２開口部に前記複数の第２開口部を埋め込む複数の弾性材を形成する工程、
（ｂ１０）前記第１基板を除去し、前記複数の第１金属膜から前記複数の接触端子を形成し、前記複数の接触端子、前記第１および第２ポリイミド膜、前記複数の第２配線、前記第２シートおよび前記複数の弾性材を含む１枚の薄膜シートを形成する工程、
（ｂ１１）前記薄膜シートを分割領域に沿って切断し、前記複数の第１シートを形成する工程、
を含む工程によって形成され、
前記半導体ウエハには複数のチップ領域が区画され、各々の前記チップ領域には半導体集積回路が形成され、前記複数の第１電極は前記半導体集積回路と電気的に接続し、前記複数のチップ領域の１つ以上に１枚の前記第１シートが対応し、
前記（ｂ１１）工程で形成された前記複数の第１シートを用いて１つが組み立てられるプローブカード。

２．項１記載のプローブカードにおいて、
前記第３配線は、前記第１シートから単一の方向へ引き出されている。

３．項２記載のプローブカードにおいて、
前記第３配線は、ＦＰＣ配線である。

４．項１記載のプローブカードにおいて、
前記第３配線には、バイパスコンデンサが電気的に接続されている。

５．項１記載のプローブカードにおいて、
前記第２シートは、前記第１シートの前記裏面にて各々の前記第１領域毎に配置され、
各々の前記第１領域は、前記チップ領域において前記第１電極が１つ以上配置されている複数の第２領域の各々とそれぞれ対応する位置に配置され、
前記第２シート毎に対応する前記押圧機構が押圧する。

６．項１記載のプローブカードにおいて、
前記シート保持手段は、前記シート保持手段を前記配線基板に固定する固定手段を介して前記配線基板に保持され、
前記固定手段は、前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う際の温度下で急速に熱膨張または熱収縮が飽和する材料から形成されている。

７．項６記載のプローブカードにおいて、
前記固定手段は、チタンを主成分とする。

８．項１記載のプローブカードにおいて、
前記複数の接触端子と前記複数の第１電極との１回の接触により、複数の前記チップ領域内の前記半導体集積回路の電気的検査を一括して行う。

９．第１配線が形成された配線基板と、
半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し、前記複数の接触端子の先端が前記半導体ウエハの主面に対向する複数の第１シートと、
前記複数の第１シートのうち対応するものを底面で保持し、前記配線基板に保持される複数のシート保持手段と、
前記第２配線と前記第１配線とを電気的に接続する複数の第３配線と、
前記第１シートのうち１つ以上の前記接触端子が形成された複数の第１領域を裏面より押圧する複数の押圧機構とを有し、
前記複数の第１シートは、
（ｂ１）結晶性を有する１枚の第１基板を用意する工程、
（ｂ２）前記第１基板を選択的かつ異方的にエッチングして、角錐型または角錐台形型の複数の第１穴部を形成する工程、
（ｂ３）前記複数の第１穴部のそれぞれの上部に、前記複数の第１穴部を埋め込む複数の第１金属膜を選択的に形成する工程、
（ｂ４）前記第１基板および前記複数の第１金属膜上に第１ポリイミド膜を形成する工程、
（ｂ５）前記第１ポリイミド膜を選択的にエッチングして前記複数の第１金属膜に達する複数の第１開口部を形成する工程、
（ｂ６）前記第１ポリイミド膜上に前記複数の第１開口部を埋め込む第２金属膜を形成し、前記第２金属膜をパターニングすることによって前記複数の第１金属膜と電気的に接続する複数の前記第２配線を形成する工程、
（ｂ７）複数の前記第２配線および前記第１ポリイミド膜上に第２ポリイミド膜を形成する工程、
（ｂ８）第２シートを前記第１基板上に接着し、前記第２シートをパターニングして前記第１金属膜上の前記第２シートに複数の第２開口部を形成する工程、
（ｂ９）前記第２シートが前記第１基板上に接着された状況下で、前記複数の第２開口部に前記複数の第２開口部を埋め込む複数の弾性材を形成する工程、
（ｂ１０）前記第１基板を除去し、前記複数の第１金属膜から前記複数の接触端子を形成し、前記複数の接触端子、前記第１および第２ポリイミド膜、前記複数の第２配線、前記第２シートおよび前記複数の弾性材を含む１枚の薄膜シートを形成する工程、
（ｂ１１）前記薄膜シートを分割領域に沿って切断し、前記複数の第１シートを形成する工程、
を含む工程によって形成され、
前記半導体ウエハには複数のチップ領域が区画され、各々の前記チップ領域には半導体集積回路が形成され、前記複数の第１電極は前記半導体集積回路と電気的に接続し、前記複数のチップ領域の１つ以上に１枚の前記第１シートが対応し、
前記（ｂ１１）工程で形成された前記複数の第１シートは、複数品種の前記半導体集積回路の前記電気的検査に用いられ、同一品種の前記半導体集積回路の前記電気的検査に対応する複数の前記第１シートを用いて１つが組み立てられるプローブカード。

１０．項９記載のプローブカードにおいて、
前記第３配線は、前記第１シートから単一の方向へ引き出されている。

１１．項１０記載のプローブカードにおいて、
前記第３配線は、ＦＰＣ配線である。

１２．項９記載のプローブカードにおいて、
前記第３配線には、バイパスコンデンサが電気的に接続されている。

１３．項９記載のプローブカードにおいて、
前記第２シートは、前記第１シートの前記裏面にて各々の前記第１領域毎に配置され、
各々の前記第１領域は、前記チップ領域において前記第１電極が１つ以上配置されている複数の第２領域の各々とそれぞれ対応する位置に配置され、
前記第２シート毎に対応する前記押圧機構が押圧する。

１４．項９記載のプローブカードにおいて、
前記シート保持手段は、前記シート保持手段を前記配線基板に固定する固定手段を介して前記配線基板に保持され、
前記固定手段は、前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う際の温度下で急速に熱膨張または熱収縮が飽和する材料から形成されている。

１５．項１４記載のプローブカードにおいて、
前記固定手段は、チタンを主成分とする。

１６．項９記載のプローブカードにおいて、
前記複数の接触端子と前記複数の第１電極との１回の接触により、複数の前記チップ領域内の前記半導体集積回路の電気的検査を一括して行う。

１７．第１配線が形成された配線基板と、
半導体ウエハの主面に形成された複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し、前記複数の接触端子の先端が前記半導体ウエハの主面に対向する複数の第１シートと、
前記複数の第１シートのうち対応するものを底面で保持し、前記配線基板に保持される複数のシート保持手段と、
前記第２配線と前記第１配線とを電気的に接続する複数の第３配線と、
前記第１シートのうち１つ以上の前記接触端子が形成された複数の第１領域を裏面より押圧する複数の押圧機構とを有し、
前記複数の第１シートは、
（ｂ１）結晶性を有する複数の第１基板を用意する工程、
（ｂ２）前記複数の第１基板を選択的かつ異方的にエッチングして、角錐型または角錐台形型の複数の第１穴部を形成する工程、
（ｂ３）前記複数の第１穴部のそれぞれの上部に、前記複数の第１穴部を埋め込む複数の第１金属膜を選択的に形成する工程、
（ｂ４）前記複数の第１基板および前記複数の第１金属膜上に第１ポリイミド膜を形成する工程、
（ｂ５）前記第１ポリイミド膜を選択的にエッチングして前記複数の第１金属膜に達する複数の第１開口部を形成する工程、
（ｂ６）前記第１ポリイミド膜上に前記複数の第１開口部を埋め込む第２金属膜を形成し、前記第２金属膜をパターニングすることによって前記複数の第１金属膜と電気的に接続する複数の前記第２配線を形成する工程、
（ｂ７）複数の前記第２配線および前記第１ポリイミド膜上に第２ポリイミド膜を形成する工程、
（ｂ８）第２シートを前記複数の第１基板上に接着し、前記第２シートをパターニングして前記第１金属膜上の前記第２シートに複数の第２開口部を形成する工程、
（ｂ９）前記第２シートが前記第１基板上に接着された状況下で、前記複数の第２開口部に前記複数の第２開口部を埋め込む複数の弾性材を形成する工程、
（ｂ１０）前記複数の第１基板を除去し、前記複数の第１金属膜から前記複数の接触端子を形成し、前記複数の接触端子、前記第１および第２ポリイミド膜、前記複数の第２配線、前記第２シートおよび前記複数の弾性材を含む複数の薄膜シートを形成する工程、
（ｂ１１）前記複数の薄膜シートを分割領域に沿って切断し、前記複数の第１シートを形成する工程、
を含む工程によって形成され、
前記半導体ウエハには複数のチップ領域が区画され、各々の前記チップ領域には半導体集積回路が形成され、前記複数の第１電極は前記半導体集積回路と電気的に接続し、前記複数のチップ領域の１つ以上に１枚の前記第１シートが対応し、
前記（ｂ１１）工程で形成された前記複数の第１シートは、複数品種の前記半導体集積回路の前記電気的検査に用いられ、前記複数の第１シートを用いて１つが組み立てられるプローブカード。

１８．項１７記載のプローブカードにおいて、
前記第３配線は、前記第１シートから単一の方向へ引き出されている。

１９．項１８記載のプローブカードにおいて、
前記第３配線は、ＦＰＣ配線である。

２０．項１７記載のプローブカードにおいて、
前記第３配線には、バイパスコンデンサが電気的に接続されている。

２１．項１７記載のプローブカードにおいて、
前記第２シートは、前記第１シートの前記裏面にて各々の前記第１領域毎に配置され、
各々の前記第１領域は、前記チップ領域において前記第１電極が１つ以上配置されている複数の第２領域の各々とそれぞれ対応する位置に配置され、
前記第２シート毎に対応する前記押圧機構が押圧する。

２２．項１７記載のプローブカードにおいて、
前記シート保持手段は、前記シート保持手段を前記配線基板に固定する固定手段を介して前記配線基板に保持され、
前記固定手段は、前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う際の温度下で急速に熱膨張または熱収縮が飽和する材料から形成されている。

２３．項２２記載のプローブカードにおいて、
前記固定手段は、チタンを主成分とする。

２４．項１７記載のプローブカードにおいて、
前記複数の接触端子と前記複数の第１電極との１回の接触により、複数の前記チップ領域内の前記半導体集積回路の電気的検査を一括して行う。

本願におけるその他の発明の概要を箇条書きにするとすれば、以下のごとくである。

２５．半導体集積回路装置を製造する際に用いるウエハプロセス類似の針・配線集積シートへの針・配線集積プロセスを用いたプローブカード（プローブ用針・配線集積シート組み立て体、すなわち、針・配線集積薄膜シート及びそれを保持する機構、取り出し配線等を組み合わせたもの）において、前記針・配線集積シートは、複数のサブシートを含む（また、単一の針・配線集積薄膜シートから複数のサブシートを分離して、複数のプローブカードを作成すると、比較的小面積のプローブカードを簡単に作成することができる）。

２６．前記項２５において、前記複数のサブシートは、単一の針・配線集積薄膜シートから分離されたものである。

２７．前記項２５において、前記複数のサブシートは、複数の針・配線集積薄膜シートから分離されたものである。

２８．前記項２５から２７のいずれか一つにおいて、前記プローブカードを用いて電気的試験を行う半導体集積回路装置または半導体装置の製造方法。

２９．前記項２８において、前記電気的試験は、検査対象である半導体ウエハの主面上の単一のまたは複数のチップ領域（基本的に２個以上、望ましくは８個以上、更に望ましくは３２個以上）を同一のコンタクトステップ内において検査するものである。

３０．前記項２８において、前記電気的試験は、検査対象である半導体ウエハの主面上のほぼ全部のチップ領域（いわゆるウエハレベル検査及び４０％以上のチップ領域を同一の針コンタクトステップ内で実行することを含む）を同一のコンタクトステップ内において検査するものである。

３１．前記項２５から３０のいずれか一つにおいて、前記複数のサブシートの各々は長方形類似の形状をしている。

３２．前記項３１において、前記各サブシートからの配線取り出しは、長辺側からコネクタにより行われている。

３３．前記項２５から３２のいずれか一つにおいて、前記複数のサブシートの各々が有する複数の針は、その針ごとに、または相互に近接するｎ本の針ごとに（ｎ＝２から８）ポゴピンにより加圧されている。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

半導体集積回路装置の製造技術を用いて形成された薄膜プローブを用い、複数のチップに対して一括して実施するプローブ検査の歩留まりを向上できる。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

ウエハとは、集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。

デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。

接触端子またはプローブとは、シリコンウエハを半導体集積回路の製造に用いるのと同様な、ウエハプロセス、すなわちフォトリソグラフィ技術、ＣＶＤ（Chemical Vapor Deposition）技術、スパッタリング技術およびエッチング技術などを組み合わせたパターニング手法によって、配線層およびそれに電気的に接続された先端部を一体的に形成したものをいう。

薄膜プローブ（membrane probe）、薄膜プローブカード、または突起針配線シート複合体とは、検査対象と接触する前記接触端子（突起針）とそこから引き回された配線とが設けられ、その配線に外部接触用の電極が形成された薄膜をいい、たとえば厚さ１０μｍ〜１００μｍ程度のものをいう。

プローブカードとは、検査対象となるウエハと接触する接触端子および多層配線基板などを有する構造体をいい、半導体検査装置とは、プローブカードおよび検査対象となるウエハを載せる試料支持系を有する検査装置をいう。

プローブ検査とは、ウエハ工程が完了したウエハに対してプローバを用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に上記接触端子の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するものである。各チップに分割してから（またはパッケージング完了後）行われる選別テスト（最終テスト）とは区別される。

ポゴピン（POGO pin）またはスプリングプローブとは、接触ピン（プランジャ（接触針））をばね（コイルスプリング）の弾性力で電極（端子）に押し当てる構造を有し、必要に応じてその電極への電気的接続を行うようにした接触針をいい、たとえば金属製の管（保持部材）内に配置されたばねが金属ボールを介して接触ピンへ弾性力を伝える構成となっている。

多数個取りとは、複数のチップ領域に対して同時に半導体集積回路の電気的検査を行うことをいい、特に、超多数個取りとは、約６４個以上のチップ領域（ピン数では約１０００個以上）に対して同時に半導体集積回路の電気的検査を行うことをいう。

ステンレス（ＳＵＳ；Stainless Used Steel）とは、１２％以上のＣｒ（クロム）を含んだＦｅ（鉄）を主成分とする錆び難い金属をいい、Ｃｒ以外にもＣ（炭素）、Ｓｉ（シリコン）、Ｍｎ（マンガン）、Ｐ（リン）、Ｓ（硫黄）、Ｍｏ（モリブデン）、Ｃｕ（銅）およびＮ（窒素）等を含有するものもある。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態を説明するための全図においては、各部材の構成をわかりやすくするために、平面図であってもハッチングを付す場合がある。

また、本実施の形態においては、絶縁ゲート型電界効果トランジスタをＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）も含めてＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と呼ぶ。

また、本願で使用する半導体リソグラフィ技術による薄膜プローブの各詳細については、本発明者および関連する発明者等による以下の特許出願に開示されているので、特に必要な時以外はそれらの内容は繰り返さない。前記特許出願、すなわち、日本特願平６−２２８８５号、日本特開平７−２８３２８０号公報、日本特開平８−５０１４６号公報、日本特開平８−２０１４２７号公報、日本特願平９−１１９１０７号、日本特開平１１−２３６１５号公報、日本特開２００２−１３９５５４号公報、日本特開平１０−３０８４２３号公報、日本特願平９−１８９６６０号、日本特開平１１−９７４７１号公報、日本特開２０００−１５０５９４号公報、日本特開２００１−１５９６４３号公報、日本特許出願第２００２−２８９３７７号（対応米国出願番号第１０／６７６，６０９号；米国出願日２００３．１０．２）、日本特開２００４−１３２６９９号公報、日本特開２００５−２４３７７号公報、日本特開２００４−２８８６７２号公報（対応米国出願番号第１０／７６５，９１７号；米国出願日２００４．１．２９）、日本特開２００４−１４４７４２号公報（対応米国公開番号第２００４／０７０，４１３号）、日本特開２００４−１５７１２７号公報、日本特開２００４−１４４７４２号公報（対応米国公開番号第２００４／０７０，４１３号）、日本特開２００４−１５７１２７号公報、日本特許出願第２００３−３７１５１５号（対応米国出願番号第１０／９６８，２１５号；米国出願日２００４．１０．２０）、日本特許出願第２００３−３７２３２３号（対応米国出願番号第１０／９６８，４３１号；米国出願日２００４．１０．２０）、日本特許出願第２００４−１１５０４８号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００４／１７１６０号、ＰＣＴ出願番号ＰＣＴ／ＪＰ２００５／４３４４号、日本特許出願第２００４−３７８５０４号、および日本特許出願第２００５−１０９３５０号（出願日２００５．４．６）である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
図１は、本実施の形態１のプローブカードの構造を説明する斜視図である。図２は、そのプローブカードの要部断面図である。図３は、そのプローブカードを形成する部品の一部である上部構造体および下部構造体の構造を説明する斜視図である。図４は、その上部構造体の上面図である。図５は、その下部構造体の下面図である。

本実施の形態１のプローブカードは、多層配線基板ＴＨＫに対して上部から上部構造体ＪＫＴが取り付けられ、下部から下部構造体ＫＫＴが取り付けられてなるものである。下部構造体ＫＫＴは薄膜シート（薄膜プローブ）を有し、その薄膜シートには、複数のプローブと、それら複数のプローブの各々と電気的に接続する複数の配線とが形成されている。これら複数の配線は、多層配線基板ＴＨＫ内に形成された配線（第１配線）を通じて多層配線基板ＴＨＫの上面に設けられた複数のポゴ（POGO）座ＰＧＺと電気的に接続している。このポゴ座ＰＧＺは、テスタからの信号をプローブカードへ導入するポゴピンＰＧＰ１を受ける機能を有する。そのポゴピンＰＧＰ１は、フロッグリングＦＲＧによって保持された状態でそれぞれ対応するポゴ座ＰＧＺへ接続される。

上部構造体は、スティフナＳＦＮ、コンタクタ吊り下げホルダＣＴＨ、コンタクタ吊り下げ螺子ＣＴＮ、スティフナ固定螺子ＳＫＮ、固定螺子ＫＮＪ１、ＫＮＪ２、コイルばねＫＢＮ、ワッシャＷＳＹおよび固定ナットＫＮＴなどから形成されている。また、下部構造体は、熱整合板ＮＳＩ、プッシャＰＳＹ、接着ホルダＳＨＤ、Ｘ方向偏芯カムＸＨＫ１、ＸＨＫ２、Ｙ方向偏芯カムＹＨＫ１、ＹＨＫ２、位置決めピンＩＫＰ、固定螺子ＫＮＪ２およびシリコンゴムリングＳＧＲなどから形成されている。

スティフナＳＦＮは、たとえばステンレス等の高剛性材料から形成されており、多層配線基板ＴＨＫ等のプローブカードを形成する部材の熱変動および反り等を抑制する機能を有する。多層配線基板ＴＨＫの固定に用いられる下面は研磨によって平坦化され、外周部が多層配線基板ＴＨＫと接し、その他の部分は多層配線基板ＴＨＫから０．２ｍｍ程度離間している。

コンタクタ吊り下げホルダＣＴＨは、たとえば日本工業規格（ＪＩＳ）で規定されるＳＵＳ３０３（Ｆｅを主成分とし、Ｃを０．１５％以下、Ｓｉを１％以下、Ｍｎを２％以下、Ｐを０．２％以下、Ｓを０．１５％以下、Ｎｉを８％〜１０％、およびＣｒを１７％〜１９％の割合で含有する）から形成されており、コンタクタ吊り下げ螺子ＣＴＮと共に接着ホルダＳＨＤを２点で吊り下げ固定するために用いられる。固定螺子ＫＮＪ１がコンタクタ吊り下げ螺子ＣＴＮを割り締め固定することによって、プローブの高さ方向（Ｚ方向）での位置の微調整を可能としている。

コンタクタ吊り下げ螺子ＣＴＮは、たとえば日本工業規格で規定されるＳＵＳ３０３から形成されており、上記のように固定螺子ＫＮＪ１によるコンタクタ吊り下げホルダＣＴＨへの割り締め固定により高さ方向での位置の微調整を行い、それによってプローブの高さ方向での位置の微調整を行う。熱による高さ方向での変動量を意図的に調整したい場合には、Ｓｉに近い熱膨張率を有するＳＵＳ３０３とは異なる材料を選択してもよい。

スティフナ固定螺子ＳＫＮは、たとえば日本工業規格で規定されるＳＵＳ３０３から形成されており、多層配線基板ＴＨＫ、熱整合板ＮＳＩおよびスティフナＳＦＮを連結固定するために用いられる。

固定螺子ＫＮＪ１、たとえば日本工業規格で規定されるＳＵＳ３０３から形成されており、上記のようにコンタクタ吊り下げ螺子ＣＴＮをコンタクタ吊り下げホルダＣＴＨへ割り締めるのに用いられる。

コイルばねＫＢＮは、たとえばステンレスから形成されている。本実施の形態１において、コイルばねＫＢＮは、スティフナＳＦＮに設けられた開口部内に配置され、さらにスティフナＳＦＮとコンタクタ吊り下げホルダＣＴＨとの間に位置し、コイル内にコンタクタ吊り下げ螺子ＣＴＮが通る構造になっている。プローブ検査時におけるプローブカードのオーバードライブ量がたとえば約３００μｍ以上（調整設定値以上）必要になる場合において、コイルばねＫＢＮは、プローブカードの自重およびプローブカードに加わる荷重によってプローブカードを持ち上げるように作用し、プローブカードの検査対象のウエハへの乗り上げ面積を低減する機能を有する。また、プローブカードの自重およびプローブカードに加わる荷重によってプローブカードを持ち上げるように作用することから、過度なオーバードライブ時に薄膜プローブが破損してしまうことを防止する機能を有する。

ワッシャＷＳＹは、たとえば日本工業規格で規定されるＳＵＳ３０３から形成されている。

固定ナットＫＮＴは、たとえば日本工業規格で規定されるＳＵＳ３０３から形成されており、Ｘ方向偏芯カムＸＨＫ１、ＸＨＫ２もしくはＹ方向偏芯カムＹＨＫ１、ＹＨＫ２をスティフナＳＦＮおよび熱整合板ＮＳＩに固定するのに用いられる。

熱整合板（固定手段）ＮＳＩは、プローブ検査時の温度下で急速に熱膨張が止まる（飽和する）材料から形成されており、たとえばＴｉ（チタン）から形成されている。この熱整合板ＮＳＩと接着ホルダＳＨＤとＸ方向偏芯カムＸＨＫ１、ＸＨＫ２とＹ方向偏芯カムＹＨＫ１、ＹＨＫ２とが嵌合して一体化されている。接着ホルダＳＨＤが有する薄膜シートのプローブ（接触端子）は、接着ホルダＳＨＤ毎に列となるが、熱整合板ＮＳＩと接着ホルダＳＨＤとＸ方向偏芯カムＸＨＫ１、ＸＨＫ２とＹ方向偏芯カムＹＨＫ１、ＹＨＫ２とが一体化していることで、このプローブの列間の相対的な座標が熱膨張によって変動してしまうことを抑制している。また、プローブ検査時の温度下で急速に熱膨張が止まる熱整合板ＮＳＩを用いることにより、熱変動によるプローブの座標変化を急速に終息させることができる。

接着ホルダＳＨＤは、後ほど説明するプッシャＰＳＹに含まれる薄膜シートを接着保持し、複数個が並べて保持される。プローブ検査時には、接着ホルダＳＨＤは熱源（ステージヒーターＳＴＨ）に近い位置に配置され、その熱源上にはウエハＵＥＨが載置されることから（図２参照）、接着ホルダＳＨＤを形成する材料としては、ウエハＵＥＨの主成分（たとえばＳｉ）に近い熱膨張率を有するものを選択する（たとえばノビナイト）。

Ｘ方向偏芯カムＸＨＫ１、ＸＨＫ２は、たとえば日本工業規格で規定されるＳＵＳ３０３から形成されている。２対のＸ方向偏芯カムＸＨＫ１、ＸＨＫ２が接着ホルダＳＨＤを挟むように配置され、ウエハＵＥＨの主面に対して水平方向（以降、ＸＹ方向と記す）における一方向（Ｘ方向）での接着ホルダＳＨＤの位置（座標）の微調整に用いられる。Ｘ方向偏芯カムＸＨＫ１にはシリコンゴムリングＳＧＲが取り付けられ、Ｘ方向偏芯カムＸＨＫ２にはシリコンゴムリングＳＧＲは取り付けられていない。プローブ検査時におけるプローブカードのオーバードライブ量がたとえば約３００μｍ以上（調整設定値以上）必要になる場合には、シリコンゴムリングＳＧＲを省略することによって隙間を設け、オーバードライブに対して余裕を持たせる。

Ｙ方向偏芯カムＹＨＫ１、ＹＨＫ２は、たとえば日本工業規格で規定されるＳＵＳ３０３から形成されている。１対のＹ方向偏芯カムＹＨＫ１、ＹＨＫ２が接着ホルダＳＨＤを挟むように配置され、ＸＹ方向において前記Ｘ方向と直行する方向（Ｙ方向）での接着ホルダＳＨＤの位置（座標）の微調整に用いられる。

Ｙ方向偏芯カムＹＨＫ１にはシリコンゴムリングＳＧＲが取り付けられ、Ｙ方向偏芯カムＹＨＫ２にはシリコンゴムリングＳＧＲは取り付けられていない。プローブ検査時におけるプローブカードのオーバードライブ量がたとえば約３００μｍ以上（調整設定値以上）必要になる場合には、シリコンゴムリングＳＧＲを省略することによって隙間を設け、オーバードライブに対して余裕を持たせる。

位置決めピンＩＫＰは、たとえば日本工業規格で規定されるＳＵＳ３０３から形成され、固定螺子ＫＮＪ２と共に熱整合板ＮＳＩを多層配線基板ＴＨＫの中央付近に位置決めして固定する。それにより、多層配線基板ＴＨＫの熱膨張は、中央から外周方向へ進むことにより、多層配線基板ＴＨＫの熱膨張（座標変動）を全域で均一化することができる。

固定螺子ＫＮＪ２は、たとえば日本工業規格で規定されるＳＵＳ３０３から形成されており、前述したように、位置決めピンＩＫＰと共に熱整合板ＮＳＩを多層配線基板ＴＨＫの中央付近に位置決めして固定する。

プッシャＰＳＹについては、後ほど詳細に説明する。

プローブ検査時においては、検査対象のウエハＵＥＨを載置したステージヒーターＳＴＨとプローブカードとが接近すると、ステージヒーターＳＴＨからの熱伝導によって、プローブカードを形成する各部材には、ＸＹ方向およびウエハＵＥＨの主面に対する高さ方向（Ｚ方向）において反りおよび伸び等の変形が生じ、プローブの座標変動が生じる。

そこで、本実施の形態１では、まずプローブカードを形成する各部材のＺ方向での変形を対策するために、多層配線基板ＴＨＫの中央に螺子ＣＮＪを取り付け、さらにこの螺子ＣＮＪをスティフナＳＦＮに嵌合させた後に固定ナットＫＮＴ２で螺子ＣＮＪを締め上げる（図２参照）。この固定ナットＫＮＴ２による螺子ＣＮＪの締め上げにより、多層配線基板ＴＨＫを上方、すなわちウエハＵＥＨが配置されている側とは反対側へ所定量反らせる。この時、多層配線基板ＴＨＫの反り量は、数１０μｍとすることを例示できる。それにより、Ｚ方向での座標変動を一方向化することができる。また、スティフナＳＦＮと多層配線基板ＴＨＫとの間に空洞ＫＤＵが設けられていることにより、多層配線基板ＴＨＫの反りによってスティフナＳＦＮが押し上げられて変形してしまうことを防ぐことができる。

また、前述したように、本実施の形態１では、熱整合板ＮＳＩをプローブ検査時の温度下で急速に熱膨張が止まる（飽和する）材料から形成することにより、接着ホルダＳＨＤ毎のプローブの列間の相対的な座標が熱膨張によって変動してしまうことを抑制している。これに加えて、本実施の形態１では、ウエハＵＥＨと対向する熱整合板ＮＳＩの下面外周部に熱伝導率が良好な熱伝導板ＮＤＩを取り付けることにより、プローブ検査時におけるステージヒーターＳＴＨからの熱を速やかに熱整合板ＮＳＩに伝達する構成としている。本実施の形態１においては、この熱伝導板ＮＤＩを形成する材料としてはたとえば銅、またはアルミニウムから形成することを例示できる。それにより、プローブ検査時の温度下において、熱整合板ＮＳＩの熱膨張をさらに急速に止める（飽和させる）ことが可能となる。

図６は、前述の下部構造体ＫＫＴ（図３参照）に含まれるプッシャＰＳＹの構造を説明する斜視図である。また、図６においては、プッシャＰＳＹを保持する接着ホルダ（シート保持手段）ＳＨＤ（図３も参照）も図示している。

図６に示すように、本実施の形態１においてプッシャＰＳＹは、たとえばポゴピンインシュレータＰＩＬ１、ポゴピン（押圧機構）ＰＧＰ２、ＦＰＣコネクタ（第３配線）ＣＮ１、薄膜プローブ（第１シート）ＨＭＳ、衝撃緩和シートＳＫＳ、衝撃緩和プレートＳＫＰおよびチップコンデンサＹＲＳ等から形成されている。

ポゴピンインシュレータＰＩＬ１は、たとえばＰＥＩ（polyetherimide；ポリエーテルイミド）もしくはＰＥＩに相当する高精度の穴加工性を有する材料から形成されている。また、ポゴピンインシュレータＰＩＬ１は、ポゴピンＰＧＰ２をガイドする複数の穴を有し、これらの穴は、プローブ１つ当たりに加わる荷重が均一となるような位置で開口されている。

ポゴピンＰＧＰ２は、内蔵するばねの弾性力により対応するプローブに所定の荷重を加える。なお、ポゴピンＰＧＰ２についての詳しい説明は後述する。

ＦＰＣコネクタＣＮ１は、フレキシブルプリント配線ケーブル（ＦＰＣ；Flexible Print Cable）に薄膜プローブＨＭＳと電気的に接続するための端子を設けた構造となっており、薄膜プローブＨＭＳから多層配線基板ＴＨＫまで電気的に中継接続する。

薄膜プローブＨＭＳは、たとえばポリイミドを主成分とする薄膜から形成されている。このような薄膜プローブＨＭＳは柔軟性を有することから、本実施の形態１では、チップ（半導体集積回路装置）のパッドにすべてのプローブを接触させるために、プローブが形成された領域の薄膜プローブＨＭＳを上面（裏面）からポゴピンＰＧＰ２が押圧する構造となっている。すなわち、ポゴピンＰＧＰ２内に配置されたばねの弾性力によって一定の圧力を薄膜プローブＨＭＳに加えるものである。また、１つの接着ホルダＳＨＤに保持される１つの薄膜プローブＨＭＳは、複数のチップ領域に対応するプローブを有している。本実施の形態１において、薄膜プローブＨＭＳは、接着ホルダＳＨＤ毎に１枚ずつ取り付けられているので、プローブの破損等によって薄膜プローブＨＭＳの交換が必要となった場合には、破損した薄膜プローブＨＭＳのみの交換で済む。それにより、薄膜プローブＨＭＳの交換作業を短縮化することができる。また、破損した薄膜プローブＨＭＳのみの交換で済むことから、薄膜プローブＨＭＳに要するコストを低減することができる。

衝撃緩和シートＳＫＳは、たとえば弾力性を有するシリコンゴムシートから形成されている。この衝撃緩和シートＳＫＳは、薄膜プローブＨＭＳ上に配置することによって、薄膜プローブＨＭＳに加わる応力の緩和、および検査対象のウエハＵＥＨへの異物の落下の防止を実現する。

衝撃緩和プレートＳＫＰは、たとえばガラス繊維とエポキシ樹脂の複合材料からなる難燃性のプリント基板材料であるＦＲ４（Flame Retardant Type 4）もしくはそれに相当する難燃性を有する材料から形成されている。この衝撃緩和プレートＳＫＰは、ポゴピンＰＧＰ２を保持したポゴピンインシュレータＰＩＬ１が接着ホルダＳＨＤに組み込まれた後に、ポゴピンインシュレータＰＩＬ１上（薄膜プローブＨＭＳが配置されている方向とは反対側）に配置され、ポゴピンＰＧＰ２の荷重反力を受け止める。

図７は、ポゴピンＰＧＰ２を保持したポゴピンインシュレータＰＩＬ１が接着ホルダＳＨＤに組み込まれた状況下でのそれらによる構造体の断面図であり、図８は図７を示した紙面と垂直な方向におけるそれらによる構造体の断面図である。

ポゴピンＰＧＰ２を保持したポゴピンインシュレータＰＩＬ１は、接着ホルダＳＨＤに組み込まれ、薄膜プローブＨＭＳおよびＦＰＣコネクタＣＮ１に含まれるフレキシブルプリント配線ケーブル（第３配線）ＦＰＣ１と共に位置合わせされた後に螺子ＣＮＪ２によって接着ホルダＳＨＤに固定される。また、薄膜プローブＨＭＳは、接着ホルダＳＨＤの底面にて位置合わせした後にエポキシ系接着剤によって接着され、接着ホルダＳＨＤの一側面における螺子ＣＮＪ２による圧接によってフレキシブルプリント配線ケーブルＦＰＣ１と電気的に接続される。それにより、薄膜プローブＨＭＳに形成された複数のプローブ（接触端子）７Ａと電気的に接続する諸配線（薄膜プローブＨＭＳ中に形成された配線およびフレキシブルプリント配線ケーブルＦＰＣ１を含む）は、一方向、すなわち接着ホルダＳＨＤの一側面へ引き出され、多層配線基板ＴＨＫ中に形成された配線と電気的に接続することになる。その結果、プローブ７Ａと多層配線基板ＴＨＫとを電気的に接続する配線の長さを短くすることができる。本実施の形態１においては、薄膜プローブＨＭＳ中に形成されたプローブ７Ａからの配線と、接着ホルダＳＨＤの上面まで引き出されたフレキシブルプリント配線ケーブルＦＰＣ１中の配線とを合わせた総電流経路は、約１６ｍｍとすることができる。すなわち、その配線の抵抗値を低減できるので、その配線で生じるノイズを低減することが可能となる。

また、フレキシブルプリント配線ケーブルＦＰＣ１には、バイパスコンデンサとしてチップコンデンサＹＲＳが取り付けられている。本実施の形態１において、このチップコンデンサＹＲＳを取り付ける位置は、プローブ７Ａからの電流経路の長さが約８ｍｍとなる位置を例示できる。プローブ７Ａからテスト信号の送受信を行うテスタまでの全電流経路のうち、プローブ７Ａに近いほどノイズが発生しやすくなるが、本実施の形態１においてチップコンデンサＹＲＳは、プローブ７Ａに可能な限り近い位置に取り付けられたことになる。さらに、本実施の形態１では、フレキシブルプリント配線ケーブルＦＰＣ１中において配線を２層で形成し、電源および接地に関係する配線は、たとえばプローブ７Ａが形成された面とは反対側の面に設ける。それにより、相対的に大きな電流が流れ、他の信号入出力に関係する配線に比べて本数の少ない電源および接地に関係する配線については、十分に配線幅を大きく確保することが可能となる。また、他の信号入出力に関係する配線についても可能な限り配線幅を大きく確保することができる。さらに、本実施の形態１において、信号入出力に関係する配線については、可能な限り等長化されている。これらのことにより、フレキシブルプリント配線ケーブルＦＰＣ１における電流およびノイズに対する特性を良好化することができる。

薄膜プローブＨＭＳにおいては、プローブ７Ａ上に配置されたエラストマ４８を両側から挟むように、たとえば４２アロイからなる金属膜４５が配置されている。このような状況下においてポゴピンＰＧＰ２は、エラストマ４８を押圧している。なお、エラストマ４８を省略し、ポゴピンＰＧＰ２が薄膜プローブＨＭＳに接触しないように金属膜４５間の距離を設定し、その金属膜４５間をポゴピンＰＧＰ２が押圧するような構造としてもよい。

衝撃緩和プレートＳＫＰとポゴピンＰＧＰ２との間には、たとえば日本工業規格で規定されるＳＵＳ３０３から形成された薄いポゴピン受け板ＰＵＩが配置されている。このようなポゴピン受け板ＰＵＩを配置することにより、衝撃緩和プレートＳＫＰによるポゴピンＰＧＰ２の荷重反力の緩和と合わせて、さらに効果的にポゴピンＰＧＰ２の荷重反力を緩和することができる。

図９は前述した上部構造体および下部構造体が多層配線基板ＴＨＫに取り付けられた状況下における本実施の形態１のプローブカードの要部断面を示したものであり、図１０はその際の接着ホルダの底面の要部を示した平面図である。

図９および図１０に示すように、接着ホルダＳＨＤは、側面でＸ方向偏芯カムＸＨＫ１、ＸＨＫ２が挟むようにして保持されている。また、図９および図１０では示されない
接着ホルダＳＨＤの側面では、Ｙ方向偏芯カムＹＨＫ１、ＹＨＫ２が接着ホルダＳＨＤを挟むようにして保持している。前述したように、Ｘ方向偏芯カムＸＨＫ１にはシリコンゴムリングＳＧＲが取り付けられ、Ｘ方向偏芯カムＸＨＫ２にはシリコンゴムリングＳＧＲは取り付けられていない。接着ホルダＳＨＤのＸ方向での位置の微調整を行う際には、Ｘ方向偏芯カムＸＨＫ１の固定ナットＫＮＴを締めてＸ方向偏芯カムＸＨＫ１を固定した後にＸ方向偏芯カムＸＨＫ２を回転させ、接着ホルダＳＨＤが所望の位置となったところでＸ方向偏芯カムＸＨＫ２の固定ナットＫＮＴを締めてＸ方向偏芯カムＸＨＫ２を固定する。この時、シリコンゴムリングＳＧＲは、Ｘ方向偏芯カムＸＨＫ２を回転させた際に接着ホルダＳＨＤに働く余分な反動力を吸収する。Ｙ方向偏芯カムＹＨＫ１、ＹＨＫ２についてもＸ方向偏芯カムＸＨＫ１、ＸＨＫ２と同様の動作機構となっており、接着ホルダＳＨＤのＹ方向における位置の微調整方法は、Ｘ方向偏芯カムＸＨＫ１、ＸＨＫ２によるＸ方向での微調整方法と同様である。

図１１は、前述した上部構造体および下部構造体が多層配線基板ＴＨＫに取り付けられた状況下における本実施の形態１のプローブカードの要部断面を示したものである。

本実施の形態１では、コンタクタ吊り下げ螺子ＣＴＮの回転によって接着ホルダ高さ方向（Ｚ方向）での位置の微調整を行い、その微調整完了後に固定螺子ＫＮＪ１を締めることによってコンタクタ吊り下げ螺子ＣＴＮを接着ホルダＳＨＤへ割り締め固定する。それにより、図１〜図５を用いて前述したように、プローブ７ＡのＺ方向での位置の微調整を行うことができる。

本実施の形態１のプローブカードは、たとえば電気的一括消去型ＥＥＰＲＯＭ（Electric Erasable Programmable Read Only Memory；以下、フラッシュメモリと記す）などの不揮発性メモリの一例であるＡＮＤ型フラッシュメモリ（半導体集積回路）の製造工程中におけるプローブ検査にて用いる。図１２はそのＡＮＤ型フラッシュメモリのチップレイアウトを示す平面図であり、図１３はそのＡＮＤ型フラッシュメモリのチップに対応する薄膜プローブＨＭＳのレイアウトを示す平面図である。

図１２に示すように、ＡＮＤ型フラッシュメモリのチップ（チップ領域）ＣＨＰは、長辺と短辺を有する平面矩形のチップであり、表面においては入出力端子であるボンディングパッド（第１電極）ＢＰＤが長辺と平行になるようにほぼ中央で配列されている。このボンディングパッドＢＰＤに、たとえばＡｕ（金）などからなるボンディングワイヤが接続されることによってチップＣＨＰは実装基板へ実装される。

図１３に示した薄膜プローブＨＭＳは、２つのチップＣＨＰに対応するものであるが、２つ以上のチップＣＨＰに対応するレイアウトとしてもよい。また、図１３中において、４５°のハッチングが付してある領域ＲＩＡ１、ＲＩＡ２は前述の金属膜４５が配置されている領域であり、１３５°のハッチングが付してある領域は前述のポゴピンＰＧＰ２が接触する領域である。

領域ＲＩＡ１は、薄膜プローブＨＭＳのうちのチップＣＨＰに対応する領域において、チップＣＨＰの長辺と平行になるように配置され、かつ２つ一組の領域ＲＩＡ１が平面でプローブ７Ａを両側から挟むように島状に配置されている。この島状の２つ一組の領域（第１領域）ＲＩＡ１の１つに対して、領域ＲＩＢが１つもしくは２つ配置されている。すなわち、２つ一組で島状に配置された金属膜４５毎に１つもしくは２つのポゴピンＰＧＰ２が押圧することになる。また、チップＣＨＰの主面において領域ＲＩＡ１と対向する領域（第２領域）においては、ボンディングパッドＢＰＤの各々が対応するプローブ７Ａと対向する。また、本実施の形態１では、２つ一組の島状の金属膜４５下には３個〜８個程度のプローブ７Ａが配置され、１つのポゴピンＰＧＰ２が３個〜４個程度のプローブを押圧することになる。また、薄膜プローブＨＭＳのうちのチップＣＨＰに対応する領域において、薄膜プローブＨＭＳ中に形成されたプローブ７Ａと電気的に接続する配線（第２配線）２３が延在する方向とほぼ平行となるように１つ以上の切り込みＫＲＫが設けられている。それにより、複数のボンディングパッドＢＰＤ間で高さに差が生じていても、それぞれに対応するプローブ７Ａのその高さの差への追従性を向上させることができ、すべてのプローブ７Ａに対して適当な加圧制御が可能となる。その結果、プローブ検査時にプローブ７ＡをボンディングパッドＢＰＤに接触させた後で、ボンディングパッドＢＰＤに残る圧痕に濃淡の差が生じることを防ぐことができる。このように圧痕の濃淡の差を防ぐことにより、プローブ７Ａのつぶれ等の破損の防止、およびすべてのプローブ７Ａに対しての適当な加圧制御を実現することができる。

また、薄膜プローブＨＭＳには、固定螺子穴ＫＮＡ、位置合わせ穴ＩＡＡおよび位置合わせマークＩＡＭが設けられている。固定螺子穴ＫＮＡは、薄膜プローブＨＭＳとフレキシブルプリント配線ケーブルＦＰＣ１とを圧接する螺子ＣＮＪ２を通すために用いられる。位置合わせ穴ＩＡＡは、薄膜プローブＨＭＳと接着ホルダＳＨＤとの相対的な位置を高精度に合わせるための位置合わせピン穴として用いられる。位置合わせマークＩＡＭは、薄膜プローブＨＭＳとフレキシブルプリント配線ケーブルＦＰＣ１との接合位置を高精度に合わせるために用いられる。

図１４は上記薄膜プローブＨＭＳの下面のプローブ７Ａが形成された領域の一部を拡大して示した要部平面図であり、図１５は図１４中のＢ−Ｂ線に沿った要部断面図であり、図１６は図１４中のＣ−Ｃ線に沿った要部断面図である。

上記プローブ７Ａは、薄膜プローブＨＭＳ中にて平面六角形状にパターニングされた金属膜２１Ａの一部であり、金属膜２１Ａのうちの薄膜プローブＨＭＳの下面に４角錐型または４角錐台形型に飛び出した部分である。プローブ７Ａは、薄膜プローブＨＭＳの主面において上記チップＣＨＰに形成されたボンディングパッドＢＰＤの位置に合わせて配置されている。また、図１７に示すように、薄膜プローブＨＭＳを形成するポリイミド膜２２の表面からプローブ７Ａの先端までの高さＬＺ（針高さ）は、５０μｍ以下（大きくとも９０μｍ以下）、更に望ましくは３０μｍ以下で揃えられている。

金属膜２１Ａは、たとえば下層からロジウム膜およびニッケル膜が順次積層して形成されている。金属膜２１Ａ上にはポリイミド膜２２が成膜され、ポリイミド膜２２上には各金属膜２１Ａと電気的に接続する配線２３（図１３も参照）が形成されている。配線２３は、ポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａと接触している。また、ポリイミド膜２２および配線２３上には、ポリイミド膜２５が成膜されている。

次に、上記の本実施の形態１の薄膜プローブＨＭＳの構造について、その製造工程と併せて図１８〜図２５を用いて説明する。

まず、図１８に示すように、厚さ０．２ｍｍ〜０．６ｍｍ程度のシリコンからなるウエハ（第１基板）３１を用意し、熱酸化法によってこのウエハ３１の両面に膜厚０．５μｍ程度の酸化シリコン膜３２を形成する。続いて、フォトレジスト膜をマスクとしてウエハ３１の主面側の酸化シリコン膜３２をエッチングし、ウエハ３１の主面側の酸化シリコン膜３２にウエハ３１に達する開口部を形成する。次いで、残った酸化シリコン膜３２をマスクとし、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いてウエハ３１を異方的にエッチングすることによって、ウエハ３１の主面に（１１１）面に囲まれた４角錐型または４角錐台形型の穴（第１穴部）３３を形成する。

次に、図１９に示すように、上記穴３３の形成時にマスクとして用いた酸化シリコン膜３２をフッ酸およびフッ化アンモニウムの混合液によるウェットエッチングにより除去する。続いて、ウエハ３１に熱酸化処理を施すことにより、穴３３の内部を含むウエハ３１の全面に膜厚０．５μｍ程度の酸化シリコン膜３４を形成する。次いで、穴３３の内部を含むウエハ３１の主面に導電性膜（第１金属膜）３５を成膜する。この導電性膜３５は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。次いで、導電性膜３５上にフォトレジスト膜を成膜し、フォトリソグラフィ技術によって後の工程で金属膜２１Ａ（図１５〜図１７参照）が形成される領域のフォトレジスト膜を除去し、開口部を形成する。

次に、導電性膜３５を電極とした電解めっき法により、上記フォトレジスト膜の開口部の底部に現れた導電性膜３５上に硬度の高い導電性膜（第１金属膜）３７および導電性膜（第１金属膜）３８を順次堆積する。本実施の形態１においては、導電性膜３７をロジウム膜とし、導電性膜３８をニッケル膜とすることを例示できる。ここまでの工程により、導電性膜３７、３８から前述の金属膜２１Ａを形成することができる。また、穴３３内の導電性膜３７が前述のプローブ７Ａとなる。なお、導電性膜３５は、後の工程で除去されるが、その工程については後述する。

金属膜２１Ａにおいては、後の工程で前述のプローブ７Ａが形成された時に、ロジウム膜から形成された導電性膜３７が表面となり、導電性膜３７がボンディングパッドＢＰＤに直接接触することになる。そのため、導電性膜３７としては、硬度が高く耐磨耗性に優れた材質を選択することが好ましい。また、導電性膜３７はボンディングパッドＢＰＤに直接接触するため、プローブ７Ａによって削り取られたボンディングパッドＢＰＤの屑が導電性膜３７に付着すると、その屑を除去するクリーニング工程が必要となり、プローブ検査工程が延びてしまうことが懸念される。そのため、導電性膜３７としては、ボンディングパッドＢＰＤを形成する材料が付着し難い材質を選択することが好ましい。そこで、本実施の形態１においては、導電性膜３７として、これらの条件を満たすロジウム膜を選択している。それにより、そのクリーニング工程を省略することができる。

次に、上記金属膜２１Ａ（導電性膜３７、３８）の成膜に用いたフォトレジスト膜を除去した後、図２０に示すように、金属膜２１Ａおよび導電性膜３５を覆うようにポリイミド膜（第１ポリイミド膜）２２（図１５〜図１７も参照）を成膜する。続いて、そのポリイミド膜２２に金属膜２１Ａに達する前述のスルーホール（第１開口部）２４を形成する。このスルーホール２４は、レーザを用いた穴あけ加工またはアルミニウム膜をマスクとしたドライエッチングによって形成することができる。

次に、図２１に示すように、スルーホール２４の内部を含むポリイミド膜２２上に導電性膜（第２金属膜）４２を成膜する。この導電性膜４２は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。続いて、その導電性膜４２上にフォトレジスト膜を形成した後に、そのフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、フォトレジスト膜に導電性膜４２に達する開口部を形成する。次いで、めっき法により、その開口部内の導電性膜４２上に導電性膜（第２金属膜）４３を成膜する。本実施の形態１においては、導電性膜４３として銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。

次に、上記フォトレジスト膜を除去した後、導電性膜４３をマスクとして導電性膜４２をエッチングすることにより、導電性膜４２、４３からなる配線２３を形成する。配線２３は、スルーホール２４の底部にて金属膜２１Ａと電気的に接続することができる。

次に、図２２に示すように、ウエハ３１の主面にポリイミド膜（第２ポリイミド膜）２５を成膜する。このポリイミド膜２５は、後の工程でウエハ３１の主面に固着される金属膜４５（図８参照）の接着層として機能する。

次に、図２３に示すように、ポリイミド膜２５の上面に金属膜（第２シート）４５を固着する。この金属膜４５としては、線膨張率が低く、かつシリコンから形成されたウエハ３１の線膨張率に近い材質を選ぶものであり、本実施の形態１では、たとえば４２アロイ（ニッケル４２％かつ鉄５８％の合金で、線膨張率４ｐｐｍ／℃）またはインバー（ニッケル３６％かつ鉄６４％の合金で、線膨張率１．５ｐｐｍ／℃）を例示することができる。また、金属膜４５を用いる代わりにウエハ３１と同じ材質のシリコン膜を形成してもよいし、シリコンと同程度の線膨張率を有する材質、たとえば鉄とニッケルとコバルトとの合金、またはセラミックと樹脂との混合材料などでもよい。このような金属膜４５を固着するには、ウエハ３１の主面に位置合わせしつつ重ね合わせ、１０〜２００ｋｇｆ／ｃｍ^２程度で加圧しながらポリイミド膜２５のガラス転移点温度以上の温度で加熱を行い、加熱加圧圧着することによって実現できる。

このような金属膜４５をポリイミド膜２５を用いて固着することによって、形成される薄膜プローブＨＭＳの強度の向上を図ることができる。また、金属膜４５を固着しない場合には、プローブ検査時の温度に起因する薄膜膜ＨＭＳおよび検査対象のウエハの膨張または収縮によって、プローブ７Ａと対応するボンディングパッドＢＰＤとの相対的な位置がずれてしまい、プローブ７Ａが対応するボンディングパッドＢＰＤと接触できなくなってしまう不具合が懸念される。一方、本実施の形態１によれば、金属膜４５を固着したことにより、プローブ検査時の温度に起因する薄膜プローブＨＭＳおよび検査対象のウエハの膨張量または収縮量を揃えることができる。それにより、プローブ７Ａと対応するボンディングパッドＢＰＤとの相対的な位置がずれてしまうことを防ぐことが可能となる。すなわち、プローブ７Ａと対応するボンディングパッドＢＰＤとがプローブ検査時の温度に関係なく常に電気的接触を保つことが可能となる。また、様々な状況下での薄膜プローブＨＭＳと検査対象のウエハとの相対的な位置制度を確保することが可能となる。

次に、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして金属膜４５をエッチングし、プローブ７Ａ上の金属膜４５に開口部（第２開口部）４６を形成する。本実施の形態１において、このエッチングは、塩化第二鉄溶液を用いたスプレーエッチングとすることができる。

次に、上記フォトレジスト膜を除去した後、図２４に示すように、開口部４６内に、エラストマ（弾性材）４８（図８も参照）を形成する。この時、エラストマ４８は所定量が開口部４６の上部へ出るように形成する。本実施の形態１においては、エラストマ４８を形成する方法として、開口部４６内に弾性樹脂を印刷もしくはディスペンサ塗布する方法、またはシリコンシートを設置する方法を例示することができる。エラストマ４８は、多数のプローブ７Ａの先端がボンディングパッドＢＰＤに接触する際の衝撃を緩和しつつ、個々のプローブ７Ａの先端の高さのばらつきを局部的な変形によって吸収し、ボンディングパッドＢＰＤの高さのばらつきに倣った均一な食い込みによってプローブ７ＡとボンディングパッドＢＰＤとの接触を実現する。

次に、図２５に示すように、たとえばフッ酸とフッ化アンモニウムの混合液を用いたエッチングによって、ウエハ３１の裏面の酸化シリコン膜３４を除去する。続いて、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いたエッチングにより、薄膜プローブＨＭＳを形成するための型材であるウエハ３１を除去する。次いで、酸化シリコン膜３４および導電性膜３５を順次エッチングにより除去する。この時、酸化シリコン膜３４はフッ酸およびフッ化アンモニウムの混合液を用いてエッチングし、導電性膜３５に含まれるクロム膜は過マンガン酸カリウム水溶液を用いてエッチングし、導電性膜３５に含まれる銅膜はアルカリ性銅エッチング液を用いてエッチングする。ここまでの工程により、プローブ７Ａを形成する導電性膜３７（図１９参照）であるロジウム膜がプローブ７Ａの表面に現れる。前述したように、ロジウム膜が表面に形成されたプローブ７Ａにおいては、プローブ７Ａが接触するボンディングパッドＢＰＤの材料であるＡｌ（アルミニウム）などが付着し難く、Ｎｉより硬度が高く、かつ酸化され難く接触抵抗を安定させることができる。ここで、図２６は、図２５を用いて説明した工程が完了した時点における平面図を示したものであり、ウエハ３１の外形を有するポリイミド膜の積層膜（薄膜シート）ＳＳＭ中に複数の薄膜プローブＨＭＳの外形が形成されている状態を示している。

次に、レーザーカットにより切り込みＫＲＫ（図１３参照）を形成する。続いて、上記積層膜ＳＳＭを各接着ホルダＳＨＤ（たとえば図６参照）に対応した個々の薄膜プローブＨＭＳへ分割し、本実施の形態１の薄膜プローブＨＭＳを製造する。

図２７および図２８は、薄膜プローブＨＭＳの接着ホルダＳＨＤへの取り付け工程を含むプッシャＰＳＹ（図３および図６も参照）の組立工程を説明する要部断面図である。

薄膜プローブＨＭＳを接着ホルダＳＨＤへ取り付ける際には、まず、図２７に示すように、たとえばエポキシ系材料を主成分とするフィルム状接着材ＦＳＺを用いて接着ホルダＳＨＤの底面にプローブ７Ａが形成されていない薄膜プローブＨＭＳの裏面を位置合わせした後に貼付する。

次いで、図２８に示すように、薄膜プローブ押し出し治具を用いて接着ホルダＳＨＤに貼付された薄膜プローブＨＭＳに対して予備押し出し処理を施す。薄膜プローブ押し出し治具は、押し出しブロックＯＤＢ、プッシャＰＳＹ２およびプッシャ押し出し螺子ＰＯＮなどから形成されている。この予備押し出し処理は、まず、薄膜プローブＨＭＳが接着された接着ホルダＳＨＤを押し出しブロックＯＤＢに装着し、次いで、プッシャＰＳＹ２を押し出しブロックＯＤＢに装着してプッシャ押し出し螺子ＰＯＮを締めていくことでプッシャＰＳＹ２が薄膜プローブＨＭＳを裏面から主面側（プローブ７Ａが形成されている面）へ向かって押し出す。本実施の形態１では、この時の薄膜プローブＨＭＳの押し出し量Ｔ３を約０．４ｍｍとすることを例示できる。そして、薄膜プローブＨＭＳが押し出された状態で、薄膜プローブ押し出し治具に対して約１２５℃の熱処理を施し、薄膜引き延ばしを行う。

上記予備押し出し処理は、後に薄膜プローブＨＭＳがポゴピンＰＧＰ２（図８参照）によって裏面から押圧された際に、薄膜プローブＨＭＳに不必要な応力が働いてプローブ７ＡとチップＣＨＰ（図９参照）のボンディングパッドＢＰＤ（図９参照）との相対的な位置がずれてしまうことを防ぐために、予め薄膜プローブＨＭＳをポゴピンＰＧＰ２に押圧された際の形状になじませておくことを目的としている。

上記のような予備押し出し処理後に接着ホルダＳＨＤにポゴピンＰＧＰ２を備えたポゴピンインシュレータＰＩＬ１を装着し、フレキシブルプリント配線ケーブルＦＰＣ１およびチップコンデンサＹＲＳを備えたＦＰＣコネクタＣＮ１を接着ホルダＳＨＤに装着し、薄膜プローブＨＭＳとフレキシブルプリント配線ケーブルＦＰＣ１とを螺子ＣＮＪ２によって圧接することによってプッシャＰＳＹが形成される。

図２９〜図３１は、本実施の形態１のプローブカードのオーバードライブ量の増加に伴う１つのプローブ７Ａ当たりに加わる荷重の増加量について説明する説明図である。

本実施の形態１において、オーバードライブとは、プローブ７Ａの先端がボンディングパッドＢＰＤ（図１２参照）に接触した後に、さらにプローブ７Ａに荷重が加わるようにプローブカードもしくはウエハＵＥＨを載置したステージヒーターＳＴＨ（図２参照）を動作させることをいう。この際の動作量がオーバードライブ量（図３０中にＴ５で図示）である。また、プリロード荷重とは、ポゴピンＰＧＰ２が予め薄膜プローブＨＭＳを押圧する荷重であり、プローブ７ＡがボンディングパッドＢＰＤに接触した時点で、プローブ７Ａの先端に作用する。また、薄膜プローブＨＭＳは、ポゴピンＰＧＰ２による押圧によって予め距離Ｔ１だけ押し出されており、本実施の形態１ではこの距離Ｔ４を約３００μｍとすることを例示できる。また、本実施の形態１においては、この距離Ｔ４をプリロード量という。また、図２９に示すように、本実施の形態１では、ポゴピンＰＧＰ２が薄膜プローブＨＭＳを約３００μｍ押し出した時のプリロード荷重は、約３．９２ｇである。また、図３１においては、１個のプローブ７Ａ当たりに作用する荷重は、１本のポゴピンＰＧＰ２が３個のプローブ７Ａを押圧する場合の値を記載している。また、１個のプローブ７Ａ当たりの荷重増加率は、オーバードライブ量が１００μｍ時の値を１００％として記載している。

図２９〜図３１に示すように、プローブ７ＡがボンディングパッドＢＰＤに接触した時点でプリロード荷重がプローブ７Ａに作用する。その際のポゴピンＰＧＰ２の変化量は、約３００μｍである（図２９および図３０参照）。その後はオーバードライブとなり、オーバードライブ量に対する１本のポゴピンＰＧＰ２から加わる荷重および１個のプローブ当たりに作用する荷重は、急激な変化（増加）とならずに緩やかな変化（増加）となっている。すなわち、広範囲のオーバードライブ量に対して、低荷重かつ均一な荷重制御を行うことが可能となる。それにより、複数のボンディングパッドＢＰＤ間で高さに差が生じていても、それぞれに対応するプローブ７Ａのその高さの差への追従性を向上させることができ、すべてのプローブ７Ａに対して適当な加圧制御が可能となる。その結果、プローブ検査時にプローブ７ＡをボンディングパッドＢＰＤに接触させた後で、ボンディングパッドＢＰＤに残る圧痕に濃淡の差が生じることを防ぐことができる。このように圧痕の濃淡の差を防ぐことにより、プローブ７Ａのつぶれ等の破損を防止することが可能となる。また、その圧痕の濃淡の差を防ぐことにより、プローブ７ＡとボンディングパッドＢＰＤとの接触不良を防ぐことが可能となる。

ポゴピンＰＧＰ２から薄膜プローブＨＭＳに加わる荷重およびプローブ７Ａに作用する荷重は、たとえばオーバードライブ量の増減、プリロード量の増減、ポゴピンＰＧＰ２（ポゴピンＰＧＰ２に内蔵されるばねのばね定数）の変更、およびポゴピンＰＧＰ２の本数の変更等によってさらに細かく制御することができる。

また、前述したように、薄膜プローブＨＭＳは、予め３００μｍ程度押し出されている。そのため、図３２に示すように、検査対象のウエハＵＥＨの表面に異物ＩＢＴが付着している場合でも、プローブ７ＡをボンディングパッドＢＰＤに接触させた際に、薄膜プローブＨＭＳと異物ＩＢＴとが接触してしまい、薄膜プローブＨＭＳを破損してしまう不具合を防ぐことが可能となる。

本実施の形態１のプローブカードは、検査対象のウエハＵＥＨ（図２参照）への１回のタッチダウンで複数個のチップＣＨＰ（図１２参照）に対してプローブ検査を実施するものであり、たとえば１１０個のチップＣＨＰに対してプローブ検査を実施することを可能としている。また、本実施の形態１において、チップＣＨＰは、たとえば径が約３００ｍｍのウエハＵＥＨから４８４個取得するものとしている。このような条件下において、本実施の形態１のプローブカードは、６回のタッチダウン回数でウエハＵＥＨ内の全てのチップＣＨＰに接触することができる。

ここで、図３３は、ウエハＵＥＨ面内に形成されたチップＣＨＰの配列レイアウトおよび本実施の形態１のプローブカードが１回のタッチダウンで接する領域ＰＳＡ等を示した説明図である。図３３中において、点線で示す領域ＫＢＲでは、１枚の薄膜プローブＨＭＳ内に形成されたプローブ７Ａのうちの一部がウエハＵＥＨ（ボンディングパッドＢＰＤ）と接触し他のプローブ７ＡがウエハＵＥＨから外れてしまう。また、図３３中においては、領域ＰＳＡは太線で示し、製品にはならないチップＣＨＰ２はハッチングを付し、ウエハＵＥＨ内でチップが形成されない領域ＮＣＲも図示している。

領域ＫＢＲでウエハＵＥＨ（ボンディングパッドＢＰＤ）と接触する薄膜プローブＨＭＳにおいては、一部のプローブ７ＡがウエハＵＥＨから外れてしまうことから（図３４参照）、ウエハＵＥＨから外れないプローブ７ＡがボンディングパッドＢＰＤと接触した際にプローブカードが瞬間的に傾き、ボンディングパッドＢＰＤと接しているプローブ７Ａに応力が集中してそのプローブ７Ａを破損してしまうことが懸念される。しかしながら、本実施の形態１においては、前述したように、薄膜プローブＨＭＳに切り込みＫＲＫ（図１３参照）を設けることによって、高さの差に対するプローブ７Ａの追従性を向上しすべてのプローブ７Ａに対して適当な加圧制御が可能としている。また、図１〜図５を用いて前述したように、本実施の形態１のプローブカードでは、押圧構造が保持する複数の接着ホルダＳＨＤの各々毎に分割して制御されている。さらに、図２９〜図３１を用いて前述したように、本実施の形態１のプローブカードでは、広範囲のオーバードライブ量に対して、低荷重かつ均一な荷重制御を行うことが可能となっており、高さの差に対するプローブ７Ａの追従性を向上しすべてのプローブ７Ａに対して適当な加圧制御が可能としている。それにより、プローブ７ＡがボンディングパッドＢＰＤと接触した際にプローブ７Ａに応力が集中してしまうことを防ぐことができる。すなわち、応力の集中に起因するプローブ７Ａの破損を防ぐことができる。

（実施の形態２）
前記実施の形態１では、ポゴピンＰＧＰ２がプローブ７Ａ上のエラストマ４８を押圧する構造としたが（図６および図８参照）、本実施の形態２では、そのエラストマ４８を挟むように配置された金属膜４５の両方をポゴピンＰＧＰ２が押圧する構造とした上で、そのエラストマ４８を省略したものである。それ以外は、前記実施の形態１と同様である。図３５はポゴピンＰＧＰ２を保持する本実施の形態２のポゴピンインシュレータＰＩＬ２の斜視図であり、図３６はそのポゴピンインシュレータＰＧＰ２が接着ホルダＳＨＤに組み込まれた状況下でのそれらによる構造体の断面図である。

ポゴピンインシュレータＰＩＬ２は、保持するポゴピンＰＧＰ２の位置および本数が変わった点以外は前記実施の形態１のポゴピンインシュレータＰＩＬ１と同様である。

このような本実施の形態２によれば、前記実施の形態１に比べてポゴピンＰＧＰ２を多く配置することになる。それにより、ポゴピンＰＧＰ２から薄膜プローブＨＭＳに加わる荷重およびプローブ７Ａに作用する荷重を前記実施の形態１に比べてさらに細かく制御することが可能となる。

上記のような本実施の形態２によっても前記実施の形態１と同様の効果を得ることができる。

（実施の形態３）
本実施の形態３のプローブカードは、前記実施の形態１のプローブカードにおけるプッシャＰＳＹ（図６および図８参照）と異なる構造のプッシャを有するものである。

図３７は本実施の形態３のプッシャＰＳＹの構造を説明する斜視図であり、図３８はその要部断面図である。

本実施の形態３では、前記実施の形態１で用いたポゴピンインシュレータＰＩＬ１の代わりに、図３７に示すように、個々のチップＣＨＰに対応した大きさの押圧治具（押圧機構）ＯＡＪを用いる。この押圧治具ＯＡＪは、たとえばセラミックから形成されている。押圧治具ＯＡＪに設けられた穴ＡＮ１に片側駆動式のポゴピンＰＧＰ３が挿入され、このポゴピンＰＧＰ３が押圧治具ＯＡＪを押圧することによって、押圧治具ＯＡＪの先端が薄膜プローブＨＭＳのプローブ７Ａが形成された部分を押圧する構造となっている。また、押圧治具ＯＡＪと薄膜プローブＨＭＳとの間には薄いエラストマシートＥＳＳが配置され、前記実施の形態１におけるエラストマ４８と同様の機能を果たしている。

また、押圧治具ＯＡＪには予備穴ＡＮ２が穴ＡＮ１と並んで設けられている。必要に応じて、この予備穴ＡＮ２にもポゴピンＰＧＰ３を配置することにより、押圧時具ＯＡＪから薄膜プローブＨＭＳに加わる荷重およびプローブ７Ａに作用する荷重を前記実施の形態１に比べてさらに細かく制御することが可能となる。

上記のような本実施の形態３によっても、前記実施の形態１、２と同様の効果を得ることができる。

（実施の形態４）
図３９は本実施の形態４のプッシャＰＳＹの構造を説明する斜視図であり、図４０はその要部断面図である。

本実施の形態４では、前記実施の形態３でも示した押圧時具ＯＡＪがコイルばねＫＢＮ２を介して薄膜プローブＨＭＳを押圧する構造としたものである。このコイルばねＫＢＮ２は、たとえば径が約０．５ｍｍであり、コイルピッチが約０．０７ｍｍであり、自由長さが約９ｍｍであり、好ましくは、自由長さが約１０ｍｍであり、全周に絶縁処理が施されたものである。

このような本実施の形態４によれば、押圧時具ＯＡＪから薄膜プローブＨＭＳに加わる荷重およびプローブ７Ａに作用する荷重を前記実施の形態３に比べてさらに細かく制御することが可能となる。

上記のような本実施の形態４によっても、前記実施の形態１〜３と同様の効果を得ることができる。

（実施の形態５）
図４１は、本実施の形態５の薄膜プローブＨＭＳの製造工程中の要部平面図であり、個々の薄膜プローブＨＭＳへ切り分ける直前の状態を示したものである。

前記実施の形態１で図１８〜図２５を用いて説明したように、ウエハ３１を型材とし、シリコンウエハを半導体集積回路の製造に用いるのと同様なウエハプロセスによって形成したものであることから、積層膜ＳＳＭの平面外形はウエハ３１と似たものになる。本実施の形態５では、このような積層膜ＳＳＭのうち薄膜プローブＨＭＳが形成されておらず、かつ薄膜プローブＨＭＳを形成するには十分な広さが確保できない空き領域ＡＲＩに他製品のプローブ検査に用いる薄膜プローブＨＭＳ２を形成するものである。この薄膜プローブＨＭＳ２は、薄膜プローブＨＭＳが組み込まれるプローブカードとは別のプローブカードに組み込まれるものであり、たとえば薄膜プローブＨＭＳが適用されるＡＮＤ型フラッシュメモリ以外のＳｏＣ（System on Chip）、ＬＣＤ（Liquid Crystal Display）ドライバまたはロジックＩＣなどのチップのプローブ検査に適用される。それにより、薄膜プローブＨＭＳが形成される積層膜ＳＳＭを無駄なく利用することが可能となる。

また、図示は省略するが、予め複数枚の積層膜ＳＳＭから薄膜プローブＨＭＳを含む複数種の薄膜プローブを切り出し、それら複数種の薄膜プローブを用いて１つのプローブカードを形成してもよい。この時、ウエハＵＥＨ（図２参照）には、たとえばＡＮＤ型フラッシュメモリのチップＣＨＰ（図１２および図３３参照）以外に、ＭＩＳＦＥＴのしきい値電圧測定用のチップが形成されているものとする。このチップに含まれるＭＩＳＦＥＴは、チップＣＨＰに含まれるＭＩＳＦＥＴと同じ工程で形成されたものである。このような本実施の形態５の構成とすることにより、検査対象のウエハＵＥＨに複数種のチップが形成されている場合でも、１つのプローブカードでプローブ検査を実施することが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の半導体集積回路装置の製造方法は、たとえば半導体集積回路装置の製造工程におけるプローブ検査工程に広く適用することができる。

本発明の実施の形態１である半導体集積回路装置の製造工程におけるプローブ検査にて用いるプローブカードの構造を説明する斜視図である。図１に示したプローブカードの要部断面図である。図１に示したプローブカードを形成する部品の一部である上部構造体および下部構造体の構造を説明する斜視図である。図３に示した上部構造体の上面図である。図３に示した下部構造体の下面図である。図３に示した下部構造体に含まれるプッシャの構造を説明する斜視図である。図１に示したプローブカードを形成する部品の要部断面図である。図１に示したプローブカードを形成する部品の要部断面図である。図１に示したプローブカードを形成する部品の一部である上部構造体および下部構造体が多層配線基板に取り付けられた状況下における要部断面図である。図１に示したプローブカードを形成する部品の一部である上部構造体および下部構造体が多層配線基板に取り付けられた状況下における接着ホルダの底面の要部を示す平面図である。図１に示したプローブカードを形成する部品の一部である上部構造体および下部構造体が多層配線基板に取り付けられた状況下におけるプローブカードの要部断面図である。本発明の実施の形態１である半導体集積回路装置の一例であるチップの平面図である。図１２に示したチップに対応する薄膜プローブのレイアウトを示す平面図である。図１３に示した薄膜プローブの一部を拡大して示した要部平面図である。図１４中のＢ−Ｂ線に沿った要部断面図である。図１４中のＣ−Ｃ線に沿った要部断面図である。図１３に示した薄膜プローブの一部を拡大して示した要部断面図である。図１３に示した薄膜プローブの製造工程を説明する要部断面図である。図１８に続く薄膜プローブの製造工程中の要部断面図である。図１９に続く薄膜プローブの製造工程中の要部断面図である。図２０に続く薄膜プローブの製造工程中の要部断面図である。図２１に続く薄膜プローブの製造工程中の要部断面図である。図２２に続く薄膜プローブの製造工程中の要部断面図である。図２３に続く薄膜プローブの製造工程中の要部断面図である。図２４に続く薄膜プローブの製造工程中の要部断面図である。図１３に示した薄膜プローブの製造工程中の要部平面図である。図１３に示した薄膜プローブの接着ホルダへの取り付け工程を説明する要部断面図である。図１３に示した薄膜プローブの接着ホルダへの取り付け工程を説明する要部断面図である。図１に示したプローブカードのオーバードライブ量の増加に伴う１つのプローブ当たりに加わる荷重の増加量について説明する説明図である。図１に示したプローブカードのオーバードライブ量の増加に伴う１つのプローブ当たりに加わる荷重の増加量について説明する説明図である。図１に示したプローブカードのオーバードライブ量の増加に伴う１つのプローブ当たりに加わる荷重の増加量について説明する説明図である。図１に示したプローブカードの対異物対策について説明する要部断面図である。図１に示したプローブカードを用いてプローブ検査を行うウエハ面内に形成されたチップの配列レイアウトおよびプローブカードが１回のタッチダウンで接する領域等を示した説明図である。図１に示したプローブカードがプローブ検査対象のウエハとその外周部でタッチダウンする状態を説明する要部断面図である。本発明の実施の形態２である半導体集積回路装置の製造工程におけるプローブ検査にて用いるプローブカードに含まれるポゴピンインシュレータの斜視図である。図３５に示したポゴピンインシュレータが接着ホルダに組み込まれた状況下でのそれらによる構造体の断面図である。本発明の実施の形態３である半導体集積回路装置の製造工程におけるプローブ検査にて用いるプローブカードに含まれるプッシャの構造を説明する斜視図である。図３７に示したプッシャの要部断面図である。本発明の実施の形態４である半導体集積回路装置の製造工程におけるプローブ検査にて用いるプローブカードに含まれるプッシャの構造を説明する斜視図である。図３９に示したプッシャの要部断面図である。本発明の実施の形態５である半導体集積回路装置の製造工程におけるプローブ検査にて用いるプローブカードに含まれる薄膜プローブの製造工程中の要部平面図である。

符号の説明

７Ａプローブ（接触端子）
２１Ａ金属膜
２２ポリイミド膜（第１ポリイミド膜）
２３配線（第２配線）
２４スルーホール（第１開口部）
２５ポリイミド膜（第２ポリイミド膜）
３１ウエハ（第１基板）
３２酸化シリコン膜
３３穴（第１穴部）
３４酸化シリコン膜
３５、３７、３８導電性膜（第１金属膜）
４２、４３導電性膜（第２金属膜）
４５金属膜（第２シート）
４６開口部（第２開口部）
４８エラストマ（弾性材）
ＡＮ１穴
ＡＮ２予備穴
ＡＲＩ空き領域
ＢＰＤボンディングパッド（第１電極）
ＣＨＰチップ（チップ領域）
ＣＨＰ２チップ
ＣＮ１ＦＰＣコネクタ
ＣＮＪ、ＣＮＪ２螺子
ＣＴＨコンタクタ吊り下げホルダ
ＣＴＮコンタクタ吊り下げ螺子
ＥＳＳエラストマシート
ＦＰＣ１フレキシブルプリント配線ケーブル（第３配線）
ＦＲＧフロッグリング
ＦＳＺフィルム状接着材
ＨＭＳ薄膜プローブ（第１シート）
ＨＭＳ２薄膜プローブ
ＩＡＡ位置合わせ穴
ＩＡＭ位置合わせマーク
ＩＢＴ異物
ＩＫＰ位置決めピン
ＪＫＴ上部構造体
ＫＢＮコイルばね
ＫＢＮ１コイルばね
ＫＢＲ領域
ＫＫＴ下部構造体
ＫＮＡ固定螺子穴
ＫＮＪ１、ＫＮＪ２固定螺子
ＫＮＴ固定ナット
ＫＲＫ切り込み
ＮＣＲ領域
ＮＤＩ熱伝導板
ＮＳＩ熱整合板（固定手段）
ＯＡＪ押圧治具（押圧機構）
ＯＤＢ押し出しブロック
ＰＧＰ１ポゴピン
ＰＧＰ２ポゴピン（押圧機構）
ＰＧＰ３ポゴピン
ＰＩＬ１、ＰＩＬ２ポゴピンインシュレータ
ＰＯＮプッシャ押し出し螺子
ＰＳＡ領域
ＰＳＹプッシャ
ＰＳＹ２プッシャ
ＰＵＩポゴピン受け板
ＲＩＡ１領域（第１領域）
ＲＩＡ２、ＲＩＢ領域
ＳＦＮスティフナ
ＳＧＲシリコンゴムリング
ＳＨＤ接着ホルダ（シート保持手段）
ＳＫＮスティフナ固定螺子
ＳＫＰ衝撃緩和プレート
ＳＫＳ衝撃緩和シート
ＳＳＭ積層膜（薄膜シート）
ＳＴＨステージヒーター
ＴＨＫ多層配線基板
ＵＥＨウエハ
ＹＨＫ１、ＹＨＫ２Ｙ方向偏芯カム
ＸＨＫ１、ＸＨＫ２Ｘ方向偏芯カム
ＹＲＳチップコンデンサ

Claims

以下の工程を含む半導体集積回路装置の製造方法：
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向する複数の第１シートと、前記複数の第１シートのうち対応するものを底面で保持し、前記配線基板に保持される複数のシート保持手段と、前記第２配線と前記第１配線とを電気的に接続する複数の第３配線と、前記第１シートのうち１つ以上の前記接触端子が形成された複数の第１領域を裏面より押圧する複数の押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
ここで、前記複数の第１シートは、
（ｂ１）結晶性を有する１枚の第１基板を用意する工程、
（ｂ２）前記第１基板を選択的かつ異方的にエッチングして、角錐型または角錐台形型の複数の第１穴部を形成する工程、
（ｂ３）前記複数の第１穴部のそれぞれの上部に、前記複数の第１穴部を埋め込む複数の第１金属膜を選択的に形成する工程、
（ｂ４）前記第１基板および前記複数の第１金属膜上に第１ポリイミド膜を形成する工程、
（ｂ５）前記第１ポリイミド膜を選択的にエッチングして前記複数の第１金属膜に達する複数の第１開口部を形成する工程、
（ｂ６）前記第１ポリイミド膜上に前記複数の第１開口部を埋め込む第２金属膜を形成し、前記第２金属膜をパターニングすることによって前記複数の第１金属膜と電気的に接続する複数の前記第２配線を形成する工程、
（ｂ７）複数の前記第２配線および前記第１ポリイミド膜上に第２ポリイミド膜を形成する工程、
（ｂ８）第２シートを前記第１基板上に接着し、前記第２シートをパターニングして前記第１金属膜上の前記第２シートに複数の第２開口部を形成する工程、
（ｂ９）前記第２シートが前記第１基板上に接着された状況下で、前記複数の第２開口部に前記複数の第２開口部を埋め込む複数の弾性材を形成する工程、
（ｂ１０）前記第１基板を除去し、前記複数の第１金属膜から前記複数の接触端子を形成し、前記複数の接触端子、前記第１および第２ポリイミド膜、前記複数の第２配線、前記第２シートおよび前記複数の弾性材を含む１枚の薄膜シートを形成する工程、
（ｂ１１）前記薄膜シートを分割領域に沿って切断し、前記複数の第１シートを形成する工程、
を含む工程によって形成し、
１枚の前記第１シートは、１つ以上の前記チップ領域に対応し、
前記（ｂ１１）工程で形成された前記複数の第１シートは、１つの前記第１カードへ組み込まれる。
請求項１記載の半導体集積回路装置の製造方法において、
前記第３配線は、前記第１シートから単一の方向へ引き出されている。
請求項２記載の半導体集積回路装置の製造方法において、
前記第３配線は、ＦＰＣ配線である。
請求項１記載の半導体集積回路装置の製造方法において、
前記第３配線には、バイパスコンデンサが電気的に接続されている。
請求項１記載の半導体集積回路装置の製造方法において、
前記第２シートは、前記第１シートの前記裏面にて各々の前記第１領域毎に配置され、
各々の前記第１領域は、前記チップ領域において前記第１電極が１つ以上配置されている複数の第２領域の各々とそれぞれ対応する位置に配置され、
前記第２シート毎に対応する前記押圧機構が押圧する。
請求項１記載の半導体集積回路装置の製造方法において、
前記シート保持手段は、前記シート保持手段を前記配線基板に固定する固定手段を介して前記配線基板に保持され、
前記固定手段は、前記（ｃ）工程実施下の温度で急速に熱膨張または熱収縮が飽和する材料から形成されている。
請求項６記載の半導体集積回路装置の製造方法において、
前記固定手段は、チタンを主成分とする。
請求項１記載の半導体集積回路装置の製造方法において、
前記（ｃ）工程では、前記複数の接触端子と前記複数の第１電極との１回の接触で複数の前記チップ領域内の前記半導体集積回路の前記電気的検査を一括して行う。
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向する複数の第１シートと、前記複数の第１シートのうち対応するものを底面で保持し、前記配線基板に保持される複数のシート保持手段と、前記第２配線と前記第１配線とを電気的に接続する複数の第３配線と、前記第１シートのうち１つ以上の前記接触端子が形成された複数の第１領域を裏面より押圧する複数の押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
ここで、前記複数の第１シートは、
（ｂ１）結晶性を有する１枚の第１基板を用意する工程、
（ｂ２）前記第１基板を選択的かつ異方的にエッチングして、角錐型または角錐台形型の複数の第１穴部を形成する工程、
（ｂ３）前記複数の第１穴部のそれぞれの上部に、前記複数の第１穴部を埋め込む複数の第１金属膜を選択的に形成する工程、
（ｂ４）前記第１基板および前記複数の第１金属膜上に第１ポリイミド膜を形成する工程、
（ｂ５）前記第１ポリイミド膜を選択的にエッチングして前記複数の第１金属膜に達する複数の第１開口部を形成する工程、
（ｂ６）前記第１ポリイミド膜上に前記複数の第１開口部を埋め込む第２金属膜を形成し、前記第２金属膜をパターニングすることによって前記複数の第１金属膜と電気的に接続する複数の前記第２配線を形成する工程、
（ｂ７）複数の前記第２配線および前記第１ポリイミド膜上に第２ポリイミド膜を形成する工程、
（ｂ８）第２シートを前記第１基板上に接着し、前記第２シートをパターニングして前記第１金属膜上の前記第２シートに複数の第２開口部を形成する工程、
（ｂ９）前記第２シートが前記第１基板上に接着された状況下で、前記複数の第２開口部に前記複数の第２開口部を埋め込む複数の弾性材を形成する工程、
（ｂ１０）前記第１基板を除去し、前記複数の第１金属膜から前記複数の接触端子を形成し、前記複数の接触端子、前記第１および第２ポリイミド膜、前記複数の第２配線、前記第２シートおよび前記複数の弾性材を含む１枚の薄膜シートを形成する工程、
（ｂ１１）前記薄膜シートを分割領域に沿って切断し、前記複数の第１シートを形成する工程、
を含む工程によって形成し、
１枚の前記第１シートは、１つ以上の前記チップ領域に対応し、
前記（ｂ１１）工程で形成された前記複数の第１シートは、複数品種の前記半導体集積回路の前記電気的検査に用いられ、各々が対応する前記半導体集積回路の前記電気的検査に用いられる前記第１カードへ組み込まれる。
請求項９記載の半導体集積回路装置の製造方法において、
前記第３配線は、前記第１シートから単一の方向へ引き出されている。
請求項１０記載の半導体集積回路装置の製造方法において、
前記第３配線は、ＦＰＣ配線である。
請求項９記載の半導体集積回路装置の製造方法において、
前記第３配線には、バイパスコンデンサが電気的に接続されている。
請求項９記載の半導体集積回路装置の製造方法において、
前記第２シートは、前記第１シートの前記裏面にて各々の前記第１領域毎に配置され、
各々の前記第１領域は、前記チップ領域において前記第１電極が１つ以上配置されている複数の第２領域の各々とそれぞれ対応する位置に配置され、
前記第２シート毎に対応する前記押圧機構が押圧する。
請求項９記載の半導体集積回路装置の製造方法において、
前記シート保持手段は、前記シート保持手段を前記配線基板に固定する固定手段を介して前記配線基板に保持され、
前記固定手段は、前記（ｃ）工程実施下の温度で急速に熱膨張または熱収縮が飽和する材料から形成されている。
請求項１４記載の半導体集積回路装置の製造方法において、
前記固定手段は、チタンを主成分とする。
請求項９記載の半導体集積回路装置の製造方法において、
前記（ｃ）工程では、前記複数の接触端子と前記複数の第１電極との１回の接触で複数の前記チップ領域内の前記半導体集積回路の前記電気的検査を一括して行う。
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）第１配線が形成された配線基板と、前記複数の第１電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第２配線が形成され、前記第２配線が前記第１配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向する複数の第１シートと、前記複数の第１シートのうち対応するものを底面で保持し、前記配線基板に保持される複数のシート保持手段と、前記第２配線と前記第１配線とを電気的に接続する複数の第３配線と、前記第１シートのうち１つ以上の前記接触端子が形成された複数の第１領域を裏面より押圧する複数の押圧機構とを有する第１カードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
ここで、前記複数の第１シートは、
（ｂ１）結晶性を有する複数の第１基板を用意する工程、
（ｂ２）前記複数の第１基板を選択的かつ異方的にエッチングして、角錐型または角錐台形型の複数の第１穴部を形成する工程、
（ｂ３）前記複数の第１穴部のそれぞれの上部に、前記複数の第１穴部を埋め込む複数の第１金属膜を選択的に形成する工程、
（ｂ４）前記複数の第１基板および前記複数の第１金属膜上に第１ポリイミド膜を形成する工程、
（ｂ５）前記第１ポリイミド膜を選択的にエッチングして前記複数の第１金属膜に達する複数の第１開口部を形成する工程、
（ｂ６）前記第１ポリイミド膜上に前記複数の第１開口部を埋め込む第２金属膜を形成し、前記第２金属膜をパターニングすることによって前記複数の第１金属膜と電気的に接続する複数の前記第２配線を形成する工程、
（ｂ７）複数の前記第２配線および前記第１ポリイミド膜上に第２ポリイミド膜を形成する工程、
（ｂ８）第２シートを前記複数の第１基板上に接着し、前記第２シートをパターニングして前記第１金属膜上の前記第２シートに複数の第２開口部を形成する工程、
（ｂ９）前記第２シートが前記第１基板上に接着された状況下で、前記複数の第２開口部に前記複数の第２開口部を埋め込む複数の弾性材を形成する工程、
（ｂ１０）前記複数の第１基板を除去し、前記複数の第１金属膜から前記複数の接触端子を形成し、前記複数の接触端子、前記第１および第２ポリイミド膜、前記複数の第２配線、前記第２シートおよび前記複数の弾性材を含む複数の薄膜シートを形成する工程、
（ｂ１１）前記複数の薄膜シートを分割領域に沿って切断し、前記複数の第１シートを形成する工程、
を含む工程によって形成し、
１枚の前記第１シートは、１つ以上の前記チップ領域に対応し、
前記（ｂ１１）工程で形成された前記複数の第１シートは、複数品種の前記半導体集積回路の前記電気的検査に用いられ、
前記（ｂ１１）工程で形成された前記複数の第１シートは、１つの前記第１カードへ組み込まれる。
請求項１７記載の半導体集積回路装置の製造方法において、
前記第３配線は、前記第１シートから単一の方向へ引き出されている。
請求項１８記載の半導体集積回路装置の製造方法において、
前記第３配線は、ＦＰＣ配線である。
請求項１７記載の半導体集積回路装置の製造方法において、
前記第３配線には、バイパスコンデンサが電気的に接続されている。
請求項１７記載の半導体集積回路装置の製造方法において、
前記第２シートは、前記第１シートの前記裏面にて各々の前記第１領域毎に配置され、
各々の前記第１領域は、前記チップ領域において前記第１電極が１つ以上配置されている複数の第２領域の各々とそれぞれ対応する位置に配置され、
前記第２シート毎に対応する前記押圧機構が押圧する。
請求項１７記載の半導体集積回路装置の製造方法において、
前記シート保持手段は、前記シート保持手段を前記配線基板に固定する固定手段を介して前記配線基板に保持され、
前記固定手段は、前記（ｃ）工程実施下の温度で急速に熱膨張または熱収縮が飽和する材料から形成されている。
請求項２２記載の半導体集積回路装置の製造方法において、
前記固定手段は、チタンを主成分とする。
請求項１７記載の半導体集積回路装置の製造方法において、
前記（ｃ）工程では、前記複数の接触端子と前記複数の第１電極との１回の接触で複数の前記チップ領域内の前記半導体集積回路の前記電気的検査を一括して行う。