JP6807252B2 - 検査システム - Google Patents

検査システム Download PDF

Info

Publication number
JP6807252B2
JP6807252B2 JP2017040383A JP2017040383A JP6807252B2 JP 6807252 B2 JP6807252 B2 JP 6807252B2 JP 2017040383 A JP2017040383 A JP 2017040383A JP 2017040383 A JP2017040383 A JP 2017040383A JP 6807252 B2 JP6807252 B2 JP 6807252B2
Authority
JP
Japan
Prior art keywords
tester
prober
inspection system
portions
test unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017040383A
Other languages
English (en)
Other versions
JP2018147980A (ja
Inventor
徹也 加賀美
徹也 加賀美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017040383A priority Critical patent/JP6807252B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US16/490,484 priority patent/US10871516B2/en
Priority to PCT/JP2018/003382 priority patent/WO2018159207A1/ja
Priority to KR1020217019230A priority patent/KR102319587B1/ko
Priority to CN201880015667.5A priority patent/CN110383444B/zh
Priority to KR1020197028843A priority patent/KR102270542B1/ko
Priority to TW107106727A priority patent/TWI738978B/zh
Publication of JP2018147980A publication Critical patent/JP2018147980A/ja
Application granted granted Critical
Publication of JP6807252B2 publication Critical patent/JP6807252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Environmental & Geological Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本発明は、基板の検査を行う検査システムに関する。
半導体デバイスの製造プロセスにおいては、基板である半導体ウエハ（以下単にウエハと記す）における全てのプロセスが終了した段階で、ウエハに形成されている複数の半導体素子（デバイス）の電気的検査が行われる。このような電気的検査を行う装置は、一般的に、ウエハステージ、デバイスに接触するプローブを有するプローブカード、ウエハの位置合わせを行うアライナー等を有するプローバ部と、デバイスに電気的信号を与え、デバイスの種々の電気特性を検査するためのテスタとを有している。
また、このような電気的検査を多数のウエハに対して効率的に行うため、プローブカードやウエハ保持用のチャックプレート等を有するプローバ部と、テスタを収納したテストヘッドとを有するセルを横方向および高さ方向に複数台並べたて検査システムが用いられている（例えば特許文献１）。特許文献１では横方向に４個、高さ方向に３個のセルを有するものが例示されている。また、各セルにおいては、プローバ部の上にテストヘッドが載せられている。
特開２０１４−１７９３７９号公報
このような検査システムにおいては、さらなる効率的な検査が求められ、スループットを高めるためにさらにセル数を増加させることが求められているが、このような検査システムを配置するクリーンルームの高さに制限があり、高さ方向のセルの数を増加させることは困難であり、また、クリーンルームでのシステムのフットプリントを極力抑える必要があることから、横方向のセルの数にも限界がある。
したがって、本発明は、フットプリントを極力増加させることなく、従来よりもスループットを高めて効率的に基板の検査を行うことができる検査システムを提供することを課題とする。
上記課題を解決するため、本発明は、ステージ上の基板に形成されたデバイスにプローブカードのプローブを接触させる複数のプローバ部と、前記プローブカードを介して前記基板上の複数のデバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタとを有し、前記複数のプローバ部は、前記プローバ部が多段に積み重ねられたユニットが、横方向に複数並べられた状態で配置され、前記テスタの主要部を構成するテストユニットが横方向に隣り合う前記プローバ部の間に配置されることを特徴とする検査システムを提供する。
前記テスタは、基板に形成されたデバイスに電気信号を与え、電気特性の測定を行うテスタモジュールボードと、前記プローブカードと前記テスタモジュールボード間のインターフェースとなるテスタマザーボードとを有し、前記テストユニットは、前記テスタモジュールボード、および前記テスタモジュールボードのためのコントローラおよび電源を有し、前記テスタマザーボードは前記プローバ部に配置されていることが好ましい。
前記テストユニットは、複数の前記プローバ部に対応して設けられ、前記テストユニットは、前記対応する複数のプローバ部の前記テスタマザーボードにそれぞれ接続される複数の前記テスタモジュールボードを有することが好ましい。
前記テストユニットは、前記プローバ部の数に応じて複数有していることが好ましく、前記テストユニットは、その両側の２つのプローバ部に接続されているか、または、その両側２つずつ４つのプローバ部に接続されている構成をとることができる。
前記テスタモジュールボードと前記テスタマザーボードとはケーブル接続またはコネクタ接続される構成とすることができる。
前記テスタマザーボードと前記プローブカードとの間にコンタクトブロックが配置され、前記プローブカードと前記コンタクトブロックとの間はポゴピンにより接続される構成とすることができる。この場合に、前記テスタマザーボードと前記コンタクトブロックとの間は、半田付けまたはコネクタにより接続される構成とすることができる。
前記テスタモジュールボードの構成部品のうち、動作周波数が高い部品または波形精度が高い部品を前記テスタマザーボードに近接させることが好ましい。この場合に、前記テスタモジュールの構成部品を、動作周波数が高い順または波形精度が高い順に近づけて配置することができる。
本発明によれば、プローバ部は、前記プローバ部が多段に積み重ねられたユニットが、横方向に複数並べられた状態で配置され、テスタの主要部を構成するテストユニットが前記プローバ部の側方に配置されるので、フットプリントを極力増加させることなく、従来よりもスループットを高めて効率的に基板の検査を行うことができる。
本発明の第１の実施形態に係る検査システムの概略構成を示す側面図である。 図１の検査システムにおけるプローバ部を示す概略構成図である。 図１の検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。 従来の検査システムを示す側面図である。 本発明の第２の実施形態に係る検査システムの概略構成を示す側面図である。 図５の検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。 本発明の第３の実施形態に係る検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
＜第１の実施形態＞
まず、第１の実施形態について説明する。
図１は本発明の第１の実施形態に係る検査システムの概略構成を示す側面図、図２は図１の検査システムにおけるプローバ部を示す概略構成図、図３は図１の検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。
本実施形態の検査システム１００は、被検査基板であるウエハＷの電気的検査を行うものであり、図１に示すように、プローバ部１０が高さ方向（Ｚ方向）に４段積み重ねられたユニットが、横方向（Ｘ方向）に４つ並べられており、合計１６個のプローバ部１０を有している。
プローバ部１０の側方にはテスタの主要部を構成するテストユニット２０が配置されている。具体的には、横方向に隣り合うプローバ部１０の間に、それぞれテストユニット２０が配置されており、テストユニット２０は合計８つ設けられている。
プローバ部１０は、図２に示すように、ウエハＷを真空吸着等により吸着支持するステージ１１と、Ｘ−Ｙテーブル機構、Ｚ方向移動機構およびθ方向移動機構（いずれも図示せず）によりステージ１１をＸ、Ｙ、Ｚ、θ方向に移動して、ウエハＷを所定位置へ位置決めするアライナー１２と、ステージ１１と対向して設けられたプローブカード１３と、プローブカード１３を支持する支持プレート１４とを有するプローバ本体１５と、テスタの構成要素であるテスタマザーボード２２と、プローブカード１３とテスタマザーボード２２とを接続するコンタクトブロック２１とを有している。
プローブカード１３は、ウエハＷに形成されたデバイスの電極に接触する複数のプローブ１３ａを有している。また、コンタクトブロック２１の下側にはプローブカード１３と接続する複数のポゴピン２１ａが設けられている。また、テスタマザーボード２２とコンタクトブロック２１の接続は、直接半田付けまたはコネクタ接続されている。コネクタ２１ａは、１００００個程度設けられている。
なお、プローブ１３ａをウエハＷに形成されたデバイスの電極に接触させて検査を行っている際に、支持プレート１４とステージ１１との間の検査空間をシールやベローズで密閉し、その空間を減圧状態としてステージ１１を支持プレート１４に吸着させてもよく、その場合は、１つのアライナー１２を、同じ段の４つのプローバ部１０に対して共通に用いることができる。
テストユニット２０は、テスタの主要部をなすものであり、両側の２つのプローバ部１０に接続可能である。図３に示すように、テストユニット２０は、２つのテスタモジュールボード２３と、１つのコントローラ２４と、１つの電源２５とを有している。このテストユニット２０とプローバ部１０のテスタマザーボード２２により、テスタが構成される。各テスタモジュールボード２３は、それぞれに対応するプローバ部１０の近傍に設けられており、これらは共通のコントローラ２４で制御され、共通の電源２５から給電される。コントローラ２４としては、例えばパーソナルコンピュータを用いることができる。電源２５はテスタモジュールボード２３およびコントローラ２４に給電する。テスタは、このような構成のテストユニット２０と、プローバ部１０のテスタマザーボード２２により構成される。
テスタモジュールボード２３は、ウエハＷ上のデバイスに対する電力供給、波形入力（ドライバ）、波形測定（コンパレータ）、電圧、電流出力および測定を行うものである。各テスタモジュールボード２３は、実際には、複数のボードからなっている。また、テスタの構成部品の中でプローバ部１０に配置されるテスタマザーボード２２は、テスタモジュールボード２３とプローブカード１３との間で波形、電圧、電流の入出力を受け渡すためのボードであり、その他にデバイス用コンデンサが搭載される。対応するテスタモジュールボード２３とテスタマザーボード２２とはインピーダンス調整可能な配線２６により接続されている。また、テスタモジュールボード２３とテスタマザーボード２２との接続は、コネクタ接続であってもよい。
なお、図示していないが、検査システム１００は、各段の４つのプローバ部１０に対してウエハＷを搬送する４つの搬送装置と、ウエハ収納容器およびプローブカード収納容器等が接続された搬入出部を有している。搬送装置は、プローブカード交換の際にはプローブカードの搬送も行えるようになっている。また、やはり図示していないが、検査システム１００は、プローバ部１０に対するウエハＷの搬送やステージ１１の移動、真空系等を制御する制御部を有している。
このように構成される検査システム１００においては、搬送装置によりウエハＷを各プローバ部１０に搬送し、ステージ１１の位置調節を行って、ウエハＷに形成されたデバイスの電極にプローブカード１３の複数のプローバ１３ａを接触させ、テスタにより電気特性を検査する。このとき、ウエハＷは１６台のプローバ部１０に順次搬送され、テスタにより複数のウエハＷに対して同時並行的に検査を行うことができる。
図４に示すように、従来の検査システム２００は、プローバ部２１０の上に、テスタの構成部品を筐体内に収納してなるテストヘッド２２０を載せた構成を有するセル２３０を横方向と高さ方向に複数第並べた構成を有している。しかし、従来のようにプローバ部２１０の上にテストヘッド２２０を載せた構成のセル２３０は、高さが高く、機種にもよるが、多くの場合、図４に示すように、高さ方向のセルの数は３段が限界であった。したがって、セルの数を増加させてスループットを高めようとすると、横方向のセル数を増加せざるを得ないが、そうするとシステムのフットプリントが大きくなってしまう。また、従来の検査システムでは、フレームがセルごとに分かれており、テストヘッド２２０は、そのフレーム内に収容されるため、プローバ部の制約を受ける。このため、テストヘッド２２０が小さくなっても容積は変わらず、全体の容積効率を改善することは困難であり、このことからもフットプリントの増加を抑えつつセルの数を増加させることは困難である。
そこで、本実施形態では、従来のようなプローバ部とテストヘッドとが一体となったセル構造ではなく、プローバ部１０と、テスタの主要部をなす構成部品をユニット化したテストユニット２０とを別個にし、テストユニット２０をプローバ部１０の側方に配置するようにした。
これにより、高さ方向に重ねるのはプローバ部１０だけでよいので、高さ方向の段数を増やすことができ、例えば、図４のように従来３段だったものを図１のように４段に増やすことができる。また、テストユニット２０をプローバ部１０の横に置くことにより、その分フットプリントは増加するが、プローバ部１０とテストユニット２０が完全に分かれており、従来のようにプローバ部のフレームの中にテストヘッドを収容する必要がなくなり、従来のようにセルのフレームの中にテストヘッド用の一定の空間を確保しておくことによる制約がなくテストユニット２０の構成を決めることができることにより、容積効率を高め、フットプリントの増加を極力抑えることができる。特に、テストユニット２０を２つのプローバ部１０の間に設け、両側の２台のプローバ部１０に接続しているため、コントローラ２４および電源２５を２つのプローバ部に対し共用することができ、テストユニット２０を小型化できるので、一層フットプリントの増加を抑制する効果が高い。また、テストユニット２０の幅は、性能（動作周波数、電源数等）に応じて適正に調整することができるので、フットプリントをきめ細かに調整可能である。
このように、プローブ部１０の段数を増加することができ、テストユニット２０の構成および配置の自由度を高くし、かつ１台のテストユニット２０を２台のプローバ部１０で共用できることから、フットプリントを極力増加させることなく、ウエハ処理を司るプローバ部の台数を増やすことができる。このため、フットプリントを極力増加させることなく、従来よりもスループットを高めて効率的に基板の検査を行うことができる。
さらに、テスタマザーボード２２は、従来のようにテストヘッドからの荷重負荷がかからないので、接触安定性が高い。また、このようにテスタマザーボード２２に負荷がかからないことから、テスタマザーボード２２とコンタクトブロック２１とを直接半田付けまたはコネクタ接続できるので、一層接触安定性が良くなる。
さらにまた、テスタモジュールボード２３とテスタマザーボード２２とは配線接続またはコネクタ接続とするため、従来客先毎に異なっていたピンアサインがケーブル交換で済み、コストダウンにつながる。また、このようにテスタモジュールボード２３とテスタマザーボード２２とを配線接続またはコネクタ接続とすることにより、プローバ部１０とテストユニット２０の熱の遮断も容易にでき、常温での検査のみならず、低温検査や高温検査といったプローバ部の熱移動に敏感な検査においても熱の効率が良くなる。
さらにまた、上述のように、テストユニット２０はプローバ部１０とは別個の専用のエリアであるため、従来のテストヘッドのような筐体が必要なく、また、テストユニット２０は両側のプローバ部１０に接続され、コントローラ２４および電源２５が共用されるので、コストダウンを図ることができる。
さらにまた、プローバ部１０の構造は、従来と同様でよいため、従来の検査システムの部品を多数そのまま用いることができ、装置コストを抑制することができる。
＜第２の実施形態＞
次に、第２の実施形態について説明する。
図５は本発明の第２の実施形態に係る検査システムの概略構成を示す側面図、図６は図５の検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。
本実施形態の検査システム１００′は、第１の実施形態と同様、プローバ部１０が高さ方向（Ｚ方向）に４段積み重ねられたユニットが、横方向（Ｘ方向）に４つ並べられており、合計１６個のプローバ部１０を有している。
横方向に隣接するプローバ部１０の間には、それぞれテスタの主要部を構成するテストユニット２０′が配置されている。１つのテストユニット２０′は、両側２段、合計４つのプローバ部１０に接続されている。
具体的には、テストユニット２０′は、各プローバ部１０に対応する４つのテスタモジュールボード２３と、１つのコントローラ２４と、１つの電源２５とを有している。テストユニット２０′は、一番下に電源２５が配置され、その上にコントローラ２４が配置され、さらにその上に４つのテスタモジュールボード２３が配置されている。各テスタモジュールボード２３は、最も近いプローバ部１０のテスタマザーボード２２に配線２６で接続されている。コネクタ接続であってもよい。
本実施形態では、４つのプローバ部１０に対して１つのテストユニット２０′が配置されており、コントローラ２４および電源２５を４つのテスタモジュールボードで共用できるので、テストユニット２０′は、第１の実施形態のテストユニット２０よりも容積効率が高い。このため、システムのフットプリントを第１の実施形態よりも小さくすることができる。また、コントローラ２４および電源２５を４つのテスタモジュールボード２３で共用できることより、第１の実施形態よりもコストダウンの効果も高い。
＜第３の実施形態＞
次に、第３の実施形態について説明する。
図７は、本発明の第３の実施形態に係る検査システムにおけるテストユニットの構成およびテストユニットとプローバ部のテスタマザーボードとの接続を示す図である。
本実施形態では、第１の実施形態と同様、プローバ部１０が高さ方向（Ｚ方向）に４段積み重ねられたユニットが、横方向（Ｘ方向）に４つ並べられており、合計１６個のプローバ部１０を有しており、横方向に隣接するプローバ部１０の間にテスタの主要部を構成するテストユニット２０″が設けられている。
テストユニット２０″は、第１の実施形態のテストユニット２０と同様、２つのテスタモジュールボード２３と、１つのコントローラ２４と、１つの電源２５とを有しているが、テスタモジュールボード２３のうち、動作周波数が高い部品または波形制度が高い部品である部品２３ａをテスタマザーボード２２に近接して配置した点がテストユニット２０とは異なっている。
このように、動作周波数が高い部品または波形精度が高い部品である部品２３ａをテスタマザーボード２２に近接して配置することにより、高周波数波形および高精度波形を劣化させずに伝送することができる。
このとき、テスタモジュールボード２３の構成部品を、動作周波数が高い順または波形精度が高い順にテスタマザーボード２２に近づけて配置することが好ましい。
＜他の適用＞
なお、本発明は上記実施形態に限定されることなく、本発明の思想の範囲内において種々変形可能である。例えば、上記実施形態では、プローバ部を横に４個並べ、高さ方向に４段積み重ねた例を示したが、横方向の個数および高さ方向の段数はこれに限るものでない。また、テストユニットを両側２つまたは両側４つのプローバ部に接続した場合を示したが、これに限らず、例えば両側８つに接続してもよく、また、プローバ部とテストユニットを１対１で設けてもよい。
１０；プローバ部
１１；ステージ
１２；アライナー
１３；プローブカード
１３ａ；プローブ
１４；支持部材
２０，２０′，２０″；テストユニット
２１；コンタクトブロック
２１ａ；ポゴピン
２２；テスタマザーボード
２３；テスタモジュールボード
２３ａ；部品
２４；コントローラ
２５；電源
２６；配線
１００，１００′；検査システム
Ｗ；半導体ウエハ（基板）

Claims (11)

  1. ステージ上の基板に形成されたデバイスにプローブカードのプローブを接触させる複数のプローバ部と、
    前記プローブカードを介して前記基板上の複数のデバイスに電気的信号を与え、前記デバイスの電気特性を検査するテスタと
    を有し、
    前記複数のプローバ部は、前記プローバ部が多段に積み重ねられたユニットが、横方向に複数並べられた状態で配置され、
    前記テスタの主要部を構成するテストユニットが横方向に隣り合う前記プローバ部の間に配置されることを特徴とする検査システム。
  2. 前記テスタは、基板に形成されたデバイスに電気信号を与え、電気特性の測定を行うテスタモジュールボードと、前記プローブカードと前記テスタモジュールボード間のインターフェースとなるテスタマザーボードとを有し、前記テストユニットは、前記テスタモジュールボード、および前記テスタモジュールボードのためのコントローラおよび電源を有し、前記テスタマザーボードは前記プローバ部に配置されていることを特徴とする請求項１に記載の検査システム。
  3. 前記テストユニットは、複数の前記プローバ部に対応して設けられ、前記テストユニットは、前記対応する複数のプローバ部の前記テスタマザーボードにそれぞれ接続される複数の前記テスタモジュールボードを有することを特徴とする請求項２に記載の検査システム。
  4. 前記テストユニットは、前記プローバ部の数に応じて複数有していることを特徴とする請求項３に記載の検査システム。
  5. 前記テストユニットは、その両側の２つのプローバ部に接続されていることを特徴とする請求項４に記載の検査システム。
  6. 前記テストユニットは、その両側２つずつ４つのプローバ部に接続されることを特徴とする請求項４に記載の検査システム。
  7. 前記テスタモジュールボードと前記テスタマザーボードとはケーブル接続またはコネクタ接続されることを特徴とする請求項２から請求項６のいずれか１に記載の検査システム。
  8. 前記テスタマザーボードと前記プローブカードとの間にコンタクトブロックが配置され、前記プローブカードと前記コンタクトブロックとの間はポゴピンにより接続されていることを特徴とする請求項２から請求項７のいずれか１項に記載の検査システム。
  9. 前記テスタマザーボードと前記コンタクトブロックとの間は、半田付けまたはコネクタにより接続されることを特徴とする請求項８に記載の検査システム。
  10. 前記テスタモジュールボードの構成部品のうち、動作周波数が高い部品または波形精度が高い部品を前記テスタマザーボードに近接させることを特徴とする請求項２から請求項９のいずれか１項に記載の検査システム。
  11. 前記テスタモジュールの構成部品を、動作周波数が高い順または波形精度が高い順に近づけて配置することを特徴とする請求項１０に記載の検査システム。
JP2017040383A 2017-03-03 2017-03-03 検査システム Active JP6807252B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017040383A JP6807252B2 (ja) 2017-03-03 2017-03-03 検査システム
PCT/JP2018/003382 WO2018159207A1 (ja) 2017-03-03 2018-02-01 検査システム
KR1020217019230A KR102319587B1 (ko) 2017-03-03 2018-02-01 검사 시스템
CN201880015667.5A CN110383444B (zh) 2017-03-03 2018-02-01 检查系统
US16/490,484 US10871516B2 (en) 2017-03-03 2018-02-01 Inspection system
KR1020197028843A KR102270542B1 (ko) 2017-03-03 2018-02-01 검사 시스템
TW107106727A TWI738978B (zh) 2017-03-03 2018-03-01 檢查系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017040383A JP6807252B2 (ja) 2017-03-03 2017-03-03 検査システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020194946A Division JP2021028993A (ja) 2020-11-25 2020-11-25 検査システム

Publications (2)

Publication Number Publication Date
JP2018147980A JP2018147980A (ja) 2018-09-20
JP6807252B2 true JP6807252B2 (ja) 2021-01-06

Family

ID=63370873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017040383A Active JP6807252B2 (ja) 2017-03-03 2017-03-03 検査システム

Country Status (6)

Country Link
US (1) US10871516B2 (ja)
JP (1) JP6807252B2 (ja)
KR (2) KR102319587B1 (ja)
CN (1) CN110383444B (ja)
TW (1) TWI738978B (ja)
WO (1) WO2018159207A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548389B1 (ko) * 2021-06-21 2023-06-27 주식회사 쎄믹스 전장 유지보수 도어를 갖는 프로버

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172053A (en) * 1989-02-24 1992-12-15 Tokyo Electron Limited Prober apparatus
US5539676A (en) * 1993-04-15 1996-07-23 Tokyo Electron Limited Method of identifying probe position and probing method in prober
KR100213840B1 (ko) * 1995-01-24 1999-08-02 오우라 히로시 반도체 시험장치
SG108210A1 (en) * 1998-06-19 2005-01-28 Advantest Corp Probe contactor formed by photolithography process
JP2005136302A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2008205042A (ja) * 2007-02-16 2008-09-04 Renesas Technology Corp 半導体集積回路装置の製造方法
US8378705B2 (en) * 2008-02-29 2013-02-19 Nhk Spring Co., Ltd. Wiring substrate and probe card
US9121901B2 (en) * 2009-02-12 2015-09-01 Advantest Corporation Semiconductor wafer test apparatus
JP5789206B2 (ja) * 2011-12-08 2015-10-07 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
WO2013100917A1 (en) * 2011-12-27 2013-07-04 Intel Corporation Optical transmission of test data for testing integrated circuits
JP5690321B2 (ja) * 2012-11-29 2015-03-25 株式会社アドバンテスト プローブ装置および試験装置
JP2014179379A (ja) * 2013-03-13 2014-09-25 Tokyo Electron Ltd ウエハ検査装置及び該装置の整備方法

Also Published As

Publication number Publication date
WO2018159207A1 (ja) 2018-09-07
TWI738978B (zh) 2021-09-11
TW201843752A (zh) 2018-12-16
KR102270542B1 (ko) 2021-06-28
KR20210079418A (ko) 2021-06-29
KR20190120350A (ko) 2019-10-23
CN110383444B (zh) 2023-05-30
CN110383444A (zh) 2019-10-25
US10871516B2 (en) 2020-12-22
US20200011925A1 (en) 2020-01-09
KR102319587B1 (ko) 2021-10-29
JP2018147980A (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
JP5226022B2 (ja) 試験装置および試験方法
US10114070B2 (en) Substrate inspection apparatus
US11035883B2 (en) Intermediate connection member and inspection apparatus
US10928441B2 (en) Circuit device, tester, inspection device, and method of adjusting bending of circuit board
JP6807252B2 (ja) 検査システム
WO2010125605A1 (ja) 配線基板ユニットおよび試験装置
JPWO2020033335A5 (ja)
JP2021028993A (ja) 検査システム
JP2010204081A (ja) 試験装置
WO2021182083A1 (ja) 検査治具及びそれを備えた基板検査装置
WO2023276769A1 (ja) スキャナ装置、及び電気検査装置
JP2006126063A (ja) 半導体検査装置およびｉｃソケット
KR102255941B1 (ko) 전자 부품 검사 장치, 전자 부품 검사 방법, 및 검사 방법의 프로그램
US11016142B2 (en) Adjustment method of inspection system and auxiliary element therefor
TW202411656A (zh) 自動試驗裝置及其介面裝置
JP4437838B1 (ja) 試験装置
JP2005114407A (ja) 電気的接続ユニット及び電気的接続装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201207

R150 Certificate of patent or registration of utility model

Ref document number: 6807252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250