JP7302117B2 - 半導体デバイスの検査治具 - Google Patents

半導体デバイスの検査治具 Download PDF

Info

Publication number
JP7302117B2
JP7302117B2 JP2018144583A JP2018144583A JP7302117B2 JP 7302117 B2 JP7302117 B2 JP 7302117B2 JP 2018144583 A JP2018144583 A JP 2018144583A JP 2018144583 A JP2018144583 A JP 2018144583A JP 7302117 B2 JP7302117 B2 JP 7302117B2
Authority
JP
Japan
Prior art keywords
semiconductor device
conductor
output terminal
signal
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018144583A
Other languages
English (en)
Other versions
JP2020020663A (ja
Inventor
穂高 坂口
重雄 林
聖司 竹田
真吾 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Totoku
Original Assignee
Totoku
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Totoku filed Critical Totoku
Priority to JP2018144583A priority Critical patent/JP7302117B2/ja
Publication of JP2020020663A publication Critical patent/JP2020020663A/ja
Application granted granted Critical
Publication of JP7302117B2 publication Critical patent/JP7302117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、半導体デバイスの検査治具及び検査方法に関し、さらに詳しくは、例えばI/O変換の機能を持ち、10GHz以上の信号を送受信し、250μm以下の狭ピッチ電極を備えた半導体デバイス等を検査するための検査治具に関する。
半導体集積回路の検査では、半導体基板上の複数のチップ内の集積回路に所定の信号を同時入力させ、このときの出力信号の正常/異常を同時検査することで、一括動作確認を行っている。そのための検査装置としては、例えば特許文献1に記載のアライメント装置が提案されている。このアライメント装置は、プローブシートに設けられているプローブ端子と半導体ウエハに形成されている検査用電極とを正確に位置合わせできるようにした装置である。詳しくは、半導体基板の外周付近に2個の位置合わせマークを形成し、プローブ基板にも2個の位置合わせマークを形成し、これら位置合わせマークの位置をそれぞれ検出して位置ずれ量を測定している。検査基板には、位置合わせマークを検出するために2個の貫通孔が設けられ、その2個の貫通孔の上方にそれぞれ1台のCCDカメラを設置している。各CCDカメラは、検査基板の貫通孔を介して、半導体基板の位置合わせマーク及びプローブ基板の位置合わせマークを1個ずつ撮像し、撮像画像を用いて位置ずれ量を測定し、さらに、測定結果に基づいて基板載置台の位置を調整して、半導体基板の検査用電極とプローブ間の位置合わせと接触を行っている。
近年、半導体集積回路の多品種少量生産品に対応する半導体検査装置が要請されている。特許文献2では、特許文献1のような従来型の半導体検査装置をそのまま用いたときの問題(精度、その場観察及び価格に劣る)を解決した小型基板検査装置を提案している。その小型基板検査装置は、小形の半導体基板の集積回路中の検査用電極とプローブとの間の位置あわせ精度・接触精度が高く、処理基板全体の状態をその場で観察しながら検査ができる、安価で小型な基板検査装置であって、集積回路と、集積回路の電極に当接されるプローブ端子が設けられたプローブ基板とを位置合わせするために、プローブ基板を透明にして、集積回路に設けた複数の第1の位置合わせマークとプローブ基板に設けた複数の第2の位置合わせマークとをカメラにより撮像して位置合わせするという技術である。
半導体検査装置において、固定された半導体デバイスの電極と検査治具のプローブとの位置合わせは、半導体デバイスの上に検査治具を移動させ、半導体デバイス上の目印(使用していない電極や回路パターンなど)を目視(カメラによる一つの画像)により確認しながら、検査治具側との位置を少しずつ移動(XYZθ方向)させて調整している。
現在の半導体デバイスでは、10GHz以上の高周波信号を送受信するなど、高速化が進んでおり、電気信号を取り出して検査する検査冶具の伝送線路もインピーダンス整合をしなければならない。また、半導体デバイスには、I/O変換機能のための複数の受光素子、発光素子及び電気信号電極を備えたものがあり、そうした半導体デバイスの検査では、受光素子と発光素子との間で光信号の送受信を行っている。また、半導体デバイスの小型化もさらに進んでおり、近年では、サイズは5mm角以下、電極ピッチは250μm以下になっている。
ところで、近年のブロードバンドネットワークの普及と共に、信号の高速化、装置の小型化及び低コスト化が図られており、高速信号伝送にはノイズの影響を受けにくくするために、差動信号を用いるのが一般的になっている。このような差動信号伝送装置の伝送線路には、2本の信号線路(S)の間と両側にグランド(G)を配置したGSGSG構造の差動伝送線路が採用されている。
高速化と高密度実装が可能な差動信号伝送装置として、例えば特許文献3では、差動伝送線路に流れる電流信号の伝送特性の確保および反射ノイズの抑制を両立させることができ、かつ差動伝送線路の面積を小さくすることができる差動信号伝送装置が提案されている。この差動信号伝送装置は、差動伝送線路と送信回路とを備え、その差動伝送線路は、誘電体層と、誘電体層の裏面に形成された裏面グランド層と、誘電体層の表面に形成された複数の信号線路とを少なくとも備えている。
特開2000-164655号公報 特開2015-82587号公報 特開2018-7132号公報
上記半導体デバイスの検査治具において、半導体デバイスと高周波基板とはプローブ1で電気的に接続され、高周波基板にはプローブからの電気信号が入力され、その電気信号は高周波基板内の信号導体で信号出力端子まで伝送される。信号導体は、電気信号を検査器側に伝送する過程においてピッチ変換等がされるが、入力信号の減衰を小さくするには、伝送路を極力短くすることが望ましい。しかしながら、電気信号を検査器側に出力する信号出力端子自体が大きい場合、信号出力端子のピッチが大きくなってしまうので、それに伴って伝送線路を長くしてピッチを拡大しなければならない。
また、信号導体にグランド導体を沿わせてインピーダンス整合することも行うことができるが、基板表面に多くのグランド導体が配線されることも考慮し、多くのグランド導体も容易に接地できる信号出力端子であることが望ましい。
本発明は、上記課題を解決するためになされたものであって、その目的は、I/O変換の機能を持ち、10GHz以上の信号を送受信し、250μm以下の狭ピッチ電極を備えた半導体デバイス等を検査するための、半導体デバイスの検査治具を提供することにある。
(1)本発明に係る半導体デバイスの検査治具は、半導体デバイスの電気特性の検査に使用される検査治具であって、
前記半導体デバイスの電気信号電極と対応する位置に設けられる複数のプローブと、前記プローブに接触する接触電極を有するインピーダンス整合された高周波基板と、前記電気信号電極と前記接触電極とを電気的に接続する位置に前記プローブを固定するホルダーとを備え、
前記高周波基板は、一方の面に設けられたグランド層と、他方の面に設けられた信号導体及びグランド導体と、前記信号導体及び前記グランド導体がそれぞれ接続する信号導体用出力端子及びグランド導体用出力端子と、該各信号出力端子に接続する信号出力端子部品とを有し、
前記信号出力端子部品は、金属で一体形成されたグランド部と、前記グランド部に対して絶縁されて配置された複数の中心導体ピンとを少なくとも備え、
前記グランド部及び前記中心導体ピンは、それぞれ前記グランド導体用出力端子及び前記信号導体用出力端子にはんだ付けで実装されている、ことを特徴とする。
この発明によれば、中心導体ピンとグランド端子が1本ずつ独立した信号出力端子部品を実装する場合と比べて、複数の中心導体ピンと一体形成されたグランド部とが一体化した信号出力端子部品としたので、コンパクトな設計とすることができる。そのため、信号出力端子間のピッチを小さくできるとともに、高周波基板の小型化及び信号出力端子までの伝送線路の短縮化を実現でき、信号の減衰を極力抑えることができる。また、信号出力端子部品と高周波基板とがはんだにより実装されているので、はんだ付け面積を大きくでき、機械的強度を向上することができる。
本発明に係る半導体デバイスの検査治具において、前記グランド部には、複数の前記グランド導体用出力端子が接続され、前記中心導体ピンには、それぞれの信号導体用出力端子が接続されている。この発明によれば、グランド導体用出力端子が一つのグランド部に接続するので、信号出力端子部品の小型化を実現できる。
本発明に係る半導体デバイスの検査治具において、前記中心導体ピンの高さと前記グランド部の高さが同じである。この発明によれば、はんだ付け工程を一度に行うことができる。
本発明に係る半導体デバイスの検査治具において、前記半導体デバイスは受光素子を有し、前記ホルダーは前記高周波基板側に設置されて前記プローブの位置を固定する高周波基板側ホルダーと、前記半導体デバイス側に設置されて前記プローブの位置を固定する半導体デバイス側ホルダーとを備え、前記高周波基板、前記高周波基板側ホルダー及び前記半導体デバイス側ホルダーには、それぞれ、前記受光素子に光を到達させるための穴が設けられており、少なくとも前記半導体デバイス側ホルダーに設けられた穴には、前記半導体デバイスが有する電極及び/又は回路パターン等の目印に対応した2個以上の切り欠きを有する。
この発明によれば、高周波基板、高周波基板側ホルダー及び半導体デバイス側ホルダーにそれぞれ設けられた穴により、半導体デバイスが備える受光素子に光を到達させることができる。そして、少なくとも半導体デバイス側ホルダーに設けられた穴は2以上の切り欠きを有するので、その切り欠きが半導体デバイスの電極及び/又は回路パターン等の目印に対応することにより、当該検査治具が備えるプローブを、検査のための電極位置に正確に接触させるように位置決めすることができる。
本発明によれば、I/O変換の機能を持ち、10GHz以上の信号を送受信し、250μm以下の狭ピッチ電極を備えた半導体デバイス等を検査するための、半導体デバイスの検査治具を提供することことができる。中心導体ピンとグランド端子が1本ずつ独立した信号出力端子部品を実装する場合と比べて、複数の中心導体ピンと一体形成されたグランド部とが一体化した信号出力端子部品を用いるので、コンパクトな設計となり、信号出力端子間のピッチを小さくして、高周波基板の小型化及び信号出力端子までの伝送線路の短縮化を実現でき、信号の減衰を極力抑えることができる。
本発明に係る半導体デバイスの検査治具の一例を示す模式図である。 図1の検査治具において、半導体デバイス側ホルダーを半導体デバイス上に配置して位置合わせする態様を示す模式図である。 信号出力端子部品の構造形態の一例を示す斜視図である。 中心導体ピンが貫通孔内に絶縁配置された例を示す図3の部分拡大図である。 信号出力端子部品が高周波基板の信号出力端子にはんだ付けされた態様を示す断面図である。
本発明に係る半導体デバイスの検査治具について図面を参照しつつ説明する。本発明はその要旨の範囲で変形又は応用が可能であり、以下の実施形態に限定されない。なお、本発明の「検査治具」は「検査部品」に言い換えてもよい。
[半導体デバイスの検査治具]
本発明に係る半導体デバイスの検査治具10(単に「検査治具」ともいう。)は、図1及び図2に示すように、受光素子52を有する半導体デバイス50の電気特性の検査に使用され、電気特性を検査する電気信号電極51の対応位置に設けられた複数のプローブ1を電気信号電極51に接触して電気特性を検査する半導体デバイス50の検査治具10である。この検査治具10は、半導体デバイス50の電気信号電極51と対応する位置に設けられる複数のプローブ1と、プローブ1に接触する接触電極61を有するインピーダンス整合された高周波基板11と、電気信号電極51と接触電極61とを電気的に接続する位置にプローブ1を固定するホルダー14とを備えている。
高周波基板11は、図5に示すように、一方の面に設けられたGND層11aと、他方の面に設けられた信号導体及びグランド導体と、信号導体及びグランド導体が接続する信号導体用出力端子11S及びGND導体用出力端子11Gと、各信号出力端子11S,11Gに接続する信号出力端子部品30とを有し、その信号出力端子部品30は、図3~図5に示すように、金属で一体形成されたグランド部31と、グランド部31に対して絶縁されて配置された複数の中心導体ピン32とを少なくとも備え、グランド部31及び中心導体ピン32は、それぞれGND導体用出力端子11G及び信号導体用出力端子11Sにはんだ付け37で実装されている。
この検査治具10は、中心導体ピンとグランド端子が1本ずつ独立した信号出力端子部品を実装する場合と比べて、複数の中心導体ピンと一体形成されたグランド部とが一体化した信号出力端子部品を備えるので、コンパクトな設計となり、信号出力端子間のピッチを小さくして、高周波基板の小型化及び信号出力端子までの伝送線路の短縮化を実現でき、信号の減衰を極力抑えることができる。
各構成要素を詳しく説明する。なお、以下では、図1及び図2の検査治具10を代表例として説明する。
[検査治具の代表例]
図1及び図2に示す検査治具10は、受光素子52を有する半導体デバイス50の電気特性の検査に使用される検査治具である。プローブ1は、電気特性を検査する電気信号電極51の対応位置に設けられ、一方の端部をその電気信号電極51に接触し、他方の端部を高周波基板11の接触電極に接触する。高周波基板11は、プローブ1を伝送した電気信号を、高周波基板11内の信号導体で信号導体用出力端子11Sまで伝送させる。ホルダー14は、図1に示すように、プローブ1を保持するものであり、高周波基板側に設置されてプローブ1の位置を固定する高周波基板側ホルダー12と、半導体デバイス側に設置されてプローブ1の位置を固定する半導体デバイス側ホルダー13とを備え、高周波基板11、高周波基板側ホルダー12及び半導体デバイス側ホルダー13には、図1に示すように、それぞれ、受光素子52に光を到達させるための穴20が設けられており、少なくとも半導体デバイス側ホルダー13に設けられた穴20には、半導体デバイス50が有する電極54及び/又は回路パターン53等の目印(53,54)に対応した2個以上の切り欠き21が設けられている。
この検査治具10では、図1に示すように、高周波基板側に撮像装置40を配置し、その撮像装置40で得た画像を見ながら、半導体デバイス上の目印53,54と、半導体デバイス側ホルダー13に少なくとも設けられた切り欠き21との位置合わせを行い、その位置合わせにより、半導体デバイス上の電気信号電極51とプローブ1とを位置合わせする。この位置合わせは半導体デバイスステージ(図示しない)又は検査治具ステージ(図示しない)の一方又は両方を移動して行うことができ、半導体デバイス50の電気特性を検査する電気信号電極51の対応位置に設けられた複数のプローブ1を電極に接触して半導体デバイスの電気特性を正確に検査することができる。
そして、この検査治具10は、高周波基板11、高周波基板側ホルダー12及び半導体デバイス側ホルダー13にそれぞれ穴20を設け、その穴20により、半導体デバイス50が備える受光素子52に光を到達させて半導体デバイスが備えるI/O変換機能を動作させ又は動作させないで検査することができる。こうした位置合わせは、目視又は撮像装置40で得た画像を見ながら手動又は自動で行うが、少なくとも半導体デバイス側ホルダー13に設けられた穴20には2以上の切り欠き21(図3参照)が設けられているので、その切り欠き21を半導体デバイス50の目印(電極54、回路パターン53等)に対応させて位置調整する。その結果、検査治具10が備えるプローブ1を、半導体デバイス50の電気信号電極51に正確に接触させることができる。
(半導体デバイス)
半導体デバイス50は、図1に示すように、本発明に係る検査治具10の検査対象である。この半導体デバイス50は、受光素子52を有するものであれば特に限定されないが、10GHz以上の高周波信号を送受信する高速デバイスである。具体的には、受光素子、発光素子及び電気信号電極等を任意に同一面に有するI/O変換機能を備えたものを好ましく挙げることができる。こうした半導体デバイス50は、10GHz以上の高周波で駆動し、受光素子と発光素子との間で光信号の送受信を行っている。また、小型化もさらに進んでおり、サイズは5mm角以下、電極ピッチは250μm以下、さらに150μm以下の狭ピッチ電極を備えたものに対して好ましく検査できる。
一例としては、100Gbpsの光信号を受信し、25Gbpsで4ラインの電気信号で発信する半導体デバイス50を挙げることができる。この半導体デバイス50は、5mm角以下のサイズの受光素子52を複数個備え、同一面に電気信号を発信する電気信号電極51を150μmピッチで複数個有しているもの等を例示できる。
(高周波基板)
高周波基板11は、図1に示すように、プローブ1の位置を固定するホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)に接合して一体化した検査治具10を構成している。高周波基板11は、半導体デバイス50に対して、ホルダー14を挟んだ反対側の位置に設けられている。
高周波基板11は、上記半導体デバイス50の検査に使用されるものであり、インピーダンス整合のために、片面(裏面ともいう。)にGND層を有し、他方の面(表面ともいう。)に信号導体とグランド導体とを有した高周波伝送可能な基板である。この高周波基板11は、一方の面に設けられたGND層11aと、他方の面に設けられた信号導体及びGND導体と、信号導体及びGND導体がそれぞれ接続する信号導体用出力端子11S及びGND導体用出力端子11Gと、それら各信号出力端子11S,11Gに接続する信号出力端子部品30とを有している。表面の信号導体及びGND導体と、裏面のGND層との間に絶縁層が設けられている。絶縁層としては、例えば低誘電率のフッ素系絶縁材料(例えばPFA等)を挙げることができ、その厚さは特に限定されない。
高周波基板11において、近年の小型化・集積化した半導体デバイス50に対応したものとして、プローブ1と接触する接触電極は、信号導体によって信号導体用出力端子11Sまで配線される。信号導体は狭ピッチのまま信号導体用出力端子11Sまでインピーダンス整合させて配線することは困難であるので、必要に応じて導体幅を連続的又は段階的に拡大しながら信号導体用出力端子11Sに向けて配線する。
GND導体は、信号導体を信号導体用出力端子11Sに向けて配線するとき、GND導体を信号導体と一定の距離を置いて配置してインピーダンスを調整するために設けている。このGND導体は、裏面のGND層11aとビア(スルーホールの内周にメッキで接続)で接続されている。こうしたGND導体を信号導体に沿わせることにより、インピーダンスを一定且つ安定にすることができる。
なお、高周波基板11は、表面には回路パターンが高密度配線され、裏面にはGND層11aが配置されていることから、GND層11aが設けられた位置には穴が開けられないし、大きな穴や余計な穴を開けるスペースもない。しかし、本発明では、高周波基板11の構造設計により、伝送線路のインピーダンスを保持したまま、図2に示すような穴20をあけている。その穴20は、半導体デバイス50が有する受光素子52を含む位置に開けられ、検査器(図示しない)側の光ファイバー(図示しない)から照射される光信号を受光素子で受光することができる。さらに、図1に示すように、撮像装置40で得た画像を見ながら、図2に示す半導体デバイス上の目印53,54と、半導体デバイス側ホルダー13に少なくとも設けられた切り欠き21とを、目視又は撮像して位置決め調整することで、半導体デバイス50と検査治具10との位置合わせを行い、半導体デバイス50が備える電気信号電極51と、検査治具10が備えるプローブ1とを位置合わせしたうえで接触させることができる。
(信号出力端子部品)
信号出力端子部品30は、図3~図5に示すように、金属で一体形成されたグランド部31と、グランド部31に対して絶縁されて配置された複数の中心導体ピン32とを少なくとも備えている。そして、グランド部31と中心導体ピン32とは、高周波基板11が備えるGND導体用出力端子11G及び信号導体用出力端子11Sにそれぞれはんだ37で接続されて実装されている。
グランド部31は、銅合金、ステンレス鋼等の金属を切削加工して作製することができる。このグランド部31は、複数のGND導体用出力端子11Gが電気的に導通接続されている。信号出力端子部品30は、中心導体ピンとグランド端子が1本ずつ独立した従来の信号出力端子部品を実装する場合と比べて、複数の中心導体ピン32と一体形成された1つのグランド部31とが一体化した部品となっているので、コンパクトな設計とすることができる。そのため、信号出力端子間のピッチを小さくできるとともに、高周波基板11の小型化及び信号出力端子までの伝送線路の短縮化を実現でき、信号の減衰を極力抑えることができる。図5の例では、グランド部31が複数のGND導体用出力端子11G,11Gにはんだ37で接続されている。
中心導体ピン32は、銅合金等の金属を導体部として有し、電気的に接続可能なものであればその構造形態は特に限定されない。中心導体ピン32は、はんだ付け可能な材質で形成されていることが好ましいが、先端32a又は全体をめっきによりはんだ付け性を付与してもよい。図5の例では、中心導体ピン32の先端32aが信号導体用出力端子11Sにはんだ37で接続されている。
中心導体ピン32の高さとグランド部31の高さは、同じであることが好ましく、はんだ付け工程を一度に行うことができる。また、信号出力端子部品30と高周波基板11とがはんだ37により実装されているので、はんだ付け面積を大きくでき、機械的強度を向上することができる。
なお、図3及び図4に示すように。信号出力端子部品30には、中心導体ピン32を位置決めする貫通孔34が段差部33に設けられている。中心導体ピン32はその貫通孔34で位置決めされて、所定の位置の信号導体用出力端子11Sに接続する。その貫通孔34内では、中心導体ピン32とグランド部31とが絶縁されている。その絶縁は、貫通孔34の内周に絶縁層が設けられていてもよいし、中心導体ピン32の外周に絶縁層が設けられていてもよい。また、信号出力端子部品30において、高周波基板11の接続部側35aは高周波基板11に接続され、検査器配線(図示しない)の接続部側35bは検査器に繋ぐ配線にコネクタ等で接続される。
(高周波基板側ホルダー)
高周波基板側ホルダー12は、図1に示すように、プローブ1の位置を固定するホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)のうち、高周波基板側に位置するホルダーである。高周波基板側ホルダー12は、半導体デバイス側ホルダー13と一定の距離を空けて設置されている。こうすることにより、適当なインピーダンス整合を実現しやすくなる。なお、高周波基板側ホルダー12は、加工性、絶縁性、誘電率等を考慮して選択された樹脂材料で形成されていればよい。例えば、加工性の観点では、ポリエステル系樹脂等の加工性の良い樹脂を採用でき、低誘電率の観点では、フッ素系樹脂材料等の樹脂を採用でき、インピーダンスへの影響を小さくすることができる。また、反射特性を最少とするために、厚さは薄い方が望ましい。また、インピーダンス整合のために、プローブ1が設けられる位置での高周波基板側ホルダー12と半導体デバイス側ホルダー13との間は、プローブ1の周囲に誘電体を設けないことが好ましい。
高周波基板側ホルダー12には、例えば図2に示すように、プローブ1を挿通させるためのプローブ穴(図示しない)と、上記した高周波基板11と同様、光信号を送受信させるための穴20とが少なくとも設けられている。穴20への切り欠きは、少なくとも半導体デバイス側ホルダー13には設けられているが、高周波基板側ホルダー12には設けられていなくてもよいし、必要に応じて設けられていてもよい。
なお、高周波基板側ホルダー12には、後述する半導体デバイス側ホルダー13と同様の堀り込み部を設けてもよい。こうすることにより、高周波基板側ホルダーを薄くすることができる。
(半導体デバイス側ホルダー)
半導体デバイス側ホルダー13は、図1及び図2に示すように、プローブ1の位置を固定するホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)のうち、半導体デバイス側に位置するホルダーである。半導体デバイス側ホルダー13は、適当なインピーダンス整合を実現しやすくするため、高周波基板側ホルダー12と一定の距離を空けて設置されている。例えば、高周波基板側ホルダー12と半導体デバイス側ホルダー13とは、上面からみた形状がロの字形状のプレート15を間に介して固定され、高周波基板側ホルダー12と半導体デバイス側ホルダー13との間の空間16が一定の空間距離を保つように構成されている。この半導体デバイス側ホルダー13も、高周波基板側ホルダー12と同様、加工性、絶縁性、誘電率等を考慮して選択された樹脂材料で形成されていればよい。例えば、加工性の観点では、ポリエステル系樹脂等の加工性の良い樹脂を採用でき、低誘電率の観点では、フッ素系樹脂材料等の樹脂を採用でき、インピーダンスへの影響を小さくすることができる。また、反射特性を最少とするために、厚さは薄い方が望ましい。
半導体デバイス側ホルダー13にも、例えば図2に示すように、プローブ1を挿通させるためのプローブ穴(図示しない)と、光信号を送受信させるための穴20とが少なくとも設けられている。この半導体デバイス側ホルダー13では、図2に示すように、穴20への切り欠き21が設けられている。切り欠き21は、半導体デバイス上の目印53,54と最も近い位置に配置される半導体デバイス側ホルダー13に、その目印53,54と対応するように設ける。こうすることで、目視確認も容易であるし、撮像装置(カメラ)40の焦点を最も合わせやすく、正確な位置決めを可能とするのに最も有効である。
半導体デバイス側ホルダー13に設けられた穴20の大きさは、高周波基板11及び高周波基板側ホルダー12に設けられた穴よりも小さい。こうすることにより、高周波基板側から、半導体デバイス側ホルダー13に設けられた切り欠き21を目視や撮像装置40で観察し易くなる。
半導体デバイス側ホルダー13は、検査治具10に組み込む際に必要な機械的強度が必要であるが、その機械的強度を確保するために、半導体デバイス側ホルダー13の厚さを一定の厚さ(1.15mm以上)とすることが望ましい。しかし、その厚さが厚くなり過ぎると、高周波基板側の撮像装置(カメラ)40から半導体デバイス側ホルダー13の切り欠き21と半導体デバイス上の目印53,54とを撮像する場合、半導体デバイス側ホルダー13の高周波基板側の面と半導体デバイス上の目印53,54との距離が大きくなってしまうので、焦点を双方同時に合わせることができない。そのため、半導体デバイス側ホルダー13の高周波基板側の面を薄くするための掘り込み部18を設けることが好ましい。この堀り込み部18により、前記した距離を短くすることができ、焦点を合わせ易くすることができる。また、半導体デバイス50をはめ込むための半導体デバイス側の面にも掘り込み部17を必要に応じて設けてもよく、中央部分の厚さをさらに薄くすることが可能である。
(プローブ)
プローブ1は、図1及び図2に示すように、半導体デバイス50の電気特性の検査に適用され、半導体デバイス50の電気特性を検査する電気信号電極51に位置決めされたうえで接触し、電気特性を検査する。プローブ1は、既述したように、ホルダー14(高周波基板側ホルダー12と半導体デバイス側ホルダー13)で保持されている。
プローブ1は、高周波基板11と半導体デバイス50とを電気的に接続する。高周波基板11の回路パターンとGND層との距離が決められているので、インピーダンス整合させるためには、プローブ1の太さが制限される。例えば、高周波基板11の回路パターンのピッチが250μmの場合は、プローブ1の直径は90~120μm程度であることが好ましい。また、半導体デバイス50が発信する例えば25Gbps(12.5GHz)程度の信号で共振しないように、プローブ1の長さも5mm以下に制限されることが好ましい。
プローブ1の構造(図示しない)は特に限定されないが、プローブ金属部とプローブ胴体部とで構成され、プローブ金属部のうち、一方のプローブ先端は半導体デバイス50の電気信号電極51に接触し、他方のプローブ後端は高周波基板11の接触電極61に接触又は接合している。なお、プローブ金属部は、そのたわみを利用して電気信号電極51に接触する単線型プローブであってもよいし、中間にスプリング等の弾性部材を介してスプリング等の弾力で両方又は一方の電極に接触する複合型プローブであってもよい。単線型プローブの場合は、プローブ胴体部には絶縁層が設けられていることが好ましい。複合型プローブの場合は、プローブ胴体部は導電性又は絶縁性のスリーブで構成され、そのスリーブ内に、先端側プローブ、スプリング等の弾性部材、後端側プローブがその順で配置されている。
(検査方法)
検査治具10で行う検査方法は、図1及び図2に示すように、高周波基板側に撮像装置40を配置し、その撮像装置40で得た画像を見ながら、半導体デバイス上の目印(電極54及び/又は回路パターン53)と、半導体デバイス側ホルダー13に少なくとも設けられた切り欠き21との位置合わせを行い、その位置合わせにより、半導体デバイス上の電極51とプローブ1とを位置合わせする。位置合わせされたプローブ1は、半導体デバイス50の電気特性を検査する電極51に接触して半導体デバイス50の電気特性を正確に検査する。
なお、撮像装置40は特に限定されず、CCDカメラ等を用いることができる。位置決めのための微調整手段も特に限定されず、XYZθ方向に駆動するステージ等を自動又は手動で動作させることにより行うことができる。なお、微調整手段は、当該分野又は関連分野で通常行われる手段であるので、本願ではその説明を省略する。
以上説明したように、本発明は、検査時において、プローブ1を構成する各接触ピン2A,2Bの一方又は両方が可動して、各接触ピン2A,2Bが電極(半導体デバイスの電気信号電極51及び高周波基板11の接触電極61)に接触する。本発明では、中心導体ピンとグランド端子が1本ずつ独立した信号出力端子部品を実装する場合と比べて、複数の中心導体ピンと一体形成されたグランド部とが一体化した信号出力端子部品を高周波基板11が備えるので、コンパクトな設計となり、信号出力端子間のピッチを小さくして、高周波基板の小型化及び信号出力端子までの伝送線路の短縮化を実現でき、信号の減衰を極力抑えることができる。
1 プローブ
10 検査治具
11 高周波基板
11S 信号導体用出力端子
11G GND導体用出力端子
11a GND層
12 高周波基板側ホルダー
13 半導体デバイス側ホルダー
14 ホルダー
15 プレート
16 空間
17 半導体デバイス側の掘り込み部
18 高周波基板側ホルダー側の掘り込み部
20 穴
21 切り欠き
30 信号出力端子部品
31 グランド部
32 中心導体ピン
32a 先端
33 段差部
34 貫通孔
35a 高周波基板への接続部側
35b 検査器配線の接続部側
36 本体部
37 はんだ
40 撮像装置(カメラ)
50 半導体デバイス
51 プローブが接触する電気信号電極
52 受光素子(光学素子)
53 目印(回路パターン)
54 目印(電極)
55 基材

Claims (4)

  1. 半導体デバイスの電気特性の検査に使用される検査治具であって、
    前記半導体デバイスの電気信号電極と対応する位置に設けられる複数のプローブと、前記プローブに接触する接触電極を有するインピーダンス整合された高周波基板と、前記電気信号電極と前記接触電極とを電気的に接続する位置に前記プローブを固定するホルダーとを備え、
    前記高周波基板は、一方の面に設けられたグランド層と、他方の面に設けられた信号導体及びグランド導体と、前記信号導体及び前記グランド導体がそれぞれ接続する信号導体用出力端子及びグランド導体用出力端子とを有し
    前記高周波基板は、信号出力端子部品に接続されており、
    前記信号出力端子部品は、金属で一体形成されたグランド部と、前記グランド部に対して絶縁されて配置された複数の中心導体ピンとを少なくとも備えた一体化部品であって、金属で一体形成された一つの前記グランド部には、複数の前記グランド導体用出力端子が接続され、複数の前記中心導体ピンには、それぞれ前記信号導体用出力端子が接続されており、
    前記グランド部及び前記中心導体ピンは、それぞれ前記グランド導体用出力端子及び前記信号導体用出力端子にはんだ付けで接続されている、ことを特徴とする半導体デバイスの検査治具。
  2. 前記信号出力端子部品には、前記中心導体ピンを位置決めする貫通孔が段差部に設けられている、請求項1に記載の半導体デバイスの検査治具。
  3. 前記中心導体ピンの高さと前記グランド部の高さが同じである、請求項1又は2に記載の半導体デバイスの検査治具。
  4. 半導体デバイスの電気特性の検査に使用される検査治具であって、
    前記半導体デバイスの電気信号電極と対応する位置に設けられる複数のプローブと、前記プローブに接触する接触電極を有するインピーダンス整合された高周波基板と、前記電気信号電極と前記接触電極とを電気的に接続する位置に前記プローブを固定するホルダーとを備え、
    前記高周波基板は、一方の面に設けられたグランド層と、他方の面に設けられた信号導体及びグランド導体と、前記信号導体及び前記グランド導体がそれぞれ接続する信号導体用出力端子及びグランド導体用出力端子とを有し
    前記高周波基板は、信号出力端子部品に接続されており、
    前記信号出力端子部品は、金属で一体形成されたグランド部と、前記グランド部に対して絶縁されて配置された複数の中心導体ピンとを少なくとも備え、
    前記グランド部及び前記中心導体ピンは、それぞれ前記グランド導体用出力端子及び前記信号導体用出力端子にはんだ付けで接続されており、
    前記半導体デバイスは受光素子を有し、前記ホルダーは前記高周波基板側に設置されて前記プローブの位置を固定する高周波基板側ホルダーと、前記半導体デバイス側に設置されて前記プローブの位置を固定する半導体デバイス側ホルダーとを備え、前記高周波基板、前記高周波基板側ホルダー及び前記半導体デバイス側ホルダーには、それぞれ、前記受光素子に光を到達させるための穴が設けられており、少なくとも前記半導体デバイス側ホルダーに設けられた穴には、前記半導体デバイスが有する電極及び/又は回路パターン等の目印に対応した切り欠きを有する、ことを特徴とする半導体デバイスの検査治具。
JP2018144583A 2018-07-31 2018-07-31 半導体デバイスの検査治具 Active JP7302117B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018144583A JP7302117B2 (ja) 2018-07-31 2018-07-31 半導体デバイスの検査治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018144583A JP7302117B2 (ja) 2018-07-31 2018-07-31 半導体デバイスの検査治具

Publications (2)

Publication Number Publication Date
JP2020020663A JP2020020663A (ja) 2020-02-06
JP7302117B2 true JP7302117B2 (ja) 2023-07-04

Family

ID=69588403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018144583A Active JP7302117B2 (ja) 2018-07-31 2018-07-31 半導体デバイスの検査治具

Country Status (1)

Country Link
JP (1) JP7302117B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113939744B (zh) * 2019-09-26 2024-05-14 株式会社村田制作所 连接器测定用探针以及连接器的测定方法
CN114295948B (zh) * 2020-10-07 2023-11-14 台湾爱司帝科技股份有限公司 电子元件测量设备、电子元件测量方法及发光二极管的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006308486A (ja) 2005-04-28 2006-11-09 Nhk Spring Co Ltd 導電性接触子ホルダおよび導電性接触子ユニット
JP2007198835A (ja) 2006-01-25 2007-08-09 Murata Mfg Co Ltd 高周波特性測定治具
JP2011047723A (ja) 2009-08-26 2011-03-10 Kyocera Corp 接続基板およびプローブカード用配線基板ならびにプローブカード
JP2015213084A (ja) 2015-07-03 2015-11-26 スリーエム イノベイティブ プロパティズ カンパニー Icデバイス用ソケット
JP2018071999A (ja) 2016-10-25 2018-05-10 株式会社村田製作所 測定プローブ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04121740U (ja) * 1991-04-20 1992-10-30 日本電気株式会社 プローブカード
JP4872237B2 (ja) * 2005-05-02 2012-02-08 東洋製罐株式会社 電子レンジ用包装袋

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006308486A (ja) 2005-04-28 2006-11-09 Nhk Spring Co Ltd 導電性接触子ホルダおよび導電性接触子ユニット
JP2007198835A (ja) 2006-01-25 2007-08-09 Murata Mfg Co Ltd 高周波特性測定治具
JP2011047723A (ja) 2009-08-26 2011-03-10 Kyocera Corp 接続基板およびプローブカード用配線基板ならびにプローブカード
JP2015213084A (ja) 2015-07-03 2015-11-26 スリーエム イノベイティブ プロパティズ カンパニー Icデバイス用ソケット
JP2018071999A (ja) 2016-10-25 2018-05-10 株式会社村田製作所 測定プローブ

Also Published As

Publication number Publication date
JP2020020663A (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
US7663387B2 (en) Test socket
US7772858B2 (en) Probe card
KR100309889B1 (ko) 프로우브장치
US7405582B2 (en) Measurement board for electronic device test apparatus
US8681207B2 (en) Image pickup device and endoscope provided with image pickup device
JP4607004B2 (ja) 検査ユニット
TWI434049B (zh) 檢查用治具及檢查用接觸件
KR101232691B1 (ko) 배선기판 및 프로브 카드
US7332923B2 (en) Test probe for high-frequency measurement
JP2008070146A (ja) 検査用ソケット
JP2004325306A (ja) 検査用同軸プローブおよびそれを用いた検査ユニット
US20100244872A1 (en) Inspection socket and method of producing the same
JP2004170182A (ja) 高周波・高速用デバイスの検査治具およびコンタクトプローブ
JP7302117B2 (ja) 半導体デバイスの検査治具
JP2539453B2 (ja) 半導体素子検査装置
JP2020041963A (ja) 半導体デバイス検査用多芯プローブユニット及びその製造方法
JP7271824B2 (ja) 半導体デバイスの検査治具
JP2020020660A (ja) 半導体デバイスの検査治具
JP7068088B2 (ja) 半導体デバイスの検査治具及び検査方法
JPH07335701A (ja) プロービング装置
JP2020020661A (ja) 半導体デバイスの検査治具
JP2020020664A (ja) 半導体デバイスの検査治具
JP2976321B2 (ja) プローブ装置
WO2023013413A1 (ja) プローブカード
JP2004139801A (ja) 接続介在体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230425

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20230509

R150 Certificate of patent or registration of utility model

Ref document number: 7302117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150