JP2007047059A - プローブユニット、プローブユニットの製造方法及び電子デバイスの検査方法 - Google Patents
プローブユニット、プローブユニットの製造方法及び電子デバイスの検査方法 Download PDFInfo
- Publication number
- JP2007047059A JP2007047059A JP2005232984A JP2005232984A JP2007047059A JP 2007047059 A JP2007047059 A JP 2007047059A JP 2005232984 A JP2005232984 A JP 2005232984A JP 2005232984 A JP2005232984 A JP 2005232984A JP 2007047059 A JP2007047059 A JP 2007047059A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- probe unit
- electronic device
- conductive wire
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
【課題】 検査対象である電子デバイスと高精度に位置合わせできるプローブユニット及びその製造方法並びに電子デバイスの検査方法を提供する。
【解決手段】 基板と、前記基板に固定され少なくとも先端部が前記基板の第一面に露出している導線と、前記導線の先端部に形成され前記基板の第二面から突出している導電性の接触部と、を備えるプローブユニット。
【選択図】 図1
【解決手段】 基板と、前記基板に固定され少なくとも先端部が前記基板の第一面に露出している導線と、前記導線の先端部に形成され前記基板の第二面から突出している導電性の接触部と、を備えるプローブユニット。
【選択図】 図1
Description
本発明は、プローブユニット、プローブユニットの製造方法及び電子デバイスの検査方法に関し、特にプローブユニットと検査対象である電子デバイスとの位置合わせに関する。
従来、LSI、液晶パネル等の電子デバイスの検査に用いるプローブユニットが知られている。検査対象である電子デバイスの高集積化に伴い、検査対象とプローブユニットとの位置合わせが困難になっている。特に、めっきによって形成されている微細な導線の検査対象との接触部位が基板から突出していないプローブユニットでは、位置合わせの基準マークを導線と別プロセスで導線と反対側の基板表面に形成する必要があるため、高精度な位置合わせが課題になっている。
特許文献1に開示されたプローブユニットでは、薄いフィルムで基板が構成されているため、導線を基板の反対側から視認可能である。しかし、薄いフィルムは温度などの環境要因による寸法変化があるため、狭いピッチで形成される導線の配置精度を保障することが難しいという問題がある。
特許文献1に開示されたプローブユニットでは、薄いフィルムで基板が構成されているため、導線を基板の反対側から視認可能である。しかし、薄いフィルムは温度などの環境要因による寸法変化があるため、狭いピッチで形成される導線の配置精度を保障することが難しいという問題がある。
本発明は上述の問題を解決するために創作されたものであって、検査対象である電子デバイスと高精度に位置合わせできるプローブユニット及びその製造方法並びに電子デバイスの検査方法を提供することを目的とする。
(1)上記目的を達成するためのプローブユニットは、基板と、前記基板に固定され少なくとも先端部が前記基板の第一面に露出している導線と、前記導線の先端部に形成され前記基板の第二面から突出している導電性の接触部と、を備える。
検査対象である電子デバイスに接触する導電性の接触部が突出している面(第二面)の裏面(第一面)から導線の先端部を露出させることにより、基板の特性に関わらず、基板の接触部が突出している面(第二面)の裏面(第一面)から露出している導線を基準にして、導線の先端部に形成されている接触部と検査対象である電子デバイスとを正確に位置合わせすることができる。
検査対象である電子デバイスに接触する導電性の接触部が突出している面(第二面)の裏面(第一面)から導線の先端部を露出させることにより、基板の特性に関わらず、基板の接触部が突出している面(第二面)の裏面(第一面)から露出している導線を基準にして、導線の先端部に形成されている接触部と検査対象である電子デバイスとを正確に位置合わせすることができる。
(2)前記基板は、無機材料からなる骨格部と、前記骨格部と前記導線との間に充填された樹脂材料からなる樹脂部とを有してもよい。
検査対象である電子デバイスの導線との接触部に対して複数の導線の追従性を上げるためには基板は柔軟であることが望ましい。また、基板には温度などの環境要因による寸法変化がないことが望ましい。そこで、基板を無機材料からなる骨格部と樹脂材料からなる樹脂部とを有する複合基板として構成することにより、柔軟性と形状安定性とを両立させることができる。
検査対象である電子デバイスの導線との接触部に対して複数の導線の追従性を上げるためには基板は柔軟であることが望ましい。また、基板には温度などの環境要因による寸法変化がないことが望ましい。そこで、基板を無機材料からなる骨格部と樹脂材料からなる樹脂部とを有する複合基板として構成することにより、柔軟性と形状安定性とを両立させることができる。
(3)前記基板は、隣り合う前記導線の前記先端部の間にそれぞれ前記導線と平行な線形に形成されている、前記骨格部と前記樹脂部とを有してもよい。
高い位置精度が要求される接触部が形成される隣り合う導線の先端部の間に無機材料からなる骨格部を形成することにより、検査対象である電子デバイスと接触部との正確な位置合わせが可能になる。
高い位置精度が要求される接触部が形成される隣り合う導線の先端部の間に無機材料からなる骨格部を形成することにより、検査対象である電子デバイスと接触部との正確な位置合わせが可能になる。
(4)前記基板は、セラミックスからなっていてもよい。
基板をセラミックスで形成することにより、プローブユニットの形状安定性が向上する。
基板をセラミックスで形成することにより、プローブユニットの形状安定性が向上する。
(5)上記目的を達成するためのプローブユニットの製造方法は、基板上に導線をめっきにより形成し、前記基板及び前記導線上に前記導線の膜厚より厚い絶縁層を形成し、前記導線が露出するまで前記絶縁層を除去することにより前記絶縁層及び前記導線の表面を平坦化し、前記導線をめっきにより成長させ、前記基板の前記絶縁層が形成されている面の裏面を前記導線の前記先端部が露出するまで除去する。
この製造方法によると、絶縁層よりも膜厚が厚く絶縁層を貫通している導線を形成できるため、絶縁層の特性に関わらず、導線を基準にして、導線と検査対象である電子デバイスとを正確に位置合わせすることができるプローブユニットを製造することができる。
この製造方法によると、絶縁層よりも膜厚が厚く絶縁層を貫通している導線を形成できるため、絶縁層の特性に関わらず、導線を基準にして、導線と検査対象である電子デバイスとを正確に位置合わせすることができるプローブユニットを製造することができる。
(6)上記目的を達成するための電子デバイスの検査方法は、請求項1に記載のプローブユニットを用いた電子デバイスの検査方法であって、前記基板の前記第一面から露出している導線を基準に用いて前記プローブユニットと電子デバイスとを位置合わせし、前記接触部を前記検査対象の電極に接触させた状態で前記電子デバイスを検査する。
基板から露出している導線を基準にして、導線の先端部に形成されている接触部と検査対象である電子デバイスとを位置合わせすることにより、正確に接触部と電子デバイスとを位置合わせした状態で電子デバイスを検査することができる。
基板から露出している導線を基準にして、導線の先端部に形成されている接触部と検査対象である電子デバイスとを位置合わせすることにより、正確に接触部と電子デバイスとを位置合わせした状態で電子デバイスを検査することができる。
尚、本明細書において、「・・・上に形成する」とは、技術上の阻害要因がない限りにおいて、「・・・上に直に形成する」と、「・・・上に中間物を介して形成する」の両方を含む意味とする。また、請求項に記載された方法の各動作の順序は、技術上の阻害要因がない限り、記載順に限定されるものではなく、どのような順番で実行されてもよく、また同時に実行されてもよい。
以下、複数の実施例に基づいて本発明の実施の形態を説明する。各実施例において同一の符号が付された構成要素は、その符号が付された他の実施例の構成要素と対応する。
(第一実施例)
1.プローブユニットの構成
図1は、本発明の第一実施例によるプローブユニットを示す図である。
図1に示すように、第一実施例によるプローブユニット1は、複数の導線10が基板20に所定のピッチで形成されている構成である。導線10は、基板20を貫通し基板20の第一面22に露出する貫通部14と、基板20の第一面22の裏面に相当する第二面24の上に形成されている導線本体12とに区分される。導線本体12の先端部は、プローブユニット1を用いて検査される電子デバイスの電極に接触する接触部16に相当する。貫通部14は接触部16の真裏に形成される。接触部16の真裏に位置し基板20の第一面22に露出する貫通部14を導線10に形成することにより、基板20が不透明であっても、基板20の第一面22側から貫通部14を基準として、電子デバイスの電極と接触部16とを正確に位置合わせすることができる。尚貫通部14は、導線本体12の少なくとも接触部16の真裏に形成すればよい。また複数の導線10のうち少なくとも一部の導線10に貫通部14を形成すればよい。
(第一実施例)
1.プローブユニットの構成
図1は、本発明の第一実施例によるプローブユニットを示す図である。
図1に示すように、第一実施例によるプローブユニット1は、複数の導線10が基板20に所定のピッチで形成されている構成である。導線10は、基板20を貫通し基板20の第一面22に露出する貫通部14と、基板20の第一面22の裏面に相当する第二面24の上に形成されている導線本体12とに区分される。導線本体12の先端部は、プローブユニット1を用いて検査される電子デバイスの電極に接触する接触部16に相当する。貫通部14は接触部16の真裏に形成される。接触部16の真裏に位置し基板20の第一面22に露出する貫通部14を導線10に形成することにより、基板20が不透明であっても、基板20の第一面22側から貫通部14を基準として、電子デバイスの電極と接触部16とを正確に位置合わせすることができる。尚貫通部14は、導線本体12の少なくとも接触部16の真裏に形成すればよい。また複数の導線10のうち少なくとも一部の導線10に貫通部14を形成すればよい。
基板20は、基部26と、導線10の貫通部14を固定している固定部28とに区分される。基部26は例えばセラミックスからなる。固定部28は例えばセラミックスまたは樹脂からなる。固定部28は、基部26と導線10の貫通部14との間、ならびに複数の貫通部14間を充填することで、貫通部14を固定するとともに貫通部14同士を絶縁している。セラミックス等の無機材料からなる基部26と、樹脂等からなる固定部28とで基板20を構成することにより、基板20の柔軟性を高めることができるとともに、基板20を薄くした場合でも基板20の形状安定性を高めることができる。従って、導線10の位置精度が維持され、接触部16と電子デバイスの電極とを低い接触圧で確実に接続させることができるため、導線10が磨耗しにくくなり、プローブユニット1の耐久性が向上する。
2.プローブユニットの製造方法
図2及び図3は、プローブユニット1の製造方法を示す断面図である。
はじめに図2(A1)、(B1)に示すように、基材26aの第一面30の端部に凹部34を形成する。具体的には例えば、基材26aとしてジルコニア、アルミナ、ガラスセラミックス等のセラミックスを用い、エンドミル加工、フライス加工等の機械加工によって基材26aに凹部34を形成する。凹部34は、基材26aから最終的に形成される基部26の厚さより深く形成する。
図2及び図3は、プローブユニット1の製造方法を示す断面図である。
はじめに図2(A1)、(B1)に示すように、基材26aの第一面30の端部に凹部34を形成する。具体的には例えば、基材26aとしてジルコニア、アルミナ、ガラスセラミックス等のセラミックスを用い、エンドミル加工、フライス加工等の機械加工によって基材26aに凹部34を形成する。凹部34は、基材26aから最終的に形成される基部26の厚さより深く形成する。
次に図2(A2)、(B2)に示すように、基材26aの第一面30上に第一下地層36をスパッタ等で形成した後、開口部44を有するレジスト膜42を第一下地層36上にリソグラフィで形成する。第一下地層36には例えばNi−Fe合金を用いる。レジスト膜42の開口部44は、先端部が基材26aの凹部34上に位置する。
次に図2(A3)、(B3)に示すように、レジスト膜42の開口部44内の第一下地層36の上に第一めっき膜37を形成した後、レジスト膜42を除去し、第一下地層36のレジスト膜42の除去により露出した部位をミリング等で除去する。第一めっき膜37はその頂面が基材26aの第一面30よりも高くなる程度に厚く成長させる。また第一めっき膜37には、例えばNi−Fe合金を用いる。
次に図2(A3)、(B3)に示すように、レジスト膜42の開口部44内の第一下地層36の上に第一めっき膜37を形成した後、レジスト膜42を除去し、第一下地層36のレジスト膜42の除去により露出した部位をミリング等で除去する。第一めっき膜37はその頂面が基材26aの第一面30よりも高くなる程度に厚く成長させる。また第一めっき膜37には、例えばNi−Fe合金を用いる。
次に図3(A1)、(B1)に示すように、基材26aの第一面30上に第一めっき膜37を覆う絶縁膜28aを形成する。具体的には例えば、ジルコニア等のセラミックスを用いてスパッタで絶縁膜28aを形成してもよいし、エポキシ樹脂や、ポリイミド樹脂や、シリカ等を使ったセラミック粒子充填樹脂に基材26aの第一面30を埋め込むことにより、樹脂からなる絶縁膜28aを形成してもよい。
次に図3(A2)、(B2)に示すように、基材26aの第一面30が露出するまで絶縁膜28aの表面を研磨することで、ワークの表面を平坦化する。基材26aの第一面30が露出するまで研磨を行うと、第一下地層36及び第一めっき膜37は凹部34内に形成された部位のみ残留する。本工程により得られた平坦な研磨面は、基板20の第二面24に相当する。
次に図3(A3)、(B3)に示すように、平坦な研磨面(基板の第二面)24上に第二下地層38をスパッタ等で形成し、開口部48を有するレジスト膜46をリソグラフィで第二下地層38上に形成する。開口部48の先端部は、第一めっき膜37の真上に位置する。
次に図3(A4)、(B4)に示すように、レジスト膜46の開口部48内の第二下地層38の上に第二めっき膜40を形成した後、レジスト膜46を除去し、第二下地層38のレジスト膜46の除去により露出した部位をミリング等で除去する。第二めっき膜40には例えばNiや、Ni−Fe、Ni−Mn、Ni−W、Ni−P、Ni−Co等のNi合金を用いる。平坦な研磨面24上にリソグラフィで第二めっき膜40を形成することができるため、第二下地層38及び第二めっき膜40の先端部を第一下地層36及び第一めっき膜37の真上に正確に形成することができる。
次に図3(A4)、(B4)に示すように、レジスト膜46の開口部48内の第二下地層38の上に第二めっき膜40を形成した後、レジスト膜46を除去し、第二下地層38のレジスト膜46の除去により露出した部位をミリング等で除去する。第二めっき膜40には例えばNiや、Ni−Fe、Ni−Mn、Ni−W、Ni−P、Ni−Co等のNi合金を用いる。平坦な研磨面24上にリソグラフィで第二めっき膜40を形成することができるため、第二下地層38及び第二めっき膜40の先端部を第一下地層36及び第一めっき膜37の真上に正確に形成することができる。
最後に図1に示すように、基材26aの第一面30の裏面に相当する第二面32を第一めっき膜37が露出するまで研磨すると、プローブユニット1が得られる。基材26aの第二面32を第一めっき膜37が露出するまで研磨することで、基材26a及び絶縁膜28aの不要な部位が除去され、基材26aからなる基部26と、絶縁膜28aからなる固定部28とで構成される基板20が形成される。平坦な研磨面は、基板20の第一面22に相当する。第一下地層36及び第一めっき膜37は基板20の第一面22に露出する貫通部14となり、第二下地層38及び第二めっき膜40は導線本体12を構成し、第二下地層38及び第二めっき膜40の先端部は接触部16を構成する。第二下地層38及び第二めっき膜40の先端部はリソグラフィで第一下地層36及び第一めっき膜37の真上に正確に形成されているため、基板20の第一面22に露出する貫通部14の真裏に接触部16が正確に形成されたプローブユニット1が得られる。
本実施例の製造方法に基づいて実際にプローブユニット1を製造し、その接触部16と貫通部14との位置ずれを測定した。厚さ50μmの基板20の第二面24上に、幅10μm、本体12の厚さが10μmの導線10が20μmのピッチで1000本配列されているプローブユニット1を製造したところ、接触部16と貫通部14との導線10の配列方向に対する位置ずれは0.2μmであり、導線10の幅及びピッチに対して大変小さい値であった。すなわち、貫通部14の接触部16に対する位置精度が高いプローブユニット1が得られた。従ってこのプローブユニット1によると、貫通部14を基準にして、接触部16と電子デバイスの電極とを正確に位置合わせすることができる。
3.電子デバイスの検査方法
図4は、プローブユニット1を用いた電子デバイスの検査方法を示す断面図である。
電子デバイスの検査を行う場合、図4に示すように、基板20の第一面22をプローブベース6に固定することにより、プローブユニット1及びプローブベース6でプローブヘッド5を構成する。プローブユニット1は貫通部14側の部位プローブベース6の端部から突出するようにプローブベース6に固定される。プローブヘッド5は、基板20の第二面24が電子デバイス9に対向しプローブユニット1が電子デバイス9に対して所定の角度で傾斜した姿勢になるように検査装置本体(図示せず)に取り付けられる。プローブユニット1の導線本体12の接触部16と反対側の一端にはフレキシブルプリント配線板7を接続する。フレキシブルプリント配線板7は検査装置本体と接続される。プローブユニット1の基板20の第一面22側には、電子デバイス9の基板92に垂直な方向から導線10の貫通部14を観察できる位置に顕微鏡8を配置する。
図4は、プローブユニット1を用いた電子デバイスの検査方法を示す断面図である。
電子デバイスの検査を行う場合、図4に示すように、基板20の第一面22をプローブベース6に固定することにより、プローブユニット1及びプローブベース6でプローブヘッド5を構成する。プローブユニット1は貫通部14側の部位プローブベース6の端部から突出するようにプローブベース6に固定される。プローブヘッド5は、基板20の第二面24が電子デバイス9に対向しプローブユニット1が電子デバイス9に対して所定の角度で傾斜した姿勢になるように検査装置本体(図示せず)に取り付けられる。プローブユニット1の導線本体12の接触部16と反対側の一端にはフレキシブルプリント配線板7を接続する。フレキシブルプリント配線板7は検査装置本体と接続される。プローブユニット1の基板20の第一面22側には、電子デバイス9の基板92に垂直な方向から導線10の貫通部14を観察できる位置に顕微鏡8を配置する。
検査でははじめに、検査装置本体によって、プローブユニット1の導線10が電子デバイス9の電極90と一対一に対応するようにプローブヘッド5を電子デバイス9に近付ける。そして、導線10の貫通部14と電子デバイス9とを基板20の第一面22側から顕微鏡8によって同時に観察しながら電子デバイス9をプローブユニット1に対して移動させることで、貫通部14と電子デバイス9の電極90とを位置合わせする。基板20の第一面22に露出する貫通部14は基板20の第二面24上に形成された接触部16の真裏に位置するため、貫通部14と電子デバイス9の電極90とを位置合わせすることで、接触部16と電極90とを間接的に正確に位置合わせすることができる。
接触部16と電子デバイス9の電極90との位置合わせ後、プローブユニット1を電子デバイス9に近付けて接触部16と電子デバイス9の電極90とを接触させ、接触部16と電極90とを確実に接続させるためにプローブユニット1を電子デバイス9にさらに近付ける。その後、フレキシブルプリント配線板7を介して検査装置本体から検査信号を導線10に入力し、接触部16から電子デバイス9の電極90に検査信号を入力することで、電子デバイス9の検査を行う。
(第二実施例)
図5は、本発明の第二実施例によるプローブユニットを示す図である。
図5に示すように、第二実施例によるプローブユニット2では、隣り合う導線10の貫通部14間を基部26及び固定部28で充填する。具体的には、基部26を櫛歯状に形成し、基部26の櫛歯部27を貫通部14間に貫通部14と平行に配置し、櫛歯部27と貫通部14との間を固定部28で充填する。セラミックス等からなる基部26を貫通部14間に配置することにより、基板20の形状安定性を高めることができるため、基板20上に形成された導線10の位置精度を維持することができる。従って、接触部16と電子デバイスの電極との正確な位置合わせが可能である。また貫通部14間に基部26の櫛歯部27と固定部28とを導線10と平行な線状に配置することにより、基板20の堅牢性を高めることができるとともに、基板20の導線10の配列方向の柔軟性を高めることができるため、接触部16と電子デバイスの電極とを高い接触圧で確実に接続できる。
図5は、本発明の第二実施例によるプローブユニットを示す図である。
図5に示すように、第二実施例によるプローブユニット2では、隣り合う導線10の貫通部14間を基部26及び固定部28で充填する。具体的には、基部26を櫛歯状に形成し、基部26の櫛歯部27を貫通部14間に貫通部14と平行に配置し、櫛歯部27と貫通部14との間を固定部28で充填する。セラミックス等からなる基部26を貫通部14間に配置することにより、基板20の形状安定性を高めることができるため、基板20上に形成された導線10の位置精度を維持することができる。従って、接触部16と電子デバイスの電極との正確な位置合わせが可能である。また貫通部14間に基部26の櫛歯部27と固定部28とを導線10と平行な線状に配置することにより、基板20の堅牢性を高めることができるとともに、基板20の導線10の配列方向の柔軟性を高めることができるため、接触部16と電子デバイスの電極とを高い接触圧で確実に接続できる。
プローブユニット2の製造方法では、はじめに図6(A)に示すように、貫通部14と同数の凹部34を基材26aの第一面30に形成する。
次に図6(B)に示すように、基材26aの第一面30上に第一下地層36を形成した後、複数の凹部34のそれぞれの上に開口部44を有するレジスト膜42をリソグラフィで形成する。
次に図6(B)に示すように、基材26aの第一面30上に第一下地層36を形成した後、複数の凹部34のそれぞれの上に開口部44を有するレジスト膜42をリソグラフィで形成する。
次に図6(C)から図6(E)に示すように、基材26aの凹部34上に第一下地層36及び第一めっき膜37を形成し、第一めっき膜37を覆う絶縁膜28aを形成した後、表面研磨を行う。具体的には図2(A3)、(B3)から図3(A2)、(B2)に示す工程に準じる。
次に図6(F)及び図6(G)に示すように、平坦な研磨面24上に第二下地層38及び第二めっき膜40を形成する。具体的には図3(A3)、(B3)及び図3(A4)、(B4)に示す工程に準じる。
最後に図5に示すように、基材26aの第二面32を第一めっき膜37が露出するまで研磨すると、プローブユニット2が得られる。
次に図6(F)及び図6(G)に示すように、平坦な研磨面24上に第二下地層38及び第二めっき膜40を形成する。具体的には図3(A3)、(B3)及び図3(A4)、(B4)に示す工程に準じる。
最後に図5に示すように、基材26aの第二面32を第一めっき膜37が露出するまで研磨すると、プローブユニット2が得られる。
(第三実施例)
図7は、本発明の第三実施例によるプローブユニットを示す断面図である。
図7に示すように、第三実施例によるプローブユニット3では、樹脂等からなる固定部28が基板20に相当する。
プローブユニット3の製造方法では、はじめに図8(A1)、(B1)に示すように、基材26aの第一面30上に第一下地層36を形成した後、開口部52を有するレジスト膜42をリソグラフィで第一下地層36上に形成する。開口部52は、貫通部14の位置に対応して形成される。
図7は、本発明の第三実施例によるプローブユニットを示す断面図である。
図7に示すように、第三実施例によるプローブユニット3では、樹脂等からなる固定部28が基板20に相当する。
プローブユニット3の製造方法では、はじめに図8(A1)、(B1)に示すように、基材26aの第一面30上に第一下地層36を形成した後、開口部52を有するレジスト膜42をリソグラフィで第一下地層36上に形成する。開口部52は、貫通部14の位置に対応して形成される。
次に図8(A2)、(B2)に示すように、レジスト膜50の開口部52内の第一下地層36の上に第一めっき膜37を形成した後、レジスト膜50を除去する。
次に図8(A3)、(B3)に示すように、第一下地層36上に第一めっき膜37を覆う絶縁膜28aを形成する。
次に図9(A1)、(B1)に示すように、絶縁膜28aの表面を研磨することで、ワークの表面を平坦化し、第一めっき膜37を露出させる。本工程により得られた平坦な研磨面は、基板20の第二面24に相当する。
次に図8(A3)、(B3)に示すように、第一下地層36上に第一めっき膜37を覆う絶縁膜28aを形成する。
次に図9(A1)、(B1)に示すように、絶縁膜28aの表面を研磨することで、ワークの表面を平坦化し、第一めっき膜37を露出させる。本工程により得られた平坦な研磨面は、基板20の第二面24に相当する。
次に図9(A2)、(B2)に示すように、平坦な研磨面(基板の第二面)24上に第二下地層38を形成し、開口部48を有するレジスト膜46をリソグラフィで第二下地層38上に形成する。開口部48の先端部は、第一めっき膜37の真上に位置する。
次に図9(A3)、(B3)に示すように、レジスト膜46の開口部48内の第二下地層38の上に第二めっき膜40を形成した後、レジスト膜46を除去し、第二下地層38のレジスト膜46の除去により露出した部位を除去する。
次に図9(A3)、(B3)に示すように、レジスト膜46の開口部48内の第二下地層38の上に第二めっき膜40を形成した後、レジスト膜46を除去し、第二下地層38のレジスト膜46の除去により露出した部位を除去する。
最後に図7に示すように、基材26a及び第一下地層36を除去すると、絶縁膜28aのみで構成される基板20を備えるプローブユニット3が得られる。
尚、レジスト膜50の開口部52を導線本体12の位置に対応するように形成してもよい。レジスト膜50の開口部52を導線本体12の位置に対応するように形成し、貫通部14を構成する第一めっき膜37を開口部52内に形成することにより、導線10全体を基板20の第一面22から露出させることができる。
尚、レジスト膜50の開口部52を導線本体12の位置に対応するように形成してもよい。レジスト膜50の開口部52を導線本体12の位置に対応するように形成し、貫通部14を構成する第一めっき膜37を開口部52内に形成することにより、導線10全体を基板20の第一面22から露出させることができる。
1〜3 プローブユニット、9 電子デバイス、10 導線、14 貫通部、16 接触部、20 基板、22 第一面、24 第二面、26 基部、28 固定部、90 電極、92 基板
Claims (6)
- 基板と、
前記基板に固定され少なくとも先端部が前記基板の第一面に露出している導線と、
前記導線の先端部に形成され前記基板の第二面から突出している導電性の接触部と、
を備えるプローブユニット。 - 前記基板は、無機材料からなる骨格部と、前記骨格部と前記導線との間に充填された樹脂材料からなる樹脂部とを有する請求項1に記載のプローブユニット。
- 前記基板は、隣り合う前記導線の前記先端部の間にそれぞれ前記導線と平行な線形に形成されている、前記骨格部と前記樹脂部とを有する請求項2に記載のプローブユニット。
- 前記基板は、セラミックスからなる請求項1に記載のプローブユニット。
- 基板上に導線をめっきにより形成し、
前記基板及び前記導線上に前記導線の膜厚より厚い絶縁層を形成し、
前記導線が露出するまで前記絶縁層を除去することにより前記絶縁層及び前記導線の表面を平坦化し、
前記導線をめっきにより成長させ、
前記基板の前記絶縁層が形成されている面の裏面を前記導線が露出するまで除去する、
プローブユニットの製造方法。 - 請求項1に記載のプローブユニットを用いた電子デバイスの検査方法であって、
前記基板の前記第一面から露出している導線を基準に用いて前記プローブユニットと電子デバイスとを位置合わせし、
前記接触部を前記検査対象の電極に接触させた状態で前記電子デバイスを検査する、
電子デバイスの検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005232984A JP2007047059A (ja) | 2005-08-11 | 2005-08-11 | プローブユニット、プローブユニットの製造方法及び電子デバイスの検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005232984A JP2007047059A (ja) | 2005-08-11 | 2005-08-11 | プローブユニット、プローブユニットの製造方法及び電子デバイスの検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007047059A true JP2007047059A (ja) | 2007-02-22 |
Family
ID=37849993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005232984A Pending JP2007047059A (ja) | 2005-08-11 | 2005-08-11 | プローブユニット、プローブユニットの製造方法及び電子デバイスの検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007047059A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007093437A (ja) * | 2005-09-29 | 2007-04-12 | Yamaha Corp | プローブユニット及びその製造方法 |
JP2010025861A (ja) * | 2008-07-23 | 2010-02-04 | Kiyota Seisakusho:Kk | 積層型プローブの製造方法及び該方法で製造した積層型プローブ |
-
2005
- 2005-08-11 JP JP2005232984A patent/JP2007047059A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007093437A (ja) * | 2005-09-29 | 2007-04-12 | Yamaha Corp | プローブユニット及びその製造方法 |
JP4630784B2 (ja) * | 2005-09-29 | 2011-02-09 | 山一電機株式会社 | プローブユニット及びその製造方法 |
JP2010025861A (ja) * | 2008-07-23 | 2010-02-04 | Kiyota Seisakusho:Kk | 積層型プローブの製造方法及び該方法で製造した積層型プローブ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6654061B2 (ja) | プローブガイド、プローブカード及びプローブガイドの製造方法 | |
KR20010021185A (ko) | 마이크로 제조 공정에 의해 형성된 콘택 구조물 | |
JP6341634B2 (ja) | プローブガイド板及びその製造方法、半導体検査装置 | |
WO2008090635A1 (ja) | プローブおよびそれを用いた電気的接続装置 | |
JP6872960B2 (ja) | 電気的接続装置 | |
JP5123508B2 (ja) | 通電試験用プローブおよび通電試験用プローブ組立体 | |
KR102050987B1 (ko) | 전기 소자들을 테스트하기 위한 장치용 프로브 카드 | |
JP2007171140A (ja) | プローブカード、インターポーザおよびインターポーザの製造方法 | |
JP2007279034A (ja) | 平板表示素子テストのための検査装置及びその製造方法 | |
JP2010122057A (ja) | プローブユニット | |
JP2007047059A (ja) | プローブユニット、プローブユニットの製造方法及び電子デバイスの検査方法 | |
JP2007279009A (ja) | 接触子組立体 | |
JP4649248B2 (ja) | プローブユニット | |
US6660541B2 (en) | Semiconductor device and a manufacturing method thereof | |
JP4700353B2 (ja) | プローブエレメントの製造方法 | |
JP2006275579A (ja) | 検査基板および検査装置 | |
JP2003270267A (ja) | プローブユニット、プローブカード、測定装置及びプローブカードの製造方法 | |
JP4185218B2 (ja) | コンタクトプローブとその製造方法、および前記コンタクトプローブを用いたプローブ装置とその製造方法 | |
JP2006266893A (ja) | プローブユニット | |
JP2004317162A (ja) | プローブカード、プローブピン及びその製造方法 | |
JP3446636B2 (ja) | コンタクトプローブ及びプローブ装置 | |
JP4630784B2 (ja) | プローブユニット及びその製造方法 | |
JP2007132847A (ja) | プローブユニット及びその製造方法 | |
KR101106607B1 (ko) | 반도체 장치의 시험 장치 | |
JP2006266883A (ja) | プローブユニット及び導通検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061213 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070402 |