JP6563317B2 - プローブガイド板及びその製造方法とプローブ装置 - Google Patents

プローブガイド板及びその製造方法とプローブ装置 Download PDF

Info

Publication number
JP6563317B2
JP6563317B2 JP2015229681A JP2015229681A JP6563317B2 JP 6563317 B2 JP6563317 B2 JP 6563317B2 JP 2015229681 A JP2015229681 A JP 2015229681A JP 2015229681 A JP2015229681 A JP 2015229681A JP 6563317 B2 JP6563317 B2 JP 6563317B2
Authority
JP
Japan
Prior art keywords
hole
probe
guide plate
protective insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015229681A
Other languages
English (en)
Other versions
JP2017096796A (ja
Inventor
清水 雄一郎
雄一郎 清水
洸輔 藤原
洸輔 藤原
山崎 智生
智生 山崎
森 親臣
親臣 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Japan Electronic Materials Corp
Original Assignee
Shinko Electric Industries Co Ltd
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Japan Electronic Materials Corp filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015229681A priority Critical patent/JP6563317B2/ja
Priority to KR1020160152629A priority patent/KR102589226B1/ko
Priority to US15/356,868 priority patent/US10261110B2/en
Priority to TW105138410A priority patent/TWI686614B/zh
Publication of JP2017096796A publication Critical patent/JP2017096796A/ja
Application granted granted Critical
Publication of JP6563317B2 publication Critical patent/JP6563317B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、プローブガイド板及びその製造方法とプローブ装置に関する。
半導体装置などの被検査対象の電気特性の測定は、被検査対象の多数の電極パッドにプローブ装置のプローブ端子を接触させて導通をとることにより行われる。プローブ装置には貫通孔が設けられたプローブガイド板が備えられており、プローブガイド板の貫通孔にプローブ端子が挿入されて、プローブ端子が位置決めされる。
特開2014−232030号公報
後述する予備的事項で説明するように、プローブ装置が備えるプローブガイド板では、シリコン基板の貫通孔の内壁面に薄膜のシリコン酸化層が形成されている。そして、プローブガイド板の貫通孔にプローブ端子が挿入された状態で、被検査対象の電気特性の測定が行われる。
被検査対象の電気特性の測定を一定量繰り返すと、貫通孔の内壁面のシリコン酸化層がプローブ端子によって磨耗して消失しやすいため、プローブガイド板のさらなる耐久性の向上が求められている。
十分な耐久性が得られるプローブガイド板及びその製造方法とプローブ装置を提供することを目的とする。
以下の開示の一観点によれば、シリコン基板と、前記シリコン基板に形成された貫通孔と、前記シリコン基板の両面及び前記貫通孔の内壁面に形成されたシリコン酸化層と、前記シリコン基板上の前記シリコン酸化層の上面から前記貫通孔の内壁面の上部側に部分的に形成された保護絶縁層とを有するプローブガイド板が提供される。
また、その開示の他の観点によれば、シリコン基板と、前記シリコン基板に形成された貫通孔と、前記シリコン基板の両面及び前記貫通孔の内壁面に形成されたシリコン酸化層と、前記シリコン基板上の前記シリコン酸化層の上面から前記貫通孔の内壁面の上部側に部分的に形成された保護絶縁層とを備えたプローブガイド板と、前記プローブガイド板の貫通孔に挿入されたプローブ端子とを有するプローブ装置が提供される。
さらに、その開示の他の観点によれば、シリコン基板に貫通孔を形成する工程と、前記シリコン基板の両面及び前記貫通孔の内壁面にシリコン酸化層を形成する工程と、前記シリコン基板上の前記シリコン酸化層の上面から前記貫通孔の内壁面の上部側に保護絶縁層を部分的に形成する工程とを有するプローブガイド板の製造方法が提供される。
以下の開示によれば、プローブガイド板では、シリコン基板上のシリコン酸化層の上面から貫通孔の内壁面の上部側に保護絶縁層が部分的に形成されている。これにより、貫通孔の内壁面の上部のシリコン酸化層が保護絶縁層で保護される。
このため、被検査対象の電気特性の測定を行う際に、プローブ端子がプローブガイド板の貫通孔内の保護絶縁層に接触するため、プローブ端子によるシリコン酸化層の磨耗が抑制される。
よって、プローブガイド板の貫通孔内のシリコン酸化層が消失するまでの寿命が長くなるので、プローブガイド板の耐久性を向上させることができる。
図1(a)及び(b)は予備的事項に係るプローブガイド板の課題を説明するための断面図である。 図2(a)及び(b)は実施形態のプローブガイド板の製造方法を示す断面図(その1)である。 図3(a)及び(b)は実施形態のプローブガイド板の製造方法を示す断面図(その2)である。 図4(a)及び(b)は実施形態のプローブガイド板の製造方法を示す断面図(その3)である。 図5(a)及び(b)は実施形態のプローブガイド板を示す断面図である。 図6は実施形態のプローブガイド板に使用される保護絶縁層の物性値を示す表である。 図7は実施形態のプローブガイド板の保護絶縁層の断面形状の一例を示す断面図である。 図8は実施形態の第1変形例のプローブガイド板を示す断面図である。 図9は実施形態の第2変形例のプローブガイド板を示す断面図である。 図10は実施形態の第3変形例のプローブガイド板を示す断面図である。 図11は図5(a)のプローブガイド板を備えたプローブ装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない新規な技術を含む。
図1(a)には、予備的事項に係るプローブ装置に備えられたプローブガイド板100が示されている。プローブガイド板100では、シリコン基板200に貫通孔THが形成されている。また、シリコン基板200の両面及び貫通孔THの内壁面にシリコン酸化層220が形成されている。
そして、シリコン基板200の貫通孔THにプローブ装置のプローブ端子300が挿入されている。プローブ端子300は貫通孔THによって位置決めされ、プローブ端子300の先端が位置精度よく被検査対象の電極パッドに配置される。
被検査対象の電気特性を測定する際に、プローブ端子300が貫通孔THの内壁面のシリコン酸化層220に接触するため、シリコン酸化層220がプロ―ブ端子300によって擦られる。
このため、被検査対象の電気特性の測定を一定量繰り返すと、シリコン基板200の貫通孔THの内壁面のシリコン酸化層220が磨耗して消失することになる。絶縁層であるシリコン酸化層220が消失すると、シリコン基板200が露出してプローブ端子300同士が電気ショートしてしまうため、正確な電気測定ができなくなる。
シリコン酸化層220は、シリコン基板200を熱酸化して形成するため、厚みが5μm程度の薄膜で形成される。このため、シリコン酸化層220が磨耗して消失するため、プローブガイド板100のさらなる耐久性の向上が求められている。
また、図1(b)に示すように、シリコン基板200の貫通孔THの配置ピッチが狭小化されると、プローブ端子300間に配置される壁部Wの厚みが薄くなるため、機械的強度が十分に得られないおそれがある。
以下に説明する実施形態のプローブガイド板では、前述した課題を解決することができる。
(実施形態)
図2〜図4は実施形態のプローブガイド板の製造方法を説明するための図、図5は実施形態のプローブガイド板を示す図、図11は実施形態のプローブ装置を示す図である。以下、プローブガイド板の製造方法を説明しながら、プローブガイド板及びプローブ装置の構造について説明する。
実施形態のプローブガイド板の製造方法では、まず、図2(a)に示すように、シリコン基板10を用意する。シリコン基板10として、厚みが600μm〜800μmのシリコンウェハが使用される。
次いで、図2(b)に示すように、シリコン基板10の上に、ホール状の開口部15aが設けられたレジスト層15をパターニングして形成する。
レジスト層15は、液状レジストを塗布し、フォトリソグラフィに基づいて露光、現像を行うことにより形成される。あるいは、ドライフィルムレジストを使用してレジスト層15を形成してもよい。
続いて、図3(a)に示すように、レジスト層15の開口部15aを通して、シリコン基板10を異方性ドライエッチングにより、厚み方向の途中までエッチングして凹部10aを形成する。異方性ドライエッチングは、SF系のガスを使用するDRIE(Deep Reactive Ion Etching)などが使用される。
その後に、図3(b)に示すように、レジスト層15を除去する。さらに、バックグラインダ装置により、シリコン基板10の下面を凹部10aの底に到達するまで研磨する。
これにより、図4(a)に示すように、シリコン基板10の凹部10aが厚み方向に貫通する貫通孔THとなる。
このようにして、シリコン基板10が所定の厚みに薄型化されると共に、シリコン基板10に貫通孔THが形成される。
別の方法としては、図2(a)のシリコン基板10を研磨して所定の厚みに薄型化した後に、シリコン基板10を異方性ドライエッチングで貫通加工して貫通孔THを形成してもよい。
以上にように、シリコン基板10に厚み方向に貫通する貫通孔THを形成する。
次いで、図4(b)に示すように、シリコン基板10を熱酸化することにより、シリコン基板10の両面及び貫通孔THの内壁面にシリコン酸化層12を形成する。あるいは、CVD(Chemical Vaper Deposition)法によってシリコン酸化層12、又はシリコン窒化層などを形成してもよい。
続いて、図5(a)に示すように、スパッタ法により、シリコン基板10上のシリコン酸化層12の上に保護絶縁層20を形成する。
スパッタ法で形成される保護絶縁層20としては、ジルコニア(ZrO)層、アルミナ(Al)層、又はシリコン酸化層(SiO)などがある。
図6には、ジルコニア層、アルミナ層、及びシリコン酸化層のビッカース硬さ、及び曲げ強度の物性値が示されている。ジルコニア層、アルミナ層、及びシリコン酸化層の各ビッカース硬さは、10GPa以上の値であり、高い硬度を有する。
また、ジルコニア層の曲げ強度は1000MPaであり、破壊靱性も高いため、負荷を吸収する作用がある。
以上のように、特に、ジルコニア層はビッカース硬さ、曲げ強度及び破壊靱性が高く、保護絶縁層20として好適に使用することができる。
ジルコニア層としては、好適には、ジルコニアにイットリア(Y(酸化イットリウム))が添加されたイットリア安定化ジルコニアが使用される。ジルコニアにイットリアを添加することにより、硬さ及び曲げ強度などの機械的特性をさらに向上させることができる。また、イットリア安定化ジルコニアは、耐熱性にも優れているため、保護絶縁層20として好適である。
アルミナ層及びシリコン酸化層は、曲げ強度がジルコニア層よりかなり低いものの、十分なビッカース硬さを有するため、保護絶縁層20として十分に使用することができる。
保護絶縁層20として、ビッカース硬さが10GPa程度以上の絶縁材料が好ましいが、その他の絶縁材料を使用してもよい。
図5(a)に示すように、スパッタ法で形成される保護絶縁層20は、シリコン基板10上のシリコン酸化層12の上面から貫通孔THの内壁面の上部側に部分的に形成される。また、貫通孔THの内壁面の上部側に形成された保護絶縁層20は、上側から下側の位置になるにつれて厚みが薄くなって形成される。
このようにして、シリコン基板10の貫通孔THの内壁面の上部に配置される保護絶縁層20の部分が貫通孔THの内側に突出する突出部Pとして形成される。貫通孔THの内壁面の上部のシリコン酸化層12が保護絶縁層20の突出部Pで保護されるため、プローブ端子によるシリコン酸化層12の磨耗が抑制される。
例えば、シリコン酸化層12の厚みは0.5μm〜5μmの範囲に設定され、保護絶縁層20の突出部Pの厚みTは同じく0.5μm〜5μmの範囲に設定される。シリコン酸化層12の厚みを考慮して、プローブガイド板1の寿命が向上するように、保護絶縁層20の突出部Pの厚みTを調整する。
以下に、保護絶縁層20として、ジルコニア層20xをスパッタ法で成膜する場合の成膜条件の一例が示されている。
ターゲット:イットリア安定化ジルコニア(YSZ)(イットリア添加率:3mol%)
ガス:アルゴン(Ar)
ガス圧:0.5Pa(好ましい範囲:0.1Pa〜1.0Pa)
出力:RFパワー 200W
図7には、上記したスパッタ条件で成膜した場合のジルコニア層20xの断面形状が示されている。図7の例では、貫通孔THの深さD1は200μm程度であり、シリコン基板10の上面側での保護絶縁層20の厚みT1が1μm程度である。ジルコニア層20xは、貫通孔THの上端からの深さD2が40μm程度の内壁面の位置まで形成される。
この場合、ジルコニア層20xの突出部Pの厚みTは0.8μm程度となる。また、貫通孔THの上端からの深さD3が30μm程度の内壁面の位置では、保護絶縁層20の厚みT3は0.3μm程度となる。
また、貫通孔THの内壁面において、上端からの深さD2(40μm)よりも下側の領域は、ジルコニア層20xが形成されない非形成領域になっている。
スパッタ膜厚やスパッタ条件によって、貫通孔THの内壁面の上端から深さ方向に延びるジルコニア層20xの長さを調整することができる。また、スパッタ膜厚及びスパッタ条件によって、ジルコニア層20xの突出部Pの厚みTを調整することができる。
保護絶縁層20として、ジルコニア層20xをスパッタ法により成膜する例を示したが、スパッタ法を採用することにより、アルミナ層やシリコン酸化層などの他の絶縁層も同様な形状で成膜される。
以上のように、本実施形態では、シリコン基板10の上面側から貫通孔THの内壁面の上部側に絶縁保護層20が部分的に形成される。これは、シリコン基板10の上面側から貫通孔THの深さの途中の内壁面の位置まで保護絶縁層20を形成してもよいことを意味する。
その後に、シリコン基板10を個々の製品領域が得られるように切断する。以上により、実施形態のプローブガイド板1が製造される。
図5(a)に示すように、実施形態のプローブガイド板1は、シリコン基板10を備え、シリコン基板10には厚み方向に貫通する貫通孔THが形成されている。また、シリコン基板10の両面及び貫通孔THの内壁面には、絶縁層としてシリコン酸化層12が形成されている。
また、シリコン基板10上のシリコン酸化層12の上面には、保護絶縁層20が形成されている。保護絶縁層20は、シリコン酸化層12の上面から貫通孔THの内壁面の上部側に部分的に形成されている。
貫通孔THの内壁面の上部に配置された保護絶縁層20の部分が、貫通孔THの内側に突出する突出部Pとなって形成されている。
シリコン酸化層12の上面から貫通孔THの内壁面に延びる保護絶縁層20の長さは任意に設定することができる。よって、保護絶縁層20は、貫通孔THの内壁面の深さの途中の任意の位置まで形成される。
また、保護絶縁層20は、貫通孔THの内壁面の上側から下側の位置になるにつれて厚みが薄くなって形成される。そして、貫通孔THの内壁面の下部側の領域は、保護絶縁層20が形成されていない非形成領域となっている。
図5(b)は、図5(a)のプローブガイド板1を平面からみた平面図である。図5(b)の平面図に示すように、シリコン基板10の貫通孔THは円形で形成され、保護絶縁層20の突出部Pが貫通孔THの内壁面の上部に環状に配置される。シリコン基板10の貫通孔THの平面形状は、四角形又は楕円形などであってもよい。
本実施形態のプローブガイド板1では、シリコン基板10の貫通孔THの内壁面の上部のシリコン酸化層12が保護絶縁層20で部分的に保護されている。このため、後述するように、プローブ装置のプローブガイド板1として使用する際に、プローブ端子は硬度の高い保護絶縁層20の突出部Pに接触する。
これにより、プローブ端子によるシリコン酸化層12の磨耗が抑制され、シリコン酸化層12が消失するまでの寿命が長くなるので、プローブガイド板1の耐久性を向上させることができる。
図8には、実施形態の第1変形例のプローブガイド板1aが示されている。前述した図5(a)のプローブガイド板1では、シリコン酸化層12の厚みは例えば5μm程度である。
これに対して、図8の第1変形例では、プローブガイド板1aのシリコン酸化層12の厚みが0.5μm〜1μm程度にかなり薄く設定される。図8において、シリコン酸化層12の厚み以外の要素は、図5(a)プローブガイド板1と同じである。
シリコン酸化層12はシリコン基板10を熱酸化して形成されるため、シリコン酸化層12の厚みが厚いとプロセス時間が長くなり、コスト上昇を招く。このため、シリコン酸化層12の厚みを薄く設定することにより、スループットの向上及びコスト削減を図ることができる。
このような要求がある場合は、図8に示すように、シリコン酸化層12の厚みを保護絶縁層20の突出部Pの厚みよりも薄く設定して、シリコン酸化層12を保護する。例えば、シリコン酸化層12の厚みが0.5μm程度に設定され、保護絶縁層20の突出部Pの厚みが5μm程度に設定される。
このように、本実施形態では、シリコン酸化層12を保護絶縁層20で保護するため、シリコン酸化層12の厚みを従来技術よりも薄く設定することが可能になる。薄膜のシリコン酸化層12を保護絶縁層20で保護することにより、十分な耐久性を有するプローブガイド板を生産効率よく、低コストで製造することができる。
図9には、実施形態の第2変形例のプローブガイド板1bが示されている。図9の第2変形例のように、シリコン基板10下のシリコン酸化層12の下面から貫通孔THの内壁面の下部側に、下側の保護絶縁層22を同様に形成してもよい。
シリコン基板10の下面側に形成される保護絶縁層22においても、同様に、貫通孔THの内壁面の下部側に配置される保護絶縁層22の部分が貫通孔THの内側に突出する突出部Pとなって形成される。
また、同様に、貫通孔THの内壁面の下側から上側の位置になるにつれて保護絶縁層22の厚みが薄くなって形成される。
図9において、下側の保護絶縁層22を追加で形成した以外の構造は、前述した図5(a)のプローブガイド板1と同じである。
図9の第2変形例のシリコンガイド板1bを製造する場合は、前述した図4(b)のシリコン基板10の上面にスパッタ法で保護絶縁層20を形成した後に、シリコン基板10の下面を上側に向けて同様にスパッタ法で保護絶縁層22を形成すればよい。
図9の第2変形例のシリコンガイド板1bでは、シリコン基板10の上面側及び下面側の各保護絶縁層20は、貫通孔THの深さの途中の内壁面の位置までそれぞれ形成される。そして、貫通孔THの内壁面の深さ方向の中央部の領域が、保護絶縁層20が形成されない非形成領域にとなる。
シリコン基板10の上面側及び下面側の各保護絶縁層20,22が同じスパッタ条件で成膜される場合は、上下の保護絶縁層20,22がシリコン基板10の厚みの中心を軸にして対称に形成される。
第2変形例のプローブガイド板1bでは、シリコン基板10の貫通孔THの内壁面の上部側だけではなく、貫通孔THの内壁面の下部側にも保護絶縁層22が形成される。このため、プローブ端子が貫通孔TH内に傾いて挿入される場合に、貫通孔THの内壁面の下部のシリコン酸化層12の磨耗が抑制され、プローブガイド板の寿命を向上させることができる。
また、図10には、実施形態の第3変形例のプローブガイド板1cが示されている。図10の第3変形例では、上記した図9のプローブガイド板1bにおいて、シリコン酸化層12の厚みが薄く設定される。図10において、シリコン酸化層12の厚み以外の要素は、図9のプローブガイド板1bと同じである。
第3変形例のプローブガイド板1cでは、シリコン酸化層12の厚みを薄くし、かつ貫通孔THの内壁面の上部側及び下部側に保護絶縁層20がそれぞれ形成されている。これにより、前述した図8の第1変形例のプローブガイド板1aと同様に、シリコン酸化層12の厚みを薄くしてコスト削減を図ることができる。
さらに、前述した図9の第2変形例のプローブガイド板1bと同様に、プローブ端子が傾いて貫通孔THに挿入される場合であっても、貫通孔THの内壁面の下部側のシリコン酸化層12の磨耗を抑制することができる。
図11には、実施形態のプローブガイド板1を備えたプローブ装置2が示されている。図11に示すように、実施形態のプローブ装置2では、中継基板30の下に前述した図5(a)のプローブガイド板1が配置されている。中継基板30及びプローブガイド板1は、それらの周囲に配置されたホルダ40によって固定されている。
中継基板30は、基板本体32、プローブ端子34、及び電極36を備えている。基板本体32は、セラミックス、シリコン、ガラス、又は樹脂などから形成される。プローブ端子34は、基板本体32の厚み方向に貫通して設けられている。プローブ端子34は、ニッケル、銅、金、又はロジウムなどから形成される。
プローブ端子34の一端側がプローブガイド板1の貫通孔THに挿入され、他端側が基板本体32上の電極36に接続されている。そして、プローブ端子34の一端側がプローブガイド板1から下側に突き出た状態となっている。
プローブ装置2の中継基板30の電極36に計測器などの検査用装置(不図示)の端子が電気的に接続される。そして、検査用装置からプローブ装置2の中継基板30を介して被検査対象に各種の試験信号が供給されて被検査対象の電気特性が測定される。
プローブ装置2の下には、被検査対象の一例である半導体装置50が配置されている。半導体装置50の表面には電極パッド52が露出して設けられている。
プローブ装置2の複数のプローブ端子34は半導体装置50の各電極パッド52に対応して配置されている。
半導体装置50は、プローブ装置2との位置合わせが可能なステージ(不図示)の上に配置され、プローブ装置2のプローブ端子34と半導体装置50の電極パッド52とが位置合わせされる。
プローブ装置2は移動手段(不図示)に接続されており、上下方向に移動することができる。プローブ装置2が下側に移動することにより、プローブ装置2の各プローブ端子34の先端が半導体装置50の電極パッド52に所定の圧力で接触する。このとき、プローブ端子34が撓むため、プローブガイド板1の貫通孔THの内壁面がプローブ端子34によって擦られる。
あるいは、プローブ端子34が中継基板30内でばね機構などに接続されている場合は、プローブ端子34がプローブガイド板1の貫通孔TH内で上下に移動することにより、貫通孔THの内壁面がプローブ端子34によって擦られる。
図11では、プローブ装置2のプローブ端子34が半導体装置50の電極パッド52に接触して電気特性の測定を行っている状態が示されている。
半導体装置50の電気特性の測定が終了すると、プローブ装置2は上側に移動し、次の半導体装置50がステージに配置され、電気測定が繰り返し行われる。
本実施形態のプローブガイド板1は、シリコン基板10の上面側から貫通孔THの内壁面の上部側に保護絶縁層20が部分的に形成され、貫通孔THの内壁面の上部に保護絶縁層20の突出部Pが配置されている。
前述したように、保護絶縁層20は、シリコン基板10の両面及び貫通孔THの内壁面に熱酸化によってシリコン酸化層12を形成した後に、スパッタ法によって形成される。
このため、保護絶縁層20は、シリコン酸化層12よりも硬度の高いジルコニア層などの絶縁材料から形成できるため、プローブ端子34による磨耗に強い構造となる。
これにより、プローブガイド板1の貫通孔THの内壁面のシリコン酸化層12が消失するまでの寿命を長くすることができるため、プローブガイド板1の耐久性を向上させることができる。
また、半導体装置50の電極パッド52の配置ピッチの狭小化に伴って、プローブ端子34間に配置されるプローブガイド板1の壁部が細くなるとしても、細い壁部の上部が保護絶縁層20で補強される。このため、プローブガイド板1の貫通孔THの配置ピッチが狭小化されても、所要の機械的強度を確保することができる。
また、プローブ端子34は、プローブガイド板1の貫通孔TH内の保護絶縁層20の突出部Pに主に接触するため、安定したプローブ端子34の摺動性を確保することができ、プローブ端子の接触部の位置ずれを防止することができる。
また、保護絶縁層20は、スパッタ法によってシリコン基板10上及び貫通孔THの内壁面の一部に薄膜で形成されるだけである。このため、シリコン製のプローブガイド板1の全体の熱膨張率はほとんど変化しないため、シリコン製の半導体装置50との熱膨張率のミスマッチは発生しない。
これにより、半導体装置50の電気特性を測定する際に300℃程度で加熱するとしても、プローブ端子34の高い位置精度を維持することができ、電気測定時の高い信頼性が得られる。
1,1a,1b,1c…プローブガイド板、2…プローブ装置、10…シリコン基板、10a…凹部、12…シリコン酸化層、15…レジスト層、15a…開口部、20,22…保護絶縁層、30…中継基板、32…基板本体、34…プローブ端子、36…電極、40…ホルダ、50…半導体装置、52…電極パッド、P…突出部、TH…貫通孔。

Claims (10)

  1. シリコン基板と、
    前記シリコン基板に形成された貫通孔と、
    前記シリコン基板の両面及び前記貫通孔の内壁面に形成されたシリコン酸化層と、
    前記シリコン基板上の前記シリコン酸化層の上面から前記貫通孔の内壁面の上部側に部分的に形成された保護絶縁層と
    を有することを特徴とするプローブガイド板。
  2. 前記貫通孔の内壁面の上部に配置された前記保護絶縁層の部分が、前記貫通孔の内側に突出する突出部となって形成されていることを特徴とする請求項1に記載のプローブガイド板。
  3. 前記シリコン基板下の前記シリコン酸化層の下面から前記貫通孔の内壁面の下部側に部分的に形成された下側の保護絶縁層を有することを特徴とする請求項1又は2に記載のプローブガイド板。
  4. 前記保護絶縁層は、ジルコニア層、アルミナ層及びシリコン酸化層のいずれかであることを特徴とする請求項1乃至3のいずれか一項に記載のプローブガイド板。
  5. シリコン基板と、
    前記シリコン基板に形成された貫通孔と、
    前記シリコン基板の両面及び前記貫通孔の内壁面に形成されたシリコン酸化層と、
    前記シリコン基板上の前記シリコン酸化層の上面から前記貫通孔の内壁面の上部側に部分的に形成された保護絶縁層と
    を備えたプローブガイド板と、
    前記プローブガイド板の貫通孔に挿入されたプローブ端子と
    を有することを特徴とするプローブ装置。
  6. シリコン基板に貫通孔を形成する工程と、
    前記シリコン基板の両面及び前記貫通孔の内壁面にシリコン酸化層を形成する工程と、
    前記シリコン基板上の前記シリコン酸化層の上面から前記貫通孔の内壁面の上部側に保護絶縁層を部分的に形成する工程と
    を有することを特徴とするプローブガイド板の製造方法。
  7. 前記保護絶縁層を部分的に形成する工程において、
    前記保護絶縁層は、スパッタ法によって形成されることを特徴とする請求項6に記載のプローブガイド板の製造方法。
  8. 前記保護絶縁層を部分的に形成する工程において、
    前記貫通孔の内壁面の上部に配置される前記保護絶縁層の部分が、前記貫通孔の内側に突出する突出部として形成されることを特徴とする請求項6又は7に記載のプローブガイド板の製造方法。
  9. 前記保護絶縁層を部分的に形成する工程の後に、
    前記シリコン基板下の前記シリコン酸化層の下面から前記貫通孔の内壁面の下部側に下側の保護絶縁層を部分的に形成する工程を有することを特徴とする請求項6乃至8のいずれか一項に記載のプローブガイド板の製造方法。
  10. 前記保護絶縁層は、ジルコニア層、アルミナ層及びシリコン酸化層のいずれかであることを特徴とする請求項6乃至9のいずれか一項に記載のプローブガイド板の製造方法。
JP2015229681A 2015-11-25 2015-11-25 プローブガイド板及びその製造方法とプローブ装置 Active JP6563317B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015229681A JP6563317B2 (ja) 2015-11-25 2015-11-25 プローブガイド板及びその製造方法とプローブ装置
KR1020160152629A KR102589226B1 (ko) 2015-11-25 2016-11-16 프로브 가이드판 및 프로브 장치
US15/356,868 US10261110B2 (en) 2015-11-25 2016-11-21 Probe guide plate having a silicon oxide layer formed on surfaces and on an inner wall of a through hole thereof, and a protective insulating layer formed on the silicon oxide layer, and probe apparatus including the probe guide plate
TW105138410A TWI686614B (zh) 2015-11-25 2016-11-23 探針導引板及探針裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015229681A JP6563317B2 (ja) 2015-11-25 2015-11-25 プローブガイド板及びその製造方法とプローブ装置

Publications (2)

Publication Number Publication Date
JP2017096796A JP2017096796A (ja) 2017-06-01
JP6563317B2 true JP6563317B2 (ja) 2019-08-21

Family

ID=58721697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015229681A Active JP6563317B2 (ja) 2015-11-25 2015-11-25 プローブガイド板及びその製造方法とプローブ装置

Country Status (4)

Country Link
US (1) US10261110B2 (ja)
JP (1) JP6563317B2 (ja)
KR (1) KR102589226B1 (ja)
TW (1) TWI686614B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3698152A4 (en) * 2017-10-20 2021-07-14 FormFactor, Inc. DIRECT METALLIC GUIDE PLATE
KR102590407B1 (ko) * 2017-10-31 2023-10-16 폼팩터, 인크. 디커플링된 전기 및 기계 프로브 연결들을 갖는 mems 프로브 카드 조립체
WO2019183548A1 (en) * 2018-03-22 2019-09-26 Formfactor, Inc. Probe tip with embedded skate
KR20210021349A (ko) * 2018-06-14 2021-02-25 폼팩터, 인크. 디커플링된 전기적 및 기계적 설계를 갖는 전기 테스트 프로브들
CN113433360B (zh) * 2020-03-23 2023-12-01 奥特斯(中国)有限公司 测试适配器、测试设备和测试部件承载件的方法
WO2022024888A1 (ja) * 2020-07-27 2022-02-03 京セラ株式会社 プローブガイド
KR102708646B1 (ko) * 2022-03-11 2024-09-24 (주)포인트엔지니어링 양극산화막 구조체 및 이를 포함하는 검사 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297657B1 (en) * 1999-01-11 2001-10-02 Wentworth Laboratories, Inc. Temperature compensated vertical pin probing device
KR20020028159A (ko) * 1999-05-27 2002-04-16 나노넥서스, 인코포레이티드 전자 회로용 대량 병렬 인터페이스
KR100473584B1 (ko) * 2002-12-02 2005-03-10 주식회사 아이씨멤즈 외팔보 형태의 프로브 카드 및 그 제조 방법
JP2006234826A (ja) * 2004-11-11 2006-09-07 Jsr Corp シート状プローブおよびプローブカードならびにウエハの検査方法
JP2007027451A (ja) * 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
TWI302758B (en) * 2006-04-21 2008-11-01 Silicon Base Dev Inc Package base structure of photo diode and manufacturing method of the same
KR101045671B1 (ko) * 2008-02-05 2011-07-01 윌테크놀러지(주) 공간 변환기를 포함하는 프로브 카드
KR101000672B1 (ko) * 2008-12-15 2010-12-10 이용준 콘택터의 제조방법
KR101126690B1 (ko) * 2009-07-02 2012-04-02 남재우 Mems 기술을 이용한 테스트 소켓 및 그 제조방법
TWI450345B (zh) * 2010-11-03 2014-08-21 Xintec Inc 晶片封裝體及其形成方法
JP6033130B2 (ja) * 2013-03-13 2016-11-30 新光電気工業株式会社 プローブガイド板及びその製造方法
JP6341634B2 (ja) * 2013-05-28 2018-06-13 新光電気工業株式会社 プローブガイド板及びその製造方法、半導体検査装置
JP6286169B2 (ja) * 2013-09-26 2018-02-28 新光電気工業株式会社 配線基板及びその製造方法
JP6706076B2 (ja) * 2016-01-14 2020-06-03 新光電気工業株式会社 プローブガイド板及びその製造方法とプローブ装置

Also Published As

Publication number Publication date
TWI686614B (zh) 2020-03-01
US10261110B2 (en) 2019-04-16
US20170146569A1 (en) 2017-05-25
JP2017096796A (ja) 2017-06-01
KR20170061068A (ko) 2017-06-02
KR102589226B1 (ko) 2023-10-12
TW201740120A (zh) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6563317B2 (ja) プローブガイド板及びその製造方法とプローブ装置
JP6654061B2 (ja) プローブガイド、プローブカード及びプローブガイドの製造方法
TWI623752B (zh) 用於探針卡的導板
US9523716B2 (en) Probe guide plate and method for manufacturing the same
CN100422746C (zh) 检查探测器
KR20090064693A (ko) 마이크로 가스 센서 및 그 제작 방법
JP4691112B2 (ja) 接点装置およびその製造方法
CN110546518A (zh) 电连接装置
KR102661147B1 (ko) 프로브 가이드판, 그 제조 방법 및 프로브 장치
JP2009276316A (ja) プローブカード
JP2007278799A (ja) マイクロプローブガイドの製造方法、マイクロプローブガイドを用いるマイクロプローブユニット及び千鳥配置型マイクロプローブユニット
JP6178651B2 (ja) パターン転写用モールド及びパターン形成方法
JP2020063914A (ja) Memsガスセンサ及びmemsガスセンサの製造方法
JP2008008774A (ja) 半導体集積回路装置の製造方法
JP5482647B2 (ja) 基板の試験方法
KR100743978B1 (ko) 프로브 카드용 접촉 소자 및 그 제조 방법
JP2007047059A (ja) プローブユニット、プローブユニットの製造方法及び電子デバイスの検査方法
CN114235195A (zh) 一种超高时空分辨率流体温度传感芯片及其制作方法
JP6006970B2 (ja) プローブカード用ガイド板の製造方法
KR101089264B1 (ko) 외팔보의 하부면에 탄성력을 갖는 버퍼부를 구비하는 프로브유닛 및 이의 제조방법
JP2015032670A (ja) 半導体装置
JP2009098066A (ja) シート状プローブおよびその製造方法ならびにその応用
JP2007109899A (ja) 半導体装置の検査方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190724

R150 Certificate of patent or registration of utility model

Ref document number: 6563317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250