CN101651122B - 立体导通结构及其制造方法 - Google Patents

立体导通结构及其制造方法 Download PDF

Info

Publication number
CN101651122B
CN101651122B CN2008102132298A CN200810213229A CN101651122B CN 101651122 B CN101651122 B CN 101651122B CN 2008102132298 A CN2008102132298 A CN 2008102132298A CN 200810213229 A CN200810213229 A CN 200810213229A CN 101651122 B CN101651122 B CN 101651122B
Authority
CN
China
Prior art keywords
substrate
active surface
redistribution conductor
welded gasket
perforation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102132298A
Other languages
English (en)
Other versions
CN101651122A (zh
Inventor
张香鈜
张恕铭
郭子荧
李元章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN2008102132298A priority Critical patent/CN101651122B/zh
Priority to US12/500,780 priority patent/US8193632B2/en
Publication of CN101651122A publication Critical patent/CN101651122A/zh
Application granted granted Critical
Publication of CN101651122B publication Critical patent/CN101651122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

一种立体导通结构，应用于封装件。立体导通结构包括基板、第一重布导体、第二重布导体以及绝缘材料。基板具有主动表面及与其相对的被动表面，基板具有焊接垫以及贯孔，焊接垫位于主动表面上。第一重布导体包括隆起部与承接部，隆起部由基板的主动表面向外隆起，并电性连接于焊接垫；承接部位于主动表面的外侧，并连接于隆起部，其中隆起部与承接部构成容置空间，容置空间与贯孔连通。第二重布导体位于贯孔内以及容置空间内，且第二重布导体接触承接部，并沿着贯孔由承接部朝向被动表面方向延伸出去。绝缘材料填充于第二重布导体与基板以及第二重布导体与隆起部之间。

Description

立体导通结构及其制造方法
技术领域
本发明是有关于一种导通结构及其制造方法，且特别是有关于一种立体导通结构及其制造方法。
背景技术
广泛来说，系统构装(System in Package，SiP)涵括了早期的多芯片模块(Multi-chip Module，MCM)技术、多芯片封装(Multi-chip Package，MCP)技术、芯片堆叠(Stack die)、PoP(Package on Package)、PiP(Package in Package)以及将主/被动组件内埋于基板(Embedded Substrate)等技术。以结构外观来说，MCM属于二维的2D构装，而MCP、芯片堆叠、PoP、PiP等则属于立体的3D构装；由于3D构装更能符合小型化、高效能等需求，因而近年来备受业界青睐。
若进一步就互连技术(Interconnection)来看，传统的2D或3D构装多以打线接合(Wire bonding)为主，少部分采用芯片倒装技术(Flip Chip)，或是结合两者。以芯片堆叠(Stack die)为例，上层芯片仍须由打线接合技术与其它芯片互连，当堆叠的芯片数目增加时，越上层的芯片所需的焊线长度则越长，也因此影响了整个封装系统的效能；再者，为了保留打线空间，芯片与芯之间需适度的插入隔板，也会造成封装体积增加。
近年来，业界所研发的新互连技术—硅通道技术(Through Silicon Via，TSV)诞生。请参照图1A～1F，其显示硅通道导体结构的制造方法的示意流程图。首先，如图1A所示，提供芯片10，芯片的正面10a具有增厚的焊接垫12。接着，如图1B所示，施行第一次激光钻孔，从芯片背面10b以激光钻孔，并停止在焊接垫12表面，形成开孔14。由于必须从芯片背面10b钻孔，也容易产生对位不准确的问题。另一方面，由于激光功率不稳定，加上对于硅(芯片的材料)与金属(焊接垫的材料)选择比不高，导致在此步骤中激光很容易打穿焊接垫。虽然这个问题可以由将焊接垫12增厚的方式解决，但是增厚焊接垫12无疑地会增加制造过程中费用与时间的成本。
请参照图1C，将绝缘材料16填入开孔14。接着，施行第二次激光钻孔，如图1D所示，在绝缘材料16内钻孔并同样停止在焊接垫12表面，形成通道17。之后，如图1E所示，将导电材料18填入通道17内。最后，如图1F所示，将芯片10与另一芯片20黏合在一起，芯片10的焊接垫12通过导电材料18与另一芯片20的焊接垫22电性连接。
然而，在第二次激光钻孔以形成通道17时，非常容易扩孔而导致漏电流问题。当以激光钻孔至焊接垫12时，金属材质(i.e.焊接垫12)会反射或折射激光，邻近焊接垫12的绝缘材料16也同时会被激光烧掉，导致通道17末端孔径较大甚至暴露出芯片10。当通道17内重新填入导电材料18，将使得导电材料18接触到芯片10，造成原本必须绝缘的导电材料18与芯片10产生电性连接，也就是所谓的漏电流问题。
发明内容
本发明的目的在于提供一种立体导通结构及其制造方法，以克服公知技术中存在的缺陷。
为实现上述目的，本发明提出一种立体导通结构，应用于封装件。立体导通结构包括基板、第一重布导体、第二重布导体以及绝缘材料。基板具有主动表面及与其相对的被动表面，基板具有焊接垫以及贯孔，焊接垫位于主动表面上。第一重布导体包括隆起部与承接部，隆起部由基板的主动表面向外隆起，并电性连接于焊接垫；承接部位于主动表面的外侧，并连接于隆起部，其中隆起部与承接部构成容置空间，容置空间与贯孔连通。第二重布导体位于贯孔内以及容置空间内，且第二重布导体接触承接部，并沿着贯孔由承接部朝向被动表面方向延伸出去。绝缘材料填充于第二重布导体与基板以及第二重布导体与隆起部之间。
本发明提出一种立体导通结构的制造方法，应用于封装件，方法包括：(a)提供基板，基板具有主动表面及与其相对的被动表面，基板具有焊接垫位于主动表面；(b)从基板的主动表面钻孔至被动表面，据此形成贯孔；(c)在主动表面形成第一重布导体，第一重布导体连接焊接垫并由主动表面向外隆起，据以构成与贯孔连通的容置空间；(d)填入绝缘材料于贯孔以及容置空间内；(e)施行激光钻孔，沿着贯孔与容置空间在绝缘材料内形成通孔，通孔末端暴露出第一重布导体；以及(f)填入导电材料于通孔内，据以形成接触第一重布导体的第二重布导体。
本发明的立体导通结构，可以垂直地穿过基板并水平地延伸，在多个组件需相互连通的封装结构内实现三维空间布线，不仅可以缩小封装体积还可以缩短导线路径。此外，第一重布导体具有隆起部与承接部构成特殊的形状，即使激光钻孔过程中发生扩孔，也不会产生漏电流问题。另一方面，本发明提出的立体导通结构的制造方法，可以由基板正面钻孔避免对位不精准的问题。此外，形成金属层保护基板使得激光钻孔过程中不会刮伤基板表面。
附图说明
图1A～1F显示硅通道导体结构的制造方法的示意流程图。
图2A～2J显示依照本发明的第一实施例的具有立体导通结构的封装件的制造流程图。
图3A～3E显示依照本发明的第一较佳实施例的第二基板组件的另一形成方法的示意流程图。
图4A～4D显示依照本发明的第二实施例的具有立体导通结构的封装件的制造流程示意图。
附图中主要组件符号说明
10：芯片
10a：芯片正面
10b：芯片背面
12：焊接垫
14：开孔
16：绝缘材料
17：通道
18：导电材料
20：芯片
22：焊接垫
100：封装件
110：第一基板
112：主动表面
114：被动表面
116：焊接垫
118：贯孔
120：第二基板
120a：第二基板组件
122：接垫
124：绝缘层
126：凹口
127：开口
128：导电层
128a：隆起部
128b：承接部
130：第一重布导体
134：绝缘材料
136：容置空间
140：第三基板
142：焊接垫
146：通孔
147：开孔
148：第二重布导体
150：绝缘层
152、154、156：图案化导电层
162、164、166：焊接垫
170、172、174、176：焊球
200：封装件
218：贯孔
220a：第二基板组件
222：保护层
228：导电凸块
230：第一重布导体
236：容置空间
具体实施方式
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明如下：
本发明主要提供一种立体导通结构及其制造方法，立体导通结构包括基板、第一重布导体、第二重布导体以及绝缘材料。基板具有主动表面及与其相对的被动表面，基板具有焊接垫以及贯孔，焊接垫位于主动表面上。第一重布导体包括隆起部与承接部，隆起部由基板的主动表面向外隆起并电性连接于焊接垫，承接部位于主动表面的外侧并连接于隆起部，其中隆起部与承接部构成容置空间，容置空间与贯孔连通。第二重布导体位于贯孔内以及容置空间内，且第二重布导体接触承接部，并沿着贯孔由承接部朝向被动表面方向延伸出去。绝缘材料填充于第二重布导体与基板以及第二重布导体与隆起部之间。
本发明的导通结构可以垂直地穿过基板并水平地延伸，在多个组件需相互连通的封装结构内实现三维空间布线，不仅可以缩小封装体积还可以缩短导线路径，让传输速度更快、噪声更小、效能更佳。以下举出几组实施例，配合附图详细说明立体导通结构的制造流程与结构特征，并描绘出立体导通结构于封装结构的配置方式，然本领域技术人员当可明了，这些图标与文字仅为说明用，并不会对本发明的欲保护范围造成限缩。
第一实施例
请参照图2A～2J，其显示依照本发明的第一实施例的具有立体导通结构的封装件的制造流程图。本实施例的具有立体导通结构的封装件的制造方法包括下列步骤。首先，请参照图2A，提供第一基板110，第一基板110具有主动表面112及与其相对的被动表面114，第一基板110具有焊接垫116位于主动表面112。第一基板110较佳的是影像感测芯片(CMOSImage Sensor，CIS)，经由主动表面112接受影像或光线。
之后，从第一基板110的主动表面112钻孔至被动表面114，据此形成贯孔118，贯孔118可以设置于第一基板110的任意位置，例如是可以是直接穿过焊接垫116(如图2B所示)或是穿过线路较不密集的基板(如本发明第二实施例，如图4B所示)。从主动表面上可以清楚地观察到焊接垫位置及金属线路图案，无论预计将贯孔穿过焊接垫116或者是基板上任意位置，由主动表面进行钻孔的方式都可以精确地将贯孔118形成于预设位置，换句话说，本实施例经由第一基板110的主动表面112进行钻孔，可以有效地解决传统上对位不精准的问题。
接着，在第一基板的主动表面112形成第一重布导体(如图2G的130)，由于第一重布导体的制造方法可以有很多种，本实施例提出其中一种方法并配合图2C～2G详细说明如下。首先，如图2C所示，提供第二基板120，并形成至少一个接垫122于第二基板120上。第二基板120较佳的是透明基板，例如是玻璃基板，使得光线可以穿透第二基板120进入其下方基板。通常是由形成金属层于第二基板120上，并移除部分的金属层以形成图案化金属层，例如是接垫122，于第二基板120上。之后，请参照图2D，覆盖绝缘层124于接垫122以及第二基板120上，绝缘层124较佳的是ABF绝缘膜(Ajinomoto Build-up Film，ABF)或异方性导电胶膜(AnisotropicConductive Film，ACF)。接着，请参照图2E，移除部份的绝缘层124，由此形成绝缘层124的凹口126，且凹口126暴露出接垫122。另一方面，绝缘层124较佳地具有开口127，对应至第一基板110主动表面上112。至此，完成第二基板组件120a，其表面覆盖绝缘层124，绝缘层124具有凹口126暴露出接垫122。然后，请参照图2F，形成导电层128于接垫122、凹口126内壁以及部分的绝缘层124上。导电层128可以通过溅镀(sputter)、化学气相沉积(Chemical Vapor Deposition，CVD)、印刷(printing)等方式形成。根据分布位置，导电层128进一步地分为隆起部128a与承接部128b，隆起部128a包括位于绝缘层124上与凹口126内壁的导电层128，承接部128b包括位于接垫122上的导电层128，承接部128b连接于隆起部128a，其中隆起部128a与承接部128b构成容置空间136。隆起部128a与承接部128b较佳的是一体成型。在本实施例中，导电层128以及接垫122较佳地构成第一重布导体130。
需注意的是，第二基板120上的接垫122是可以省略的，第二基板组件120a内就算没有接垫122，也可以沿着凹口126形成同样形状的导电层128，因此，在其它较佳实施例中，导电层128是单独地构成第一重布导体130。
值得一提的是，本实施例在形成第二基板组件120a的过程中是采用两次黄光蚀刻步骤，分别用以蚀刻出接垫以及绝缘层开口，而黄光蚀刻并不会损伤玻璃表面，因此通过当光线通过第二基板120(e.g.玻璃)与绝缘层开口进入第一基板110(e.g.影像感测芯片)时，影像感测芯片得以接收到清晰无误的影像，避免影像出现由玻璃表面刮伤引起的噪声或污点。
接着，请参照图2G，翻覆第二基板组件120a，对应地将其黏合于第一基板110的主动表面112侧，其中将位于绝缘层124上的导电层128连接于焊接垫116，并将位于接垫122上以及凹口内壁的导电层128面对贯孔118，据此于第一基板110的主动表面112形成第一重布导体130。至此，在第一基板110的主动表面112已经形成第一重布导体130，第一重布导体130连接焊接垫116并由主动表面112向外隆起，据以构成与贯孔118连通的容置空间136，如图2G所示。
接着，填入绝缘材料134于贯孔118以及容置空间136内，如图2H所示。在较佳的实施例中，将第三基板140设置于第一基板110的被动表面114，而绝缘材料134也覆盖于第三基板140以及第一基板110的被动表面114上。第三基板140也具有主动表面及与其相对的被动表面，第三基板140的主动表面包括焊接垫142，焊接垫142较佳的是远离第一基板110的被动表面114。
之后，从被动表面114朝向主动表面112的方向沿着贯孔118与容置空间136在绝缘材料134内钻孔，形成通孔146，通孔146末端暴露出第一重布导体130的导电层128，如图2I所示。钻孔方法较佳地是施行激光钻孔技术(laser drilling)，由于激光对于绝缘材料与金属材料的选择比很高，要控制激光使其蚀刻完绝缘材料134后不会继续蚀刻导电层128是比较容易达成的，因此可以避免传统上打穿导电层的问题。在较佳的实施例中，可以通过相同或不同的方式移除绝缘材料134形成开孔147，以暴露出第三基板140的焊接垫142。
接着，填入导电材料于通孔146内，据以形成接触第一重布导体130的第二重布导体148，如图2J所示。
根据上述制造方法制成的立体导通结构的结构特征描述如下。请参照图2G，本实施例的立体导通结构包括：第一基板110、第一重布导体130、第二重布导体148以及绝缘材料134。第一基板110具有焊接垫116以及贯孔118，焊接垫116位于主动表面112上。在本实施例中，贯孔118较佳地是穿过焊接垫116。
第一重布导体130包括隆起部128a与承接部128b，隆起部128a与承接部128b较佳的是一体成型。隆起部128a(即位于凹口126内壁的导电层128)由第一基板110的主动表面112向外隆起，并电性连接于焊接垫116，本实施例的隆起部128a较佳的是设置于焊接垫116上。承接部128b(即位于接垫122表面的导电层128)位于主动表面112的外侧，并连接于隆起部128a，其中隆起部128a与承接部128b构成容置空间136，容置空间136与贯孔连通118。在本实施例中，第一重布导体130较佳地还包括接垫122，设置于第二基板120上，并与承接部128b相连。
第二重布导体148位于贯孔118内以及容置空间136内，且第二重布导体148接触承接部128b，并沿着贯孔118由承接部128b朝向被动表面114方向延伸出去。绝缘材料134填充于第二重布导体148与第一基板110以及第二重布导体148与隆起部128a之间。
请注意，第一基板110的焊接垫116连接第一重布导体130(包括第二基板的接垫122与导电层128)，第一重布导体130连接第二重布导体148，如此一来，第一基板110的电讯号得以经由第一重布导体130与第二重布导体148传递出去。值得一提的是，本实施例的立体导通结构可以避免漏电流的问题。详细地说，传统上以激光钻孔至导电层128时，导电层128会反射或折射激光，邻近导电层128的绝缘材料134也同时会被激光烧掉，导致通孔146末端孔径较大甚至暴露出周围材料(例如是基板)，当通孔146内重新填入导电材料，将使得导电材料接触到周围材料，造成原本必须绝缘的导电材料与基板产生电性连接，也就是所谓的漏电流问题。然而，本实施例的立体导通结构以导电层128环绕通孔146末端，就算以激光钻孔时发生扩孔现象，填入的导电材料(即第二重布导体148)仍是与导电层128接触，不会将电流传递至基板，因此本实施例的立体导通结构可以解决传统上硅通道导通结构(Through Silicon Via，TSV)难以避免的漏电流问题。
最后，在较佳的实施例中，导电材料也填入开孔147，在绝缘材料134表面形成图案化导电层152/154/156，覆盖绝缘层150于第一基板110与第三基板140，蚀刻绝缘层150并填入导电材料形成焊接垫162/164/166，最后于焊接垫162/164/166植上焊球172/174/176，藉此完成封装件100，如图2J所示。
本实施例的封装件100利用立体导通结构可以在基板与基板之间或者是基板与外部组件之间传递电讯号。举例来说，第一基板110可以通过焊接垫116、第一重布导体130、第二重布导体148、导电层152、焊接垫162以及焊球172构成的路径与外部组件传递电讯号；第一基板110也可以透过焊接垫116、第一重布导体130、第二重布导体148、导电层156、焊接垫166以及焊球176构成的路径传送电讯号至第三基板140，例如是将接收到的影像传送至第三基板进行影像处理。
本实施例虽已描述第二基板120较佳的是玻璃基板，第一基板110较佳的是影像感测芯片(CMOS Image Sensor，CIS)可以透过玻璃基板经由主动表面112接受影像或光线，第三基板140较佳的是数字讯号处理器(Digital Signal Processor，DSP)，用以将由第一基板110(e.g.影像感测芯片)接收到的影像处理后传送出去。然而，本领域技术人员当可明了，本发明的立体导通结构及其制造方法的应用范围并不限定于此，亦可以应用至微机电系统(Micro-Electro-Mechanical Systems，MEMS)或其它封装结构或技术。
再者，本实施例虽已描述第二基板组件形成步骤于图2C～2E，然而形成步骤并不限定于此。举例来说，请参照图3A～3E，其显示依照本发明的第一较佳实施例的第二基板组件的另一形成方法的示意流程图。首先，如图3A所示，提供第二基板120，并形成图案化金属层于第二基板120上，图案化金属层包括保护层222以及至少一个接垫122，图案化金属层厚度较佳的是大约1μm。之后，请参照图3B，覆盖绝缘层124于保护层222、接垫122以及第二基板120上，绝缘层124的厚度较佳的是大约40μm。接着，请参照图3C，移除一部分的绝缘层124，据此暴露出保护层222。较佳的是以激光移除绝缘层，由于激光也会蚀刻第二基板120，如果没有保护层222，此一步骤的激光非常容易在第二基板120表面形成伤痕，加上激光对于绝缘材料与金属材料(接垫122)的选择比很高，因此保护层222可以有效地防止第二基板120被激光破坏。然后，请参照图3D，以黄光制程蚀刻暴露出来的保护层222以形成绝缘层的开口127，对应至第一基板110主动表面上112的感光区，使得光线可以穿透第二基板120以及开口127进入其下方基板。最后，请参照图3E，移除另一部分的绝缘层124，由此形成绝缘层124的凹口126，且凹口126暴露出接垫122，此步骤较佳的是施行激光钻孔技术来移除绝缘材料。值得一提的是，本实施方法利用两次激光钻孔以及一次黄光制程来完成第二基板组件，可以保持第二基板表面平整度，且制造成本较为低廉。此外，由于激光对于绝缘材料与金属材料的选择比很高，要控制激光使其蚀刻完绝缘材料后不会继续蚀刻金属材料是比较容易达成的，因此可以避免传统上打穿金属材料的问题。
第二实施例
本实施例与上述实施例不同的处在于贯孔位置、第一重布导体的结构及其形成方法，其余相同的组件与步骤系沿用相同标号，于此不再赘述。
请参照图4A～4E，其显示依照本发明的第二实施例的具有立体导通结构的封装件的制造流程示意图。请参照图4A，第一基板110具有焊接垫116于其主动表面112上，且具有贯孔218。接着，在第一基板110的主动表面112形成第一重布导体，其步骤描述如下。
首先，如图4A所示，形成导电凸块228于第一基板110的主动表面112上，例如是电镀或印刷等方式。导电凸块228是由第一基板110的主动表面112向外隆起，并电性连接于该焊接垫116，构成本实施例的第一重布导体的隆起部。在本实施例中，导电凸块228较佳的是设置于焊接垫116上，并延伸至贯孔218周围的主动表面112上。相较于第一实施例，本实施例由导电凸块228重新布线的功能，将贯孔218远离焊接垫116，例如是设置于第一基板110边缘或是线路较不集中的地方，由此提高第一基板线路布局的自由度。
接着，如图4B所示，提供第二基板组件220a，包括第二基板120、接垫122以及绝缘层124，接垫122以及绝缘层124相邻地设置于第二基板120上。
之后，如图4C所示，翻覆第二基板组件220a，将第二基板组件220a的接垫122焊接于第一基板110的导电凸块228，并将第二基板组件220a黏合于第一基板110的主动表面112，据此于第一基板110的主动表面112形成第一重布导体230。
本实施例的第一重布导体230是由第二基板120的接垫122以及第一基板110的导电凸块228对组而成。从结构上来看，第一重布导体230包括隆起部(i.e.导电凸块228)与承接部(i.e.接垫122)，隆起部(i.e.导电凸块228)由第一基板110的主动表面112向外隆起，并电性连接于焊接垫116。承接部(i.e.接垫122)位于主动表面112的外侧，并连接于隆起部(i.e.导电凸块228)，其中隆起部(i.e.导电凸块228)与承接部(i.e.接垫122)构成容置空间236，容置空间236与贯孔连通218。
最后，依序形成绝缘材料134、第二重布导体148、第三基板140、焊球170等，完成封装件200，如图4D所示。第二重布导体148位于贯孔218内以及容置空间236内，且第二重布导体148接触承接部(i.e.接垫122)，并沿着贯孔218由承接部(i.e.接垫122)朝向被动表面114方向延伸出去。
虽然本实施例的第一重布导体230与第一实施例的第一重布导体130的形成方式不同，但本实施例的导电凸块228与接垫122组成的第一重布导体230同样具有容置空间，就算钻孔时发生扩孔现象，填入的导电材料(即第二重布导体148)仍是与第一重布导体230接触，不会将电流传递至基板，因此本实施例的立体导通结构仍然可以解决传统上硅通道导通结构(Through Silicon Via，TSV)的漏电流问题。
值得一提的是，本实施例的第一重布导体230的隆起部(i.e.导电凸块228)较佳的是由电镀法所形成，因此第一重布导体230整体结构较为稳固扎实，不易损坏。
另一方面，本实施例虽然由导电凸块228重新布线的功能，让贯孔218远离焊接垫116，然本发明并不限定于此。本实施例也可以让贯孔穿过焊接垫，并直接将导电凸块设置于焊接垫上也会位于贯孔周围，之后与第二基板的接垫焊接在一起，同样也可以构成上述结构但位置不同的第一重布导体。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视申请的权利要求范围所界定的内容为准。

Claims (22)

1.一种立体导通结构，应用于一封装件，该立体导通结构包括：
一基板，具有一主动表面及与其相对的一被动表面，该基板具有一焊接垫以及一贯孔，该焊接垫位于该主动表面上；
一第一重布导体，包括：
一隆起部，由该基板的该主动表面向外隆起，并电性连接于该焊接垫；及
一承接部，位于该主动表面的外侧，并连接于该隆起部，其中该隆起部与该承接部构成一容置空间，该容置空间与该贯孔连通；
一第二重布导体，位于该贯孔内以及该容置空间内，且该第二重布导体接触该承接部，并沿着该贯孔由该承接部朝向该被动表面方向延伸出去；以及
一绝缘材料，填充于该第二重布导体与该基板以及该第二重布导体与该隆起部之间。
2.如权利要求1所述的结构，其中，该贯孔穿过焊接垫。
3.如权利要求2所述的结构，其中，该隆起部设置于该焊接垫上。
4.如权利要求1所述的结构，其中，该贯孔远离该焊接垫。
5.如权利要求4所述的结构，其中，该隆起部设置于该焊接垫上，并延伸至该贯孔周围的该主动表面上。
6.如权利要求1所述的结构，其中，该隆起部为一导电凸块。
7.如权利要求1所述的结构，其中，该隆起部与该承接部一体成型。
8.如权利要求1所述的结构，其中，该基板为一第一基板，该封装件包括一第二基板，该第二基板位于该第一基板的该主动表面侧，并与该第一基板实质上平行设置。
9.如权利要求8所述的结构，其中，该第一重布导体包括一接垫，设置于该第二基板上，并与该承接部相连。
10.如权利要求8所述的结构，其中，该承接部接触该第二基板。
11.如权利要求8所述的结构，其中，该第一基板为一影像感测芯片，该第二基板为一透明基板。
12.如权利要求8所述的结构，其中，该封装件包括一第三基板，设置于该第一基板的该被动表面。
13.如权利要求12所述的结构，其中，该第三基板包括一焊接垫，且该焊接垫远离该第一基板的该被动表面。
14.如权利要求12所述的结构，其中，该第三基板的该焊接垫透过该第一重布导体以及该第二重布导体与该第二基板的该焊接垫电性连接。
15.如权利要求12所述的结构，其中，该第三基板为一数字讯号处理器。
16.如权利要求12所述的结构，其中，该封装件包括：
一图案化导电层，位於该绝缘材料上；
一绝缘层，覆盖于该第一基板以及该第三基板，并显露出一部份图案化导电层；
一焊接垫，位於该部分图案化导电层上；以及
一焊球，位于该部分图案化导电层上的该焊接垫上，并连接于该第二重布导体。
17.一种立体导通结构的制造方法，应用于一封装件，该方法包括：
提供一基板，该基板具有一主动表面及与其相对的一被动表面，该基板具有一焊接垫位于该主动表面；
从该基板的该主动表面钻孔至该被动表面，据此形成一贯孔；
在该主动表面形成一第一重布导体，该第一重布导体连接该焊接垫并由该主动表面向外隆起，据以构成与该贯孔连通的一容置空间；
填入一绝缘材料于该贯孔以及该容置空间内；
沿着该贯孔与该容置空间在绝缘材料内形成一通孔，该通孔末端暴露出该第一重布导体；以及
填入一导电材料于该通孔内，据以形成接触该第一重布导体的一第二重布导体。
18.如权利要求17所述的方法，其中，该基板为一第一基板，形成该第一重布导体的步骤包括：
提供一第二基板组件，其表面覆盖一绝缘层，该绝缘层具有一凹口暴露出一接垫；
形成一导电层于该接垫、该凹口内壁以及部分的该绝缘层上，其中该导电层以及该接垫构成该第一重布导体；以及
翻覆该第二基板组件，对应地将其黏合于该第一基板的该主动表面，其中将位于该绝缘层上的该导电层连接于该焊接垫，并将位于该接垫上以及该凹口内壁的该导电层面对该贯孔，据此于该第一基板的该主动表面形成该第一重布导体。
19.如权利要求18所述的方法，其中，提供该第二基板组件的步骤包括：
提供一第二基板；
形成一图案化金属层于该第二基板上，该图案化金属层至少包括一保护层以及该接垫；
覆盖一绝缘层于该保护层、该接垫以及该第二基板上；
移除一部分的该绝缘层，据此暴露出该保护层；
蚀刻该保护层；以及
移除另一部分的该绝缘层，以此形成该绝缘层的该凹口，且该凹口暴露出该接垫。
20.如权利要求18所述的方法，其中，提供该第二基板组件的步骤包括：
提供一第二基板，并形成一接垫于该第二基板上；
覆盖一绝缘层于该接垫以及该第二基板上；以及
移除一部份的该绝缘层，以此形成该绝缘层的该凹口，且该凹口暴露出该接垫。
21.如权利要求17所述的方法，其中，该基板为一第一基板，其中形成该第一重布导体的步骤包括：
形成一导电凸块于该第一基板的该主动表面上；
提供一第二基板组件，包括一第二基板、一接垫以及一绝缘层，该接垫以及该绝缘层相邻地设置于该第二基板上；
翻覆该第二基板组件，将该第二基板组件的该接垫焊接于该第一基板的该导电凸块，并将第二基板组件黏合于该第一基板的该主动表面，据此于该第一基板的该主动表面形成该第一重布导体。
22.如权利要求21所述的方法，其中，该导电凸块形成于该焊接垫上，并延伸至该贯孔周围的该主动表面上。
CN2008102132298A 2008-08-06 2008-08-15 立体导通结构及其制造方法 Active CN101651122B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008102132298A CN101651122B (zh) 2008-08-15 2008-08-15 立体导通结构及其制造方法
US12/500,780 US8193632B2 (en) 2008-08-06 2009-07-10 Three-dimensional conducting structure and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102132298A CN101651122B (zh) 2008-08-15 2008-08-15 立体导通结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101651122A CN101651122A (zh) 2010-02-17
CN101651122B true CN101651122B (zh) 2011-04-20

Family

ID=41673311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102132298A Active CN101651122B (zh) 2008-08-06 2008-08-15 立体导通结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101651122B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102279676B (zh) * 2010-06-12 2013-06-12 陈维钏 一种触控面板的制造方法
CN102279674B (zh) * 2010-06-12 2013-06-12 陈维钏 触控面板制造方法
CN102279675B (zh) * 2010-06-12 2013-08-07 陈维钏 触控面板的制造方法
CN102593085B (zh) * 2011-01-10 2014-08-13 原相科技股份有限公司 芯片封装结构以及芯片封装制程
CN103730379A (zh) * 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
US9966358B2 (en) * 2015-06-17 2018-05-08 Xintec Inc. Chip package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227971A (ja) * 2007-05-28 2007-09-06 Ibiden Co Ltd 多層プリント配線板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227971A (ja) * 2007-05-28 2007-09-06 Ibiden Co Ltd 多層プリント配線板

Also Published As

Publication number Publication date
CN101651122A (zh) 2010-02-17

Similar Documents

Publication Publication Date Title
US8193632B2 (en) Three-dimensional conducting structure and method of fabricating the same
CN101651122B (zh) 立体导通结构及其制造方法
CN108695274A (zh) 三维整合的散热增益型半导体组件及其制作方法
CN101529586B (zh) 封装半导体器件和预制连接器的方法
CN102111968B (zh) 多层布线基板的制造方法及多层布线基板
CN105374839A (zh) 引线接合传感器封装及方法
CN100447995C (zh) 半导体器件及其制造方法
US20080289174A1 (en) Process for the Collective Fabrication of 3D Electronic Modules
CN103493610A (zh) 刚性柔性基板及其制造方法
CN102820281B (zh) 用于集成电路器件的3d集成微电子组件及其制作方法
CN102111952B (zh) 多层布线基板
CN102405525A (zh) 多层互连系统
US8580581B2 (en) Substrate for electronic device, stack for electronic device, electronice device, and method for manufacturing the same
CN104576564A (zh) 晶圆级芯片尺寸封装结构及其制作工艺
CN110335859A (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN1329977C (zh) 生产多芯片模块的方法和多芯片模块
CN112310023A (zh) 晶片结构及其制造方法
CN105122449A (zh) 包括氧化层的低成本中介体
CN101989582B (zh) 嵌埋半导体芯片的封装基板
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
CN1801486B (zh) 用于电子封装的直通晶片连接的大表面积铝焊接垫
CN105023915B (zh) 堆栈式封装件的制法
CN205232575U (zh) 电子装置、电子系统和电子设施
CN112349689B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN204424240U (zh) 晶圆级芯片尺寸封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant